CN109885530A - 一种服务器的运算管理架构及服务器 - Google Patents

Abstract

本发明公开了一种服务器的运算管理架构及服务器，包括：Flash存储器，用于在第一预留存储空间中存储BMC所需的第一编码信息，并在第二预留存储空间中存储PCH所需的第二编码信息；与Flash存储器连接的BMC，用于当需要读取第一编码信息时，根据第一预留存储空间的地址读取第一编码信息；当不需要读取第一编码信息时，将Flash存储器的读取权转交至PCH；与Flash存储器连接的PCH，用于当需要读取第二编码信息且拥有读取权时，根据第二预留存储空间的地址读取第二编码信息。可见，本申请在开发每个服务器计算板时，只需要设计一个Flash存储器，不仅节约了成本，而且节省了服务器计算板上的空间。

Description

一种服务器的运算管理架构及服务器

技术领域

本发明涉及服务器运算管理领域，特别是涉及一种服务器的运算管理架构及服务器。

背景技术

服务器是提供运算服务的设备，因此在服务器的基本架构中，服务器的运算管理架构极为重要。目前，通常采用BMC(Baseboard Management Controller，基板管理控制器)和PCH(Platform Controller Hub，平台路径控制器)等器件组成服务器的运算管理架构，二者主要用于承担服务器系统的运算与管理。现有技术中，BMC和PCH均会外接一个Flash存储器(如图1所示)，各自的Flash存储器主要用于存储与自身相连的芯片所需的编码信息，从而协助芯片完成相应功能。但是，在开发每个服务器计算板时，均需要为服务器计算板上的BMC和PCH各自设计一个Flash存储器，不仅耗费成本，而且占据服务器计算板较多的空间。

因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种服务器的运算管理架构及服务器，BMC和PCH可共享同一Flash存储器，从而在开发每个服务器计算板时，只需要设计一个Flash存储器，供BMC和PCH使用，不仅节约了成本，而且节省了服务器计算板上的空间。

为解决上述技术问题，本发明提供了一种服务器的运算管理架构，包括：

Flash存储器，用于在第一预留存储空间中存储基板管理控制器BMC所需的第一编码信息，并在第二预留存储空间中存储平台路径控制器PCH所需的第二编码信息；

与所述Flash存储器连接的BMC，用于当需要读取所述第一编码信息时，根据所述第一预留存储空间的地址，从所述Flash存储器中读取所述第一编码信息；当不需要读取所述第一编码信息时，将所述Flash存储器的读取权转交至所述PCH；

与所述Flash存储器连接的PCH，用于当需要读取所述第二编码信息且拥有所述读取权时，根据所述第二预留存储空间的地址，从所述Flash存储器中读取所述第二编码信息。

优选地，该运算管理架构还包括：

分别与所述BMC和所述Flash存储器的选择端连接的组态控制电路；所述BMC还用于当需要读取所述第一编码信息时，利用所述组态控制电路将所述Flash存储器的选择端置为第一电平；当不需要读取所述第一编码信息时，利用所述组态控制电路将所述Flash存储器的选择端置为第二电平；

相应的，所述PCH与所述Flash存储器的选择端连接；所述PCH具体用于当需要读取所述第二编码信息，且所述Flash存储器的选择端处于所述第二电平时，根据所述第二预留存储空间的地址读取所述第二编码信息；其中，所述第一电平≠所述第二电平。

优选地，所述第一电平具体为高电平，所述第二电平具体为低电平。

优选地，所述组态控制电路包括开关管和分压电阻；其中：

所述开关管的控制端与所述BMC连接，所述开关管的第一端与直流电源连接，所述开关管的第二端分别与所述分压电阻的第一端和所述Flash存储器的选择端连接，所述分压电阻的第二端接地；

所述BMC具体用于当需要读取所述第一编码信息时，控制所述开关管导通，以将所述Flash存储器的选择端置为高电平；当不需要读取所述第一编码信息时，控制所述开关管关断，以将所述Flash存储器的选择端置为低电平。

优选地，所述开关管具体为NMOS管，所述NMOS管的栅极作为所述开关管的控制端，所述NMOS管的漏极作为所述开关管的第一端，所述NMOS管的源极作为所述开关管的第二端。

优选地，所述BMC具体用于当不需要读取所述第一编码信息且接收到所述PCH发送的读取指令时，向所述PCH发送允许读取指令；当需要读取所述第一编码信息且接收到所述读取指令时，向所述PCH发送禁止读取指令，并在所述第一编码信息读取完成后向所述PCH发送允许读取指令，以实现将所述Flash存储器的读取权转交至所述PCH；

相应的，所述PCH具体用于当需要读取所述第二编码信息时，向所述BMC发送所述读取指令；在接收到所述允许读取指令后，根据所述第二预留存储空间的地址读取所述第二编码信息。

优选地，所述BMC与所述PCH之间通过串行外设接口SPI总线连接。

优选地，所述BMC与所述PCH之间通过低引脚数LPC总线连接。

为解决上述技术问题，本发明还提供了一种服务器，包括上述任一种服务器的运算管理架构。

本发明提供的一种服务器的运算管理架构，包括：Flash存储器，用于在第一预留存储空间中存储BMC所需的第一编码信息，并在第二预留存储空间中存储PCH所需的第二编码信息；与Flash存储器连接的BMC，用于当需要读取第一编码信息时，根据第一预留存储空间的地址，从Flash存储器中读取第一编码信息；当不需要读取第一编码信息时，将Flash存储器的读取权转交至PCH；与Flash存储器连接的PCH，用于当需要读取第二编码信息且拥有读取权时，根据第二预留存储空间的地址，从Flash存储器中读取第二编码信息。

可见，本申请的BMC和PCH可共享同一Flash存储器，从而在开发每个服务器计算板时，只需要设计一个Flash存储器，供BMC和PCH使用，不仅节约了成本，而且节省了服务器计算板上的空间。

本发明还提供了一种服务器，与上述运算管理架构具有相同的有益效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种服务器的运算管理架构的结构示意图；

图2为本发明实施例提供的一种服务器的运算管理架构的结构示意图；

图3为本发明实施例提供的一种组态控制电路的结构示意图；

图4为本发明实施例提供的一种Flash存储器的芯片管脚图。

具体实施方式

本发明的核心是提供一种服务器的运算管理架构及服务器，BMC和PCH可共享同一Flash存储器，从而在开发每个服务器计算板时，只需要设计一个Flash存储器，供BMC和PCH使用，不仅节约了成本，而且节省了服务器计算板上的空间。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图2，图2为本发明实施例提供的一种服务器的运算管理架构的结构示意图。

该服务器的运算管理架构包括：

Flash存储器113，用于在第一预留存储空间中存储BMC 111所需的第一编码信息，并在第二预留存储空间中存储PCH 112所需的第二编码信息；

与Flash存储器113连接的BMC 111，用于当需要读取第一编码信息时，根据第一预留存储空间的地址，从Flash存储器113中读取第一编码信息；当不需要读取第一编码信息时，将Flash存储器113的读取权转交至PCH 112；

与Flash存储器113连接的PCH 112，用于当需要读取第二编码信息且拥有读取权时，根据第二预留存储空间的地址，从Flash存储器113中读取第二编码信息。

具体地，本申请的服务器的运算管理架构包括BMC 111、PCH 112及Flash存储器113，其工作原理为：

考虑到BMC 111和PCH 112各外接一个Flash存储器所耗费的成本较高，所以本申请将Flash存储器113整合，以使BMC 111和PCH 112可共享同一Flash存储器。详细地，本申请在Flash存储器113中既存储BMC 111所需的第一编码信息，又存储PCH 112所需的第二编码信息，且为了区分开BMC 111和PCH 112所需读取的编码信息，本申请在Flash存储器113中预留了两个存储空间：第一预留存储空间和第二预留存储空间，第一预留存储空间用于存储BMC 111所需的第一编码信息，第二预留存储空间用于存储PCH 112所需的第二编码信息。

考虑到BMC 111和PCH 112同时读取Flash存储器113中的编码信息时会出现冲突，所以本申请由BMC 111决定Flash存储器113的读取权属于自己还是PCH 112。详细地，当BMC111需要读取第一编码信息时，BMC 111会根据第一预留存储空间的地址从Flash存储器113中读取第一编码信息(此情况下Flash存储器113的读取权属于BMC 111)；当BMC 111不需要读取第一编码信息时，BMC 111才会将Flash存储器113的读取权转交至PCH 112。

当PCH 112需要读取第二编码信息时，PCH 112首先应判断Flash存储器113的读取权是否属于自己，若是，则根据第二预留存储空间的地址从Flash存储器113中读取第二编码信息；若否，则需进入等待状态，直至Flash存储器113的读取权属于自己时才根据第二预留存储空间的地址读取第二编码信息。

本发明提供的一种服务器的运算管理架构，包括：Flash存储器，用于在第一预留存储空间中存储BMC所需的第一编码信息，并在第二预留存储空间中存储PCH所需的第二编码信息；与Flash存储器连接的BMC，用于当需要读取第一编码信息时，根据第一预留存储空间的地址，从Flash存储器中读取第一编码信息；当不需要读取第一编码信息时，将Flash存储器的读取权转交至PCH；与Flash存储器连接的PCH，用于当需要读取第二编码信息且拥有读取权时，根据第二预留存储空间的地址，从Flash存储器中读取第二编码信息。

可见，本申请的BMC和PCH可共享同一Flash存储器，从而在开发每个服务器计算板时，只需要设计一个Flash存储器，供BMC和PCH使用，不仅节约了成本，而且节省了服务器计算板上的空间。

在上述实施例的基础上：

作为一种可选地实施例，该运算管理架构还包括：

分别与BMC 111和Flash存储器113的选择端连接的组态控制电路；BMC111还用于当需要读取第一编码信息时，利用组态控制电路将Flash存储器113的选择端置为第一电平；当不需要读取第一编码信息时，利用组态控制电路将Flash存储器113的选择端置为第二电平；

相应的，PCH 112与Flash存储器113的选择端连接；PCH 112具体用于当需要读取第二编码信息，且Flash存储器113的选择端处于第二电平时，根据第二预留存储空间的地址读取第二编码信息；其中，第一电平≠第二电平。

具体地，本申请可具体采用如下方式实现BMC 111和PCH 112之间转交Flash存储器113的读取权：

在BMC 111和Flash存储器113之间设置由BMC 111控制的组态控制电路，目的是利用组态控制电路控制Flash存储器113的选择端的电平大小(Flash存储器113的选择端的电平大小决定Flash存储器113的读取权属于BMC 111还是PCH 112)。基于此，本申请设置：当Flash存储器113的选择端处于第一电平时，Flash存储器113的读取权属于BMC 111；当Flash存储器113的选择端处于第二电平时，Flash存储器113的读取权属于PCH 112。

相应的，当BMC 111需要读取第一编码信息时，BMC 111会利用组态控制电路将Flash存储器113的选择端置为第一电平；当BMC 111不需要读取第一编码信息时，BMC 111会利用组态控制电路将Flash存储器113的选择端置为第二电平，以便于PCH 112在获取到Flash存储器113的选择端的电平后判断自身是否可执行读取操作。

作为一种可选地实施例，第一电平具体为高电平，第二电平具体为低电平。

进一步地，由于高低电平较容易实现，所以当BMC 111需要读取第一编码信息时，BMC 111可利用组态控制电路将Flash存储器113的选择端置为高电平，否则将Flash存储器113的选择端置为低电平。

请参照图3，图3为本发明实施例提供的一种组态控制电路的结构示意图。

作为一种可选地实施例，组态控制电路包括开关管Q和分压电阻R；其中：

开关管Q的控制端与BMC 111连接，开关管Q的第一端与直流电源连接，开关管Q的第二端分别与分压电阻R的第一端和Flash存储器113的选择端连接，分压电阻R的第二端接地；

BMC 111具体用于当需要读取第一编码信息时，控制开关管Q导通，以将Flash存储器113的选择端置为高电平；当不需要读取第一编码信息时，控制开关管Q关断，以将Flash存储器113的选择端置为低电平。

具体地，本申请的组态控制电路包括开关管Q和分压电阻R，其工作原理为：

当开关管Q导通时，开关管Q的第二端为高电平；当开关管Q关断时，开关管Q的第二端为低电平。基于此，当BMC 111需要读取第一编码信息时，BMC 111会输出驱动信号至开关管Q的控制端，以控制开关管Q导通，此时开关管Q的第二端会从低电平转为高电平，代表Flash存储器113此时的读取权属于BMC 111。当BMC 111不需要读取第一编码信息时，BMC111会停止输出驱动信号至开关管Q的控制端，以控制开关管Q关断，此时开关管Q的第二端会从高电平转为低电平，代表Flash存储器113此时的读取权属于PCH112。

此外，请参照图4，图4为本发明实施例提供的一种Flash存储器的芯片管脚图。本申请可参照Flash存储器113的芯片管脚说明书确定芯片管脚功能，并根据芯片管脚功能将Flash存储器113与BMC 111和PCH 112的端口对应连接。其中，Flash存储器113的第7管脚作为其选择端。

作为一种可选地实施例，开关管Q具体为NMOS管，NMOS管的栅极作为开关管Q的控制端，NMOS管的漏极作为开关管Q的第一端，NMOS管的源极作为开关管Q的第二端。

具体地，本申请的开关管Q可选用NMOS管，也可选用其他类型的开关管Q，比如三极管(三极管的基极作为开关管Q的控制端，三极管的集电极作为开关管Q的第一端，三极管的发射极作为开关管Q的第二端)，本申请在此不做特别的限定。

作为一种可选地实施例，BMC 111具体用于当不需要读取第一编码信息且接收到PCH 112发送的读取指令时，向PCH 112发送允许读取指令；当需要读取第一编码信息且接收到读取指令时，向PCH 112发送禁止读取指令，并在第一编码信息读取完成后向PCH 112发送允许读取指令，以实现将Flash存储器113的读取权转交至PCH 112；

相应的，PCH 112具体用于当需要读取第二编码信息时，向BMC 111发送读取指令；在接收到允许读取指令后，根据第二预留存储空间的地址读取第二编码信息。

具体地，除了上述所提及的BMC 111和PCH 112之间转交Flash存储器113的读取权的方式之外，本申请还可以采用如下方式实现BMC 111和PCH112之间转交Flash存储器113的读取权：

当PCH 112需要从Flash存储器113中读取第二编码信息时，PCH 112会向BMC 111发送读取指令。BMC 111在接收到读取指令后，会根据自身读取需求决定PCH 112是否可执行读取操作，具体是：若BMC 111此时不需要读取第一编码信息，则BMC 111会向PCH 112发送允许读取指令，以便于PCH112在接收到允许读取指令后，根据第二预留存储空间的地址从Flash存储器113中读取第二编码信息；若BMC 111此时需要读取第一编码信息，则BMC111会向PCH 112发送禁止读取指令，以告知PCH 112此时Flash存储器113正在被使用，需PCH112进入等待状态，且BMC 111会在第一编码信息读取完成后向PCH 112发送允许读取指令，以便于PCH 112在接收到允许读取指令后结束等待状态，并根据第二预留存储空间的地址从Flash存储器113中读取第二编码信息，从而实现BMC 111将Flash存储器113的读取权转交至PCH112。

作为一种可选地实施例，BMC 111与PCH 112之间通过串行外设接口SPI总线连接。

具体地，本申请的BMC 111与PCH 112之间可通过SPI(Serial PeripheralInterface，串行外设接口)总线连接。SPI总线是一种高速、全双工及同步的通信总线，且在芯片的管脚上只占用四根线，不仅节约了芯片的管脚，而且节省了服务器计算板的空间，从而便于服务器计算板布局。

作为一种可选地实施例，BMC 111与PCH 112之间通过低引脚数LPC总线连接。

具体地，本申请的BMC 111与PCH 112之间还可通过LPC(Low pin count，低引脚数)总线连接。LPC总线只需要7个信号，便于服务器计算板布局。当然，本申请的BMC 111与PCH 112之间还可通过其他类型的总线连接，本申请在此不做特别的限定。

本发明还提供了一种服务器，包括上述任一种服务器的运算管理架构。

本发明提供的服务器的介绍请参考上述运算管理架构的实施例，本发明在此不再赘述。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种服务器的运算管理架构，其特征在于，包括：

Flash存储器，用于在第一预留存储空间中存储基板管理控制器BMC所需的第一编码信息，并在第二预留存储空间中存储平台路径控制器PCH所需的第二编码信息；

与所述Flash存储器连接的BMC，用于当需要读取所述第一编码信息时，根据所述第一预留存储空间的地址，从所述Flash存储器中读取所述第一编码信息；当不需要读取所述第一编码信息时，将所述Flash存储器的读取权转交至所述PCH；

与所述Flash存储器连接的PCH，用于当需要读取所述第二编码信息且拥有所述读取权时，根据所述第二预留存储空间的地址，从所述Flash存储器中读取所述第二编码信息。

2.如权利要求1所述的服务器的运算管理架构，其特征在于，该运算管理架构还包括：

分别与所述BMC和所述Flash存储器的选择端连接的组态控制电路；所述BMC还用于当需要读取所述第一编码信息时，利用所述组态控制电路将所述Flash存储器的选择端置为第一电平；当不需要读取所述第一编码信息时，利用所述组态控制电路将所述Flash存储器的选择端置为第二电平；

相应的，所述PCH与所述Flash存储器的选择端连接；所述PCH具体用于当需要读取所述第二编码信息，且所述Flash存储器的选择端处于所述第二电平时，根据所述第二预留存储空间的地址读取所述第二编码信息；其中，所述第一电平≠所述第二电平。

3.如权利要求2所述的服务器的运算管理架构，其特征在于，所述第一电平具体为高电平，所述第二电平具体为低电平。

4.如权利要求3所述的服务器的运算管理架构，其特征在于，所述组态控制电路包括开关管和分压电阻；其中：

所述开关管的控制端与所述BMC连接，所述开关管的第一端与直流电源连接，所述开关管的第二端分别与所述分压电阻的第一端和所述Flash存储器的选择端连接，所述分压电阻的第二端接地；

所述BMC具体用于当需要读取所述第一编码信息时，控制所述开关管导通，以将所述Flash存储器的选择端置为高电平；当不需要读取所述第一编码信息时，控制所述开关管关断，以将所述Flash存储器的选择端置为低电平。

5.如权利要求4所述的服务器的运算管理架构，其特征在于，所述开关管具体为NMOS管，所述NMOS管的栅极作为所述开关管的控制端，所述NMOS管的漏极作为所述开关管的第一端，所述NMOS管的源极作为所述开关管的第二端。

6.如权利要求1所述的服务器的运算管理架构，其特征在于，所述BMC具体用于当不需要读取所述第一编码信息且接收到所述PCH发送的读取指令时，向所述PCH发送允许读取指令；当需要读取所述第一编码信息且接收到所述读取指令时，向所述PCH发送禁止读取指令，并在所述第一编码信息读取完成后向所述PCH发送允许读取指令，以实现将所述Flash存储器的读取权转交至所述PCH；

相应的，所述PCH具体用于当需要读取所述第二编码信息时，向所述BMC发送所述读取指令；在接收到所述允许读取指令后，根据所述第二预留存储空间的地址读取所述第二编码信息。

7.如权利要求6所述的服务器的运算管理架构，其特征在于，所述BMC与所述PCH之间通过串行外设接口SPI总线连接。

8.如权利要求6所述的服务器的运算管理架构，其特征在于，所述BMC与所述PCH之间通过低引脚数LPC总线连接。

9.一种服务器，其特征在于，包括如权利要求1-8任一项所述的服务器的运算管理架构。