CN220829661U - 一种基板管理控制器 - Google Patents
一种基板管理控制器 Download PDFInfo
- Publication number
- CN220829661U CN220829661U CN202322631867.4U CN202322631867U CN220829661U CN 220829661 U CN220829661 U CN 220829661U CN 202322631867 U CN202322631867 U CN 202322631867U CN 220829661 U CN220829661 U CN 220829661U
- Authority
- CN
- China
- Prior art keywords
- interfaces
- cpu
- flash
- spi
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000007726 management method Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
本实用新型涉及一种基板管理控制器，包括CPU、SPI总线、SDRAM、CTOLC连接器和NOR Flash，所述CPU通过所述SPI总线连接所述NOR Flash；所述CPU的4个GPIO引脚复用为4线SPI模式，连接所述NOR Flash的各个引脚；所述CPU内部的GPIO口复用为相应的SPI接口、UART接口、I2C接口、RGMII接口、GPIO接口、PWM接口、USB接口、PCIE接口、VGA接口和LPC接口；所述SPI接口与所述NOR Flash相连接，所述CPU内部的内存接口与所述SDRAM相连接，构成统一存储系统，其余接口分别与所述CTOLC连接器相连接，所述CTOLC连接器与外部设备相连接进行通信。
Description
技术领域
本实用新型涉及嵌入式控制技术领域，特别涉及一种基板管理控制器。
背景技术
在船舶应用场景中，船上设备多，管理复杂，需要各个模块将自己的工作状态进行监控并发送给统一操作界面，以便操作人员对船舶上各个模块进行控制，BMC设计用于船舶的加固交换机模块上，对交换机进行管理和监控，可以通过多种接口连接，允许操作人员在远程位置监控设备的状态、健康状况、诊断问题，可以解决传统交换机的管理缺陷和限制，提供更加强大、智能、和远程的管理方式。由于加固交换机项目对于产品的体积有固定要求，需要对产品电路板整体进行缩减，BMC电路板的体积大小被固定，而使用NAND Flash作为存储的占用了过多使用面积，难以满足项目需求，若使用更加精简的电路设计并选择更小的元器件来缩小BMC板卡体积，可以弥补项目模块的空间问题。
发明内容
针对船舶应用场景中加固交换机模块的体积要求和监控管理需求问题，提出了一种统一采用NOR实现多种存储功能的基板管理控制器ADBMC，具有提高程序加载效率的优点。
本实用新型的技术方案为：
一种基板管理控制器，包括CPU、SPI总线、SDRAM、CTOLC连接器和NOR Flash，所述CPU通过所述SPI总线连接所述NOR Flash；所述CPU的4个GPIO引脚复用为4线SPI模式，连接所述NOR Flash的各个引脚；
所述CPU内部的GPIO口复用为相应的SPI接口、UART接口、I2C接口、RGMII接口、GPIO接口、PWM接口、USB接口、PCIE接口、VGA接口和LPC接口；这些接口中，所述SPI接口与所述NOR Flash相连接，所述CPU内部的内存接口与所述SDRAM相连接，构成统一存储系统，其余接口分别与所述CTOLC连接器相连接，所述CTOLC连接器与外部设备相连接进行通信。
优选的，所述CPU的型号为LS2K0500。
优选的，所述NOR Flash的型号为GD25S512。
进一步的，所述CPU具有SPI模式配置方式，配置时钟由所述CPU内部晶振提供，在该配置下，所述NOR Flash的CLK引脚与所述CPU的SPI_CLK引脚连接，所述NOR Flash的CS_N引脚与所述CPU的SPI_CSN引脚连接，所述NOR Flash的DO引脚与所述CPU的SPI_MISO引脚相连接，所述NOR Flash的DI引脚与所述CPU的SPI_MOSI引脚相连接。
本实用新型的有益效果在于：
ADBMC采用基于NOR Flash的解决方案，将多个存储单元统一存储在NOR Flash中，在软件编写时，可避免不同存储方案的缺点，方便数据管理和部署。使用NOR Flash替代EEPROM、NAND Flash的多重存储方式，不仅降低了成本，还减小了硬件板卡大小，节省空间资源，使BMC可以在更多项目中得到应用，同时，NOR Flash相较于NAND和EEPROM读写速度更快，更适用于存储嵌入式的执行程序。最后，在往后版本迭代时，单一的存储方式更容易更改，能够节省研发经费。
附图说明
图1为本实用新型基板管理控制器ADBMC的系统框图；
图2为本实用新型CPU与NOR Flash的电性连接示意图。
具体实施方式
下面结合附图和具体实施例对本实用新型进行详细说明。本实施例以本实用新型技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本实用新型的保护范围不限于下述的实施例。
一种基板管理控制器，包括CPU、SPI总线、SDRAM、CTOLC连接器和NOR Flash，CPU通过SPI总线连接NOR Flash；CPU的4个GPIO引脚复用为4线SPI模式，连接NOR Flash的各个引脚。
CPU通过SPI总线连接NOR Flash，所述CPU的4个GPIO引脚复用为4线SPI模式，连接NOR Flash的各个引脚，将操作系统存入NOR Flash，并对NOR Flash进行分区，分别存储启动程序、内核、文件系统、应用程序，启动时，使处于NOR Flash中的启动程序被SPI总线读取，写入SDRAM中启动，通过CTOLC连接器将BMC控制器与外部设备连接。
CPU内部的GPIO口复用为相应的SPI接口、UART接口、I2C接口、RGMII接口、GPIO接口、PWM接口、USB接口、PCIE接口、VGA接口和LPC接口；这些接口中，SPI接口与NOR Flash相连接，CPU内部的内存接口与SDRAM相连接，构成统一存储系统，其余接口分别与CTOLC连接器相连接，CTOLC连接器与外部设备相连接进行通信。
CPU具有SPI模式配置方式，配置时钟由CPU内部晶振提供，在该配置下，NOR Flash的CLK引脚与CPU的SPI_CLK引脚连接，NOR Flash的CS_N引脚与CPU的SPI_CSN引脚连接，NORFlash的DO引脚与CPU的SPI_MISO引脚相连接，NOR Flash的DI引脚与CPU的SPI_MOSI引脚相连接。
在RAM里启动程序，使用SPI通信，通过默认地址复制NOR Flash中的数据到RAM中。
设置GPIO口复用，在RAM中分配地址空间，分配SPI地址。
在SPI总线地址上分配NOR Flash地址。
通过NOR Flash驱动程序读取NOR Flash设备ID，配置NOR Flash寄存器，与NORFlash建立通信。
使用m25p80.c的Flash探测模块调用NOR Flash中的驱动程序，设置擦除块大小，页大小，总体大小。
在spi nor framework层将设备的差异化函数统一调用为MTD层可以使用的函数，并与MTD层进行对接。
在内核中通过MTD层将存储进行自定义分区。
CPU的型号为LS2K0500。
NOR Flash的型号为GD25S512。
以上所述实施例仅表达了本实用新型的1种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (4)
1.一种基板管理控制器，其特征在于，包括CPU、SPI总线、SDRAM、CTOLC连接器和NORFlash，所述CPU通过所述SPI总线连接所述NOR Flash；所述CPU的4个GPIO引脚复用为4线SPI模式，连接所述NOR Flash的各个引脚；
所述CPU内部的GPIO口复用为相应的SPI接口、UART接口、I2C接口、RGMII接口、GPIO接口、PWM接口、USB接口、PCIE接口、VGA接口和LPC接口；这些接口中，所述SPI接口与所述NORFlash相连接，所述CPU内部的内存接口与所述SDRAM相连接，构成统一存储系统，其余接口分别与所述CTOLC连接器相连接，所述CTOLC连接器与外部设备相连接进行通信。
2.根据权利要求1所述的基板管理控制器，其特征在于，所述CPU的型号为LS2K0500。
3.根据权利要求1所述的基板管理控制器，其特征在于，所述NOR Flash的型号为GD25S512。
4.根据权利要求1所述的基板管理控制器，其特征在于，所述CPU具有SPI模式配置方式，配置时钟由所述CPU内部晶振提供，在该配置下，所述NOR Flash的CLK引脚与所述CPU的SPI_CLK引脚连接，所述NOR Flash的CS_N引脚与所述CPU的SPI_CSN引脚连接，所述NORFlash的DO引脚与所述CPU的SPI_MISO引脚相连接，所述NOR Flash的DI引脚与所述CPU的SPI_MOSI引脚相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322631867.4U CN220829661U (zh) | 2023-09-26 | 2023-09-26 | 一种基板管理控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322631867.4U CN220829661U (zh) | 2023-09-26 | 2023-09-26 | 一种基板管理控制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220829661U true CN220829661U (zh) | 2024-04-23 |
Family
ID=90724293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322631867.4U Active CN220829661U (zh) | 2023-09-26 | 2023-09-26 | 一种基板管理控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220829661U (zh) |
-
2023
- 2023-09-26 CN CN202322631867.4U patent/CN220829661U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11379139B2 (en) | Multi-partitioning of memories | |
| KR101699104B1 (ko) | 비-휘발성 메모리를 구비한 시스템에 대한 전력 예산의 동적 할당 | |
| EP1938200B1 (en) | Initialization of flash storage via an embedded controller | |
| US20080082734A1 (en) | Methods for main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies | |
| CN106227683B (zh) | 电子设备及信息处理方法 | |
| CN103870429A (zh) | 基于嵌入式gpu的高速信号处理板 | |
| CN115562738B (zh) | 一种端口配置方法、组件及硬盘扩展装置 | |
| CN102075710B (zh) | 一种电视机的启动运行方法及电视机 | |
| CN114661368B (zh) | 一种芯片及其启动方法 | |
| CN103842966A (zh) | 电子设备 | |
| CN220829661U (zh) | 一种基板管理控制器 | |
| CN114647446A (zh) | 存储级存储装置、计算机模块及服务器系统 | |
| WO2009115058A1 (zh) | 提供闪存存储功能的主板及其存储方法 | |
| CN201869296U (zh) | 一种电视机 | |
| CN205486087U (zh) | 一种基于pci9052的pci总线接口卡 | |
| CN201159895Y (zh) | 多处理器连接电路 | |
| TW202319917A (zh) | 計算系統、由電腦執行的方法以及電腦程式產品 | |
| CN103163949A (zh) | 计算机系统及其内存指定方法 | |
| US11372800B2 (en) | System on chip comprising a plurality of central processing units whose mailboxes are set in tightly-coupled memories | |
| CN115422110B (zh) | 电子设备和PCIE Switch芯片的端口配置方法 | |
| CN115857805B (zh) | 人工智能可计算存储系统 | |
| CN112799974B (zh) | 一种存储卡的控制方法及系统 | |
| CN212906143U (zh) | 方便更换ec的装置、计算机主板和设备 | |
| CN102446071B (zh) | 取得一存储器状态资讯的接取方法、电子装置及程序产品 | |
| WO2024017073A1 (zh) | 一种存储器件共享的方法、装置及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |