CN113448401A - 一种主板和服务器 - Google Patents

一种主板和服务器 Download PDF

Info

Publication number
CN113448401A
CN113448401A CN202110594319.1A CN202110594319A CN113448401A CN 113448401 A CN113448401 A CN 113448401A CN 202110594319 A CN202110594319 A CN 202110594319A CN 113448401 A CN113448401 A CN 113448401A
Authority
CN
China
Prior art keywords
switch
logic
pfr
storage unit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110594319.1A
Other languages
English (en)
Other versions
CN113448401B (zh
Inventor
王玲燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yingxin Computer Technology Co Ltd
Original Assignee
Shandong Yingxin Computer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yingxin Computer Technology Co Ltd filed Critical Shandong Yingxin Computer Technology Co Ltd
Priority to CN202110594319.1A priority Critical patent/CN113448401B/zh
Publication of CN113448401A publication Critical patent/CN113448401A/zh
Application granted granted Critical
Publication of CN113448401B publication Critical patent/CN113448401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184—Mounting of motherboards

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提供了一种主板和服务器，主板包括：PCH芯片；FPGA芯片，FPGA芯片中包括PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块，逻辑切换模块进一步包括第一开关和第二开关，第一开关和第二开关的控制端连接到PFR逻辑安全对比模块，第一开关的一端连接PCH芯片，另一端连接到存储单元，第二开关的一端连接到安全固件存储单元，另一端连接到存储单元，PFR逻辑安全对比模块连接到PCH芯片，PFR逻辑安全对比模块配置为接收PCH芯片的数据并根据接收到的数据向逻辑切换模块发送信号以控制第一开关闭合或第二开关闭合。通过使用本发明的方案，能够简化硬件线路的设计，减少元器件的使用，能够减少FPGA GPIO的使用数量，降低产品成本。

Description

一种主板和服务器
技术领域
本领域涉及计算机领域，并且更具体地涉及一种主板和服务器。
背景技术
随着技术不断发展，信息化数据安全越来越重要，软件的安全机制也逐渐的在完善，而基于硬件的安全保护措施也越来越重要。
服务器硬件安全保护需要引入硬件设计芯片或者模块，Intel在最新的平台设计中推出PFR(Platform Firmware Resilience，平台固件保护恢复)，利用FPGA(现场可编程门阵列)结合软件开发进行平台固件的检测、保护以及恢复的功能。
新功能的导入，导致硬件线路设计成本增加，FPGA的GPIO资源需求量急剧上升，按照Intel的建议需要使用大尺寸，GPIO资源多的FPGA硬件线路需要增加用于总线切换的硬件模块，整个功能实现成本也大幅上升。
发明内容
有鉴于此，本发明实施例的目的在于提出一种主板和服务器，通过使用本发明的技术方案，能够简化硬件线路的设计，减少元器件的使用，能够减少FPGAGPIO的使用数量，降低产品成本。
基于上述目的，本发明的实施例的一个方面提供了一种主板，包括：
PCH芯片(南桥芯片)；
FPGA芯片，FPGA芯片中包括PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块，逻辑切换模块进一步包括第一开关和第二开关，第一开关和第二开关的控制端连接到PFR逻辑安全对比模块，第一开关的一端连接PCH芯片，另一端连接到存储单元，第二开关的一端连接到安全固件存储单元，另一端连接到存储单元，PFR逻辑安全对比模块连接到PCH芯片，
其中，PFR逻辑安全对比模块配置为接收PCH芯片的数据并根据接收到的数据向逻辑切换模块发送信号以控制第一开关闭合或第二开关闭合。
根据本发明的一个实施例，还包括：
BMC芯片(基板管理控制器)；
FPGA芯片中还包括第一PFR逻辑安全对比模块、第一安全固件存储单元和第一逻辑切换模块，第一逻辑切换模块中设置有第三开关和第四开关，第三开关和第四开关的控制端连接到第一PFR逻辑安全对比模块，第三开关的一端连接BMC芯片，另一端连接到第一存储单元，第四开关的一端连接到第一安全固件存储单元，另一端连接到第一存储单元，第一PFR逻辑安全对比模块连接到BMC芯片，第一PFR逻辑安全对比模块配置为接收BMC芯片的数据并根据接收到的数据向第一逻辑切换模块发送信号以控制第三开关闭合或第四开关闭合。
根据本发明的一个实施例，PFR逻辑安全对比模块配置为：接收PCH芯片传输的数据，并将接收到的数据与PFR逻辑安全对比中设置的黑白名单进行对比；在对比结果为安全的情况下，PFR逻辑安全对比模块向逻辑切换模块发送第一信号以使第一开关闭合，第二开关断开；在对比结果为不安全的情况下，PFR逻辑安全对比模块向逻辑切换模块发送第二信号以使第一开关断开，第二开关闭合。
根据本发明的一个实施例，第一PFR逻辑安全对比模块配置为：接收BMC芯片传输的数据，并将接收到的数据与第一PFR逻辑安全对比中设置的黑白名单进行对比；在对比结果为安全的情况下，第一PFR逻辑安全对比模块向第一逻辑切换模块发送第三信号以使第三开关闭合，第四开关断开，在对比结果为不安全的情况下；第一PFR逻辑安全对比模块向第一逻辑切换模块发送第四信号以使第三开关断开，第四开关闭合。
根据本发明的一个实施例，PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块为经由FPGA芯片进行逻辑编码而得到的逻辑模块。
本发明的实施例的另一个方面，还提供了一种服务器，该服务器包括主板，主板包括：
PCH芯片；
FPGA芯片，FPGA芯片中包括PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块，逻辑切换模块进一步包括第一开关和第二开关，第一开关和第二开关的控制端连接到PFR逻辑安全对比模块，第一开关的一端连接PCH芯片，另一端连接到存储单元，第二开关的一端连接到安全固件存储单元，另一端连接到存储单元，PFR逻辑安全对比模块连接到PCH芯片，
其中，PFR逻辑安全对比模块配置为接收PCH芯片的数据并根据接收到的数据向逻辑切换模块发送信号以控制第一开关闭合或第二开关闭合。
根据本发明的一个实施例，还包括：
BMC芯片；
FPGA芯片中还包括第一PFR逻辑安全对比模块、第一安全固件存储单元和第一逻辑切换模块，第一逻辑切换模块中设置有第三开关和第四开关，第三开关和第四开关的控制端连接到第一PFR逻辑安全对比模块，第三开关的一端连接BMC芯片，另一端连接到第一存储单元，第四开关的一端连接到第一安全固件存储单元，另一端连接到第一存储单元，第一PFR逻辑安全对比模块连接到BMC芯片，第一PFR逻辑安全对比模块配置为接收BMC芯片的数据并根据接收到的数据向第一逻辑切换模块发送信号以控制第三开关闭合或第四开关闭合。
根据本发明的一个实施例，PFR逻辑安全对比模块配置为：接收PCH芯片传输的数据，并将接收到的数据与PFR逻辑安全对比中设置的黑白名单进行对比；在对比结果为安全的情况下，PFR逻辑安全对比模块向逻辑切换模块发送第一信号以使第一开关闭合，第二开关断开；在对比结果为不安全的情况下，PFR逻辑安全对比模块向逻辑切换模块发送第二信号以使第一开关断开，第二开关闭合。
根据本发明的一个实施例，第一PFR逻辑安全对比模块配置为：接收BMC芯片传输的数据，并将接收到的数据与第一PFR逻辑安全对比中设置的黑白名单进行对比；在对比结果为安全的情况下，第一PFR逻辑安全对比模块向第一逻辑切换模块发送第三信号以使第三开关闭合，第四开关断开；在对比结果为不安全的情况下，第一PFR逻辑安全对比模块向第一逻辑切换模块发送第四信号以使第三开关断开，第四开关闭合。
根据本发明的一个实施例，PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块为经由FPGA芯片进行逻辑编码而得到的逻辑模块。
本发明具有以下有益技术效果：本发明实施例提供的主板，通过设置PCH芯片；FPGA芯片，FPGA芯片中包括PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块，逻辑切换模块中设置有第一开关和第二开关，第一开关和第二开关的控制端连接到PFR逻辑安全对比模块，第一开关的一端连接PCH芯片，另一端连接到存储单元，第二开关的一端连接到安全固件存储单元，另一端连接到存储单元，PFR逻辑安全对比模块连接到PCH芯片，PFR逻辑安全对比模块配置为接收PCH芯片的数据并根据接收到的数据向逻辑切换模块发送信号以控制第一开关闭合或第二开关闭合的技术方案，能够简化硬件线路的设计，减少元器件的使用，能够减少FPGA GPIO的使用数量，降低产品成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的主板的示意图；
图2为根据本发明一个实施例的服务器的示意图。
具体实施方式
以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
基于上述目的，本发明的实施例的第一个方面，提出了一种主板的一个实施例。图1示出的是该主板的示意图。
如图1中所示，主板可以包括：
PCH芯片；
FPGA芯片，FPGA芯片中包括PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块，逻辑切换模块进一步包括第一开关和第二开关，第一开关和第二开关的控制端连接到PFR逻辑安全对比模块，第一开关的一端连接PCH芯片，另一端连接到存储单元，第二开关的一端连接到安全固件存储单元，另一端连接到存储单元，PFR逻辑安全对比模块连接到PCH芯片，PFR逻辑安全对比模块配置为接收PCH芯片的数据并根据接收到的数据向逻辑切换模块发送信号以控制第一开关闭合或第二开关闭合。
FPGA芯片通过刷新固件可支持PFR的功能，并且通过FPGA芯片逻辑编码在其内部实现PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块以及开关的功能，PCH芯片和存储单元通过SPI总线连接到FPGA芯片上，PFR逻辑安全比对模块主要实现的是PFR的功能，FPGA芯片通过监控SPI总线上的数据来和PFR逻辑安全对比模中的黑白名单进行比对，如果出现黑名单中的操作则控制第一开关断开，第二开关闭合，即切断PCH芯片到存储单元的SPI总线传输，将存储在安全固件存储单元中的安全固件刷新到存储单元中，从而切断有害操作，恢复原有安全固件，启动保护固件安全性的功能。如果识别出该操作没有危险，则控制第一开关闭合，第二开关断开，即存储单元通过SPI总线连接到PCH芯片，存储单元中的数据可以通过PCH芯片完成刷新。
安全固件存储模块中还存储了上一次比对通过的固件，即白名单通过不断的对比进行更新。
本发明的技术方案无需额外输出控制线路，减少FPGA GPIO使用数量，可选择更小GPIO数量的FPGA芯片，在实际系统设计中，FPGA的不同型号之间的选型，往往就相差几个信号，而不得已选大尺寸，GPIO资源的多少对FPGA的选型启动决定性的作用。通过简化硬件线路以及减少GPIO数量的使用，降低元器件的使用以及FPGA芯片的低成本选型，从而节省产品成本，提升经济效益。
通过本发明的技术方案，能够简化硬件线路的设计，减少元器件的使用，能够减少FPGAGPIO的使用数量，降低产品成本。
在本发明的一个优选实施例中，还包括：
BMC芯片；
FPGA芯片中还包括第一PFR逻辑安全对比模块、第一安全固件存储单元和第一逻辑切换模块，第一逻辑切换模块中设置有第三开关和第四开关，第三开关和第四开关的控制端连接到第一PFR逻辑安全对比模块，第三开关的一端连接BMC芯片，另一端连接到第一存储单元，第四开关的一端连接到第一安全固件存储单元，另一端连接到第一存储单元，第一PFR逻辑安全对比模块连接到BMC芯片，第一PFR逻辑安全对比模块配置为接收BMC芯片的数据并根据接收到的数据向第一逻辑切换模块发送信号以控制第三开关闭合或第四开关闭合。原理如上所述，不在赘述。
在本发明的一个优选实施例中，PFR逻辑安全对比模块配置为接收PCH芯片传输的数据，并将接收到的数据与PFR逻辑安全对比中设置的黑白名单进行对比，在对比结果为安全的情况下，PFR逻辑安全对比模块向逻辑切换模块发送第一信号以使第一开关闭合，第二开关断开，在对比结果为不安全的情况下，PFR逻辑安全对比模块向逻辑切换模块发送第二信号以使第一开关断开，第二开关闭合。PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块以及开关均是经由FPGA芯片进行逻辑编码而得到的逻辑模块。PCH芯片和存储单元通过SPI总线连接到FPGA芯片上，PFR逻辑安全比对模块主要实现的是PFR的功能，FPGA芯片通过监控SPI总线上的数据来和PFR逻辑安全对比模中的黑白名单进行比对，如果出现黑名单中的操作则控制第一开关断开，第二开关闭合，即切断PCH芯片到存储单元的SPI总线传输，将存储在安全固件存储单元中的安全固件刷新到存储单元中，从而切断有害操作，恢复原有安全固件，启动保护固件安全性的功能。如果识别出该操作没有危险，则控制第一开关闭合，第二开关断开，即存储单元通过SPI总线连接到PCH芯片，存储单元中的数据可以通过PCH芯片完成刷新。
在本发明的一个优选实施例中，第一PFR逻辑安全对比模块配置为接收BMC芯片传输的数据，并将接收到的数据与第一PFR逻辑安全对比中设置的黑白名单进行对比，在对比结果为安全的情况下，第一PFR逻辑安全对比模块向第一逻辑切换模块发送第三信号以使第三开关闭合，第四开关断开，在对比结果为不安全的情况下，第一PFR逻辑安全对比模块向第一逻辑切换模块发送第四信号以使第三开关断开，第四开关闭合。原理如上所述，不在赘述。
在本发明的一个优选实施例中，PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块为经由FPGA芯片进行逻辑编码而得到的逻辑模块。通过FPGA芯片内部逻辑编程而代替外部硬件线路，从而节省板卡面积，减少元器件的使用，降低产品成本，将控制切换的FPGA芯片的GPIO去掉，通过FPGA芯片内部逻辑实现，减少了FPGA的GPIO使用数量，有利于FPGA选择更小GPIO资源的芯片，有利于FPGA芯片的小型化，节省成本，提升经济效益。
基于上述目的，本发明的实施例的第二个方面，提出了一种服务器1，如图2所示，服务器1包括主板，主板包括：
PCH芯片；
FPGA芯片，FPGA芯片中包括PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块，逻辑切换模块进一步包括第一开关和第二开关，第一开关和第二开关的控制端连接到PFR逻辑安全对比模块，第一开关的一端连接PCH芯片，另一端连接到存储单元，第二开关的一端连接到安全固件存储单元，另一端连接到存储单元，PFR逻辑安全对比模块连接到PCH芯片，PFR逻辑安全对比模块配置为接收PCH芯片的数据并根据接收到的数据向逻辑切换模块发送信号以控制第一开关闭合或第二开关闭合。
在本发明的一个优选实施例中，还包括：
BMC芯片；
FPGA芯片中还包括第一PFR逻辑安全对比模块、第一安全固件存储单元和第一逻辑切换模块，第一逻辑切换模块中设置有第三开关和第四开关，第三开关和第四开关的控制端连接到第一PFR逻辑安全对比模块，第三开关的一端连接BMC芯片，另一端连接到第一存储单元，第四开关的一端连接到第一安全固件存储单元，另一端连接到第一存储单元，第一PFR逻辑安全对比模块连接到BMC芯片，第一PFR逻辑安全对比模块配置为接收BMC芯片的数据并根据接收到的数据向第一逻辑切换模块发送信号以控制第三开关闭合或第四开关闭合。
在本发明的一个优选实施例中，PFR逻辑安全对比模块配置为接收PCH芯片传输的数据，并将接收到的数据与PFR逻辑安全对比中设置的黑白名单进行对比，在对比结果为安全的情况下，PFR逻辑安全对比模块向逻辑切换模块发送第一信号以使第一开关闭合，第二开关断开，在对比结果为不安全的情况下，PFR逻辑安全对比模块向逻辑切换模块发送第二信号以使第一开关断开，第二开关闭合。
在本发明的一个优选实施例中，第一PFR逻辑安全对比模块配置为接收BMC芯片传输的数据，并将接收到的数据与第一PFR逻辑安全对比中设置的黑白名单进行对比，在对比结果为安全的情况下，第一PFR逻辑安全对比模块向第一逻辑切换模块发送第三信号以使第三开关闭合，第四开关断开，在对比结果为不安全的情况下，第一PFR逻辑安全对比模块向第一逻辑切换模块发送第四信号以使第三开关断开，第四开关闭合。
在本发明的一个优选实施例中，PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块为经由FPGA芯片进行逻辑编码而得到的逻辑模块。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
上述实施例，特别是任何“优选”实施例是实现的可能示例，并且仅为了清楚地理解本发明的原理而提出。可以在不脱离本文所描述的技术的精神和原理的情况下对上述实施例进行许多变化和修改。所有修改旨在被包括在本公开的范围内并且由所附权利要求保护。

Claims (10)

1.一种主板，其特征在于，包括：
PCH芯片；
FPGA芯片，所述FPGA芯片中包括PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块，所述逻辑切换模块进一步包括第一开关和第二开关，所述第一开关和第二开关的控制端连接到所述PFR逻辑安全对比模块，所述第一开关的一端连接所述PCH芯片，另一端连接到存储单元，所述第二开关的一端连接到所述安全固件存储单元，另一端连接到所述存储单元，所述PFR逻辑安全对比模块连接到所述PCH芯片，
其中，所述PFR逻辑安全对比模块配置为接收所述PCH芯片的数据并根据接收到的数据向所述逻辑切换模块发送信号以控制所述第一开关闭合或所述第二开关闭合。
2.根据权利要求1所述的主板，其特征在于，还包括：
BMC芯片；
所述FPGA芯片中还包括第一PFR逻辑安全对比模块、第一安全固件存储单元和第一逻辑切换模块，所述第一逻辑切换模块中设置有第三开关和第四开关，所述第三开关和第四开关的控制端连接到所述第一PFR逻辑安全对比模块，所述第三开关的一端连接所述BMC芯片，另一端连接到第一存储单元，所述第四开关的一端连接到所述第一安全固件存储单元，另一端连接到所述第一存储单元，所述第一PFR逻辑安全对比模块连接到所述BMC芯片，所述第一PFR逻辑安全对比模块配置为接收所述BMC芯片的数据并根据接收到的数据向所述第一逻辑切换模块发送信号以控制所述第三开关闭合或所述第四开关闭合。
3.根据权利要求1所述的主板，其特征在于，所述PFR逻辑安全对比模块配置为：接收所述PCH芯片传输的数据，并将接收到的数据与所述PFR逻辑安全对比中设置的黑白名单进行对比；在对比结果为安全的情况下，所述PFR逻辑安全对比模块向所述逻辑切换模块发送第一信号以使所述第一开关闭合，所述第二开关断开；在对比结果为不安全的情况下，所述PFR逻辑安全对比模块向所述逻辑切换模块发送第二信号以使所述第一开关断开，所述第二开关闭合。
4.根据权利要求2所述的主板，其特征在于，所述第一PFR逻辑安全对比模块配置为：接收所述BMC芯片传输的数据，并将接收到的数据与所述第一PFR逻辑安全对比中设置的黑白名单进行对比；在对比结果为安全的情况下，所述第一PFR逻辑安全对比模块向所述第一逻辑切换模块发送第三信号以使所述第三开关闭合，所述第四开关断开；在对比结果为不安全的情况下，所述第一PFR逻辑安全对比模块向所述第一逻辑切换模块发送第四信号以使所述第三开关断开，所述第四开关闭合。
5.根据权利要求1所述的主板，其特征在于，所述PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块为经由所述FPGA芯片进行逻辑编码而得到的逻辑模块。
6.一种服务器，其特征在于，包括主板，所述主板包括：
PCH芯片；
FPGA芯片，所述FPGA芯片中包括PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块，所述逻辑切换模块进一步包括第一开关和第二开关，所述第一开关和第二开关的控制端连接到所述PFR逻辑安全对比模块，所述第一开关的一端连接所述PCH芯片，另一端连接到存储单元，所述第二开关的一端连接到所述安全固件存储单元，另一端连接到所述存储单元，所述PFR逻辑安全对比模块连接到所述PCH芯片，
其中，所述PFR逻辑安全对比模块配置为接收所述PCH芯片的数据并根据接收到的数据向所述逻辑切换模块发送信号以控制所述第一开关闭合或所述第二开关闭合。
7.根据权利要求6所述的服务器，其特征在于，还包括：
BMC芯片；
所述FPGA芯片中还包括第一PFR逻辑安全对比模块、第一安全固件存储单元和第一逻辑切换模块，所述第一逻辑切换模块中设置有第三开关和第四开关，所述第三开关和第四开关的控制端连接到所述第一PFR逻辑安全对比模块，所述第三开关的一端连接所述BMC芯片，另一端连接到第一存储单元，所述第四开关的一端连接到所述第一安全固件存储单元，另一端连接到所述第一存储单元，所述第一PFR逻辑安全对比模块连接到所述BMC芯片，所述第一PFR逻辑安全对比模块配置为接收所述BMC芯片的数据并根据接收到的数据向所述第一逻辑切换模块发送信号以控制所述第三开关闭合或所述第四开关闭合。
8.根据权利要求6所述的服务器，其特征在于，所述PFR逻辑安全对比模块配置为：接收所述PCH芯片传输的数据，并将接收到的数据与所述PFR逻辑安全对比中设置的黑白名单进行对比；在对比结果为安全的情况下，所述PFR逻辑安全对比模块向所述逻辑切换模块发送第一信号以使所述第一开关闭合，所述第二开关断开；在对比结果为不安全的情况下，所述PFR逻辑安全对比模块向所述逻辑切换模块发送第二信号以使所述第一开关断开，所述第二开关闭合。
9.根据权利要求7所述的服务器，其特征在于，所述第一PFR逻辑安全对比模块配置为：接收所述BMC芯片传输的数据，并将接收到的数据与所述第一PFR逻辑安全对比中设置的黑白名单进行对比；在对比结果为安全的情况下，所述第一PFR逻辑安全对比模块向所述第一逻辑切换模块发送第三信号以使所述第三开关闭合，所述第四开关断开；在对比结果为不安全的情况下，所述第一PFR逻辑安全对比模块向所述第一逻辑切换模块发送第四信号以使所述第三开关断开，所述第四开关闭合。
10.根据权利要求6所述的服务器，其特征在于，所述PFR逻辑安全对比模块、安全固件存储单元和逻辑切换模块为经由所述FPGA芯片进行逻辑编码而得到的逻辑模块。
CN202110594319.1A 2021-05-28 2021-05-28 一种主板和服务器 Active CN113448401B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110594319.1A CN113448401B (zh) 2021-05-28 2021-05-28 一种主板和服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110594319.1A CN113448401B (zh) 2021-05-28 2021-05-28 一种主板和服务器

Publications (2)

Publication Number Publication Date
CN113448401A true CN113448401A (zh) 2021-09-28
CN113448401B CN113448401B (zh) 2023-03-17

Family

ID=77810383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110594319.1A Active CN113448401B (zh) 2021-05-28 2021-05-28 一种主板和服务器

Country Status (1)

Country Link
CN (1) CN113448401B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104160403A (zh) * 2012-09-04 2014-11-19 英特尔公司 使用单个可信平台模块测量平台部件
CN106227683A (zh) * 2016-07-26 2016-12-14 联想(北京)有限公司 电子设备及信息处理方法
US20190042752A1 (en) * 2018-09-27 2019-02-07 Intel Corporation Methods and apparatus for platform firmware resilience
CN109670319A (zh) * 2018-12-25 2019-04-23 广东浪潮大数据研究有限公司 一种服务器flash安全管理方法及其系统
CN110109715A (zh) * 2019-05-08 2019-08-09 苏州浪潮智能科技有限公司 一种服务器安全启动的系统和方法
CN110298174A (zh) * 2019-07-03 2019-10-01 西安易朴通讯技术有限公司 固件管理方法和固件管理系统
CN111290772A (zh) * 2020-03-12 2020-06-16 苏州浪潮智能科技有限公司 一种更新cpld的方法、系统、设备及介质
CN111709032A (zh) * 2020-05-28 2020-09-25 苏州浪潮智能科技有限公司 一种在多种分区上实现pfr功能的方法、系统、设备及介质
CN111709030A (zh) * 2020-05-22 2020-09-25 苏州浪潮智能科技有限公司 一种可信平台模块板卡
CN111723376A (zh) * 2020-06-10 2020-09-29 苏州浪潮智能科技有限公司 一种板内可信平台的监测和控制方法、电路和装置
CN111865647A (zh) * 2019-04-30 2020-10-30 英特尔公司 使用分解的芯片粒进行边缘计算的模块化i/o配置
CN111859398A (zh) * 2020-07-24 2020-10-30 苏州浪潮智能科技有限公司 一种基于tpcm的双bios安全验证装置及方法
CN112445739A (zh) * 2020-12-07 2021-03-05 苏州浪潮智能科技有限公司 一种支持bios无感升级的电路及方法
CN112612742A (zh) * 2020-12-29 2021-04-06 苏州浪潮智能科技有限公司 一种平台固件弹性拓扑
CN112631667A (zh) * 2020-12-30 2021-04-09 苏州浪潮智能科技有限公司 一种服务器升级系统

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104160403A (zh) * 2012-09-04 2014-11-19 英特尔公司 使用单个可信平台模块测量平台部件
CN106227683A (zh) * 2016-07-26 2016-12-14 联想(北京)有限公司 电子设备及信息处理方法
US20190042752A1 (en) * 2018-09-27 2019-02-07 Intel Corporation Methods and apparatus for platform firmware resilience
CN109670319A (zh) * 2018-12-25 2019-04-23 广东浪潮大数据研究有限公司 一种服务器flash安全管理方法及其系统
CN111865647A (zh) * 2019-04-30 2020-10-30 英特尔公司 使用分解的芯片粒进行边缘计算的模块化i/o配置
CN110109715A (zh) * 2019-05-08 2019-08-09 苏州浪潮智能科技有限公司 一种服务器安全启动的系统和方法
CN110298174A (zh) * 2019-07-03 2019-10-01 西安易朴通讯技术有限公司 固件管理方法和固件管理系统
CN111290772A (zh) * 2020-03-12 2020-06-16 苏州浪潮智能科技有限公司 一种更新cpld的方法、系统、设备及介质
CN111709030A (zh) * 2020-05-22 2020-09-25 苏州浪潮智能科技有限公司 一种可信平台模块板卡
CN111709032A (zh) * 2020-05-28 2020-09-25 苏州浪潮智能科技有限公司 一种在多种分区上实现pfr功能的方法、系统、设备及介质
CN111723376A (zh) * 2020-06-10 2020-09-29 苏州浪潮智能科技有限公司 一种板内可信平台的监测和控制方法、电路和装置
CN111859398A (zh) * 2020-07-24 2020-10-30 苏州浪潮智能科技有限公司 一种基于tpcm的双bios安全验证装置及方法
CN112445739A (zh) * 2020-12-07 2021-03-05 苏州浪潮智能科技有限公司 一种支持bios无感升级的电路及方法
CN112612742A (zh) * 2020-12-29 2021-04-06 苏州浪潮智能科技有限公司 一种平台固件弹性拓扑
CN112631667A (zh) * 2020-12-30 2021-04-09 苏州浪潮智能科技有限公司 一种服务器升级系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ANDREW REGENSCHEID: "《Platform Firmware Resiliency Guidelines》", 31 May 2018, NIST *
苏振宇 等: ""服务器管理控制系统威胁建模与应用"", 《计算机应用》 *

Also Published As

Publication number Publication date
CN113448401B (zh) 2023-03-17

Similar Documents

Publication Publication Date Title
CN109670319B (zh) 一种服务器flash安全管理方法及其系统
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
CN107168829B (zh) 一种确保服务器系统双bios安全可信运行的方法及系统
CN102043636B (zh) 现场可编程门阵列位文件下载的方法及装置
US7891556B2 (en) Memory access controller and method for memory access control
CN113448401B (zh) 一种主板和服务器
US8374046B2 (en) Computing device and method for clearing data stored in complementary metal-oxide semiconductor chip
CN106951771B (zh) 一种安卓操作系统的移动终端使用方法
CN101430665A (zh) 基本输入输出系统的防写保护方法
US20020174375A1 (en) Apparatus of controlling supply of device drive clocks
US11748290B2 (en) Multi-host system, host equipment, and operation method for sharing human-machine interface device
CN115794240A (zh) 一种基于cpld的计算机bios开机度量方法
CN111309134B (zh) 一种负载电流调整方法、装置、电子设备及存储介质
US9501116B2 (en) Power integrated device and power control method thereof
CN114546899A (zh) Usb设备连接方法、系统及计算机可读存储介质
CN113204804B (zh) 一种安全模块、服务器主板和服务器
CN114407908B (zh) 基于车辆安全的远程控车方法、系统、设备及介质
CN103677938A (zh) 一种紧急下载方法及其装置
CN112115524A (zh) 内嵌式控制器、电子设备及spi命令过滤方法
CN109710495A (zh) 一种信息处理方法及电子设备
CN113609030B (zh) 一种pfr闪存扩展装置及方法
TWI391825B (zh) 處理模組、操作系統及處理方法
US9910794B2 (en) Processing data
CN215300646U (zh) 旁路控制装置
CN112416677B (zh) 一种具有软关机功能的服务器和软关机方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant