CN112445739A - 一种支持bios无感升级的电路及方法 - Google Patents
一种支持bios无感升级的电路及方法 Download PDFInfo
- Publication number
- CN112445739A CN112445739A CN202011417747.9A CN202011417747A CN112445739A CN 112445739 A CN112445739 A CN 112445739A CN 202011417747 A CN202011417747 A CN 202011417747A CN 112445739 A CN112445739 A CN 112445739A
- Authority
- CN
- China
- Prior art keywords
- bios
- pch
- cpld
- flash memory
- mux chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000001939 inductive effect Effects 0.000 title description 5
- 230000008569 process Effects 0.000 claims abstract description 18
- 238000012544 monitoring process Methods 0.000 claims abstract description 4
- 238000004891 communication Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 2
- 238000004364 calculation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
Abstract
本发明提供一种支持BIOS无感升级的电路及方法，包括：包括：CPLD、BMC、PCH、BIOS闪存、TPM以及若干个MUX芯片，所述BMC、PCH、BIOS闪存分别与CPLD连接；所述PCH与TPM连接，所述PCH与TPM之间设置第一MUX芯片；所述第一MUX芯片的输出链路上由TPM进行SPI信号的监控；所述PCH与BIOS闪存连接，所述PCH与BIOS闪存之间设置第二MUX芯片；所述CPLD与BIOS闪存之间设置第三MUX芯片；第一MUX芯片、第二MUX芯片以及第三MUX芯片分别与CPLD连接。本发明通过修改硬件线路，实现在BIOS升级过程中保证系统正常运行，同时闪存镜像不会受到损坏，弥补了现有方案的缺陷。
Description
技术领域
本发明属于固件升级技术领域，具体涉及一种支持BIOS无感升级的电路及方法。
背景技术
目前随着大数据、云计算、人工智能等技术的成熟以及在各行各业的应用，在人工智能时代，服务器成为各行各业不可获取的重要设备，在未来将会广泛的应用于全社会。普通的服务器是以CPU为算力的提供者，采用的是串行架构，擅长逻辑计算擅长，但是在进行逻辑判断时要进行分支跳转处理，依靠堆砌更多的CPU核心数来提升计算能力。然而在目前CPU的工艺制程、单个CPU的核心数已经接近极限，但数据不断膨胀不可避免，因此提升服务器的数据处理能力成为关键的钥匙。
目前，服务器行业竞争日趋激烈，服务器的基本功能，各大生成厂商都可以实现。服务器厂家只能从成本、客户体验等方面提升自己的产品优势，增加产品竞争力。服务器主板BIOS升级是整个系统维护的关键步骤，目前的主板还无法做到无感升级，每次升级都需要重启系统，大大提高了系统运营成本。
目前已有的升级BIOS方案如图1所示，BMC以及PCH的SPI信号通过MUX芯片接到BIOS闪存，同时在MUX芯片的输出链路上有TPM模块进行SPI信号的监控。当正常加载BIOS固件时，MUX芯片切换到PCH SPI链路；当升级BIOS固件时，通过BMC升级，MUX芯片切换到BMCSPI链路，此时PCH SPI链路中断，系统会关机。BIOS升级完成以后，系统重启，加载新的固件。
在BIOS升级过程中，TPM模块还处于工作状态，同时TPM CS信号由PCH控制，如果CS信号使能，TPM会加载SPI总线的数据，因此会影响BMC升级BIOS这条SPI链路，存在镜像损坏的风险。
发明内容
针对现有技术的上述不足，本发明提供一种支持BIOS无感升级的电路及方法，以解决上述技术问题。
第一方面，本发明提供一种支持BIOS无感升级的电路，包括：CPLD、BMC、PCH、BIOS闪存、TPM以及若干个MUX芯片，所述BMC、PCH、BIOS闪存分别与CPLD连接；
所述PCH与TPM连接，所述PCH与TPM之间设置第一MUX芯片；所述第一MUX芯片的输出链路上由TPM进行SPI信号的监控；
所述PCH与BIOS闪存连接，所述PCH与BIOS闪存之间设置第二MUX芯片；
所述CPLD与BIOS闪存之间设置第三MUX芯片；
第一MUX芯片、第二MUX芯片以及第三MUX芯片分别与CPLD连接。
第二方面，本发明提供一种支持BIOS无感升级的方法，包括：
系统正常上电过程中，PCH作BIOS升级准备；
系统开机以后，用户请求升级BIOS闪存，BMC告知CPLD将要升级BIOS闪存；
CPLD发送使能信号通过第三MUX芯片的获取BIOS闪存里面的映像文件并备份。
CPLD切换第三MUX芯片将SPI链路切换到BMC通道，CPLD通过MUX芯片使能BIOS闪存进行BIOS升级。
进一步的，在BIOS升级时，所述方法还包括：
CPLD的切换第二MUX芯片PCH SPI信号到CPLD，CPLD模拟BIOS闪存与PCH通信。
进一步的，所述PCH作BIOS升级准备包括：
PCH加载BIOS闪存要升级的BIOS固件；
CPLD切换第二MUX芯片连通PCH与BIOS闪存之间的SPI链路。
CPLD切换第一MUX芯片到PCH，保证TPM能监控SPI链路的数据安全性。
进一步的，在BIOS升级过程中，所述方法还包括：CPLD切换第一MUX芯片切换到由CPLD控制切断TPM。
进一步的，在BIOS升级过程中，所述方法还包括：在BOIS升级之后，CPLD释放片选信号。
本发明的有益效果在于，
本发明提供的一种支持BIOS无感升级的电路及方法，通过修改硬件线路，实现在BIOS升级过程中保证系统正常运行，同时闪存镜像不会受到损坏，弥补了现有方案的缺陷；并大大提高了服务器运营效率，实现了成本的优化，可以满足客户多样化的产品需求，进一步提升了产品的竞争力。
此外，本发明填补了新一代whitely平台、服务器技术的空白，解决了整机系统多种配置兼容的问题，为后续服务器主板设计提供了参考。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明现有技术的电路图.
图2是本发明一个实施例的电路图。
图3是本发明一个实施例的方法的示意性流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
下面对本发明中出现的关键术语进行解释。
CS：Chip select，芯片输入的片选信号。
OE：Output Enable，输出使能端。
CPLD：Complex Programmable Logic Device，是Complex PLD的简称,一种较PLD为复杂的逻辑元件。
BMC：Baseboard Management Controller，基板管理控制器。
PCH：Platform Controller Hub，是intel公司的集成南桥。
BIOS：Basic Input Output System，基本输入输出系统。
TPM：Trusted Platform Module，可信赖平台模块。
第一方面，本申请实施例提供一种支持BIOS无感升级的电路，包括：CPLD、BMC、PCH、BIOS闪存、TPM以及若干个MUX芯片，所述BMC、PCH、BIOS闪存分别与CPLD连接；
所述PCH与TPM连接，所述PCH与TPM之间设置第一MUX芯片；所述第一MUX芯片的输出链路上由TPM进行SPI信号的监控；
所述PCH与BIOS闪存连接，所述PCH与BIOS闪存之间设置第二MUX芯片；
所述CPLD与BIOS闪存之间设置第三MUX芯片；
第一MUX芯片、第二MUX芯片以及第三MUX芯片分别与CPLD连接。
在本实施例中，通过修改硬件线路，实现BIOS固件无感升级，CPLD作为该实现方案的主要控制器，负责在BIOS升级过程中把TPM芯片屏蔽掉，保证SPI升级过程中不会受到外部干扰。另外为了使系统处于正常运行状态，CPLD需要在内部备份BIOS映像文件，用来和PCH之间进行通讯，确保PCH的正常工作，直至整个BIOS升级过程完成。
第二方面，本申请实施例提供一种支持BIOS无感升级的方法，图3是本发明一个实施例的方法的示意性流程图。其中，图3执行主体可以为一种支持BIOS无感升级的电路。
该方法包括：
系统正常上电过程中，PCH作BIOS升级准备；
系统开机以后，用户请求升级BIOS闪存，BMC告知CPLD将要升级BIOS闪存；
CPLD发送使能信号通过第三MUX芯片的获取BIOS闪存里面的映像文件并备份。
CPLD切换第三MUX芯片将SPI链路切换到BMC通道，CPLD通过MUX芯片使能BIOS闪存进行BIOS升级。
可选地，作为本发明一个实施例，在BIOS升级时，所述方法还包括：
CPLD的切换第二MUX芯片PCH SPI信号到CPLD，CPLD模拟BIOS闪存与PCH通信。
可选地，作为本发明一个实施例，所述PCH作BIOS升级准备包括：
PCH加载BIOS闪存要升级的BIOS固件；
CPLD切换第二MUX芯片连通PCH与BIOS闪存之间的SPI链路。
CPLD切换第一MUX芯片到PCH，保证TPM能监控SPI链路的数据安全性。
可选地，作为本发明一个实施例，在BIOS升级过程中，所述方法还包括：CPLD切换第一MUX芯片切换到由CPLD控制切断TPM。
可选地，作为本发明一个实施例，在BIOS升级过程中，所述方法还包括：在BOI S升级之后，CPLD释放片选信号。
具体的，所述方法替换包括：
整个方案中，CPLD是方案实现的核心控制器。
如图2所示，系统上电过程中，PCHPOWER正常以后，PCHSPI开始加载BIOS闪存的固件。CPLD的Select_1信号把MUX芯片切换到BIOS闪存，确保PCH与Flash之间的SPI链路OK。与此同时，CPLD的Select_0信号把MUX芯片切换到PCH的CS_TPM，保证TPM模块正常工作，监控SPI链路的数据安全性，不会出现SPI总线竞争问题。
系统开机以后，用户通过BMC管理界面请求升级BIOS闪存。BMC通过I2C总线告知CPLD将要升级BIOS闪存。首先CPLD打开MUX芯片的使能引脚，通过SPI获取BIOS闪存里面的映像信息，并在内部做备份。然后CPLD的Select_1切换PCH SPI信号到CPLD，CPLD模拟BIOS闪存与PCH正常通信，保证系统不会关机。
为了避免TPM模块在BIOS升级过程中损坏Flash镜像，CPLD的Select_0信号把MUX芯片切换到CS_CPLD控制，同时CPLD把CS信号临时屏蔽掉，这样在BIOS升级过程中TPM模块就不会干扰到SPI数据的传输，直至整个升级过程结束。
CPLD通过Select_2把SPI总线切换到BMC通道，同时CS_BMC信号接到CPLD，CPLD检测到CS有效以后，通过MUX芯片使能Flash的CS pin，开始进行BIOS固件升级。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (6)
1.一种支持BIOS无感升级的电路，其特征在于，包括：CPLD、BMC、PCH、BIOS闪存、TPM以及若干个MUX芯片，所述BMC、PCH、BIOS闪存分别与CPLD连接；
所述PCH与TPM连接，所述PCH与TPM之间设置第一MUX芯片；所述第一MUX芯片的输出链路上由TPM进行SPI信号的监控；
所述PCH与BIOS闪存连接，所述PCH与BIOS闪存之间设置第二MUX芯片；
所述CPLD与BIOS闪存之间设置第三MUX芯片；
第一MUX芯片、第二MUX芯片以及第三MUX芯片分别与CPLD连接。
2.一种支持BIOS无感升级的方法，其特征在于，包括：
系统正常上电过程中，PCH作BIOS升级准备；
系统开机以后，用户请求升级BIOS闪存，BMC告知CPLD将要升级BIOS闪存；
CPLD发送使能信号通过第三MUX芯片的获取BIOS闪存里面的映像文件并备份。
CPLD切换第三MUX芯片将SPI链路切换到BMC通道，CPLD通过MUX芯片使能BIOS闪存进行BIOS升级。
3.根据权利要求2所述的支持BIOS无感升级的方法，其特征在于，在BIOS升级时，所述方法还包括：
CPLD的切换第二MUX芯片PCH SPI信号到CPLD，CPLD模拟BIOS闪存与PCH通信。
4.根据权利要求2所述的支持BIOS无感升级的方法，其特征在于，所述PCH作BIOS升级准备包括：
PCH加载BIOS闪存要升级的BIOS固件；
CPLD切换第二MUX芯片连通PCH与BIOS闪存之间的SPI链路。
CPLD切换第一MUX芯片到PCH，保证TPM能监控SPI链路的数据安全性。
5.根据权利要求4所述的支持BIOS无感升级的方法，其特征在于，在BIOS升级过程中，所述方法还包括：CPLD切换第一MUX芯片切换到由CPLD控制切断TPM。
6.根据权利要求2所述的支持BIOS无感升级的方法，其特征在于，在BIOS升级过程中，所述方法还包括：在BOIS升级之后，CPLD释放片选信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011417747.9A CN112445739A (zh) | 2020-12-07 | 2020-12-07 | 一种支持bios无感升级的电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011417747.9A CN112445739A (zh) | 2020-12-07 | 2020-12-07 | 一种支持bios无感升级的电路及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112445739A true CN112445739A (zh) | 2021-03-05 |
Family
ID=74738976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011417747.9A Withdrawn CN112445739A (zh) | 2020-12-07 | 2020-12-07 | 一种支持bios无感升级的电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112445739A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113448401A (zh) * | 2021-05-28 | 2021-09-28 | 山东英信计算机技术有限公司 | 一种主板和服务器 |
| CN113760328A (zh) * | 2021-07-28 | 2021-12-07 | 郑州云海信息技术有限公司 | 一种固件升级处理的方法、服务器系统和存储介质 |
| CN116466968A (zh) * | 2023-05-25 | 2023-07-21 | 合芯科技(苏州)有限公司 | 一种主板闪存的访问方法及装置、固件烧录方法及装置 |
| CN117094038A (zh) * | 2023-10-16 | 2023-11-21 | 苏州元脑智能科技有限公司 | 一种可编程逻辑器件和服务器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593120A (zh) * | 2009-06-29 | 2009-12-02 | 成都市华为赛门铁克科技有限公司 | 带外升级方法和系统 |
-
2020
- 2020-12-07 CN CN202011417747.9A patent/CN112445739A/zh not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593120A (zh) * | 2009-06-29 | 2009-12-02 | 成都市华为赛门铁克科技有限公司 | 带外升级方法和系统 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113448401A (zh) * | 2021-05-28 | 2021-09-28 | 山东英信计算机技术有限公司 | 一种主板和服务器 |
| CN113760328A (zh) * | 2021-07-28 | 2021-12-07 | 郑州云海信息技术有限公司 | 一种固件升级处理的方法、服务器系统和存储介质 |
| CN113760328B (zh) * | 2021-07-28 | 2023-09-15 | 郑州云海信息技术有限公司 | 一种固件升级处理的方法、服务器系统和存储介质 |
| CN116466968A (zh) * | 2023-05-25 | 2023-07-21 | 合芯科技(苏州)有限公司 | 一种主板闪存的访问方法及装置、固件烧录方法及装置 |
| CN116466968B (zh) * | 2023-05-25 | 2023-11-24 | 合芯科技(苏州)有限公司 | 一种主板闪存的访问方法及装置、固件烧录方法及装置 |
| CN117094038A (zh) * | 2023-10-16 | 2023-11-21 | 苏州元脑智能科技有限公司 | 一种可编程逻辑器件和服务器 |
| CN117094038B (zh) * | 2023-10-16 | 2024-02-09 | 苏州元脑智能科技有限公司 | 一种可编程逻辑器件和服务器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112445739A (zh) | 一种支持bios无感升级的电路及方法 | |
| CN107122321B (zh) | 硬件修复方法、硬件修复系统以及计算机可读取存储装置 | |
| US8161309B2 (en) | Apparatus, system, and method for controlling power sequence in a blade center environment | |
| CN103136048B (zh) | 计算机系统 | |
| CN111488233A (zh) | 一种处理PCIe设备掉带宽问题的方法及系统 | |
| CN104503782A (zh) | 一种就地化继电保护装置远程软件升级的方法 | |
| CN111949333A (zh) | 一种实现arm服务器bios主备切换的系统及方法 | |
| CN104125049A (zh) | 一种基于brickland平台的pcie设备冗余实现方法 | |
| CN102253844B (zh) | 一种启动处理器的方法和设备 | |
| US11604635B2 (en) | Online program updating method | |
| CN113868051A (zh) | 一种PCIe故障检测装置、方法、设备和存储介质 | |
| CN113608970A (zh) | 核心板，服务器，故障修复方法、装置以及存储介质 | |
| CN116501343A (zh) | 一种程序升级方法、电源及计算设备 | |
| CN106909382B (zh) | 输出不同类型系统启动信息的方法及装置 | |
| CN204790996U (zh) | 复用总线的cpu和fpga组合电路 | |
| CN111858148A (zh) | 一种PCIE Switch芯片配置文件恢复系统及方法 | |
| CN116644011A (zh) | 一种i2c设备的快速识别方法、装置、设备及存储介质 | |
| CN111198832A (zh) | 一种处理方法和电子设备 | |
| CN114217942B (zh) | 刀片外壳中的功率管理 | |
| CN115766410A (zh) | 一种机器工作状态切换方法、系统、装置及介质 | |
| CN112631667B (zh) | 一种服务器升级系统 | |
| CN115098324A (zh) | 硬盘维护方法、装置、设备和存储介质 | |
| CN114090329A (zh) | 一种全卸载架构下的服务器重启方法及相关设备 | |
| CN114996177B (zh) | 一种访问管理板Flash芯片的系统、方法及服务器 | |
| US12007932B2 (en) | Dual-access high-performance storage for BMC to host data sharing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210305 |