CN116466968A - 一种主板闪存的访问方法及装置、固件烧录方法及装置 - Google Patents
一种主板闪存的访问方法及装置、固件烧录方法及装置 Download PDFInfo
- Publication number
- CN116466968A CN116466968A CN202310598836.5A CN202310598836A CN116466968A CN 116466968 A CN116466968 A CN 116466968A CN 202310598836 A CN202310598836 A CN 202310598836A CN 116466968 A CN116466968 A CN 116466968A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- bmc
- main board
- cpld
- bios
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 386
- 238000000034 method Methods 0.000 title claims abstract description 55
- JBWKIWSBJXDJDT-UHFFFAOYSA-N triphenylmethyl chloride Chemical compound C=1C=CC=CC=1C(C=1C=CC=CC=1)(Cl)C1=CC=CC=C1 JBWKIWSBJXDJDT-UHFFFAOYSA-N 0.000 claims abstract 11
- 238000005259 measurement Methods 0.000 claims description 47
- 238000012795 verification Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000013461 design Methods 0.000 abstract description 11
- 230000006870 function Effects 0.000 description 12
- 230000008859 change Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
- G06F8/63—Image based installation; Cloning; Build to order
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Stored Programmes (AREA)
Abstract
本发明涉及固件烧录技术领域,公开了一种主板闪存的访问方法及装置、固件烧录方法及装置,包括选择待访问的主板闪存;若选择访问的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;通过第一数据通道,访问BMC闪存;若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将控制信号发送至CPLD,以使CPLD根据控制信号导通第二数据通道;通过第二数据通道,访问所述BIOS闪存。本发明实现了BMC和BIOS的固件烧录,减少了主板在烧录环节的停留时间,提高了生产效率和产品质量,并且直接适配搭载有TPCM接口的主板和系统,不需要主板做预留设计,具有极强的适配性。
Description
技术领域
本发明涉及固件烧录技术领域,特别是涉及一种主板闪存的访问方法及装置、固件烧录方法及装置。
背景技术
在服务器整机系统中都安装有BMC和BIOS,BMC(Baseboard ManagementController)是基板管理控制器,用于在本地和远程对服务器的运行状态进行管理,BIOS(Basic Input Output System)则用于对服务器系统的硬件参数进行设定。
目前,在服务器系统开发阶段,由于BMC和BIOS的固件还不完善,需要频繁的刷写和更新,因此在硬件设计中加入了Flash Socket,方便拆装Flash进行离线烧录。在产品定型后,BMC和BIOS固件完善进行量产阶段后,为了避免Socket可靠性低、长时间使用后被氧化接触不良等情况,会取消Flash上件,将Flash直接焊接在主板上。在量产后,BMC和BIOS由于功能更新、BUG修复、Flash中的数据损坏等原因,需要更新BMC闪存和BIOS闪存中的固件。BMC有在线更新固件的功能,但当Flash数据损坏、写保护、无网络配置等BMC在线更新功能无法使用时,就需要将Flash从主板上取下后使用编程器进行烧录,不仅操作繁琐,并且影响生产效率。
发明内容
为了解决上述技术问题,本发明提供了一种主板闪存的访问方法及装置、固件烧录方法及装置,以能够实现利用编程器直接访问主板上的Flash,并进行固件烧录的目的,从而达到提高生产效率和提升产品质量的效果。
为了达到上述目的,第一方面,本发明提供了一种主板闪存的访问方法,所述方法包括:
选择待访问的主板闪存,所述主板闪存包括BMC闪存和BIOS闪存;
若选择访问的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;
通过所述第一数据通道,访问所述BMC闪存;
若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;
通过所述第二数据通道,访问所述BIOS闪存。
进一步地,所述若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD的步骤包括:
若选择访问的主板闪存为BIOS闪存,则在系统上电后,生成控制信号,并将所述控制信号通过主板的TPCM接口发送至所述CPLD,以使所述CPLD根据所述控制信号导通所述第二数据通道。
进一步地,所述生成控制信号,并将所述控制信号通过主板的TPCM接口发送至所述CPLD的步骤包括:
生成第一控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口将所述第一控制信号发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC、以及响应于系统开机指令导通第二数据通道,所述第三数据通道为BMC、所述第二选通器与所述BMC闪存之间的数据通道。
第二方面,本发明提供了一种主板闪存的访问装置,所述装置安装于服务器系统的主板上,所述装置包括:
访问接口模块、闪存选择模块和信号控制模块;
所述访问接口模块与第一选通器相连接,所述闪存选择模块与所述信号控制模块相连接,所述信号控制模块与CPLD相连接;
所述闪存选择模块用于选择待访问的主板闪存,并将选择结果发送至所述信号控制模块,所述主板闪存包括BMC闪存和BIOS闪存;
所述信号控制模块用于若选择访问的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;
若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;
所述访问接口模块用于提供对所述主板闪存进行访问的访问接口,其中,所述第一数据通道用于访问所述BMC闪存;所述第二数据通道用于访问所述BIOS闪存。
进一步地,所述访问接口模块通过SPI总线与所述第一选通器相连接,所述信号控制模块通过主板的TPCM接口与所述CPLD相连接。
进一步地,所述信号控制模块,还用于生成第一控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口将所述第一控制信号发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC、以及响应于系统开机指令导通第二数据通道,所述第三数据通道为BMC、所述第二选通器与所述BMC闪存之间的数据通道。
第三方面,本发明提供了一种主板闪存的固件烧录方法,所述方法包括:
选择待烧录的主板闪存,所述主板闪存包括BMC闪存和BIOS闪存;
若选择烧录的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;
通过第一数据通道访问所述BMC闪存,并将对应的固件信息烧录至所述BMC闪存;
若选择烧录的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;
通过所述第二数据通道访问所述BIOS闪存,将对应的固件信息烧录至所述BIOS闪存。
进一步地,在对所述主板闪存烧录完成之后,所述方法还包括:
从烧录完成的主板中选择待验证的主板闪存,对所述待验证的主板闪存进行启动验证,以判断所述待验证的主板闪存的固件烧录是否成功。
进一步地,所述对所述待验证的主板闪存进行启动验证的步骤包括:
若选择验证所述BMC闪存,则生成第二控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC;
若所述BMC启动成功,则判定对所述BMC闪存的固件烧录成功,若所述BMC启动不成功,则重新访问所述BMC闪存并进行固件烧录;
若选择验证述BIOS闪存,则生成第三控制信号,并通过所述TPCM接口中的BIOS度量通过通知信号接口发送至所述CPLD,以使所述CPLD根据所述第二控制信号导通第四数据通道并启动BIOS,所述第四数据通道为BIOS、第三选通器与所述BIOS闪存之间的数据通道;
若所述BIOS启动成功,则判定对所述BIOS闪存的固件烧录成功,若所述BIOS启动不成功,则重新访问所述BIOS闪存并进行固件烧录。
第四方面,本发明提供了一种主板闪存的固件烧录装置,所述装置包括:
烧录访问装置和编程器;
所述烧录访问装置包括烧录接口模块、选择模块和控制模块;
所述烧录接口模块与第一选通器相连接,所述选择模块与所述控制模块相连接,所述控制模块与CPLD相连接;
所述选择模块用于选择待烧录的主板闪存,并将选择结果发送至所述控制模块,所述主板闪存包括BMC闪存和BIOS闪存;
所述控制模块用于若选择烧录的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;
若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;
所述烧录接口模块用于提供对所述主板闪存进行烧录的烧录接口,其中,所述第一数据通道用于访问所述BMC闪存;所述第二数据通道用于访问所述BIOS闪存;
所述编程器通过线缆与所述烧录接口模块相连接,所述编程器用于对主板闪存进行固件烧录。
进一步地,所述烧录接口模块通过SPI总线与所述第一选通器相连接,所述控制模块通过主板的TPCM接口与所述CPLD相连接。
进一步地,所述选择模块还用于从烧录完成的主板中选择待验证的主板闪存;
所述控制模块还用于对所述待验证的主板闪存进行启动验证,以判断所述待验证的主板闪存的固件烧录是否成功。
进一步地,所述控制模块还用于若选择验证所述BMC闪存,则生成第二控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC;
若所述BMC启动成功,则判定对所述BMC闪存的固件烧录成功,若所述BMC启动不成功,则重新访问所述BMC闪存并进行固件烧录;
若选择验证述BIOS闪存,则生成第三控制信号,并通过所述TPCM接口中的BIOS度量通过通知信号接口发送至所述CPLD,以使所述CPLD根据所述第二控制信号导通第四数据通道并启动BIOS,所述第四数据通道为BIOS、第三选通器与所述BIOS闪存之间的数据通道;
若所述BIOS启动成功,则判定对所述BIOS闪存的固件烧录成功,若所述BIOS启动不成功,则重新访问所述BIOS闪存并进行固件烧录。
本发明提供了一种主板闪存的访问方法及装置、固件烧录方法及装置。本发明利用TPCM接口可以访问BMC闪存和BIOS闪存的特性,通过控制信号,可以对主板闪存进行访问,从而达到烧录BMC和BIOS的目的,本发明不仅能够提高服务器系统主板的生产效率,并且直接适配搭载有TPCM接口的主板和系统,无需对主板做预留设计,具有极强的适配性。
附图说明
图1是本发明实施例中主板闪存的访问方法的流程示意图;
图2是搭载TPCM模块的拓扑结构示意图;
图3是本发明实施例中主板闪存的访问装置的结构示意图;
图4是本发明实施例中访问装置的连接结构示意图;
图5是本发明实施例中主板闪存的固件烧录方法的流程示意图;
图6是本发明实施例中主板闪存的固件烧录装置的结构示意图;
图7是本发明实施例中烧录装置的连接结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在对本发明的技术方案进行说明之前,先对本发明涉及到的技术关键词进行解释:TPCM(Trusted Platform Control Module):可信平台控制模块、或可信认证启动流程;BIOS(Basic Input Output System):基本输入输出系统;BMC(Baseboard ManagementController):基板管理控制器;CPLD(Complex Programmable Logic Device):复杂可编程逻辑器件;SPI Flash(SERIAL FLASH MEMORY):串行接口存储器;SPI MUX(SPIMultiplexer):串行接口选通器、或者串行接口多路选择器。
请参阅图1,本发明第一实施例提出的一种主板闪存的访问方法,包括步骤S10~S50:
步骤S10,选择待访问的主板闪存,所述主板闪存包括BMC闪存和BIOS闪存;
步骤S20,若选择访问的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;
步骤S30,通过所述第一数据通道,访问所述BMC闪存;
步骤S40,若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;
步骤S50,通过所述第二数据通道,访问所述BIOS闪存。
随着信息安全越来越重要,很多服务器整机系统都设计有TPCM接口,用于适配TPCM模块,TPCM模块在系统的启动过程中,会对BMC闪存和BIOS闪存中的固件进行可信度量,从而完成可信启动。而TPCM接口在硬件拓扑上可以读写BMC闪存和BIOS闪存。请参阅图2,在搭载有TPCM模块的拓扑结构中,TPCM模块通过CPLD芯片上的TPCM接口与CPLD连接,并且通过SPI总线与主板上的SPI MUX即选通器相连接,即建立了TPCM与BMC闪存以及BIOS闪存之间的硬件通路,在该拓扑关系中,主要使用了CPLD芯片上的8个外部接口,其中接口1和接口2为复位信号接口,接口3、4和5均为选通信号接口,接口6、7和8则是TPCM接口,用于适配TPCM模块,下面对每个接口对应的信号作用进行说明:
信号①:为BMC复位信号;为0时复位,为1时解除复位。
信号②:为BIOS/CPU复位信号;为0时复位,为1时解除复位。
信号③:为BMC度量或者BIOS度量选通信号;为0时A=B1,为1时A=B2。
信号④:为BMC或TPCM访问Flash选通信号;为0时A=B1,为1时A=B2。
信号⑤:为BIOS或TPCM访问Flash选通信号;为0时A=B1,为1时A=B2。
信号⑥:I2C信号,TPCM与CPLD进行命令、数据交互。
信号⑦:BMC闪存度量通过通知信号;为0时度量通过;为1时度量不通过。
信号⑧:BIOS闪存度量通过通知信号;为0时度量通过;为1时度量不通过。
通过上述信号的作用,就可以实现搭载有TPCM模块的服务器系统的可信启动:在系统上电后,TPCM和CPLD会被同时上电并启动;在启动后,CPLD会设置复位信号①为0、②为0,以禁止主板上的BMC和CPU启动;同时控制SPI MUX选通信号③为1,使A=B2,并控制SPIMUX选通信号④为0,使A=B1;即CPLD会通过控制选通信号来导通BMC闪存的一个数据通道,此时TPCM通过该导通的数据通道就可以访问BMC闪存,从而实现对BMC的固件度量。如果BMC固件度量通过,则TPCM会设置信号⑦为0来通知CPLD对BMC的度量通过;如果BMC固件度量没有通过,则维持现状,不再进行时序启动。
CPLD在收到BMC闪存度量通过的信息后,会控制SPI MUX选通信号④为1,使A=B2,从而导通BMC闪存的另一个数据通道,同时CPLD还设置复位信号①为1,解除BMC复位状态,允许BMC启动,此时BMC就可以通过该数据通道访问BMC闪存来读取BMC闪存内的固件信息以完成启动,在BMC启动完成后,可以从外部对系统下达开机指令,CPLD会响应开机指令,控制SPI MUX选通信号③为0,使A=B1,并控制SPI MUX选通信号⑤为0,使A=B1,从而导通BIOS闪存的一个数据通道,此时TPCM可以通过该数据通道访问BIOS闪存,以实现对BIOS的固件度量。如果BIOS固件度量通过,则TPCM会通过设置信号⑧为0来通知CPLD对BIOS的度量通过;如果BIOS的度量失败,则维持现状,不再进行时序启动。
CPLD在收到BIOS闪存度量通过的信息后,会控制SPI MUX选通信号⑤为1,使A=B2,从而导通BIOS闪存的另一个数据通道,同时CPLD还设置复位信号②为1,解除BIOS复位状态,允许BIOS启动,此时BIOS可以通过该数据通道访问BIOS闪存读取BIOS闪存内的固件信息以完成启动。至此,搭载TPCM模块的系统可信启动流程完成。
通过上述搭载TPCM模块的系统可信启动流程,可以看到利用TPCM接口可以访问到BMC闪存和BIOS闪存,基于TPCM接口的这一特性,本发明设计了一种对主板闪存的访问方法,以实现对BMC闪存和BIOS闪存的直接访问。
为了更好的描述,本实施例中将与TPCM模块相连接的SPI MUX作为第一选通器,与BMC闪存相连接的SPI MUX作为第二选通器,与BIOS闪存相连接的SPI MUX作为第三选通器,每个选通器上的S端口为选通信号端,A端口为选通器的第一接口,B1和B2分别为选通器的第二接口和第三接口。
本实施例首先利用主板上的TPCM接口来搭建硬件通路,即通过服务器系统主板上的第一选通器的第一接口实现与BMC闪存以及BIOS闪存之间的硬件连接,同时,通过与CPLD芯片上的TPCM接口,实现与CPLD之间的硬件连接,本实施例中的这种连接方式不需要对主板做任何的改动,也不需要主板进行预留设计,通过利用主板上提供的TPCM接口就能够实现访问BMC闪存和BIOS闪存的硬件通路。
在本实施例中,可以根据选择访问的不同闪存,来导通不同的数据通道,其中,对于BMC闪存访问所采用的原理是,在系统可信启动流程中,在系统上电后,CPLD会自动控制选通信号,来导通TPCM模块至BMC闪存的数据通道,从而使TPCM模块可以对BMC进行固件度量,本发明利用该原理,代替TPCM模块与BMC闪存进行连接,当选择对BMC闪存进行访问时,只需要对系统进行上电即可,并不需要生成其他控制信号,在系统上电后,CPLD就会自动设置复位信号,即令信号①和信号②均为0,禁止BMC和CPU启动,同时控制第一选通器的选通信号,即令信号③为1,此时第一选通器根据选通信号③,令通路A=B2导通,同时控制第二选通器的选通信号,即令信号④为0,此时第二选通器根据选通信号端输入的选通信号④,令通路A=B1导通,也就是说,此时第一选通器、第二选通器与BMC闪存之间的第一数据通道就会导通,通过导通的第一数据通道,就可以直接对BMC闪存进行访问,比如对BMC闪存进行内部存储数据的读或者写等操作。本实施例中采用的这种访问BMC闪存的方法,不需要对系统主板做任何硬件上的改动,也不需要产生额外的控制信号,只需要利用系统启动时自动使能的通路,就可以实现对BMC闪存便捷高效的访问。
可以看到在对BMC闪存进行访问时,不需要产生额外的控制信号,但在对BIOS闪存进行访问时,则需要产生控制信号,具体步骤为:
若选择访问的主板闪存为BIOS闪存,则在系统上电后,生成控制信号,并将所述控制信号通过主板的TPCM接口发送至所述CPLD,以使所述CPLD根据所述控制信号导通所述第二数据通道。
其中,在对BIOS闪存进行访问时,由于TPCM是在BMC度量通过之后才会对BIOS的固件进行度量,因此CPLD会根据TPCM发送的BMC度量通过信号来切换数据通路,即将TPCM与BMC闪存之间数据通路切换为TPCM与BIOS闪存之间的数据通路,而本实施例同样利用在TPCM模块对BIOS进行固件度量时需要建立与BIOS闪存之间的数据通道的特性,通过发送模拟BMC度量通过的控制信号到CPLD,以使CPLD能够执行切换数据通过的功能。而本实施例中采用的这种访问BIOS闪存的方法,同样不需要对系统主板做任何硬件上的改动,只需要生成控制信号,并通过主板上原有的TPCM接口发送给CPLD就能够使CPLD导通所需要的数据通路,从而实现对BIOS闪存便捷高效的访问。
进一步地,在选择访问BIOS闪存时,生成控制信号的步骤包括:
生成第一控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口将所述第一控制信号发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC、以及响应于系统开机指令导通第二数据通道。
其中,根据TPCM对BIOS进行固件度量的过程,可以将访问BIOS闪存的过程分为两个步骤,第一步是生成模拟BMC度量通过信号的第一控制信号来通知CPLD BMC的度量通过,并通过TPCM接口将该控制信号发送给CPLD,即设置信号⑦为0;通过上述基于TPCM的服务器系统启动流程可知,TPCM接口包括三个,即包括I2C接口、BMC度量通过通知接口和BIOS度量通过通知接口,此时,我们利用BMC度量通过通知接口将模拟BMC度量通过的第一控制信号发送至CPLD,CPLD在接收到信号⑦为0时,会认为BMC的固件度量已通过,此时CPLD就会自动控制第二选通器的选通信号,即令信号④为1,使第二选通器选择导通通路A=B2,从而使BMC、第二选通器与BMC闪存之间的第三数据通道导通,并设置信号①为1,解除BMC的复位状态,允许BMC启动。
第二步则是在BMC启动之后,由于我们模拟了BMC固件度量通过的信号,此时CPLD会响应服务器系统的开机指令,按照正常的启动流程,去控制第一选通器的选通信号,即令信号③为0,使第一选通器的通路A=B1导通,并控制第三选通器的选通信号,即令信号⑤为0,使第三选通的通路A=B1导通,此时第一选通器、第三选通器与BIOS闪存之间的第二数据通道导通,即通过该数据通道,就可以实现对BIOS闪存的访问,本实施例中采用的这种对BIOS闪存进行访问的方法,不需要对主板做任何硬件上的改动,也不需要主板进行预留设计,只需要几个控制信号,就可以实现对BIOS闪存的访问,不仅方法简单便捷高效,并且具有极高的适配性。需要说明的是,如果是在访问完成BMC闪存之后,系统上电的情况下,可以直接选择访问BIOS闪存,否则就需要先对系统进行上电,再生成控制信号。
本实施例提供的一种主板闪存的访问方法,利用搭载TPCM模块的系统可信启动流程,在不需要对主板做任何硬件改动以及不需要主板进行预留设计的情况下,通过TPCM接口可以访问BMC闪存和BIOS闪存的特性,配合少量的控制信号,就可以实现对主板闪存进行访问的目的,本发明提供的访问方法不仅简单高效,并且可以应用于任何具有TPCM接口的系统主板,具有极强的适配性。
请参阅图3,基于同一发明构思,本发明第二实施例提出的一种主板闪存的访问装置,本装置安装于服务器系统的主板上,访问装置1包括访问接口模块11、闪存选择模块12和信号控制模块13,访问接口模块11与第一选通器相连接,闪存选择模块12与信号控制模块13相连接,信号控制模块13与CPLD相连接,其中:
闪存选择模块12用于选择待访问的主板闪存,并将选择结果发送至信号控制模块13,主板闪存包括BMC闪存和BIOS闪存;信号控制模块13用于若选择访问的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;访问接口模块11则用于提供对主板闪存进行访问的访问接口,其中,所述第一数据通道用于访问所述BMC闪存;所述第二数据通道用于访问所述BIOS闪存。。
进一步地,请参阅图4,访问接口模块11通过SPI总线与第一选通器的第一接口相连接,信号控制模块13通过TPCM接口与CPLD相连接。本发明利用搭载了TPCM模块的系统需要使用TPCM模块对BMC和BIOS进行固件度量的可信启动的特点,通过主板上提供的TPCM接口,代替TPCM模块实现了与BMC闪存、BIOS闪存、以及CPLD之间的硬件连接,本实施例中的这种连接方式不需要对主板做任何的改动,也不需要主板进行预留设计,利用主板上提供的TPCM接口就能够实现访问BMC闪存和BIOS闪存的硬件通路。
通过本发明提供的访问装置,可以对不同的主板闪存进行访问,在本实施例中,闪存选择模块12可以采用按键开关或者触摸屏幕等多种方式,由外部用户手动控制按键开关或触屏选择等方式来选择访问的闪存为BMC闪存还是BIOS闪存,当然也可以通过接收外部输入的选择信号来进行选择,在此并不做过多限制,而闪存选择模块12会将选择的结果通知给信号控制模块13。
在一个优选的实施例中,信号控制模块13生成第一控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口将所述第一控制信号发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC、以及响应于系统开机指令导通第二数据通道,所述第三数据通道为BMC、所述第二选通器与所述BMC闪存之间的数据通道。
采用本装置对BIOS闪存进行访问时,不需要对主板做任何硬件上的改动,也不需要主板进行预留设计来适配本装置,只需要生成一个控制信号,就可以实现对BIOS闪存的访问,不仅装置结构简单,并且使用上便捷高效。
本实施例提供的一种主板闪存的访问装置,利用搭载TPCM模块的系统可信启动流程,在不需要对主板做任何硬件改动以及不需要主板进行预留设计的情况下,通过TPCM接口可以访问BMC闪存和BIOS闪存的特性,配合少量的控制信号,就可以实现对主板闪存进行访问的目的,本发明提供的访问装置不仅结构简单,使用便捷高效,并且可以应用于任何具有TPCM接口的系统主板,具有极强的适配性。
本发明实施例提出的主板闪存的访问装置的技术特征和技术效果与本发明实施例提出的方法相同,在此不予赘述。上述主板闪存的访问装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
进一步地,目前在系统主板的生产过程中,不管是在开发阶段还是在量产阶段,都不可避免的需要对BMC和BIOS的固件进行更新,量产后,Flash是直接焊接在主板上的,由于功能更新、BUG修复、Flash中的数据损坏等原因,需要更新BMC闪存和BIOS闪存中的固件时,如果出现Flash数据损坏、写保护、无网络配置等BMC和BIOS在线更新功能无法使用时,就需要将Flash从主板Rework取下进行固件烧录后再焊接回去,不仅降低了主板的生产效率和生产质量,由于频繁的对主板进行拆装也极容易对主板系统的稳定性产生影响。
为了解决现有技术中对量产后的主板闪存进行固件烧录不便的问题,请参阅图5,本发明的第三实施例提供了一种主板闪存的固件烧录方法,包括:
步骤S10,选择待烧录的主板闪存,所述主板闪存包括BMC闪存和BIOS闪存;
步骤S20,若选择烧录的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;
步骤S30,通过第一数据通道访问所述BMC闪存,并将对应的固件信息烧录至所述BMC闪存;
步骤S40,若选择烧录的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;
步骤S50,通过所述第二数据通道访问所述BIOS闪存,将对应的固件信息烧录至所述BIOS闪存。
本实施例提供的固件烧录方法可以分为访问和烧录两个阶段,其中,访问阶段是根据选择的待烧录的主板闪存,来访问对应的主板闪存,在该访问阶段是采用上述的主板闪存的访问方法导通对应的数据通道,来实现对BMC闪存或者BIOS闪存的访问,而在烧录阶段,就是通过在访问阶段导通的数据通道,对选择的Flash进行固件烧录。
通过本发明提供的主板闪存的烧录方法,可以避免现有烧录方法中需要将Flash从主板取下烧录再焊接回去的情况发生,提高了主板的生产效率和生产质量,并且可以直接适配搭载有TPCM接口的主板和系统,无需对主板进行改动和预留设计,具有极强的适配性。
进一步地,在一个优选的实施例中,所述若选择烧录的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD的步骤包括:
若选择烧录的主板闪存为BIOS闪存,则在系统上电后生成控制信号,并将所述控制信号通过主板的TPCM接口发送至所述CPLD,以使所述CPLD根据所述控制信号导通所述第二数据通道。
本实施例的方法不需要对系统主板做任何硬件上的改动,只需要生成控制信号,并通过主板上原有的TPCM接口发送给CPLD就能够使CPLD导通所需要的数据通路,从而实现对BIOS闪存便捷高效的访问。
进一步地,在另一个优选的实施例中,所述生成控制信号,并将所述控制信号通过主板的TPCM接口发送至所述CPLD的步骤包括:
生成第一控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口将所述第一控制信号发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC、以及响应于系统开机指令导通第二数据通道,所述第三数据通道为BMC、所述第二选通器与所述BMC闪存之间的数据通道。
本实施例中采用的这种对BIOS闪存进行访问的方法,不需要对主板做任何硬件上的改动,也不需要主板进行预留设计,只需要几个控制信号,就可以实现对BIOS闪存的访问,不仅方法简单便捷高效,并且具有极高的适配性。
进一步地,在另一个优选的实施例中,在所述并将对应的固件信息烧录至所述主板闪存之后,所述方法还包括:
对烧录完成后的所述主板闪存进行启动验证,以判断所述主板闪存的固件烧录是否成功。
在本实施例中,为了确保固件能够成功烧录,还提供了启动验证的方法对烧录是否成功进行验证,通过保证烧录的成功率,进一步提高了服务器系统的稳定性。
进一步地,在另一个优选的实施例中,所述对所述待验证的主板闪存进行启动验证的步骤包括:
若选择验证所述BMC闪存,则生成第二控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC;
若所述BMC启动成功,则判定对所述BMC闪存的固件烧录成功,若所述BMC启动不成功,则重新访问所述BMC闪存并进行固件烧录;
若选择验证述BIOS闪存,则生成第三控制信号,并通过所述TPCM接口中的BIOS度量通过通知信号接口发送至所述CPLD,以使所述CPLD根据所述第二控制信号导通第四数据通道并启动BIOS,所述第四数据通道为BIOS、第三选通器与所述BIOS闪存之间的数据通道;
若所述BIOS启动成功,则判定对所述BIOS闪存的固件烧录成功,若所述BIOS启动不成功,则重新访问所述BIOS闪存并进行固件烧录。
在本实施例中,为了对BMC的烧录进行验证,利用了在烧录BIOS闪存时需要启动BMC的原理,通过导通BMC与BMC闪存之间的数据通道使BMC启动,就能够准确判断对于BMC闪存的烧录是否成功,第二控制信号实际上与第一控制信号的功能一致,都是模拟BMC度量通过的信号,这种功能的复用不仅降低了方法的复杂度,验证方式简单,并且验证结果准确。而对BIOS的烧录进行验证,同样是生成模拟TPCM对BIOS度量通过的信号发送给CPLD,并以使CPLD根据模拟度量通过的信号控制BIOS启动来验证对其Flash的固件烧录是否成功,本发明提供的烧录验证方法,只需要生成不同的控制信号,就可以实现烧录的验证,不仅操作简单,并且验证的准确度极高,从而保证了服务器系统的稳定性。
请参阅图6,本发明的第四实施例提供了一种主板闪存的固件烧录装置,本装置包括烧录访问装置2和编程器3,其中,所述烧录访问装置2包括烧录接口模块21、选择模块22和控制模块23;所述烧录接口模块21与第一选通器相连接,所述选择模块22与所述控制模块23相连接,所述控制模块23与CPLD相连接。所述编程器3通过线缆与所述烧录接口模块21相连接。
所述选择模块22用于选择待烧录的主板闪存,并将选择结果发送至所述控制模块23,所述主板闪存包括BMC闪存和BIOS闪存;所述控制模块23用于若选择烧录的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;所述烧录接口模块21用于提供对所述主板闪存进行烧录的烧录接口,其中,所述第一数据通道用于访问所述BMC闪存;所述第二数据通道用于访问所述BIOS闪存;所述编程器3用于对主板闪存进行固件烧录。本实施例中,编程器可以采用常规通用的SPI总线的烧录器。
进一步地,在一个优选的实施例中,所述烧录接口模块21通过SPI总线与所述第一选通器相连接,所述控制模块23通过主板的TPCM接口与所述CPLD相连接。
本发明提供的固件烧录装置不仅结构简单,操作便捷,并且不需要对主板进行任何硬件改动也不需要主板做预留设计,可以直接适配搭载有TPCM接口的各种主板,具有极强的适配性。
进一步地,在另一个优选的实施例中,所述控制模块23还用于生成第一控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口将所述第一控制信号发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC、以及响应于系统开机指令导通第二数据通道,所述第三数据通道为BMC、所述第二选通器与所述BMC闪存之间的数据通道。
采用本烧录装置对BIOS闪存进行烧录时,不需要对主板做任何硬件上的改动,也不需要主板进行预留设计来适配本装置,只需要生成一个控制信号,就可以实现对BIOS闪存的烧录,不仅装置结构简单,并且使用上便捷高效。
请参阅图7,本固件烧录装置的烧录过程为:编程器3连接在烧录访问装置2的烧录接口模块21上,烧录访问装置安装在主板上,当选择烧录BMC闪存时,通过选择模块22选择烧录BMC闪存,对系统上电,CPLD通过设置复位信号和选通信号,使第一数据通道导通,此时编程器3可以通过烧录接口模块21和第一数据通道对BMC闪存进行固件烧录。
当选择烧录BIOS闪存时,通过选择模块22选择烧录BIOS闪存,如果刚刚烧录完BMC,则不需要断电;如果没有,那么先将系统上电,在系统上电后,控制模块23会产生用于模拟BMC度量通过的第一控制信号,以使CPLD认为BMC度量通过从而控制选通信号来导通第三数据通道,并通过控制复位信号启动BMC,此时BMC可以通过第三数据通道访问BMC闪存进行启动。然后给系统一个开机指令,CPLD会控制选通信号来导通第二数据通道,此时编程器3可以通过烧录接口模块21和第二数据通道对BIOS闪存进行固件烧录。
本发明提供的固件烧录装置不仅结构简单,操作便捷,并且不需要对主板进行任何硬件改动也不需要主板做预留设计,具有极强的适配性,当Flash数据损坏、写保护、无网络配置等在线更新功能无法使用时,本装置可以直接利用编程器烧录BMC闪存和BIOS闪存,避免了将Flash从主板Rework取下烧录再焊接回去的情况发生,在工厂流水线模式下,可以有效减少烧录环节的停留时间,提供了生产效率。
进一步地,在另一个优选的实施例中,本烧录装置还提供了对BMC和BIOS的烧录是否成功进行验证的功能,包括:
所述选择模块22还用于从烧录完成的主板中选择待验证的主板闪存;
所述控制模块23还用于对所述待验证的主板闪存进行启动验证,以判断所述待验证的主板闪存的固件烧录是否成功。
本实施例中的选择模块21中增加了选择验证闪存的功能,并且在控制模块23中增加了烧录验证的功能。通过本实施例的装置可以对烧录是否成功进行验证,从而保证固件烧录的效果。
进一步地,在一个优选的实施例中,所述控制模块还用于若选择验证所述BMC闪存,则生成第二控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC;
若所述BMC启动成功,则判定对所述BMC闪存的固件烧录成功,若所述BMC启动不成功,则重新访问所述BMC闪存并进行固件烧录;
若选择验证述BIOS闪存,则生成第三控制信号,并通过所述TPCM接口中的BIOS度量通过通知信号接口发送至所述CPLD,以使所述CPLD根据所述第二控制信号导通第四数据通道并启动BIOS,所述第四数据通道为BIOS、第三选通器与所述BIOS闪存之间的数据通道;
若所述BIOS启动成功,则判定对所述BIOS闪存的固件烧录成功,若所述BIOS启动不成功,则重新访问所述BIOS闪存并进行固件烧录。
本实施例中对BMC烧录验证的底层逻辑是利用了CPLD会在导通BIOS的数据通道之前先启动BMC的原理,通过控制模块23生成第二控制信号通知CPLD对BMC度量通过,此时CPLD就会导通第三数据通道,并启动BMC,根据BMC的启动情况,就可以准确的判断出对BMC闪存的固件烧录是否成功,其中第二控制信号实际上与第一控制信号的功能一致,都是模拟BMC度量通过的信号,这种功能的复用不仅降低了装置的复杂度,并且验证结果准确。
本实施例中,对BIOS烧录验证也同样利用模拟度量通过的信号来使CPLD导通数据通道,通过启动BIOS来验证烧录是否成功,不需要在原本的烧录装置上增加额外的结构和设计,利用控制信号就可以实现烧录的验证,本实施例不仅装置结构简单,并且验证的准确度极高,从而保证了服务器系统的稳定性。
综上,本发明实施例提出的一种主板闪存的访问方法及装置、固件烧录方法及装置,所述访问方法通过选择待访问的主板闪存,所述主板闪存包括BMC闪存和BIOS闪存;若选择访问的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;通过所述第一数据通道,访问所述BMC闪存;若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;通过所述第二数据通道,访问所述BIOS闪存。本发明利用TPCM接口可以访问BMC闪存和BIOS闪存的特性,配合控制信号,可以直接对BMC闪存和BIOS闪存进行访问,进一步的实现了对BMC和BIOS进行固件烧录的目的,避免了在烧录时需要将Flash从主板上取下烧录再焊接回去的情况发生,减少了主板在烧录环节的停留时间,提高了生产效率和产品质量,并且本发明能够直接适配搭载有TPCM接口的主板和系统,不需要主板做预留设计,具有极强的适配性。
本说明书中的各个实施例均采用递进的方式描述,各个实施例直接相同或相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。需要说明的是,上述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种优选实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本申请的保护范围。因此,本申请专利的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种主板闪存的访问方法,其特征在于,所述方法包括:
选择待访问的主板闪存,所述主板闪存包括BMC闪存和BIOS闪存;
若选择访问的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;
通过所述第一数据通道,访问所述BMC闪存;
若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;
通过所述第二数据通道,访问所述BIOS闪存。
2.根据权利要求1所述的主板闪存的访问方法,其特征在于,所述若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD的步骤包括:
若选择访问的主板闪存为BIOS闪存,则在系统上电后,生成控制信号,并将所述控制信号通过主板的TPCM接口发送至所述CPLD,以使所述CPLD根据所述控制信号导通所述第二数据通道。
3.根据权利要求2所述的主板闪存的访问方法,其特征在于,所述生成控制信号,并将所述控制信号通过主板的TPCM接口发送至所述CPLD的步骤包括:
生成第一控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口将所述第一控制信号发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC、以及响应于系统开机指令导通第二数据通道,所述第三数据通道为BMC、所述第二选通器与所述BMC闪存之间的数据通道。
4.一种主板闪存的访问装置,所述装置安装于服务器系统的主板上,其特征在于,所述装置包括:
访问接口模块、闪存选择模块和信号控制模块;
所述访问接口模块与第一选通器相连接,所述闪存选择模块与所述信号控制模块相连接,所述信号控制模块与CPLD相连接;
所述闪存选择模块用于选择待访问的主板闪存,并将选择结果发送至所述信号控制模块,所述主板闪存包括BMC闪存和BIOS闪存;
所述信号控制模块用于若选择访问的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;
若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;
所述访问接口模块用于提供对所述主板闪存进行访问的访问接口,其中,所述第一数据通道用于访问所述BMC闪存;所述第二数据通道用于访问所述BIOS闪存。
5.根据权利要求4所述的主板闪存的访问装置,其特征在于,所述访问接口模块通过SPI总线与所述第一选通器相连接,所述信号控制模块通过主板的TPCM接口与所述CPLD相连接。
6.根据权利要求5所述的主板闪存的访问装置,其特征在于,所述信号控制模块,还用于生成第一控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口将所述第一控制信号发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC、以及响应于系统开机指令导通第二数据通道,所述第三数据通道为BMC、所述第二选通器与所述BMC闪存之间的数据通道。
7.一种主板闪存的固件烧录方法,其特征在于,所述方法包括:
选择待烧录的主板闪存,所述主板闪存包括BMC闪存和BIOS闪存;
若选择烧录的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;
通过第一数据通道访问所述BMC闪存,并将对应的固件信息烧录至所述BMC闪存;
若选择烧录的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;
通过所述第二数据通道访问所述BIOS闪存,将对应的固件信息烧录至所述BIOS闪存。
8.根据权利要求7所述的主板闪存的固件烧录方法,其特征在于,在对所述主板闪存烧录完成之后,所述方法还包括:
从烧录完成的主板中选择待验证的主板闪存,对所述待验证的主板闪存进行启动验证,以判断所述待验证的主板闪存的固件烧录是否成功。
9.根据权利要求8所述的主板闪存的固件烧录方法,其特征在于,所述对所述待验证的主板闪存进行启动验证的步骤包括:
若选择验证所述BMC闪存,则生成第二控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC;
若所述BMC启动成功,则判定对所述BMC闪存的固件烧录成功,若所述BMC启动不成功,则重新访问所述BMC闪存并进行固件烧录;
若选择验证述BIOS闪存,则生成第三控制信号,并通过所述TPCM接口中的BIOS度量通过通知信号接口发送至所述CPLD,以使所述CPLD根据所述第二控制信号导通第四数据通道并启动BIOS,所述第四数据通道为BIOS、第三选通器与所述BIOS闪存之间的数据通道;
若所述BIOS启动成功,则判定对所述BIOS闪存的固件烧录成功,若所述BIOS启动不成功,则重新访问所述BIOS闪存并进行固件烧录。
10.一种主板闪存的固件烧录装置,其特征在于,所述装置包括:
烧录访问装置和编程器;
所述烧录访问装置包括烧录接口模块、选择模块和控制模块;
所述烧录接口模块与第一选通器相连接,所述选择模块与所述控制模块相连接,所述控制模块与CPLD相连接;
所述选择模块用于选择待烧录的主板闪存,并将选择结果发送至所述控制模块,所述主板闪存包括BMC闪存和BIOS闪存;
所述控制模块用于若选择烧录的主板闪存为BMC闪存,则响应于系统上电和CPLD启动,以使第一数据通道导通;
若选择访问的主板闪存为BIOS闪存,则生成相应的控制信号,并将所述控制信号发送至CPLD,以使所述CPLD根据所述控制信号导通第二数据通道;
所述烧录接口模块用于提供对所述主板闪存进行烧录的烧录接口,其中,所述第一数据通道用于访问所述BMC闪存;所述第二数据通道用于访问所述BIOS闪存;
所述编程器通过线缆与所述烧录接口模块相连接,所述编程器用于对主板闪存进行固件烧录。
11.根据权利要求10所述的主板闪存的固件烧录装置,其特征在于,所述烧录接口模块通过SPI总线与所述第一选通器相连接,所述控制模块通过主板的TPCM接口与所述CPLD相连接。
12.根据权利要求10所述的主板闪存的固件烧录装置,其特征在于,所述选择模块还用于从烧录完成的主板中选择待验证的主板闪存;
所述控制模块还用于对所述待验证的主板闪存进行启动验证,以判断所述待验证的主板闪存的固件烧录是否成功。
13.根据权利要求12所述的主板闪存的固件烧录装置,其特征在于,所述控制模块还用于若选择验证所述BMC闪存,则生成第二控制信号,并通过所述TPCM接口中的BMC度量通过通知信号接口发送至所述CPLD,以使所述CPLD根据所述第一控制信号导通第三数据通道并启动BMC;
若所述BMC启动成功,则判定对所述BMC闪存的固件烧录成功,若所述BMC启动不成功,则重新访问所述BMC闪存并进行固件烧录;
若选择验证述BIOS闪存,则生成第三控制信号,并通过所述TPCM接口中的BIOS度量通过通知信号接口发送至所述CPLD,以使所述CPLD根据所述第二控制信号导通第四数据通道并启动BIOS,所述第四数据通道为BIOS、第三选通器与所述BIOS闪存之间的数据通道;
若所述BIOS启动成功,则判定对所述BIOS闪存的固件烧录成功,若所述BIOS启动不成功,则重新访问所述BIOS闪存并进行固件烧录。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310598836.5A CN116466968B (zh) | 2023-05-25 | 2023-05-25 | 一种主板闪存的访问方法及装置、固件烧录方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310598836.5A CN116466968B (zh) | 2023-05-25 | 2023-05-25 | 一种主板闪存的访问方法及装置、固件烧录方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116466968A true CN116466968A (zh) | 2023-07-21 |
CN116466968B CN116466968B (zh) | 2023-11-24 |
Family
ID=87180955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310598836.5A Active CN116466968B (zh) | 2023-05-25 | 2023-05-25 | 一种主板闪存的访问方法及装置、固件烧录方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116466968B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090015463A (ko) * | 2007-08-08 | 2009-02-12 | 엘지전자 주식회사 | Pld를 이용한 nand 플래시 부팅 방법 |
CN205827377U (zh) * | 2016-05-27 | 2016-12-21 | 华大半导体有限公司 | 基于atx电源的可信平台控制模块 |
CN110377296A (zh) * | 2019-06-27 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种支持服务器主控板Flash烧录的系统及方法 |
US20200042710A1 (en) * | 2018-08-03 | 2020-02-06 | Dell Products, Lp | Method and Apparatus for Providing a Root of Trust using a Baseboard Management Controller |
CN111625266A (zh) * | 2020-05-28 | 2020-09-04 | 北京天海微电子信息技术有限公司 | 一种固件烧录装置 |
CN112445739A (zh) * | 2020-12-07 | 2021-03-05 | 苏州浪潮智能科技有限公司 | 一种支持bios无感升级的电路及方法 |
CN113204767A (zh) * | 2021-05-08 | 2021-08-03 | 山东英信计算机技术有限公司 | 一种bmc启动方法、装置、设备及可读存储介质 |
-
2023
- 2023-05-25 CN CN202310598836.5A patent/CN116466968B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090015463A (ko) * | 2007-08-08 | 2009-02-12 | 엘지전자 주식회사 | Pld를 이용한 nand 플래시 부팅 방법 |
CN205827377U (zh) * | 2016-05-27 | 2016-12-21 | 华大半导体有限公司 | 基于atx电源的可信平台控制模块 |
US20200042710A1 (en) * | 2018-08-03 | 2020-02-06 | Dell Products, Lp | Method and Apparatus for Providing a Root of Trust using a Baseboard Management Controller |
CN110377296A (zh) * | 2019-06-27 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种支持服务器主控板Flash烧录的系统及方法 |
CN111625266A (zh) * | 2020-05-28 | 2020-09-04 | 北京天海微电子信息技术有限公司 | 一种固件烧录装置 |
CN112445739A (zh) * | 2020-12-07 | 2021-03-05 | 苏州浪潮智能科技有限公司 | 一种支持bios无感升级的电路及方法 |
CN113204767A (zh) * | 2021-05-08 | 2021-08-03 | 山东英信计算机技术有限公司 | 一种bmc启动方法、装置、设备及可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN116466968B (zh) | 2023-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108228394A (zh) | 一种服务器双BIOS Flash控制系统及方法 | |
CN105867949A (zh) | 一种面向多结点服务器的bios在线刷新方法 | |
WO2021098485A1 (zh) | PCIe设备的上下电控制方法以及系统 | |
CN112000351B (zh) | Bmc固件的更新方法、更新装置、更新设备及存储介质 | |
CN108334372B (zh) | 固件升级处理方法、装置和系统 | |
CN112667066B (zh) | 一种扩展硬盘存储容量的方法、系统及介质 | |
CN110569158A (zh) | 测试ssd随机场景下异常掉电的方法、装置及计算机设备 | |
US10235185B2 (en) | Computer and controlling method thereof | |
CN103336701B (zh) | 智能型引导升级方法 | |
US6745145B2 (en) | Methods and systems for enhanced automated system testing | |
CN113127264A (zh) | 数据存储装置修复方法 | |
CN116466968B (zh) | 一种主板闪存的访问方法及装置、固件烧录方法及装置 | |
CN1731365A (zh) | 主板基本输入输出系统修复装置 | |
CN110459260B (zh) | 自动测试切换装置、方法和系统 | |
CN114138360A (zh) | DSP在Flash上的多核烧写启动方法及系统 | |
CN105677429A (zh) | 程序烧写方法、处理器和电子电路 | |
CN108418707B (zh) | 通信系统中双cpld互相在线备份升级方法及业务单板 | |
CN115129345A (zh) | 一种固件升级方法、装置、设备及存储介质 | |
CN111857787B (zh) | 一种电压转换器固件烧录的方法、系统、设备及介质 | |
CN108572835A (zh) | 一种fpga配置文件在线升级系统 | |
CN114020283A (zh) | 固件烧录方法、烧录电路、装置、设备及可读存储介质 | |
CN113723033A (zh) | 低功耗验证方法、装置、电子设备及存储介质 | |
CN114138587A (zh) | 服务器电源固件升级的可靠性验证方法、装置和设备 | |
CN109992276A (zh) | 一种ac电源模块的烧录系统和烧录方法 | |
CN110569150A (zh) | 一种盘片启动方法、系统、装置及固态硬盘 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |