CN117094038A - 一种可编程逻辑器件和服务器 - Google Patents
一种可编程逻辑器件和服务器 Download PDFInfo
- Publication number
- CN117094038A CN117094038A CN202311338046.XA CN202311338046A CN117094038A CN 117094038 A CN117094038 A CN 117094038A CN 202311338046 A CN202311338046 A CN 202311338046A CN 117094038 A CN117094038 A CN 117094038A
- Authority
- CN
- China
- Prior art keywords
- switch
- signal line
- management controller
- baseboard management
- selection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 claims description 35
- 238000000034 method Methods 0.000 abstract description 19
- 230000008569 process Effects 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract 2
- 230000006870 function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 108010028984 3-isopropylmalate dehydratase Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
- G06F8/63—Image based installation; Cloning; Build to order
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Programmable Controllers (AREA)
Abstract
本发明实施例提供了一种可编程逻辑器件和服务器，涉及芯片升级技术领域，通过在可编程逻辑器件与集成南桥之间的第一多路选择开关之前，增加一级第二多路选择开关，用以打通基板管理控制器与集成南桥之间的硬件通路；同时，在可编程逻辑器件与之间的第四多路选择开关之前，增加一级第三多路选择开关，用以打通集成南桥与基板管理控制器芯片之间的硬件通路；实现了在第二多路选择开关与第三多路选择开关的选择信号，可以发送给可编程逻辑器件，用以完成选择通路的切换，采用上述结构，可以实现在针对BMC/PCH FW的升级过程中，既保证了升级固件的安全性，也为简化升级过程提供了硬件支持。
Description
技术领域
本发明涉及芯片升级技术领域，特别是涉及一种可编程逻辑器件和服务器。
背景技术
CPLD（Complex Programmable Logic Device）是Complex PLD的简称,一种较PLD更为复杂的逻辑元件，CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
CPLD FW（firm ware，烧录文件）在芯片内部，安全性可以得到保障，但是基板管理控制器BMC和集成南桥PCH的烧录文件FW是存储在外挂的Flash芯片中，容易被攻击或篡改。因此，如何提升烧录BMC/PCH的FW的安全性和易用性成为了本领域技术人员需要克服的技术问题。
发明内容
本发明实施例是提供一种可编程逻辑器件方法、装置、电子设备以及计算机可读存储介质，以解决如何提升烧录BMC/PCH的FW的安全性和易用性的问题。
本发明实施例公开了一种可编程逻辑器件，配置有第一多路选择开关、第二多路选择开关、第三多路选择开关和第四多路选择开关；
所述可编程逻辑器件还配置有对应的集成南桥和基板管理控制器；
所述第一多路选择开关与所述可编程逻辑器件通过针对所述集成南桥的第一选择信号线连接；
所述第二多路选择开关与所述可编程逻辑器件分别通过针对所述集成南桥的第二选择信号线和第一主控信号线连接；
所述第三多路选择开关与所述可编程逻辑器件分别通过针对所述基板管理控制器的第二主控信号线和第三选择信号线连接；
所述第四多路选择开关与所述可编程逻辑器件通过针对所述基板管理控制器的第四选择信号线连接；
所述第一多路选择开关与第二多路选择开关之间通过针对所述集成南桥的第一串行外设接口总线连接；
所述第三多路选择开关与第四多路选择开关之间通过针对所述基板管理控制器的第二串行外设接口总线连接；
所述集成南桥通过针对所述集成南桥的第三主控信号线和针对所述基板管理控制器的第四主控信号线分别与所述第一多路选择开关以及所述第三多路选择开关连接；
所述基板管理控制器通过针对所述集成南桥的第五主控信号线和针对所述基板管理控制器的第六主控信号线分别与所述第二多路选择开关以及所述第四多路选择开关连接。
可选地，所述集成南桥有对应的基本输入输出系统芯片，所述第一多路选择开关与基本输入输出系统芯片通过针对所述集成南桥的第三串行外设接口总线连接。
可选地，所述基板管理控制器设置有对应的基板管理控制器芯片，所述第四多路选择开关与基板管理控制器芯片通过针对所述基板管理控制器的第四串行外设接口总线连接。
可选地，所述可编程逻辑器件设置有平台固件弹性系统，所述可编程逻辑器件用于：
当判定所述平台固件弹性系统不负责信号控制，且接收到由所述基板管理控制器或所属集成南桥发送的升级指令时，则通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，以构建一级通道，并基于所述一级通道对所述基板管理控制器芯片执行升级操作，或基于所述一级通道对所述基本输入输出系统芯片执行升级操作。
可选地，所述基于所述一级通道对所述基板管理控制器芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，控制所述基板管理控制器对所述基板管理控制器芯片执行升级操作。
可选地，所述基于所述一级通道对所述基板管理控制器芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送高电平信号，基于所述一级通道控制所述集成南桥对所述基板管理控制器芯片执行升级操作。
可选地，基于所述一级通道对所述基本输入输出系统芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，基于所述一级通道控制所述集成南桥对所述基本输入输出系统芯片执行升级操作。
可选地，基于所述一级通道对所述基本输入输出系统芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送高电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，基于所述一级通道控制所述基板管理控制器对所述基本输入输出系统芯片执行升级操作。
可选地，所述可编程逻辑器件用于：
当判定所述平台固件弹性系统负责信号控制，且所述基板管理控制器故障时，通过第一选择信号线向所述第一多路选择开关发送选择信号，通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，通过第四选择信号线向所述第四多路选择开关发送选择信号，以构建二级通道，并基于所述二级通道升级所述基板管理控制器芯片。
可选地，所述通过第一选择信号线向所述第一多路选择开关发送选择信号，通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，通过第四选择信号线向所述第四多路选择开关发送选择信号，以构建二级通道，并基于所述二级通道升级所述基板管理控制器芯片包括：
向所述第一多路选择开关发送低电平信号，不向所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送信号，以控制所述集成南桥将针对所述基板管理控制器芯片的升级固件发送至所述基本输入输出系统芯片；
向所述第一多路选择开关、所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送高电平信号，以控制所述平台固件弹性系统将所述升级固件由所述基本输入输出系统芯片迁移至所述基板管理控制器芯片。
可选地，所述可编程逻辑器件还用于：
向所述第一多路选择开关和所述第二多路选择开关发送高电平信号，不向所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送信号，以控制所述平台固件弹性系统校验所述升级固件。
可选地，所述可编程逻辑器件还用于：
向所述第一多路选择开关和所述第四多路选择开关发送低电平信号，不向所述第二多路选择开关和所述第三多路选择开关发送信号，以运行所述基板管理控制器和所述集成南桥。
本发明实施例还公开了一种服务器，包含可编程逻辑器件，所述可编程逻辑器件配置有第一多路选择开关、第二多路选择开关、第三多路选择开关和第四多路选择开关；
所述可编程逻辑器件还配置有对应的集成南桥和基板管理控制器；
所述第一多路选择开关与所述可编程逻辑器件通过针对所述集成南桥的第一选择信号线连接；
所述第二多路选择开关与所述可编程逻辑器件分别通过针对所述集成南桥的第二选择信号线和第一主控信号线连接；
所述第三多路选择开关与所述可编程逻辑器件分别通过针对所述基板管理控制器的第二主控信号线和第三选择信号线连接；
所述第四多路选择开关与所述可编程逻辑器件通过针对所述基板管理控制器的第四选择信号线连接；
所述第一多路选择开关与第二多路选择开关之间通过针对所述集成南桥的第一串行外设接口总线连接；
所述第三多路选择开关与第四多路选择开关之间通过针对所述基板管理控制器的第二串行外设接口总线连接；
所述集成南桥通过针对所述集成南桥的第三主控信号线和针对所述基板管理控制器的第四主控信号线分别与所述第一多路选择开关以及所述第三多路选择开关连接；
所述基板管理控制器通过针对所述集成南桥的第五主控信号线和针对所述基板管理控制器的第六主控信号线分别与所述第二多路选择开关以及所述第四多路选择开关连接。
可选地，所述集成南桥有对应的基本输入输出系统芯片，所述第一多路选择开关与基本输入输出系统芯片通过针对所述集成南桥的第三串行外设接口总线连接。
可选地，所述基板管理控制器设置有对应的基板管理控制器芯片，所述第四多路选择开关与基板管理控制器芯片通过针对所述基板管理控制器的第四串行外设接口总线连接。
可选地，所述可编程逻辑器件设置有平台固件弹性系统，所述可编程逻辑器件用于：
当判定所述平台固件弹性系统不负责信号控制，且接收到由所述基板管理控制器或所属集成南桥发送的升级指令时，则通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，以构建一级通道，基于所述一级通道对所述基板管理控制器芯片执行升级操作，或基于所述一级通道对所述基本输入输出系统芯片执行升级操作。
可选地，所述基于所述一级通道对所述基板管理控制器芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，控制所述基板管理控制器对所述基板管理控制器芯片执行升级操作。
可选地，所述基于所述一级通道对所述基板管理控制器芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送高电平信号，基于所述一级通道控制所述集成南桥对所述基板管理控制器芯片执行升级操作。
可选地，基于所述一级通道对所述基本输入输出系统芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，基于所述一级通道控制所述集成南桥对所述基本输入输出系统芯片执行升级操作。
可选地，基于所述一级通道对所述基本输入输出系统芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送高电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，基于所述一级通道控制所述基板管理控制器对所述基本输入输出系统芯片执行升级操作。
可选地，所述可编程逻辑器件用于：
当判定所述平台固件弹性系统负责信号控制，且所述基板管理控制器故障时，通过第一选择信号线向所述第一多路选择开关发送选择信号，通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，通过第四选择信号线向所述第四多路选择开关发送选择信号，以构建二级通道，并基于所述二级通道升级所述基板管理控制器芯片。
可选地，所述通过第一选择信号线向所述第一多路选择开关发送选择信号，通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，通过第四选择信号线向所述第四多路选择开关发送选择信号，以构建二级通道，并基于所述二级通道升级所述基板管理控制器芯片包括：
向所述第一多路选择开关发送低电平信号，不向所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送信号，以控制所述集成南桥将针对所述基板管理控制器芯片的升级固件发送至所述基本输入输出系统芯片；
向所述第一多路选择开关、所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送高电平信号，以控制所述平台固件弹性系统将所述升级固件由所述基本输入输出系统芯片迁移至所述基板管理控制器芯片。
可选地，所述可编程逻辑器件还用于：
向所述第一多路选择开关和所述第二多路选择开关发送高电平信号，不向所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送信号，以控制所述平台固件弹性系统校验所述升级固件。
可选地，所述可编程逻辑器件还用于：
向所述第一多路选择开关和所述第四多路选择开关发送低电平信号，不向所述第二多路选择开关和所述第三多路选择开关发送信号，以运行所述基板管理控制器和所述集成南桥。
本发明实施例包括以下优点：
本发明实施例，通过在可编程逻辑器件CPLD与集成南桥PCH Flash之间的第一多路选择开关MUX0之前，增加一级第二多路选择开关MUX2，用以打通基板管理控制器BMC与集成南桥PCH Flash之间的硬件通路；同时，在可编程逻辑器件CPLD与BMC Flash之间的第四多路选择开关MUX1之前，增加一级第三多路选择开关MUX3，用以打通集成南桥PCH与基板管理控制器芯片BMC Flash之间的硬件通路；实现了在MUX2与MUX3的选择信号Select，可以发送给可编程逻辑器件CPLD，用以完成SPI通路的切换，采用上述结构，可以实现在针对BMC/PCH FW的升级过程中，既保证了升级固件的安全性，也为简化升级过程提供了硬件支持。
附图说明
图1是本发明实施例中提供的一种可编程逻辑器件的线路拓扑结构图；
图2是本发明实施例中提供的一种针对基板管理控制器/集成南桥的升级流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
为使本领域技术人员更好地理解本发明实施例，以下对本发明实施例所涉及的部分技术名词进行说明。
BMC:（Baseboard Management Controller，基板管理控制器），是一个专门的服务处理机，它利用传感器来监视一台计算机、网络服务器，或者是其他硬件驱动设备的状态，并且和通过独立的连接线路和系统管理员进行通信。BMC是智能平台控制接口（IPMI，Intelligent Platform Management Interface）的一部分并且通常被包含在母板或者是被监视的设备的主电路板里面。
BMC的传感器用来测量内部物理变量，例如：温度，湿度，电源电压，风扇速度，通信参数和操作系统（OS，operating system）函数。如果这些变量中的任何一个超出了制定限制的范围以外的话，它就会通知管理员。管理员就会利用远程控制来采取正确的措施。监控设备可以动力循环或者当必要的时候重新启动。这样，单一的管理员就可以同时远程控制无数个服务器和其他设备。这样能够节省网络的总体成本，而且可以确保可靠性。
CPLD: （Complex Programmable Logic Device，可编程逻辑器件）是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统，可编程逻辑器件。
PCH：（Platform Controller Hub，集成南桥）主板芯片组中除了北桥芯片以外最重要的组成部分。一般位于主板上离中央处理器CPU插槽较远的下方，总线插槽PCI的附近，这种布局是考虑到它所连接的I/O总线较多，离处理器远一点有利于布线，而且更加容易实现信号线等长的布线原则。
RAID（Redundant Arrays of Independent Disks，卡磁盘阵列），有“数块独立磁盘构成具有冗余能力的阵列”之意。
磁盘阵列是由很多块独立的磁盘，组合成一个容量巨大的磁盘组，利用个别磁盘提供数据所产生加成效果提升整个磁盘系统效能。利用这项技术，将数据切割成许多区段，分别存放在各个硬盘上。
磁盘阵列还能利用同位检查（Parity Check）的观念，当数组中任意一个硬盘发生故障时，仍可读出数据。在数据重构时，可将数据经计算后重新置入新硬盘中。
I2C总线是一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。
主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件．在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件．然后主机接收从器件发送的数据，最后由主机终止接收过程。在这种情况下．主机负责产生定时时钟和终止数据传送。
Mailbox：BMC/PCH用来与CPLD通信的I2C通路，主要传递各种交互信息及指令。
伴随着物联网，大数据，AI技术的发展，服务器发挥的作用越来越重要，而服务器行业已日趋成熟，几乎大部分的服务器生产商都可以满足客户对于服务器的功能要求。在此情况下，如何提高服务器的安全性及易用性，成为各个服务器厂家争相研究的方向，以期望给客户带来更好的体验，增加产品竞争力。
为了满足安全性需求，基于NIST SP 800-193标准，本领域技术人员提出了PFR（platform firmware resilience，平台固件弹性）功能。
PFR使用了CPLD作为整个PFR技术的核心，通过CPLD对PCH/BMC的flash镜像进行安全启动校验、升级、恢复等功能，实现对整个平台的安全管理。PFR CPLD功能总结为如下几点：
检测：在启动之前，对BMC/PCH的FW进行校验，保证FW的正确性；
升级：CPLD完成BMC/PCH升级文件的校验以及升级动作；
恢复：CPLD检测到BMC/PCH的FW损坏，会通过recovery image对损坏的FW进行恢复。
可编程逻辑器件CPLD与集成南桥PCH之间，通过多路选择开关MUXA，可以分时访问集成南桥芯片PCH Flash，可编程逻辑器件CPLD与基板管理控制器BMC之间，通过多路选择开关MUXB，可以分时访问基板管理控制器芯片BMC Flash。而基板管理控制器BMC与集成南桥PCH对于对方的芯片Flash，没有直接交互的链路，只能借由可编程逻辑器件CPLD实现外设接口总线之间的数据搬移。因此，在相关技术的拓扑中，在PFR使能的前提下，能够完成基板管理控制器BMC对集成南桥PCH进行升级，基板管理控制器BMC对基板管理控制器BMC进行升级，以及，集成南桥PCH对集成南桥PCH进行升级。
以BMC升级PCH为例，其升级过程如下：
1.CPLD将Flash控制权切给BMC，BMC Web上传PCH的升级包，并存储到BMC Flash中；
2.CPLD接管BMC Flash控制权，并对PCH的升级包进行校验；
3.CPLD接管PCH Flash控制权，并将PCH的升级包从BMC Flash搬移到PCH Flash中；
4.CPLD将Flash控制权切给BMC/PCH，系统正常运行。
上述可编程逻辑器件的拓扑结构，虽然实现了对安全性的需求，但是在易用性上，存在至少两个问题：
1.PFR CPLD需要对BMC/PCH的FW进行校验，服务器的每次启动时间较长。因此某些场景下，客户认为服务器快速启动要重于安全性，要求服务器不使能PFR功能，此时服务器可以正常运行，但是按照当前PFR逻辑，PFR不使能，无法完成BMC/PCH的升级；
BMC/PCH的FW包含静态区域与动态区域，静态区域正常情况下不会被修改，动态区域存储的是配置信息，可以被修改；CPLD仅校验静态区域，不会进行动态区域的校验，但是当动态区域数据异常时，也会影响BMC/PCH的运行。当前客户已经遇到BMC校验正常，运行异常无法登录BMC Web的情况，此时需要升级BMC解决问题，但升级BMC只能先登录BMC Web，因此当前无可用的升级途径，机器无法再使用，给客户带来了极差的体验。
本发明旨在研究一种PFR CPLD，在满足当前服务器安全的前提下，针对客户的特殊应用场景或部分异常情况下，可以通过特殊手段（逃生通道）完成BMC/PCH的FW升级，上述方案中存在的缺陷，保证服务器的正常使用，从而提升服务器的易用性，改善客户体验。
参照图1，示出了本发明实施例中提供的一种可编程逻辑器件的线路拓扑结构图，本发明实施例的可编程逻辑器件可以配置有第一多路选择开关、第二多路选择开关、第三多路选择开关和第四多路选择开关；可编程逻辑器件还配置有对应的集成南桥和基板管理控制器；第一多路选择开关与可编程逻辑器件通过针对集成南桥的第一选择信号线连接；第二多路选择开关与可编程逻辑器件分别通过针对集成南桥的第二选择信号线和第一主控信号线连接；第三多路选择开关与可编程逻辑器件分别通过针对基板管理控制器的第二主控信号线和第三选择信号线连接；第四多路选择开关与可编程逻辑器件通过针对基板管理控制器的第四选择信号线连接；第一多路选择开关与第二多路选择开关之间通过针对集成南桥的第一串行外设接口总线连接；第三多路选择开关与第四多路选择开关之间通过针对基板管理控制器的第二串行外设接口总线连接；集成南桥通过针对集成南桥的第三主控信号线和针对基板管理控制器的第四主控信号线分别与第一多路选择开关以及第三多路选择开关连接；基板管理控制器通过针对集成南桥的第五主控信号线和针对基板管理控制器的第六主控信号线分别与第二多路选择开关以及第四多路选择开关连接。
可选地，所述集成南桥有对应的基本输入输出系统芯片，所述第一多路选择开关与基本输入输出系统芯片通过针对所述集成南桥的第三串行外设接口总线连接，即，第一多路选择开关可以通过第三串行外设接口总线向基本输入输出系统芯片发送串行外设接口信号PCH SPI Signal。
可选地，所述基板管理控制器设置有对应的基板管理控制器芯片，所述第四多路选择开关与基板管理控制器芯片通过针对所述基板管理控制器的第四串行外设接口总线连接，即，第四多路选择开关可以通过第四串行外设接口总线向基板管理控制器芯片发送串行外设接口信号BMC SPI Signal。
其中，可编程逻辑器件可以通过第一选择信号线向第一多路选择开关发送针对集成南桥芯片PCH Flash的选择信号PCH Flash Sel0，可以通过第二选择信号线向第二多路选择开关发送针对集成南桥芯片PCH Flash的选择信号PCH Flash Sel1；可以通过第三选择信号线向第三多路选择开关发送针对基板管理控制器芯片BMC Flash的选择信号BMCFlash Sel1；可以通过第四选择信号线向第四多路选择开关发送针对基板管理控制器芯片BMC Flash的选择信号BMC Flash Sel0；可以通过第一主控信号线向第二多路选择开关发送针对集成南桥的串行外设接口主控信号PCH SPI Master1，可以通过第二主控信号线向第三多路选择开关发送针对基板管理控制器的串行外设接口主控信号BMC SPI Master1；集成南桥PCH可以通过第三主控信号线向第一多路开关发送针对集成南桥的外设接口主控信号PCH SPI Master0；可以通过第四主控信号线向第三多路选择开关发送针对基板管理控制器的外设接口主控信号BMC SPI Master2，基板管理控制器可以通过第六主控信号线向第四多路选择开关发送针对基板管理控制器的外设接口主控信号BMC SPI Master0；可以通过第五主控信号线向第二多路选择开关发送针对集成南桥的外设接口主控信号PCHSPI Master2。
本发明实施例，通过在可编程逻辑器件CPLD与集成南桥PCH Flash之间的第一多路选择开关MUX0之前，增加一级第二多路选择开关MUX2，用以打通基板管理控制器BMC与集成南桥PCH Flash之间的硬件通路；同时，在可编程逻辑器件CPLD与BMC Flash之间的第四多路选择开关MUX1之前，增加一级第三多路选择开关MUX3，用以打通集成南桥PCH与基板管理控制器芯片BMC Flash之间的硬件通路；实现了在MUX2与MUX3的选择信号Select，可以发送给可编程逻辑器件CPLD，用以完成SPI通路的切换，采用上述结构，可以实现在针对BMC/PCH FW的升级过程中，既保证了升级固件的安全性，也为简化升级过程提供了硬件支持。
在上述实施例的基础上，提出了上述实施例的变型实施例，在此需要说明的是，为了使描述简要，在变型实施例中仅描述与上述实施例的不同之处。
在本发明的一个可选地实施例中，所述可编程逻辑器件设置有平台固件弹性系统，所述可编程逻辑器件用于：
当判定所述平台固件弹性系统不负责信号控制，且接收到由所述基板管理控制器或所属集成南桥发送的升级指令时，则通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，以构建一级通道，并基于所述一级通道对所述基板管理控制器芯片执行升级操作，或基于所述一级通道对所述基本输入输出系统芯片执行升级操作。
可选地，所述基于所述一级通道对所述基板管理控制器芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，控制所述基板管理控制器对所述基板管理控制器芯片执行升级操作。
可选地，所述基于所述一级通道对所述基板管理控制器芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送高电平信号，基于所述一级通道控制所述集成南桥对所述基板管理控制器芯片执行升级操作。
可选地，基于所述一级通道对所述基本输入输出系统芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，基于所述一级通道控制所述集成南桥对所述基本输入输出系统芯片执行升级操作。
可选地，基于所述一级通道对所述基本输入输出系统芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送高电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，基于所述一级通道控制所述基板管理控制器对所述基本输入输出系统芯片执行升级操作。
示例性地，在硬件链路上，对于新增的第二多路选择开关MUX2开关，并通过修改PFR CPLD代码，实现一级通道：一级通道可以是安全性为易用性做出让步的通道，满足PFR未使能情况下，客户对于BMC/PCH FW升级的需求。
参考图2，是本发明实施例中提供的一种针对基板管理控制器/集成南桥的升级流程示意图，可编程逻辑器件CPLD判定PFR功能未使能，则启用一级通道，使用“PCH FlashSel1”信号通过MUX2选通BMC与MUX0的SPI通路，使用“BMC Flash Sel1”信号通过MUX3选通PCH与MUX1的SPI通路。
当PCH Flash Sel0为“0”即，PCH Flash Sel0为低电平信号，且BMC Flash Sel0为“0”即，BMC Flash Sel0低电平信号，则在一级逃生通道的升级行为可以包括：1.BMC与PCH正常运行、2.BMC升级BMC，以及PCH升级PCH。
当PCH Flash Sel0为“1”即，PCH Flash Sel0为高电平信号，且BMC Flash Sel0为“0”即，BMC Flash Sel0低电平信号，则在一级逃生通道的升级行为可以包括：BMC升级PCH。
当PCH Flash Sel0为“0”即，PCH Flash Sel0为低电平信号，且BMC Flash Sel0为“1”即，BMC Flash Sel0高电平信号，则在一级逃生通道的升级行为可以包括：PCH升级BMC。
本发明实施例，通过构建一级通道，在针对BMC/PCH FW的升级过程中，降低了升级过程的复杂性。
在本发明的一个可选地实施例中，所述可编程逻辑器件用于：
当判定所述平台固件弹性系统负责信号控制，且所述基板管理控制器故障时，通过第一选择信号线向所述第一多路选择开关发送选择信号，通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，通过第四选择信号线向所述第四多路选择开关发送选择信号，以构建二级通道，并基于所述二级通道升级所述基板管理控制器芯片。
可选地，所述通过第一选择信号线向所述第一多路选择开关发送选择信号，通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，通过第四选择信号线向所述第四多路选择开关发送选择信号，以构建二级通道，并基于所述二级通道升级所述基板管理控制器芯片包括：
向所述第一多路选择开关发送低电平信号，不向所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送信号，以控制所述集成南桥将针对所述基板管理控制器芯片的升级固件发送至所述基本输入输出系统芯片；
向所述第一多路选择开关、所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送高电平信号，以控制所述平台固件弹性系统将所述升级固件由所述基本输入输出系统芯片迁移至所述基板管理控制器芯片。
可选地，所述可编程逻辑器件还用于：
向所述第一多路选择开关和所述第二多路选择开关发送高电平信号，不向所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送信号，以控制所述平台固件弹性系统校验所述升级固件。
可选地，所述可编程逻辑器件还用于：
向所述第一多路选择开关和所述第四多路选择开关发送低电平信号，不向所述第二多路选择开关和所述第三多路选择开关发送信号，以运行所述基板管理控制器和所述集成南桥。
示例性地，在硬件链路上，新增第二多路选择开关和第三多路选择开关两个MUX开关，并通过修改PFR CPLD代码，最终实现两级通道：
一级通道：安全性为易用性做出让步，满足PFR未使能情况下，客户对于BMC/PCHFW升级的需求；
二级通道：PFR使能情况下，在BMC/PCH FW异常时，有其他通路可以完成BMC/PCH的升级任务。
相较于一级逃生通道，二级逃生通道仍然具有部分PFR功能，保证了安全性与易用性的兼容。
参考图2，当PFR CPLD判定PFR功能使能，需要按照正常PFR功能启用刷新流程；当BMC/PCH存在问题，无法使用正常刷新流程时（BMC校验正常，运行异常无法登录BMC Web的情况，此时需要升级BMC解决问题），则通过PCH发送命令给CPLD，启用二级通道；PFR CPLD，控制“PCH Flash Sel0”，“PCH Flash Sel1”，“BMC Flash Sel0”，“BMC Flash Sel1”信号，完成BMC FW的刷新，具体地，当PCH Flash Sel0为“0”即，PCH Flash Sel0为低电平信号；PCH Flash Sel1、BMC Flash Sel0、BMC Flash Sel1为NA，即不向第二多路选择开关、第三多路选择开关和第四多路选择开关发送信号，则二级通道的升级行为包括：PCH上传BMC FW到PCH Flash。
当PCH Flash Sel0和PCH Flash Sel1为“1”即，PCH Flash Sel0和PCH FlashSel1为高电平信号；BMC Flash Sel0和BMC Flash Sel1为NA，即不向第三多路选择开关和第四多路选择开关发送信号，则二级通道的升级行为包括：PFR CPLD校验BMC FW。
当PCH Flash Sel0、PCH Flash Sel1、BMC Flash Sel0和BMC Flash Sel1为“1”即，PCH Flash Sel0、PCH Flash Sel1、BMC Flash Sel0和BMC Flash Sel1为高电平信号，则二级通道的升级行为包括：PFR CPLD将BMC FW从PCH Flash搬移到BMC Flash。
当PCH Flash Sel0和BMC Flash Sel0为“1”即PCH Flash Sel0和BMC Flash Sel0为高电平信号；PCH Flash Sel1和BMC Flash Sel1为NA，即不向第二多路选择开关和第三多路选择开关发送信号，BMC与PCH正常运行。
为使本领域技术人员更好地理解本发明实施例，以下用一示例说明基于二级通道的升级行为。
首先，PFR CPLD拉低PCH Flash Sel0，PCH可以通过MUX0联通BIOS Flash，之后PCH将BMC FW传到Flash中；然后，PFR CPLD拉高PCH Flash Sel0与 PCH Flash Sel1，PFR CPLD可以通过MUX2以及MUX0连接BIOS Flash，对BMC FW进行校验；之后，PFR CPLD拉高PCHFlash Sel0，PCH Flash Sel1，BMC Flash Sel0，BMC Flash Sel1，此时PFR CPLD通过MUX2与MUX0连接BIOS Flash，通过MUX3与MUX1连接BMC Flash，可以通过SPI Master，完成BMCFW从BIOS Flash到BMC Flash的搬移；最后，PFR CPLD拉低PCH Flash Sel0与BMC FlashSel0，PCH可以通过MUX0访问BIOS Flash，BMC可以通过MUX1访问BMC Flash，PCH与BMC可以正常运行。
需要说明的是，上述例子仅为示例，本领域技术人员基于第一多路选择开关、第二多路选择开关、第三多路选择开关和第四多路选择开关，通其他通路形式分别构建一级通道或二级通道也是可以的，对此，本发明实施例不作限制。
本发明实施例还公开了一种服务器，包含可编程逻辑器件，所述可编程逻辑器件配置有第一多路选择开关、第二多路选择开关、第三多路选择开关和第四多路选择开关；
所述可编程逻辑器件还配置有对应的集成南桥和基板管理控制器；
所述第一多路选择开关与所述可编程逻辑器件通过针对所述集成南桥的第一选择信号线连接；
所述第二多路选择开关与所述可编程逻辑器件分别通过针对所述集成南桥的第二选择信号线和第一主控信号线连接；
所述第三多路选择开关与所述可编程逻辑器件分别通过针对所述基板管理控制器的第二主控信号线和第三选择信号线连接；
所述第四多路选择开关与所述可编程逻辑器件通过针对所述基板管理控制器的第四选择信号线连接；
所述第一多路选择开关与第二多路选择开关之间通过针对所述集成南桥的第一串行外设接口总线连接；
所述第三多路选择开关与第四多路选择开关之间通过针对所述基板管理控制器的第二串行外设接口总线连接；
所述集成南桥通过针对所述集成南桥的第三主控信号线和针对所述基板管理控制器的第四主控信号线分别与所述第一多路选择开关以及所述第三多路选择开关连接；
所述基板管理控制器通过针对所述集成南桥的第五主控信号线和针对所述基板管理控制器的第六主控信号线分别与所述第二多路选择开关以及所述第四多路选择开关连接。
可选地，所述集成南桥有对应的基本输入输出系统芯片，所述第一多路选择开关与基本输入输出系统芯片通过针对所述集成南桥的第三串行外设接口总线连接。
可选地，所述基板管理控制器设置有对应的基板管理控制器芯片，所述第四多路选择开关与基板管理控制器芯片通过针对所述基板管理控制器的第四串行外设接口总线连接。
可选地，所述可编程逻辑器件设置有平台固件弹性系统，所述可编程逻辑器件用于：
当判定所述平台固件弹性系统不负责信号控制，且接收到由所述基板管理控制器或所属集成南桥发送的升级指令时，则通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，以构建一级通道，基于所述一级通道对所述基板管理控制器芯片执行升级操作，或基于所述一级通道对所述基本输入输出系统芯片执行升级操作。
可选地，所述基于所述一级通道对所述基板管理控制器芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，控制所述基板管理控制器对所述基板管理控制器芯片执行升级操作。
可选地，所述基于所述一级通道对所述基板管理控制器芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送高电平信号，基于所述一级通道控制所述集成南桥对所述基板管理控制器芯片执行升级操作。
可选地，基于所述一级通道对所述基本输入输出系统芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，基于所述一级通道控制所述集成南桥对所述基本输入输出系统芯片执行升级操作。
可选地，基于所述一级通道对所述基本输入输出系统芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送高电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，基于所述一级通道控制所述基板管理控制器对所述基本输入输出系统芯片执行升级操作。
可选地，所述可编程逻辑器件用于：
当判定所述平台固件弹性系统负责信号控制，且所述基板管理控制器故障时，通过第一选择信号线向所述第一多路选择开关发送选择信号，通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，通过第四选择信号线向所述第四多路选择开关发送选择信号，以构建二级通道，并基于所述二级通道升级所述基板管理控制器芯片。
可选地，所述通过第一选择信号线向所述第一多路选择开关发送选择信号，通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，通过第四选择信号线向所述第四多路选择开关发送选择信号，以构建二级通道，并基于所述二级通道升级所述基板管理控制器芯片包括：
向所述第一多路选择开关发送低电平信号，不向所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送信号，以控制所述集成南桥将针对所述基板管理控制器芯片的升级固件发送至所述基本输入输出系统芯片；
向所述第一多路选择开关、所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送高电平信号，以控制所述平台固件弹性系统将所述升级固件由所述基本输入输出系统芯片迁移至所述基板管理控制器芯片。
可选地，所述可编程逻辑器件还用于：
向所述第一多路选择开关和所述第二多路选择开关发送高电平信号，不向所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送信号，以控制所述平台固件弹性系统校验所述升级固件。
可选地，所述可编程逻辑器件还用于：
向所述第一多路选择开关和所述第四多路选择开关发送低电平信号，不向所述第二多路选择开关和所述第三多路选择开关发送信号，以运行所述基板管理控制器和所述集成南桥。
对于服务器实施例而言，由于其与可编辑逻辑器件实施例基本相似，所以描述的比较简单，相关之处参见可编辑逻辑器件实施例的部分说明即可。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。
本领域普通技术人员可以意识到，结合本发明实施例中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (24)
1.一种可编程逻辑器件，其特征在于，配置有第一多路选择开关、第二多路选择开关、第三多路选择开关和第四多路选择开关；
所述可编程逻辑器件还配置有对应的集成南桥和基板管理控制器；
所述第一多路选择开关与所述可编程逻辑器件通过针对所述集成南桥的第一选择信号线连接；
所述第二多路选择开关与所述可编程逻辑器件分别通过针对所述集成南桥的第二选择信号线和第一主控信号线连接；
所述第三多路选择开关与所述可编程逻辑器件分别通过针对所述基板管理控制器的第二主控信号线和第三选择信号线连接；
所述第四多路选择开关与所述可编程逻辑器件通过针对所述基板管理控制器的第四选择信号线连接；
所述第一多路选择开关与第二多路选择开关之间通过针对所述集成南桥的第一串行外设接口总线连接；
所述第三多路选择开关与第四多路选择开关之间通过针对所述基板管理控制器的第二串行外设接口总线连接；
所述集成南桥通过针对所述集成南桥的第三主控信号线和针对所述基板管理控制器的第四主控信号线分别与所述第一多路选择开关以及所述第三多路选择开关连接；
所述基板管理控制器通过针对所述集成南桥的第五主控信号线和针对所述基板管理控制器的第六主控信号线分别与所述第二多路选择开关以及所述第四多路选择开关连接。
2.根据权利要求1所述的可编程逻辑器件，其特征在于，所述集成南桥有对应的基本输入输出系统芯片，所述第一多路选择开关与基本输入输出系统芯片通过针对所述集成南桥的第三串行外设接口总线连接。
3.根据权利要求2所述的可编程逻辑器件，其特征在于，所述基板管理控制器设置有对应的基板管理控制器芯片，所述第四多路选择开关与基板管理控制器芯片通过针对所述基板管理控制器的第四串行外设接口总线连接。
4.根据权利要求3所述的可编程逻辑器件，其特征在于，所述可编程逻辑器件设置有平台固件弹性系统，所述可编程逻辑器件用于：
当判定所述平台固件弹性系统不负责信号控制，且接收到由所述基板管理控制器或所属集成南桥发送的升级指令时，则通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，以构建一级通道，并基于所述一级通道对所述基板管理控制器芯片执行升级操作，或基于所述一级通道对所述基本输入输出系统芯片执行升级操作。
5.根据权利要求4所述的可编程逻辑器件，其特征在于，所述基于所述一级通道对所述基板管理控制器芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，控制所述基板管理控制器对所述基板管理控制器芯片执行升级操作。
6.根据权利要求4所述的可编程逻辑器件，其特征在于，所述基于所述一级通道对所述基板管理控制器芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送高电平信号，基于所述一级通道控制所述集成南桥对所述基板管理控制器芯片执行升级操作。
7.根据权利要求4所述的可编程逻辑器件，其特征在于，基于所述一级通道对所述基本输入输出系统芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，基于所述一级通道控制所述集成南桥对所述基本输入输出系统芯片执行升级操作。
8.根据权利要求4所述的可编程逻辑器件，其特征在于，基于所述一级通道对所述基本输入输出系统芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送高电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，基于所述一级通道控制所述基板管理控制器对所述基本输入输出系统芯片执行升级操作。
9.根据权利要求4所述的可编程逻辑器件，其特征在于，所述可编程逻辑器件用于：
当判定所述平台固件弹性系统负责信号控制，且所述基板管理控制器故障时，通过第一选择信号线向所述第一多路选择开关发送选择信号，通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，通过第四选择信号线向所述第四多路选择开关发送选择信号，以构建二级通道，并基于所述二级通道升级所述基板管理控制器芯片。
10.根据权利要求9所述的可编程逻辑器件，其特征在于，所述通过第一选择信号线向所述第一多路选择开关发送选择信号，通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，通过第四选择信号线向所述第四多路选择开关发送选择信号，以构建二级通道，并基于所述二级通道升级所述基板管理控制器芯片包括：
向所述第一多路选择开关发送低电平信号，不向所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送信号，以控制所述集成南桥将针对所述基板管理控制器芯片的升级固件发送至所述基本输入输出系统芯片；
向所述第一多路选择开关、所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送高电平信号，以控制所述平台固件弹性系统将所述升级固件由所述基本输入输出系统芯片迁移至所述基板管理控制器芯片。
11.根据权利要求10所述的可编程逻辑器件，其特征在于，所述可编程逻辑器件还用于：
向所述第一多路选择开关和所述第二多路选择开关发送高电平信号，不向所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送信号，以控制所述平台固件弹性系统校验所述升级固件。
12.根据权利要求11所述的可编程逻辑器件，其特征在于，所述可编程逻辑器件还用于：
向所述第一多路选择开关和所述第四多路选择开关发送低电平信号，不向所述第二多路选择开关和所述第三多路选择开关发送信号，以运行所述基板管理控制器和所述集成南桥。
13.一种服务器，其特征在于，包含可编程逻辑器件，所述可编程逻辑器件配置有第一多路选择开关、第二多路选择开关、第三多路选择开关和第四多路选择开关；
所述可编程逻辑器件还配置有对应的集成南桥和基板管理控制器；
所述第一多路选择开关与所述可编程逻辑器件通过针对所述集成南桥的第一选择信号线连接；
所述第二多路选择开关与所述可编程逻辑器件分别通过针对所述集成南桥的第二选择信号线和第一主控信号线连接；
所述第三多路选择开关与所述可编程逻辑器件分别通过针对所述基板管理控制器的第二主控信号线和第三选择信号线连接；
所述第四多路选择开关与所述可编程逻辑器件通过针对所述基板管理控制器的第四选择信号线连接；
所述第一多路选择开关与第二多路选择开关之间通过针对所述集成南桥的第一串行外设接口总线连接；
所述第三多路选择开关与第四多路选择开关之间通过针对所述基板管理控制器的第二串行外设接口总线连接；
所述集成南桥通过针对所述集成南桥的第三主控信号线和针对所述基板管理控制器的第四主控信号线分别与所述第一多路选择开关以及所述第三多路选择开关连接；
所述基板管理控制器通过针对所述集成南桥的第五主控信号线和针对所述基板管理控制器的第六主控信号线分别与所述第二多路选择开关以及所述第四多路选择开关连接。
14.根据权利要求13所述的服务器，其特征在于，所述集成南桥有对应的基本输入输出系统芯片，所述第一多路选择开关与基本输入输出系统芯片通过针对所述集成南桥的第三串行外设接口总线连接。
15.根据权利要求14所述的服务器，其特征在于，所述基板管理控制器设置有对应的基板管理控制器芯片，所述第四多路选择开关与基板管理控制器芯片通过针对所述基板管理控制器的第四串行外设接口总线连接。
16.根据权利要求15所述的服务器，其特征在于，所述可编程逻辑器件设置有平台固件弹性系统，所述可编程逻辑器件用于：
当判定所述平台固件弹性系统不负责信号控制，且接收到由所述基板管理控制器或所属集成南桥发送的升级指令时，则通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，以构建一级通道，基于所述一级通道对所述基板管理控制器芯片执行升级操作，或基于所述一级通道对所述基本输入输出系统芯片执行升级操作。
17.根据权利要求16所述的服务器，其特征在于，所述基于所述一级通道对所述基板管理控制器芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，控制所述基板管理控制器对所述基板管理控制器芯片执行升级操作。
18.根据权利要求16所述的服务器，其特征在于，所述基于所述一级通道对所述基板管理控制器芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送高电平信号，基于所述一级通道控制所述集成南桥对所述基板管理控制器芯片执行升级操作。
19.根据权利要求16所述的服务器，其特征在于，基于所述一级通道对所述基本输入输出系统芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送低电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，基于所述一级通道控制所述集成南桥对所述基本输入输出系统芯片执行升级操作。
20.根据权利要求16所述的服务器，其特征在于，基于所述一级通道对所述基本输入输出系统芯片执行升级操作包括：
通过所述第一选择信号线向所述第一多路选择开关发送高电平信号，通过所述第四选择信号线向所述第四多路选择开关发送低电平信号，基于所述一级通道控制所述基板管理控制器对所述基本输入输出系统芯片执行升级操作。
21.根据权利要求16所述的服务器，其特征在于，所述可编程逻辑器件用于：
当判定所述平台固件弹性系统负责信号控制，且所述基板管理控制器故障时，通过第一选择信号线向所述第一多路选择开关发送选择信号，通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，通过第四选择信号线向所述第四多路选择开关发送选择信号，以构建二级通道，并基于所述二级通道升级所述基板管理控制器芯片。
22.根据权利要求21所述的服务器，其特征在于，所述通过第一选择信号线向所述第一多路选择开关发送选择信号，通过第二选择信号线向所述第二多路选择开关发送选择信号，通过第三选择信号线向所述第三多路选择开关发送选择信号，通过第四选择信号线向所述第四多路选择开关发送选择信号，以构建二级通道，并基于所述二级通道升级所述基板管理控制器芯片包括：
向所述第一多路选择开关发送低电平信号，不向所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送信号，以控制所述集成南桥将针对所述基板管理控制器芯片的升级固件发送至所述基本输入输出系统芯片；
向所述第一多路选择开关、所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送高电平信号，以控制所述平台固件弹性系统将所述升级固件由所述基本输入输出系统芯片迁移至所述基板管理控制器芯片。
23.根据权利要求22所述的服务器，其特征在于，所述可编程逻辑器件还用于：
向所述第一多路选择开关和所述第二多路选择开关发送高电平信号，不向所述第二多路选择开关、所述第三多路选择开关和所述第四多路选择开关发送信号，以控制所述平台固件弹性系统校验所述升级固件。
24.根据权利要求23所述的服务器，其特征在于，所述可编程逻辑器件还用于：
向所述第一多路选择开关和所述第四多路选择开关发送低电平信号，不向所述第二多路选择开关和所述第三多路选择开关发送信号，以运行所述基板管理控制器和所述集成南桥。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311338046.XA CN117094038B (zh) | 2023-10-16 | 2023-10-16 | 一种可编程逻辑器件和服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311338046.XA CN117094038B (zh) | 2023-10-16 | 2023-10-16 | 一种可编程逻辑器件和服务器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117094038A true CN117094038A (zh) | 2023-11-21 |
| CN117094038B CN117094038B (zh) | 2024-02-09 |
Family
ID=88773671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311338046.XA Active CN117094038B (zh) | 2023-10-16 | 2023-10-16 | 一种可编程逻辑器件和服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117094038B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109583212A (zh) * | 2018-11-16 | 2019-04-05 | 郑州云海信息技术有限公司 | 一种基于Intel Whitley平台的固件文件保护方法与系统 |
| CN111859398A (zh) * | 2020-07-24 | 2020-10-30 | 苏州浪潮智能科技有限公司 | 一种基于tpcm的双bios安全验证装置及方法 |
| CN112445739A (zh) * | 2020-12-07 | 2021-03-05 | 苏州浪潮智能科技有限公司 | 一种支持bios无感升级的电路及方法 |
| CN113434445A (zh) * | 2021-06-25 | 2021-09-24 | 苏州浪潮智能科技有限公司 | 一种i3c访问dimm的管理系统和服务器 |
| TWI807800B (zh) * | 2022-04-15 | 2023-07-01 | 新加坡商鴻運科股份有限公司 | 資料中心安全控制模組及其控制方法 |
-
2023
- 2023-10-16 CN CN202311338046.XA patent/CN117094038B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109583212A (zh) * | 2018-11-16 | 2019-04-05 | 郑州云海信息技术有限公司 | 一种基于Intel Whitley平台的固件文件保护方法与系统 |
| CN111859398A (zh) * | 2020-07-24 | 2020-10-30 | 苏州浪潮智能科技有限公司 | 一种基于tpcm的双bios安全验证装置及方法 |
| CN112445739A (zh) * | 2020-12-07 | 2021-03-05 | 苏州浪潮智能科技有限公司 | 一种支持bios无感升级的电路及方法 |
| CN113434445A (zh) * | 2021-06-25 | 2021-09-24 | 苏州浪潮智能科技有限公司 | 一种i3c访问dimm的管理系统和服务器 |
| TWI807800B (zh) * | 2022-04-15 | 2023-07-01 | 新加坡商鴻運科股份有限公司 | 資料中心安全控制模組及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117094038B (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7574540B2 (en) | Managing management controller communications | |
| US8074105B2 (en) | High data availability SAS-based RAID system | |
| US7356638B2 (en) | Using out-of-band signaling to provide communication between storage controllers in a computer storage system | |
| US10936295B2 (en) | Software update system | |
| CN102880527B (zh) | 一种基板管理控制器的数据恢复方法 | |
| US7568119B2 (en) | Storage control device and storage control device path switching method | |
| US11573737B2 (en) | Method and apparatus for performing disk management of all flash array server | |
| US20040039981A1 (en) | Method and apparatus for identifying one or more devices having faults in a communication loop | |
| US9329653B2 (en) | Server systems having segregated power circuits for high availability applications | |
| CN109189627B (zh) | 一种硬盘故障监控检测方法、装置、终端及存储介质 | |
| US7107343B2 (en) | Method and apparatus for improved RAID 1 write performance in low cost systems | |
| US5694541A (en) | System console terminal for fault tolerant computer system | |
| JP2013073289A (ja) | 多重化システム、データ通信カード、状態異常検出方法、及びプログラム | |
| US10606784B1 (en) | Software filtering of redundant sideband device management bus communications | |
| JP2020053017A (ja) | ハイブリッド電源のシステム及び方法 | |
| CN109032901A (zh) | 一种远程带外ssd的监控方法、装置及受控终端 | |
| JP2011253408A (ja) | サーバシステム及びそのｂｉｏｓ復旧方法 | |
| US6943463B2 (en) | System and method of testing connectivity between a main power supply and a standby power supply | |
| CN117094038B (zh) | 一种可编程逻辑器件和服务器 | |
| EP3651044A1 (en) | Auxiliary memory device providing independent backup and recovery functions and apparatus employing same | |
| US8095828B1 (en) | Using a data storage system for cluster I/O failure determination | |
| US8522075B2 (en) | Storage system having storage devices for storing data and control devices for controlling the storage devices | |
| KR20110091614A (ko) | 독립 드라이브 전력 제어 | |
| CN111858148A (zh) | 一种PCIE Switch芯片配置文件恢复系统及方法 | |
| TWI776612B (zh) | 儲存裝置及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |