JPH11118414A

JPH11118414A - 歪みゲージ

Info

Publication number: JPH11118414A
Application number: JP9282404A
Authority: JP
Inventors: Zengoro Abe; 善五郎阿部
Original assignee: Individual
Current assignee: Individual
Priority date: 1997-10-15
Filing date: 1997-10-15
Publication date: 1999-04-30
Anticipated expiration: 2017-10-15
Also published as: JP3040364B2

Abstract

(57)【要約】【課題】電気絶縁性が劣化しても零ずれを生じない歪
みゲージを提供する。【解決手段】基板１と、歪み抵抗体２と、少なくとも
２つの出力端子３１、３２と、中性端子４とを含む。基
板１は、電気絶縁材料からなる。歪み抵抗体２は、基板
１の一面上に設けられていて、歪みゲージの歪みに応じ
て抵抗値が変化する。２つの出力端子３１、３２は、基
板１の一面上に設けられていて、歪み抵抗体２の両端に
接続されている。中性端子４は、基板１の一面上に、か
つ、２つの出力端子３１、３２の間に設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、歪みゲージに関す
る。

【０００２】

【従来の技術】歪みゲージは、被検出物の歪みを検出す
るセンサの１つとして、従来より広く用いられてきた。
歪みゲージは、一般には、基板と、歪み抵抗体と、２つ
の出力端子とを含む。基板は、歪みゲージとして要求さ
れる諸条件を満たすため、ベ−クライト、エポキシ、ポ
リイミドまたは紙等の電気絶縁材料からなる。歪み抵抗
体は、基板の一面上に設けられていて、基板の歪みに応
じて抵抗値が変化する。２つの出力端子は、基板の一面
上に設けられていて、歪み抵抗体の両端に接続されてい
る。

【０００３】歪みゲージによる歪み検出に際しては、伝
統的に抵抗ブリッジ回路が用いられてきた。ブリッジ回
路において、歪みゲージはブリッジ回路を構成する４辺
の一部または全部に挿入される。ブリッジ回路に生じる
４つの接続点のうち、対角に位置する一対の接続点は電
源接続端として用いられ、他の一対は信号出力端として
用いられる。

【０００４】歪みゲージに歪みを生じていない場合、ブ
リッジ回路は平衡しており、一対の出力信号端間の電位
差はゼロである。歪みゲージに歪みが生じると、ブリッ
ジ回路の平衡が崩れ、一対の信号出力端間に電位差を生
じる。従って、一対の信号出力端間に現れる電位差か
ら、歪みを検出することができる。

【０００５】ところで、歪みゲージでは、例えば、基板
が水分を吸収した場合、電気絶縁性が劣化する。基板の
電気絶縁性が劣化すると、歪みが生じていないにもかか
わらず、歪みゲージの出力端子間で見た抵抗値が変化す
るので、歪み零に対応するブリッジ回路の平衡点（歪み
零点）にずれを生じる。即ち、零ずれが生じる。歪み零
点は検出の基準であるので、このような零ずれは検出誤
差を招く。

【０００６】歪みゲージでは、通常、歪みに対する抵抗
値の変化は僅かである。歪みゲージは、この僅かな抵抗
値変化から歪みを検出するのである。したがって、絶縁
劣化による歪み零点の変動が僅かであっても、歪み検出
に与える影響は大きい。

【０００７】

【発明が解決しようとする課題】本発明の課題は、電気
絶縁性が劣化しても歪み零点のずれ（零ずれ）を生じな
い歪みゲージを提供することである。

【０００８】

【課題を解決するための手段】上述した課題を解決する
ため、本発明に係る歪みゲージは、基板と、歪み抵抗体
と、第１の出力端子と、第２の出力端子と、中性端子と
を含む。

【０００９】前記基板は、電気絶縁材料からなる。前記
歪み抵抗体は、前記基板の一面上に設けられていて、前
記基板の歪みに応じて抵抗値が変化する。前記第１の出
力端子と前記第２の出力端子は、前記基板の前記一面上
に設けられていて、前記歪み抵抗体の両端に接続されて
いる。前記中性端子は、前記基板の前記一面上におい
て、前記第１の出力端子と前記第２の出力端子との間に
設けられている。

【００１０】本発明に係る歪みゲージを用いて被検出物
の歪みを検出するには、従来と同様に、ブリッジ回路を
用いる。ブリッジ回路を構成する４辺のうち、少なくと
も１辺に歪みゲージを挿入し、残りの辺に抵抗体を挿入
する。４辺の全てに歪みゲージを挿入してもよい。ブリ
ッジ回路に生じる２対の接続点のうちの１対は、２つの
電源入力端を構成し、他の１対は、２つの信号出力端を
構成する。

【００１１】ブリッジ回路の２つの電源入力端の間に
は、電源が接続される。電源は基準端子を有していて、
大きさの等しい正電圧と負電圧を２つの電源入力端にそ
れぞれ供給する。ブリッジ回路で見た各部の電位は、電
源の基準端子の電位を基準にして定まる。

【００１２】本発明に係る歪みゲージは、第１の出力端
子が２つの電源入力端の１つに接続され、第２の出力端
子が２つの信号出力端の１つに接続される。中性端子
は、電源の基準端子に接続される。ブリッジ回路は、歪
みゲージに歪みが生じていない状態で４辺の抵抗値が等
しくなるように構成される。

【００１３】次に、本発明に係る歪みゲージをブリッジ
回路に用いた場合の動作を説明する。水分や湿気等によ
る電気絶縁性の劣化を考慮する必要がなく、歪みゲージ
に歪みを生じていない条件では、ブリッジ回路は平衡し
ており、信号出力端間の電位差はゼロである。

【００１４】次に、歪みゲージに歪みが加わり、それに
よって、歪みゲージの抵抗値が変化した場合、ブリッジ
回路の平衡が崩れ、不平衡の度合いに応じた電位差が信
号出力端間に現れる。従って、信号出力端間に現れる電
位差を見ることにより、歪みを検出することができる。

【００１５】次に、水分または湿気等の影響を受けて、
基板の電気絶縁性が劣化した場合について説明する。ま
ず、ブリッジ回路の一対の電源入力端には、大きさの等
しい正電圧と負電圧がそれぞれ供給されている。よっ
て、２つの信号出力端の電位は、ブリッジ回路の回路特
性から、零と看做すことができる。

【００１６】中性端子は、電源の基準端子に接続されて
いるので、電位が零である。また、第２の出力端子は、
ブリッジ回路の信号出力端に接続されているので、その
電位は零と看做すことができる。よって、中性端子の電
位は、第２の出力端子の電位に等しい。このため、基板
の電気絶縁性が劣化していても、第２の出力端子と中性
端子の間では、基板を通る漏れ電流は流れ得ない。

【００１７】また、第１の出力端子と中性端子との間に
おける基板の絶縁抵抗値は、電源の内部抵抗値より遥か
に大きいので、第１の出力端子と中性端子との間の電位
差は、基板の電気絶縁性が劣化しても変化しない。前述
したように、中性端子の電位は第２の出力端子の電位と
等しいから、第１の出力端子と第２の出力端子との間の
電位差も、基板の電気絶縁性の劣化によっては、変化し
ない。

【００１８】したがって、基板の電気絶縁性が劣化して
も、零ずれが生じない。このため、零ずれに起因する検
出誤差を回避することができる。

【００１９】本発明の他の目的、構成及び効果について
は、添付図面を参照して、更に詳しく説明する。添付図
面は、単に、実施例を示すものに過ぎない。

【００２０】

【発明の実施の形態】図１は、本発明に係る歪みゲージ
の平面図である。図１に示すように、本発明に係る歪み
ゲージは、基板１と、歪み抵抗体２と、第１の出力端子
３１と、第２の出力端子３２と、中性端子４とを含む。
基板１は、電気絶縁材料からなる。具体的には、ベ−ク
ライト、エポキシまたはポリイミド等の材料を用いるこ
とができる。

【００２１】歪み抵抗体２は、基板１の一面上に設けら
れていて、基板１の歪みに応じて抵抗値が変化する。歪
み抵抗体２は、周知のものであり、間隔が極めて狭いパ
ターン、例えば蛇行パターンからなっている。

【００２２】２つの出力端子３１、３２は、基板１の一
面上に設けられていて、歪み抵抗体２の両端に接続され
ている。中性端子４は、基板１の一面上に、かつ、２つ
の出力端子３１、３２の間に設けられている。中性端子
４は、歪み抵抗体２との間に間隔を有し、歪み抵抗体２
には接続されていない。実施例において、中性端子４
は、幅Ｗ１、長さＬ１の矩形状であって、出力端子３
１、３２から間隔ｄ１を隔てて設けられている。幅Ｗ
１、長さＬ１及び間隔ｄ１は任意である。また、その形
状も任意である。図１には図示されていないが、基板１
の一面上に、保護膜が設けられていてもよい。

【００２３】図２は図１に示した歪みゲージを用いた歪
み検出回路を示す図である。図２に示す検出回路は、ブ
リッジ回路Ｂと、電源Ｓと、信号処理手段Ｐとを有す
る。ブリッジ回路Ｂは、その４辺に本発明に係る歪みゲ
ージＧ１〜Ｇ４を有する。歪みゲージＧ１〜Ｇ４は無歪
み抵抗値が等しい。無歪み抵抗値とは歪みゲージに歪み
が生じていない場合の抵抗値である。

【００２４】ブリッジ回路Ｂに生じる２対の接続点
（ａ、ｂ）、（ｃ、ｄ）のうちの１対は、正極電源入力
端ａ及び負極電源入力端ｂを構成し、電源Ｓに接続され
ている。他の１対は、１対の信号出力端ｃ、ｄを構成
し、信号処理手段Ｐに接続されている。

【００２５】電源Ｓは正電源Ｅ１及び負電源Ｅ２を含ん
でいる。電源Ｓは、正電源Ｅ１と負電源Ｅ２との直列接
続回路で構成され、その接続点から取り出された基準端
子Ｓ０を有する。検出回路で見た各部の電位は、電源Ｓ
の基準端子Ｓ０の電位を基準にして定まる。基準端子Ｓ
０の電位は零である。電源Ｓは、大きさの等しい正電圧
＋Ｖｃｃと負電圧−Ｖｃｃとを、ブリッジ回路Ｂの正極
電源入力端ａと負極電源入力端ｂとにそれぞれ供給す
る。

【００２６】信号処理手段Ｐは、例えば、増幅器を含
み、信号出力端ｃ−ｄ間の電位差を増幅して検出する。

【００２７】歪みゲージＧ１は、第１の出力端子３１が
正極電源入力端ａに接続され、第２の出力端子３２が信
号出力端ｃに接続され、中性端子４が電源Ｓの基準端子
Ｓ１に接続されている。

【００２８】歪みゲージＧ２は、第１の出力端子３１が
負極電源入力端ｂに接続され、第２の出力端子３２が信
号出力端ｃに接続され、中性端子４が電源Ｓの基準端子
Ｓ１に接続されている。

【００２９】歪みゲージＧ３は、第１の出力端子３１が
負極電源入力端ｂに接続され、第２の出力端子３２が信
号出力端ｄに接続され、中性端子４が電源Ｓの基準端子
Ｓ１に接続されている。

【００３０】歪みゲージＧ４は、第１の出力端子３１が
正極電源入力端ａに接続され、第２の出力端子３２が信
号出力端ｄに接続され、中性端子４が電源Ｓの基準端子
Ｓ１に接続されている。

【００３１】次に、図２に示す検出回路の動作を説明す
る。水分や湿気等による電気絶縁性の劣化を考慮する必
要がなく、歪みゲージＧ１〜Ｇ４に歪みが生じていない
状態では、４辺の無歪み抵抗値が等しいので、ブリッジ
回路Ｂは電気的平衡を保っている。従って、信号出力端
ｃ−ｄ間の電位差は零である。

【００３２】次に、歪みゲージＧ１〜Ｇ４の少なくとも
１つ、例えば、歪みゲージＧ１に歪みが生じると、歪み
ゲージＧ１の歪み抵抗体２の抵抗値が変化するので、ブ
リッジ回路Ｂの平衡が崩れ、不平衡の度合いに応じた電
位差が信号出力端ｃ―ｄ間に生じる。信号処理手段Ｐ
は、上述の電位差を検出する。これにより、歪みを検出
することができる。

【００３３】次に、歪みゲージＧ１〜Ｇ４の少なくとも
１つ、例えば、歪みゲージＧ１を構成する基板１の電気
絶縁性が、水分または湿気等の影響を受けて劣化した場
合について説明する。まず、ブリッジ回路の一対の電源
入力端（ａ、ｂ）には、大きさの等しい正電圧（＋Ｖｃ
ｃ）と負電圧（−Ｖｃｃ）がそれぞれ供給されている。
ここで、２つの信号出力端（ｃ、ｄ）の電位は、ブリッ
ジ回路の回路特性から、零と看做すことができる。

【００３４】中性端子４は、電源Ｓの基準端子Ｓ０に接
続されているので、電位が零である。また、第２の出力
端子３２は、上述の信号出力端ｃに接続されているの
で、その電位は零と看做すことができる。よって、中性
端子４の電位は、第２の出力端子３２の電位に等しい。
このため、基板１の電気絶縁性が劣化していても、第２
の出力端子３２と中性端子４の間では、基板１を通る漏
れ電流は流れない。

【００３５】また、第１の出力端子３１と中性端子４と
の間における基板１の絶縁抵抗値は、電源Ｓの内部抵抗
値より遥かに大きいので、第１の出力端子３１と中性端
子４との間の電位差は、基板１の電気絶縁性が劣化して
も変化しない。

【００３６】したがって、基板１の電気絶縁性が劣化し
ても、零ずれが生じない。このため、零ずれに起因する
検出誤差を回避することができる。

【００３７】図３は、本発明に係る歪みゲージの別の実
施例を示す平面図である。図において、図１と同一の構
成部分については、同一の参照符号を付し、説明を省略
する。この実施例では、第１の出力端子３１は、第１の
リード部３１０を有し、第２の出力端子３２は、第２の
リード部３２０を有する。

【００３８】中性端子４は、基板１の一面上に、かつ、
２つの出力端子３１、３２の間に設けられている。図１
の実施例と異なって、中性端子４は、長さ方向の一端側
を歪み抵抗体２の方向に延長され、長さＬ１が増大され
ている。

【００３９】かかる構成によれば、中性端子４と、第１
のリード部３１０及び第２のリード部３２０との間に
も、中性端子４と第１の出力端子３１及び第２の出力端
子３２との関係に類似した関係が生じる。このため、第
１のリード部３１０と第２のリード部３２０との間の絶
縁抵抗値が低下した場合でも、それに起因する零ずれが
生じない。

【００４０】図４は、本発明に係る歪みゲージの別の実
施例を示す部分破断平面図、図５は、図４の５−５線に
沿った断面図である。図において、図１及び図２と同一
の構成部分については、同一の参照符号を付し、説明を
省略する。この実施例の特徴は、保護膜５と、導電膜６
とを含むことである。保護膜５は、電気絶縁材料からな
り、歪み抵抗体２を覆っている。保護膜５は、基板１と
同質のものを用いることができる。

【００４１】導電膜６は、保護膜５の表面上に設けら
れ、導電線６０によって、中性端子４に接続されてい
る。導電膜６は、金属膜で構成できる。金属膜としては
金属箔が好ましい。

【００４２】図４及び図５に示した歪みゲージも、図２
で説明したようなブリッジ回路に用いられ、歪み検出に
供される。ここで、図４及び図５に示した実施例では、
保護膜５を有するので、歪み抵抗体２を保護することが
できる。

【００４３】しかも、保護膜５の表面上に導電膜６が設
けられ、導電膜６が導電線６０によって、中性端子４に
接続されている。かかる構成によれば、導電膜６と歪み
抵抗体２との間にも、中性端子４と第１の出力端子３１
及び第２の出力端子３２との関係に類似した関係が生じ
る。このため、保護膜５が、その通気性のために、表面
から水分を吸収し、電気絶縁性が低下した場合でも、そ
れに起因する零ずれが生じない。

【００４４】導電膜６は、水分を通さない遮水性を有し
ていてもよい。そのような導電膜の好ましい例は、金属
箔である。遮水性を有する導電膜６を備えることによ
り、歪みゲージが湿度の高い雰囲気中で用いられた場合
でも、保護膜５による水分吸収が、導電膜６によって阻
止される。このため、水分吸収による保護膜５の電気絶
縁性の劣化を回避し得る。

【００４５】以上、具体的な実施例を参照して本発明の
内容を説明したが、当業者であれば、本発明の基本的な
技術思想及び教示に基づいて、種々の変形が可能である
ことは自明である。

【００４６】

【発明の効果】以上述べたように、本発明によれば、基
板の電気絶縁性が劣化しても零ずれを生じない歪みゲー
ジを提供することができる。

【図面の簡単な説明】

【図１】本発明に係る歪みゲージの平面図である。

【図２】図１に示した歪みゲージを用いた検出回路を示
す図である。

【図３】本発明に係る歪みゲージの別の実施例を示す平
面図である。

【図４】本発明に係る歪みゲージの更に別の実施例を示
す部分破断平面図である。

【図５】図４の５ー５線に沿った断面図である。

【符号の説明】

１基板２歪み抵抗体３１第１の出力端子３２第２の出力端子４中性端子

Claims

【特許請求の範囲】

【請求項１】基板と、歪み抵抗体と、第１の出力端子
と、第２の出力端子と、中性端子とを含む歪みゲージで
あって、前記基板は、電気絶縁材料からなり、前記歪み抵抗体は、前記基板の一面上に設けられてい
て、前記基板の歪みに応じて抵抗値が変化し、前記第１の出力端子と前記第２の出力端子は、前記基板
の前記一面上に設けられていて、前記歪み抵抗体の両端
に接続されており、前記中性端子は、前記基板の前記一面上において、前記
第１の出力端子と前記第２の出力端子との間に設けられ
ている歪みゲージ。
【請求項２】請求項１に記載された歪みゲージであっ
て、更に、保護膜と、導電膜とを含み、前記保護膜は、電気絶縁材料からなり、前記歪み抵抗体
を覆っており、前記導電膜は、前記保護膜の表面上に設けられていて、
前記中性端子に接続されている歪みゲージ。
【請求項３】請求項２に記載された歪みゲージであっ
て、前記導電膜は、遮水性を有する歪みゲージ。
【請求項４】請求項２または３の何れかに記載された
歪みゲージであって、前記導電膜は、金属箔からなる歪みゲージ。