JPH11113264A - サイリスタ変換器 - Google Patents
サイリスタ変換器Info
- Publication number
- JPH11113264A JPH11113264A JP9269453A JP26945397A JPH11113264A JP H11113264 A JPH11113264 A JP H11113264A JP 9269453 A JP9269453 A JP 9269453A JP 26945397 A JP26945397 A JP 26945397A JP H11113264 A JPH11113264 A JP H11113264A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- voltage
- side arm
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 サイリスタ変換器と並列に短絡サイリスタを
設けることなく、停止時に出力電圧の過電圧を防止す
る。 【解決手段】 停止時にサイリスタ変換器を構成する同
一相の高圧側アームと低圧側アームのサイリスタに同時
に１／４サイクル以上の期間連続したゲートパルスを印
加し直流電流を環流することにより、出力電圧の過電圧
を防止する。
設けることなく、停止時に出力電圧の過電圧を防止す
る。 【解決手段】 停止時にサイリスタ変換器を構成する同
一相の高圧側アームと低圧側アームのサイリスタに同時
に１／４サイクル以上の期間連続したゲートパルスを印
加し直流電流を環流することにより、出力電圧の過電圧
を防止する。
Description
【０００１】
【発明の属する技術分野】本発明はオゾン発生器等の進
相性の負荷に電力を供給するサイリスタ変換器、特に、
短絡サイリスタを有することなく停止制御が行えるサイ
リスタ変換器に関する。
相性の負荷に電力を供給するサイリスタ変換器、特に、
短絡サイリスタを有することなく停止制御が行えるサイ
リスタ変換器に関する。
【０００２】
【従来の技術】図１１に従来のサイリスタ変換器の停止
制御装置の構成図を示す。図１１において、サイリスタ
変換器１は高圧側アームのサイリスタ１１、１３と低圧
側アームのサイリスタ１２、１４とから構成され、出力
側には進相性の負荷２、例えば、コンデンサ２１と抵抗
２２の等価回路で現されるオゾン発生器が接続される。
制御装置の構成図を示す。図１１において、サイリスタ
変換器１は高圧側アームのサイリスタ１１、１３と低圧
側アームのサイリスタ１２、１４とから構成され、出力
側には進相性の負荷２、例えば、コンデンサ２１と抵抗
２２の等価回路で現されるオゾン発生器が接続される。
【０００３】サイリスタ変換器１の入力側には、サイリ
スタ整流器３が設けられ、直流リアクトル４を介してサ
イリスタ変換器１に直流電流が供給される。また、サイ
リスタ変換器保護用の短絡サイリスタ５が設けられてい
る。
スタ整流器３が設けられ、直流リアクトル４を介してサ
イリスタ変換器１に直流電流が供給される。また、サイ
リスタ変換器保護用の短絡サイリスタ５が設けられてい
る。
【０００４】サイリスタ整流器３の制御回路は、出力電
流の基準値を設定する電流基準値設定器３１と、直流電
流を検出する直流電流変流器６と、この直流電流変流器
６で検出された直流電流を制御回路にとって適切な値に
変換する電流検出回路３２と、上記電流基準値設定器３
１で設定された電流基準値と上記電流検出回路３２で検
出された出力電流検出値を図示の極性で加算する加算器
３３と、サイリスタ整流器の出力電流を調整する電流制
御調整器３４と、この電流制御調整器３４の出力を基に
サイリス夕整流器３にゲート信号を与える位相制御回路
３５とから構成される。
流の基準値を設定する電流基準値設定器３１と、直流電
流を検出する直流電流変流器６と、この直流電流変流器
６で検出された直流電流を制御回路にとって適切な値に
変換する電流検出回路３２と、上記電流基準値設定器３
１で設定された電流基準値と上記電流検出回路３２で検
出された出力電流検出値を図示の極性で加算する加算器
３３と、サイリスタ整流器の出力電流を調整する電流制
御調整器３４と、この電流制御調整器３４の出力を基に
サイリス夕整流器３にゲート信号を与える位相制御回路
３５とから構成される。
【０００５】サイリスタ変換器１の制御回路は、サイリ
スタ変換器の運転周波数の２倍のパルス数を発振するパ
ルス発振器４１と、サイリスタ変換器１を構成するサイ
リスタ１１と１４にゲート信号を与えるゲート制御回路
４２と、サイリスタ変換器１を構成するサイリスタ１２
と１３にゲート信号を与えるゲート制御回路４３と、短
絡サイリスタ５にゲート信号を与えるゲー卜制御回路４
４と、運転停止信号を発生する操作回路５１とから構成
される。
スタ変換器の運転周波数の２倍のパルス数を発振するパ
ルス発振器４１と、サイリスタ変換器１を構成するサイ
リスタ１１と１４にゲート信号を与えるゲート制御回路
４２と、サイリスタ変換器１を構成するサイリスタ１２
と１３にゲート信号を与えるゲート制御回路４３と、短
絡サイリスタ５にゲート信号を与えるゲー卜制御回路４
４と、運転停止信号を発生する操作回路５１とから構成
される。
【０００６】サイリスタ変換器の動作を図１２を用いて
説明する。図１２に示すＡの時点では、電流が高圧側ア
ームのサイリスタ１１一進相性負荷２一低圧側アームの
サイリスタ１４を介して流れている。
説明する。図１２に示すＡの時点では、電流が高圧側ア
ームのサイリスタ１１一進相性負荷２一低圧側アームの
サイリスタ１４を介して流れている。
【０００７】Ｂの時点で、パルス発振器４１がパルスを
出力し、ゲート制御回路４３の作用により低圧側アーム
のサイリスタ１２と高圧側アームのサイリスタ１３にゲ
ート信号が与えれると、コンデンサ２１には図示の極性
で充電されているため、進相性負荷２のコンデンサ２１
の電圧、即ちサイリスタ変換器の出力電圧がサイリスタ
１１とサイリスタ１４に逆電圧として印加され、サイリ
スタ１１からサイリスタ１２、サイリスタ１４からサイ
リスタ１３への転流動作が行われる。
出力し、ゲート制御回路４３の作用により低圧側アーム
のサイリスタ１２と高圧側アームのサイリスタ１３にゲ
ート信号が与えれると、コンデンサ２１には図示の極性
で充電されているため、進相性負荷２のコンデンサ２１
の電圧、即ちサイリスタ変換器の出力電圧がサイリスタ
１１とサイリスタ１４に逆電圧として印加され、サイリ
スタ１１からサイリスタ１２、サイリスタ１４からサイ
リスタ１３への転流動作が行われる。
【０００８】また、サイリスタ１２とサイリスタ１３が
導通しているときにも、上記と同様な転流動作が行われ
る。従って、かかるサイリスタ変換器のサイリスタ１１
〜１４には図１２に示すように、サイリスタ１１と１４
にゲート信号Ｇ１とＧ４、サイリスタ１２と１３にゲー
ト信号Ｇ２とＧ３を１８０゜毎に与えられるので、サイ
リスタ変換器の出力電流は矩形波状の波形となる。
導通しているときにも、上記と同様な転流動作が行われ
る。従って、かかるサイリスタ変換器のサイリスタ１１
〜１４には図１２に示すように、サイリスタ１１と１４
にゲート信号Ｇ１とＧ４、サイリスタ１２と１３にゲー
ト信号Ｇ２とＧ３を１８０゜毎に与えられるので、サイ
リスタ変換器の出力電流は矩形波状の波形となる。
【０００９】ここで、負荷が軽い状態、即ち負荷を等価
回路でコンデンサ２１と抵抗２２で表したときに、抵抗
２２の抵抗値が大きい状態について考えると、負荷に流
れる変換器の出力電流はほとんどコンデンサ２１に流れ
るため、サイリスタ変換器１の出力電圧は直線状に上昇
し、その大きさは直流電流の大きさに依存する。コンデ
ンサ電圧は電流の積分値であるので、正確に言えば、コ
ンデンサに流れる電流と時間の積に依存する。
回路でコンデンサ２１と抵抗２２で表したときに、抵抗
２２の抵抗値が大きい状態について考えると、負荷に流
れる変換器の出力電流はほとんどコンデンサ２１に流れ
るため、サイリスタ変換器１の出力電圧は直線状に上昇
し、その大きさは直流電流の大きさに依存する。コンデ
ンサ電圧は電流の積分値であるので、正確に言えば、コ
ンデンサに流れる電流と時間の積に依存する。
【００１０】サイリスタ整流器３の出力電流を制御する
ため、電流検出回路３２で検出された直流電流検出値と
電流基準値設定器３１で設定された電流基準値との偏差
が加算器３３の作用により電流制御調整器３４に入力さ
れる。電流制御調整器３４の出力は直流電流検出値の偏
差を受けて、位相制御回路３５に直流電流が電流基準値
より小さい場合にはサイリスタ整流器３の制御遅れ角を
進めて、直流電流を増加させるように、逆に大きい場合
にはサイリス夕整流器３の制御遅れ角を遅らせて、直流
電流を減少させるように作用する。サイリスタ変換器１
の出力電圧はこの直流電圧と進相性負荷２のインピーダ
ンスの積となる。
ため、電流検出回路３２で検出された直流電流検出値と
電流基準値設定器３１で設定された電流基準値との偏差
が加算器３３の作用により電流制御調整器３４に入力さ
れる。電流制御調整器３４の出力は直流電流検出値の偏
差を受けて、位相制御回路３５に直流電流が電流基準値
より小さい場合にはサイリスタ整流器３の制御遅れ角を
進めて、直流電流を増加させるように、逆に大きい場合
にはサイリス夕整流器３の制御遅れ角を遅らせて、直流
電流を減少させるように作用する。サイリスタ変換器１
の出力電圧はこの直流電圧と進相性負荷２のインピーダ
ンスの積となる。
【００１１】この様な構成においてサイリスタ変換器１
を停止するため単にゲートブロックを行うと転流動作が
なくなり直流リアクトル４の電流はコンデンサ２１を一
方向に充電するため、サイリスタ変換器の出力電圧は直
線状に上昇し、ついには過電圧に至る。
を停止するため単にゲートブロックを行うと転流動作が
なくなり直流リアクトル４の電流はコンデンサ２１を一
方向に充電するため、サイリスタ変換器の出力電圧は直
線状に上昇し、ついには過電圧に至る。
【００１２】従来はかかる過電圧を防止するために短絡
サイリスタ５を設け図１２に示すようにＣの時点で発生
した停止信号５１−１をゲート制御回路４４に入力し任
意の期間、短絡サイリスタ５ヘゲート信号Ｇ５を与え
る。
サイリスタ５を設け図１２に示すようにＣの時点で発生
した停止信号５１−１をゲート制御回路４４に入力し任
意の期間、短絡サイリスタ５ヘゲート信号Ｇ５を与え
る。
【００１３】停止信号５１−１とパルス発生器４１とは
非同期であるので図１２に示すように直流電圧が負の期
間に停止信号５１−１が発生することがある。直流電圧
が負の期間は短絡サイリスタ５は点弧しないのでゲート
信号Ｇ５の期間は少なくとも１／４サイクル以上必要で
ある。図１２では一例として電気角度で１８０゜以上の
場合について述べてある。
非同期であるので図１２に示すように直流電圧が負の期
間に停止信号５１−１が発生することがある。直流電圧
が負の期間は短絡サイリスタ５は点弧しないのでゲート
信号Ｇ５の期間は少なくとも１／４サイクル以上必要で
ある。図１２では一例として電気角度で１８０゜以上の
場合について述べてある。
【００１４】時点Ｄに至り直流電圧が正となり短絡サイ
リスタが点弧するに充分な電圧値に達すると短絡サイリ
スタが点弧し、直流リアクトル４の電流は直流リアクト
ル４−短絡サイリスタ５一直流電流変流器６−サイリス
タ整流器３のループで環流しコンデンサ２１への出力電
流は遮断されるため図示の様に減衰する。コンデンサ２
１の電荷は抵抗２２を介して放電するため図示の様に徐
々に減衰し過電圧は発生しない。
リスタが点弧するに充分な電圧値に達すると短絡サイリ
スタが点弧し、直流リアクトル４の電流は直流リアクト
ル４−短絡サイリスタ５一直流電流変流器６−サイリス
タ整流器３のループで環流しコンデンサ２１への出力電
流は遮断されるため図示の様に減衰する。コンデンサ２
１の電荷は抵抗２２を介して放電するため図示の様に徐
々に減衰し過電圧は発生しない。
【００１５】
【発明が解決しようとする課題】以上、説明したよう
に、従来のサイリスタ変換器の停止制御方式では、サイ
リスタ変換器と並列に短絡サイリスタ５を設け停止時に
短絡サイリスタ５を点弧し出力電圧の過電圧を防止して
いる。
に、従来のサイリスタ変換器の停止制御方式では、サイ
リスタ変換器と並列に短絡サイリスタ５を設け停止時に
短絡サイリスタ５を点弧し出力電圧の過電圧を防止して
いる。
【００１６】しかしながら、従来の方式では、短絡サイ
リスタ５を設ける分コストが高くなる等の欠点があっ
た。よって、本発明の目的は、前述の欠点を解決するた
めになされたものであって、短絡サイリスタを設けるこ
となしにサイリスタ変換器の停止時に出力電圧の過電圧
を防止することができるサイリスタ変換器の停止制御方
式を提供することにある。
リスタ５を設ける分コストが高くなる等の欠点があっ
た。よって、本発明の目的は、前述の欠点を解決するた
めになされたものであって、短絡サイリスタを設けるこ
となしにサイリスタ変換器の停止時に出力電圧の過電圧
を防止することができるサイリスタ変換器の停止制御方
式を提供することにある。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係るサイリスタ変換器では、停
止時にサイリスタ変換器を構成する同一相の高圧側アー
ムと低圧側アームのサイリスタに同時に１／４サイクル
以上の期間連続したゲートパルスを印加し直流電流を環
流することにより、出力電圧の過電圧を防止することが
できる。
に、本発明の請求項１に係るサイリスタ変換器では、停
止時にサイリスタ変換器を構成する同一相の高圧側アー
ムと低圧側アームのサイリスタに同時に１／４サイクル
以上の期間連続したゲートパルスを印加し直流電流を環
流することにより、出力電圧の過電圧を防止することが
できる。
【００１８】本発明の請求項２に係るサイリスタ変換器
では、停止時にサイリスタ変換器を構成する同一相の高
圧側アームと低圧側アームのサイリスタに同時に１／４
サイクル以上の期間、キャリアパルスを印加し、これに
より図示しないパルストランスのパルス幅は請求項１の
それより少なくてすみパルストランスを小型化すること
ができるとともに、直流電流を環流することにより出力
電圧の過電圧を防止することができる。
では、停止時にサイリスタ変換器を構成する同一相の高
圧側アームと低圧側アームのサイリスタに同時に１／４
サイクル以上の期間、キャリアパルスを印加し、これに
より図示しないパルストランスのパルス幅は請求項１の
それより少なくてすみパルストランスを小型化すること
ができるとともに、直流電流を環流することにより出力
電圧の過電圧を防止することができる。
【００１９】本発明の請求項３に係るサイリスタ変換器
では、停止時にサイリスタ変換器を構成する同一相の高
圧側アームと低圧側アームのサイリスタに同時に、位相
が電気角度で９０度から１８０度相当の期間の信号と停
止信号との論理積をとり任意の期間ゲートパルスを印加
し直流電流を環流することにより、出力電圧の過電圧を
防止することができる。
では、停止時にサイリスタ変換器を構成する同一相の高
圧側アームと低圧側アームのサイリスタに同時に、位相
が電気角度で９０度から１８０度相当の期間の信号と停
止信号との論理積をとり任意の期間ゲートパルスを印加
し直流電流を環流することにより、出力電圧の過電圧を
防止することができる。
【００２０】本発明の請求項４に係るサイリスタ変換器
では、停止時にサイリスタ変換器を構成する同一相の高
圧側アームと低圧側アームのサイリスタに同時に、直流
電圧の正信号と停止信号との論理積をとり、これにより
サイリスタ変換器のアーム構成を複数個直列接続する場
合サイリスタに印加される逆電圧期間中のゲート信号を
禁止し電圧分担を均等化するとともに、サイリスタに順
方向電圧が印加された時点より任意の期間ゲートパルス
を印加し直流電流を環流することにより、出力電圧の過
電圧を防止することができる。
では、停止時にサイリスタ変換器を構成する同一相の高
圧側アームと低圧側アームのサイリスタに同時に、直流
電圧の正信号と停止信号との論理積をとり、これにより
サイリスタ変換器のアーム構成を複数個直列接続する場
合サイリスタに印加される逆電圧期間中のゲート信号を
禁止し電圧分担を均等化するとともに、サイリスタに順
方向電圧が印加された時点より任意の期間ゲートパルス
を印加し直流電流を環流することにより、出力電圧の過
電圧を防止することができる。
【００２１】本発明の請求項５に係るサイリスタ変換器
では、停止時にサイリスタ変換器を構成する同一相の高
圧側アームと低圧側アームのサイリスタに同時に、高圧
側アームまたは低圧側アームのサイリスタに印加される
順方向電圧信号と停止信号との論理積をとり、これによ
りサイリスタ変換器のアーム構成を複数個直列接続する
場合サイリスタに印加される逆電圧期間中のゲート信号
を禁止し電圧分担を均等化するとともに、サイリスタに
順方向電圧が印加された時点より任意の期間ゲートパル
スを印加し直流電流を環流することにより、出力電圧の
過電圧を防止することができる。
では、停止時にサイリスタ変換器を構成する同一相の高
圧側アームと低圧側アームのサイリスタに同時に、高圧
側アームまたは低圧側アームのサイリスタに印加される
順方向電圧信号と停止信号との論理積をとり、これによ
りサイリスタ変換器のアーム構成を複数個直列接続する
場合サイリスタに印加される逆電圧期間中のゲート信号
を禁止し電圧分担を均等化するとともに、サイリスタに
順方向電圧が印加された時点より任意の期間ゲートパル
スを印加し直流電流を環流することにより、出力電圧の
過電圧を防止することができる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の第１の実
施の形態の構成図であり、図９に示した従来の構成と同
一要素については同一符号を付し説明を省略する。
て図面を参照して説明する。図１は、本発明の第１の実
施の形態の構成図であり、図９に示した従来の構成と同
一要素については同一符号を付し説明を省略する。
【００２３】図１において、図９に示した従来の構成と
異なる点は、短絡サイリスタ５を省いた点と、ゲート制
御回路４２の出力とゲート制御回路４４の出力との論理
和を取るオア回路４２１と、ゲート制御回路４３の出力
とゲート制御回路４４の出力との論理和を取るオア回路
４３１が設けられた点である。
異なる点は、短絡サイリスタ５を省いた点と、ゲート制
御回路４２の出力とゲート制御回路４４の出力との論理
和を取るオア回路４２１と、ゲート制御回路４３の出力
とゲート制御回路４４の出力との論理和を取るオア回路
４３１が設けられた点である。
【００２４】第１の実施の形態の動作について図２を用
いて説明する。サイリスタ１１のゲート信号Ｇ１は、ゲ
ート制御回路４２の出力信号４２−１とゲート制御回路
４４の出力４４−１との論理和をとるオア回路４２１の
出力で、サイリスタ１２のゲート信号Ｇ２は、ゲート制
御回路４３の出力信号４３−１とゲート制御回路４４の
出力４４−１との論理和をとるオア回路４３１の出力
で、サイリスタ１３のゲート信号Ｇ３は、ゲート制御回
路４３の出力信号４３−１で、サイリスタ１４のゲート
信号Ｇ４は、ゲート制御回路４２の出力信号４２−１で
ある。
いて説明する。サイリスタ１１のゲート信号Ｇ１は、ゲ
ート制御回路４２の出力信号４２−１とゲート制御回路
４４の出力４４−１との論理和をとるオア回路４２１の
出力で、サイリスタ１２のゲート信号Ｇ２は、ゲート制
御回路４３の出力信号４３−１とゲート制御回路４４の
出力４４−１との論理和をとるオア回路４３１の出力
で、サイリスタ１３のゲート信号Ｇ３は、ゲート制御回
路４３の出力信号４３−１で、サイリスタ１４のゲート
信号Ｇ４は、ゲート制御回路４２の出力信号４２−１で
ある。
【００２５】図２に示すＡの時点では、電流が高圧側ア
ームのサイリスタ１１一進相性負荷２一低圧側アームの
サイリスタ１４を介して流れている。Ｂの時点で、パル
ス発振器４１が出力パルス４１−１を出力し、ゲート制
御回路４３の作用により出力信号４３−１が出力される
と、低圧側アームのサイリスタ１２と高圧側アームのサ
イリスタ１３にゲート信号が与えれる。コンデンサ２１
には図示の極性で充電されているため、進相性負荷２の
コンデンサ２１の電圧、即ちサイリスタ変換器の出力電
圧がサイリスタ１１とサイリスタ１４に逆電圧として印
加され、サイリスタ１１からサイリスタ１２、サイリス
タ１４からサイリスタ１３への転流動作が行われる。
ームのサイリスタ１１一進相性負荷２一低圧側アームの
サイリスタ１４を介して流れている。Ｂの時点で、パル
ス発振器４１が出力パルス４１−１を出力し、ゲート制
御回路４３の作用により出力信号４３−１が出力される
と、低圧側アームのサイリスタ１２と高圧側アームのサ
イリスタ１３にゲート信号が与えれる。コンデンサ２１
には図示の極性で充電されているため、進相性負荷２の
コンデンサ２１の電圧、即ちサイリスタ変換器の出力電
圧がサイリスタ１１とサイリスタ１４に逆電圧として印
加され、サイリスタ１１からサイリスタ１２、サイリス
タ１４からサイリスタ１３への転流動作が行われる。
【００２６】また、サイリスタ１２とサイリスタ１３が
導通しているときにも、上記と同様な転流動作が行われ
る。通常は、上述のように運転されているが、運転を停
止させるために図２に示すＣの時点で操作回路５１が停
止信号５１−１を出力すると、ゲート制御回路４４は任
意の期間の信号を出力する。ゲート制御回路４４の出力
は、オア回路４２１とオア回路４３１に入力され、サイ
リスタ１１とサイリスタ１２にゲート信号が与えられ
る。つまり、同一相の高圧側アームと低圧側アームのサ
イリスタに同時にゲートパルスが与えられる。
導通しているときにも、上記と同様な転流動作が行われ
る。通常は、上述のように運転されているが、運転を停
止させるために図２に示すＣの時点で操作回路５１が停
止信号５１−１を出力すると、ゲート制御回路４４は任
意の期間の信号を出力する。ゲート制御回路４４の出力
は、オア回路４２１とオア回路４３１に入力され、サイ
リスタ１１とサイリスタ１２にゲート信号が与えられ
る。つまり、同一相の高圧側アームと低圧側アームのサ
イリスタに同時にゲートパルスが与えられる。
【００２７】このとき、パルス発信器４１と操作回路５
１とは非同期であるので図２に示すように直流電圧が負
の期間に停止信号５１−１が発生することがある。直流
電圧が負の期間はサイリスタは点弧しないので、ゲート
制御回路４４の出力は少なくとも１／４サイクル以上必
要である。図２では一例として電気角度で１８０゜以上
の場合について述べてある。
１とは非同期であるので図２に示すように直流電圧が負
の期間に停止信号５１−１が発生することがある。直流
電圧が負の期間はサイリスタは点弧しないので、ゲート
制御回路４４の出力は少なくとも１／４サイクル以上必
要である。図２では一例として電気角度で１８０゜以上
の場合について述べてある。
【００２８】時点Ｄに至り直流電圧が正となりサイリス
タ１１、サイリスタ１２が点弧するのに充分な値に達す
るとそれぞれのサイリスタが点弧し直流リアクトル４の
電流は、直流リアクトル４−サイリスタ１１、サイリス
タ１２一直流電流変流器６−サイリスタ整流器のループ
で環流し、コンデンサ２１への出力電流は遮断されるた
め図示の様に減衰する。コンデンサ２１の電荷は抵抗２
２を介して放電するため図示の様に徐々に減衰し過電圧
は発生しない。
タ１１、サイリスタ１２が点弧するのに充分な値に達す
るとそれぞれのサイリスタが点弧し直流リアクトル４の
電流は、直流リアクトル４−サイリスタ１１、サイリス
タ１２一直流電流変流器６−サイリスタ整流器のループ
で環流し、コンデンサ２１への出力電流は遮断されるた
め図示の様に減衰する。コンデンサ２１の電荷は抵抗２
２を介して放電するため図示の様に徐々に減衰し過電圧
は発生しない。
【００２９】これにより、短絡サイリスタを別に設ける
ことなく、サイリスタ変換器の停止時に出力電圧の過電
圧を防止することができる。次に、本発明の第２の実施
の形態について説明する。
ことなく、サイリスタ変換器の停止時に出力電圧の過電
圧を防止することができる。次に、本発明の第２の実施
の形態について説明する。
【００３０】図３は、本発明の第２の実施の形態の構成
図であり、図１に示した第１の実施の形態と同一要素に
ついては同一符号を付し説明を省略する。図３におい
て、図１に示した第１の実施の形態と異なる点は、ゲー
ト制御回路４４の入力信号を、パルス発信器４１の出力
４１−２と操作回路５１の出力５１−１との論理積を取
るアンド回路５２の出力とした点である。
図であり、図１に示した第１の実施の形態と同一要素に
ついては同一符号を付し説明を省略する。図３におい
て、図１に示した第１の実施の形態と異なる点は、ゲー
ト制御回路４４の入力信号を、パルス発信器４１の出力
４１−２と操作回路５１の出力５１−１との論理積を取
るアンド回路５２の出力とした点である。
【００３１】先ず、パルス発信器４１について、図４、
図５を用いて説明する。パルス発信器４１は、クロック
４１１と第１のバイナリカウンタ４１２と第２のバイナ
リカウンタ４１３と第３のバイナリカウンタ４１４とア
ンド回路４１５とからなる。クロック４１１は、高周波
発信を行うクロックで、例えば１６ＫＨｚの発信を行
う。第１のバイナリカウンタ４１２は、クロック４１１
の発信周波数１６ＫＨｚを１／２の周波数８ＫＨｚに分
周する。同様にして、第２のバイナリカウンタ４１３は
４ＫＨｚに分周し、第３のバイナリカウンタ４１４は２
ＫＨｚに分周する。アンド回路４１５は、クロック４１
１と第１のバイナリカウンタ４１２と第２のバイナリカ
ウンタ４１３と第３のバイナリカウンタ４１４の出力の
論理積をとり、この結果をパルス発信器４１の出力パル
ス４１−１として出力する。また、第２の実施の形態の
パルス発信器では、もう１つの出力４１−２として、ク
ロック４１１の出力を出力する。
図５を用いて説明する。パルス発信器４１は、クロック
４１１と第１のバイナリカウンタ４１２と第２のバイナ
リカウンタ４１３と第３のバイナリカウンタ４１４とア
ンド回路４１５とからなる。クロック４１１は、高周波
発信を行うクロックで、例えば１６ＫＨｚの発信を行
う。第１のバイナリカウンタ４１２は、クロック４１１
の発信周波数１６ＫＨｚを１／２の周波数８ＫＨｚに分
周する。同様にして、第２のバイナリカウンタ４１３は
４ＫＨｚに分周し、第３のバイナリカウンタ４１４は２
ＫＨｚに分周する。アンド回路４１５は、クロック４１
１と第１のバイナリカウンタ４１２と第２のバイナリカ
ウンタ４１３と第３のバイナリカウンタ４１４の出力の
論理積をとり、この結果をパルス発信器４１の出力パル
ス４１−１として出力する。また、第２の実施の形態の
パルス発信器では、もう１つの出力４１−２として、ク
ロック４１１の出力を出力する。
【００３２】次に、第２の実施の形態の動作について図
６を用いて説明する。先ず、通常運転時は、操作回路５
１から停止信号５１−１は出力されないので、パルス発
信器４１の出力であるキャリアパルス４１−２と操作回
路５１の出力である停止信号５１−１の論理積は、”
０”であるので、ゲート制御回路４４は動作しない。よ
って、この場合は第１の実施の形態と同様の動作が行わ
れる。
６を用いて説明する。先ず、通常運転時は、操作回路５
１から停止信号５１−１は出力されないので、パルス発
信器４１の出力であるキャリアパルス４１−２と操作回
路５１の出力である停止信号５１−１の論理積は、”
０”であるので、ゲート制御回路４４は動作しない。よ
って、この場合は第１の実施の形態と同様の動作が行わ
れる。
【００３３】次に、操作回路５１から停止信号５１−１
が出力された場合は、パルス発信器４１の出力であるキ
ャリアパルス４１−２と操作回路５１の出力である停止
信号５１−１の論理積に応じてゲート制御回路４４が動
作する。
が出力された場合は、パルス発信器４１の出力であるキ
ャリアパルス４１−２と操作回路５１の出力である停止
信号５１−１の論理積に応じてゲート制御回路４４が動
作する。
【００３４】つまり、Ｃの時点で操作回路５１が停止信
号５１−１を出力すると、アンド回路５２は、パルス発
信器４１の出力であるキャリアパルス４１−２と操作回
路５１の出力である停止信号５１−１の論理積をとり、
ゲート制御回路４４はアンド回路５２の出力に従って信
号を出力する。ゲート制御回路４４の出力は、オア回路
４２１とオア回路４３１に入力され、サイリスタ１１と
サイリスタ１２にゲート信号が与えられる。つまり、同
一相の高圧側アームと低圧側アームのサイリスタに同時
にゲートパルスが与えられる。
号５１−１を出力すると、アンド回路５２は、パルス発
信器４１の出力であるキャリアパルス４１−２と操作回
路５１の出力である停止信号５１−１の論理積をとり、
ゲート制御回路４４はアンド回路５２の出力に従って信
号を出力する。ゲート制御回路４４の出力は、オア回路
４２１とオア回路４３１に入力され、サイリスタ１１と
サイリスタ１２にゲート信号が与えられる。つまり、同
一相の高圧側アームと低圧側アームのサイリスタに同時
にゲートパルスが与えられる。
【００３５】このとき、パルス発信器４１と操作回路５
１とは非同期であるので図２に示すように直流電圧が負
の期間に停止信号５１−１が発生することがある。直流
電圧が負の期間はサイリスタは点弧しないので、ゲート
制御回路４４の出力は少なくとも１／４サイクル以上必
要である。
１とは非同期であるので図２に示すように直流電圧が負
の期間に停止信号５１−１が発生することがある。直流
電圧が負の期間はサイリスタは点弧しないので、ゲート
制御回路４４の出力は少なくとも１／４サイクル以上必
要である。
【００３６】時点Ｄに至り直流電圧が正となりサイリス
タ１１、サイリスタ１２が点弧するのに充分な値に達す
るとそれぞれのサイリスタが点弧し直流リアクトル４の
電流は、直流リアクトル４−サイリスタ１１、サイリス
タ１２一直流電流変流器６−サイリスタ整流器のループ
で環流し、コンデンサ２１への出力電流は遮断されるた
め図示の様に減衰する。コンデンサ２１の電荷は抵抗２
２を介して放電するため図示の様に徐々に減衰し過電圧
は発生しない。
タ１１、サイリスタ１２が点弧するのに充分な値に達す
るとそれぞれのサイリスタが点弧し直流リアクトル４の
電流は、直流リアクトル４−サイリスタ１１、サイリス
タ１２一直流電流変流器６−サイリスタ整流器のループ
で環流し、コンデンサ２１への出力電流は遮断されるた
め図示の様に減衰する。コンデンサ２１の電荷は抵抗２
２を介して放電するため図示の様に徐々に減衰し過電圧
は発生しない。
【００３７】これにより、短絡サイリスタを別に設ける
ことなく、サイリスタ変換器の停止時に出力電圧の過電
圧を防止することができる。また、第１の実施の形態に
比べパルス幅が小さくなるので、図示しないパルストラ
ンスを小形化することができる。
ことなく、サイリスタ変換器の停止時に出力電圧の過電
圧を防止することができる。また、第１の実施の形態に
比べパルス幅が小さくなるので、図示しないパルストラ
ンスを小形化することができる。
【００３８】次に、本発明の第３の実施の形態について
説明する。図７は、本発明の第３の実施の形態の構成図
であり、図３に示した第２の実施の形態と同一要素につ
いては同一符号を付し説明を省略する。
説明する。図７は、本発明の第３の実施の形態の構成図
であり、図３に示した第２の実施の形態と同一要素につ
いては同一符号を付し説明を省略する。
【００３９】図７において、図３に示した第２の実施の
形態と異なる点は、アンド回路４４の一方の入力を、パ
ルス発信器４１の出力４１−１を時間遅れ回路５３によ
り電気角度で９０度から１８０度相当の期間の信号とし
た点である。
形態と異なる点は、アンド回路４４の一方の入力を、パ
ルス発信器４１の出力４１−１を時間遅れ回路５３によ
り電気角度で９０度から１８０度相当の期間の信号とし
た点である。
【００４０】時間遅れ回路５３は、パルス発信器４１か
らの信号４１−１より位相が電気角度で９０度から１８
０度相当の期間の信号５３−１を発生する。この時間遅
れ回路５３の出力は、図８にあるように直流電圧が正の
期間に”１”となる。
らの信号４１−１より位相が電気角度で９０度から１８
０度相当の期間の信号５３−１を発生する。この時間遅
れ回路５３の出力は、図８にあるように直流電圧が正の
期間に”１”となる。
【００４１】停止時には、この信号５３−１と停止信号
５１−１との論理積をとり、ゲート制御回路４４により
任意の期間サイリスタ１１、サイリスタ１２ヘゲートパ
ルスを印加すると、それぞれのサイリスタが点弧し直流
リアクトル４の電流は、直流リアクトル４−サイリスタ
１１、サイリスタ１２一直流電流変流器６−サイリスタ
整流器のループで環流し、コンデンサ２１への出力電流
は遮断されるため図示の様に減衰する。コンデンサ２１
の電荷は抵抗２２を介して放電するため図示の様に徐々
に減衰し過電圧は発生しない。
５１−１との論理積をとり、ゲート制御回路４４により
任意の期間サイリスタ１１、サイリスタ１２ヘゲートパ
ルスを印加すると、それぞれのサイリスタが点弧し直流
リアクトル４の電流は、直流リアクトル４−サイリスタ
１１、サイリスタ１２一直流電流変流器６−サイリスタ
整流器のループで環流し、コンデンサ２１への出力電流
は遮断されるため図示の様に減衰する。コンデンサ２１
の電荷は抵抗２２を介して放電するため図示の様に徐々
に減衰し過電圧は発生しない。
【００４２】これにより、短絡サイリスタを別に設ける
ことなく、サイリスタ変換器の停止時に出力電圧の過電
圧を防止することができる。また、停止信号発生後、サ
イリスタが点弧可能な直流電圧が正の期間にのみ、直流
電流還流のためのゲートパルスを印加することができ
る。
ことなく、サイリスタ変換器の停止時に出力電圧の過電
圧を防止することができる。また、停止信号発生後、サ
イリスタが点弧可能な直流電圧が正の期間にのみ、直流
電流還流のためのゲートパルスを印加することができ
る。
【００４３】次に、本発明の第４の実施の形態について
説明する。図９は、本発明の第４の実施の形態の構成図
であり、図３に示した第２の実施の形態と同一要素につ
いては同一符号を付し説明を省略する。
説明する。図９は、本発明の第４の実施の形態の構成図
であり、図３に示した第２の実施の形態と同一要素につ
いては同一符号を付し説明を省略する。
【００４４】図９において、図３に示した第２の実施の
形態と異なる点は、分圧抵抗器７１、７２からなる電圧
変成器７と電圧検出回路７３を設け、電圧検出回路７３
の出力を、パルス発信器４１のキャリアパルス４１−２
の代わりに、アンド回路５２の一方の入力とした点であ
る。
形態と異なる点は、分圧抵抗器７１、７２からなる電圧
変成器７と電圧検出回路７３を設け、電圧検出回路７３
の出力を、パルス発信器４１のキャリアパルス４１−２
の代わりに、アンド回路５２の一方の入力とした点であ
る。
【００４５】電圧検出回路７３は、直流電圧を検出し、
図１０のように直流電圧が正の期間に”１”を出力す
る。停止時には、この電圧検出回路７３の出力７３−１
と停止信号５１−１との論理積をとり、ゲート制御回路
４４により任意の期間サイリスタ１１、サイリスタ１２
ヘゲートパルスを印加すると、それぞれのサイリスタが
点弧し直流リアクトル４の電流は、直流リアクトル４−
サイリスタ１１、サイリスタ１２一直流電流変流器６−
サイリスタ整流器のループで環流し、コンデンサ２１へ
の出力電流は遮断されるため図示の様に減衰する。コン
デンサ２１の電荷は抵抗２２を介して放電するため図示
の様に徐々に減衰し過電圧は発生しない。
図１０のように直流電圧が正の期間に”１”を出力す
る。停止時には、この電圧検出回路７３の出力７３−１
と停止信号５１−１との論理積をとり、ゲート制御回路
４４により任意の期間サイリスタ１１、サイリスタ１２
ヘゲートパルスを印加すると、それぞれのサイリスタが
点弧し直流リアクトル４の電流は、直流リアクトル４−
サイリスタ１１、サイリスタ１２一直流電流変流器６−
サイリスタ整流器のループで環流し、コンデンサ２１へ
の出力電流は遮断されるため図示の様に減衰する。コン
デンサ２１の電荷は抵抗２２を介して放電するため図示
の様に徐々に減衰し過電圧は発生しない。
【００４６】これにより、短絡サイリスタを別に設ける
ことなく、サイリスタ変換器の停止時に出力電圧の過電
圧を防止することができる。また、停止信号発生後、サ
イリスタが点弧可能な直流電圧が正の期間にのみ、直流
電流還流のためのゲートパルスを印加することができ
る。
ことなく、サイリスタ変換器の停止時に出力電圧の過電
圧を防止することができる。また、停止信号発生後、サ
イリスタが点弧可能な直流電圧が正の期間にのみ、直流
電流還流のためのゲートパルスを印加することができ
る。
【００４７】また、ここでは、直流電圧を検出し停止信
号との論理和を取るようにしたが、直流電圧の代わりに
サイリスタ１１、サイリスタ１２の順方向電圧を検出し
この信号と停止信号との諭理積をとり、ゲート制御回路
４４により任意の期間サイリスタ１１、サイリスタ１２
ヘゲートパルスを印加すると、それぞれのサイリスタが
点弧し直流リアクトル４の電流は、直流リアクトル４−
サイリスタ１１、サイリスタ１２一直流電流変流器６−
サイリスタ整流器のループで環流し、コンデンサ２１へ
の出力電流は遮断されるため減衰する。コンデンサ２１
の電荷は抵抗２２を介して放電するため徐々に減衰し過
電圧は発生しない。
号との論理和を取るようにしたが、直流電圧の代わりに
サイリスタ１１、サイリスタ１２の順方向電圧を検出し
この信号と停止信号との諭理積をとり、ゲート制御回路
４４により任意の期間サイリスタ１１、サイリスタ１２
ヘゲートパルスを印加すると、それぞれのサイリスタが
点弧し直流リアクトル４の電流は、直流リアクトル４−
サイリスタ１１、サイリスタ１２一直流電流変流器６−
サイリスタ整流器のループで環流し、コンデンサ２１へ
の出力電流は遮断されるため減衰する。コンデンサ２１
の電荷は抵抗２２を介して放電するため徐々に減衰し過
電圧は発生しない。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
進相性の負荷に接続されたサイリスタ変換器において、
停止時にサイリスタ変換器を構成する同一相の高圧側ア
ームと低圧側アームのサイリスタに同時にゲートパルス
を印加し直流電流を環流することにより、出力電圧の過
電圧を防止することができる。
進相性の負荷に接続されたサイリスタ変換器において、
停止時にサイリスタ変換器を構成する同一相の高圧側ア
ームと低圧側アームのサイリスタに同時にゲートパルス
を印加し直流電流を環流することにより、出力電圧の過
電圧を防止することができる。
【図１】 本発明の第１の実施の形態の構成図。
【図２】 本発明の第１の実施の形態の動作説明図。
【図３】 本発明の第２の実施の形態の構成図。
【図４】 本発明のパルス発信器の構成図。
【図５】 本発明のパルス発信器の動作説明図。
【図６】 本発明の第２の実施の形態の動作説明図。
【図７】 本発明の第３の実施の形態の構成図。
【図８】 本発明の第３の実施の形態の動作説明図。
【図９】 本発明の第４の実施の形態の構成図。
【図１０】 本発明の第４の実施の形態の動作説明図。
【図１１】 従来のサイリスタ変換器の構成図。
【図１２】 従来のサイリスタ変換器の動作説明図。
【符号の説明】 １・・・サイリスタ変換器 ２・・・進相性負荷
（オゾン発生器） ３・・・サイリスタ整流器 ４・・・直流リアク
トル ５・・・短絡サイリスタ ６・・・直流電流変流器 ７・・・電圧変成器 １１〜１４・・・サイリスタ ２１・・・コンデンサ ２２・・・抵抗 ３１・・・電流基準値設定器 ３２・・・電流圧検
出回路 ３３・・・加算器 ３４・・・電流制御
調整器 ３５・・・位相制御回路 ４１・・・パルス発
振器 ４２〜４４・・・ゲート制御回路 ４２１，４３１・・
・オア回路 ５１・・・操作回路 ５２・・・アンド回
路 ５３・・・時間遅れ回路
（オゾン発生器） ３・・・サイリスタ整流器 ４・・・直流リアク
トル ５・・・短絡サイリスタ ６・・・直流電流変流器 ７・・・電圧変成器 １１〜１４・・・サイリスタ ２１・・・コンデンサ ２２・・・抵抗 ３１・・・電流基準値設定器 ３２・・・電流圧検
出回路 ３３・・・加算器 ３４・・・電流制御
調整器 ３５・・・位相制御回路 ４１・・・パルス発
振器 ４２〜４４・・・ゲート制御回路 ４２１，４３１・・
・オア回路 ５１・・・操作回路 ５２・・・アンド回
路 ５３・・・時間遅れ回路
Claims (5)
- 【請求項１】 複数のサイリスタから構成される高圧側
アームと低圧側アームを有し、進相性の負荷に接続され
るサイリスタ変換器において、運転停止時には前記高圧
側アームと前記低圧側アームの同一相のサイリスタに直
流電圧サイクルの１／４サイクル以上の期間、ゲートパ
ルスを印加することを特徴とするサイリスタ変換器。 - 【請求項２】 複数のサイリスタから構成される高圧側
アームと低圧側アームを有し、進相性の負荷に接続され
るサイリスタ変換器において、運転停止時には前記高圧
側アームと前記低圧側アームの同一相のサイリスタに直
流電圧サイクルの１／４サイクル以上の期間、所定の間
隔で任意のパルス幅のゲートパルスを印加することを特
徴とするサイリスタ変換器。 - 【請求項３】 複数のサイリスタから構成される高圧側
アームと低圧側アームを有し、進相性の負荷に接続され
るサイリスタ変換器において、前記サイリスタへのスイ
ッチング指令より位相が電気角度で９０度から１８０度
相当の期間の時間遅れ信号を生成し、運転停止時には前
記時間遅れ信号と運転停止信号との論理積が成り立つと
前記高圧側アームと前記低圧側アームの同一相のサイリ
スタに任意のパルス幅のゲートパルスを印加することを
特徴とするサイリスタ変換器。 - 【請求項４】 複数のサイリスタから構成される高圧側
アームと低圧側アームを有し、進相性の負荷に接続され
るサイリスタ変換器において、直流電圧を検出し、運転
停止時には前記直流電圧の正信号と運転停止信号との論
理積が成り立つと前記高圧側アームと前記低圧側アーム
の同一相のサイリスタに任意のパルス幅のゲートパルス
を印加することを特徴とするサイリスタ変換器。 - 【請求項５】 複数のサイリスタから構成される高圧側
アームと低圧側アームを有し、進相性の負荷に接続され
るサイリスタ変換器において、前記サイリスタに印加さ
れる電圧を検出し、運転停止時には前記サイリスタに印
加される順方向電圧信号と運転停止信号との論理積が成
り立つと前記高圧側アームと前記低圧側アームの同一相
のサイリスタに任意のパルス幅のゲートパルスを印加す
ることを特徴とするサイリスタ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9269453A JPH11113264A (ja) | 1997-10-02 | 1997-10-02 | サイリスタ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9269453A JPH11113264A (ja) | 1997-10-02 | 1997-10-02 | サイリスタ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11113264A true JPH11113264A (ja) | 1999-04-23 |
Family
ID=17472654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9269453A Pending JPH11113264A (ja) | 1997-10-02 | 1997-10-02 | サイリスタ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11113264A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010039138A (ko) * | 1999-10-29 | 2001-05-15 | 이구택 | 단상전파 위상제어정류기의 에스씨알 게이트 트리거 방법 |
-
1997
- 1997-10-02 JP JP9269453A patent/JPH11113264A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010039138A (ko) * | 1999-10-29 | 2001-05-15 | 이구택 | 단상전파 위상제어정류기의 에스씨알 게이트 트리거 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4833586A (en) | PWM control for power converter system utilizing pulse dropping at minimum pulse widths | |
| EP3068023B1 (en) | Inrush limiter for motor drive ac/ac power converters | |
| EP1411624B1 (en) | Power inverter | |
| JPH04138068A (ja) | インバータ装置の駆動回路 | |
| US3718853A (en) | Pulse width limiting means for inverter circuits | |
| US4336585A (en) | Selective commutation for an inverter | |
| US5687069A (en) | Rectifier bridge apparatus | |
| US5654625A (en) | Switching circuit for a reactive power compensation device having synchronized on and off switching | |
| US4309751A (en) | Method and apparatus for controlling current type inverters | |
| JPH11113264A (ja) | サイリスタ変換器 | |
| GB2051507A (en) | Selective commutation circuit for an inverter | |
| US4366531A (en) | Phase control for a multiple phase SCR chopper | |
| US4247887A (en) | AC--AC Converter device | |
| JP2000287453A (ja) | 多重電力変換装置 | |
| JP2000078760A (ja) | 充電装置の故障検出回路 | |
| JP2760582B2 (ja) | 定電圧定周波数電源装置 | |
| JP2005278304A (ja) | 電力供給装置 | |
| JPH04275071A (ja) | Ｇｔｏインバータ装置 | |
| JPS62135269A (ja) | 突入電流防止回路 | |
| SU1473041A1 (ru) | Устройство дл переключени ступени многомостового тиристорного преобразовател | |
| JP2002354832A (ja) | 電力変換装置 | |
| JP3251805B2 (ja) | Ｎｐｃインバータ装置及びその制御方法 | |
| RU151550U1 (ru) | Система управления поэтапным переключением обмоток шунтового трансформатора фазоповоротного устройства | |
| JPH0982483A (ja) | ランプ点灯用電源 | |
| JPH03204707A (ja) | 交流電力位相制御回路 |