JPS62135269A - 突入電流防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は商用交流を入力とするコンデンサインプット型
回路の突入電流防止回路に係り、特に商用交流の短い瞬
断にも有効に動作する突入電流防止回路に関する。

〔発明の背景〕

従来のスイッチング電源などの商用交流を入力とするコ
ンデンサインプット型回路の突入電流防止回路としては
、たとえば「スイッチングレギュレータの設計法とパワ
ーデバイスの使い方」昭和５６年６月、誠文堂新光社発
行、ｐ、１５４〜１５５などに示されるように、入力源
に対して入力コンデンサと直列に抵抗とスイッチ素子の
並列回路を接続し、入力源が接続された過渡期に抵抗を
介する一方で定常時にはスイッチ素子を介して通電する
ようにした回路が知られている。

しかしこの従来回路では、スイッチ素子の投入・切断の
タイミングが重要で、そのタイミングがずれたりすると
目的とする突入電流の防止機能を果さない。このためこ
の回路を十分に機能させるには入力源あるいはそれと同
等のものを監視し、適切な投入・切断の制御を行う必要
があるが、その点についての配慮が十分になされておら
ず、特に商用交流入力の比較的短い瞬断まで注意をはら
った投入・切断の制御がなされていない問題点があった
。

〔発明の目的〕

本発明の目的はスイッチング電源などの商用交流を入力
とするコンデンサインプット型回路において、商用交流
入力のいかなる瞬断にも十分対応できる突入電流防止回
路を提供するにある。

〔発明の概要〕

本発明は、従来の人力コンデンサと直列に接続された突
入電流制限素子とその素子短絡回路に、商用交流入力の
周波数と同期したパルスを発生するパルス発生回路と、
そのパルス入力の有無により上記電流制限素子を接続ま
たは短絡せしめる駆動回路とを具備させることにより、
商用又流入力のいかなる瞬断にも対応できるようにした
突入電流防止回路である。

〔発明の実施例〕 以下に本発明の実施例を第１図ないし第４図により説明
する。

第１図は本発明によるスイッチング電源回路の突入電流
防止回路の一実施例を示す回路図である一本実施例は本
発明のスイッチング電源回路への適用例で、１は入カブ
ラグ（コンセント）２人はパルス発生回路、２は整流ダ
イオードスタック、３は抵抗、４はツェナダイオード、
５はホトカプラ、６Ａはスイッチング電源回路（従来回
路）、６は整流ダイオードスタック。

７は抵抗（電流制限素子）、８は入力コンデンサ、９は
ダイオード、１０はトランス、１１はダイオード、１２
はチョークコイル、１３はダイオード。

１４はコンデンサ、１５はトランジスタ、１６はサイリ
スタ（短絡回路）、１７は電源出力安定化制御回路、１
８は抵抗、１９はトランジスタ、２０Ａは駆動回路、　
２０Ｆｉリトリガブルワンシヨツトマルチバイブレータ
、　２１　、２２はインバータ、２３ｉｊナントゲート
、２４はインバータ、Ａは飛越し記号である。

まずスイッチング電源回路（従来回路）６Ａにおいて、
入カブラグ１よりの商用交流人力Ｖｉｎは整流ダイオー
ドスタック６８介し、入力コンデンサ８に未安定の直流
として充電される。

この直流光＊Ｓ圧は電源出力安定化制御回路１７によっ
て駆動されるスイッチングトランジスタ１５により高周
波電圧４こ変換され、トランス１０を介して２次側へ転
送されたのちダイオード１１゜１３とチョークコイル１
２と出力平滑コンデンサ１４により平滑されて再度直流
に戻される。この直流出力電圧Ｖｏｕｔは出力電圧安定
化のため制御回路１７にフィードバックされる。本電源
回路６Ａには突入電流防止回路として、入力コンデンサ
８に直列に抵抗（電流制限素子）７とそれに並列なサイ
リスタ（短絡回路）１６が接続されており、スイッチン
グトランジスタ１５の動作時にはトランス１０を介して
サイリスタ１６のゲート駆動がかかり抵抗７が短絡する
。まなトランジスタ１５の非動作時にはサイリスタ１６
が遮断して抵抗７が接続される。

本電源回路６Ａにおいて突入電流が発生するのは２つの
場合がある。その第１は入カブラグ１を商用交流供給部
に入れた場合（商用交流入力投入時）で、第２は商用交
流人力Ｖｉｎが瞬断して回復する場合（商用交流入力瞬
断時）である。まず第１の場合には従来回路で十分な対
策がなされている。すなわち商用交流投入直後には入力
コンデンサ８の充電電圧が低い状態にあり、サイリスタ
１６は次のようにして駆動できない。もし制御回路１７
の制御系がこの充ｉｔ圧を入力としてＤＣ−ＤＣｆ換さ
れた出力で動作しているとすると、制御系が完全に動作
できるまでの電圧がないためスイッチングトランジスタ
１５を駆動することができず、よってサイリスタ１６の
駆動はない。また仮りにトランジスタ１５を駆動できた
としても、サイリスタ１６の駆動電圧がトランス１０の
巻数比で決まり、そもそも入力コンデンサ８の充電電圧
が低い状態ではサイリスタ１６を駆動できるだけの電力
を供給できない。

さらに笑際上は市販の電源出力安定化制御用ＩＣ（制御
回路１７の１構成部分）には次のようなソフトスタート
機能を外部より付加することが可能で、このソフトスタ
ート機能を付加すればより完全に第１の場合の突入電流
に対策できる。このソフトスタート機能はトランジスタ
１５の駆動用始信号を受けてから任意の所定時間待って
動作を開始しかつ時比率も徐々に太きくしていく機能で
、このソフトスタート機能ｌこよりトランジスタ１５の
動作がさらに遅れるとさらに時比率が徐々に大きくなる
ことになり、その初期段階ではサイリスタ１６の駆動電
力が十分でない。このような内容でサイリスタ１６が駆
動可能な状態になった時にはすでにコンデンサ８の充、
戎電圧が定常状態になっている。

つぎのｉ！！２の場合には上記した内容の従来回路だけ
では十分な対策がなされない。すなわち商用交流入力が
中断して入力コンデンサ８の充電電圧が低下しはじめる
と、トランジスタ１５の動作は出力電圧を確保すべく時
比率が最大の状態になっており、入力コンデンサ８の充
電電圧が相当に低下しないとサイリスタ１６を停止でき
ない。よって短い瞬断後に正規に回復した場合には従来
回路のみでは突入電流の抑制力はない。

このため本発明ではこの第２の場合であってかつ短い瞬
断に対しても次のようにして突入電流の抑制力をもたせ
る。

本発明ｌこよれば、このため上記の従来回路に整流ダイ
オードスタック２と抵抗３とツェナーダイオード４とフ
ォトカプラー５のほか抵抗１日とトランジスタ１９を含
む商用交流入力を監視してその周波数と同期したパルス
を作るパルス発生回路２Ａと、その出力（飛越し記号Ａ
）に接続されるワンショットマルチバイブレータ２０と
インバータ２１　、２２．２４とナントゲート２３を含
むワンショットマルチバイブレータ２０の設定時間以上
リトリガパルス入力がないと制御回路１７を動作させる
回路を制御回路１７に付加し九駆動回路２０Ａとが具備
される。

第２図は第１図の各部動作の信号波形タイミングチャー
トである。第２図において、Ｖｉｎは商用交流人力Ｖｉ
ｎの波形、　Ｖａはパルス発生回路２Ａの出力パルス信
号Ｖａの波形、Ｖｂはインバータ２４の出力信号■の波
形、　Ｖｃはワンショットマルチバイブレータ２０の出
力信号Ｖｃの波形、　Ｖｄはインバータ２２の出力信号
Ｖｄの波形、　Ｖｅはす／ドゲート２６の出力信号Ｖｅ
の波形、　Ｖｆは制御回路１７の出力信号Ｖｆの波形で
ある。第２図により第１図の本発明による上記第２の場
合の商用交流入力の瞬断時の動作について次に説明する
。第１図のパルス発生回路２Ａの整流ダイオードスタッ
ク２と抵抗５とツェナダイオード４とホトカプラ５の回
路で第２図の波形Ｖｉｎのような商用交流人力ｖｉｎを
監視し、正常入力の場合にはホトカプラ５の受光トラン
ジスタの出力により低圧直流電源Ｖｃｃに接続の抵抗１
８とトランジスタ１９を介して第２図の波形Ｖａの商用
交流人力Ｖｉｎの交流周波数に同期したパルス信号Ｖａ
が得られる。第２図の波形Ｖｉｎの期間τ１は商用交流
人力Ｖｉｎの瞬断を示す。駆動回路２０Ａは上記パルス
信号Ｖａを入力としてまず第２図の波形ｖｂのインバー
タ２４の出力信号Ｖｂを得る。リトリガブルワンショツ
トマルチバイブレータ２０はこのインバータ２４の出力
信号ｖｂをトリガパルス入力として第２図の波形Ｖｃの
所定の設定時間の出力信号Ｖｃを出力する。この出力信
号Ｖｃより第２図の波形Ｖｄのインバータ２２の出力信
号Ｖｄが得られ、さらにこの出力信号Ｖｄと第１図のイ
ンバータ２１の波形Ｒｗｖａの出力信号より第２図の波
形Ｖｅのナントゲート２３の出力信号Ｖｅ％得る。この
出力信号Ｖｅを入力として電源出力安定化制御回路１７
はその出力信号Ｖｆを制御される。すなわち第２図の波
形Ｖｅの出力信号ＶｅがローレベルゝＬ″のときに第２
図の波形Ｖｆの制御回路１７の出力信号Ｖｆはオフし、
逆に出力信号Ｖｅがノ・イレペル′Ｈ“のときに制御回
路１７の出力信号Ｖｆはオンする。ｆＣだし制御回路１
７のソフトスタート機能により第２図の波形Ｖｅの出力
信号Ｖｅがローレベル′Ｌ″からノ・イレペル′Ｈ“に
なっても、所定の時間遅れτ３をともなって制御回路１
７の出力信号Ｖｆがオンすることになる。なお第２図の
波形Ｖｆの出力信号Ｖｆの期間τ２は８１！２図の波形
Ｖｉｎの商用交流入力Ｖｉｎに期間τ１の瞬断があって
も、瞬断開始時点からの期間τ２ではワンショットマル
チバイブレータ２０の設定時間に対応して瞬断がなかっ
たように動作して該期間τ２は許容瞬断時間を意味する
。この制御回路１７の出力信号Ｖｆのオフ期間にスイッ
チングトランジスタ１５の動作を停止させ、これにより
サイリスタ１６の動作が停止して抵抗７が接続されるこ
とになり、商用交流入力瞬断後の回復時の突入電流はそ
の波高値が制限される。

以上のようにして本実施例によれば、従来の抵抗（電流
制限素子）７とその短絡回路（サイリスタ）１６を宮む
スイッチング電源回路６Ａに商用交流入力を監視して商
用交流周波数に同期したパルス信号を発生するパルス発
生回路２Ａと、そのパルス信号の有無によりスイッチン
グトランジスタ１５シタがってサイリスタ１６８制御し
て入力コンデンサ８と直列に抵抗（ｉｔ電流制限素子７
を接続あるいは抵抗７を短絡させるようにした従来の電
源出力安定化回路１７を含む駆動回路２０Ａとを具備す
ることにより、商用交流入力の短い瞬断時にも許容瞬断
時間以上であれば必らずトランジスタ１５シたがってサ
イリスタ１６の動作を停止させて抵抗７そ接続ぜしめ１
実に突入電流を制限できる。なお上記実施例では電流制
限素子は抵抗７として説明したが、抵抗に限らずたとえ
ばサーミスタなどであってもよい。またその短絡回路も
サイリスタ１６としたが、たとえばトライアックやリレ
ーやトランジスタなどであってよい。

第３図は本発明によるスイッチング電源回路の突入電流
防止回路の他の実施例を示す部分回路図である。本実施
例は本発明の第１図と同様のスイッチング電源回路への
他の適用例で、２Ｂはパルス発生回路、６Ｂは＠１図と
同様のスイッチング電源回路（従来回路）の入力部、２
５はトランス、２６は整流ダイオードスタック、２７゜
２８．２９は抵抗、３０はトランジスタである。なお各
図面を通じて同一符号１＋は記号は同一または相轟部分
を示すものとする。第３図のパルス発生回Ｍ２Ｂは第１
図のパルス発生回路２Ａが１−２次回路間の絶縁の之め
にホトカブラ５を用いたのに対してトランス２５を用い
て同一目的を達成している。その他は第１図と同様であ
る。

上記の２つの実施例はスイッチング電源回路への適用例
であるが、本発明はこれに限らず一般的に商用交流など
を入力とするコンデンサインプット型回路であれば同様
に適用可能である。

第４図は本発明による一般的な商用交流を入力とするコ
ンデンサインブッ）ｆｆ１回路の突入電流防止回路のさ
らｌこ他の実施例を示すブロック図である。＠４図にお
いて、７ＡＦｉ電流制限素子、１６ＡＶｉその短絡素子
（短絡回路）、２Ｃは本発明によるパルス発生回路、２
０Ｂは同じく短絡素子粗動回路、３１Ｖｉ負荷回路、５
２は入力（電源電圧）過渡期の短絡素子駆動回路の誤動
作防止回路である。

第４図の入カブラグ１よりの商用交流入力ＶｉｎＦｉｉ
流ダイオードスタック６を介し、負荷回路３１の入力コ
ンデンサ８に未安定な直流として充電される。この商用
交流入力投入時などの入力（電源電圧）過渡期にに入力
過渡期の短絡素子駆動回路の誤動作防止回路３２の出力
信号により、短絡素子駆動回路２０Ｂが短絡素子１６Ａ
を動作させることなく、電流制限素子３１が入力コンデ
ンサ８に直列に確実に接続されて突入電流が制限される
。一方の商用交流入力の交流周波数に同期したパルス信
号を発生するパルス発生回路２Ｃは商用交流人力Ｖｉｎ
を監視し、正常入力の場合には交流周波数に同期したパ
ルス信号を発生する。このパルス信号の有無により短絡
素子駆動回路２０Ｂは短絡素子１６Ａ８オンまたはオフ
して、電流制限素子７Ａを短絡または接続することによ
り、商用交流入力の瞬断後の回復時の突入電流が制限さ
れる□との瞬断後の回復時にも短絡素子駆動回路２０Ｂ
のソフトスタート機能により、または駆動回路の誤動作
防止回路３２の出力信号などにより、短絡素子駆動回路
２０Ｂは所定の時間遅れをもって短絡素子１６Ａをオン
して電流制限素子７Ａを短絡する。このようにして商用
交流入力の短い瞬断ても許容瞬断時間以上であれば電流
制限素子７Ａを接続して陪断後の回復時の突入電流も確
実に制限できる０〔発明の効果〕 以上のように本発明によれば、商用交流を入力とするコ
ンデンサインプット型回路において曲用交流の中断時に
もＵ１ｇ実に突入電流の波高値を抑えることができるの
で、電流ザージによる回路素子の破壊や劣化を防止でき
る効果がある０

【図面の簡単な説明】

第１図は本発明による突入電流防止回路の一冥施例を示
す回路図、第２図は第１図の各部信号波形タイミングチ
ャート、第３図は本発明による他の実施例を示す部分回
路図、第４図は本発明ｔこよるさらに他の実施例を示す
ブロック図である。 １・・・入カブラグ　２Ａ、２Ｂ、２Ｃ・・・パルス発
生回路　２・・・整流ダイオードスタック３・・・抵抗
　４・・・ツェナダイオード　５・・・ホトカプラ　６
Ａ・・・スイッチング電源回路　６・・・整流ダイオー
ドスタック　７・・・電流制限素子（抵抗）　　７Ａ・
・・電流制限素子　８・・・入力コンデンサ　１０・・
・トランス　１５・・・スイッチングトランジスタ　１
６・・・短絡回路（サイリスタ）１６Ａ・・・短路回路
（短絡素子）１７・・・電源出力安定化制御回路　２０
Ａ・・・駆動回路　２０Ｂ・・・短絡素子駆動回路　２
０・・・ワンショットマルチバイブレータ　２５・・・
トランス　′５２・・・入力過渡期の短絡素子駆動回路
の誤動作防止回路 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 商用交流入力を整流手段を介して入力する入力コンデン
   サを有するコンデンサインプット型回路において、上記
   整流手段と入力コンデンサ間に該入力コンデンサと直列
   に接続される電流制限素子と、該電流制限素子と並列に
   設けられる短絡回路と、上記商用交流入力を監視して正
   常時に該商用交流周波数に同期したパルスを発生するパ
   ルス発生回路と、該パルスを入力して該パルス入力がな
   くなつた時点から所定時間経過した時点で上記短絡回路
   を開路するとともに該パルス入力が再開した時点から所
   定時間遅れをもつて上記短絡回路を閉路する駆動回路と
   を具備して成る突入電流防止回路。