JPH11112594A - 複数位相アナログ−ディジタル変換に先だってヒルバート変換を取る帯域通過位相トラッカー - Google Patents

Abstract

(57)【要約】 【課題】 ディジタルＴＶ受信機に有用なラジオ受信機
回路を提供する。 【解決手段】 隣接したチャネルに含まれた信号からの
干渉を同時に取り除く間に中間符号誤りを最小化するた
めに受信器の振幅と位相特性を全て制御することにおい
て、受信機の帯域幅を定めるためのＳＡＷフィルタリン
グは９１７〜９２３ＭＨｚのＵＨＦ帯域でより容易に行
うことができるという効果をもつ。これは６〜９２０Ｍ
Ｈｚの△ｆ／ｆ比率は実質的に６〜４４ＭＨｚの△ｆ／
ｆ比率より低いからである。また、ＵＨＦ帯域ＩＦ増幅
器５は前記ＳＡＷフィルタ６における挿入損失を保障す
るための利得を提供する。前記増幅器５の利得を制御し
ないことは前記増幅器６をして前記ＳＡＷフィルタ６が
最適電源インピダンスで駆動するのをさらに容易にする
効果をもつ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は残留側波帯（ＶＳ
Ｂ）または直角振幅変調（ＱＡＭ）形態の振幅変調され
たラジオ波を用いて伝送されたディジタル信号検出に用
いられる、帯域通過位相トラッカーに関し、前記帯域通
過位相トラッカーはディジタルＴＶ受信機のようなもの
に有用に用いられるものである。

【０００２】

【従来の技術】ＡＴＳＣ（Advanced Television System
Committee）は１９９５年９月１６日に発表されたディ
ジタルＴＶ標準で、ＮＴＳＣ（National Television Sy
stem Committee）がアナログＴＶ空中波放送に現在用い
られている、６ＭＨｚ帯域幅のＴＶチャネル内のディジ
タルＴＶ（ＤＴＶ）信号送信のための残留側波帯（ＶＳ
Ｂ）信号を明示している。前記ＡＴＳＣで標準フィール
ドテストのために使用しているＨＤＴＶ受信機のラジオ
受信機部分は、Zenith電子会社で設計したものである。
前記Zenith受信機における位相トラッキングは同期検出
の後、基底帯域で行われる。ディジタル化は同期検出後
になされる。ＡＴＳＣで認めた前記ディジタル伝送構造
は残留側波帯振幅変調（ＶＳＢ ＡＭ）を用いるために
普遍的ではない。

【０００３】１９９５年１２月２６日に登録された米国
特許第５，４７９，４４９号において、C.B.PatelとA.
L.R.Limbergに許与された“DIGITAL VSB DETECTOR WITH
BANDPASS PHASE TRACKER, AS FOR INCLUSION IN AN HD
TV RECEIVER”という名称のディジタル化は、同期検出
に先だってなされ、位相トラッキングは同期検出に対す
る複素数ディジタル標本を生成する前に中間周波数でな
される。米国特許第５，４７９，４４９から見れば、Ｖ
ＳＢ ＡＭの上側帯域と下側帯域が対称を成さないこと
にも拘わらず、位相トラッキングはＶＳＢ ＡＭ受信機
で同期検出に対する複素数ディジタル標本を生成する前
に中間周波数でなされることができる。狭帯域通過フィ
ルタリングは基底帯域に同期される搬送波を抽出する前
に、上側帯域と下側帯域の対称を成すために行われ、前
記帯域通過トラッカーに対する制御回路を示す。

【０００４】他の方法として、前記搬送波は非対称を成
す上側帯域と下側帯域から抽出されて基底帯域に同期さ
れ、低域通過フィルタリングされて帯域通過トラッカー
に対する制御信号を示し、前記低域通過フィルタの遮断
周波数（cut-off frequency）は前記搬送波側帯域構造
の非対称部分に対する応答のない周波数で極めて低くな
る。また、帯域通過位相トラッカーは中央チャネル搬送
波のＱＡＭによって伝送されたディジタルＴＶ信号を検
出するために有用に用いられるが、これは１９９６年４
月９日に登録された米国特許第５，５０６，６３６号を
もつC.B.PatelとA.L.R.Limbergの“HDTV SIGNAL RECEIV
ER WITH IMAGINARY-SAMPLE-PRESENCE DETECTOR FOR QAM
/VSB MODE”と１９９４年６月２８日にC.B.PatelとA.L.
R.Limbergによって出願されて認められた米国特許出願
第０８／２６６，７５３の“RADIO RECEIVER FOR RECEI
VING BOTH VSB AND QAM DIGITAL HDTV SIGNALS”に示さ
れている。

【０００５】米国特許第５，４７９，４４９は前記虚数
標本を生成するためにヒルバート変換システム機能を有
するディジタルフィルタを用いて前記実数標本を複素標
本に変換した後、前記同位相同期検出結果の側帯域をデ
ィジタル化する。ヒルバート変換は１〜１０ＭＨｚ周波
数でシステム機能をもつＩＦ信号をディジタルフィルタ
リングすることにより行われるが、これは基底帯域でヒ
ルバート変換を行うことより一層簡単なものである。Ｍ
Ｈｚで位相を９０°シフトするために要求される遅延
は、０に近い周波数で位相を９０°に近接するようにシ
フトするために要求される遅延は相当少ない。それに拘
わらず、前記ヒルバート変換フィルタ回路は実質的な量
において使用を避けるほどのディジタルハードウェアを
含んでいる。

【０００６】C.B.PatelとA.L.R.Limbergは前記ヒルバー
ト変換フィルタ回路をＦＩＲまたはＩＩＲディジタルフ
ィルタを使用する差動形９０°位相シフト回路網（diff
erential 90゜ phase shift networks）に置き換えるこ
とを考慮した。１９９６年８月２０日に登録された米国
特許第５，５４８，６１７の“DIGITAL VSB DETECTORWI
TH BANDPASS PHASE TRACKER USING RADER FILTERS, AS
FOR USE IN AN HDTVRECEIVER”において、差動形９０°
位相シフト回路網は、C.M.Raderの著書“A Simple Meth
od for Sampling In-Phase and Quadrature Component
s”、宇宙空間と電子工学システムに関するＩＥＥＥ会
報Ｖｏｌ．ＡＥＳ−２０，Ｎｏ．６（１９８４．１
１），ｐｐ．８２１〜８２４に基づいてＩＩＲディジタ
ルフィルタを使用する。１９９５年１２月２２日に出願
された米国特許出願第０８／５７７，４６９号の“DIGI
TAL VSB DETECTOR WITH BANDPASS PHASE TRACKER USING
NG FILTERS, AS FOR USE IN AN HDTV RECEIVER”にお
いて、差動形９０°位相シフト回路網は１９９１年１１
月２７日に公開されたT.F.S.Ngの英国特許出願２，２２
４，４１０ Ａの“QUADRATURE DEMODULATOR”に基づい
て、一般にＦＩＲディジタルフィルタを使用する。

【０００７】前記ヒルバート変換フィルタ回路は、上述
したように前記受信器に用いられた２次ＩＦ信号上で動
作する単一アナログ−ディジタル変換（ＡＤＣ）によっ
てアナログ−ディジタル変換が行われた後、前記帯域通
過トラッカーでディジタルフィルタとして行われる。前
記２次ＩＦ信号はＴＶ放送チャネル２よりやや下のＶＨ
Ｆ帯域に位置する。一般に帯域通過トラッカーを用いる
ＤＴＶ受信機は３重受信機に設計され、アンテナまたは
ケーブル連結点から受信されたラジオ周波数（ＲＦ）信
号をＴＶ放送チャネル８３よりやや上のＵＨＦ帯域に位
置した第１ＩＦ信号に変換し、増幅されたＵＨＦ第１Ｉ
Ｆ信号を前記ＶＨＦ２次ＩＦ信号に変換し、最終的に増
幅されたＶＨＦ２次ＩＦ信号を基底帯域に同期させるた
めに約１〜１０ＭＨｚ周波数範囲内にある最終ＩＦ信号
に変換する。ディジタル通信受信機で単一ＡＤＣを用い
てアナログ最終ＩＦ信号の実数と虚数成分を変換するた
めに用いられるそれぞれのＡＤＣをマッチングする問題
を解決し、これと同様にこれらＡＤＣに供給されるそれ
ぞれの実数と虚数成分利得をマッチングする問題を解決
した。また、正確に９０°位相整合を行う前記最終ＩＦ
信号の実数と虚数成分を示す問題も解決した。

【０００８】さらに、ディジタル通信受信機で信号をデ
ィジタル化する時、実際はフラッシュアナログ−ディジ
タル変換器を使用しており、１０．７６メガ符号／秒の
符号率と８または１６−レベル符号を使用するＤＴＶ信
号は、非常に異なる動作をフラッシュ変換器に要求す
る。フラッシュ変換器はモノリシック集積回路ダイ（Ｉ
Ｃ ｄｉｅ）内における結合のために相当な量の回路を
もっており、ｎ−ｂｉｔディジタル解像度を成すために
（２ⁿ−１）−抵抗器梯形分配器と（２ⁿ−１）比較器を
使用するが、この時のｎは正の整数である。

【０００９】前記ダイに相当な部分を占めるためにＡＤ
Ｃ費用が高くなる。フラッシュ変換器は帯域通過位相ト
ラッカーを使用する場合、ＶＳＢ ＡＭ ＤＴＶ信号を１
０．７６×１０⁶符号／秒にディジタル化するために受
信機に要求された最小限の２１．５２×１０⁶標本／秒
比率で動作するために、相当量の電力を消耗する。低費
用で使用できる好ましい場合は、複数位相のアナログ−
ディジタル変換から脱皮して電力消費用ＩＣデバイスを
関連技術分野で容易に使用し得るようにする。１０〜１
２ビットのディジタル解像度を２１．５２×１０⁶標本
／秒比率で得、等化フィルタリングをより容易にするた
めに、本発明はフラッシュ変換よりはアナログ−ディジ
タル変換方法の使用を考慮した。本願発明者は、ＤＴＶ
符号率を上回る連続２進近似率（successive binary ap
proximation rates）を求める必要なく、１１または１
２ビットまでの解像度を２４−位相アナログ−ディジタ
ル変換を提供できるようにスタガータイプ（staggere
d）サンプリングに配列された、２４個の連続的な２進
近似タイプ（binary approximation type）ＡＤＣとし
て１つのフラッシュ変換器を置き換えることもできるこ
とを認識した。

【００１０】それぞれのＡＤＣは１／２符号周期区間の
標本をディジタル化する。各ＡＤＣの変換率は前記フラ
ッシュ変換器１／２４であり、これは２４個の要素に対
して全体的に電力消耗減少をもつ各ＡＤＣで２４の二乗
に対する電力消耗を減少する。連続２進近似値形態をも
つそれぞれのＡＤＣは１〜１２個の比較器をもってお
り、特定タイプのＡＤＣが用いられることに依存するこ
とは９−１２ビットの解像度をもつフラッシュ変換器に
用いられた前記（２⁹−１）〜（２¹²−１）より少な
く、８ビットの解像度をもつフラッシュ変換器に用いら
れた前記（２⁸−１）比較器より決して多くない。

【００１１】１９９５年９月１６日に発表された前記Ａ
ＴＣディジタルＴＶ標準はトレリスコードされた信号の
符号コーディングについて明示している。１２回インタ
リーブされたトレリスコードは、８２８−符号データセ
グメント内のデータに用いられ、それぞれのデータセグ
メントはヘッダ（header）の４−符号データ同期コード
グループに先だって行われる。１２回インタリーブされ
たトレリスコードを使用する根本的な目的は、コームフ
ィルタリングを容易にして同一チャネル干渉ＮＴＳＣ信
号のアーチファクト成分を抑えるためである。前記ＡＴ
ＳＣディジタルＴＶ標準をフィールドテストするために
用いられた前記Zenith受信機において、１２回インタリ
ーブされたトレリスコードはトレリスデコーディングの
各１２−位相に対してそれぞれのトレリスデコーダを用
いて１２−位相ベースでデコードされる。それぞれのト
レリスデコーダはビタビによって現れる形態の「ソフト
決定」技術を使用することができるが、この決定の手続
は実質的に異なるトレリスデコーダにおける決定手続と
関わらない。

【００１２】上述した前記２４−位相アナログ−ディジ
タル変換手続を使用する場合、独立的な回数のインタリ
ーブされたトレリスコードの使用は、前記ＡＤＣの変換
利得のマッチング問題を正確に解決する。実質的にゴー
スティング（ghosting）が生じなければ、前記等化フィ
ルタリングは相当量のＡＤＣ応答を混合し、前記ＡＤＣ
の変換利得差異は前記トレリスデコーダにおける個別的
な「ソフト決定」の手続によっていくつかの部分に対し
て補償される。

【００１３】もしＡＤＣマッチングがいずれの場合でも
充分なされるが、１６のような少ない位相をもつ複数位
相変換も必ず行われる。このような事実は完全なアナロ
グ−ディジタル変換回路で要求されるハードウェアの量
を減少させる。多くの電力消耗と多くのデバイス費用を
かけずに２１．５２×１０⁶標本／秒比率で１０−１２
ビットのディジタル解像度を提供し得るアナログ−ディ
ジタル変換回路の可能性は、本発明家に前記最終ＩＦ信
号の実数と虚数成分のアナログ−ディジタル変換分離問
題をどのように解決し得るかに対する勇気を与えた。

【００１４】それらそれぞれのＡＤＣに対する現在のア
ナログ形式として、前記最終ＩＦ信号の実数と虚数成分
に対する等化利得の問題は充分解決可能性をもっている
が、これは前記２次ＩＦ信号を、マッチした構造をもつ
一対のスイッチング形態のミキサに提供し、前記スイッ
チング形態のミキサは２次局部発振器の同位相と直角位
相出力信号に応答して転換される。マッチした構造をも
つ一対のスイッチング形のミキサは、例えばエミッタ結
合をもつバイポーラトランジスタ一対のツリー（tree）
を用いてモノリシックＩＣ内に形成される。前記スイッ
チング形態のミキサ応答は類似に低域通過フィルタリン
グされて２つのＡＤＣに対するそれぞれの入力信号を生
成する。それぞれのＬＣ低域通過フィルタは、それらそ
れぞれのＡＤＣに対する現在のアナログ形式として前記
最終ＩＦ信号の実数と虚数成分に対する同一の挿入利得
を保つため有力に選定されたゼロ電源インピダンスで駆
動されるように設計された。

【００１５】正確に９０°の位相整合をもつ前記最終Ｉ
Ｆ信号の実数と虚数成分を表す問題は、正確な位相整合
をもつ前記２次局部発振器の同位相と直角位相出力信号
の提供による配置で解決される。前記２次局部発振器の
出力信号は必須的に変調と関係ないため、問題は簡単に
なる。ＡＤＣ特性をマッチングさせる問題は解像度の性
能である。例えば、単一モノリシックＩＣでマッチした
構造を使用することである。もし、前記ＡＤＣがフラッ
シュ変換器であれば、これらは優先的に配置されて一つ
の梯形抵抗器を共通に使用する。もし、前記ＡＤＣが連
続２進近似値形態であれば、これらは優先的に配置され
て前記連続近似値の手続に用いられる標準比較器を設置
するために同一の回路網を使用する。

【００１６】

【発明が解決しようとする課題】従って、本発明の目的
は、次の種類のような、ディジタルＴＶ受信機に有用な
ラジオ受信機回路を提供することにある。

【００１７】

【課題を解決するための手段】周波数帯域の相互異なる
位置でチャネルのいずれか一つを選択するためにチュー
ナを備え、前記チャネルはＴＶ情報を表すディジタル信
号に応じてラジオ搬送波の振幅変調伝送のために割り当
てられ、周波数は前記選択されたチャネルを２次中間周
波数地域で２次中間周波数信号に変換させる。２次局部
発振電源は第１位相整合と、前記第１位相整合と直角を
成す第２位相整合に含まれたこれらの発振を伝達して第
１，第２ミキサにあるそれぞれの２次ＩＦ信号とヘテロ
ダインする。

【００１８】前記第１，第２ミキサはスイッチングタイ
プであり、前記第１ミキサは前記第１位相整合に伝達さ
れた前記２次局部発振に応じてスイッチングして最終中
間周波数信号の実数成分を伝達し、前記第２ミキサは前
記第２位相整合に伝達された前記２次局部発振に応じて
スイッチングして最終中間周波数信号の虚数成分を伝達
する。第１低域通過フィルタはイメージから前記最終Ｉ
Ｆ信号の実数成分を分離して、せいぜい小数のＭＨｚを
もつ基底帯域から、最終中間周波数帯域オフセット範囲
内にある第１低域通過フィルタの応答を生成する。第２
低域通過フィルタはイメージから前記最終ＩＦ信号の虚
数成分を分離して、最終ＩＦ帯域範囲内にある第２低域
通過フィルタの応答を生成する。

【００１９】第１アナログ−ディジタル変換回路はＮ個
のアナログ−ディジタル変換器を含み、Ｎは少なくとも
１になり、Ｎ−位相ベースで前記第１低域通過フィルタ
の応答をディジタル化するために提供して前記最終ＩＦ
信号のディジタル標本の実数成分の出力信号を生成す
る。第２アナログ−ディジタル変換回路はＮ個のアナロ
グ−ディジタル変換器を含み、Ｎ−位相ベースで前記第
２低域通過フィルタの応答をディジタル化するために提
供して前記最終ＩＦ信号のディジタル標本の虚数成分の
出力信号を生成する。

【００２０】前記最終ＩＦ帯域に伝達されたラジオ搬送
波周波数における複素ディジタル搬送波信号を生成する
回路を備える。第１同期回路は前記複素ディジタル搬送
波信号と、前記最終ＩＦ信号のディジタル標本の実数と
虚数成分に応じて同位相基底帯域信号を復旧する。第２
同期回路は最終局部発振で伝達された前記複素ディジタ
ル搬送波信号と、前記最終ＩＦ信号のディジタル標本の
実数と虚数成分に応じて直角位相基底帯域信号を復旧す
る。

【００２１】

【発明の実施の形態】以下、添付図面を参照して本発明
の一実施形態を詳細に説明する。図１〜図６のディジタ
ルＴＶ信号受信機において、アンテナ１（または図示し
ていないケーブル接続点）を介してラジオ周波数で受信
されたディジタルＴＶ信号は、ラジオ周波数増幅器２で
増幅されて第１ミキサ３に印加され、第１局部発振器４
で生成された第１局部発振と共に前記ミキサ３でヘテロ
ダインされる。前記ミキサ３は選択されたディジタルＴ
Ｖ信号の周波数を第１中間周波数帯域に変換するが、前
記中間周波数帯域はＴＶ放送チャネル８３を若干上回る
ＵＨＦ帯域にある図１〜図６に示した複数変換受信機の
帯域である。従って、前記ミキサ３で生成された前記第
１中間周波数信号はＵＨＦ帯域中間周波数増幅器５に伝
達され、これは増幅された第１中間周波数信号を、前記
第１中間周波数帯域に変換されたＶＳＢ ＡＭ ＤＴＶ信
号を選択するように設計された表面音響波（ＳＡＷ）フ
ィルタ６に伝達する。

【００２２】ディジタル信号受信機で用心深く取り扱う
べき部分は、隣接したチャネルに含まれている信号から
の干渉を同時に取り除く間、中間符号の誤りを最小化す
るために前記受信器の振幅と位相特性を共に制御するこ
とである。許容可能なグループ遅延特性が保たれる間、
５．５〜６ＭＨｚの帯域幅にわたって±１ｄＢ以内のフ
ラット振幅応答を得るためには、受信機帯域幅を定める
ためのかなり多数のポールとゼロをもつＳＡＷフィルタ
リングが要求される。４１〜４７ＭＨｚのＶＨＦに対し
てこのようなＳＡＷフィルタリングを行うことは難しく
て費用がたくさんかかる。製造会社で明示した最適の電
源インピダンスで前記ＳＡＷフィルタを駆動することに
注意すれば、受信機の帯域幅を定めるための前記ＳＡＷ
フィルタリングは９１７〜９２３ＭＨｚのＵＨＦ帯域で
より容易に行うことができる。その理由は６〜９２０Ｍ
Ｈｚの△ｆ／ｆ比率は実質的に６〜４４ＭＨｚの△ｆ／
ｆ比率より低いためである。挿入損失もＵＦＨ帯域でさ
らに低いが、特に９１７〜９２３ＭＨｚで１０〜１２ｄ
Ｂ程度が低い。

【００２３】前記ＵＨＦ帯域ＩＦ増幅器５は前記ＳＡＷ
フィルタ６における挿入損失を補償するための利得を提
供する。前記増幅器５の利得を制御しないのは前記増幅
器５をして、前記ＳＡＷフィルタ６が最適電源インピダ
ンスで駆動するのをさらに容易にする。

【００２４】選択・増幅された第１中間周波数信号は、
前記ＳＡＷフィルタ６から第２ミキサ７に伝達され、図
１，図２，図５の制御された第２局部発振器８と図３，
図４，図６の固定周波数第２局部発振器０８で生成され
た第１局部発振と共に前記ミキサ７でヘテロダインされ
る。前記ミキサ７は前記選択されたディジタルＴＶ信号
の周波数を第２、２次中間周波数帯域に変換するが、前
記中間周波数帯域はＴＶ放送チャネル２を若干下回るＶ
ＨＦ帯域にある図１〜図６に示した複数変換受信機の帯
域である。表面音響波（ＳＡＷ）フィルタ９は前記ミキ
サ７で生成された第２のイメージと２次中間周波数信号
を除去し、前記第２次中間周波数信号はＶＨＦ帯域中間
周波数増幅器１０で増幅される。前記ＶＨＦ帯域ＩＦ増
幅器１０は自動利得制御ＡＧＣで提供され、前記ＲＦ増
幅器は遅延したＡＧＣで提供される。従って、ＶＨＦ帯
域ＩＦ増幅器１０で増幅された２次ＩＦ信号はスイッチ
ングタイプのミキサ１１とミキサ１２に印加するための
振幅になる。

【００２５】図１〜図４のディジタル信号受信機はパイ
ロット搬送波によって伴われるＶＳＢ ＡＭ ＤＴＶ信号
を受信するように設計されており、優先的にＡＧＣは前
記パイロット搬送波の振幅に対する応答から生成される
が、これは１９９７年６月３日に登録された米国特許第
５，６３６，２５２をもつC.B.PatelとA.L.R.Limbergの
「ディジタル高解像度ＴＶ信号受信に対するラジオ受信
機の自動利得制御」に示されている。前記図５と図６の
ディジタル信号受信機はパイロット搬送波によって伴わ
れないＱＡＭ ＤＴＶ信号を受信するように設計されて
おり、ＡＧＣは種々の方法のいずれかで生成されること
ができる。１９９３年８月１０日に登録された米国特許
第５，２３５，４２４号をもつT.M.Wagner et aliiの
「高解像ＴＶ受信機に対する自動利得制御システム」を
参照して、ＡＧＣ信号を示すために前記ＱＡＭ信号の実
数標本と虚数標本との二乗和に対する二乗根を取る。効
果面において、これは前記ＱＡＭ信号を包絡線検波する
ディジタル方法である。

【００２６】図１〜図６のそれぞれのＤＴＶ信号受信機
において、前記ミキサ１１とミキサ１２は前記２次ＩＦ
信号をヘテロダインして最終中間周波数信号の実数と虚
数成分を生成するが、前記最終ＩＦ信号はせいぜい極小
のＭＨｚをもつゼロ周波数から６ＭＨｚ広周波数帯域に
落ちる信号である。前記ミキサ１１の出力信号に含まれ
た前記最終ＩＦ信号の実数成分は低域通過フィルタ１３
でイメージから分離されてアナログ−ディジタル変換器
１４に伝達され、前記ミキサ１２の出力信号に含まれた
前記最終ＩＦ信号の虚数成分は低域通過フィルタ１５で
イメージから分離されてアナログ−ディジタル変換器１
６に伝達される。

【００２７】図１と図２のＤＴＶ信号受信機において、
前記ミキサ１１におけるスイッチングは第３局部発振に
よって制御されて第３局部発振器１７からの相当な位相
シフト無しに伝達され、前記ミキサ１２におけるスイッ
チングは位相シフト回路網１８によって第３局部発振位
相が９０°シフトされるように制御される。前記第３局
部発振は前記第３局部発振器１７をもつ固定周波数で相
当量の位相ジッタ（jitter）無しに伝達されるが、これ
はかなり便利なクリスタル−制御発振器である。

【００２８】図１のＤＴＶ受信機において、同期検出器
２０は同期手続を行って直角位相基底帯域信号を現す
が、これは前記制御された第２局部発振器８に対する自
動周波数と位相制御ＡＦＰＣ信号を示すものである。前
記同期検出器２０は乗算器２１と乗算器２２を含み、最
終ＩＦ信号搬送波の実数と虚数成分のディジタル標本を
受信してそれらそれぞれの乗算器信号として取る。前記
同期検出器２０はディジタル減算器２３をさらに含む
が、これは前記乗算器２１と乗算器２２から出力された
積の値を差等的に組み合わせて、同期検出器２０が自分
の出力信号として伝達される直角位相基底帯域信号を生
成する。

【００２９】狭帯域通過ディジタルフィルタ１９と２９
は被乗数信号としてディジタル乗算器２１と２２にそれ
ぞれ伝達される。前記フィルタ１９と２９は線形−位相
有限−インパルス−応答（ＦＩＲ）タイプである。前記
フィルタ１９と２９は前記パイロット搬送波の実数と虚
数成分を選択して前記最終ＩＦ帯域に変換し、前記選択
は前記ＤＡＣ１４と１６から伝達された前記ディジタル
化された最終ＩＦ信号の実数と虚数成分からなされる。
前記減算器２３からの出力信号差は帯域通過ディジタル
フィルタ１９と２９による狭帯域パイロット−搬送波−
抽出フィルタリングによって狭い帯域幅になる。前記減
算器２３からの信号差は前記同期検出器２０の出力信号
として伝達され、ディジタル−アナログ変換器２４によ
ってアナログ形に変換されてＡＦＰＣフィルタ２５によ
って低域通過フィルタされて前記制御された第２局部発
振器８に対するＡＦＰＣ信号を生成する。

【００３０】ＲＯＭ２６と２７はディジタル化された最
終ＩＦ信号搬送波に対するコサイン探索テーブルとサイ
ン探索テーブルをそれぞれ貯蔵する。前記ＲＯＭ２６と
２７はサンプリング制御回路３０にある標本カウンタか
ら入力アドレスを受信し、前記標本カウンタの動作は図
面を参照して以後に詳しく説明する。前記ＲＯＭ２６は
ディジタル化された最終ＩＦ信号搬送波に対するコサイ
ン探索テーブルを貯蔵し、前記ＲＯＭ２７はディジタル
化された最終ＩＦ信号搬送波に対するサイン探索テーブ
ルを貯蔵する。前記ＲＯＭ２６と２７はそれらそれぞれ
の乗算器信号としてディジタル乗算器２１，２２に印加
された、最終ＩＦ信号搬送波の実数と虚数成分のディジ
タル標本を提供する。前記ＲＯＭ２６と２７はディジタ
ル部門で最終局部発振器として動作する。

【００３１】図２のＤＴＶ信号受信機は制御された第２
局部発振器８に対するＡＦＰＣ信号を示す方法において
図１と異なる形を取る。前記同期検出器２０は前記帯域
通過ディジタルフィルタ１９と２９による狭帯域パイロ
ット搬送波抽出フィルタリング無しで、前記ＤＡＣ１４
と１６のそれぞれから直接前記ディジタル化された最終
ＩＦ信号の実数と虚数成分を受信する。前記同期検出器
２０の広帯域動作は自分の出力信号を符号周波数の抽出
に適するようにする。従って、前記同期検出器２０の出
力信号は連結線２８を通して符号周波数抽出が行われる
前記サンプリング制御回路３０に伝達される。

【００３２】図１〜図４のＤＴＶ信号受信機において、
同期検出器４０は同位相基底帯域信号を示すための同期
手続を行う。前記同期検出器４０はディジタル乗算器４
１と４２を含んで、前記ＤＡＣ１４と１６から伝達され
た前記ディジタル化された最終ＩＦ信号の実数と虚数成
分を受信して乗算器それぞれの被乗数信号とする。前記
同期検出器４０はディジタル加算機４３をさらに含む
が、これは前記乗算器４１と乗算器４２から出力された
積の値を付加的に組み合わせて、同期検出器２０が自分
の出力信号として伝達する同位相基底帯域信号を生成す
る。前記ＲＯＭ２６と２７によって提供された最終ＩＦ
信号の実数と虚数成分のディジタル標本は、前記ディジ
タル乗算器４２と４１に印加されてそれらそれぞれの乗
算器信号にして、同位相基底帯域信号を示すための同期
手続を行う。

【００３３】前記同期検出器４０は前記同位相基底帯域
信号を等化器（equalizer）４４に伝達する。図１〜図
４は符号デコーディングに先だって完全なスペクトルフ
ィルタを構成する等化器４４を示している。しかし、前
記完全なスペクトルフィルタは異なるディジタルフィル
タの要素を含むこともできるが、特にＮＴＳＣ同一チャ
ネル干渉のアーチファクト成分を取り除くためにコーム
フィルタを含むことができる。データデインタリーバー
（de-interleaver）４５は等化器４４の応答を整流して
並列流れでトレリスデコーダ回路４６に伝達する。

【００３４】前記トレリスデコーダ回路４６は一般に１
２−トレリスデコーダを使用する。前記トレリスデコー
ディング結果は前記トレリスデコーダ回路４６からバイ
トアセンブラ４７に伝達されるが、前記バイトアセンブ
ラ４７は前記トレリスデコーダ回路４６の出力信号をリ
ードソロモン誤り訂正コーディングバイトに変換させて
リードソロモンデコーダ回路４８へ伝達し、前記リード
ソロモンデコーダ回路４８はリードソロモンデコーディ
ングを行って、誤りの訂正された一連のバイトを生成す
る。ＡＴＳＣディジタルＴＶ標準をフィールドテストす
るために用いられたＤＴＶ受信機において、前記誤りの
訂正されたバイトはデータデランダマイザ（de-randomi
zer：図示せず）と残りの受信機（図示せず）に伝達さ
れる。

【００３５】前記同期検出器４０の広帯域動作は自分の
出力信号を符号周波数の抽出に適するようにする。従っ
て、図１と図３のＤＴＶ信号受信機で前記同期検出器４
０の出力信号は連結線４９を通して符号周波数抽出が行
われる前記サンプリング制御回路３０に伝達される。図
１と図３のＤＴＶ信号受信機で前記ディジタル帯域通過
フィルタ１９と２９を通した潜伏または遅延は前記ＡＤ
Ｃ１４と１６から前記乗算器４１と４２の連結線で必ず
補償されて、前記同期検出器４０から乗算器４２と４１
への乗算信号の伝達に用いられるコサインとサイン探索
テーブルが、前記同期検出器２０から乗算器２１と２２
への乗算信号の伝達するために用いられるコサインとサ
イン探索テーブルと同一にする。これら補償遅延は分岐
された遅延ラインの一部を用いて提供されることがで
き、且つ帯域通過フィルタ１９と２９を行うのにも用い
られる。

【００３６】図３と図４のＤＴＶ信号受信機は前記制御
された第２局部発振器８が固定周波数タイプの第２局部
発振器０８で代替されている点において、図１と図３の
形態とこなるが、これはかなり便利なクリスタル−制御
発振器である。さらに、図３と図４のＤＴＶ信号受信機
は、固定周波数タイプの前記ＡＦＰＣ第３局部発振器１
７は９０°位相シフト回路網１８と関連して共に使用さ
れなくてもよい。０°と９０°位相合わせで２次局部発
振は、複数−出力周波数分配回路５１にある制御された
発振器５０の発振を周波数分配する代わりに提供され
る。前記制御された発振器５０は前記ＡＦＰＣフィルタ
２５からＡＦＰＣ信号を受信する。そうでなければ、図
３の前記ＤＴＶ信号受信機は図１のＤＴＶ信号受信機の
構造とほぼ同様になり、図４の前記ＤＴＶ信号受信機は
図２のＤＴＶ信号受信機の構造とほぼ同様になる。

【００３７】図５と図６のディジタル信号受信機はパイ
ロット搬送波によって伴われないＱＡＭＤＴＶ信号を受
信するように設計され、通常パイロット搬送波によって
伴われるＶＳＢＡＭＤＴＶ信号を受信するように設計さ
れた図２と図４のディジタル信号受信機とほぼ同様であ
る。図５の受信機において、制御された第２局部発振器
８に対するＡＦＰＣ信号はコスタス（costas）ループ方
式で現れる。ディジタル乗算器５２は前記同期検出器４
０の前記同位相基底帯域応答と前記同期検出器２０の前
記直角位相基底帯域応答を掛け合わせて、この結果値を
前記ＤＡＣ２４の入力信号として伝達する。前記ＡＦＰ
Ｃフィルタ２５は前記ＤＡＣ２４出力信号の直流成分と
低周波交流成分を前記制御された第２局部発振器８のＡ
ＦＰＣ信号として伝達される。

【００３８】図６の受信機は前記制御された発振器５０
に対するＡＦＰＣ信号を示すためにコスタスループ方式
を使用する。前記ディジタル乗算器５２は前記同期検出
器４０の前記同位相基底帯域応答と前記同期検出器２０
の前記直角位相基底帯域応答を掛け合わせ、この結果値
を前記ＤＡＣ２４の入力信号として伝達する。前記ＡＦ
ＰＣフィルタ２５は前記ＤＡＣ２４出力信号の直流成分
と低周波交流成分を前記制御された発振器５０のＡＦＰ
Ｃ信号として伝達する。

【００３９】図５と図６のディジタル信号受信機におい
て、要素１２６，１２７，１３０，１４４，１４５，１
４６，１４７，１４８は一般に図１〜図４のディジタル
信号受信機にある要素２６，２７，３０，４４，４５，
４６，４７，４８と類似である。最終ＩＦ帯域にある周
波数に変換されたＴＶ伝送チャネルの下限周波数から３
１０ＫＨｚの搬送波に対するコサインとサイン探索テー
ブルを貯蔵することよりは、最終ＩＦ帯域にある周波数
に変換された中間チャネル搬送波に対するコサインとサ
イン探索テーブルを貯蔵する面において、ＲＯＭ１２
６，１２７はＲＯＭ２６，２７と異なる。

【００４０】図５と図６のサンプリング制御回路１３０
は前記ＤＡＣの応答を受信して前記乗算器５２からの値
を得、符号周波数を復旧するためにフィルタリングされ
る。サンプリング制御回路１３０がサンプリング制御回
路３０と異なる点は、二乗、ディジタル−アナログ変
換、符号周波数を復旧するためのフィルタリングに対し
て、前記同期検出器２０からの同位相基底帯域応答を受
信するか、或いは前記同期検出器４０からの直角位相基
底帯域応答を受信するかの差異である。

【００４１】前記等化器１４４は図１〜図４のＤＴＶ信
号受信機にある等化器４４が同期検出器２０からの同位
相基底帯域応答にのみ動作することに比べて、前記同期
検出器２０からの同位相基底帯域応答と前記同期検出器
４０からの直角位相基底帯域応答の両方に動作する。Ｎ
ＴＳＣ同一チャネル干渉のアーチファクト成分はＱＡＭ
ＤＴＶ信号受信で異なるスペクトル特性をもつため
に、ＱＡＭ ＤＴＶ信号に対する前記トレリスデコーダ
回路１４６は図１〜図４の１２−位相ベース／トレリス
デコーダ回路４６で動作しないこともある。このような
場合、前記デインタリーバー１４５は前記デインタリー
バー４５と異なって設計されるか、或いは同一に使用し
なくてもよい。もし前記リードソロモンデコーダ回路１
４８が前記リードソロモンデコーダ回路４８と異なって
設計されると、前記バイトアセンブラー１４７も前記バ
イトアセンブラー４７と異なって設計される。

【００４２】これにより、図７はスイッチングミキサ１
１と低域通過フィルタ１３を構成する特定の方法の一つ
を示している。スイッチングミキサ１２と低域通過フィ
ルタ１５は前記スイッチングミキサ１１と前記低域通過
フィルタ１３と同一の構成をもつ。優先的に、前記スイ
ッチングミキサ１１と１２はこのような同一の構造を容
易にするために、単一モノリシック集積回路ＩＣの制限
された範囲内に構成される。直流電位電源５３〜５６は
前記ＩＣ回路の代表的な内部電圧印加回路であり、この
ような内部電圧印加回路の設計はアナログＩＣ設計者に
も広く知られているものである。電圧バス５７は前記Ｉ
Ｃに正の動作電位を印加し、電圧バスに連結された接地
点は前記ＩＣの負の動作電位を印加するが、前記電位は
前記ＩＣ基板の形によって印加される。前記スイッチン
グミキサ１１と１２は前記同一電源５８から２次ＩＦ信
号入力を受信するが、プッシュ−プル局部発振器信号の
電源５９と６０をそれぞれもつ。前記スイッチングミキ
サ１２で電源５９と６０によって提供された前記局部発
振器信号は前記スイッチングミキサ１１から電源５９と
６０によって提供された前記挙無発振器信号と直角を成
す。

【００４３】前記それぞれのスイッチングミキサ１１と
１２において、前記２次ＩＦ信号はＮＰＮバイポーラト
ランジスタ６１と６２のエミッタ結合対、前記トランジ
スタ６１，６２のエミッタの間にある抵抗６３、ＮＰＮ
バイポーラ６４とトランジスタ６１のエミッタに対して
一定電流シンクで連結されているエミッタ縮退抵抗６５
と、ＮＰＮバイポーラトランジスタ６６とトランジスタ
６２のエミッタに対して一定電流シンクで連結されてい
るエミッタ縮退抵抗６７とを比較する差等−入力増幅器
によって増幅される。前記トランジスタ６１，６２のコ
レクタは前記電圧バス５７に連結され、それぞれの交流
連結は直流連結になり、ミキサ出力ロード抵抗６８を解
する連結となる。抵抗６３がトランジスタ６１と６２に
提供するエミッタ縮退は前記ミキサの変換利得を安定化
させ、抵抗６８と６３の抵抗比率を固定させる。

【００４４】より特別に、前記トランジスタ６１のコレ
クタはＮＰＮバイポーラトランジスタ６９と７０の結合
されたエミッタ、前記電圧バス５７に直接連結されたコ
レクタ、前記ミキサ出力ロード抵抗６８を連結する。前
記トランジスタ６２のコレクタはＮＰＮバイポーラトラ
ンジスタ７１と７２の結合されたエミッタ、前記電圧バ
ス５７に直接連結されたコレクタ、前記ミキサ出力ロー
ド抵抗６８を連結する。局部発振器信号電源５９は前記
トランジスタ６９と７２のベース電極が出会うノード７
３と、前記トランジスタ７０と７１のベース電極が出会
うノード７４との間に連結される。

【００４５】前記電源５９と６０から伝達された前記局
部発振器信号がノード７４でノード７３の電圧と関連し
て電圧が上昇する場合、前記トランジスタ６９と７２は
非導電（non-conduction）にバイアスされ、前記トラン
ジスタ７０と７１は導電にバイアスされて、前記抵抗６
８を通して電圧バス５７から前記トランジスタ６１の要
求コレクタ電流を提供し、前記電圧バス５７から前記ト
ランジスタ６２の要求コレクタ電流を直接提供する。前
記電圧結果値は前記ミキサ出力ロード抵抗６８をスイン
グアクロスして前記電源５８からの２次ＩＦ入力のそれ
ぞれに対する反転利得を示す。

【００４６】前記電源５９と６０から伝達された前記局
部発振器信号がノード７３でノード７４の電圧と関連し
て電圧が上昇する場合、前記トランジスタ７０と７１は
非導電にバイアスされ、前記トランジスタ６９よ７２は
導電にバイアスされて、前記電圧バス５７から前記トラ
ンジスタ６１の要求コレクタ電流を直接提供し、前記抵
抗６８を介して前記電圧バス５７から前記トランジスタ
６２の要求コレクタ電流を提供する。前記電圧結果値は
前記ミキサ出力ロード抵抗６８をスイングアクロスして
前記電源５８からの２次ＩＦ入力のそれぞれに対する非
反転利得を示す。

【００４７】前記ミキサ１１と１２の変換利得を容易に
マッチングさせるために、各ミキサに対する２種のスイ
ッチング状態を同一の区間で現す。このような方法は共
振変圧器の中央タップ２次巻線（winding）と各スイッ
チング状態の１８０°区間を保障する充分な振幅のサイ
ン曲線の局部発振を受信する１次巻線から前記ノード７
３と７４を差等的に駆動するために配置されることがで
きる。

【００４８】図７のスイッチングミキサは、イメージ信
号を取り除くために低域通過フィルタの次に連結された
前記ミキサ出力抵抗６８の両端に電圧降下に現れる信号
を印加するための電圧フォロアとして連結されたＮＰＮ
バイポーラトランジスタ７５を使用する。前記電圧フォ
ロアトランジスタ７５のエミッタから前記電源インピダ
ンスを保つために、出力信号電圧スイングの低い範囲全
体にわたって、前記エミッタフォロアトランジスタはシ
ャント（shunt）レギュレートされたロードへ提供され
る。これにより、前記トランジスタ７５のコレクタ電流
はコレクタ抵抗の両端に電圧降下が生じ、前記降下は電
圧伝達回路網を通してシャントレギュレータの機能をも
つＮＰＮバイポーラトランジスタ７７のベースに印加さ
れる。

【００４９】前記フォロアトランジスタ７５のエミッタ
から前記シャントレギュレータトランジスタ７７によっ
て要求されたコレクタ電流は、導電が減少して前記トラ
ンジスタ７５の性向に応じて増加するが、これは前記抵
抗７６の両端の降下は前記トランジスタ７７のベース電
圧を上昇させるために減少するからである。前記抵抗７
６の両端の電圧降下を前記トランジスタ７７のベース電
極に印加するための電圧伝達回路網は、エミッタフォロ
アとして連結されたＮＰＮバイポーラトランジスタ７
８、トランジスタ７８のエミッタとトランジスタ７７の
ベース電極との間にある降下用抵抗７９、エミッタ縮退
抵抗８１を有するＮＰＮバイポーラトランジスタ８０を
含み、前記トランジスタ８０はこれら両端の電圧降下を
増加させるために前記降下用抵抗７９を介して流れる一
定コレクタ電流を要求するために連結される。

【００５０】前記電圧フォロアトランジスタ７５のエミ
ッタから前記電源インピダンスを保つのは、出力信号電
圧スイングの低い範囲全体にわたって、前記ミキサを従
う前記低域通過フィルタが、前記電圧フォロアトランジ
スタ７５から一連のインダクタ駆動をするための「ゼ
ロ」電源インピダンスで設計するものである。これは前
記ＩＣが前記低域通過フィルタ電圧特性を有する相当な
降下の実際抵抗値にタイする不確実さを解決する。図７
は一連のアームインダクタ８２、シャントキャパシタ８
３を有する単一ＬＣ部分と、端末抵抗８４を含む低域通
過フィルタを示している。勿論、複数部分ＬＣフィルタ
を広大に使用することができる。前記低域通過フィルタ
はバタワースタイプを使用することができる。図７の前
記スイッチングミキサは碌に定められた変換利得を示す
他の類型のスイッチングミキサで代替することができ
る。従って、マッチング特性をもつスイッチングミキサ
一対が構成される。

【００５１】図８は連続２進近似値形態の複数のアナロ
グ−ディジタル変換器ＡＤＣ成分からどのように複数位
相ＡＤＣが構成されるかを示している。できる限り、図
１〜図６の特定ＤＴＶ信号受信機に含まれた前記それぞ
れのＡＤＣ１４と１６は異なるＡＤＣの複数−位相タイ
プと類似である。図８は前記低域通過フィルタ１３また
は１５のいずれかの応答として提供されるアナログ最終
ＩＦ信号を連続的、周期的に標本を抽出する、２４−Ａ
ＤＣ成分集合８６−８６Ａ，８６Ｂ，８６Ｃ，８６Ｄ，
８６Ｅ，８６Ｆ，８６Ｇ，８６Ｈ，８６Ｊ，８６Ｋ，８
６Ｌ，８６Ｍ，８６Ｎ，８６Ｐ，８６Ｑ，８６Ｒ，８６
Ｓ，８６Ｔ，８６Ｕ，８６Ｖ，８６Ｗ，８６Ｘ，８６
Ｙ，８６Ｚを使用する２４−位相ＡＤＣを示している。

【００５２】前記ＡＤＣ８６Ａ，８６Ｂ，８６Ｃ，８６
Ｄ，８６Ｅ，８６Ｆ，８６Ｇ，８６Ｈ，８６Ｊ，８６
Ｋ，８６Ｌ，８６Ｍ，８６Ｎ，８６Ｐ，８６Ｑ，８６
Ｒ，８６Ｓ，８６Ｔ，８６Ｕ，８６Ｖ，８６Ｗ，８６
Ｘ，８６Ｙ，８６Ｚのそれぞれは連続２進近似値形態に
なって、それらそれぞれの出力信号を直列ビットの形で
伝達され、直列入力／並列出力レジスタ集合８７−８７
Ａ，８７Ｂ，８７Ｃ，８７Ｄ，８７Ｅ，８７Ｆ，８７
Ｇ，８７Ｈ，８７Ｊ，８７Ｋ，８７Ｌ，８７Ｍ，８７
Ｎ，８７Ｐ，８７Ｑ，８７Ｒ，８７Ｓ，８７Ｔ，８７
Ｕ，８７Ｖ，８７Ｗ，８７Ｘ，８７Ｙ，８７Ｚ−はこれ
らそれぞれの出力信号を並列ビット形態に変換させる。
これら２４−位相並列ビットＡＤＣ応答はインタリーバ
ー８８に伝達されるが、これは単一位相フラッシュ変換
器の応答を試験するために応答を時分割して同一に多重
化する。

【００５３】また、図８は図１〜図４の前記ＤＴＶ信号
受信機のサンプリング制御回路３０、図５と図６の前記
ＤＴＶ信号受信機のサンプリング制御回路１３０に含ま
れ、これら受信機に含まれたＡＤＣ１４と１６で共通に
用いられる要素８９−９２を示している。２進カウンタ
８９は各連続時間周期で標本をカウントするために用い
られ、少なくとも２個の符号比率で重複させて現れる標
本は情報の損失無しで標本を抽出するためにナイキスト
判定基準（Nyquist criterion）を使用する。これらそ
れぞれの連続時間周期は２４符号区間またはこの倍に達
する符号区間を有すると見なされ、通常前記トレリスデ
コーダ回路４６の１２−位相動作は、前記標本カウンタ
８９からカウントした標本をデコードして制御する（以
後、図９を参照してより詳細に説明する）。

【００５４】アナログ−ディジタル変換に用いられた位
相の個数はこれら連続時間周期をもつ区間に影響を及ぼ
し、複数位相アナログ−ディジタル変換は前記標本カウ
ンタ８９からカウントした標本をデコードして制御する
ことができる。前記標本カウンタ８９からカウントした
標本のデコーディングはアナログ−ディジタル変換の各
位相から取った前記入力標本のタイミングと区間を決定
するために用いられ、前記複数位相アナログ−ディジタ
ル変換回路のＡＤＣそれぞれの成分による前記連続２進
近似値は前記標本カウンタ８９におけるカウント条件に
よって定められる。もし変換位相の数が充分大きけれ
ば、連続２進近似値の比率は前記入力標本率より低くな
る。

【００５５】２番目の符号率における２４−位相アナロ
グ−ディジタル変換に対する好ましい形態は、部分的に
前記標本カウンタ８９の全体にわたった区間を全てカウ
ントして単に１２符号区間のみをもつ事実と、追加的に
１２またはそれ以上のビットをもつＡＤＣ解像度は前記
符号率と同じ符号率の連続近似値を得ることができると
いう事実に基づく。２番目の符号率における１２−位相
アナログ−ディジタル変換は、１２符号区間全体にわた
って全てカウントし得るように設計された前記標本カウ
ンタ８９から前記標本カウントをデコードすることによ
り容易に制御することができる。これは前記符号率と同
じ符号率の連続近似値で得ることができ、要求されるＡ
ＤＣビット解像度は１１またはそれより少ない。実質的
にさらに高いＡＤＣ電力消耗が増加する。前記連続近似
値比率を符号率と同一に保つ間、変換位相の数を２倍の
２４に増やすのは、実質的にＡＤＣ電力消耗を４倍より
は２倍に増加させる。

【００５６】前記符号率と同一の連続近似値比率をもつ
２番目の符号率における１６位相アナログ−ディジタル
変換も可能である。前記のような１６位相アナログ−デ
ィジタル変換は前記標本カウンタ８９が単に１２符号区
間のみでない４８符号区間全体にわたって全てカウント
し得るように設計することにより容易になされる。ＡＤ
Ｃハードウェアと電力消耗を減らすのはＡＤＣのタイミ
ング動作に用いられるデコーダを複雑にする。

【００５７】前記符号率と同じ連続近似値比率をもつ２
番目の符号率における１２位相アナログ−ディジタル変
換は変更されることができるため、下位ビットは連続２
進近似値よりはフラッシュ変換によって得られる。これ
はフラッシュ変換単独で相当な電力を保つ間、１２ビッ
トまたはそれ以上に向上したビット解像度を得ることが
できる。

【００５８】図８（図９）の回路９０は符号位相誤り信
号と前記標本カウンタ８９からの前記標本カウントを組
み合わせて図１〜図４の前記ＤＴＶ信号受信機に含まれ
たＲＯＭ２６と２７をアドレシングするために用いられ
る調整された標本カウントを生成する。前記方法はS.U.
H.Qureshiのパルス振幅変調使用に対するその著書「等
化された部分応答システムに対するタイミング回復」、
１９７６年１２日に通信上におけるＩＥＥＥトランザク
ションｐｐ．１３２６〜１３３０に示した方法と同様の
方法を図１〜図４のＤＴＶ信号受信機における前記等化
器４４から前記符号位相誤り信号を生成するために用い
られることができる。

【００５９】同様に、図８（図１０）の回路１９０は符
号位相誤り信号と前記標本カウンタ８９からの前記標本
カウントを組み合わせて図５と図６の前記ＤＴＶ信号受
信機に含まれたＲＯＭ１２６と１２７をアドレシングす
るために用いられる調整された標本カウントを生成す
る。１９９２年５月１９日に登録された米国特許番号
５，１１５，４５４をもつA.D.Kucarの「搬送波同期と
データ検出に対する方法及び装置」でＱＡＭＤＴＶ信号
受信機に使用適切な幾つかの類型の符号−クロック−回
転検出器について叙述されている。これら符号−クロッ
ク−回転検出器のいずれか１９５は図５と図６のいずれ
か一方のＤＴＶ信号受信機に配置されることができるた
め、等化器１４４の応答に応じる符号位相誤り信号を生
成する。

【００６０】図８のデコーダのバンク９１は前記カウン
タ８９から標本カウントの多様な値に応じて前記ＡＤＣ
８６Ａ，８６Ｂ，８６Ｃ，８６Ｄ，８６Ｅ，８６Ｆ，８
６Ｇ，８６Ｈ，８６Ｊ，８６Ｋ，８６Ｌ，８６Ｍ，８６
Ｎ，８６Ｐ，８６Ｑ，８６Ｒ，８６Ｓ，８６Ｔ，８６
Ｕ，８６Ｖ，８６Ｗ，８６Ｘ，８６Ｙ，８６Ｚの連続入
力標本抽出時間のタイミングを合わせる。前記カウンタ
８９にあるステージのいずれかから下位ビットをトグル
するのは前記それぞれのＡＤＣにおける連続２進接近手
続と前記直列入力／並列出力レジスタ８７Ａ，８７Ｂ，
８７Ｃ，８７Ｄ，８７Ｅ，８７Ｆ，８７Ｇ，８７Ｈ，８
７Ｊ，８７Ｋ，８７Ｌ，８７Ｍ，８７Ｎ，８７Ｐ，８７
Ｑ，８７Ｒ，８７Ｓ，８７Ｔ，８７Ｕ，８７Ｖ，８７
Ｗ，８７Ｘ，８７Ｙ，８７Ｚの直列ローディングをクロ
ックし、これらＡＤＣはそれぞれの直列ビットの入力信
号を提供する。

【００６１】デコーダのバンク９２は前記カウンタ８９
から標本カウントの多様な値に応じてＳＩＰＯレジスタ
−８７Ａ，８７Ｂ，８７Ｃ，８７Ｄ，８７Ｅ，８７Ｆ，
８７Ｇ，８７Ｈ，８７Ｊ，８７Ｋ，８７Ｌ，８７Ｍ，８
７Ｎ，８７Ｐ，８７Ｑ，８７Ｒ，８７Ｓ，８７Ｔ，８７
Ｕ，８７Ｖ，８７Ｗ，８７Ｘ，８７Ｙ，８７Ｚの連続的
なポーリングを制御し、前記インタリーバー８８の内容
を前記２４−位相ＡＤＣ結果値と時分割多重化してディ
ジタル最終ＩＦ信号を生成する。

【００６２】前記ＡＤＣ１４の場合で、ディジタル最終
ＩＦ信号はディジタル乗算器２１と４１に印加され、前
記ＡＤＣ１６の場合で、ディジタル最終ＩＦ信号はディ
ジタル乗算器２２と４２に印加される。前記インタリー
バー８８の時分割多重化出力信号は並列ビットディジタ
ル標本から構成されたため、前記ディジタル積算器２
１，２２，４１，４２は、高い標本処理率を達成するた
めにＲＯＭを使用して実現することが一番望ましい。本
発明の他の一実施形態において、前記乗算器２１，２
２，４１，４２によって行われる前記単一位相乗算は２
４−位相乗算手続で代替されることができるが、この時
それぞれの乗算器位相はディジタル乗算器を含んで前記
ディジタル搬送波とＲＯＭ２６，２７，１２６，１２７
のいずれかからアイカンド（icand）レジストにロード
された被乗数信号をかける乗算器信号である前記ＡＤＣ
８６Ａ，８６Ｂ，８６Ｃ，８６Ｄ，８６Ｅ，８６Ｆ，８
６Ｇ，８６Ｈ，８６Ｊ，８６Ｋ，８６Ｌ，８６Ｍ，８６
Ｎ，８６Ｐ，８６Ｑ，８６Ｒ，８６Ｓ，８６Ｔ，８６
Ｕ，８６Ｖ，８６Ｗ，８６Ｘ，８６Ｙ，８６Ｚのそれぞ
れの一つから直列ビット入力を受信する。

【００６３】前記直列−入力／並列出レジスタ８７Ａ，
８７Ｂ，８７Ｃ，８７Ｄ，８７Ｅ，８７Ｆ，８７Ｇ，８
７Ｈ，８７Ｊ，８７Ｋ，８７Ｌ，８７Ｍ，８７Ｎ，８７
Ｐ，８７Ｑ，８７Ｒ，８７Ｓ，８７Ｔ，８７Ｕ，８７
Ｖ，８７Ｗ，８７Ｘ，８７Ｙ，８７Ｚによる直列ビット
−並列ビット変換は、変形された減算器２３による２４
−位相減算または変形された加算器４３による２４−位
相加算後に行われて決定される。前記直列−入力／並列
出力レジスタの半分は本発明の前記実施形態で比較して
説明した。論理的計算による乗算は単一位相計算に要求
される速度で１／１４比率で行われる。

【００６４】図９は図１〜図４の前記ＤＴＶ信号受信機
において、前記トレリスコーダ回路４６が米国特許第
５，６３６，２５１で説明されたもの一つとして知られ
ている１２−トレリスデコーダ４６Ａ，４６Ｃ，４６
Ｅ，４６Ｇ，４６Ｊ，４６Ｌ，４６Ｎ，４６Ｑ，４６
Ｓ，４６Ｕ，４６Ｗ，４６Ｙを使用する１２−位相ベー
ス上でどのように行われるかを示している。前記トレリ
スコーダはビタビのようなもので現れる「ソフト」デコ
ーディングを使用する形になることもでき、且つ固定境
界値をもつデータスライサを用いる「ハード」デコーデ
ィングを使用する形になることもできる。

【００６５】前記トレリスデコーダ４６Ａ，４６Ｃ，４
６Ｅ，４６Ｇ，４６Ｊ，４６Ｌ，４６Ｎ，４６Ｑ，４６
Ｓ，４６Ｕ，４６Ｗ，４６Ｙデインタリーバー４５にお
いて、ラッチ回路４５Ａ，４５Ｃ，４５Ｅ，４５Ｇ，４
５Ｊ，４５Ｌ，４５Ｎ，４５Ｑ，４５Ｓ，４５Ｕ，４５
Ｗ，４５Ｙからそれぞれの入力信号を受信する。前記デ
インタリーバー４５にある１２−ラッチ回路集合は連続
的、周期的に１２−符号区間に対して一時的に貯蔵され
た等化器４４の標本の一つを交代にラッチすることによ
り、２：１デシメーション（decimation）手続を行う。
これら１２−ラッチ回路に対する前記ラッチ命令は前記
標本カウンタ８９によって伝達された前記標本カウント
の固有値に応答するデコーダバンク９３によって生成さ
れる。

【００６６】前記トレリスデコーダ４６Ａ，４６Ｃ，４
６Ｅ，４６Ｇ，４６Ｊ，４６Ｌ，４６Ｎ，４６Ｑ，４６
Ｓ，４６Ｕ，４６Ｗ，４６Ｙはそれらそれぞれのトレリ
スデコーディング結果値をバイトアセンブラ４７に伝達
する。前記バイトアセンブラー４７は前記トレリスデコ
ーディング結果値をインタリーブし、前記インタリーブ
されたトレリス結果値からバイトを構成して前記誤り訂
正リードソロモンデコーダ回路４８に印加する。バイト
を構成するための、前記トレリスデコーダ４６Ａ，４６
Ｃ，４６Ｅ，４６Ｇ，４６Ｊ，４６Ｌ，４６Ｎ，４６
Ｑ，４６Ｓ，４６Ｕ，４６Ｗ，４６Ｙからのトレリスデ
コーダ結果値のポーリングは前記バイトアセンブラ４７
にあるマルチプレクサによってなされるが、前記マルチ
プレクサは前記標本カウンタ８９によって伝達された前
記標本カウントの固有値に応答するデコーダバンク９４
によって制御される。

【００６７】図１０は図５と図６の前記ＤＴＶ信号受信
機において、前記トレリスコーダ回路１１４６が米国特
許第５，６３６，２５１で説明されたもののいずれか一
つとして知られている１２−トレリスデコーダ１４６
Ａ，１４６Ｃ，１４６Ｅ，１４６Ｇ，１４６Ｊ，１４６
Ｌ，１４６Ｎ，１４６Ｑ，１４６Ｓ，１４６Ｕ，１４６
Ｗ、１４６Ｙを使用する１２−位相ベース上でどのよう
に実行されるかを示している。前記トレリスコーダはビ
タビのようなもので示される「ソフト」デコーディング
を使用する形態になることもでき、且つ固定境界値をも
つデータスライサを使用する「ハード」デコーディング
を使用する形態になることもできる。

【００６８】前記トレリスデコーダ１４６Ａ，１４６
Ｃ，１４６Ｅ，１４６Ｇ，１４６Ｊ，１４６Ｌ，１４６
Ｑ，１４６Ｓ，１４６Ｕ，１４６Ｙはデインタリーバー
１４５で、ラッチ回路１４５Ａ，１４５Ｃ，１４５Ｅ，
１４５Ｇ，１４５Ｊ，１４５Ｌ，１４Ｎ，１４５Ｑ，１
４５Ｓ，１４５Ｕ，１４５Ｗ，１４５Ｙからそれぞれの
入力信号を受信する。前記デインタリーバー１４５にあ
る１２−ラッチ回路集合は連続的、周期的に１２−符号
区間に対して一時的に貯蔵された等化器４４の標本中の
一つを交代にラッチする。これら１２−ラッチ回路に対
する前記ラッチ命令は前記標本カウンタ８９によって伝
達された前記標本カウントの固有値に応答するデコーダ
バンク１９３によって生成される。

【００６９】前記トレリスデコーダ１４６Ａ，１４６
Ｃ，１４６Ｅ，１４６Ｇ，１６Ｊ，１４６Ｌ，１４６
Ｎ，１４６Ｑ，１４６Ｓ，１４６Ｕ，１４６Ｗ，１４６
Ｙはそれらそれぞれのトレリスデコーディング結果値を
バイトアセンブラ１４７に伝達する。前記バイトアセン
ブラ１４７は前記トレリスデコーディング結果値をイン
タリーブし、前記インタリーブされたトレリスデコーデ
ィング結果値からバイトを構成して前記誤り訂正された
リードソロモンデコーダ回路１４８に印加する。バイト
を構成するための、前記トレリスデコーダ１４６Ａ，１
４６Ｃ,１４６Ｅ，１４６Ｇ，１４６Ｊ，１４６Ｌ，１
４６Ｎ，１４６Ｑ，１４６Ｓ，１４６Ｕ，１４６Ｗ，１
４６Ｙからのトレリスデコーダ結果値のポーリングは前
記バイトアセンブラ１４７にあるマルチプレクサによっ
てなされるが、前記マルチプレクサは前記標本カウンタ
８９によって伝達された前記標本カウントの固有値に応
答するデコーダバンク１９４によって制御される。

【００７０】前記等化器１４４の実数と虚数応答は図１
０に対するＤＴＶ信号受信機で独立的に符号デコードさ
れる。言い換えれば、１次元的トレリスデコーディング
が前記実数成分と虚数成分上で行われるよりは向後複素
符号を使用してトレリスデコーディングが２次元ベース
で行われることができる。

【００７１】図１１は前記サンプリング制御回路３０が
どのように構成されるかを詳細に示している。主発振器
３１は符号率の２倍に当たる周波数で発振して自動周波
数と位相制御（ＡＦＰＣ）信号の応答から制御され、前
記発振をゼロクロシング検出器３２に伝達する。前記ゼ
ロクロシング検出器３２は、前記発振がそれらの平均値
軸をクロシングして生成されたパルスを、前記標本カウ
ンタ８９にカウントされた入力信号として伝達するのを
検出する。前記標本カウントの４−最上位ビットはモジ
ュロ−１２カウントの符号周期で２進コードされると見
なされ、前記４−最上位ビットは符号率でトグルする。
前記４−最上位ビットはディジタル−アナログ変換器３
３によってアナログ信号に変換して四角形搬送波形同期
検出器３４に印加されて基底帯域として抽出された符号
周波数信号を同期化させ、以後に自動周波数と位相制御
フィルタ３５によって低域通過フィルタリングされて主
発振器３１に対するＡＦＰＣを生成する。

【００７２】図１〜図４のＤＴＶ信号受信機において、
前記同期検出３４に伝達された前記抽出された周波数信
号は、ディジタル乗算器３６によって伝達された出力さ
れた信号から生成されたものである。優先的に、直角同
期手続の基底帯域結果値は、前記乗算器３６で乗算する
ための前記減算器２３から得るが、これはこれら基底帯
域結果値が、前記ＤＴＶ信号のパイロット搬送波を検出
して生成された直流成分に伴われないためである。言い
換えれば、同位相同期手続の基底帯域結果値は前記乗算
器３６で乗算するための前記加算器４３から得られるこ
とができる。これは論理回路でない。二乗結果値の探索
テーブルを貯蔵するＲＯＭからディジタル二乗器３６か
らの積をアナログ信号に変換させて帯域通過フィルタ３
８へ伝達して、これから１０．７６ＭＨｚの符号周波数
で本来の発振周波数をもつ注入−ロック（lock）発振器
３９にロッキング入力信号として伝達される。前記注入
−ロック発振器３９はロッキング入力信号をもつ発展を
同期させ、一定振幅で抽出された符号周波数信号を前記
同期検出器３４に伝達して前記基底帯域に同期し、前記
低域通過フィルタ３５によって分離されたＡＦＰＣ信号
を生成して前記主発振器１４に印加する。

【００７３】図１１の回路は図５と図６のＤＴＶ信号受
信機を変形したもので、前記乗算器３６は前記ディジタ
ル乗算器５２で代替され、前記デコーダバンク９３，９
４はデコーダバンク１９３，１９４で代替された。前記
標本カウントオフセット訂正回路９０は１９０の符号位
相誤り検出器１９５で代替される。この実施形態には米
国特許第５，１１５，１１４に示された符号−クロック
−回転検出器の一つとして配置されて等化器１４４の応
答に応じる符号位相誤り信号を生成する。

【００７４】

【発明の効果】従って、本発明は隣接したチャネルに含
まれた信号からの干渉を同時に取り除く間に中間符号誤
りを最小化するために前記受信器の振幅と位相特性を全
て制御することにおいて、受信機の帯域幅を定めるため
のＳＡＷフィルタリングは９１７〜９２３ＭＨｚのＵＨ
Ｆ帯域でより容易に行うことができるという効果をも
つ。これは６〜９２０ＭＨｚの△ｆ／ｆ比率は実質的に
６〜４４ＭＨｚの△ｆ／ｆ比率より低いからである。

【００７５】また、ＵＨＦ帯域ＩＦ増幅器５は前記ＳＡ
Ｗフィルタ６における挿入損失を保障するための利得を
提供する。前記増幅器５の利得を制御しないことは前記
増幅器５をして前記ＳＡＷフィルタ６が最適電源インピ
ダンスで駆動するのをさらに容易にする効果をもつ。

【００７６】ディジタル通信受信機で単一ＡＤＣを使用
してアナログ最終ＩＦ信号の実数成分を変換するに用い
られるそれぞれのＡＤＣをマッチングする問題を解決
し、これと同様に、これらＡＤＣに供給されるそれぞれ
の実数と虚数成分利得をマッチングさせる問題を解決し
た。また、正確に９０°位相合わせを行う前記最終ＩＦ
信号の実数と虚数成分を示す問題も大きく解決された。

【００７７】１０〜１２ビットのディジタル解像度を２
１．５１×１０⁶標本／秒比率で得、等化フィルタリン
グをより容易にするため、本発明はフラッシュ変換より
はアナログ−ディジタル変換方法の使用を考えたが、本
願発明者は、ＤＴＶ符号率を上回る連続２進近似率を求
める必要なく、１１または１２ビットまでの解像度を２
４−位相アナログ−ディジタル変換を提供できるように
スタガータイプサンプリングに配列された、２４個の連
続的な２進近似タイプＡＤＣとして１つのフラッシュ変
換器を置き換えることもできることを認識した。それぞ
れのＡＤＣは１／２符号周期区間の標本をディジタル化
する。各ＡＤＣの変換率は前記フラッシュ変換器の１／
２であり、これは２４個の要素に対して全体的に電力消
耗減少をもつ各ＡＤＣにおける２４の二乗に対する電力
消耗を減少させる効果を得る。

【図面の簡単な説明】

【図１】 本発明の一実施形態を示すそれぞれのディジ
タルＴＶ信号受信機の構成図である。

【図２】 本発明の一実施形態を示すそれぞれのディジ
タルＴＶ信号受信機の構成図。

【図３】 本発明の一実施形態を示すそれぞれのディジ
タルＴＶ信号受信機の構成図である。

【図４】 本発明の一実施形態を示すそれぞれのディジ
タルＴＶ信号受信機の構成図である。

【図５】 本発明の一実施形態を示すそれぞれのディジ
タルＴＶ信号受信機の構成図である。

【図６】 本発明の一実施形態を示すそれぞれのディジ
タルＴＶ信号受信機の構成図である。

【図７】 図１〜図６のいずれのディジタルＴＶ信号受
信機への使用にも適したスイッチングミキサの構成図で
ある。

【図８】 図１〜図６のディジタルＴＶ信号受信機の適
切な実施形態で行われる複数位相アナログ−ディジタル
変換を詳細に示す構成図である。

【図９】 図１〜図４のディジタルＴＶ信号受信機の特
定実施形態で行われる複数位相トレリスデコーディング
を詳細に示す構成図である。

【図１０】 図５と図６のディジタルＴＶ信号受信機の
特定実施形態で行われる複数位相トレリスデコーディン
グを詳細に示す構成図である。

【図１１】 図１〜図６のディジタルＴＶ信号受信機の
特定実施形態で採用したサンプリング制御回路を詳細に
示す構成図である。

【符号の説明】

１ アンテナ ２ ラジオ周波数増幅器 ３，７ ミキサ ４，８，１７ 局部発振器 ５ ＵＨＦ帯域中間周波数増幅器 ６，９ 表面音響波（ＳＡＷ）フィルタ １０ ＶＨＦ帯域中間周波数増幅器 １１，１２ スイッチングミキサ １３，１５ 低域通過フィルタ １４，１６ アナログ−ディジタル変換器 １８ 位相シフト回路網 １９，２９ 狭帯域通過ディジタルフィルタ ２０，３４，４０ 同期検出器 ２１，２２ 乗算器 ２３ ディジタル減算器 ２４，３３，３７ ディジタル−アナログ変換器 ２５ ＡＦＰＣフィルタ ２６，２７，１２６，１２７ ＲＯＭ ２８ 連結線 ３０，１３０ サンプリング制御回路 ３１ 主発振器 ３２ ゼロクロシング検出器 ３５ 位相制御フィルタ ３６，４１，４２ ディジタル乗算器 ３８ 帯域通過フィルタ ３９ 注入−ロック発振器 ４３ ディジタル加算機 ４４，１４４ 等化器 ４５，１４５ デインタリーバー ４６，１４６ トレリスデコーダ回路 ４７，１４７ バイトアセンブラ ４８，１４８ リードソロモンデコーダ回路 ５０ 制御された発振器 ５１ 周波数分配回路 ５２ ディジタル乗算器 ５３，５４，５５，５６ 直流電位電源 ５７ 電圧バス ５８，５９，６０ 電源 ６１，６２，６４，６６，６９，７０，７１，７２，７
７，７８，８０ ＮＰＮバイポーラトランジスタ ６３，７６ 抵抗 ６５，６７，８１ エミッタ縮退抵抗 ６８ ミキサ出力ロード抵抗 ７３，７４ ノード ７５ 電圧フォロアトランジスタ ７９ 降下用抵抗 ８２ アームインダクタ ８３ シャントキャパシタ ８４ 端末抵抗 ８６ ＡＤＣ成分 ８７ 直列入力／並列出力レジスタ ８８ インタリーバー ８９ 標本カウンタ ９０，１９０ 回路 ９１，９２，９３，９４，１９１，１９２，１９３，１
９４ デコーダのバンク １９５ 符号位相誤り検出器

Claims (23)

【特許請求の範囲】
1. 【請求項１】 ディジタルＴＶ受信機の回路で、前記回
   路は、 周波数帯域で互いに異なる位置をもつチャネルのいずれ
   か一つを選択するためのチューナであって、前記チャネ
   ルはＴＶチャネルを示すディジタル信号に応じてラジオ
   搬送波の振幅変調伝送のために割り当てられ、周波数は
   ２次ＩＦ周波数帯域で前記選択されたチャネルを２次中
   間周波数ＩＦ信号に変換させるチューナと、 前記２次ＩＦ信号をヘテロダインするために、第１直角
   位整合ををもつ前記第１、第２位相整合に印加される２
   次局部発振電源と、 スイッチングタイプの第１、第２ミキサであって、前記
   ２次ＩＦ信号を受信して前記２次局部発振をヘテロダイ
   ンし、前記第１ミキサは前記第１位相整合に印加された
   前記２次局部発振によってスイッチングして最終ＩＦ信
   号の実数成分を提供し、前記第２ミキサは前記第２位相
   整合に印加された前記２次局部発振によってスイッチン
   グして前記最終ＩＦ信号の虚数成分を提供する第１、第
   ２ミキサと、 自分のイメージから前記最終ＩＦ信号の前記実数成分を
   分離して、最大限小数のＭＨｚをもつ基底帯域の最終Ｉ
   Ｆ帯域オフセット範囲内にある第１低域通過フィルタ応
   答を生成する第１低域通過フィルタと、 自分のイメージから前記最終ＩＦ信号の前記虚数成分を
   分離して、最終ＩＦ帯域範囲内にある第２低域通過フィ
   ルタ応答を生成する第２低域通過フィルタと、 前記第１低域通過フィルタ応答をディジタル化して前記
   最終ＩＦ信号の前記ディジタル化された標本の実数成分
   に対する出力成分を生成する第１アナログ−ディジタル
   変換回路であって、Ｎ個のアナログ−ディジタル変換器
   を含んでＮ位相ベースで前記第１低域通過フィルタ応答
   をディジタル化し、この時のＮは最小限１となる第１ア
   ナログ−ディジタル変換回路と、 第２低域通過フィルタ応答をディジタル化して、前記最
   終ＩＦ信号の前記ディジタル化された標本の虚数成分に
   対する出力信号を生成する第２アナログ−ディジタル変
   換回路であって、Ｎ個のアナログ−ディジタル変換器を
   含んでＮ位相ベースで前記第２低域通過フィルタ応答を
   ディジタル化して第２アナログ−ディジタル変換回路
   と、 前記ラジオ搬送波周波数で複素ディジタル搬送波信号を
   生成して前記最終ＩＦ帯域に伝送する回路と、 最終局部発振に印加される前記複素ディジタル搬送波信
   号に応答する第１ディジタル同期回路であって、前記最
   終ＩＦ信号のディジタル化された標本の実数と虚数成分
   に応答して同位相基底帯域信号を復旧する第１ディジタ
   ル同期回路と、 からなることを特徴とするディジタルＴＶ受信機回路。
2. 【請求項２】 前記Ｎは１以上の数であることを特徴と
   する請求項１記載のディジタルＴＶ信号受信機回路。
3. 【請求項３】 前記それぞれのアナログ−ディジタル変
   換器は連続的な２進近似値の形でなされることを特徴と
   する請求項２記載のディジタルＴＶ信号受信機回路。
4. 【請求項４】 前記それぞれのアナログ−ディジタル変
   換器は単に１／２符号周期区間の入力標本のみをディジ
   タル化することを特徴とする請求項３記載のディジタル
   ＴＶ信号受信機回路。
5. 【請求項５】 前記Ｎは２４であり、前記それぞれのア
   ナログ−ディジタル変換器は１／２符号周期区間の入力
   標本をディジタル化することを特徴とする請求項４記載
   のディジタルＴＶ信号受信機回路。
6. 【請求項６】 残留側波帯振幅変調をもつラジオ搬送波
   を受信する回路であって、これと同様の周波数の変調さ
   れていないパイロット搬送波を伴う回路は、 線形位相有限−インパルス−応答形の第１ディジタル帯
   域通過フィルタであって、前記最終ＩＦ信号の前記ディ
   ジタル化された標本の前記実数成分を自分の入力信号と
   して受信し、周波数で前記最終ＩＦ帯域に変換された前
   記変調されていないパイロット搬送波のディジタル化さ
   れた標本の実数成分を自分の出力信号として提供し、前
   記最終ＩＦ信号の前記実数成分の他の物質と分離される
   第１ディジタル帯域通過フィルタと、 線形位相有限−インパルス−応答形の第２ディジタル帯
   域通過フィルタであって、前記最終ＩＦ信号の前記ディ
   ジタル化された標本の前記虚数標本を自分の入力信号と
   して受信し、周波数で前記最終ＩＦ帯域に変換された前
   記変調されていないパイロット搬送波のディジタル化さ
   れた標本の実数成分を自分の出力信号として提供し、前
   記最終ＩＦ信号の前記虚数成分の他の部分と分離される
   第２ディジタル帯域通過フィルタと、 前記復調ディジタル搬送波信号と前記第１、第２ディジ
   タル帯域通過フィルタの前記出力信号に応答して直角位
   相基底帯域信号を生成する第２ディジタル同期回路と、 前記低域通過フィルタで自動周波数と位相制御信号を生
   成して前記直角位相基底帯域信号に応答する回路と、 前記チューナに含まれた発振器であって、残留側波帯振
   幅変調をもつ前記ラジオ搬送波とミックスされた発振を
   提供して前記２次ＩＦ信号を生成し、自動周波数と位相
   制御を行って前記自動周波数と位相制御信号に応答する
   発振器と、 前記同位相基底帯域信号に応答を提供するスペクトルフ
   ィルタと、 前記スペクトルフィルタの応答に応答する符号デコーダ
   回路と、 からなることを特徴とする請求項１記載のディジタルＴ
   Ｖ信号受信機回路。
7. 【請求項７】 Ｎは１位相であり、前記それぞれのアナ
   ログ−ディジタル変換器は連続２進近似値の形で成され
   ることを特徴とする請求項６記載のディジタルＴＶ信号
   受信機回路。
8. 【請求項８】 前記符号デコーダ回路は、 Ｐ位相ベースでトレリスデコーディングのための複数Ｐ
   のトレリスデコーダ個数、基底帯域信号の前記実数成分
   に対する前記スペクトルフィルタの前記応答からなされ
   ることを特徴とする請求項７記載のディジタルＴＶ信号
   受信機回路。
9. 【請求項９】 残留側波帯振幅変調を持つラジオ搬送波
   を受信する回路であって、これと類似の周波数の変調さ
   れていないパイロット搬送波を伴う回路は、 線形位相有限−インパルス−応答形の第１ディジタル帯
   域通過フィルタであって、前記最終ＩＦ信号の前記ディ
   ジタル化された標本の前記実数成分を自分の入力信号と
   して受信し、周波数で前記最終ＩＦ帯域に変換された前
   記変調されていないパイロット搬送波のディジタル化さ
   れた標本の実数成分を自分の出力信号として提供し、前
   記最終ＩＦ信号の前記実数成分の他の部分と分離される
   第１ディジタル帯域通過フィルタと、 線形位相有限−インパルス−応答形の第２ディジタル帯
   域通過フィルタであって、前記最終ＩＦ信号の前記ディ
   ジタル化された標本の前記虚数成分を自分の入力信号と
   して受信し、周波数で前記最終ＩＦ帯域に変換された前
   記変調されていないパイロット搬送波のディジタル化さ
   れた標本の実数成分を自分の出力信号として提供し、前
   記最終ＩＦ信号の前記虚数成分の他の部分と分離される
   第２ディジタル帯域通過フィルタと、 前記複素ディジタル搬送波信号と前記第１、第２ディジ
   タル帯域通過フィルタの前記出力信号に応じて直角位相
   基底帯域信号を生成する第２ディジタル同期回路と、 低域通過フィルタで自動周波数と位相制御信号を生成し
   て前記直角位相基底帯域信号に応答する回路と、 前記第１、第２位相整合に供給された前記２次局部発振
   の電源範囲に含まれた発振器であって、自動周波数と位
   相制御をもって前記自動周波数と位相制御信号に応答す
   る発振器と、 前記同位相基底帯域信号に応答を提供するスペクトルフ
   ィルタと、 前記スペクトルフィルタの応答に応答する符号デコーダ
   回路と、 からなることを特徴とする請求項１記載のディジタルＴ
   Ｖ信号受信機回路。
10. 【請求項１０】 Ｎは１以上であり、前記それぞれのア
    ナログ−ディジタル変換器は連続２進近似値の形で成さ
    れることを特徴とする請求項９記載のディジタルＴＶ信
    号受信機回路。
11. 【請求項１１】 前記符号デコーダ回路は、 Ｐ−位相ベースでトレリスデコーディングのための複数
    Ｐのトレリスデコーダ個数、基底帯域信号の前記実数成
    分に対する前記スペクトルフィルタの前記応答ででなさ
    れ、ＰはＮと同じか或いはそれの倍数であることを特徴
    とする請求項１０記載のディジタルＴＶ信号受信機回
    路。
12. 【請求項１２】 残留側波帯振幅変調をもつラジオ搬送
    波を受信する回路であって、これと類似の周波数の変調
    されていないパイロット搬送波を伴う回路は、 前記複素ディジタル搬送波信号と前記最終ＩＦ信号の前
    記ディジタル化された標本の前記実数と虚数成分に応じ
    て直角位相基底帯域信号を生成する第２ディジタル同期
    回路と、 低域通過フィルタで自動周波数と位相制御信号を生成し
    て前記直角位相基底帯域信号に応答する回路と、 前記チューナに含まれた発振器であって、残留側波帯振
    幅変調をもつ前記ラジオ搬送波とミックスされた発振を
    提供して前記２次ＩＦ信号を生成し、自動周波数と位相
    制御をもって前記自動周波数と位相制御信号に応答する
    発振器と、 前記同位相基底帯域信号に応答を提供するスペクトルフ
    ィルタと、 前記スペクトルフィルタの応答に応答する符号デコーダ
    回路と、からなることを特徴とする請求項１記載のディ
    ジタルＴＶ信号受信機回路。
13. 【請求項１３】 Ｎは１以上であり、前記それぞれのア
    ナログ−ディジタル変換器は連続２進近似値の形でなさ
    れることを特徴とする請求項１２記載のディジタルＴＶ
    信号受信機回路。
14. 【請求項１４】 前記符号デコーダ回路は、 Ｐ−位相ベースでトレリスデコーディングのための複数
    Ｐのトレリスデコーダ回数と、基底帯域信号の前記実数
    成分に対するスペクトルフィルタの前記応答でなされ、
    ＰはＮと同じかまたはそれの倍数であることを特徴とす
    る請求項１３記載のディジタルＴＶ信号受信機回路。
15. 【請求項１５】 残留側波帯振幅変調をもつラジオ搬送
    波を受信する回路であって、これと類似の周波数の変調
    されていないパイロット搬送波を伴う回路は、 前記複素ディジタル搬送波信号と前記最終ＩＦ信号の前
    記ディジタル化された標本の前記実数と虚数成分に応じ
    て直角位相基底帯域信号を生成する第２ディジタル同期
    回路と、 低域通過フィルタで自動周波数と位相制御信号を生成し
    て前記直角位相基底帯域信号に応答する回路と、 前記第１、第２位相整合に供給された前記２次局部発振
    の電源範囲に含まれた発振器であって、自動周波数と位
    相制御をもって前記自動周波数と位相制御信号に応答す
    る発振器と、 前記同位相基底帯域信号に応答を提供するスペクトルフ
    ィルタと、 前記スペクトルフィルタの応答に応答する符号デコーダ
    回路と、 からなることを特徴とする請求項１記載のディジタルＴ
    Ｖ信号受信機回路。
16. 【請求項１６】 Ｎは１以上であり、前記それぞれのア
    ナログ−ディジタル変換器は連続２進近似値の形でなさ
    れることを特徴とする請求項１５記載のディジタルＴＶ
    信号受信機回路。
17. 【請求項１７】 前記符号デコーダ回路は、 Ｐ位相ベースでトレリスデコーディングのための複数Ｐ
    のトレリスデコーダ回数、基底帯域信号の前記実数成分
    に対する前記スペクトルフィルタの前記応答でなされ、
    ＰはＮと同じかまたはそれの倍数であることを特徴とす
    る請求項１６記載のディジタルＴＶ信号受信機回路。
18. 【請求項１８】 直角振幅変調をもつラジオ搬送波を受
    信するための前記回路は、 前記複素ディジタル搬送波信号と前記最終ＩＦ信号の前
    記ディジタル化された標本の前記実数と虚数成分に応じ
    て直角位相基底帯域信号を生成する第２ディジタル同期
    回路と、 自動周波数と位相制御信号を生成して、前記同位相基底
    帯域信号と前記直角位相基底帯域信号を掛け合わせて生
    成された結果に応答する回路と、 前記チューナに含まれた発振器であって、残留側波帯振
    幅変調をもつ前記ラジオ搬送波のミックスされた発振を
    提供して前記２次ＩＦ信号を生成し、自動周波数と位相
    制御をもって前記自動周波数と位相制御信号に応答する
    発振器と、 同位相と直角位相復調を提供して前記同位相基底帯域信
    号と前記直角位相基底帯域信号に応答するスペクトルフ
    ィルタと、 前記同位相と直角位相復調応答に応答する符号デコーダ
    回路と、からなることを特徴とする請求項１記載のディ
    ジタルＴＶ信号受信機回路。
19. 【請求項１９】 Ｎは１以上であり、前記それぞれのア
    ナログ−ディジタル変換器は連続２進近似値の形で成さ
    れることを特徴とする請求項１８記載のディジタルＴＶ
    信号受信機回路。
20. 【請求項２０】 前記符号デコーダ回路は、 Ｐ−位相ベースでトレリスデコーディングのための複数
    Ｐのトレリスデコーダ個数、基底帯域信号の前記実数成
    分に対する前記スペクトルフィルタの前記応答でなさ
    れ、ＰはＮと同じかまたはそれの倍数であることを特徴
    とする請求項１９記載のディジタルＴＶ信号受信機回
    路。
21. 【請求項２１】 直角振幅変調をもつラジオ搬送波を受
    信するための前記回路は、 前記複素ディジタル搬送波信号と前記最終ＩＦ信号の前
    記ディジタル化された標本の前記実数と虚数成分に応じ
    て直角位相基底帯域信号を生成する第２ディジタル同期
    回路と、 自動周波数と位相制御信号を生成して、前記同位相基底
    帯域信号と前記直角位相基底帯域信号を掛け合わせて生
    成された結果に応答する回路と、 前記第１、第２位相整合に供給された前記第２次局部発
    振の電源範囲に含まれた発振器であって、自動周波数と
    位相制御をもって前記自動周波数と位相制御信号に応答
    する発振器と、 同位相と直角位相復調を提供して前記同位相基底帯域信
    号と前記直角位相基底帯域信号に応答するスペクトルフ
    ィルタと、 前記同位相と直角位相復調応答に応答する符号デコーダ
    回路と、 からなることを特徴とする請求項１記載のディジタルＴ
    Ｖ信号受信機回路。
22. 【請求項２２】 Ｎは１以上であり、前記それぞれのア
    ナログ−ディジタル変換器は連続２進近似値の形で成さ
    れることを特徴とする請求項２１記載のディジタルＴＶ
    信号受信機回路。
23. 【請求項２３】 前記符号デコーダ回路は、 Ｐ−位相ベースでトレリスデコーディングのための複数
    Ｐのトレリスデコーダ個数、基底帯域信号の前記実数成
    分に対する前記スペクトルフィルタの前記応答でなさ
    れ、ＰはＮと同じかまたはそれの倍数であることを特徴
    とする請求項２２記載のディジタルＴＶ信号受信機回
    路。