JPH11112594A - 複数位相アナログ−ディジタル変換に先だってヒルバート変換を取る帯域通過位相トラッカー - Google Patents
複数位相アナログ−ディジタル変換に先だってヒルバート変換を取る帯域通過位相トラッカーInfo
- Publication number
- JPH11112594A JPH11112594A JP10196288A JP19628898A JPH11112594A JP H11112594 A JPH11112594 A JP H11112594A JP 10196288 A JP10196288 A JP 10196288A JP 19628898 A JP19628898 A JP 19628898A JP H11112594 A JPH11112594 A JP H11112594A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- phase
- circuit
- final
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 ディジタルTV受信機に有用なラジオ受信機
回路を提供する。 【解決手段】 隣接したチャネルに含まれた信号からの
干渉を同時に取り除く間に中間符号誤りを最小化するた
めに受信器の振幅と位相特性を全て制御することにおい
て、受信機の帯域幅を定めるためのSAWフィルタリン
グは917〜923MHzのUHF帯域でより容易に行
うことができるという効果をもつ。これは6〜920M
Hzの△f/f比率は実質的に6〜44MHzの△f/
f比率より低いからである。また、UHF帯域IF増幅
器5は前記SAWフィルタ6における挿入損失を保障す
るための利得を提供する。前記増幅器5の利得を制御し
ないことは前記増幅器6をして前記SAWフィルタ6が
最適電源インピダンスで駆動するのをさらに容易にする
効果をもつ。
回路を提供する。 【解決手段】 隣接したチャネルに含まれた信号からの
干渉を同時に取り除く間に中間符号誤りを最小化するた
めに受信器の振幅と位相特性を全て制御することにおい
て、受信機の帯域幅を定めるためのSAWフィルタリン
グは917〜923MHzのUHF帯域でより容易に行
うことができるという効果をもつ。これは6〜920M
Hzの△f/f比率は実質的に6〜44MHzの△f/
f比率より低いからである。また、UHF帯域IF増幅
器5は前記SAWフィルタ6における挿入損失を保障す
るための利得を提供する。前記増幅器5の利得を制御し
ないことは前記増幅器6をして前記SAWフィルタ6が
最適電源インピダンスで駆動するのをさらに容易にする
効果をもつ。
Description
【0001】
【発明の属する技術分野】本発明は残留側波帯(VS
B)または直角振幅変調(QAM)形態の振幅変調され
たラジオ波を用いて伝送されたディジタル信号検出に用
いられる、帯域通過位相トラッカーに関し、前記帯域通
過位相トラッカーはディジタルTV受信機のようなもの
に有用に用いられるものである。
B)または直角振幅変調(QAM)形態の振幅変調され
たラジオ波を用いて伝送されたディジタル信号検出に用
いられる、帯域通過位相トラッカーに関し、前記帯域通
過位相トラッカーはディジタルTV受信機のようなもの
に有用に用いられるものである。
【0002】
【従来の技術】ATSC(Advanced Television System
Committee)は1995年9月16日に発表されたディ
ジタルTV標準で、NTSC(National Television Sy
stem Committee)がアナログTV空中波放送に現在用い
られている、6MHz帯域幅のTVチャネル内のディジ
タルTV(DTV)信号送信のための残留側波帯(VS
B)信号を明示している。前記ATSCで標準フィール
ドテストのために使用しているHDTV受信機のラジオ
受信機部分は、Zenith電子会社で設計したものである。
前記Zenith受信機における位相トラッキングは同期検出
の後、基底帯域で行われる。ディジタル化は同期検出後
になされる。ATSCで認めた前記ディジタル伝送構造
は残留側波帯振幅変調(VSB AM)を用いるために
普遍的ではない。
Committee)は1995年9月16日に発表されたディ
ジタルTV標準で、NTSC(National Television Sy
stem Committee)がアナログTV空中波放送に現在用い
られている、6MHz帯域幅のTVチャネル内のディジ
タルTV(DTV)信号送信のための残留側波帯(VS
B)信号を明示している。前記ATSCで標準フィール
ドテストのために使用しているHDTV受信機のラジオ
受信機部分は、Zenith電子会社で設計したものである。
前記Zenith受信機における位相トラッキングは同期検出
の後、基底帯域で行われる。ディジタル化は同期検出後
になされる。ATSCで認めた前記ディジタル伝送構造
は残留側波帯振幅変調(VSB AM)を用いるために
普遍的ではない。
【0003】1995年12月26日に登録された米国
特許第5,479,449号において、C.B.PatelとA.
L.R.Limbergに許与された“DIGITAL VSB DETECTOR WITH
BANDPASS PHASE TRACKER, AS FOR INCLUSION IN AN HD
TV RECEIVER”という名称のディジタル化は、同期検出
に先だってなされ、位相トラッキングは同期検出に対す
る複素数ディジタル標本を生成する前に中間周波数でな
される。米国特許第5,479,449から見れば、V
SB AMの上側帯域と下側帯域が対称を成さないこと
にも拘わらず、位相トラッキングはVSB AM受信機
で同期検出に対する複素数ディジタル標本を生成する前
に中間周波数でなされることができる。狭帯域通過フィ
ルタリングは基底帯域に同期される搬送波を抽出する前
に、上側帯域と下側帯域の対称を成すために行われ、前
記帯域通過トラッカーに対する制御回路を示す。
特許第5,479,449号において、C.B.PatelとA.
L.R.Limbergに許与された“DIGITAL VSB DETECTOR WITH
BANDPASS PHASE TRACKER, AS FOR INCLUSION IN AN HD
TV RECEIVER”という名称のディジタル化は、同期検出
に先だってなされ、位相トラッキングは同期検出に対す
る複素数ディジタル標本を生成する前に中間周波数でな
される。米国特許第5,479,449から見れば、V
SB AMの上側帯域と下側帯域が対称を成さないこと
にも拘わらず、位相トラッキングはVSB AM受信機
で同期検出に対する複素数ディジタル標本を生成する前
に中間周波数でなされることができる。狭帯域通過フィ
ルタリングは基底帯域に同期される搬送波を抽出する前
に、上側帯域と下側帯域の対称を成すために行われ、前
記帯域通過トラッカーに対する制御回路を示す。
【0004】他の方法として、前記搬送波は非対称を成
す上側帯域と下側帯域から抽出されて基底帯域に同期さ
れ、低域通過フィルタリングされて帯域通過トラッカー
に対する制御信号を示し、前記低域通過フィルタの遮断
周波数(cut-off frequency)は前記搬送波側帯域構造
の非対称部分に対する応答のない周波数で極めて低くな
る。また、帯域通過位相トラッカーは中央チャネル搬送
波のQAMによって伝送されたディジタルTV信号を検
出するために有用に用いられるが、これは1996年4
月9日に登録された米国特許第5,506,636号を
もつC.B.PatelとA.L.R.Limbergの“HDTV SIGNAL RECEIV
ER WITH IMAGINARY-SAMPLE-PRESENCE DETECTOR FOR QAM
/VSB MODE”と1994年6月28日にC.B.PatelとA.L.
R.Limbergによって出願されて認められた米国特許出願
第08/266,753の“RADIO RECEIVER FOR RECEI
VING BOTH VSB AND QAM DIGITAL HDTV SIGNALS”に示さ
れている。
す上側帯域と下側帯域から抽出されて基底帯域に同期さ
れ、低域通過フィルタリングされて帯域通過トラッカー
に対する制御信号を示し、前記低域通過フィルタの遮断
周波数(cut-off frequency)は前記搬送波側帯域構造
の非対称部分に対する応答のない周波数で極めて低くな
る。また、帯域通過位相トラッカーは中央チャネル搬送
波のQAMによって伝送されたディジタルTV信号を検
出するために有用に用いられるが、これは1996年4
月9日に登録された米国特許第5,506,636号を
もつC.B.PatelとA.L.R.Limbergの“HDTV SIGNAL RECEIV
ER WITH IMAGINARY-SAMPLE-PRESENCE DETECTOR FOR QAM
/VSB MODE”と1994年6月28日にC.B.PatelとA.L.
R.Limbergによって出願されて認められた米国特許出願
第08/266,753の“RADIO RECEIVER FOR RECEI
VING BOTH VSB AND QAM DIGITAL HDTV SIGNALS”に示さ
れている。
【0005】米国特許第5,479,449は前記虚数
標本を生成するためにヒルバート変換システム機能を有
するディジタルフィルタを用いて前記実数標本を複素標
本に変換した後、前記同位相同期検出結果の側帯域をデ
ィジタル化する。ヒルバート変換は1〜10MHz周波
数でシステム機能をもつIF信号をディジタルフィルタ
リングすることにより行われるが、これは基底帯域でヒ
ルバート変換を行うことより一層簡単なものである。M
Hzで位相を90°シフトするために要求される遅延
は、0に近い周波数で位相を90°に近接するようにシ
フトするために要求される遅延は相当少ない。それに拘
わらず、前記ヒルバート変換フィルタ回路は実質的な量
において使用を避けるほどのディジタルハードウェアを
含んでいる。
標本を生成するためにヒルバート変換システム機能を有
するディジタルフィルタを用いて前記実数標本を複素標
本に変換した後、前記同位相同期検出結果の側帯域をデ
ィジタル化する。ヒルバート変換は1〜10MHz周波
数でシステム機能をもつIF信号をディジタルフィルタ
リングすることにより行われるが、これは基底帯域でヒ
ルバート変換を行うことより一層簡単なものである。M
Hzで位相を90°シフトするために要求される遅延
は、0に近い周波数で位相を90°に近接するようにシ
フトするために要求される遅延は相当少ない。それに拘
わらず、前記ヒルバート変換フィルタ回路は実質的な量
において使用を避けるほどのディジタルハードウェアを
含んでいる。
【0006】C.B.PatelとA.L.R.Limbergは前記ヒルバー
ト変換フィルタ回路をFIRまたはIIRディジタルフ
ィルタを使用する差動形90°位相シフト回路網(diff
erential 90゜ phase shift networks)に置き換えるこ
とを考慮した。1996年8月20日に登録された米国
特許第5,548,617の“DIGITAL VSB DETECTORWI
TH BANDPASS PHASE TRACKER USING RADER FILTERS, AS
FOR USE IN AN HDTVRECEIVER”において、差動形90°
位相シフト回路網は、C.M.Raderの著書“A Simple Meth
od for Sampling In-Phase and Quadrature Component
s”、宇宙空間と電子工学システムに関するIEEE会
報Vol.AES−20,No.6(1984.1
1),pp.821〜824に基づいてIIRディジタ
ルフィルタを使用する。1995年12月22日に出願
された米国特許出願第08/577,469号の“DIGI
TAL VSB DETECTOR WITH BANDPASS PHASE TRACKER USING
NG FILTERS, AS FOR USE IN AN HDTV RECEIVER”にお
いて、差動形90°位相シフト回路網は1991年11
月27日に公開されたT.F.S.Ngの英国特許出願2,22
4,410 Aの“QUADRATURE DEMODULATOR”に基づい
て、一般にFIRディジタルフィルタを使用する。
ト変換フィルタ回路をFIRまたはIIRディジタルフ
ィルタを使用する差動形90°位相シフト回路網(diff
erential 90゜ phase shift networks)に置き換えるこ
とを考慮した。1996年8月20日に登録された米国
特許第5,548,617の“DIGITAL VSB DETECTORWI
TH BANDPASS PHASE TRACKER USING RADER FILTERS, AS
FOR USE IN AN HDTVRECEIVER”において、差動形90°
位相シフト回路網は、C.M.Raderの著書“A Simple Meth
od for Sampling In-Phase and Quadrature Component
s”、宇宙空間と電子工学システムに関するIEEE会
報Vol.AES−20,No.6(1984.1
1),pp.821〜824に基づいてIIRディジタ
ルフィルタを使用する。1995年12月22日に出願
された米国特許出願第08/577,469号の“DIGI
TAL VSB DETECTOR WITH BANDPASS PHASE TRACKER USING
NG FILTERS, AS FOR USE IN AN HDTV RECEIVER”にお
いて、差動形90°位相シフト回路網は1991年11
月27日に公開されたT.F.S.Ngの英国特許出願2,22
4,410 Aの“QUADRATURE DEMODULATOR”に基づい
て、一般にFIRディジタルフィルタを使用する。
【0007】前記ヒルバート変換フィルタ回路は、上述
したように前記受信器に用いられた2次IF信号上で動
作する単一アナログ−ディジタル変換(ADC)によっ
てアナログ−ディジタル変換が行われた後、前記帯域通
過トラッカーでディジタルフィルタとして行われる。前
記2次IF信号はTV放送チャネル2よりやや下のVH
F帯域に位置する。一般に帯域通過トラッカーを用いる
DTV受信機は3重受信機に設計され、アンテナまたは
ケーブル連結点から受信されたラジオ周波数(RF)信
号をTV放送チャネル83よりやや上のUHF帯域に位
置した第1IF信号に変換し、増幅されたUHF第1I
F信号を前記VHF2次IF信号に変換し、最終的に増
幅されたVHF2次IF信号を基底帯域に同期させるた
めに約1〜10MHz周波数範囲内にある最終IF信号
に変換する。ディジタル通信受信機で単一ADCを用い
てアナログ最終IF信号の実数と虚数成分を変換するた
めに用いられるそれぞれのADCをマッチングする問題
を解決し、これと同様にこれらADCに供給されるそれ
ぞれの実数と虚数成分利得をマッチングする問題を解決
した。また、正確に90°位相整合を行う前記最終IF
信号の実数と虚数成分を示す問題も解決した。
したように前記受信器に用いられた2次IF信号上で動
作する単一アナログ−ディジタル変換(ADC)によっ
てアナログ−ディジタル変換が行われた後、前記帯域通
過トラッカーでディジタルフィルタとして行われる。前
記2次IF信号はTV放送チャネル2よりやや下のVH
F帯域に位置する。一般に帯域通過トラッカーを用いる
DTV受信機は3重受信機に設計され、アンテナまたは
ケーブル連結点から受信されたラジオ周波数(RF)信
号をTV放送チャネル83よりやや上のUHF帯域に位
置した第1IF信号に変換し、増幅されたUHF第1I
F信号を前記VHF2次IF信号に変換し、最終的に増
幅されたVHF2次IF信号を基底帯域に同期させるた
めに約1〜10MHz周波数範囲内にある最終IF信号
に変換する。ディジタル通信受信機で単一ADCを用い
てアナログ最終IF信号の実数と虚数成分を変換するた
めに用いられるそれぞれのADCをマッチングする問題
を解決し、これと同様にこれらADCに供給されるそれ
ぞれの実数と虚数成分利得をマッチングする問題を解決
した。また、正確に90°位相整合を行う前記最終IF
信号の実数と虚数成分を示す問題も解決した。
【0008】さらに、ディジタル通信受信機で信号をデ
ィジタル化する時、実際はフラッシュアナログ−ディジ
タル変換器を使用しており、10.76メガ符号/秒の
符号率と8または16−レベル符号を使用するDTV信
号は、非常に異なる動作をフラッシュ変換器に要求す
る。フラッシュ変換器はモノリシック集積回路ダイ(I
C die)内における結合のために相当な量の回路を
もっており、n−bitディジタル解像度を成すために
(2n−1)−抵抗器梯形分配器と(2n−1)比較器を
使用するが、この時のnは正の整数である。
ィジタル化する時、実際はフラッシュアナログ−ディジ
タル変換器を使用しており、10.76メガ符号/秒の
符号率と8または16−レベル符号を使用するDTV信
号は、非常に異なる動作をフラッシュ変換器に要求す
る。フラッシュ変換器はモノリシック集積回路ダイ(I
C die)内における結合のために相当な量の回路を
もっており、n−bitディジタル解像度を成すために
(2n−1)−抵抗器梯形分配器と(2n−1)比較器を
使用するが、この時のnは正の整数である。
【0009】前記ダイに相当な部分を占めるためにAD
C費用が高くなる。フラッシュ変換器は帯域通過位相ト
ラッカーを使用する場合、VSB AM DTV信号を1
0.76×106符号/秒にディジタル化するために受
信機に要求された最小限の21.52×106標本/秒
比率で動作するために、相当量の電力を消耗する。低費
用で使用できる好ましい場合は、複数位相のアナログ−
ディジタル変換から脱皮して電力消費用ICデバイスを
関連技術分野で容易に使用し得るようにする。10〜1
2ビットのディジタル解像度を21.52×106標本
/秒比率で得、等化フィルタリングをより容易にするた
めに、本発明はフラッシュ変換よりはアナログ−ディジ
タル変換方法の使用を考慮した。本願発明者は、DTV
符号率を上回る連続2進近似率(successive binary ap
proximation rates)を求める必要なく、11または1
2ビットまでの解像度を24−位相アナログ−ディジタ
ル変換を提供できるようにスタガータイプ(staggere
d)サンプリングに配列された、24個の連続的な2進
近似タイプ(binary approximation type)ADCとし
て1つのフラッシュ変換器を置き換えることもできるこ
とを認識した。
C費用が高くなる。フラッシュ変換器は帯域通過位相ト
ラッカーを使用する場合、VSB AM DTV信号を1
0.76×106符号/秒にディジタル化するために受
信機に要求された最小限の21.52×106標本/秒
比率で動作するために、相当量の電力を消耗する。低費
用で使用できる好ましい場合は、複数位相のアナログ−
ディジタル変換から脱皮して電力消費用ICデバイスを
関連技術分野で容易に使用し得るようにする。10〜1
2ビットのディジタル解像度を21.52×106標本
/秒比率で得、等化フィルタリングをより容易にするた
めに、本発明はフラッシュ変換よりはアナログ−ディジ
タル変換方法の使用を考慮した。本願発明者は、DTV
符号率を上回る連続2進近似率(successive binary ap
proximation rates)を求める必要なく、11または1
2ビットまでの解像度を24−位相アナログ−ディジタ
ル変換を提供できるようにスタガータイプ(staggere
d)サンプリングに配列された、24個の連続的な2進
近似タイプ(binary approximation type)ADCとし
て1つのフラッシュ変換器を置き換えることもできるこ
とを認識した。
【0010】それぞれのADCは1/2符号周期区間の
標本をディジタル化する。各ADCの変換率は前記フラ
ッシュ変換器1/24であり、これは24個の要素に対
して全体的に電力消耗減少をもつ各ADCで24の二乗
に対する電力消耗を減少する。連続2進近似値形態をも
つそれぞれのADCは1〜12個の比較器をもってお
り、特定タイプのADCが用いられることに依存するこ
とは9−12ビットの解像度をもつフラッシュ変換器に
用いられた前記(29−1)〜(212−1)より少な
く、8ビットの解像度をもつフラッシュ変換器に用いら
れた前記(28−1)比較器より決して多くない。
標本をディジタル化する。各ADCの変換率は前記フラ
ッシュ変換器1/24であり、これは24個の要素に対
して全体的に電力消耗減少をもつ各ADCで24の二乗
に対する電力消耗を減少する。連続2進近似値形態をも
つそれぞれのADCは1〜12個の比較器をもってお
り、特定タイプのADCが用いられることに依存するこ
とは9−12ビットの解像度をもつフラッシュ変換器に
用いられた前記(29−1)〜(212−1)より少な
く、8ビットの解像度をもつフラッシュ変換器に用いら
れた前記(28−1)比較器より決して多くない。
【0011】1995年9月16日に発表された前記A
TCディジタルTV標準はトレリスコードされた信号の
符号コーディングについて明示している。12回インタ
リーブされたトレリスコードは、828−符号データセ
グメント内のデータに用いられ、それぞれのデータセグ
メントはヘッダ(header)の4−符号データ同期コード
グループに先だって行われる。12回インタリーブされ
たトレリスコードを使用する根本的な目的は、コームフ
ィルタリングを容易にして同一チャネル干渉NTSC信
号のアーチファクト成分を抑えるためである。前記AT
SCディジタルTV標準をフィールドテストするために
用いられた前記Zenith受信機において、12回インタリ
ーブされたトレリスコードはトレリスデコーディングの
各12−位相に対してそれぞれのトレリスデコーダを用
いて12−位相ベースでデコードされる。それぞれのト
レリスデコーダはビタビによって現れる形態の「ソフト
決定」技術を使用することができるが、この決定の手続
は実質的に異なるトレリスデコーダにおける決定手続と
関わらない。
TCディジタルTV標準はトレリスコードされた信号の
符号コーディングについて明示している。12回インタ
リーブされたトレリスコードは、828−符号データセ
グメント内のデータに用いられ、それぞれのデータセグ
メントはヘッダ(header)の4−符号データ同期コード
グループに先だって行われる。12回インタリーブされ
たトレリスコードを使用する根本的な目的は、コームフ
ィルタリングを容易にして同一チャネル干渉NTSC信
号のアーチファクト成分を抑えるためである。前記AT
SCディジタルTV標準をフィールドテストするために
用いられた前記Zenith受信機において、12回インタリ
ーブされたトレリスコードはトレリスデコーディングの
各12−位相に対してそれぞれのトレリスデコーダを用
いて12−位相ベースでデコードされる。それぞれのト
レリスデコーダはビタビによって現れる形態の「ソフト
決定」技術を使用することができるが、この決定の手続
は実質的に異なるトレリスデコーダにおける決定手続と
関わらない。
【0012】上述した前記24−位相アナログ−ディジ
タル変換手続を使用する場合、独立的な回数のインタリ
ーブされたトレリスコードの使用は、前記ADCの変換
利得のマッチング問題を正確に解決する。実質的にゴー
スティング(ghosting)が生じなければ、前記等化フィ
ルタリングは相当量のADC応答を混合し、前記ADC
の変換利得差異は前記トレリスデコーダにおける個別的
な「ソフト決定」の手続によっていくつかの部分に対し
て補償される。
タル変換手続を使用する場合、独立的な回数のインタリ
ーブされたトレリスコードの使用は、前記ADCの変換
利得のマッチング問題を正確に解決する。実質的にゴー
スティング(ghosting)が生じなければ、前記等化フィ
ルタリングは相当量のADC応答を混合し、前記ADC
の変換利得差異は前記トレリスデコーダにおける個別的
な「ソフト決定」の手続によっていくつかの部分に対し
て補償される。
【0013】もしADCマッチングがいずれの場合でも
充分なされるが、16のような少ない位相をもつ複数位
相変換も必ず行われる。このような事実は完全なアナロ
グ−ディジタル変換回路で要求されるハードウェアの量
を減少させる。多くの電力消耗と多くのデバイス費用を
かけずに21.52×106標本/秒比率で10−12
ビットのディジタル解像度を提供し得るアナログ−ディ
ジタル変換回路の可能性は、本発明家に前記最終IF信
号の実数と虚数成分のアナログ−ディジタル変換分離問
題をどのように解決し得るかに対する勇気を与えた。
充分なされるが、16のような少ない位相をもつ複数位
相変換も必ず行われる。このような事実は完全なアナロ
グ−ディジタル変換回路で要求されるハードウェアの量
を減少させる。多くの電力消耗と多くのデバイス費用を
かけずに21.52×106標本/秒比率で10−12
ビットのディジタル解像度を提供し得るアナログ−ディ
ジタル変換回路の可能性は、本発明家に前記最終IF信
号の実数と虚数成分のアナログ−ディジタル変換分離問
題をどのように解決し得るかに対する勇気を与えた。
【0014】それらそれぞれのADCに対する現在のア
ナログ形式として、前記最終IF信号の実数と虚数成分
に対する等化利得の問題は充分解決可能性をもっている
が、これは前記2次IF信号を、マッチした構造をもつ
一対のスイッチング形態のミキサに提供し、前記スイッ
チング形態のミキサは2次局部発振器の同位相と直角位
相出力信号に応答して転換される。マッチした構造をも
つ一対のスイッチング形のミキサは、例えばエミッタ結
合をもつバイポーラトランジスタ一対のツリー(tree)
を用いてモノリシックIC内に形成される。前記スイッ
チング形態のミキサ応答は類似に低域通過フィルタリン
グされて2つのADCに対するそれぞれの入力信号を生
成する。それぞれのLC低域通過フィルタは、それらそ
れぞれのADCに対する現在のアナログ形式として前記
最終IF信号の実数と虚数成分に対する同一の挿入利得
を保つため有力に選定されたゼロ電源インピダンスで駆
動されるように設計された。
ナログ形式として、前記最終IF信号の実数と虚数成分
に対する等化利得の問題は充分解決可能性をもっている
が、これは前記2次IF信号を、マッチした構造をもつ
一対のスイッチング形態のミキサに提供し、前記スイッ
チング形態のミキサは2次局部発振器の同位相と直角位
相出力信号に応答して転換される。マッチした構造をも
つ一対のスイッチング形のミキサは、例えばエミッタ結
合をもつバイポーラトランジスタ一対のツリー(tree)
を用いてモノリシックIC内に形成される。前記スイッ
チング形態のミキサ応答は類似に低域通過フィルタリン
グされて2つのADCに対するそれぞれの入力信号を生
成する。それぞれのLC低域通過フィルタは、それらそ
れぞれのADCに対する現在のアナログ形式として前記
最終IF信号の実数と虚数成分に対する同一の挿入利得
を保つため有力に選定されたゼロ電源インピダンスで駆
動されるように設計された。
【0015】正確に90°の位相整合をもつ前記最終I
F信号の実数と虚数成分を表す問題は、正確な位相整合
をもつ前記2次局部発振器の同位相と直角位相出力信号
の提供による配置で解決される。前記2次局部発振器の
出力信号は必須的に変調と関係ないため、問題は簡単に
なる。ADC特性をマッチングさせる問題は解像度の性
能である。例えば、単一モノリシックICでマッチした
構造を使用することである。もし、前記ADCがフラッ
シュ変換器であれば、これらは優先的に配置されて一つ
の梯形抵抗器を共通に使用する。もし、前記ADCが連
続2進近似値形態であれば、これらは優先的に配置され
て前記連続近似値の手続に用いられる標準比較器を設置
するために同一の回路網を使用する。
F信号の実数と虚数成分を表す問題は、正確な位相整合
をもつ前記2次局部発振器の同位相と直角位相出力信号
の提供による配置で解決される。前記2次局部発振器の
出力信号は必須的に変調と関係ないため、問題は簡単に
なる。ADC特性をマッチングさせる問題は解像度の性
能である。例えば、単一モノリシックICでマッチした
構造を使用することである。もし、前記ADCがフラッ
シュ変換器であれば、これらは優先的に配置されて一つ
の梯形抵抗器を共通に使用する。もし、前記ADCが連
続2進近似値形態であれば、これらは優先的に配置され
て前記連続近似値の手続に用いられる標準比較器を設置
するために同一の回路網を使用する。
【0016】
【発明が解決しようとする課題】従って、本発明の目的
は、次の種類のような、ディジタルTV受信機に有用な
ラジオ受信機回路を提供することにある。
は、次の種類のような、ディジタルTV受信機に有用な
ラジオ受信機回路を提供することにある。
【0017】
【課題を解決するための手段】周波数帯域の相互異なる
位置でチャネルのいずれか一つを選択するためにチュー
ナを備え、前記チャネルはTV情報を表すディジタル信
号に応じてラジオ搬送波の振幅変調伝送のために割り当
てられ、周波数は前記選択されたチャネルを2次中間周
波数地域で2次中間周波数信号に変換させる。2次局部
発振電源は第1位相整合と、前記第1位相整合と直角を
成す第2位相整合に含まれたこれらの発振を伝達して第
1,第2ミキサにあるそれぞれの2次IF信号とヘテロ
ダインする。
位置でチャネルのいずれか一つを選択するためにチュー
ナを備え、前記チャネルはTV情報を表すディジタル信
号に応じてラジオ搬送波の振幅変調伝送のために割り当
てられ、周波数は前記選択されたチャネルを2次中間周
波数地域で2次中間周波数信号に変換させる。2次局部
発振電源は第1位相整合と、前記第1位相整合と直角を
成す第2位相整合に含まれたこれらの発振を伝達して第
1,第2ミキサにあるそれぞれの2次IF信号とヘテロ
ダインする。
【0018】前記第1,第2ミキサはスイッチングタイ
プであり、前記第1ミキサは前記第1位相整合に伝達さ
れた前記2次局部発振に応じてスイッチングして最終中
間周波数信号の実数成分を伝達し、前記第2ミキサは前
記第2位相整合に伝達された前記2次局部発振に応じて
スイッチングして最終中間周波数信号の虚数成分を伝達
する。第1低域通過フィルタはイメージから前記最終I
F信号の実数成分を分離して、せいぜい小数のMHzを
もつ基底帯域から、最終中間周波数帯域オフセット範囲
内にある第1低域通過フィルタの応答を生成する。第2
低域通過フィルタはイメージから前記最終IF信号の虚
数成分を分離して、最終IF帯域範囲内にある第2低域
通過フィルタの応答を生成する。
プであり、前記第1ミキサは前記第1位相整合に伝達さ
れた前記2次局部発振に応じてスイッチングして最終中
間周波数信号の実数成分を伝達し、前記第2ミキサは前
記第2位相整合に伝達された前記2次局部発振に応じて
スイッチングして最終中間周波数信号の虚数成分を伝達
する。第1低域通過フィルタはイメージから前記最終I
F信号の実数成分を分離して、せいぜい小数のMHzを
もつ基底帯域から、最終中間周波数帯域オフセット範囲
内にある第1低域通過フィルタの応答を生成する。第2
低域通過フィルタはイメージから前記最終IF信号の虚
数成分を分離して、最終IF帯域範囲内にある第2低域
通過フィルタの応答を生成する。
【0019】第1アナログ−ディジタル変換回路はN個
のアナログ−ディジタル変換器を含み、Nは少なくとも
1になり、N−位相ベースで前記第1低域通過フィルタ
の応答をディジタル化するために提供して前記最終IF
信号のディジタル標本の実数成分の出力信号を生成す
る。第2アナログ−ディジタル変換回路はN個のアナロ
グ−ディジタル変換器を含み、N−位相ベースで前記第
2低域通過フィルタの応答をディジタル化するために提
供して前記最終IF信号のディジタル標本の虚数成分の
出力信号を生成する。
のアナログ−ディジタル変換器を含み、Nは少なくとも
1になり、N−位相ベースで前記第1低域通過フィルタ
の応答をディジタル化するために提供して前記最終IF
信号のディジタル標本の実数成分の出力信号を生成す
る。第2アナログ−ディジタル変換回路はN個のアナロ
グ−ディジタル変換器を含み、N−位相ベースで前記第
2低域通過フィルタの応答をディジタル化するために提
供して前記最終IF信号のディジタル標本の虚数成分の
出力信号を生成する。
【0020】前記最終IF帯域に伝達されたラジオ搬送
波周波数における複素ディジタル搬送波信号を生成する
回路を備える。第1同期回路は前記複素ディジタル搬送
波信号と、前記最終IF信号のディジタル標本の実数と
虚数成分に応じて同位相基底帯域信号を復旧する。第2
同期回路は最終局部発振で伝達された前記複素ディジタ
ル搬送波信号と、前記最終IF信号のディジタル標本の
実数と虚数成分に応じて直角位相基底帯域信号を復旧す
る。
波周波数における複素ディジタル搬送波信号を生成する
回路を備える。第1同期回路は前記複素ディジタル搬送
波信号と、前記最終IF信号のディジタル標本の実数と
虚数成分に応じて同位相基底帯域信号を復旧する。第2
同期回路は最終局部発振で伝達された前記複素ディジタ
ル搬送波信号と、前記最終IF信号のディジタル標本の
実数と虚数成分に応じて直角位相基底帯域信号を復旧す
る。
【0021】
【発明の実施の形態】以下、添付図面を参照して本発明
の一実施形態を詳細に説明する。図1〜図6のディジタ
ルTV信号受信機において、アンテナ1(または図示し
ていないケーブル接続点)を介してラジオ周波数で受信
されたディジタルTV信号は、ラジオ周波数増幅器2で
増幅されて第1ミキサ3に印加され、第1局部発振器4
で生成された第1局部発振と共に前記ミキサ3でヘテロ
ダインされる。前記ミキサ3は選択されたディジタルT
V信号の周波数を第1中間周波数帯域に変換するが、前
記中間周波数帯域はTV放送チャネル83を若干上回る
UHF帯域にある図1〜図6に示した複数変換受信機の
帯域である。従って、前記ミキサ3で生成された前記第
1中間周波数信号はUHF帯域中間周波数増幅器5に伝
達され、これは増幅された第1中間周波数信号を、前記
第1中間周波数帯域に変換されたVSB AM DTV信
号を選択するように設計された表面音響波(SAW)フ
ィルタ6に伝達する。
の一実施形態を詳細に説明する。図1〜図6のディジタ
ルTV信号受信機において、アンテナ1(または図示し
ていないケーブル接続点)を介してラジオ周波数で受信
されたディジタルTV信号は、ラジオ周波数増幅器2で
増幅されて第1ミキサ3に印加され、第1局部発振器4
で生成された第1局部発振と共に前記ミキサ3でヘテロ
ダインされる。前記ミキサ3は選択されたディジタルT
V信号の周波数を第1中間周波数帯域に変換するが、前
記中間周波数帯域はTV放送チャネル83を若干上回る
UHF帯域にある図1〜図6に示した複数変換受信機の
帯域である。従って、前記ミキサ3で生成された前記第
1中間周波数信号はUHF帯域中間周波数増幅器5に伝
達され、これは増幅された第1中間周波数信号を、前記
第1中間周波数帯域に変換されたVSB AM DTV信
号を選択するように設計された表面音響波(SAW)フ
ィルタ6に伝達する。
【0022】ディジタル信号受信機で用心深く取り扱う
べき部分は、隣接したチャネルに含まれている信号から
の干渉を同時に取り除く間、中間符号の誤りを最小化す
るために前記受信器の振幅と位相特性を共に制御するこ
とである。許容可能なグループ遅延特性が保たれる間、
5.5〜6MHzの帯域幅にわたって±1dB以内のフ
ラット振幅応答を得るためには、受信機帯域幅を定める
ためのかなり多数のポールとゼロをもつSAWフィルタ
リングが要求される。41〜47MHzのVHFに対し
てこのようなSAWフィルタリングを行うことは難しく
て費用がたくさんかかる。製造会社で明示した最適の電
源インピダンスで前記SAWフィルタを駆動することに
注意すれば、受信機の帯域幅を定めるための前記SAW
フィルタリングは917〜923MHzのUHF帯域で
より容易に行うことができる。その理由は6〜920M
Hzの△f/f比率は実質的に6〜44MHzの△f/
f比率より低いためである。挿入損失もUFH帯域でさ
らに低いが、特に917〜923MHzで10〜12d
B程度が低い。
べき部分は、隣接したチャネルに含まれている信号から
の干渉を同時に取り除く間、中間符号の誤りを最小化す
るために前記受信器の振幅と位相特性を共に制御するこ
とである。許容可能なグループ遅延特性が保たれる間、
5.5〜6MHzの帯域幅にわたって±1dB以内のフ
ラット振幅応答を得るためには、受信機帯域幅を定める
ためのかなり多数のポールとゼロをもつSAWフィルタ
リングが要求される。41〜47MHzのVHFに対し
てこのようなSAWフィルタリングを行うことは難しく
て費用がたくさんかかる。製造会社で明示した最適の電
源インピダンスで前記SAWフィルタを駆動することに
注意すれば、受信機の帯域幅を定めるための前記SAW
フィルタリングは917〜923MHzのUHF帯域で
より容易に行うことができる。その理由は6〜920M
Hzの△f/f比率は実質的に6〜44MHzの△f/
f比率より低いためである。挿入損失もUFH帯域でさ
らに低いが、特に917〜923MHzで10〜12d
B程度が低い。
【0023】前記UHF帯域IF増幅器5は前記SAW
フィルタ6における挿入損失を補償するための利得を提
供する。前記増幅器5の利得を制御しないのは前記増幅
器5をして、前記SAWフィルタ6が最適電源インピダ
ンスで駆動するのをさらに容易にする。
フィルタ6における挿入損失を補償するための利得を提
供する。前記増幅器5の利得を制御しないのは前記増幅
器5をして、前記SAWフィルタ6が最適電源インピダ
ンスで駆動するのをさらに容易にする。
【0024】選択・増幅された第1中間周波数信号は、
前記SAWフィルタ6から第2ミキサ7に伝達され、図
1,図2,図5の制御された第2局部発振器8と図3,
図4,図6の固定周波数第2局部発振器08で生成され
た第1局部発振と共に前記ミキサ7でヘテロダインされ
る。前記ミキサ7は前記選択されたディジタルTV信号
の周波数を第2、2次中間周波数帯域に変換するが、前
記中間周波数帯域はTV放送チャネル2を若干下回るV
HF帯域にある図1〜図6に示した複数変換受信機の帯
域である。表面音響波(SAW)フィルタ9は前記ミキ
サ7で生成された第2のイメージと2次中間周波数信号
を除去し、前記第2次中間周波数信号はVHF帯域中間
周波数増幅器10で増幅される。前記VHF帯域IF増
幅器10は自動利得制御AGCで提供され、前記RF増
幅器は遅延したAGCで提供される。従って、VHF帯
域IF増幅器10で増幅された2次IF信号はスイッチ
ングタイプのミキサ11とミキサ12に印加するための
振幅になる。
前記SAWフィルタ6から第2ミキサ7に伝達され、図
1,図2,図5の制御された第2局部発振器8と図3,
図4,図6の固定周波数第2局部発振器08で生成され
た第1局部発振と共に前記ミキサ7でヘテロダインされ
る。前記ミキサ7は前記選択されたディジタルTV信号
の周波数を第2、2次中間周波数帯域に変換するが、前
記中間周波数帯域はTV放送チャネル2を若干下回るV
HF帯域にある図1〜図6に示した複数変換受信機の帯
域である。表面音響波(SAW)フィルタ9は前記ミキ
サ7で生成された第2のイメージと2次中間周波数信号
を除去し、前記第2次中間周波数信号はVHF帯域中間
周波数増幅器10で増幅される。前記VHF帯域IF増
幅器10は自動利得制御AGCで提供され、前記RF増
幅器は遅延したAGCで提供される。従って、VHF帯
域IF増幅器10で増幅された2次IF信号はスイッチ
ングタイプのミキサ11とミキサ12に印加するための
振幅になる。
【0025】図1〜図4のディジタル信号受信機はパイ
ロット搬送波によって伴われるVSB AM DTV信号
を受信するように設計されており、優先的にAGCは前
記パイロット搬送波の振幅に対する応答から生成される
が、これは1997年6月3日に登録された米国特許第
5,636,252をもつC.B.PatelとA.L.R.Limbergの
「ディジタル高解像度TV信号受信に対するラジオ受信
機の自動利得制御」に示されている。前記図5と図6の
ディジタル信号受信機はパイロット搬送波によって伴わ
れないQAM DTV信号を受信するように設計されて
おり、AGCは種々の方法のいずれかで生成されること
ができる。1993年8月10日に登録された米国特許
第5,235,424号をもつT.M.Wagner et aliiの
「高解像TV受信機に対する自動利得制御システム」を
参照して、AGC信号を示すために前記QAM信号の実
数標本と虚数標本との二乗和に対する二乗根を取る。効
果面において、これは前記QAM信号を包絡線検波する
ディジタル方法である。
ロット搬送波によって伴われるVSB AM DTV信号
を受信するように設計されており、優先的にAGCは前
記パイロット搬送波の振幅に対する応答から生成される
が、これは1997年6月3日に登録された米国特許第
5,636,252をもつC.B.PatelとA.L.R.Limbergの
「ディジタル高解像度TV信号受信に対するラジオ受信
機の自動利得制御」に示されている。前記図5と図6の
ディジタル信号受信機はパイロット搬送波によって伴わ
れないQAM DTV信号を受信するように設計されて
おり、AGCは種々の方法のいずれかで生成されること
ができる。1993年8月10日に登録された米国特許
第5,235,424号をもつT.M.Wagner et aliiの
「高解像TV受信機に対する自動利得制御システム」を
参照して、AGC信号を示すために前記QAM信号の実
数標本と虚数標本との二乗和に対する二乗根を取る。効
果面において、これは前記QAM信号を包絡線検波する
ディジタル方法である。
【0026】図1〜図6のそれぞれのDTV信号受信機
において、前記ミキサ11とミキサ12は前記2次IF
信号をヘテロダインして最終中間周波数信号の実数と虚
数成分を生成するが、前記最終IF信号はせいぜい極小
のMHzをもつゼロ周波数から6MHz広周波数帯域に
落ちる信号である。前記ミキサ11の出力信号に含まれ
た前記最終IF信号の実数成分は低域通過フィルタ13
でイメージから分離されてアナログ−ディジタル変換器
14に伝達され、前記ミキサ12の出力信号に含まれた
前記最終IF信号の虚数成分は低域通過フィルタ15で
イメージから分離されてアナログ−ディジタル変換器1
6に伝達される。
において、前記ミキサ11とミキサ12は前記2次IF
信号をヘテロダインして最終中間周波数信号の実数と虚
数成分を生成するが、前記最終IF信号はせいぜい極小
のMHzをもつゼロ周波数から6MHz広周波数帯域に
落ちる信号である。前記ミキサ11の出力信号に含まれ
た前記最終IF信号の実数成分は低域通過フィルタ13
でイメージから分離されてアナログ−ディジタル変換器
14に伝達され、前記ミキサ12の出力信号に含まれた
前記最終IF信号の虚数成分は低域通過フィルタ15で
イメージから分離されてアナログ−ディジタル変換器1
6に伝達される。
【0027】図1と図2のDTV信号受信機において、
前記ミキサ11におけるスイッチングは第3局部発振に
よって制御されて第3局部発振器17からの相当な位相
シフト無しに伝達され、前記ミキサ12におけるスイッ
チングは位相シフト回路網18によって第3局部発振位
相が90°シフトされるように制御される。前記第3局
部発振は前記第3局部発振器17をもつ固定周波数で相
当量の位相ジッタ(jitter)無しに伝達されるが、これ
はかなり便利なクリスタル−制御発振器である。
前記ミキサ11におけるスイッチングは第3局部発振に
よって制御されて第3局部発振器17からの相当な位相
シフト無しに伝達され、前記ミキサ12におけるスイッ
チングは位相シフト回路網18によって第3局部発振位
相が90°シフトされるように制御される。前記第3局
部発振は前記第3局部発振器17をもつ固定周波数で相
当量の位相ジッタ(jitter)無しに伝達されるが、これ
はかなり便利なクリスタル−制御発振器である。
【0028】図1のDTV受信機において、同期検出器
20は同期手続を行って直角位相基底帯域信号を現す
が、これは前記制御された第2局部発振器8に対する自
動周波数と位相制御AFPC信号を示すものである。前
記同期検出器20は乗算器21と乗算器22を含み、最
終IF信号搬送波の実数と虚数成分のディジタル標本を
受信してそれらそれぞれの乗算器信号として取る。前記
同期検出器20はディジタル減算器23をさらに含む
が、これは前記乗算器21と乗算器22から出力された
積の値を差等的に組み合わせて、同期検出器20が自分
の出力信号として伝達される直角位相基底帯域信号を生
成する。
20は同期手続を行って直角位相基底帯域信号を現す
が、これは前記制御された第2局部発振器8に対する自
動周波数と位相制御AFPC信号を示すものである。前
記同期検出器20は乗算器21と乗算器22を含み、最
終IF信号搬送波の実数と虚数成分のディジタル標本を
受信してそれらそれぞれの乗算器信号として取る。前記
同期検出器20はディジタル減算器23をさらに含む
が、これは前記乗算器21と乗算器22から出力された
積の値を差等的に組み合わせて、同期検出器20が自分
の出力信号として伝達される直角位相基底帯域信号を生
成する。
【0029】狭帯域通過ディジタルフィルタ19と29
は被乗数信号としてディジタル乗算器21と22にそれ
ぞれ伝達される。前記フィルタ19と29は線形−位相
有限−インパルス−応答(FIR)タイプである。前記
フィルタ19と29は前記パイロット搬送波の実数と虚
数成分を選択して前記最終IF帯域に変換し、前記選択
は前記DAC14と16から伝達された前記ディジタル
化された最終IF信号の実数と虚数成分からなされる。
前記減算器23からの出力信号差は帯域通過ディジタル
フィルタ19と29による狭帯域パイロット−搬送波−
抽出フィルタリングによって狭い帯域幅になる。前記減
算器23からの信号差は前記同期検出器20の出力信号
として伝達され、ディジタル−アナログ変換器24によ
ってアナログ形に変換されてAFPCフィルタ25によ
って低域通過フィルタされて前記制御された第2局部発
振器8に対するAFPC信号を生成する。
は被乗数信号としてディジタル乗算器21と22にそれ
ぞれ伝達される。前記フィルタ19と29は線形−位相
有限−インパルス−応答(FIR)タイプである。前記
フィルタ19と29は前記パイロット搬送波の実数と虚
数成分を選択して前記最終IF帯域に変換し、前記選択
は前記DAC14と16から伝達された前記ディジタル
化された最終IF信号の実数と虚数成分からなされる。
前記減算器23からの出力信号差は帯域通過ディジタル
フィルタ19と29による狭帯域パイロット−搬送波−
抽出フィルタリングによって狭い帯域幅になる。前記減
算器23からの信号差は前記同期検出器20の出力信号
として伝達され、ディジタル−アナログ変換器24によ
ってアナログ形に変換されてAFPCフィルタ25によ
って低域通過フィルタされて前記制御された第2局部発
振器8に対するAFPC信号を生成する。
【0030】ROM26と27はディジタル化された最
終IF信号搬送波に対するコサイン探索テーブルとサイ
ン探索テーブルをそれぞれ貯蔵する。前記ROM26と
27はサンプリング制御回路30にある標本カウンタか
ら入力アドレスを受信し、前記標本カウンタの動作は図
面を参照して以後に詳しく説明する。前記ROM26は
ディジタル化された最終IF信号搬送波に対するコサイ
ン探索テーブルを貯蔵し、前記ROM27はディジタル
化された最終IF信号搬送波に対するサイン探索テーブ
ルを貯蔵する。前記ROM26と27はそれらそれぞれ
の乗算器信号としてディジタル乗算器21,22に印加
された、最終IF信号搬送波の実数と虚数成分のディジ
タル標本を提供する。前記ROM26と27はディジタ
ル部門で最終局部発振器として動作する。
終IF信号搬送波に対するコサイン探索テーブルとサイ
ン探索テーブルをそれぞれ貯蔵する。前記ROM26と
27はサンプリング制御回路30にある標本カウンタか
ら入力アドレスを受信し、前記標本カウンタの動作は図
面を参照して以後に詳しく説明する。前記ROM26は
ディジタル化された最終IF信号搬送波に対するコサイ
ン探索テーブルを貯蔵し、前記ROM27はディジタル
化された最終IF信号搬送波に対するサイン探索テーブ
ルを貯蔵する。前記ROM26と27はそれらそれぞれ
の乗算器信号としてディジタル乗算器21,22に印加
された、最終IF信号搬送波の実数と虚数成分のディジ
タル標本を提供する。前記ROM26と27はディジタ
ル部門で最終局部発振器として動作する。
【0031】図2のDTV信号受信機は制御された第2
局部発振器8に対するAFPC信号を示す方法において
図1と異なる形を取る。前記同期検出器20は前記帯域
通過ディジタルフィルタ19と29による狭帯域パイロ
ット搬送波抽出フィルタリング無しで、前記DAC14
と16のそれぞれから直接前記ディジタル化された最終
IF信号の実数と虚数成分を受信する。前記同期検出器
20の広帯域動作は自分の出力信号を符号周波数の抽出
に適するようにする。従って、前記同期検出器20の出
力信号は連結線28を通して符号周波数抽出が行われる
前記サンプリング制御回路30に伝達される。
局部発振器8に対するAFPC信号を示す方法において
図1と異なる形を取る。前記同期検出器20は前記帯域
通過ディジタルフィルタ19と29による狭帯域パイロ
ット搬送波抽出フィルタリング無しで、前記DAC14
と16のそれぞれから直接前記ディジタル化された最終
IF信号の実数と虚数成分を受信する。前記同期検出器
20の広帯域動作は自分の出力信号を符号周波数の抽出
に適するようにする。従って、前記同期検出器20の出
力信号は連結線28を通して符号周波数抽出が行われる
前記サンプリング制御回路30に伝達される。
【0032】図1〜図4のDTV信号受信機において、
同期検出器40は同位相基底帯域信号を示すための同期
手続を行う。前記同期検出器40はディジタル乗算器4
1と42を含んで、前記DAC14と16から伝達され
た前記ディジタル化された最終IF信号の実数と虚数成
分を受信して乗算器それぞれの被乗数信号とする。前記
同期検出器40はディジタル加算機43をさらに含む
が、これは前記乗算器41と乗算器42から出力された
積の値を付加的に組み合わせて、同期検出器20が自分
の出力信号として伝達する同位相基底帯域信号を生成す
る。前記ROM26と27によって提供された最終IF
信号の実数と虚数成分のディジタル標本は、前記ディジ
タル乗算器42と41に印加されてそれらそれぞれの乗
算器信号にして、同位相基底帯域信号を示すための同期
手続を行う。
同期検出器40は同位相基底帯域信号を示すための同期
手続を行う。前記同期検出器40はディジタル乗算器4
1と42を含んで、前記DAC14と16から伝達され
た前記ディジタル化された最終IF信号の実数と虚数成
分を受信して乗算器それぞれの被乗数信号とする。前記
同期検出器40はディジタル加算機43をさらに含む
が、これは前記乗算器41と乗算器42から出力された
積の値を付加的に組み合わせて、同期検出器20が自分
の出力信号として伝達する同位相基底帯域信号を生成す
る。前記ROM26と27によって提供された最終IF
信号の実数と虚数成分のディジタル標本は、前記ディジ
タル乗算器42と41に印加されてそれらそれぞれの乗
算器信号にして、同位相基底帯域信号を示すための同期
手続を行う。
【0033】前記同期検出器40は前記同位相基底帯域
信号を等化器(equalizer)44に伝達する。図1〜図
4は符号デコーディングに先だって完全なスペクトルフ
ィルタを構成する等化器44を示している。しかし、前
記完全なスペクトルフィルタは異なるディジタルフィル
タの要素を含むこともできるが、特にNTSC同一チャ
ネル干渉のアーチファクト成分を取り除くためにコーム
フィルタを含むことができる。データデインタリーバー
(de-interleaver)45は等化器44の応答を整流して
並列流れでトレリスデコーダ回路46に伝達する。
信号を等化器(equalizer)44に伝達する。図1〜図
4は符号デコーディングに先だって完全なスペクトルフ
ィルタを構成する等化器44を示している。しかし、前
記完全なスペクトルフィルタは異なるディジタルフィル
タの要素を含むこともできるが、特にNTSC同一チャ
ネル干渉のアーチファクト成分を取り除くためにコーム
フィルタを含むことができる。データデインタリーバー
(de-interleaver)45は等化器44の応答を整流して
並列流れでトレリスデコーダ回路46に伝達する。
【0034】前記トレリスデコーダ回路46は一般に1
2−トレリスデコーダを使用する。前記トレリスデコー
ディング結果は前記トレリスデコーダ回路46からバイ
トアセンブラ47に伝達されるが、前記バイトアセンブ
ラ47は前記トレリスデコーダ回路46の出力信号をリ
ードソロモン誤り訂正コーディングバイトに変換させて
リードソロモンデコーダ回路48へ伝達し、前記リード
ソロモンデコーダ回路48はリードソロモンデコーディ
ングを行って、誤りの訂正された一連のバイトを生成す
る。ATSCディジタルTV標準をフィールドテストす
るために用いられたDTV受信機において、前記誤りの
訂正されたバイトはデータデランダマイザ(de-randomi
zer:図示せず)と残りの受信機(図示せず)に伝達さ
れる。
2−トレリスデコーダを使用する。前記トレリスデコー
ディング結果は前記トレリスデコーダ回路46からバイ
トアセンブラ47に伝達されるが、前記バイトアセンブ
ラ47は前記トレリスデコーダ回路46の出力信号をリ
ードソロモン誤り訂正コーディングバイトに変換させて
リードソロモンデコーダ回路48へ伝達し、前記リード
ソロモンデコーダ回路48はリードソロモンデコーディ
ングを行って、誤りの訂正された一連のバイトを生成す
る。ATSCディジタルTV標準をフィールドテストす
るために用いられたDTV受信機において、前記誤りの
訂正されたバイトはデータデランダマイザ(de-randomi
zer:図示せず)と残りの受信機(図示せず)に伝達さ
れる。
【0035】前記同期検出器40の広帯域動作は自分の
出力信号を符号周波数の抽出に適するようにする。従っ
て、図1と図3のDTV信号受信機で前記同期検出器4
0の出力信号は連結線49を通して符号周波数抽出が行
われる前記サンプリング制御回路30に伝達される。図
1と図3のDTV信号受信機で前記ディジタル帯域通過
フィルタ19と29を通した潜伏または遅延は前記AD
C14と16から前記乗算器41と42の連結線で必ず
補償されて、前記同期検出器40から乗算器42と41
への乗算信号の伝達に用いられるコサインとサイン探索
テーブルが、前記同期検出器20から乗算器21と22
への乗算信号の伝達するために用いられるコサインとサ
イン探索テーブルと同一にする。これら補償遅延は分岐
された遅延ラインの一部を用いて提供されることがで
き、且つ帯域通過フィルタ19と29を行うのにも用い
られる。
出力信号を符号周波数の抽出に適するようにする。従っ
て、図1と図3のDTV信号受信機で前記同期検出器4
0の出力信号は連結線49を通して符号周波数抽出が行
われる前記サンプリング制御回路30に伝達される。図
1と図3のDTV信号受信機で前記ディジタル帯域通過
フィルタ19と29を通した潜伏または遅延は前記AD
C14と16から前記乗算器41と42の連結線で必ず
補償されて、前記同期検出器40から乗算器42と41
への乗算信号の伝達に用いられるコサインとサイン探索
テーブルが、前記同期検出器20から乗算器21と22
への乗算信号の伝達するために用いられるコサインとサ
イン探索テーブルと同一にする。これら補償遅延は分岐
された遅延ラインの一部を用いて提供されることがで
き、且つ帯域通過フィルタ19と29を行うのにも用い
られる。
【0036】図3と図4のDTV信号受信機は前記制御
された第2局部発振器8が固定周波数タイプの第2局部
発振器08で代替されている点において、図1と図3の
形態とこなるが、これはかなり便利なクリスタル−制御
発振器である。さらに、図3と図4のDTV信号受信機
は、固定周波数タイプの前記AFPC第3局部発振器1
7は90°位相シフト回路網18と関連して共に使用さ
れなくてもよい。0°と90°位相合わせで2次局部発
振は、複数−出力周波数分配回路51にある制御された
発振器50の発振を周波数分配する代わりに提供され
る。前記制御された発振器50は前記AFPCフィルタ
25からAFPC信号を受信する。そうでなければ、図
3の前記DTV信号受信機は図1のDTV信号受信機の
構造とほぼ同様になり、図4の前記DTV信号受信機は
図2のDTV信号受信機の構造とほぼ同様になる。
された第2局部発振器8が固定周波数タイプの第2局部
発振器08で代替されている点において、図1と図3の
形態とこなるが、これはかなり便利なクリスタル−制御
発振器である。さらに、図3と図4のDTV信号受信機
は、固定周波数タイプの前記AFPC第3局部発振器1
7は90°位相シフト回路網18と関連して共に使用さ
れなくてもよい。0°と90°位相合わせで2次局部発
振は、複数−出力周波数分配回路51にある制御された
発振器50の発振を周波数分配する代わりに提供され
る。前記制御された発振器50は前記AFPCフィルタ
25からAFPC信号を受信する。そうでなければ、図
3の前記DTV信号受信機は図1のDTV信号受信機の
構造とほぼ同様になり、図4の前記DTV信号受信機は
図2のDTV信号受信機の構造とほぼ同様になる。
【0037】図5と図6のディジタル信号受信機はパイ
ロット搬送波によって伴われないQAMDTV信号を受
信するように設計され、通常パイロット搬送波によって
伴われるVSBAMDTV信号を受信するように設計さ
れた図2と図4のディジタル信号受信機とほぼ同様であ
る。図5の受信機において、制御された第2局部発振器
8に対するAFPC信号はコスタス(costas)ループ方
式で現れる。ディジタル乗算器52は前記同期検出器4
0の前記同位相基底帯域応答と前記同期検出器20の前
記直角位相基底帯域応答を掛け合わせて、この結果値を
前記DAC24の入力信号として伝達する。前記AFP
Cフィルタ25は前記DAC24出力信号の直流成分と
低周波交流成分を前記制御された第2局部発振器8のA
FPC信号として伝達される。
ロット搬送波によって伴われないQAMDTV信号を受
信するように設計され、通常パイロット搬送波によって
伴われるVSBAMDTV信号を受信するように設計さ
れた図2と図4のディジタル信号受信機とほぼ同様であ
る。図5の受信機において、制御された第2局部発振器
8に対するAFPC信号はコスタス(costas)ループ方
式で現れる。ディジタル乗算器52は前記同期検出器4
0の前記同位相基底帯域応答と前記同期検出器20の前
記直角位相基底帯域応答を掛け合わせて、この結果値を
前記DAC24の入力信号として伝達する。前記AFP
Cフィルタ25は前記DAC24出力信号の直流成分と
低周波交流成分を前記制御された第2局部発振器8のA
FPC信号として伝達される。
【0038】図6の受信機は前記制御された発振器50
に対するAFPC信号を示すためにコスタスループ方式
を使用する。前記ディジタル乗算器52は前記同期検出
器40の前記同位相基底帯域応答と前記同期検出器20
の前記直角位相基底帯域応答を掛け合わせ、この結果値
を前記DAC24の入力信号として伝達する。前記AF
PCフィルタ25は前記DAC24出力信号の直流成分
と低周波交流成分を前記制御された発振器50のAFP
C信号として伝達する。
に対するAFPC信号を示すためにコスタスループ方式
を使用する。前記ディジタル乗算器52は前記同期検出
器40の前記同位相基底帯域応答と前記同期検出器20
の前記直角位相基底帯域応答を掛け合わせ、この結果値
を前記DAC24の入力信号として伝達する。前記AF
PCフィルタ25は前記DAC24出力信号の直流成分
と低周波交流成分を前記制御された発振器50のAFP
C信号として伝達する。
【0039】図5と図6のディジタル信号受信機におい
て、要素126,127,130,144,145,1
46,147,148は一般に図1〜図4のディジタル
信号受信機にある要素26,27,30,44,45,
46,47,48と類似である。最終IF帯域にある周
波数に変換されたTV伝送チャネルの下限周波数から3
10KHzの搬送波に対するコサインとサイン探索テー
ブルを貯蔵することよりは、最終IF帯域にある周波数
に変換された中間チャネル搬送波に対するコサインとサ
イン探索テーブルを貯蔵する面において、ROM12
6,127はROM26,27と異なる。
て、要素126,127,130,144,145,1
46,147,148は一般に図1〜図4のディジタル
信号受信機にある要素26,27,30,44,45,
46,47,48と類似である。最終IF帯域にある周
波数に変換されたTV伝送チャネルの下限周波数から3
10KHzの搬送波に対するコサインとサイン探索テー
ブルを貯蔵することよりは、最終IF帯域にある周波数
に変換された中間チャネル搬送波に対するコサインとサ
イン探索テーブルを貯蔵する面において、ROM12
6,127はROM26,27と異なる。
【0040】図5と図6のサンプリング制御回路130
は前記DACの応答を受信して前記乗算器52からの値
を得、符号周波数を復旧するためにフィルタリングされ
る。サンプリング制御回路130がサンプリング制御回
路30と異なる点は、二乗、ディジタル−アナログ変
換、符号周波数を復旧するためのフィルタリングに対し
て、前記同期検出器20からの同位相基底帯域応答を受
信するか、或いは前記同期検出器40からの直角位相基
底帯域応答を受信するかの差異である。
は前記DACの応答を受信して前記乗算器52からの値
を得、符号周波数を復旧するためにフィルタリングされ
る。サンプリング制御回路130がサンプリング制御回
路30と異なる点は、二乗、ディジタル−アナログ変
換、符号周波数を復旧するためのフィルタリングに対し
て、前記同期検出器20からの同位相基底帯域応答を受
信するか、或いは前記同期検出器40からの直角位相基
底帯域応答を受信するかの差異である。
【0041】前記等化器144は図1〜図4のDTV信
号受信機にある等化器44が同期検出器20からの同位
相基底帯域応答にのみ動作することに比べて、前記同期
検出器20からの同位相基底帯域応答と前記同期検出器
40からの直角位相基底帯域応答の両方に動作する。N
TSC同一チャネル干渉のアーチファクト成分はQAM
DTV信号受信で異なるスペクトル特性をもつため
に、QAM DTV信号に対する前記トレリスデコーダ
回路146は図1〜図4の12−位相ベース/トレリス
デコーダ回路46で動作しないこともある。このような
場合、前記デインタリーバー145は前記デインタリー
バー45と異なって設計されるか、或いは同一に使用し
なくてもよい。もし前記リードソロモンデコーダ回路1
48が前記リードソロモンデコーダ回路48と異なって
設計されると、前記バイトアセンブラー147も前記バ
イトアセンブラー47と異なって設計される。
号受信機にある等化器44が同期検出器20からの同位
相基底帯域応答にのみ動作することに比べて、前記同期
検出器20からの同位相基底帯域応答と前記同期検出器
40からの直角位相基底帯域応答の両方に動作する。N
TSC同一チャネル干渉のアーチファクト成分はQAM
DTV信号受信で異なるスペクトル特性をもつため
に、QAM DTV信号に対する前記トレリスデコーダ
回路146は図1〜図4の12−位相ベース/トレリス
デコーダ回路46で動作しないこともある。このような
場合、前記デインタリーバー145は前記デインタリー
バー45と異なって設計されるか、或いは同一に使用し
なくてもよい。もし前記リードソロモンデコーダ回路1
48が前記リードソロモンデコーダ回路48と異なって
設計されると、前記バイトアセンブラー147も前記バ
イトアセンブラー47と異なって設計される。
【0042】これにより、図7はスイッチングミキサ1
1と低域通過フィルタ13を構成する特定の方法の一つ
を示している。スイッチングミキサ12と低域通過フィ
ルタ15は前記スイッチングミキサ11と前記低域通過
フィルタ13と同一の構成をもつ。優先的に、前記スイ
ッチングミキサ11と12はこのような同一の構造を容
易にするために、単一モノリシック集積回路ICの制限
された範囲内に構成される。直流電位電源53〜56は
前記IC回路の代表的な内部電圧印加回路であり、この
ような内部電圧印加回路の設計はアナログIC設計者に
も広く知られているものである。電圧バス57は前記I
Cに正の動作電位を印加し、電圧バスに連結された接地
点は前記ICの負の動作電位を印加するが、前記電位は
前記IC基板の形によって印加される。前記スイッチン
グミキサ11と12は前記同一電源58から2次IF信
号入力を受信するが、プッシュ−プル局部発振器信号の
電源59と60をそれぞれもつ。前記スイッチングミキ
サ12で電源59と60によって提供された前記局部発
振器信号は前記スイッチングミキサ11から電源59と
60によって提供された前記挙無発振器信号と直角を成
す。
1と低域通過フィルタ13を構成する特定の方法の一つ
を示している。スイッチングミキサ12と低域通過フィ
ルタ15は前記スイッチングミキサ11と前記低域通過
フィルタ13と同一の構成をもつ。優先的に、前記スイ
ッチングミキサ11と12はこのような同一の構造を容
易にするために、単一モノリシック集積回路ICの制限
された範囲内に構成される。直流電位電源53〜56は
前記IC回路の代表的な内部電圧印加回路であり、この
ような内部電圧印加回路の設計はアナログIC設計者に
も広く知られているものである。電圧バス57は前記I
Cに正の動作電位を印加し、電圧バスに連結された接地
点は前記ICの負の動作電位を印加するが、前記電位は
前記IC基板の形によって印加される。前記スイッチン
グミキサ11と12は前記同一電源58から2次IF信
号入力を受信するが、プッシュ−プル局部発振器信号の
電源59と60をそれぞれもつ。前記スイッチングミキ
サ12で電源59と60によって提供された前記局部発
振器信号は前記スイッチングミキサ11から電源59と
60によって提供された前記挙無発振器信号と直角を成
す。
【0043】前記それぞれのスイッチングミキサ11と
12において、前記2次IF信号はNPNバイポーラト
ランジスタ61と62のエミッタ結合対、前記トランジ
スタ61,62のエミッタの間にある抵抗63、NPN
バイポーラ64とトランジスタ61のエミッタに対して
一定電流シンクで連結されているエミッタ縮退抵抗65
と、NPNバイポーラトランジスタ66とトランジスタ
62のエミッタに対して一定電流シンクで連結されてい
るエミッタ縮退抵抗67とを比較する差等−入力増幅器
によって増幅される。前記トランジスタ61,62のコ
レクタは前記電圧バス57に連結され、それぞれの交流
連結は直流連結になり、ミキサ出力ロード抵抗68を解
する連結となる。抵抗63がトランジスタ61と62に
提供するエミッタ縮退は前記ミキサの変換利得を安定化
させ、抵抗68と63の抵抗比率を固定させる。
12において、前記2次IF信号はNPNバイポーラト
ランジスタ61と62のエミッタ結合対、前記トランジ
スタ61,62のエミッタの間にある抵抗63、NPN
バイポーラ64とトランジスタ61のエミッタに対して
一定電流シンクで連結されているエミッタ縮退抵抗65
と、NPNバイポーラトランジスタ66とトランジスタ
62のエミッタに対して一定電流シンクで連結されてい
るエミッタ縮退抵抗67とを比較する差等−入力増幅器
によって増幅される。前記トランジスタ61,62のコ
レクタは前記電圧バス57に連結され、それぞれの交流
連結は直流連結になり、ミキサ出力ロード抵抗68を解
する連結となる。抵抗63がトランジスタ61と62に
提供するエミッタ縮退は前記ミキサの変換利得を安定化
させ、抵抗68と63の抵抗比率を固定させる。
【0044】より特別に、前記トランジスタ61のコレ
クタはNPNバイポーラトランジスタ69と70の結合
されたエミッタ、前記電圧バス57に直接連結されたコ
レクタ、前記ミキサ出力ロード抵抗68を連結する。前
記トランジスタ62のコレクタはNPNバイポーラトラ
ンジスタ71と72の結合されたエミッタ、前記電圧バ
ス57に直接連結されたコレクタ、前記ミキサ出力ロー
ド抵抗68を連結する。局部発振器信号電源59は前記
トランジスタ69と72のベース電極が出会うノード7
3と、前記トランジスタ70と71のベース電極が出会
うノード74との間に連結される。
クタはNPNバイポーラトランジスタ69と70の結合
されたエミッタ、前記電圧バス57に直接連結されたコ
レクタ、前記ミキサ出力ロード抵抗68を連結する。前
記トランジスタ62のコレクタはNPNバイポーラトラ
ンジスタ71と72の結合されたエミッタ、前記電圧バ
ス57に直接連結されたコレクタ、前記ミキサ出力ロー
ド抵抗68を連結する。局部発振器信号電源59は前記
トランジスタ69と72のベース電極が出会うノード7
3と、前記トランジスタ70と71のベース電極が出会
うノード74との間に連結される。
【0045】前記電源59と60から伝達された前記局
部発振器信号がノード74でノード73の電圧と関連し
て電圧が上昇する場合、前記トランジスタ69と72は
非導電(non-conduction)にバイアスされ、前記トラン
ジスタ70と71は導電にバイアスされて、前記抵抗6
8を通して電圧バス57から前記トランジスタ61の要
求コレクタ電流を提供し、前記電圧バス57から前記ト
ランジスタ62の要求コレクタ電流を直接提供する。前
記電圧結果値は前記ミキサ出力ロード抵抗68をスイン
グアクロスして前記電源58からの2次IF入力のそれ
ぞれに対する反転利得を示す。
部発振器信号がノード74でノード73の電圧と関連し
て電圧が上昇する場合、前記トランジスタ69と72は
非導電(non-conduction)にバイアスされ、前記トラン
ジスタ70と71は導電にバイアスされて、前記抵抗6
8を通して電圧バス57から前記トランジスタ61の要
求コレクタ電流を提供し、前記電圧バス57から前記ト
ランジスタ62の要求コレクタ電流を直接提供する。前
記電圧結果値は前記ミキサ出力ロード抵抗68をスイン
グアクロスして前記電源58からの2次IF入力のそれ
ぞれに対する反転利得を示す。
【0046】前記電源59と60から伝達された前記局
部発振器信号がノード73でノード74の電圧と関連し
て電圧が上昇する場合、前記トランジスタ70と71は
非導電にバイアスされ、前記トランジスタ69よ72は
導電にバイアスされて、前記電圧バス57から前記トラ
ンジスタ61の要求コレクタ電流を直接提供し、前記抵
抗68を介して前記電圧バス57から前記トランジスタ
62の要求コレクタ電流を提供する。前記電圧結果値は
前記ミキサ出力ロード抵抗68をスイングアクロスして
前記電源58からの2次IF入力のそれぞれに対する非
反転利得を示す。
部発振器信号がノード73でノード74の電圧と関連し
て電圧が上昇する場合、前記トランジスタ70と71は
非導電にバイアスされ、前記トランジスタ69よ72は
導電にバイアスされて、前記電圧バス57から前記トラ
ンジスタ61の要求コレクタ電流を直接提供し、前記抵
抗68を介して前記電圧バス57から前記トランジスタ
62の要求コレクタ電流を提供する。前記電圧結果値は
前記ミキサ出力ロード抵抗68をスイングアクロスして
前記電源58からの2次IF入力のそれぞれに対する非
反転利得を示す。
【0047】前記ミキサ11と12の変換利得を容易に
マッチングさせるために、各ミキサに対する2種のスイ
ッチング状態を同一の区間で現す。このような方法は共
振変圧器の中央タップ2次巻線(winding)と各スイッ
チング状態の180°区間を保障する充分な振幅のサイ
ン曲線の局部発振を受信する1次巻線から前記ノード7
3と74を差等的に駆動するために配置されることがで
きる。
マッチングさせるために、各ミキサに対する2種のスイ
ッチング状態を同一の区間で現す。このような方法は共
振変圧器の中央タップ2次巻線(winding)と各スイッ
チング状態の180°区間を保障する充分な振幅のサイ
ン曲線の局部発振を受信する1次巻線から前記ノード7
3と74を差等的に駆動するために配置されることがで
きる。
【0048】図7のスイッチングミキサは、イメージ信
号を取り除くために低域通過フィルタの次に連結された
前記ミキサ出力抵抗68の両端に電圧降下に現れる信号
を印加するための電圧フォロアとして連結されたNPN
バイポーラトランジスタ75を使用する。前記電圧フォ
ロアトランジスタ75のエミッタから前記電源インピダ
ンスを保つために、出力信号電圧スイングの低い範囲全
体にわたって、前記エミッタフォロアトランジスタはシ
ャント(shunt)レギュレートされたロードへ提供され
る。これにより、前記トランジスタ75のコレクタ電流
はコレクタ抵抗の両端に電圧降下が生じ、前記降下は電
圧伝達回路網を通してシャントレギュレータの機能をも
つNPNバイポーラトランジスタ77のベースに印加さ
れる。
号を取り除くために低域通過フィルタの次に連結された
前記ミキサ出力抵抗68の両端に電圧降下に現れる信号
を印加するための電圧フォロアとして連結されたNPN
バイポーラトランジスタ75を使用する。前記電圧フォ
ロアトランジスタ75のエミッタから前記電源インピダ
ンスを保つために、出力信号電圧スイングの低い範囲全
体にわたって、前記エミッタフォロアトランジスタはシ
ャント(shunt)レギュレートされたロードへ提供され
る。これにより、前記トランジスタ75のコレクタ電流
はコレクタ抵抗の両端に電圧降下が生じ、前記降下は電
圧伝達回路網を通してシャントレギュレータの機能をも
つNPNバイポーラトランジスタ77のベースに印加さ
れる。
【0049】前記フォロアトランジスタ75のエミッタ
から前記シャントレギュレータトランジスタ77によっ
て要求されたコレクタ電流は、導電が減少して前記トラ
ンジスタ75の性向に応じて増加するが、これは前記抵
抗76の両端の降下は前記トランジスタ77のベース電
圧を上昇させるために減少するからである。前記抵抗7
6の両端の電圧降下を前記トランジスタ77のベース電
極に印加するための電圧伝達回路網は、エミッタフォロ
アとして連結されたNPNバイポーラトランジスタ7
8、トランジスタ78のエミッタとトランジスタ77の
ベース電極との間にある降下用抵抗79、エミッタ縮退
抵抗81を有するNPNバイポーラトランジスタ80を
含み、前記トランジスタ80はこれら両端の電圧降下を
増加させるために前記降下用抵抗79を介して流れる一
定コレクタ電流を要求するために連結される。
から前記シャントレギュレータトランジスタ77によっ
て要求されたコレクタ電流は、導電が減少して前記トラ
ンジスタ75の性向に応じて増加するが、これは前記抵
抗76の両端の降下は前記トランジスタ77のベース電
圧を上昇させるために減少するからである。前記抵抗7
6の両端の電圧降下を前記トランジスタ77のベース電
極に印加するための電圧伝達回路網は、エミッタフォロ
アとして連結されたNPNバイポーラトランジスタ7
8、トランジスタ78のエミッタとトランジスタ77の
ベース電極との間にある降下用抵抗79、エミッタ縮退
抵抗81を有するNPNバイポーラトランジスタ80を
含み、前記トランジスタ80はこれら両端の電圧降下を
増加させるために前記降下用抵抗79を介して流れる一
定コレクタ電流を要求するために連結される。
【0050】前記電圧フォロアトランジスタ75のエミ
ッタから前記電源インピダンスを保つのは、出力信号電
圧スイングの低い範囲全体にわたって、前記ミキサを従
う前記低域通過フィルタが、前記電圧フォロアトランジ
スタ75から一連のインダクタ駆動をするための「ゼ
ロ」電源インピダンスで設計するものである。これは前
記ICが前記低域通過フィルタ電圧特性を有する相当な
降下の実際抵抗値にタイする不確実さを解決する。図7
は一連のアームインダクタ82、シャントキャパシタ8
3を有する単一LC部分と、端末抵抗84を含む低域通
過フィルタを示している。勿論、複数部分LCフィルタ
を広大に使用することができる。前記低域通過フィルタ
はバタワースタイプを使用することができる。図7の前
記スイッチングミキサは碌に定められた変換利得を示す
他の類型のスイッチングミキサで代替することができ
る。従って、マッチング特性をもつスイッチングミキサ
一対が構成される。
ッタから前記電源インピダンスを保つのは、出力信号電
圧スイングの低い範囲全体にわたって、前記ミキサを従
う前記低域通過フィルタが、前記電圧フォロアトランジ
スタ75から一連のインダクタ駆動をするための「ゼ
ロ」電源インピダンスで設計するものである。これは前
記ICが前記低域通過フィルタ電圧特性を有する相当な
降下の実際抵抗値にタイする不確実さを解決する。図7
は一連のアームインダクタ82、シャントキャパシタ8
3を有する単一LC部分と、端末抵抗84を含む低域通
過フィルタを示している。勿論、複数部分LCフィルタ
を広大に使用することができる。前記低域通過フィルタ
はバタワースタイプを使用することができる。図7の前
記スイッチングミキサは碌に定められた変換利得を示す
他の類型のスイッチングミキサで代替することができ
る。従って、マッチング特性をもつスイッチングミキサ
一対が構成される。
【0051】図8は連続2進近似値形態の複数のアナロ
グ−ディジタル変換器ADC成分からどのように複数位
相ADCが構成されるかを示している。できる限り、図
1〜図6の特定DTV信号受信機に含まれた前記それぞ
れのADC14と16は異なるADCの複数−位相タイ
プと類似である。図8は前記低域通過フィルタ13また
は15のいずれかの応答として提供されるアナログ最終
IF信号を連続的、周期的に標本を抽出する、24−A
DC成分集合86−86A,86B,86C,86D,
86E,86F,86G,86H,86J,86K,8
6L,86M,86N,86P,86Q,86R,86
S,86T,86U,86V,86W,86X,86
Y,86Zを使用する24−位相ADCを示している。
グ−ディジタル変換器ADC成分からどのように複数位
相ADCが構成されるかを示している。できる限り、図
1〜図6の特定DTV信号受信機に含まれた前記それぞ
れのADC14と16は異なるADCの複数−位相タイ
プと類似である。図8は前記低域通過フィルタ13また
は15のいずれかの応答として提供されるアナログ最終
IF信号を連続的、周期的に標本を抽出する、24−A
DC成分集合86−86A,86B,86C,86D,
86E,86F,86G,86H,86J,86K,8
6L,86M,86N,86P,86Q,86R,86
S,86T,86U,86V,86W,86X,86
Y,86Zを使用する24−位相ADCを示している。
【0052】前記ADC86A,86B,86C,86
D,86E,86F,86G,86H,86J,86
K,86L,86M,86N,86P,86Q,86
R,86S,86T,86U,86V,86W,86
X,86Y,86Zのそれぞれは連続2進近似値形態に
なって、それらそれぞれの出力信号を直列ビットの形で
伝達され、直列入力/並列出力レジスタ集合87−87
A,87B,87C,87D,87E,87F,87
G,87H,87J,87K,87L,87M,87
N,87P,87Q,87R,87S,87T,87
U,87V,87W,87X,87Y,87Z−はこれ
らそれぞれの出力信号を並列ビット形態に変換させる。
これら24−位相並列ビットADC応答はインタリーバ
ー88に伝達されるが、これは単一位相フラッシュ変換
器の応答を試験するために応答を時分割して同一に多重
化する。
D,86E,86F,86G,86H,86J,86
K,86L,86M,86N,86P,86Q,86
R,86S,86T,86U,86V,86W,86
X,86Y,86Zのそれぞれは連続2進近似値形態に
なって、それらそれぞれの出力信号を直列ビットの形で
伝達され、直列入力/並列出力レジスタ集合87−87
A,87B,87C,87D,87E,87F,87
G,87H,87J,87K,87L,87M,87
N,87P,87Q,87R,87S,87T,87
U,87V,87W,87X,87Y,87Z−はこれ
らそれぞれの出力信号を並列ビット形態に変換させる。
これら24−位相並列ビットADC応答はインタリーバ
ー88に伝達されるが、これは単一位相フラッシュ変換
器の応答を試験するために応答を時分割して同一に多重
化する。
【0053】また、図8は図1〜図4の前記DTV信号
受信機のサンプリング制御回路30、図5と図6の前記
DTV信号受信機のサンプリング制御回路130に含ま
れ、これら受信機に含まれたADC14と16で共通に
用いられる要素89−92を示している。2進カウンタ
89は各連続時間周期で標本をカウントするために用い
られ、少なくとも2個の符号比率で重複させて現れる標
本は情報の損失無しで標本を抽出するためにナイキスト
判定基準(Nyquist criterion)を使用する。これらそ
れぞれの連続時間周期は24符号区間またはこの倍に達
する符号区間を有すると見なされ、通常前記トレリスデ
コーダ回路46の12−位相動作は、前記標本カウンタ
89からカウントした標本をデコードして制御する(以
後、図9を参照してより詳細に説明する)。
受信機のサンプリング制御回路30、図5と図6の前記
DTV信号受信機のサンプリング制御回路130に含ま
れ、これら受信機に含まれたADC14と16で共通に
用いられる要素89−92を示している。2進カウンタ
89は各連続時間周期で標本をカウントするために用い
られ、少なくとも2個の符号比率で重複させて現れる標
本は情報の損失無しで標本を抽出するためにナイキスト
判定基準(Nyquist criterion)を使用する。これらそ
れぞれの連続時間周期は24符号区間またはこの倍に達
する符号区間を有すると見なされ、通常前記トレリスデ
コーダ回路46の12−位相動作は、前記標本カウンタ
89からカウントした標本をデコードして制御する(以
後、図9を参照してより詳細に説明する)。
【0054】アナログ−ディジタル変換に用いられた位
相の個数はこれら連続時間周期をもつ区間に影響を及ぼ
し、複数位相アナログ−ディジタル変換は前記標本カウ
ンタ89からカウントした標本をデコードして制御する
ことができる。前記標本カウンタ89からカウントした
標本のデコーディングはアナログ−ディジタル変換の各
位相から取った前記入力標本のタイミングと区間を決定
するために用いられ、前記複数位相アナログ−ディジタ
ル変換回路のADCそれぞれの成分による前記連続2進
近似値は前記標本カウンタ89におけるカウント条件に
よって定められる。もし変換位相の数が充分大きけれ
ば、連続2進近似値の比率は前記入力標本率より低くな
る。
相の個数はこれら連続時間周期をもつ区間に影響を及ぼ
し、複数位相アナログ−ディジタル変換は前記標本カウ
ンタ89からカウントした標本をデコードして制御する
ことができる。前記標本カウンタ89からカウントした
標本のデコーディングはアナログ−ディジタル変換の各
位相から取った前記入力標本のタイミングと区間を決定
するために用いられ、前記複数位相アナログ−ディジタ
ル変換回路のADCそれぞれの成分による前記連続2進
近似値は前記標本カウンタ89におけるカウント条件に
よって定められる。もし変換位相の数が充分大きけれ
ば、連続2進近似値の比率は前記入力標本率より低くな
る。
【0055】2番目の符号率における24−位相アナロ
グ−ディジタル変換に対する好ましい形態は、部分的に
前記標本カウンタ89の全体にわたった区間を全てカウ
ントして単に12符号区間のみをもつ事実と、追加的に
12またはそれ以上のビットをもつADC解像度は前記
符号率と同じ符号率の連続近似値を得ることができると
いう事実に基づく。2番目の符号率における12−位相
アナログ−ディジタル変換は、12符号区間全体にわた
って全てカウントし得るように設計された前記標本カウ
ンタ89から前記標本カウントをデコードすることによ
り容易に制御することができる。これは前記符号率と同
じ符号率の連続近似値で得ることができ、要求されるA
DCビット解像度は11またはそれより少ない。実質的
にさらに高いADC電力消耗が増加する。前記連続近似
値比率を符号率と同一に保つ間、変換位相の数を2倍の
24に増やすのは、実質的にADC電力消耗を4倍より
は2倍に増加させる。
グ−ディジタル変換に対する好ましい形態は、部分的に
前記標本カウンタ89の全体にわたった区間を全てカウ
ントして単に12符号区間のみをもつ事実と、追加的に
12またはそれ以上のビットをもつADC解像度は前記
符号率と同じ符号率の連続近似値を得ることができると
いう事実に基づく。2番目の符号率における12−位相
アナログ−ディジタル変換は、12符号区間全体にわた
って全てカウントし得るように設計された前記標本カウ
ンタ89から前記標本カウントをデコードすることによ
り容易に制御することができる。これは前記符号率と同
じ符号率の連続近似値で得ることができ、要求されるA
DCビット解像度は11またはそれより少ない。実質的
にさらに高いADC電力消耗が増加する。前記連続近似
値比率を符号率と同一に保つ間、変換位相の数を2倍の
24に増やすのは、実質的にADC電力消耗を4倍より
は2倍に増加させる。
【0056】前記符号率と同一の連続近似値比率をもつ
2番目の符号率における16位相アナログ−ディジタル
変換も可能である。前記のような16位相アナログ−デ
ィジタル変換は前記標本カウンタ89が単に12符号区
間のみでない48符号区間全体にわたって全てカウント
し得るように設計することにより容易になされる。AD
Cハードウェアと電力消耗を減らすのはADCのタイミ
ング動作に用いられるデコーダを複雑にする。
2番目の符号率における16位相アナログ−ディジタル
変換も可能である。前記のような16位相アナログ−デ
ィジタル変換は前記標本カウンタ89が単に12符号区
間のみでない48符号区間全体にわたって全てカウント
し得るように設計することにより容易になされる。AD
Cハードウェアと電力消耗を減らすのはADCのタイミ
ング動作に用いられるデコーダを複雑にする。
【0057】前記符号率と同じ連続近似値比率をもつ2
番目の符号率における12位相アナログ−ディジタル変
換は変更されることができるため、下位ビットは連続2
進近似値よりはフラッシュ変換によって得られる。これ
はフラッシュ変換単独で相当な電力を保つ間、12ビッ
トまたはそれ以上に向上したビット解像度を得ることが
できる。
番目の符号率における12位相アナログ−ディジタル変
換は変更されることができるため、下位ビットは連続2
進近似値よりはフラッシュ変換によって得られる。これ
はフラッシュ変換単独で相当な電力を保つ間、12ビッ
トまたはそれ以上に向上したビット解像度を得ることが
できる。
【0058】図8(図9)の回路90は符号位相誤り信
号と前記標本カウンタ89からの前記標本カウントを組
み合わせて図1〜図4の前記DTV信号受信機に含まれ
たROM26と27をアドレシングするために用いられ
る調整された標本カウントを生成する。前記方法はS.U.
H.Qureshiのパルス振幅変調使用に対するその著書「等
化された部分応答システムに対するタイミング回復」、
1976年12日に通信上におけるIEEEトランザク
ションpp.1326〜1330に示した方法と同様の
方法を図1〜図4のDTV信号受信機における前記等化
器44から前記符号位相誤り信号を生成するために用い
られることができる。
号と前記標本カウンタ89からの前記標本カウントを組
み合わせて図1〜図4の前記DTV信号受信機に含まれ
たROM26と27をアドレシングするために用いられ
る調整された標本カウントを生成する。前記方法はS.U.
H.Qureshiのパルス振幅変調使用に対するその著書「等
化された部分応答システムに対するタイミング回復」、
1976年12日に通信上におけるIEEEトランザク
ションpp.1326〜1330に示した方法と同様の
方法を図1〜図4のDTV信号受信機における前記等化
器44から前記符号位相誤り信号を生成するために用い
られることができる。
【0059】同様に、図8(図10)の回路190は符
号位相誤り信号と前記標本カウンタ89からの前記標本
カウントを組み合わせて図5と図6の前記DTV信号受
信機に含まれたROM126と127をアドレシングす
るために用いられる調整された標本カウントを生成す
る。1992年5月19日に登録された米国特許番号
5,115,454をもつA.D.Kucarの「搬送波同期と
データ検出に対する方法及び装置」でQAMDTV信号
受信機に使用適切な幾つかの類型の符号−クロック−回
転検出器について叙述されている。これら符号−クロッ
ク−回転検出器のいずれか195は図5と図6のいずれ
か一方のDTV信号受信機に配置されることができるた
め、等化器144の応答に応じる符号位相誤り信号を生
成する。
号位相誤り信号と前記標本カウンタ89からの前記標本
カウントを組み合わせて図5と図6の前記DTV信号受
信機に含まれたROM126と127をアドレシングす
るために用いられる調整された標本カウントを生成す
る。1992年5月19日に登録された米国特許番号
5,115,454をもつA.D.Kucarの「搬送波同期と
データ検出に対する方法及び装置」でQAMDTV信号
受信機に使用適切な幾つかの類型の符号−クロック−回
転検出器について叙述されている。これら符号−クロッ
ク−回転検出器のいずれか195は図5と図6のいずれ
か一方のDTV信号受信機に配置されることができるた
め、等化器144の応答に応じる符号位相誤り信号を生
成する。
【0060】図8のデコーダのバンク91は前記カウン
タ89から標本カウントの多様な値に応じて前記ADC
86A,86B,86C,86D,86E,86F,8
6G,86H,86J,86K,86L,86M,86
N,86P,86Q,86R,86S,86T,86
U,86V,86W,86X,86Y,86Zの連続入
力標本抽出時間のタイミングを合わせる。前記カウンタ
89にあるステージのいずれかから下位ビットをトグル
するのは前記それぞれのADCにおける連続2進接近手
続と前記直列入力/並列出力レジスタ87A,87B,
87C,87D,87E,87F,87G,87H,8
7J,87K,87L,87M,87N,87P,87
Q,87R,87S,87T,87U,87V,87
W,87X,87Y,87Zの直列ローディングをクロ
ックし、これらADCはそれぞれの直列ビットの入力信
号を提供する。
タ89から標本カウントの多様な値に応じて前記ADC
86A,86B,86C,86D,86E,86F,8
6G,86H,86J,86K,86L,86M,86
N,86P,86Q,86R,86S,86T,86
U,86V,86W,86X,86Y,86Zの連続入
力標本抽出時間のタイミングを合わせる。前記カウンタ
89にあるステージのいずれかから下位ビットをトグル
するのは前記それぞれのADCにおける連続2進接近手
続と前記直列入力/並列出力レジスタ87A,87B,
87C,87D,87E,87F,87G,87H,8
7J,87K,87L,87M,87N,87P,87
Q,87R,87S,87T,87U,87V,87
W,87X,87Y,87Zの直列ローディングをクロ
ックし、これらADCはそれぞれの直列ビットの入力信
号を提供する。
【0061】デコーダのバンク92は前記カウンタ89
から標本カウントの多様な値に応じてSIPOレジスタ
−87A,87B,87C,87D,87E,87F,
87G,87H,87J,87K,87L,87M,8
7N,87P,87Q,87R,87S,87T,87
U,87V,87W,87X,87Y,87Zの連続的
なポーリングを制御し、前記インタリーバー88の内容
を前記24−位相ADC結果値と時分割多重化してディ
ジタル最終IF信号を生成する。
から標本カウントの多様な値に応じてSIPOレジスタ
−87A,87B,87C,87D,87E,87F,
87G,87H,87J,87K,87L,87M,8
7N,87P,87Q,87R,87S,87T,87
U,87V,87W,87X,87Y,87Zの連続的
なポーリングを制御し、前記インタリーバー88の内容
を前記24−位相ADC結果値と時分割多重化してディ
ジタル最終IF信号を生成する。
【0062】前記ADC14の場合で、ディジタル最終
IF信号はディジタル乗算器21と41に印加され、前
記ADC16の場合で、ディジタル最終IF信号はディ
ジタル乗算器22と42に印加される。前記インタリー
バー88の時分割多重化出力信号は並列ビットディジタ
ル標本から構成されたため、前記ディジタル積算器2
1,22,41,42は、高い標本処理率を達成するた
めにROMを使用して実現することが一番望ましい。本
発明の他の一実施形態において、前記乗算器21,2
2,41,42によって行われる前記単一位相乗算は2
4−位相乗算手続で代替されることができるが、この時
それぞれの乗算器位相はディジタル乗算器を含んで前記
ディジタル搬送波とROM26,27,126,127
のいずれかからアイカンド(icand)レジストにロード
された被乗数信号をかける乗算器信号である前記ADC
86A,86B,86C,86D,86E,86F,8
6G,86H,86J,86K,86L,86M,86
N,86P,86Q,86R,86S,86T,86
U,86V,86W,86X,86Y,86Zのそれぞ
れの一つから直列ビット入力を受信する。
IF信号はディジタル乗算器21と41に印加され、前
記ADC16の場合で、ディジタル最終IF信号はディ
ジタル乗算器22と42に印加される。前記インタリー
バー88の時分割多重化出力信号は並列ビットディジタ
ル標本から構成されたため、前記ディジタル積算器2
1,22,41,42は、高い標本処理率を達成するた
めにROMを使用して実現することが一番望ましい。本
発明の他の一実施形態において、前記乗算器21,2
2,41,42によって行われる前記単一位相乗算は2
4−位相乗算手続で代替されることができるが、この時
それぞれの乗算器位相はディジタル乗算器を含んで前記
ディジタル搬送波とROM26,27,126,127
のいずれかからアイカンド(icand)レジストにロード
された被乗数信号をかける乗算器信号である前記ADC
86A,86B,86C,86D,86E,86F,8
6G,86H,86J,86K,86L,86M,86
N,86P,86Q,86R,86S,86T,86
U,86V,86W,86X,86Y,86Zのそれぞ
れの一つから直列ビット入力を受信する。
【0063】前記直列−入力/並列出レジスタ87A,
87B,87C,87D,87E,87F,87G,8
7H,87J,87K,87L,87M,87N,87
P,87Q,87R,87S,87T,87U,87
V,87W,87X,87Y,87Zによる直列ビット
−並列ビット変換は、変形された減算器23による24
−位相減算または変形された加算器43による24−位
相加算後に行われて決定される。前記直列−入力/並列
出力レジスタの半分は本発明の前記実施形態で比較して
説明した。論理的計算による乗算は単一位相計算に要求
される速度で1/14比率で行われる。
87B,87C,87D,87E,87F,87G,8
7H,87J,87K,87L,87M,87N,87
P,87Q,87R,87S,87T,87U,87
V,87W,87X,87Y,87Zによる直列ビット
−並列ビット変換は、変形された減算器23による24
−位相減算または変形された加算器43による24−位
相加算後に行われて決定される。前記直列−入力/並列
出力レジスタの半分は本発明の前記実施形態で比較して
説明した。論理的計算による乗算は単一位相計算に要求
される速度で1/14比率で行われる。
【0064】図9は図1〜図4の前記DTV信号受信機
において、前記トレリスコーダ回路46が米国特許第
5,636,251で説明されたもの一つとして知られ
ている12−トレリスデコーダ46A,46C,46
E,46G,46J,46L,46N,46Q,46
S,46U,46W,46Yを使用する12−位相ベー
ス上でどのように行われるかを示している。前記トレリ
スコーダはビタビのようなもので現れる「ソフト」デコ
ーディングを使用する形になることもでき、且つ固定境
界値をもつデータスライサを用いる「ハード」デコーデ
ィングを使用する形になることもできる。
において、前記トレリスコーダ回路46が米国特許第
5,636,251で説明されたもの一つとして知られ
ている12−トレリスデコーダ46A,46C,46
E,46G,46J,46L,46N,46Q,46
S,46U,46W,46Yを使用する12−位相ベー
ス上でどのように行われるかを示している。前記トレリ
スコーダはビタビのようなもので現れる「ソフト」デコ
ーディングを使用する形になることもでき、且つ固定境
界値をもつデータスライサを用いる「ハード」デコーデ
ィングを使用する形になることもできる。
【0065】前記トレリスデコーダ46A,46C,4
6E,46G,46J,46L,46N,46Q,46
S,46U,46W,46Yデインタリーバー45にお
いて、ラッチ回路45A,45C,45E,45G,4
5J,45L,45N,45Q,45S,45U,45
W,45Yからそれぞれの入力信号を受信する。前記デ
インタリーバー45にある12−ラッチ回路集合は連続
的、周期的に12−符号区間に対して一時的に貯蔵され
た等化器44の標本の一つを交代にラッチすることによ
り、2:1デシメーション(decimation)手続を行う。
これら12−ラッチ回路に対する前記ラッチ命令は前記
標本カウンタ89によって伝達された前記標本カウント
の固有値に応答するデコーダバンク93によって生成さ
れる。
6E,46G,46J,46L,46N,46Q,46
S,46U,46W,46Yデインタリーバー45にお
いて、ラッチ回路45A,45C,45E,45G,4
5J,45L,45N,45Q,45S,45U,45
W,45Yからそれぞれの入力信号を受信する。前記デ
インタリーバー45にある12−ラッチ回路集合は連続
的、周期的に12−符号区間に対して一時的に貯蔵され
た等化器44の標本の一つを交代にラッチすることによ
り、2:1デシメーション(decimation)手続を行う。
これら12−ラッチ回路に対する前記ラッチ命令は前記
標本カウンタ89によって伝達された前記標本カウント
の固有値に応答するデコーダバンク93によって生成さ
れる。
【0066】前記トレリスデコーダ46A,46C,4
6E,46G,46J,46L,46N,46Q,46
S,46U,46W,46Yはそれらそれぞれのトレリ
スデコーディング結果値をバイトアセンブラ47に伝達
する。前記バイトアセンブラー47は前記トレリスデコ
ーディング結果値をインタリーブし、前記インタリーブ
されたトレリス結果値からバイトを構成して前記誤り訂
正リードソロモンデコーダ回路48に印加する。バイト
を構成するための、前記トレリスデコーダ46A,46
C,46E,46G,46J,46L,46N,46
Q,46S,46U,46W,46Yからのトレリスデ
コーダ結果値のポーリングは前記バイトアセンブラ47
にあるマルチプレクサによってなされるが、前記マルチ
プレクサは前記標本カウンタ89によって伝達された前
記標本カウントの固有値に応答するデコーダバンク94
によって制御される。
6E,46G,46J,46L,46N,46Q,46
S,46U,46W,46Yはそれらそれぞれのトレリ
スデコーディング結果値をバイトアセンブラ47に伝達
する。前記バイトアセンブラー47は前記トレリスデコ
ーディング結果値をインタリーブし、前記インタリーブ
されたトレリス結果値からバイトを構成して前記誤り訂
正リードソロモンデコーダ回路48に印加する。バイト
を構成するための、前記トレリスデコーダ46A,46
C,46E,46G,46J,46L,46N,46
Q,46S,46U,46W,46Yからのトレリスデ
コーダ結果値のポーリングは前記バイトアセンブラ47
にあるマルチプレクサによってなされるが、前記マルチ
プレクサは前記標本カウンタ89によって伝達された前
記標本カウントの固有値に応答するデコーダバンク94
によって制御される。
【0067】図10は図5と図6の前記DTV信号受信
機において、前記トレリスコーダ回路1146が米国特
許第5,636,251で説明されたもののいずれか一
つとして知られている12−トレリスデコーダ146
A,146C,146E,146G,146J,146
L,146N,146Q,146S,146U,146
W、146Yを使用する12−位相ベース上でどのよう
に実行されるかを示している。前記トレリスコーダはビ
タビのようなもので示される「ソフト」デコーディング
を使用する形態になることもでき、且つ固定境界値をも
つデータスライサを使用する「ハード」デコーディング
を使用する形態になることもできる。
機において、前記トレリスコーダ回路1146が米国特
許第5,636,251で説明されたもののいずれか一
つとして知られている12−トレリスデコーダ146
A,146C,146E,146G,146J,146
L,146N,146Q,146S,146U,146
W、146Yを使用する12−位相ベース上でどのよう
に実行されるかを示している。前記トレリスコーダはビ
タビのようなもので示される「ソフト」デコーディング
を使用する形態になることもでき、且つ固定境界値をも
つデータスライサを使用する「ハード」デコーディング
を使用する形態になることもできる。
【0068】前記トレリスデコーダ146A,146
C,146E,146G,146J,146L,146
Q,146S,146U,146Yはデインタリーバー
145で、ラッチ回路145A,145C,145E,
145G,145J,145L,14N,145Q,1
45S,145U,145W,145Yからそれぞれの
入力信号を受信する。前記デインタリーバー145にあ
る12−ラッチ回路集合は連続的、周期的に12−符号
区間に対して一時的に貯蔵された等化器44の標本中の
一つを交代にラッチする。これら12−ラッチ回路に対
する前記ラッチ命令は前記標本カウンタ89によって伝
達された前記標本カウントの固有値に応答するデコーダ
バンク193によって生成される。
C,146E,146G,146J,146L,146
Q,146S,146U,146Yはデインタリーバー
145で、ラッチ回路145A,145C,145E,
145G,145J,145L,14N,145Q,1
45S,145U,145W,145Yからそれぞれの
入力信号を受信する。前記デインタリーバー145にあ
る12−ラッチ回路集合は連続的、周期的に12−符号
区間に対して一時的に貯蔵された等化器44の標本中の
一つを交代にラッチする。これら12−ラッチ回路に対
する前記ラッチ命令は前記標本カウンタ89によって伝
達された前記標本カウントの固有値に応答するデコーダ
バンク193によって生成される。
【0069】前記トレリスデコーダ146A,146
C,146E,146G,16J,146L,146
N,146Q,146S,146U,146W,146
Yはそれらそれぞれのトレリスデコーディング結果値を
バイトアセンブラ147に伝達する。前記バイトアセン
ブラ147は前記トレリスデコーディング結果値をイン
タリーブし、前記インタリーブされたトレリスデコーデ
ィング結果値からバイトを構成して前記誤り訂正された
リードソロモンデコーダ回路148に印加する。バイト
を構成するための、前記トレリスデコーダ146A,1
46C,146E,146G,146J,146L,1
46N,146Q,146S,146U,146W,1
46Yからのトレリスデコーダ結果値のポーリングは前
記バイトアセンブラ147にあるマルチプレクサによっ
てなされるが、前記マルチプレクサは前記標本カウンタ
89によって伝達された前記標本カウントの固有値に応
答するデコーダバンク194によって制御される。
C,146E,146G,16J,146L,146
N,146Q,146S,146U,146W,146
Yはそれらそれぞれのトレリスデコーディング結果値を
バイトアセンブラ147に伝達する。前記バイトアセン
ブラ147は前記トレリスデコーディング結果値をイン
タリーブし、前記インタリーブされたトレリスデコーデ
ィング結果値からバイトを構成して前記誤り訂正された
リードソロモンデコーダ回路148に印加する。バイト
を構成するための、前記トレリスデコーダ146A,1
46C,146E,146G,146J,146L,1
46N,146Q,146S,146U,146W,1
46Yからのトレリスデコーダ結果値のポーリングは前
記バイトアセンブラ147にあるマルチプレクサによっ
てなされるが、前記マルチプレクサは前記標本カウンタ
89によって伝達された前記標本カウントの固有値に応
答するデコーダバンク194によって制御される。
【0070】前記等化器144の実数と虚数応答は図1
0に対するDTV信号受信機で独立的に符号デコードさ
れる。言い換えれば、1次元的トレリスデコーディング
が前記実数成分と虚数成分上で行われるよりは向後複素
符号を使用してトレリスデコーディングが2次元ベース
で行われることができる。
0に対するDTV信号受信機で独立的に符号デコードさ
れる。言い換えれば、1次元的トレリスデコーディング
が前記実数成分と虚数成分上で行われるよりは向後複素
符号を使用してトレリスデコーディングが2次元ベース
で行われることができる。
【0071】図11は前記サンプリング制御回路30が
どのように構成されるかを詳細に示している。主発振器
31は符号率の2倍に当たる周波数で発振して自動周波
数と位相制御(AFPC)信号の応答から制御され、前
記発振をゼロクロシング検出器32に伝達する。前記ゼ
ロクロシング検出器32は、前記発振がそれらの平均値
軸をクロシングして生成されたパルスを、前記標本カウ
ンタ89にカウントされた入力信号として伝達するのを
検出する。前記標本カウントの4−最上位ビットはモジ
ュロ−12カウントの符号周期で2進コードされると見
なされ、前記4−最上位ビットは符号率でトグルする。
前記4−最上位ビットはディジタル−アナログ変換器3
3によってアナログ信号に変換して四角形搬送波形同期
検出器34に印加されて基底帯域として抽出された符号
周波数信号を同期化させ、以後に自動周波数と位相制御
フィルタ35によって低域通過フィルタリングされて主
発振器31に対するAFPCを生成する。
どのように構成されるかを詳細に示している。主発振器
31は符号率の2倍に当たる周波数で発振して自動周波
数と位相制御(AFPC)信号の応答から制御され、前
記発振をゼロクロシング検出器32に伝達する。前記ゼ
ロクロシング検出器32は、前記発振がそれらの平均値
軸をクロシングして生成されたパルスを、前記標本カウ
ンタ89にカウントされた入力信号として伝達するのを
検出する。前記標本カウントの4−最上位ビットはモジ
ュロ−12カウントの符号周期で2進コードされると見
なされ、前記4−最上位ビットは符号率でトグルする。
前記4−最上位ビットはディジタル−アナログ変換器3
3によってアナログ信号に変換して四角形搬送波形同期
検出器34に印加されて基底帯域として抽出された符号
周波数信号を同期化させ、以後に自動周波数と位相制御
フィルタ35によって低域通過フィルタリングされて主
発振器31に対するAFPCを生成する。
【0072】図1〜図4のDTV信号受信機において、
前記同期検出34に伝達された前記抽出された周波数信
号は、ディジタル乗算器36によって伝達された出力さ
れた信号から生成されたものである。優先的に、直角同
期手続の基底帯域結果値は、前記乗算器36で乗算する
ための前記減算器23から得るが、これはこれら基底帯
域結果値が、前記DTV信号のパイロット搬送波を検出
して生成された直流成分に伴われないためである。言い
換えれば、同位相同期手続の基底帯域結果値は前記乗算
器36で乗算するための前記加算器43から得られるこ
とができる。これは論理回路でない。二乗結果値の探索
テーブルを貯蔵するROMからディジタル二乗器36か
らの積をアナログ信号に変換させて帯域通過フィルタ3
8へ伝達して、これから10.76MHzの符号周波数
で本来の発振周波数をもつ注入−ロック(lock)発振器
39にロッキング入力信号として伝達される。前記注入
−ロック発振器39はロッキング入力信号をもつ発展を
同期させ、一定振幅で抽出された符号周波数信号を前記
同期検出器34に伝達して前記基底帯域に同期し、前記
低域通過フィルタ35によって分離されたAFPC信号
を生成して前記主発振器14に印加する。
前記同期検出34に伝達された前記抽出された周波数信
号は、ディジタル乗算器36によって伝達された出力さ
れた信号から生成されたものである。優先的に、直角同
期手続の基底帯域結果値は、前記乗算器36で乗算する
ための前記減算器23から得るが、これはこれら基底帯
域結果値が、前記DTV信号のパイロット搬送波を検出
して生成された直流成分に伴われないためである。言い
換えれば、同位相同期手続の基底帯域結果値は前記乗算
器36で乗算するための前記加算器43から得られるこ
とができる。これは論理回路でない。二乗結果値の探索
テーブルを貯蔵するROMからディジタル二乗器36か
らの積をアナログ信号に変換させて帯域通過フィルタ3
8へ伝達して、これから10.76MHzの符号周波数
で本来の発振周波数をもつ注入−ロック(lock)発振器
39にロッキング入力信号として伝達される。前記注入
−ロック発振器39はロッキング入力信号をもつ発展を
同期させ、一定振幅で抽出された符号周波数信号を前記
同期検出器34に伝達して前記基底帯域に同期し、前記
低域通過フィルタ35によって分離されたAFPC信号
を生成して前記主発振器14に印加する。
【0073】図11の回路は図5と図6のDTV信号受
信機を変形したもので、前記乗算器36は前記ディジタ
ル乗算器52で代替され、前記デコーダバンク93,9
4はデコーダバンク193,194で代替された。前記
標本カウントオフセット訂正回路90は190の符号位
相誤り検出器195で代替される。この実施形態には米
国特許第5,115,114に示された符号−クロック
−回転検出器の一つとして配置されて等化器144の応
答に応じる符号位相誤り信号を生成する。
信機を変形したもので、前記乗算器36は前記ディジタ
ル乗算器52で代替され、前記デコーダバンク93,9
4はデコーダバンク193,194で代替された。前記
標本カウントオフセット訂正回路90は190の符号位
相誤り検出器195で代替される。この実施形態には米
国特許第5,115,114に示された符号−クロック
−回転検出器の一つとして配置されて等化器144の応
答に応じる符号位相誤り信号を生成する。
【0074】
【発明の効果】従って、本発明は隣接したチャネルに含
まれた信号からの干渉を同時に取り除く間に中間符号誤
りを最小化するために前記受信器の振幅と位相特性を全
て制御することにおいて、受信機の帯域幅を定めるため
のSAWフィルタリングは917〜923MHzのUH
F帯域でより容易に行うことができるという効果をも
つ。これは6〜920MHzの△f/f比率は実質的に
6〜44MHzの△f/f比率より低いからである。
まれた信号からの干渉を同時に取り除く間に中間符号誤
りを最小化するために前記受信器の振幅と位相特性を全
て制御することにおいて、受信機の帯域幅を定めるため
のSAWフィルタリングは917〜923MHzのUH
F帯域でより容易に行うことができるという効果をも
つ。これは6〜920MHzの△f/f比率は実質的に
6〜44MHzの△f/f比率より低いからである。
【0075】また、UHF帯域IF増幅器5は前記SA
Wフィルタ6における挿入損失を保障するための利得を
提供する。前記増幅器5の利得を制御しないことは前記
増幅器5をして前記SAWフィルタ6が最適電源インピ
ダンスで駆動するのをさらに容易にする効果をもつ。
Wフィルタ6における挿入損失を保障するための利得を
提供する。前記増幅器5の利得を制御しないことは前記
増幅器5をして前記SAWフィルタ6が最適電源インピ
ダンスで駆動するのをさらに容易にする効果をもつ。
【0076】ディジタル通信受信機で単一ADCを使用
してアナログ最終IF信号の実数成分を変換するに用い
られるそれぞれのADCをマッチングする問題を解決
し、これと同様に、これらADCに供給されるそれぞれ
の実数と虚数成分利得をマッチングさせる問題を解決し
た。また、正確に90°位相合わせを行う前記最終IF
信号の実数と虚数成分を示す問題も大きく解決された。
してアナログ最終IF信号の実数成分を変換するに用い
られるそれぞれのADCをマッチングする問題を解決
し、これと同様に、これらADCに供給されるそれぞれ
の実数と虚数成分利得をマッチングさせる問題を解決し
た。また、正確に90°位相合わせを行う前記最終IF
信号の実数と虚数成分を示す問題も大きく解決された。
【0077】10〜12ビットのディジタル解像度を2
1.51×106標本/秒比率で得、等化フィルタリン
グをより容易にするため、本発明はフラッシュ変換より
はアナログ−ディジタル変換方法の使用を考えたが、本
願発明者は、DTV符号率を上回る連続2進近似率を求
める必要なく、11または12ビットまでの解像度を2
4−位相アナログ−ディジタル変換を提供できるように
スタガータイプサンプリングに配列された、24個の連
続的な2進近似タイプADCとして1つのフラッシュ変
換器を置き換えることもできることを認識した。それぞ
れのADCは1/2符号周期区間の標本をディジタル化
する。各ADCの変換率は前記フラッシュ変換器の1/
2であり、これは24個の要素に対して全体的に電力消
耗減少をもつ各ADCにおける24の二乗に対する電力
消耗を減少させる効果を得る。
1.51×106標本/秒比率で得、等化フィルタリン
グをより容易にするため、本発明はフラッシュ変換より
はアナログ−ディジタル変換方法の使用を考えたが、本
願発明者は、DTV符号率を上回る連続2進近似率を求
める必要なく、11または12ビットまでの解像度を2
4−位相アナログ−ディジタル変換を提供できるように
スタガータイプサンプリングに配列された、24個の連
続的な2進近似タイプADCとして1つのフラッシュ変
換器を置き換えることもできることを認識した。それぞ
れのADCは1/2符号周期区間の標本をディジタル化
する。各ADCの変換率は前記フラッシュ変換器の1/
2であり、これは24個の要素に対して全体的に電力消
耗減少をもつ各ADCにおける24の二乗に対する電力
消耗を減少させる効果を得る。
【図1】 本発明の一実施形態を示すそれぞれのディジ
タルTV信号受信機の構成図である。
タルTV信号受信機の構成図である。
【図2】 本発明の一実施形態を示すそれぞれのディジ
タルTV信号受信機の構成図。
タルTV信号受信機の構成図。
【図3】 本発明の一実施形態を示すそれぞれのディジ
タルTV信号受信機の構成図である。
タルTV信号受信機の構成図である。
【図4】 本発明の一実施形態を示すそれぞれのディジ
タルTV信号受信機の構成図である。
タルTV信号受信機の構成図である。
【図5】 本発明の一実施形態を示すそれぞれのディジ
タルTV信号受信機の構成図である。
タルTV信号受信機の構成図である。
【図6】 本発明の一実施形態を示すそれぞれのディジ
タルTV信号受信機の構成図である。
タルTV信号受信機の構成図である。
【図7】 図1〜図6のいずれのディジタルTV信号受
信機への使用にも適したスイッチングミキサの構成図で
ある。
信機への使用にも適したスイッチングミキサの構成図で
ある。
【図8】 図1〜図6のディジタルTV信号受信機の適
切な実施形態で行われる複数位相アナログ−ディジタル
変換を詳細に示す構成図である。
切な実施形態で行われる複数位相アナログ−ディジタル
変換を詳細に示す構成図である。
【図9】 図1〜図4のディジタルTV信号受信機の特
定実施形態で行われる複数位相トレリスデコーディング
を詳細に示す構成図である。
定実施形態で行われる複数位相トレリスデコーディング
を詳細に示す構成図である。
【図10】 図5と図6のディジタルTV信号受信機の
特定実施形態で行われる複数位相トレリスデコーディン
グを詳細に示す構成図である。
特定実施形態で行われる複数位相トレリスデコーディン
グを詳細に示す構成図である。
【図11】 図1〜図6のディジタルTV信号受信機の
特定実施形態で採用したサンプリング制御回路を詳細に
示す構成図である。
特定実施形態で採用したサンプリング制御回路を詳細に
示す構成図である。
1 アンテナ 2 ラジオ周波数増幅器 3,7 ミキサ 4,8,17 局部発振器 5 UHF帯域中間周波数増幅器 6,9 表面音響波(SAW)フィルタ 10 VHF帯域中間周波数増幅器 11,12 スイッチングミキサ 13,15 低域通過フィルタ 14,16 アナログ−ディジタル変換器 18 位相シフト回路網 19,29 狭帯域通過ディジタルフィルタ 20,34,40 同期検出器 21,22 乗算器 23 ディジタル減算器 24,33,37 ディジタル−アナログ変換器 25 AFPCフィルタ 26,27,126,127 ROM 28 連結線 30,130 サンプリング制御回路 31 主発振器 32 ゼロクロシング検出器 35 位相制御フィルタ 36,41,42 ディジタル乗算器 38 帯域通過フィルタ 39 注入−ロック発振器 43 ディジタル加算機 44,144 等化器 45,145 デインタリーバー 46,146 トレリスデコーダ回路 47,147 バイトアセンブラ 48,148 リードソロモンデコーダ回路 50 制御された発振器 51 周波数分配回路 52 ディジタル乗算器 53,54,55,56 直流電位電源 57 電圧バス 58,59,60 電源 61,62,64,66,69,70,71,72,7
7,78,80 NPNバイポーラトランジスタ 63,76 抵抗 65,67,81 エミッタ縮退抵抗 68 ミキサ出力ロード抵抗 73,74 ノード 75 電圧フォロアトランジスタ 79 降下用抵抗 82 アームインダクタ 83 シャントキャパシタ 84 端末抵抗 86 ADC成分 87 直列入力/並列出力レジスタ 88 インタリーバー 89 標本カウンタ 90,190 回路 91,92,93,94,191,192,193,1
94 デコーダのバンク 195 符号位相誤り検出器
7,78,80 NPNバイポーラトランジスタ 63,76 抵抗 65,67,81 エミッタ縮退抵抗 68 ミキサ出力ロード抵抗 73,74 ノード 75 電圧フォロアトランジスタ 79 降下用抵抗 82 アームインダクタ 83 シャントキャパシタ 84 端末抵抗 86 ADC成分 87 直列入力/並列出力レジスタ 88 インタリーバー 89 標本カウンタ 90,190 回路 91,92,93,94,191,192,193,1
94 デコーダのバンク 195 符号位相誤り検出器
Claims (23)
- 【請求項1】 ディジタルTV受信機の回路で、前記回
路は、 周波数帯域で互いに異なる位置をもつチャネルのいずれ
か一つを選択するためのチューナであって、前記チャネ
ルはTVチャネルを示すディジタル信号に応じてラジオ
搬送波の振幅変調伝送のために割り当てられ、周波数は
2次IF周波数帯域で前記選択されたチャネルを2次中
間周波数IF信号に変換させるチューナと、 前記2次IF信号をヘテロダインするために、第1直角
位整合ををもつ前記第1、第2位相整合に印加される2
次局部発振電源と、 スイッチングタイプの第1、第2ミキサであって、前記
2次IF信号を受信して前記2次局部発振をヘテロダイ
ンし、前記第1ミキサは前記第1位相整合に印加された
前記2次局部発振によってスイッチングして最終IF信
号の実数成分を提供し、前記第2ミキサは前記第2位相
整合に印加された前記2次局部発振によってスイッチン
グして前記最終IF信号の虚数成分を提供する第1、第
2ミキサと、 自分のイメージから前記最終IF信号の前記実数成分を
分離して、最大限小数のMHzをもつ基底帯域の最終I
F帯域オフセット範囲内にある第1低域通過フィルタ応
答を生成する第1低域通過フィルタと、 自分のイメージから前記最終IF信号の前記虚数成分を
分離して、最終IF帯域範囲内にある第2低域通過フィ
ルタ応答を生成する第2低域通過フィルタと、 前記第1低域通過フィルタ応答をディジタル化して前記
最終IF信号の前記ディジタル化された標本の実数成分
に対する出力成分を生成する第1アナログ−ディジタル
変換回路であって、N個のアナログ−ディジタル変換器
を含んでN位相ベースで前記第1低域通過フィルタ応答
をディジタル化し、この時のNは最小限1となる第1ア
ナログ−ディジタル変換回路と、 第2低域通過フィルタ応答をディジタル化して、前記最
終IF信号の前記ディジタル化された標本の虚数成分に
対する出力信号を生成する第2アナログ−ディジタル変
換回路であって、N個のアナログ−ディジタル変換器を
含んでN位相ベースで前記第2低域通過フィルタ応答を
ディジタル化して第2アナログ−ディジタル変換回路
と、 前記ラジオ搬送波周波数で複素ディジタル搬送波信号を
生成して前記最終IF帯域に伝送する回路と、 最終局部発振に印加される前記複素ディジタル搬送波信
号に応答する第1ディジタル同期回路であって、前記最
終IF信号のディジタル化された標本の実数と虚数成分
に応答して同位相基底帯域信号を復旧する第1ディジタ
ル同期回路と、 からなることを特徴とするディジタルTV受信機回路。 - 【請求項2】 前記Nは1以上の数であることを特徴と
する請求項1記載のディジタルTV信号受信機回路。 - 【請求項3】 前記それぞれのアナログ−ディジタル変
換器は連続的な2進近似値の形でなされることを特徴と
する請求項2記載のディジタルTV信号受信機回路。 - 【請求項4】 前記それぞれのアナログ−ディジタル変
換器は単に1/2符号周期区間の入力標本のみをディジ
タル化することを特徴とする請求項3記載のディジタル
TV信号受信機回路。 - 【請求項5】 前記Nは24であり、前記それぞれのア
ナログ−ディジタル変換器は1/2符号周期区間の入力
標本をディジタル化することを特徴とする請求項4記載
のディジタルTV信号受信機回路。 - 【請求項6】 残留側波帯振幅変調をもつラジオ搬送波
を受信する回路であって、これと同様の周波数の変調さ
れていないパイロット搬送波を伴う回路は、 線形位相有限−インパルス−応答形の第1ディジタル帯
域通過フィルタであって、前記最終IF信号の前記ディ
ジタル化された標本の前記実数成分を自分の入力信号と
して受信し、周波数で前記最終IF帯域に変換された前
記変調されていないパイロット搬送波のディジタル化さ
れた標本の実数成分を自分の出力信号として提供し、前
記最終IF信号の前記実数成分の他の物質と分離される
第1ディジタル帯域通過フィルタと、 線形位相有限−インパルス−応答形の第2ディジタル帯
域通過フィルタであって、前記最終IF信号の前記ディ
ジタル化された標本の前記虚数標本を自分の入力信号と
して受信し、周波数で前記最終IF帯域に変換された前
記変調されていないパイロット搬送波のディジタル化さ
れた標本の実数成分を自分の出力信号として提供し、前
記最終IF信号の前記虚数成分の他の部分と分離される
第2ディジタル帯域通過フィルタと、 前記復調ディジタル搬送波信号と前記第1、第2ディジ
タル帯域通過フィルタの前記出力信号に応答して直角位
相基底帯域信号を生成する第2ディジタル同期回路と、 前記低域通過フィルタで自動周波数と位相制御信号を生
成して前記直角位相基底帯域信号に応答する回路と、 前記チューナに含まれた発振器であって、残留側波帯振
幅変調をもつ前記ラジオ搬送波とミックスされた発振を
提供して前記2次IF信号を生成し、自動周波数と位相
制御を行って前記自動周波数と位相制御信号に応答する
発振器と、 前記同位相基底帯域信号に応答を提供するスペクトルフ
ィルタと、 前記スペクトルフィルタの応答に応答する符号デコーダ
回路と、 からなることを特徴とする請求項1記載のディジタルT
V信号受信機回路。 - 【請求項7】 Nは1位相であり、前記それぞれのアナ
ログ−ディジタル変換器は連続2進近似値の形で成され
ることを特徴とする請求項6記載のディジタルTV信号
受信機回路。 - 【請求項8】 前記符号デコーダ回路は、 P位相ベースでトレリスデコーディングのための複数P
のトレリスデコーダ個数、基底帯域信号の前記実数成分
に対する前記スペクトルフィルタの前記応答からなされ
ることを特徴とする請求項7記載のディジタルTV信号
受信機回路。 - 【請求項9】 残留側波帯振幅変調を持つラジオ搬送波
を受信する回路であって、これと類似の周波数の変調さ
れていないパイロット搬送波を伴う回路は、 線形位相有限−インパルス−応答形の第1ディジタル帯
域通過フィルタであって、前記最終IF信号の前記ディ
ジタル化された標本の前記実数成分を自分の入力信号と
して受信し、周波数で前記最終IF帯域に変換された前
記変調されていないパイロット搬送波のディジタル化さ
れた標本の実数成分を自分の出力信号として提供し、前
記最終IF信号の前記実数成分の他の部分と分離される
第1ディジタル帯域通過フィルタと、 線形位相有限−インパルス−応答形の第2ディジタル帯
域通過フィルタであって、前記最終IF信号の前記ディ
ジタル化された標本の前記虚数成分を自分の入力信号と
して受信し、周波数で前記最終IF帯域に変換された前
記変調されていないパイロット搬送波のディジタル化さ
れた標本の実数成分を自分の出力信号として提供し、前
記最終IF信号の前記虚数成分の他の部分と分離される
第2ディジタル帯域通過フィルタと、 前記複素ディジタル搬送波信号と前記第1、第2ディジ
タル帯域通過フィルタの前記出力信号に応じて直角位相
基底帯域信号を生成する第2ディジタル同期回路と、 低域通過フィルタで自動周波数と位相制御信号を生成し
て前記直角位相基底帯域信号に応答する回路と、 前記第1、第2位相整合に供給された前記2次局部発振
の電源範囲に含まれた発振器であって、自動周波数と位
相制御をもって前記自動周波数と位相制御信号に応答す
る発振器と、 前記同位相基底帯域信号に応答を提供するスペクトルフ
ィルタと、 前記スペクトルフィルタの応答に応答する符号デコーダ
回路と、 からなることを特徴とする請求項1記載のディジタルT
V信号受信機回路。 - 【請求項10】 Nは1以上であり、前記それぞれのア
ナログ−ディジタル変換器は連続2進近似値の形で成さ
れることを特徴とする請求項9記載のディジタルTV信
号受信機回路。 - 【請求項11】 前記符号デコーダ回路は、 P−位相ベースでトレリスデコーディングのための複数
Pのトレリスデコーダ個数、基底帯域信号の前記実数成
分に対する前記スペクトルフィルタの前記応答ででなさ
れ、PはNと同じか或いはそれの倍数であることを特徴
とする請求項10記載のディジタルTV信号受信機回
路。 - 【請求項12】 残留側波帯振幅変調をもつラジオ搬送
波を受信する回路であって、これと類似の周波数の変調
されていないパイロット搬送波を伴う回路は、 前記複素ディジタル搬送波信号と前記最終IF信号の前
記ディジタル化された標本の前記実数と虚数成分に応じ
て直角位相基底帯域信号を生成する第2ディジタル同期
回路と、 低域通過フィルタで自動周波数と位相制御信号を生成し
て前記直角位相基底帯域信号に応答する回路と、 前記チューナに含まれた発振器であって、残留側波帯振
幅変調をもつ前記ラジオ搬送波とミックスされた発振を
提供して前記2次IF信号を生成し、自動周波数と位相
制御をもって前記自動周波数と位相制御信号に応答する
発振器と、 前記同位相基底帯域信号に応答を提供するスペクトルフ
ィルタと、 前記スペクトルフィルタの応答に応答する符号デコーダ
回路と、からなることを特徴とする請求項1記載のディ
ジタルTV信号受信機回路。 - 【請求項13】 Nは1以上であり、前記それぞれのア
ナログ−ディジタル変換器は連続2進近似値の形でなさ
れることを特徴とする請求項12記載のディジタルTV
信号受信機回路。 - 【請求項14】 前記符号デコーダ回路は、 P−位相ベースでトレリスデコーディングのための複数
Pのトレリスデコーダ回数と、基底帯域信号の前記実数
成分に対するスペクトルフィルタの前記応答でなされ、
PはNと同じかまたはそれの倍数であることを特徴とす
る請求項13記載のディジタルTV信号受信機回路。 - 【請求項15】 残留側波帯振幅変調をもつラジオ搬送
波を受信する回路であって、これと類似の周波数の変調
されていないパイロット搬送波を伴う回路は、 前記複素ディジタル搬送波信号と前記最終IF信号の前
記ディジタル化された標本の前記実数と虚数成分に応じ
て直角位相基底帯域信号を生成する第2ディジタル同期
回路と、 低域通過フィルタで自動周波数と位相制御信号を生成し
て前記直角位相基底帯域信号に応答する回路と、 前記第1、第2位相整合に供給された前記2次局部発振
の電源範囲に含まれた発振器であって、自動周波数と位
相制御をもって前記自動周波数と位相制御信号に応答す
る発振器と、 前記同位相基底帯域信号に応答を提供するスペクトルフ
ィルタと、 前記スペクトルフィルタの応答に応答する符号デコーダ
回路と、 からなることを特徴とする請求項1記載のディジタルT
V信号受信機回路。 - 【請求項16】 Nは1以上であり、前記それぞれのア
ナログ−ディジタル変換器は連続2進近似値の形でなさ
れることを特徴とする請求項15記載のディジタルTV
信号受信機回路。 - 【請求項17】 前記符号デコーダ回路は、 P位相ベースでトレリスデコーディングのための複数P
のトレリスデコーダ回数、基底帯域信号の前記実数成分
に対する前記スペクトルフィルタの前記応答でなされ、
PはNと同じかまたはそれの倍数であることを特徴とす
る請求項16記載のディジタルTV信号受信機回路。 - 【請求項18】 直角振幅変調をもつラジオ搬送波を受
信するための前記回路は、 前記複素ディジタル搬送波信号と前記最終IF信号の前
記ディジタル化された標本の前記実数と虚数成分に応じ
て直角位相基底帯域信号を生成する第2ディジタル同期
回路と、 自動周波数と位相制御信号を生成して、前記同位相基底
帯域信号と前記直角位相基底帯域信号を掛け合わせて生
成された結果に応答する回路と、 前記チューナに含まれた発振器であって、残留側波帯振
幅変調をもつ前記ラジオ搬送波のミックスされた発振を
提供して前記2次IF信号を生成し、自動周波数と位相
制御をもって前記自動周波数と位相制御信号に応答する
発振器と、 同位相と直角位相復調を提供して前記同位相基底帯域信
号と前記直角位相基底帯域信号に応答するスペクトルフ
ィルタと、 前記同位相と直角位相復調応答に応答する符号デコーダ
回路と、からなることを特徴とする請求項1記載のディ
ジタルTV信号受信機回路。 - 【請求項19】 Nは1以上であり、前記それぞれのア
ナログ−ディジタル変換器は連続2進近似値の形で成さ
れることを特徴とする請求項18記載のディジタルTV
信号受信機回路。 - 【請求項20】 前記符号デコーダ回路は、 P−位相ベースでトレリスデコーディングのための複数
Pのトレリスデコーダ個数、基底帯域信号の前記実数成
分に対する前記スペクトルフィルタの前記応答でなさ
れ、PはNと同じかまたはそれの倍数であることを特徴
とする請求項19記載のディジタルTV信号受信機回
路。 - 【請求項21】 直角振幅変調をもつラジオ搬送波を受
信するための前記回路は、 前記複素ディジタル搬送波信号と前記最終IF信号の前
記ディジタル化された標本の前記実数と虚数成分に応じ
て直角位相基底帯域信号を生成する第2ディジタル同期
回路と、 自動周波数と位相制御信号を生成して、前記同位相基底
帯域信号と前記直角位相基底帯域信号を掛け合わせて生
成された結果に応答する回路と、 前記第1、第2位相整合に供給された前記第2次局部発
振の電源範囲に含まれた発振器であって、自動周波数と
位相制御をもって前記自動周波数と位相制御信号に応答
する発振器と、 同位相と直角位相復調を提供して前記同位相基底帯域信
号と前記直角位相基底帯域信号に応答するスペクトルフ
ィルタと、 前記同位相と直角位相復調応答に応答する符号デコーダ
回路と、 からなることを特徴とする請求項1記載のディジタルT
V信号受信機回路。 - 【請求項22】 Nは1以上であり、前記それぞれのア
ナログ−ディジタル変換器は連続2進近似値の形で成さ
れることを特徴とする請求項21記載のディジタルTV
信号受信機回路。 - 【請求項23】 前記符号デコーダ回路は、 P−位相ベースでトレリスデコーディングのための複数
Pのトレリスデコーダ個数、基底帯域信号の前記実数成
分に対する前記スペクトルフィルタの前記応答でなさ
れ、PはNと同じかまたはそれの倍数であることを特徴
とする請求項22記載のディジタルTV信号受信機回
路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/891,210 US5982820A (en) | 1997-07-10 | 1997-07-10 | Bandpass phase tracker with hilbert transformation before plural-phase analog-to-digital conversion |
US891,210 | 1997-07-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11112594A true JPH11112594A (ja) | 1999-04-23 |
Family
ID=25397793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10196288A Pending JPH11112594A (ja) | 1997-07-10 | 1998-07-10 | 複数位相アナログ−ディジタル変換に先だってヒルバート変換を取る帯域通過位相トラッカー |
Country Status (6)
Country | Link |
---|---|
US (2) | US5982820A (ja) |
JP (1) | JPH11112594A (ja) |
KR (1) | KR100271971B1 (ja) |
AU (1) | AU716118B2 (ja) |
CA (1) | CA2242294C (ja) |
SG (1) | SG67522A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914986A (en) * | 1994-11-30 | 1999-06-22 | Matsushita Electric Industrial Co., Ltd. | Receiving circuit |
US5982820A (en) * | 1997-07-10 | 1999-11-09 | Samsung Electronics Co., Ltd. | Bandpass phase tracker with hilbert transformation before plural-phase analog-to-digital conversion |
US6104763A (en) * | 1998-02-20 | 2000-08-15 | Samsung Electronics Co., Ltd. | Synchrodyning of VSB and QAM final I-F signals supplied by separate converters in a QAM/VSB digital TV receiver |
US6313885B1 (en) * | 1998-03-25 | 2001-11-06 | Samsung Electronics Co., Ltd. | DTV receiver with baseband equalization filters for QAM signal and for VSB signal which employ common elements |
IL127569A0 (en) | 1998-09-16 | 1999-10-28 | Comsense Technologies Ltd | Interactive toys |
US20100030838A1 (en) * | 1998-08-27 | 2010-02-04 | Beepcard Ltd. | Method to use acoustic signals for computer communications |
US6607136B1 (en) | 1998-09-16 | 2003-08-19 | Beepcard Inc. | Physical presence digital authentication system |
EP1116155A2 (en) | 1998-10-02 | 2001-07-18 | Comsense Technologies Ltd. | Card for interaction with a computer |
JP2001008118A (ja) * | 1999-06-22 | 2001-01-12 | Alps Electric Co Ltd | デジタルテレビジョンチューナ |
US6446012B1 (en) * | 1999-06-23 | 2002-09-03 | Bfcs Technology, Inc. | Proximity detector for hard-to-detect materials |
US8019609B2 (en) | 1999-10-04 | 2011-09-13 | Dialware Inc. | Sonic/ultrasonic authentication method |
US20010033622A1 (en) * | 2000-03-14 | 2001-10-25 | Joengren George | Robust utilization of feedback information in space-time coding |
JP2002164949A (ja) * | 2000-09-18 | 2002-06-07 | Alps Electric Co Ltd | デジタル直交信号検出回路 |
GB0027503D0 (en) * | 2000-11-10 | 2000-12-27 | Koninkl Philips Electronics Nv | Radio receiver |
US9219708B2 (en) | 2001-03-22 | 2015-12-22 | DialwareInc. | Method and system for remotely authenticating identification devices |
US20020186795A1 (en) * | 2001-06-07 | 2002-12-12 | Alps Electric Co.,Ltd. | Digital quadrature signal detecting circuit with simple circuit structure |
US20030112860A1 (en) * | 2001-12-18 | 2003-06-19 | Erdogan Alper Tunga | Method and system for shortening channel impulse response using time domain equalization filter |
US6621442B1 (en) | 2002-06-24 | 2003-09-16 | Charles Douglas Murphy | Analog-to-digital conversion with piece-wise non-linear reference waveforms |
US7319852B2 (en) * | 2002-08-29 | 2008-01-15 | Qualcomm, Incorporated | Apparatus and method for DC offset compensation in a direct conversion receiver |
CN1317875C (zh) * | 2003-09-26 | 2007-05-23 | 南京Lg新港显示有限公司 | 载波复原装置 |
US7519330B2 (en) * | 2004-03-08 | 2009-04-14 | Tektronix, Inc. | Simultaneous ACLR measurement |
US7352827B2 (en) * | 2004-03-18 | 2008-04-01 | Tektronix, Inc. | Multichannel simultaneous real time spectrum analysis with offset frequency trigger |
US9001932B2 (en) | 2012-12-29 | 2015-04-07 | Motorola Solutions, Inc. | Method and apparatus for extracting the quadrature component of a complex signal from the in-phase component after baseband digitizing using a complex transform |
US10126884B2 (en) * | 2014-12-22 | 2018-11-13 | Synaptics Incorporated | Asynchronous interference detection in a capacitive sensing system |
US10158370B2 (en) * | 2017-03-15 | 2018-12-18 | Assocciated Universities, Inc. | Polar analog-to-digital converter and down converter for bandpass signals |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3241098B2 (ja) * | 1992-06-12 | 2001-12-25 | 株式会社東芝 | 多方式対応の受信装置 |
JP3074103B2 (ja) * | 1993-11-16 | 2000-08-07 | 株式会社東芝 | Ofdm同期復調回路 |
US5448299A (en) * | 1994-01-05 | 1995-09-05 | Samsung Electronics Co., Ltd. | Apparatus for processing BPSK signals transmitted with NTSC TV on quadrature-phase video carrier |
JP3139909B2 (ja) * | 1994-03-15 | 2001-03-05 | 株式会社東芝 | 階層的直交周波数多重伝送方式および送受信装置 |
US5636252A (en) * | 1994-05-04 | 1997-06-03 | Samsung Electronics Co., Ltd. | Automatic gain control of radio receiver for receiving digital high-definition television signals |
US5479449A (en) * | 1994-05-04 | 1995-12-26 | Samsung Electronics Co. Ltd. | Digital VSB detector with bandpass phase tracker, as for inclusion in an HDTV receiver. |
US5506636A (en) * | 1994-06-28 | 1996-04-09 | Samsung Electronics Co., Ltd. | HDTV signal receiver with imaginary-sample-presence detector for QAM/VSB mode selection |
US5841814A (en) * | 1995-10-17 | 1998-11-24 | Paradyne Corporation | Sampling system for radio frequency receiver |
US5966188A (en) * | 1996-12-26 | 1999-10-12 | Samsung Electronics Co., Ltd. | Decimation of baseband DTV signals prior to channel equalization in digital television signal receivers |
US5982820A (en) * | 1997-07-10 | 1999-11-09 | Samsung Electronics Co., Ltd. | Bandpass phase tracker with hilbert transformation before plural-phase analog-to-digital conversion |
US6104763A (en) * | 1998-02-20 | 2000-08-15 | Samsung Electronics Co., Ltd. | Synchrodyning of VSB and QAM final I-F signals supplied by separate converters in a QAM/VSB digital TV receiver |
-
1997
- 1997-07-10 US US08/891,210 patent/US5982820A/en not_active Expired - Fee Related
-
1998
- 1998-07-06 CA CA002242294A patent/CA2242294C/en not_active Expired - Fee Related
- 1998-07-10 AU AU75103/98A patent/AU716118B2/en not_active Ceased
- 1998-07-10 SG SG1998001755A patent/SG67522A1/en unknown
- 1998-07-10 KR KR1019980027808A patent/KR100271971B1/ko not_active IP Right Cessation
- 1998-07-10 JP JP10196288A patent/JPH11112594A/ja active Pending
-
1999
- 1999-11-09 US US09/436,705 patent/US6301312B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19990013754A (ko) | 1999-02-25 |
AU7510398A (en) | 1999-02-11 |
KR100271971B1 (ko) | 2000-11-15 |
SG67522A1 (en) | 1999-09-21 |
AU716118B2 (en) | 2000-02-17 |
CA2242294A1 (en) | 1999-01-10 |
CA2242294C (en) | 2001-10-23 |
US5982820A (en) | 1999-11-09 |
US6301312B1 (en) | 2001-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100271971B1 (ko) | 복수 위상 아날로그-디지털 변환에 앞서 힐버트 변환을 취하는대역 통과 위상 추적기 | |
JP3369359B2 (ja) | 直交振幅変調/残留側波帯のモード選択のための虚数サンプル有無検出器を有するディジタル高解像度テレビジョン信号受信機 | |
KR0143116B1 (ko) | 잔류 측파대 및 직각 진폭 변조 디지탈 고품위 텔레비젼 신호들을 수신하기 위한 무선 수신기 | |
USRE38456E1 (en) | Decimation of baseband DTV signals prior to channel equalization in digital television signal receivers | |
US6184942B1 (en) | Adaptively receiving digital television signals transmitted in various formats | |
US6333767B1 (en) | Radio receivers for receiving both VSB and QAM digital television signals with carriers offset by 2.69 MHz | |
JP4974247B2 (ja) | ディジタル信号処理装置におけるタイミング再生装置 | |
JP3490186B2 (ja) | 高品位テレビジョン受信機において、記号レートの約数で最後の中間周波数搬送波を有するディジタル残留側波帯(vsb)検出器 | |
US6545728B1 (en) | Digital television receivers that digitize final I-F signals resulting from triple-conversion | |
US5999223A (en) | System for controlling the operating mode of an adaptive equalizer within a digital TV signal receiver | |
US6512555B1 (en) | Radio receiver for vestigal-sideband amplitude-modulation digital television signals | |
KR100285435B1 (ko) | 디지털 싱크로다이닝되는 브이.에스.비 및 큐.에이.엠 디지털텔레비젼 신호들에 대한 각각의 중간주파수 증폭기들을 구비한텔레비젼 수신기 | |
JPH0856341A (ja) | Hdtv受信機に利用するためのレーダーフィルタを利用した帯域位相トラッカーを有するディジタルvsb検出器 | |
KR100274745B1 (ko) | 기저대역 심볼 코딩을 위한 다위상 아날로그-디지털 변환기를구비한 디지털 텔레비젼 수신기 | |
KR100276772B1 (ko) | 채널등화전 기저대 디지털텔레비젼신호 데시메이션하는 디지털텔레비젼신호 수신기 | |
KR19990072647A (ko) | 개별적인변환기들에의해공급되는잔류측파대및직각진폭변조최종중간주파수신호들을동기화시키는직각진폭변조/잔류측파대디지털텔레비젼수신기 | |
CN1128530C (zh) | 用于数字电视信号接收机的电路 | |
US20040213358A1 (en) | Radio receiver for receiving both VSB and QAM digital HDTV signals | |
KR100251966B1 (ko) | 3단 변환에 의한 최종 중간주파수 신호를 디지털화하는 디지털텔레비전 수신기 | |
MXPA98005805A (en) | Password phase tracer with hilbert type transformation before converting analogue to digital of phases multip | |
AU2266500A (en) | Digital television signal receiver |