JPH0856341A - Ｈｄｔｖ受信機に利用するためのレーダーフィルタを利用した帯域位相トラッカーを有するディジタルｖｓｂ検出器 - Google Patents
Ｈｄｔｖ受信機に利用するためのレーダーフィルタを利用した帯域位相トラッカーを有するディジタルｖｓｂ検出器Info
- Publication number
- JPH0856341A JPH0856341A JP7120227A JP12022795A JPH0856341A JP H0856341 A JPH0856341 A JP H0856341A JP 7120227 A JP7120227 A JP 7120227A JP 12022795 A JP12022795 A JP 12022795A JP H0856341 A JPH0856341 A JP H0856341A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain control
- digital
- response
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
- H04L27/3836—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using the received modulated signal or the received IF signal, e.g. by detecting a pilot or by frequency multiplication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Circuits Of Receivers In General (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Television Systems (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ＨＤＴＶ受信利用のレーダフィルタを利用し
た帯域位相トラッカーを有するディジタルＶＳＢ検出
器。 【構成】 チューナー中のミキサーの搬送波周波数を中
心にディジタル最終中間周波数信号の狭帯域フィルタ領
域で動作する位相トラッカーは、多重歪曲または周波数
変換過程用局部発振における位相非干渉性から発生する
最終中間周波数信号の虚数領域を抑圧する。位相トラッ
カーでのディジタル制御発振器は、最終中間周波数信号
に対する搬送波のディジタル表示値を同期検出器に提供
し、この同期検出器は搬送波の表示値に従ってディジタ
ル最終中間周波数信号の実数領域を検出する。ディジタ
ル帯域信号に対する位相応答において常数π／２の差異
を現し、ヤコビアン楕円関数に基として設計された一対
の全域ディジタルフィルタは、ディジタル最終中間周波
数信号の実数及び虚数領域発生用位相トラッカーに利用
する。
た帯域位相トラッカーを有するディジタルＶＳＢ検出
器。 【構成】 チューナー中のミキサーの搬送波周波数を中
心にディジタル最終中間周波数信号の狭帯域フィルタ領
域で動作する位相トラッカーは、多重歪曲または周波数
変換過程用局部発振における位相非干渉性から発生する
最終中間周波数信号の虚数領域を抑圧する。位相トラッ
カーでのディジタル制御発振器は、最終中間周波数信号
に対する搬送波のディジタル表示値を同期検出器に提供
し、この同期検出器は搬送波の表示値に従ってディジタ
ル最終中間周波数信号の実数領域を検出する。ディジタ
ル帯域信号に対する位相応答において常数π／２の差異
を現し、ヤコビアン楕円関数に基として設計された一対
の全域ディジタルフィルタは、ディジタル最終中間周波
数信号の実数及び虚数領域発生用位相トラッカーに利用
する。
Description
【０００１】
【産業上の利用分野】本発明はディジタル領域での残留
側波帯情報の検出に関し、特に、ディジタル高密度テレ
ビジョン（ｈｉｇｈ−ｄｅｆｉｎｉｔｉｏｎ ｔｅｌｅ
ｖｉｓｉｏｎ：ＨＤＴＶ）信号無線受信機に関する。
側波帯情報の検出に関し、特に、ディジタル高密度テレ
ビジョン（ｈｉｇｈ−ｄｅｆｉｎｉｔｉｏｎ ｔｅｌｅ
ｖｉｓｉｏｎ：ＨＤＴＶ）信号無線受信機に関する。
【０００２】
【従来の技術】ＨＤＴＶ信号の伝送に利用される残留側
波帯（ＶＳＢ）信号は変調率に従って振幅が変化し、前
記変調率に相応する一定な振幅を有するパイロット搬送
波により置き替えられる、それらの固有な搬送波を有す
る。そのようなＶＳＢ信号は米国内における無線放送で
使用されるのであろうし、例えば有線放送システムでも
使用されることができる。同期検出器に続くチューナー
に二重変換を利用した類型である。このような信号に対
するディジタルＨＤＴＶ信号無線受信機が提案されてき
た。周波数合成器は、第１中間周波数（例えば、９２０
ＭＨｚ搬送波）を発生するために受信されたＴＶ信号と
ヘテロダインされる第１局部発振を発生する。手動ＬＣ
帯域フィルタは、第１中間周波数増幅器により増幅され
るようにそれらの映像周波数からこのような第１中間周
波数を選択し、増幅された第１中間周波数は、隣接チャ
ンネル応答を除去する第１弾性表面波（ＳＡＷ）フィル
タによりフィルタされる。第１中間周波数は、第２中間
周波数（例えば、４１ＭＨｚ搬送波）を発生するために
第２局部発振信号とヘテロダインされ、第２弾性表面波
（ＳＡＷ）フィルタは、第２中間周波数増幅器により増
幅されるようにそれらの映像及び残余隣接チャンネルの
応答からこのような第２中間周波数を選択する。第２中
間周波数増幅器の応答は、一定な周波数を有する第３局
部発振信号とベースバンドにシンクロダインされる。
波帯（ＶＳＢ）信号は変調率に従って振幅が変化し、前
記変調率に相応する一定な振幅を有するパイロット搬送
波により置き替えられる、それらの固有な搬送波を有す
る。そのようなＶＳＢ信号は米国内における無線放送で
使用されるのであろうし、例えば有線放送システムでも
使用されることができる。同期検出器に続くチューナー
に二重変換を利用した類型である。このような信号に対
するディジタルＨＤＴＶ信号無線受信機が提案されてき
た。周波数合成器は、第１中間周波数（例えば、９２０
ＭＨｚ搬送波）を発生するために受信されたＴＶ信号と
ヘテロダインされる第１局部発振を発生する。手動ＬＣ
帯域フィルタは、第１中間周波数増幅器により増幅され
るようにそれらの映像周波数からこのような第１中間周
波数を選択し、増幅された第１中間周波数は、隣接チャ
ンネル応答を除去する第１弾性表面波（ＳＡＷ）フィル
タによりフィルタされる。第１中間周波数は、第２中間
周波数（例えば、４１ＭＨｚ搬送波）を発生するために
第２局部発振信号とヘテロダインされ、第２弾性表面波
（ＳＡＷ）フィルタは、第２中間周波数増幅器により増
幅されるようにそれらの映像及び残余隣接チャンネルの
応答からこのような第２中間周波数を選択する。第２中
間周波数増幅器の応答は、一定な周波数を有する第３局
部発振信号とベースバンドにシンクロダインされる。
【０００３】一定な周波数を有する第３局部発振は０°
及び９０°位相に印加され、それに従って同相及び直角
位相同期検出過程を遂行する。同相同期検出結果はＨＤ
ＴＶ信号が放送されるときディジタル記号の８−レベル
コーディングであり、直角位相同期検出結果は名目上ゼ
ロ値である。アナログ領域から発生する同相及び直角位
相同期検出結果をそれぞれディジタル化すると、ディジ
タル化以後に相互を十分に追跡（トラッキング）する同
期検出結果から問題が発生し、量子化雑音は、フェーザ
ーとして現れる複合信号で顕著な位相エラーを発生す
る。このような問題は、ディジタル領域で同相及び直角
位相同期検出過程を遂行することにより、前記で提起さ
れた類型のＨＤＴＶ信号無線受信機では発生しない。
及び９０°位相に印加され、それに従って同相及び直角
位相同期検出過程を遂行する。同相同期検出結果はＨＤ
ＴＶ信号が放送されるときディジタル記号の８−レベル
コーディングであり、直角位相同期検出結果は名目上ゼ
ロ値である。アナログ領域から発生する同相及び直角位
相同期検出結果をそれぞれディジタル化すると、ディジ
タル化以後に相互を十分に追跡（トラッキング）する同
期検出結果から問題が発生し、量子化雑音は、フェーザ
ーとして現れる複合信号で顕著な位相エラーを発生す
る。このような問題は、ディジタル領域で同相及び直角
位相同期検出過程を遂行することにより、前記で提起さ
れた類型のＨＤＴＶ信号無線受信機では発生しない。
【０００４】例えば、同相及び直角位相同期の検出過程
はディジタル化したとき８−レベルコーディングのナイ
キスト周波数の二倍で第２中間周波数増幅器の応答をサ
ンプリングすることにより遂行される。連続的なサンプ
ルはそれらの発生順序に従って連続的にナンバーリング
され、奇数サンプル及び偶数サンプルは、それぞれの同
相（または実数）及び直角位相（または虚数）同期検出
結果を発生するように相互分離される。
はディジタル化したとき８−レベルコーディングのナイ
キスト周波数の二倍で第２中間周波数増幅器の応答をサ
ンプリングすることにより遂行される。連続的なサンプ
ルはそれらの発生順序に従って連続的にナンバーリング
され、奇数サンプル及び偶数サンプルは、それぞれの同
相（または実数）及び直角位相（または虚数）同期検出
結果を発生するように相互分離される。
【０００５】ディジタル同相同期検出結果において、８
−レベルコーディングは、ＮＴＳＣ信号から同一チャン
ネル干渉を除去するためにフィルタリングされ等化フィ
ルタリングされる。等化フィルタ応答は、トレリスデコ
ーダに入力信号として印加される。トレリスデコーダの
応答は、データデインターリーバに入力信号として印加
され、デインターリーバされたデータはリード・ソロモ
ンデコーダに印加される。誤差訂正データは、パケット
デコーダに対するデータパケットを再生するデータデラ
ンダマイザーに印加される。選択されたパケットはＨＤ
ＴＶプログラムの音声受信領域を再生するために利用さ
れ、他の選択されたパケットは、ＨＤＴＶプログラムの
映像領域を再生するために利用される。
−レベルコーディングは、ＮＴＳＣ信号から同一チャン
ネル干渉を除去するためにフィルタリングされ等化フィ
ルタリングされる。等化フィルタ応答は、トレリスデコ
ーダに入力信号として印加される。トレリスデコーダの
応答は、データデインターリーバに入力信号として印加
され、デインターリーバされたデータはリード・ソロモ
ンデコーダに印加される。誤差訂正データは、パケット
デコーダに対するデータパケットを再生するデータデラ
ンダマイザーに印加される。選択されたパケットはＨＤ
ＴＶプログラムの音声受信領域を再生するために利用さ
れ、他の選択されたパケットは、ＨＤＴＶプログラムの
映像領域を再生するために利用される。
【０００６】同相及び直角位相同期検出に必要なシンク
ロダインを遂行するために、直角位相同期検出結果は、
第２局部発振を発生する制御発振器に対する自動周波数
位相制御（ＡＦＰＣ）信号をデベロープするように利用
される。ディジタル直角位相同期検出結果は、直角位相
同期検出結果の振幅を最小化するように第２局部発振の
周波数及び位相を調節する自動周波数位相制御（ＡＦＰ
Ｃ）信号を発生するために低域フィルタリングされる。
しかしながら、実際にこの自動周波数位相制御は、同相
同期検出結果に対して好適な位相安定度を提供すること
に不適合である。ディジタル化された同相同期検出結果
の適合な等化フィルタリングは、同相及び直角位相同期
検出過程に必要なシンクロダインでスタティック位相誤
差を訂正できるが、等化フィルタリングのフィルタ係数
における適応的な変化は、自動周波数位相制御（ＡＦＰ
Ｃ）帰還ループでの位相ジッタまたはＨＤＴＶ信号の多
重受信における速い変化過程で発生する位相誤差の変化
を補償するにはかなり遅い。
ロダインを遂行するために、直角位相同期検出結果は、
第２局部発振を発生する制御発振器に対する自動周波数
位相制御（ＡＦＰＣ）信号をデベロープするように利用
される。ディジタル直角位相同期検出結果は、直角位相
同期検出結果の振幅を最小化するように第２局部発振の
周波数及び位相を調節する自動周波数位相制御（ＡＦＰ
Ｃ）信号を発生するために低域フィルタリングされる。
しかしながら、実際にこの自動周波数位相制御は、同相
同期検出結果に対して好適な位相安定度を提供すること
に不適合である。ディジタル化された同相同期検出結果
の適合な等化フィルタリングは、同相及び直角位相同期
検出過程に必要なシンクロダインでスタティック位相誤
差を訂正できるが、等化フィルタリングのフィルタ係数
における適応的な変化は、自動周波数位相制御（ＡＦＰ
Ｃ）帰還ループでの位相ジッタまたはＨＤＴＶ信号の多
重受信における速い変化過程で発生する位相誤差の変化
を補償するにはかなり遅い。
【０００７】したがって、先程提示した類型のＨＤＴＶ
信号無線受信機において、位相トラッカーは、ディジタ
ル化された同相同期検出結果の等化フィルタリングに縦
続接続される。等化された同相同期検出結果は、ディジ
タル化された形態でヒルベルト変換有限インパルス応答
（ＦＩＲ）フィルタに印加される。ヒルベルト変換有限
インパルス応答（ＦＩＲ）フィルタの待機時間を補償す
るために遅延した有限インパルス応答（ＦＩＲ）フィル
タの応答及び等化同相同期検出は、複素数積を発生する
ために複素数乗算器信号だけ乗算されるように複素数乗
算器に実数及び虚数入力信号として印加される。帰還ル
ープは、ゼロから複素数積の虚数成分の退去が複素数乗
算器信号として使用される単位オイラー（Ｅｕｌｅｒ）
ベクトルの位相角を調整するために、誤差信号をデベロ
ープすることを確認する。単位オイラーベクトルの実数
値及び虚数値は、誤差信号を合成するために必要な累算
器の出力によりアドレスされる判読専用メモリ（ＲＯ
Ｍ）に貯蔵されたサイン／コサインルックアップテーブ
ル（ＬＵＴ）から類推される。この位相トラッカーに伴
われた問題は、ヒルベルト変換有限インパルス応答（Ｆ
ＩＲ）フィルタがゼロ周波数の近くで必須な９０°位相
偏移を提供するように多いタップを備えなければならな
いことである。
信号無線受信機において、位相トラッカーは、ディジタ
ル化された同相同期検出結果の等化フィルタリングに縦
続接続される。等化された同相同期検出結果は、ディジ
タル化された形態でヒルベルト変換有限インパルス応答
（ＦＩＲ）フィルタに印加される。ヒルベルト変換有限
インパルス応答（ＦＩＲ）フィルタの待機時間を補償す
るために遅延した有限インパルス応答（ＦＩＲ）フィル
タの応答及び等化同相同期検出は、複素数積を発生する
ために複素数乗算器信号だけ乗算されるように複素数乗
算器に実数及び虚数入力信号として印加される。帰還ル
ープは、ゼロから複素数積の虚数成分の退去が複素数乗
算器信号として使用される単位オイラー（Ｅｕｌｅｒ）
ベクトルの位相角を調整するために、誤差信号をデベロ
ープすることを確認する。単位オイラーベクトルの実数
値及び虚数値は、誤差信号を合成するために必要な累算
器の出力によりアドレスされる判読専用メモリ（ＲＯ
Ｍ）に貯蔵されたサイン／コサインルックアップテーブ
ル（ＬＵＴ）から類推される。この位相トラッカーに伴
われた問題は、ヒルベルト変換有限インパルス応答（Ｆ
ＩＲ）フィルタがゼロ周波数の近くで必須な９０°位相
偏移を提供するように多いタップを備えなければならな
いことである。
【０００８】前記ＨＤＴＶ信号無線受信機の変形は、本
願明細書に参考で反映された“ＤＩＧＩＴＡＬ ＶＳＢ
ＤＥＴＥＣＴＯＲ ＷＩＴＨ ＢＡＮＤＰＡＳＳ Ｐ
ＨＡＳＥ ＴＲＡＣＫＥＲ，ＡＳ ＦＯＲＩＮＣＬＵＳ
ＩＯＮ ＩＮ ＡＮ ＨＤＴＶ ＲＥＣＥＩＶＥＲ”と
いう名称で１９９４年５月２日出願された米国特許出願
で発明者により説明されてクレームされた。変形された
ＨＤＴＶ信号無線受信機において、第２中間周波数に変
換するように第１中間周波数でヘテロダインされる第２
局部発振は一定な周波数を有する。
願明細書に参考で反映された“ＤＩＧＩＴＡＬ ＶＳＢ
ＤＥＴＥＣＴＯＲ ＷＩＴＨ ＢＡＮＤＰＡＳＳ Ｐ
ＨＡＳＥ ＴＲＡＣＫＥＲ，ＡＳ ＦＯＲＩＮＣＬＵＳ
ＩＯＮ ＩＮ ＡＮ ＨＤＴＶ ＲＥＣＥＩＶＥＲ”と
いう名称で１９９４年５月２日出願された米国特許出願
で発明者により説明されてクレームされた。変形された
ＨＤＴＶ信号無線受信機において、第２中間周波数に変
換するように第１中間周波数でヘテロダインされる第２
局部発振は一定な周波数を有する。
【０００９】したがって、制御発振器のＡＦＰＣ帰還ル
ープでの位相ジッタは第２局部発振の発生に従う問題と
して除去される。第２中間周波数に対する搬送波周波数
から一定な周波数オフセットでの第３局部発振は、ベー
スバンドにダウンコンバートされるように第２中間周波
数でシンクロダインされるよりは、第３中間周波数でダ
ウンコンバートされるように第２中間周波数でヘテロダ
インされる。第３中間周波数は、ベースバンドであるよ
りは帯域アナログ−ディジタル変換器によりディジタル
化され、残りの検出過程はディジタル領域で実行され
る。第３中間周波数は、常にＨＤＴＶ信号の多重受信に
おける速い変化中に発生する位相誤差においての変化を
示すので位相トラッカーが望ましい。位相トラッカーは
複合同期検出中に第３中間周波数で遂行され、それによ
り、先行技術に従う受信機のような複合同期検出及び等
化フィルタリング以後に遂行されるよりは、等化フィル
タリング以前に遂行される。位相トラッカーは、既存の
受信機で使用されたベースバンド（または低域）位相ト
ラッカーであるよりは帯域位相トラッカーである。
ープでの位相ジッタは第２局部発振の発生に従う問題と
して除去される。第２中間周波数に対する搬送波周波数
から一定な周波数オフセットでの第３局部発振は、ベー
スバンドにダウンコンバートされるように第２中間周波
数でシンクロダインされるよりは、第３中間周波数でダ
ウンコンバートされるように第２中間周波数でヘテロダ
インされる。第３中間周波数は、ベースバンドであるよ
りは帯域アナログ−ディジタル変換器によりディジタル
化され、残りの検出過程はディジタル領域で実行され
る。第３中間周波数は、常にＨＤＴＶ信号の多重受信に
おける速い変化中に発生する位相誤差においての変化を
示すので位相トラッカーが望ましい。位相トラッカーは
複合同期検出中に第３中間周波数で遂行され、それによ
り、先行技術に従う受信機のような複合同期検出及び等
化フィルタリング以後に遂行されるよりは、等化フィル
タリング以前に遂行される。位相トラッカーは、既存の
受信機で使用されたベースバンド（または低域）位相ト
ラッカーであるよりは帯域位相トラッカーである。
【００１０】帯域位相トラッカーに利用される同相及び
直角位相サンプリング過程は、対称側波帯構造を有する
ディジタル化された帯域信号の複合同期検出のために先
立って利用された過程から変形された。無線放送のため
のＨＤＴＶ信号は、二重側波帯（ＤＳＢ）振幅変調信号
であるよりは残留側波帯（ＶＳＢ）振幅変調信号であ
り、非対称的な側波帯構造を有する。帯域位相トラッカ
ーでの誤差信号をデベロープするために利用されるＨＤ
ＴＶ信号の複合同期検出は、応答がＶＳＢ信号の非対称
的な側波帯構造内に含まれた対称的な側波帯構造である
帯域幅に十分に制限されなければならない。８−レベル
（または１６−レベル）ＶＳＢコーディングを復旧する
ためのＨＤＴＶ信号の同期検出は帯域幅に制限されな
い。
直角位相サンプリング過程は、対称側波帯構造を有する
ディジタル化された帯域信号の複合同期検出のために先
立って利用された過程から変形された。無線放送のため
のＨＤＴＶ信号は、二重側波帯（ＤＳＢ）振幅変調信号
であるよりは残留側波帯（ＶＳＢ）振幅変調信号であ
り、非対称的な側波帯構造を有する。帯域位相トラッカ
ーでの誤差信号をデベロープするために利用されるＨＤ
ＴＶ信号の複合同期検出は、応答がＶＳＢ信号の非対称
的な側波帯構造内に含まれた対称的な側波帯構造である
帯域幅に十分に制限されなければならない。８−レベル
（または１６−レベル）ＶＳＢコーディングを復旧する
ためのＨＤＴＶ信号の同期検出は帯域幅に制限されな
い。
【００１１】
【発明が解決しようとする課題】先出願で言及された帯
域位相トラッカーで発明者により利用された同相及び直
角位相サンプリング過程は、例えば、Ｄ．Ｗ．Ｒｉｃｅ
及びＫ．Ｈ．Ｗｕにより１９８２年１１月版Ｖｏｌ．Ａ
ＥＳ−１８，Ｎｏ．４ ＩＥＥＥ ＴＲＡＮＳＡＣＴＩ
ＯＮＳ ＯＮ ＡＥＲＯＳＰＡＣＥ ＡＮＤ ＥＬＥＣ
ＴＲＯＮＩＣ ＳＹＳＴＥＭＳの７３６−７３９ページ
に“Ｑｕａｄｒａｔｕｒｅ Ｓａｍｐｌｉｎｇ ｗｉｔ
ｈ Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ”という論
文で言及された過程と通常に類似している。Ｒｉｃｅ及
びＷｕは、帯域信号が帯域信号の最大周波数成分により
決定されることではなく、帯域信号の帯域幅により決定
されるので、ナイキスト速度やそれ以上にディジタル化
以前にサンプリングされなければならないと指摘する。
直角位相同期検出は、ディジタル化された帯域信号にヒ
ルベルト変換ＦＩＲフィルタを使用して遂行され、同相
同期検出は、ヒルベルト変換ＦＩＲフィルタの遅延時間
に相応する補償遅延の以後に遂行される。Ｒｉｃｅ及び
Ｗｕは、ディジタル化された帯域信号で複合同期検出を
遂行するにおいて、ミキサーにより発生されたダイレク
ト（ｄｉｒｅｃｔ）成分が帯域フィルタにより抑圧さ
れ、ディジタル化には影響を与えない長所を有すると指
摘する。帯域形態のディジタル化されたＶＳＢ信号の複
合同期検出において、部分的に抑圧された搬送波から発
生した複合同期検出結果のダイレクト成分はミキサーに
より発生されたダイレクト成分に影響を受けなく、この
事実が本願明細書で開示された発明で注目すべきであ
る。Ｒｉｃｅ及びＷｕが指摘した以外の長所は、ディジ
タル化されたベースバンド信号ではないディジタル化さ
れた帯域信号をヒルベルト変換することにより発生す
る。ヒルベルト変換ＦＩＲフィルタは、ゼロ周波数の近
くで９０°位相偏移をそれ以上提供する必要がなく、こ
こでは長い遅延が９０°位相偏移を提供するように要求
される。ヒルベルト変換ＦＩＲフィルタは１ＭＨｚ乃至
２ＭＨｚ以上で９０°位相偏移を提供しなければならな
いし、ここで必要な遅延は７ＭＨｚ乃至８ＭＨｚの周波
数に適当である。最高応答周波数とフィルタに必要な最
低周波数との間の比率が比較的低ければ低いほど、フィ
ルタに必要なタップの数も比例して少なくなる。
域位相トラッカーで発明者により利用された同相及び直
角位相サンプリング過程は、例えば、Ｄ．Ｗ．Ｒｉｃｅ
及びＫ．Ｈ．Ｗｕにより１９８２年１１月版Ｖｏｌ．Ａ
ＥＳ−１８，Ｎｏ．４ ＩＥＥＥ ＴＲＡＮＳＡＣＴＩ
ＯＮＳ ＯＮ ＡＥＲＯＳＰＡＣＥ ＡＮＤ ＥＬＥＣ
ＴＲＯＮＩＣ ＳＹＳＴＥＭＳの７３６−７３９ページ
に“Ｑｕａｄｒａｔｕｒｅ Ｓａｍｐｌｉｎｇ ｗｉｔ
ｈ Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ”という論
文で言及された過程と通常に類似している。Ｒｉｃｅ及
びＷｕは、帯域信号が帯域信号の最大周波数成分により
決定されることではなく、帯域信号の帯域幅により決定
されるので、ナイキスト速度やそれ以上にディジタル化
以前にサンプリングされなければならないと指摘する。
直角位相同期検出は、ディジタル化された帯域信号にヒ
ルベルト変換ＦＩＲフィルタを使用して遂行され、同相
同期検出は、ヒルベルト変換ＦＩＲフィルタの遅延時間
に相応する補償遅延の以後に遂行される。Ｒｉｃｅ及び
Ｗｕは、ディジタル化された帯域信号で複合同期検出を
遂行するにおいて、ミキサーにより発生されたダイレク
ト（ｄｉｒｅｃｔ）成分が帯域フィルタにより抑圧さ
れ、ディジタル化には影響を与えない長所を有すると指
摘する。帯域形態のディジタル化されたＶＳＢ信号の複
合同期検出において、部分的に抑圧された搬送波から発
生した複合同期検出結果のダイレクト成分はミキサーに
より発生されたダイレクト成分に影響を受けなく、この
事実が本願明細書で開示された発明で注目すべきであ
る。Ｒｉｃｅ及びＷｕが指摘した以外の長所は、ディジ
タル化されたベースバンド信号ではないディジタル化さ
れた帯域信号をヒルベルト変換することにより発生す
る。ヒルベルト変換ＦＩＲフィルタは、ゼロ周波数の近
くで９０°位相偏移をそれ以上提供する必要がなく、こ
こでは長い遅延が９０°位相偏移を提供するように要求
される。ヒルベルト変換ＦＩＲフィルタは１ＭＨｚ乃至
２ＭＨｚ以上で９０°位相偏移を提供しなければならな
いし、ここで必要な遅延は７ＭＨｚ乃至８ＭＨｚの周波
数に適当である。最高応答周波数とフィルタに必要な最
低周波数との間の比率が比較的低ければ低いほど、フィ
ルタに必要なタップの数も比例して少なくなる。
【００１２】先出願で、発明者は帯域位相トラッカーに
利用された同相及び直角位相サンプリング過程がディジ
タル化された帯域信号に対する位相応答において、常数
π／２差異を示す他の類型の一対の全域ディジタルフィ
ルタにより遂行される発明のまた他の実施例が可能であ
ることを指摘した。それらの先出願で開示されたよう
に、１９８４年１１月版Ｖｏｌ．ＡＥＳ−２０，Ｎｏ．
４ ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＡＥ
ＲＯＳＰＡＣＥ ＡＮＤ ＥＬＥＣＴＲＯＮＩＣＳＹＳ
ＴＥＭＳの８２１−８２４ページに“Ａ Ｓａｍｐｌｅ
Ｍｅｔｈｏｄｆｏｒ Ｓａｍｐｌｉｎｇ Ｉｎ−Ｐｈ
ａｓｅ ａｎｄ ＱｕａｄｒａｔｕｒｅＣｏｍｐｏｎｅ
ｎｔｓ”という論文で、Ｃ．Ｍ．Ｒａｄｅｒは、ディジ
タル化された帯域信号で遂行される複合同期検出におい
て改善した点を記述した。Ｒａｄｅｒは、Ｒｉｃｅ及び
Ｗｕのヒルベルト変換ＦＩＲフィルタ及び補償遅延ＦＩ
Ｒフィルタをヤコビアンだ円関数に根拠して設計され、
ディジタル化された帯域信号に対する位相応答におい
て、常数π／２差異を示す一対の帯域ディジタルフィル
タに置き替えた。好適な一対のそのような全域ディジタ
ルフィルタは次のシステム関数を有する。
利用された同相及び直角位相サンプリング過程がディジ
タル化された帯域信号に対する位相応答において、常数
π／２差異を示す他の類型の一対の全域ディジタルフィ
ルタにより遂行される発明のまた他の実施例が可能であ
ることを指摘した。それらの先出願で開示されたよう
に、１９８４年１１月版Ｖｏｌ．ＡＥＳ−２０，Ｎｏ．
４ ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＡＥ
ＲＯＳＰＡＣＥ ＡＮＤ ＥＬＥＣＴＲＯＮＩＣＳＹＳ
ＴＥＭＳの８２１−８２４ページに“Ａ Ｓａｍｐｌｅ
Ｍｅｔｈｏｄｆｏｒ Ｓａｍｐｌｉｎｇ Ｉｎ−Ｐｈ
ａｓｅ ａｎｄ ＱｕａｄｒａｔｕｒｅＣｏｍｐｏｎｅ
ｎｔｓ”という論文で、Ｃ．Ｍ．Ｒａｄｅｒは、ディジ
タル化された帯域信号で遂行される複合同期検出におい
て改善した点を記述した。Ｒａｄｅｒは、Ｒｉｃｅ及び
Ｗｕのヒルベルト変換ＦＩＲフィルタ及び補償遅延ＦＩ
Ｒフィルタをヤコビアンだ円関数に根拠して設計され、
ディジタル化された帯域信号に対する位相応答におい
て、常数π／２差異を示す一対の帯域ディジタルフィル
タに置き替えた。好適な一対のそのような全域ディジタ
ルフィルタは次のシステム関数を有する。
【００１３】 Ｈ1 （ｚ）＝ｚ-1（ｚ-2−ａ2 ）／（１−ａ2 ｚ-2） ａ2 ＝0.5846832 Ｈ2 （ｚ）＝−（ｚ-2−ｂ2 ）／（１−ｂ2 ｚ-2） ｂ2 ＝0.1380250 Ｒａｄｅｒは、ａ2 及びｂ2 による単に二つの乗算を必
要とするフィルタ構成成分を記述する。
要とするフィルタ構成成分を記述する。
【００１４】
【課題を解決するための手段】本発明は、ディジタル信
号を示す記号コードを含むＶＳＢ信号を受信するための
無線受信機を利用して実施されており、ここでＨＤＴＶ
信号はそのようなＶＳＢ信号の典型である。チューナー
は、ＶＳＢ信号を伝送するために必要な周波数帯域での
相異な位置にあるチャンネル中に一つを選択するために
必要である。チューナーはまた実質にゼロ周波数以上で
ある最低周波数を有し、アナログ−ディジタル変換器に
よりディジタル化される最終中間周波数信号で選択され
たチャンネルの複数変換を遂行するためのミキサーを含
む。位相トラッカー搬送波周波数に集中するディジタル
化された最終中間周波数信号の狭帯域フィルタされた領
域で作動する位相トラッカーは多重歪曲から発生した
り、あるいは、周波数変換中に必要な局部発振に位相非
干渉から発生する前記最終中間周波数信号の虚数領域を
抑圧する。位相トラッカーは、ディジタル化された帯域
信号に対する位相応答において常数π／２差異を示し、
ヤコビアンだ円関数に基として設計された一対の全域デ
ィジタルフィルタを利用する。位相トラッカーでのディ
ジタル制御発振器は、同期検出器に最終中間周波数信号
の実数領域に対する搬送波のディジタルデスクリプショ
ンを提供し、この同期検出器は、搬送波のそのようなデ
ィジタルデスクリプションに従ってディジタル化された
最終中間周波数信号の実数領域を検出する。
号を示す記号コードを含むＶＳＢ信号を受信するための
無線受信機を利用して実施されており、ここでＨＤＴＶ
信号はそのようなＶＳＢ信号の典型である。チューナー
は、ＶＳＢ信号を伝送するために必要な周波数帯域での
相異な位置にあるチャンネル中に一つを選択するために
必要である。チューナーはまた実質にゼロ周波数以上で
ある最低周波数を有し、アナログ−ディジタル変換器に
よりディジタル化される最終中間周波数信号で選択され
たチャンネルの複数変換を遂行するためのミキサーを含
む。位相トラッカー搬送波周波数に集中するディジタル
化された最終中間周波数信号の狭帯域フィルタされた領
域で作動する位相トラッカーは多重歪曲から発生した
り、あるいは、周波数変換中に必要な局部発振に位相非
干渉から発生する前記最終中間周波数信号の虚数領域を
抑圧する。位相トラッカーは、ディジタル化された帯域
信号に対する位相応答において常数π／２差異を示し、
ヤコビアンだ円関数に基として設計された一対の全域デ
ィジタルフィルタを利用する。位相トラッカーでのディ
ジタル制御発振器は、同期検出器に最終中間周波数信号
の実数領域に対する搬送波のディジタルデスクリプショ
ンを提供し、この同期検出器は、搬送波のそのようなデ
ィジタルデスクリプションに従ってディジタル化された
最終中間周波数信号の実数領域を検出する。
【００１５】
【実施例】図１は、放送受信アンテナ６からディジタル
ＨＤＴＶ信号を受信するためのＶＳＢ信号受信機５を示
す。この受信機５はキネスコープ７に対する駆動信号レ
ッド（Ｒ）、グリーン（Ｇ）及びブルー（Ｂ）を復旧
し、左側及び右側拡声器８及び９を駆動させるための立
体音響信号を復旧する。また、ＶＳＢ信号受信機５は、
有線放送受信アンテナ乃至有線放送伝送システムからデ
ィジタルＨＤＴＶ信号を受信するために連結されること
ができる。相異なディスプレイ装置はキネスコープ７の
代わりに使用されることができ、音響復旧システムは単
一なオーディオチャンネルのみで構成されたり、あるい
は単純な立体音響再生システムよりさらに精巧な別個の
装置であることができる。
ＨＤＴＶ信号を受信するためのＶＳＢ信号受信機５を示
す。この受信機５はキネスコープ７に対する駆動信号レ
ッド（Ｒ）、グリーン（Ｇ）及びブルー（Ｂ）を復旧
し、左側及び右側拡声器８及び９を駆動させるための立
体音響信号を復旧する。また、ＶＳＢ信号受信機５は、
有線放送受信アンテナ乃至有線放送伝送システムからデ
ィジタルＨＤＴＶ信号を受信するために連結されること
ができる。相異なディスプレイ装置はキネスコープ７の
代わりに使用されることができ、音響復旧システムは単
一なオーディオチャンネルのみで構成されたり、あるい
は単純な立体音響再生システムよりさらに精巧な別個の
装置であることができる。
【００１６】素子１１−２１で構成されるチューナー１
は、放送受信アンテナ６により取られるディジタルＨＤ
ＴＶ信号のような受信されたＶＳＢ信号に対する周波数
帯域における相異な位置のチャンネル中の一つを選択
し、最終中間周波数帯域での最終周波数信号に従って選
択チャンネルの複数変換を遂行する。特に、人間により
操作可能になるように設計されたチャンネルセレクター
１０は、第１局部発振器としての機能を行う周波数合成
器１１が、放送受信アンテナ６または他のディジタルＨ
ＤＴＶ信号ソースから提供される受信された信号とヘテ
ロダインするために、第１ミキサー１２に提供する第１
局部発振の周波数を決定する。第１ミキサー１２は、選
択されたチャンネルに受信された信号を前記第１中間周
波数（例えば、９２０ＭＨｚ搬送波）にアップコンバー
トし、ＬＣフィルタ１３は、第１ミキサー１２から提供
されたアップコンバーション結果に伴われた不要な映像
周波数を除去するために利用される。アップコンバーシ
ョンによる第１中間周波数は、第１弾性表面波（ＳＡ
Ｗ）フィルタ１５を駆動するための増幅された第１中間
周波数を提供する第１中間周波数増幅器１４に入力信号
として印加される。多少高周波である第１中間周波数へ
のアップコンバーションは、多い極と零点を有する弾性
表面波（ＳＡＷ）フィルタリングを容易にする。第２局
部発振器１６からの第２局部発振は、第２中間周波数
（例えば４１ＭＨｚ搬送波）を発生するために第１弾性
表面波（ＳＡＷ）フィルタ１５の応答信号とヘテロダイ
ンするための第２ミキサー１７に印加される。第２弾性
表面波（ＳＡＷ）フィルタ１８は、第２ミキサー１７か
ら提供されたアップコンバーション結果に伴われた不必
要な映像周波数を除去するために利用される。第２ＳＡ
Ｗフィルタ１８の応答は、第２中間周波数増幅器１９に
入力信号として印加され、増幅された第２中間周波数信
号の応答は、第３局部発振器２１からの発振信号とヘテ
ロダインされる第３ミキサー２０に入力信号として印加
される。第３ミキサー２０が先立って提起されたような
ゼロ周波数搬送波を有するベースバンド信号であるより
は、１ＭＨｚ乃至２ＭＨｚの周波数までにわたっている
残留側波帯及び７乃至８ＭＨｚの周波数までに達する完
全側波帯を有する第３中間周波数信号の応答を提供する
だけ、第３局部発振器２１からの発振周波数が選択され
ることを除外すると、いままで記述されたような複数変
換チューナー１は、他の発明者により先程提示されたこ
とと類似している。この第３中間周波数信号の応答はチ
ューナー１の最終中間周波数出力信号である。
は、放送受信アンテナ６により取られるディジタルＨＤ
ＴＶ信号のような受信されたＶＳＢ信号に対する周波数
帯域における相異な位置のチャンネル中の一つを選択
し、最終中間周波数帯域での最終周波数信号に従って選
択チャンネルの複数変換を遂行する。特に、人間により
操作可能になるように設計されたチャンネルセレクター
１０は、第１局部発振器としての機能を行う周波数合成
器１１が、放送受信アンテナ６または他のディジタルＨ
ＤＴＶ信号ソースから提供される受信された信号とヘテ
ロダインするために、第１ミキサー１２に提供する第１
局部発振の周波数を決定する。第１ミキサー１２は、選
択されたチャンネルに受信された信号を前記第１中間周
波数（例えば、９２０ＭＨｚ搬送波）にアップコンバー
トし、ＬＣフィルタ１３は、第１ミキサー１２から提供
されたアップコンバーション結果に伴われた不要な映像
周波数を除去するために利用される。アップコンバーシ
ョンによる第１中間周波数は、第１弾性表面波（ＳＡ
Ｗ）フィルタ１５を駆動するための増幅された第１中間
周波数を提供する第１中間周波数増幅器１４に入力信号
として印加される。多少高周波である第１中間周波数へ
のアップコンバーションは、多い極と零点を有する弾性
表面波（ＳＡＷ）フィルタリングを容易にする。第２局
部発振器１６からの第２局部発振は、第２中間周波数
（例えば４１ＭＨｚ搬送波）を発生するために第１弾性
表面波（ＳＡＷ）フィルタ１５の応答信号とヘテロダイ
ンするための第２ミキサー１７に印加される。第２弾性
表面波（ＳＡＷ）フィルタ１８は、第２ミキサー１７か
ら提供されたアップコンバーション結果に伴われた不必
要な映像周波数を除去するために利用される。第２ＳＡ
Ｗフィルタ１８の応答は、第２中間周波数増幅器１９に
入力信号として印加され、増幅された第２中間周波数信
号の応答は、第３局部発振器２１からの発振信号とヘテ
ロダインされる第３ミキサー２０に入力信号として印加
される。第３ミキサー２０が先立って提起されたような
ゼロ周波数搬送波を有するベースバンド信号であるより
は、１ＭＨｚ乃至２ＭＨｚの周波数までにわたっている
残留側波帯及び７乃至８ＭＨｚの周波数までに達する完
全側波帯を有する第３中間周波数信号の応答を提供する
だけ、第３局部発振器２１からの発振周波数が選択され
ることを除外すると、いままで記述されたような複数変
換チューナー１は、他の発明者により先程提示されたこ
とと類似している。この第３中間周波数信号の応答はチ
ューナー１の最終中間周波数出力信号である。
【００１７】アナログ−ディジタル変換器（ＡＤＣ）２
２は、チューナー１の最終中間周波数出力信号をサンプ
ル化し、各アナログサンプルの持続時間は不必要なエイ
リアシングを避けるために最大最終中間周波数の１／２
サイクルを越えなく、ＡＤＣ２２は、サンプルを１０ビ
ット解像度程度を有するディジタルサンプルでディジタ
ル化する。通例に従って、ＡＤＣ２２に含まれた低域フ
ィルタは、第３ミキサー２０からの第３中間周波数信号
の応答の高周波数映像を抑圧する。第２ＳＡＷフィルタ
１８がディジタル化されたＡＤＣ２２に提供された第３
中間周波数信号の帯域幅を制限することにより、ＡＤＣ
２２は、ＶＳＢ信号をベースバンドにシンクロダインす
るためのディジタル回路２にディジタル化された最終Ｉ
Ｆ信号を提供するための帯域アナログ−ディジタル変換
器として動作する。本発明の多様な実施例に従う回路２
の構造は、図２，図３，図４及び図５を参照として本明
細書で継続して記述される。ディジタル化過程において
ＡＤＣ２２により利用されるサンプリング速度は、ＨＤ
ＴＶ信号に対して６ＭＨｚである帯域信号の帯域幅に対
する少なくともナイキスト速度である。実際に、発明者
は、ＶＳＢ ＨＤＴＶ信号に対する記号速度の二倍のサ
ンプリング速度乃至は１秒当たり約２１×１０6 個をサ
ンプリングする速度を選ぶ。
２は、チューナー１の最終中間周波数出力信号をサンプ
ル化し、各アナログサンプルの持続時間は不必要なエイ
リアシングを避けるために最大最終中間周波数の１／２
サイクルを越えなく、ＡＤＣ２２は、サンプルを１０ビ
ット解像度程度を有するディジタルサンプルでディジタ
ル化する。通例に従って、ＡＤＣ２２に含まれた低域フ
ィルタは、第３ミキサー２０からの第３中間周波数信号
の応答の高周波数映像を抑圧する。第２ＳＡＷフィルタ
１８がディジタル化されたＡＤＣ２２に提供された第３
中間周波数信号の帯域幅を制限することにより、ＡＤＣ
２２は、ＶＳＢ信号をベースバンドにシンクロダインす
るためのディジタル回路２にディジタル化された最終Ｉ
Ｆ信号を提供するための帯域アナログ−ディジタル変換
器として動作する。本発明の多様な実施例に従う回路２
の構造は、図２，図３，図４及び図５を参照として本明
細書で継続して記述される。ディジタル化過程において
ＡＤＣ２２により利用されるサンプリング速度は、ＨＤ
ＴＶ信号に対して６ＭＨｚである帯域信号の帯域幅に対
する少なくともナイキスト速度である。実際に、発明者
は、ＶＳＢ ＨＤＴＶ信号に対する記号速度の二倍のサ
ンプリング速度乃至は１秒当たり約２１×１０6 個をサ
ンプリングする速度を選ぶ。
【００１８】ＶＳＢ ＨＤＴＶ信号に対する記号速度の
二倍にサンプリングすることは、“アイ（ｅｙｅ）”応
答を最大化するように、ＡＤＣ２２によるサンプリング
を記号速度に同調させるための記号同調回路３を調節す
るためのものである。記号同調回路３は、Ｓ．Ｕ．Ｈ．
Ｑｕｒｅｓｈｉが１９７６年１２月版“ＴｉｍｉｎｇＲ
ｅｃｏｖｅｒｙ ｆｏｒ Ｅｑｕａｌｉｚｅｄ Ｐａｒ
ｔｉａｌ−Ｒｅｓｐｏｎｃｅ Ｓｙｓｔｅｍｓ，ＩＥＥ
Ｅ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉ
ｃａｔｉｏｎｓ”という彼の論文１３２６−１３３０ペ
ージに、パルス振幅変調（ｐｕｌｓｅ ａｍｐｌｉｔｕ
ｄｅ ｍｏｄｕｌａｔｉｏｎ：ＰＡＭ）信号を利用する
ことで言及したような通常な類型である。記号同調回路
３は、ＤＩＧＩＴＡＬ ＶＳＢ ＤＥＴＥＣＴＯＲ Ｗ
ＩＴＨ ＢＡＮＤＰＡＳＳ ＰＨＡＳＥ ＴＲＡＣＫＥ
Ｒ，ＡＳ ＦＯＲ ＩＮＣＬＵＳＩＯＮ ＩＮ ＡＮＤ
ＨＤＴＶ ＲＥＣＥＩＶＥＲという名称で先出願された
米国特許出願で発明者により言及された特定な類型であ
る。電圧制御発振器８０は通常２１ＭＨｚ周波数のシッ
ソイダル（ｃｉｓｓｏｉｄａｌ）発振を発生する。発振
器８０は、比較的狭い範囲にわたって周波数制御が可能
な水晶発振器が望ましい。対称的なクリッパまたはリミ
ッタ８１は、帯域幅を制限するためのフィルタリングの
初期段階に続くディジタル化過程において、一つの段階
でＡＤＣ２２によりクロック信号として利用されるシッ
ソイダル発振に対する方形波応答を発生する。ＶＣＯ８
０により発生されるシッソイダル発振の周波数及び位相
を制御するための誤差信号の発生は、次に詳細に検討す
る。
二倍にサンプリングすることは、“アイ（ｅｙｅ）”応
答を最大化するように、ＡＤＣ２２によるサンプリング
を記号速度に同調させるための記号同調回路３を調節す
るためのものである。記号同調回路３は、Ｓ．Ｕ．Ｈ．
Ｑｕｒｅｓｈｉが１９７６年１２月版“ＴｉｍｉｎｇＲ
ｅｃｏｖｅｒｙ ｆｏｒ Ｅｑｕａｌｉｚｅｄ Ｐａｒ
ｔｉａｌ−Ｒｅｓｐｏｎｃｅ Ｓｙｓｔｅｍｓ，ＩＥＥ
Ｅ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉ
ｃａｔｉｏｎｓ”という彼の論文１３２６−１３３０ペ
ージに、パルス振幅変調（ｐｕｌｓｅ ａｍｐｌｉｔｕ
ｄｅ ｍｏｄｕｌａｔｉｏｎ：ＰＡＭ）信号を利用する
ことで言及したような通常な類型である。記号同調回路
３は、ＤＩＧＩＴＡＬ ＶＳＢ ＤＥＴＥＣＴＯＲ Ｗ
ＩＴＨ ＢＡＮＤＰＡＳＳ ＰＨＡＳＥ ＴＲＡＣＫＥ
Ｒ，ＡＳ ＦＯＲ ＩＮＣＬＵＳＩＯＮ ＩＮ ＡＮＤ
ＨＤＴＶ ＲＥＣＥＩＶＥＲという名称で先出願された
米国特許出願で発明者により言及された特定な類型であ
る。電圧制御発振器８０は通常２１ＭＨｚ周波数のシッ
ソイダル（ｃｉｓｓｏｉｄａｌ）発振を発生する。発振
器８０は、比較的狭い範囲にわたって周波数制御が可能
な水晶発振器が望ましい。対称的なクリッパまたはリミ
ッタ８１は、帯域幅を制限するためのフィルタリングの
初期段階に続くディジタル化過程において、一つの段階
でＡＤＣ２２によりクロック信号として利用されるシッ
ソイダル発振に対する方形波応答を発生する。ＶＣＯ８
０により発生されるシッソイダル発振の周波数及び位相
を制御するための誤差信号の発生は、次に詳細に検討す
る。
【００１９】ＶＳＢ信号をベースバンドにシンクロダイ
ンするためのディジタル回路２からのサンプルは量子化
器８４に印加され、この量子化器は、入力信号として量
子化器８４により受信されたサンプルによりかなり近接
して推算された量子化レベルを提供する。この量子化レ
ベルは、ディジタル加算器／減算器８５により量子化レ
ベルから除かれた量子化器８４の入力信号を有する。量
子化器８４の入力信号減算器８５からの差信号は、検出
された記号の誤差を訂正するに必要な補正を示すが、ミ
スフェーズされるＶＳＢ信号受信機５でサンプリングに
よる誤差が早すぎるサンプリングによるものであるか、
或いは遅すぎるサンプリングによるものであるかについ
ては現われない。
ンするためのディジタル回路２からのサンプルは量子化
器８４に印加され、この量子化器は、入力信号として量
子化器８４により受信されたサンプルによりかなり近接
して推算された量子化レベルを提供する。この量子化レ
ベルは、ディジタル加算器／減算器８５により量子化レ
ベルから除かれた量子化器８４の入力信号を有する。量
子化器８４の入力信号減算器８５からの差信号は、検出
された記号の誤差を訂正するに必要な補正を示すが、ミ
スフェーズされるＶＳＢ信号受信機５でサンプリングに
よる誤差が早すぎるサンプリングによるものであるか、
或いは遅すぎるサンプリングによるものであるかについ
ては現われない。
【００２０】ＶＳＢ信号をベースバンドにシンクロダイ
ンするためのディジタル回路２からのサンプルは、入力
信号として平均２乗誤差傾斜検出フィルタ９０に印加さ
れる。フィルタ９０は、（１／２），１，０，（−
１），（−１／２）カーネルを有する有限インパルス応
答ディジタルフィルタであり、その動作は、対称的なク
リッパまたはリミッタ８１により発生される方形波応答
によりクロックされる。フィルタ９０の応答は減算器８
５からの差信号と一時的に整列される。ディジタル乗算
器８６は、ミスフェーズされるＶＳＢ信号受信機５での
サンプリングによる誤差が早すぎるサンプリングによる
ものであるか、あるいは遅すぎるサンプリングによるも
のであるかという論争を解決するために、減算器８５か
らの差信号をフィルタ９０の応答だけ乗算する。フィル
タ９０が提供する２の補数応答の符号ビット及びその次
上位ビットは、ディジタル乗算器８６の構造を単純にな
される乗算に対して十分である。ディジタル乗算器８６
からの積信号は、ディジタル−アナログ−変換器８８に
よりアナログ制御電圧に変換したディジタル制御信号を
発生するために、集積のための累算器８７に印加され
る。狭帯域低域フィルタ８９は、アナログ制御電圧をＶ
ＣＯ８０に印加するために利用される。
ンするためのディジタル回路２からのサンプルは、入力
信号として平均２乗誤差傾斜検出フィルタ９０に印加さ
れる。フィルタ９０は、（１／２），１，０，（−
１），（−１／２）カーネルを有する有限インパルス応
答ディジタルフィルタであり、その動作は、対称的なク
リッパまたはリミッタ８１により発生される方形波応答
によりクロックされる。フィルタ９０の応答は減算器８
５からの差信号と一時的に整列される。ディジタル乗算
器８６は、ミスフェーズされるＶＳＢ信号受信機５での
サンプリングによる誤差が早すぎるサンプリングによる
ものであるか、あるいは遅すぎるサンプリングによるも
のであるかという論争を解決するために、減算器８５か
らの差信号をフィルタ９０の応答だけ乗算する。フィル
タ９０が提供する２の補数応答の符号ビット及びその次
上位ビットは、ディジタル乗算器８６の構造を単純にな
される乗算に対して十分である。ディジタル乗算器８６
からの積信号は、ディジタル−アナログ−変換器８８に
よりアナログ制御電圧に変換したディジタル制御信号を
発生するために、集積のための累算器８７に印加され
る。狭帯域低域フィルタ８９は、アナログ制御電圧をＶ
ＣＯ８０に印加するために利用される。
【００２１】ＶＳＢ信号をベースバンドにシンクロダイ
ンするためのディジタル回路２のベースバンド応答は、
入力信号としてクロックされた遅延ライン２８に印加さ
れ、第１サマンド入力信号として２−入力ディジタル加
算器２９に印加される。クロックされた遅延ライン２８
は、１２個の記号エポック（ｅｐｏｃｈ）に相応する遅
延以後にラインの入力信号に応答を印加し、この遅延し
た応答は、加算器の第２サマンド入力信号としてディジ
タル加算器２９に印加される。クロックされた遅延ライ
ン２８及びディジタル加算器２９は、ＮＴＳＣ信号から
の同一チャンネル干渉を抑圧するためのＮＴＳＣ除去フ
ィルタ３０を提供すると共に動作する。コームフィルタ
であるＮＴＳＣ除去フィルタ３０は、ＮＴＳＣ信号がデ
ィジタルＨＤＴＶ信号のようなチャンネル配置にわたっ
て伝送されている間必要である。フィルタ３０は、ＮＴ
ＳＣ輝度搬送波及び同期化情報を含む輝度搬送波の低周
波側波帯を抑圧し、カラー副搬送波を除去して色側波帯
を抑圧し、ＦＭ音響搬送波を抑圧する。フィルタ３０
は、検出器２３からの８−コーディングレベルのディジ
タル同期同相検出の結果に応答して１５−コーディング
レベル信号を等化器３１に印加する。正確に示されなか
ったが、等化フィルタ３１に対する入力信号は、サンプ
ル速度を記号速度に減少させるために２：１デシメート
される。等化フィルタの応答は入力信号としてトレリス
デコーダ３２に印加され、トレリスデコーダ３２は、デ
ィジタルデータの流れを復旧する記号デコーディングを
遂行する。等化器３１は、トレリスデコーダ３２に印加
される複数レベルコーディングに調節された振幅応答を
発生する等化フィルタリングを提供し、この調節された
振幅応答は相互に記号干渉による記号誤差を最少化す
る。
ンするためのディジタル回路２のベースバンド応答は、
入力信号としてクロックされた遅延ライン２８に印加さ
れ、第１サマンド入力信号として２−入力ディジタル加
算器２９に印加される。クロックされた遅延ライン２８
は、１２個の記号エポック（ｅｐｏｃｈ）に相応する遅
延以後にラインの入力信号に応答を印加し、この遅延し
た応答は、加算器の第２サマンド入力信号としてディジ
タル加算器２９に印加される。クロックされた遅延ライ
ン２８及びディジタル加算器２９は、ＮＴＳＣ信号から
の同一チャンネル干渉を抑圧するためのＮＴＳＣ除去フ
ィルタ３０を提供すると共に動作する。コームフィルタ
であるＮＴＳＣ除去フィルタ３０は、ＮＴＳＣ信号がデ
ィジタルＨＤＴＶ信号のようなチャンネル配置にわたっ
て伝送されている間必要である。フィルタ３０は、ＮＴ
ＳＣ輝度搬送波及び同期化情報を含む輝度搬送波の低周
波側波帯を抑圧し、カラー副搬送波を除去して色側波帯
を抑圧し、ＦＭ音響搬送波を抑圧する。フィルタ３０
は、検出器２３からの８−コーディングレベルのディジ
タル同期同相検出の結果に応答して１５−コーディング
レベル信号を等化器３１に印加する。正確に示されなか
ったが、等化フィルタ３１に対する入力信号は、サンプ
ル速度を記号速度に減少させるために２：１デシメート
される。等化フィルタの応答は入力信号としてトレリス
デコーダ３２に印加され、トレリスデコーダ３２は、デ
ィジタルデータの流れを復旧する記号デコーディングを
遂行する。等化器３１は、トレリスデコーダ３２に印加
される複数レベルコーディングに調節された振幅応答を
発生する等化フィルタリングを提供し、この調節された
振幅応答は相互に記号干渉による記号誤差を最少化す
る。
【００２２】図１に正確に示されなかったが、ＮＴＳＣ
信号からの同一チャンネル干渉がある時間を感知し、Ｎ
ＴＳＣ信号からの同一チャンネル干渉のないことが感知
されたときフィルタ３０をバイパスし、予想されるコー
ディングレベルの数に従って記号コーディングの範囲を
調節するためのＶＳＢ信号受信機５において好適な回路
が提供される。１５−コーディングレベルが判別される
ときより８−コーディングレベルが判別されるとき記号
識別に対する誤差選択の可能性が少なくなる。データ同
調回路が図１に正確に示されなかったが、ＶＳＢ信号受
信機５は、データフィルド及びデータラインがデータデ
インターリービングをタイミングするためにバイアスを
提供する時間を決定するための回路を含むことをディジ
タルＨＤＴＶの技術に知識を有する者ならば理解でき
る。データフィルド同調回路は等化器３１の出力ポート
から入力信号を受け、等化器３１が発明者により言及さ
れた類型であれば、このような類型は、振幅を帰還調整
してゴースト消去基準信号に対する等化器の応答に従っ
て応答する。データフィルドの初期は、等化器３１に対
するゴースト消去基準信号として提供される擬似ランダ
ムパルス列によりシグナルされる。等化器３１の入力信
号であるより等化器３１の応答に存在するデータライン
の初期をシグナルする記号コード順次の発生を検出する
データライン同調回路は発明者により提起された。その
ようなデータライン同調回路は、コーディングレベルを
決定するためにトレリスデコーダ３２が記号デコーディ
ングのために利用されることと同一な回路を使用でき
る。
信号からの同一チャンネル干渉がある時間を感知し、Ｎ
ＴＳＣ信号からの同一チャンネル干渉のないことが感知
されたときフィルタ３０をバイパスし、予想されるコー
ディングレベルの数に従って記号コーディングの範囲を
調節するためのＶＳＢ信号受信機５において好適な回路
が提供される。１５−コーディングレベルが判別される
ときより８−コーディングレベルが判別されるとき記号
識別に対する誤差選択の可能性が少なくなる。データ同
調回路が図１に正確に示されなかったが、ＶＳＢ信号受
信機５は、データフィルド及びデータラインがデータデ
インターリービングをタイミングするためにバイアスを
提供する時間を決定するための回路を含むことをディジ
タルＨＤＴＶの技術に知識を有する者ならば理解でき
る。データフィルド同調回路は等化器３１の出力ポート
から入力信号を受け、等化器３１が発明者により言及さ
れた類型であれば、このような類型は、振幅を帰還調整
してゴースト消去基準信号に対する等化器の応答に従っ
て応答する。データフィルドの初期は、等化器３１に対
するゴースト消去基準信号として提供される擬似ランダ
ムパルス列によりシグナルされる。等化器３１の入力信
号であるより等化器３１の応答に存在するデータライン
の初期をシグナルする記号コード順次の発生を検出する
データライン同調回路は発明者により提起された。その
ようなデータライン同調回路は、コーディングレベルを
決定するためにトレリスデコーダ３２が記号デコーディ
ングのために利用されることと同一な回路を使用でき
る。
【００２３】トレリスデコーダ３２のデータ応答は入力
信号としてデータデインターリーバ３に印加され、デイ
ンターリーバされたデータは、データデインターリーバ
からリード−ソロモンデコーダ３４に印加される。エラ
ー訂正データは、リード・ソロモンデータからパケット
分類器３６のためにデータパケットを再生するデータデ
ランダマイザー３５に印加される。パケット分類器３６
は、連続的なデータパケットのヘッダーコードに応答し
て相異に利用されるようにデータパケットを分類する。
ＨＤＴＶプログラムの音声受信領域を示すデータパケッ
トは、パケット分類器３６によりディジタル音響デコー
ダ３７に印加される。ディジタル音響デコーダ３７は、
左チャンネル及び右チャンネルの立体音響信号を多数の
拡声器８及び９を駆動する複数チャンネル音声増幅器３
８に印加する。ＨＤＴＶプログラムの映像領域を示すデ
ータパケットは、パケット分類器３６によりＭＰＥＧデ
コーダ３９に印加される。ＭＰＥＧデコーダ３９は、水
平（Ｈ）及び垂直（Ｖ）同期信号をキネスコープ７の視
聴スクリーンのラスター走査乃至は他のディスプレイ手
段を提供するキネスコープ偏向回路４０に印加する。Ｍ
ＰＥＧデコーダ３９は増幅されたレッド（Ｒ）、グリー
ン（Ｇ）及びブルー（Ｂ）の駆動信号をキネスコープ７
乃至他のディスプレイ手段に印加するためのキネスコー
プ駆動増幅器４１に印加する。
信号としてデータデインターリーバ３に印加され、デイ
ンターリーバされたデータは、データデインターリーバ
からリード−ソロモンデコーダ３４に印加される。エラ
ー訂正データは、リード・ソロモンデータからパケット
分類器３６のためにデータパケットを再生するデータデ
ランダマイザー３５に印加される。パケット分類器３６
は、連続的なデータパケットのヘッダーコードに応答し
て相異に利用されるようにデータパケットを分類する。
ＨＤＴＶプログラムの音声受信領域を示すデータパケッ
トは、パケット分類器３６によりディジタル音響デコー
ダ３７に印加される。ディジタル音響デコーダ３７は、
左チャンネル及び右チャンネルの立体音響信号を多数の
拡声器８及び９を駆動する複数チャンネル音声増幅器３
８に印加する。ＨＤＴＶプログラムの映像領域を示すデ
ータパケットは、パケット分類器３６によりＭＰＥＧデ
コーダ３９に印加される。ＭＰＥＧデコーダ３９は、水
平（Ｈ）及び垂直（Ｖ）同期信号をキネスコープ７の視
聴スクリーンのラスター走査乃至は他のディスプレイ手
段を提供するキネスコープ偏向回路４０に印加する。Ｍ
ＰＥＧデコーダ３９は増幅されたレッド（Ｒ）、グリー
ン（Ｇ）及びブルー（Ｂ）の駆動信号をキネスコープ７
乃至他のディスプレイ手段に印加するためのキネスコー
プ駆動増幅器４１に印加する。
【００２４】本発明は、ベースバンドにシンクロダイン
するためのディジタル回路の特性に関するものである。
Ｃ．Ｍ．Ｒａｄｅｒが記述したように、ヤコビアンだ円
関数に基にして設計された有限インパルス応答ディジタ
ルフィルタを利用した本回路の多様な実施例は、図２，
図３，図４及び図５に示されている。このようなＦＩＲ
フィルタが提供するＨ1 （ｚ）及びＨ2 （ｚ）システム
関数は全域であり、Ｈ 1 （ｚ）システム関数の位相応答
は、最終中間周波数帯域にわたってπ／２ラジアンだけ
Ｈ2 （ｚ）システム関数の位相応答を読出す。
するためのディジタル回路の特性に関するものである。
Ｃ．Ｍ．Ｒａｄｅｒが記述したように、ヤコビアンだ円
関数に基にして設計された有限インパルス応答ディジタ
ルフィルタを利用した本回路の多様な実施例は、図２，
図３，図４及び図５に示されている。このようなＦＩＲ
フィルタが提供するＨ1 （ｚ）及びＨ2 （ｚ）システム
関数は全域であり、Ｈ 1 （ｚ）システム関数の位相応答
は、最終中間周波数帯域にわたってπ／２ラジアンだけ
Ｈ2 （ｚ）システム関数の位相応答を読出す。
【００２５】図２は、ＶＳＢ信号をベースバンドにシン
クロダインするためのディジタル回路を示す。ベースバ
ンド内におけるアナログ−ディジタル変換器２２からの
ディジタル化された最終ＩＦ信号は、入力信号としてそ
れぞれＨ1 （ｚ）及びＨ2 （ｚ）システム関数を提供す
るＣ．Ｍ．Ｒａｄｅｒにより言及された類型のＦＩＲデ
ィジタルフィルタ５０及び５１に印加される。ディジタ
ルフィルタ５０及び５１の応答は、入力信号として搬送
波帯域フィルタ５２及び５３のそれぞれに印加される。
同一な帯域特性を有するフィルタ５２及び５３は、ディ
ジタルフィルタ５０及び５１の応答により形成された複
合信号において、８−レベルＶＳＢコーディングに従っ
て変調された搬送波の側波帯から複合パイロット搬送波
を分離する。ディジタルフィルタ５０及び５１の応答
は、入力信号として搬送波帯域フィルタ５２及び５３の
それぞれの待機時間に相応するそれぞれの補償遅延を提
供するディジタル遅延ライン５４及び５５に印加され
る。
クロダインするためのディジタル回路を示す。ベースバ
ンド内におけるアナログ−ディジタル変換器２２からの
ディジタル化された最終ＩＦ信号は、入力信号としてそ
れぞれＨ1 （ｚ）及びＨ2 （ｚ）システム関数を提供す
るＣ．Ｍ．Ｒａｄｅｒにより言及された類型のＦＩＲデ
ィジタルフィルタ５０及び５１に印加される。ディジタ
ルフィルタ５０及び５１の応答は、入力信号として搬送
波帯域フィルタ５２及び５３のそれぞれに印加される。
同一な帯域特性を有するフィルタ５２及び５３は、ディ
ジタルフィルタ５０及び５１の応答により形成された複
合信号において、８−レベルＶＳＢコーディングに従っ
て変調された搬送波の側波帯から複合パイロット搬送波
を分離する。ディジタルフィルタ５０及び５１の応答
は、入力信号として搬送波帯域フィルタ５２及び５３の
それぞれの待機時間に相応するそれぞれの補償遅延を提
供するディジタル遅延ライン５４及び５５に印加され
る。
【００２６】ディジタル遅延ライン５４及び５５から印
加された複合信号のための同相同期検出器２３０は、搬
送波のサイン及びコサインで遅延ライン５４及び５５か
ら印加された応答をそれぞれ乗算するためのディジタル
乗算器２３１及び２３２と、ディジタル乗算器２３１及
び２３２からの積信号を加算するためのディジタル加算
器２３３とから構成される。複合積の虚数項が常にゼロ
値であったり、あるいは実際にゼロ値であることは周知
事項であるので、虚数項を発生するためにはディジタル
乗算器及び減算器が必要である。加算器２３３から加算
信号として提供される同相同期検出器２３０の出力信号
は、入力信号としてＮＴＳＣ除去フィルタ３０に印加さ
れる。
加された複合信号のための同相同期検出器２３０は、搬
送波のサイン及びコサインで遅延ライン５４及び５５か
ら印加された応答をそれぞれ乗算するためのディジタル
乗算器２３１及び２３２と、ディジタル乗算器２３１及
び２３２からの積信号を加算するためのディジタル加算
器２３３とから構成される。複合積の虚数項が常にゼロ
値であったり、あるいは実際にゼロ値であることは周知
事項であるので、虚数項を発生するためにはディジタル
乗算器及び減算器が必要である。加算器２３３から加算
信号として提供される同相同期検出器２３０の出力信号
は、入力信号としてＮＴＳＣ除去フィルタ３０に印加さ
れる。
【００２７】直角位相同期検出器２５０は、搬送波のサ
イン及びコサインで搬送波帯域フィルタ５２及び５３の
応答をそれぞれ乗算するためのディジタル乗算器２５１
及び２５２と、ディジタル乗算器２５２の積信号からデ
ィジタル乗算器２５１の積信号を減算するための減算器
２５３とから構成される。すなわち、搬送波帯域フィル
タ５２及び５３により提供された分離されたパイロット
搬送波の複合ディジタルデスクリプションは、直角位相
搬送波の複合ディジタルデスクリプションにより乗算さ
れる。複合積の実数項が常にゼロ値であったり、あるい
は実際にゼロ値であることは周知事項であるので、虚数
項を発生するためにはディジタル乗算器及び減算器が必
要である。減算器２５３からの差動出力信号はＤＣＯ２
７にＡＦＰＣ信号を提供する。
イン及びコサインで搬送波帯域フィルタ５２及び５３の
応答をそれぞれ乗算するためのディジタル乗算器２５１
及び２５２と、ディジタル乗算器２５２の積信号からデ
ィジタル乗算器２５１の積信号を減算するための減算器
２５３とから構成される。すなわち、搬送波帯域フィル
タ５２及び５３により提供された分離されたパイロット
搬送波の複合ディジタルデスクリプションは、直角位相
搬送波の複合ディジタルデスクリプションにより乗算さ
れる。複合積の実数項が常にゼロ値であったり、あるい
は実際にゼロ値であることは周知事項であるので、虚数
項を発生するためにはディジタル乗算器及び減算器が必
要である。減算器２５３からの差動出力信号はＤＣＯ２
７にＡＦＰＣ信号を提供する。
【００２８】図２に示されたディジタル制御発振器２７
は、ディジタル乗算器２３１及び２５２に１２−ビット
被乗数を提供するための読出専用メモリ２７１での搬送
波サインΦルックアップテーブルと、ディジタル乗算器
２３２及び２５１に１２−ビット被乗数を提供するため
の読出専用メモリ２７１での搬送波コサインΦルックア
ップテーブルと、ＲＯＭｓ２７１及び２７２に対するＲ
ＯＭアドレス発生器とから構成される。このアドレス発
生器は、ＲＯＭアドレスを加算器の加算出力信号として
ＲＯＭｓ２７１及び２７２に印加する２−入力ディジタ
ル加算器２７３と、加算出力信号をＲＯＭアドレスのた
めの累算器を満たすために、加算器２７３の第１サマン
ド入力に印加するためのクロックされた１−サンプル遅
延素子２７４とを含む。２−入力ディジタル加算器２７
５は、加算器の加算出力信号を各システムクロックサイ
クル度にＲＯＭアドレス累算を強化するための加算器２
７３の第２サマンド入力に印加する。連続的な搬送波サ
ンプルにおける高いアンギュラ解像度を提供する複数変
換チューナー１は、サインΦ及びコサインΦ被乗数がΦ
の２πラジアンごと多数のサンプルを有するＲＯＭｓ２
７１及び２７２から印加されるから、ＡＤＣ２２に印加
された最終ＩＦ信号周波数帯域の高周波数領域よりは、
その帯域の低周波数領域でＶＳＢ信号の搬送波をヘテロ
ダインすることが望ましい。
は、ディジタル乗算器２３１及び２５２に１２−ビット
被乗数を提供するための読出専用メモリ２７１での搬送
波サインΦルックアップテーブルと、ディジタル乗算器
２３２及び２５１に１２−ビット被乗数を提供するため
の読出専用メモリ２７１での搬送波コサインΦルックア
ップテーブルと、ＲＯＭｓ２７１及び２７２に対するＲ
ＯＭアドレス発生器とから構成される。このアドレス発
生器は、ＲＯＭアドレスを加算器の加算出力信号として
ＲＯＭｓ２７１及び２７２に印加する２−入力ディジタ
ル加算器２７３と、加算出力信号をＲＯＭアドレスのた
めの累算器を満たすために、加算器２７３の第１サマン
ド入力に印加するためのクロックされた１−サンプル遅
延素子２７４とを含む。２−入力ディジタル加算器２７
５は、加算器の加算出力信号を各システムクロックサイ
クル度にＲＯＭアドレス累算を強化するための加算器２
７３の第２サマンド入力に印加する。連続的な搬送波サ
ンプルにおける高いアンギュラ解像度を提供する複数変
換チューナー１は、サインΦ及びコサインΦ被乗数がΦ
の２πラジアンごと多数のサンプルを有するＲＯＭｓ２
７１及び２７２から印加されるから、ＡＤＣ２２に印加
された最終ＩＦ信号周波数帯域の高周波数領域よりは、
その帯域の低周波数領域でＶＳＢ信号の搬送波をヘテロ
ダインすることが望ましい。
【００２９】ＲＯＭｓ２７１及び２７２から直角関係位
相に印加されるＤＣＯ２７の発振での誤差がないとき、
ＡＦＰＣ誤差信号として印加される減算器２５３からの
加算出力信号はゼロ値になる。減算器２５３からの加算
出力信号は加算器２７５の第１サマンド入力に印加され
るが、ゼロ値であるので加算器２７５からの加算出力信
号には影響を与えない。加算器２７５からの加算出力信
号は、クロックされた１−サンプル遅延素子２７７によ
り一つのサンプルずつ遅延するまた他のディジタル加算
器２７６からの加算出力信号である加算器の第２サマン
ド入力に印加された信号と同一になる。減算器２５３か
らの加算出力信号は、一定な被乗数を乗算するための乗
算器入力信号としてディジタル乗算器２７８に印加さ
れ、ゼロであるこの乗算器入力信号は、ディジタル乗算
器２７８からの積出力信号がゼロ値になるようにする。
ディジタル乗算器２７８からの積出力信号は加算器２７
６の第１サマンド入力に印加されるが、ゼロ値であるの
で加算器２７６からの加算出力信号には影響を与えな
い。加算器２７６からの加算出力信号は、加算器の第２
サマンド入力に印加された信号と同一になり、これは、
クロックされた１−サンプル遅延素子２７７により遅延
した一つのサンプルとして加算器２７６からの加算出力
信号の以前のサンプル値である。加算器２５３の加算出
力からのＡＦＰＣ信号がゼロ値を維持する間、システム
クロックのサイクル以後に加算器２７６のループ接続及
びクロックされた１−サンプル遅延素子２７７は、同一
な増分を加算器２７３の第２サマンド入力に印加し、継
続して加算器２７５の第２サマンド入力に印加する循環
遅延ラインメモリを形成する。加算器２７３の加算出力
からのＲＯＭアドレスは、このようなＲＯＭアドレスを
連続的にランピングアップするサイクルをリスタートす
るために、オーバーフローが発生するときまで値を連続
的にランプアップする。
相に印加されるＤＣＯ２７の発振での誤差がないとき、
ＡＦＰＣ誤差信号として印加される減算器２５３からの
加算出力信号はゼロ値になる。減算器２５３からの加算
出力信号は加算器２７５の第１サマンド入力に印加され
るが、ゼロ値であるので加算器２７５からの加算出力信
号には影響を与えない。加算器２７５からの加算出力信
号は、クロックされた１−サンプル遅延素子２７７によ
り一つのサンプルずつ遅延するまた他のディジタル加算
器２７６からの加算出力信号である加算器の第２サマン
ド入力に印加された信号と同一になる。減算器２５３か
らの加算出力信号は、一定な被乗数を乗算するための乗
算器入力信号としてディジタル乗算器２７８に印加さ
れ、ゼロであるこの乗算器入力信号は、ディジタル乗算
器２７８からの積出力信号がゼロ値になるようにする。
ディジタル乗算器２７８からの積出力信号は加算器２７
６の第１サマンド入力に印加されるが、ゼロ値であるの
で加算器２７６からの加算出力信号には影響を与えな
い。加算器２７６からの加算出力信号は、加算器の第２
サマンド入力に印加された信号と同一になり、これは、
クロックされた１−サンプル遅延素子２７７により遅延
した一つのサンプルとして加算器２７６からの加算出力
信号の以前のサンプル値である。加算器２５３の加算出
力からのＡＦＰＣ信号がゼロ値を維持する間、システム
クロックのサイクル以後に加算器２７６のループ接続及
びクロックされた１−サンプル遅延素子２７７は、同一
な増分を加算器２７３の第２サマンド入力に印加し、継
続して加算器２７５の第２サマンド入力に印加する循環
遅延ラインメモリを形成する。加算器２７３の加算出力
からのＲＯＭアドレスは、このようなＲＯＭアドレスを
連続的にランピングアップするサイクルをリスタートす
るために、オーバーフローが発生するときまで値を連続
的にランプアップする。
【００３０】加算器２５３の加算出力からのＡＦＰＣ信
号が正の値であるとき、これは、ＲＯＭｓ２７１及び２
７２からの直角関係位相に印加されたＤＣＯ２７の発振
が適正値から位相での遅延を示す。正のＡＦＰＣ信号は
加算器２７５の第１サマンド入力に印加され、加算器の
加算出力信号は、ＡＦＰＣ信号がゼロ値であるときから
増加する。これは、加算器２７３の加算出力から印加さ
れたＲＯＭアドレスがランプアップする位置を即刻的に
前進させたり前方に位置するようにする。このランプア
ップは、アドレスが単一サンプル遅延素子２７４を通過
して加算器２７３の第１サマンド入力に帰還することに
より継続的に発生する。正のＡＦＰＣ信号は、乗算器入
力信号として一定な被乗数を乗算するためのディジタル
乗算器２７８に印加され、この一定な被乗数は少量であ
るので、少量の正の積出力信号が加算器２７６の第１サ
マンド入力に印加するためのディジタル乗算器２７８に
より発生される。加算器２７６のループ連結及びクロッ
クされた１−サンプル遅延素子２７７で形成された循環
遅延ラインメモリに貯蔵された増分の大きさを増加させ
るこの低価の第１サマンド入力信号は、加算器２７６か
らの加算出力信号を増加させる。この大きくなった増分
は、クロックされた１−サンプル遅延素子２７７により
１サンプル遅延の以後に加算器２７５の第２サマンド入
力に印加され、続いて加算器２７３の第２サマンド入力
に印加される。この増加した増分は、加算器２７３及び
加算器２７３の加算出力信号をその第１サマンド入力信
号に帰還させる単一サンプル遅延素子２７７によるアド
レス累算を加速化する。加算器２７３の加算出力からの
ＲＯＭアドレスは、そのようなＲＯＭアドレスをランプ
アップするサイクルをリスタートするために、オーバー
フローが発生するときまで値を連続してランプアップす
るようになり、ランプアップは、ＡＦＰＣ信号のまた他
の非ゼロ値が再びアドレス累算速度を変更するときまで
増加した累積速度で発生する。
号が正の値であるとき、これは、ＲＯＭｓ２７１及び２
７２からの直角関係位相に印加されたＤＣＯ２７の発振
が適正値から位相での遅延を示す。正のＡＦＰＣ信号は
加算器２７５の第１サマンド入力に印加され、加算器の
加算出力信号は、ＡＦＰＣ信号がゼロ値であるときから
増加する。これは、加算器２７３の加算出力から印加さ
れたＲＯＭアドレスがランプアップする位置を即刻的に
前進させたり前方に位置するようにする。このランプア
ップは、アドレスが単一サンプル遅延素子２７４を通過
して加算器２７３の第１サマンド入力に帰還することに
より継続的に発生する。正のＡＦＰＣ信号は、乗算器入
力信号として一定な被乗数を乗算するためのディジタル
乗算器２７８に印加され、この一定な被乗数は少量であ
るので、少量の正の積出力信号が加算器２７６の第１サ
マンド入力に印加するためのディジタル乗算器２７８に
より発生される。加算器２７６のループ連結及びクロッ
クされた１−サンプル遅延素子２７７で形成された循環
遅延ラインメモリに貯蔵された増分の大きさを増加させ
るこの低価の第１サマンド入力信号は、加算器２７６か
らの加算出力信号を増加させる。この大きくなった増分
は、クロックされた１−サンプル遅延素子２７７により
１サンプル遅延の以後に加算器２７５の第２サマンド入
力に印加され、続いて加算器２７３の第２サマンド入力
に印加される。この増加した増分は、加算器２７３及び
加算器２７３の加算出力信号をその第１サマンド入力信
号に帰還させる単一サンプル遅延素子２７７によるアド
レス累算を加速化する。加算器２７３の加算出力からの
ＲＯＭアドレスは、そのようなＲＯＭアドレスをランプ
アップするサイクルをリスタートするために、オーバー
フローが発生するときまで値を連続してランプアップす
るようになり、ランプアップは、ＡＦＰＣ信号のまた他
の非ゼロ値が再びアドレス累算速度を変更するときまで
増加した累積速度で発生する。
【００３１】加算器２５３の加算出力からのＡＦＰＣ信
号が負の値であるとき、これは、ＲＯＭｓ２７１及び２
７２からの直角関係位相に印加されたＤＣＯ２７の発振
が適正値から位相において進展することを示す。負のＡ
ＦＰＣ信号は加算器２７５の第１サマンド入力に印加さ
れ、加算器の加算出力信号は、ＡＦＰＣ信号がゼロであ
るときの値から増加する。これは、加算器２７３の加算
出力から印加されたＲＯＭアドレスがランプアップする
位置を即刻的に遅延させたり後退させ、このランプアッ
プは、アドレスが単一サンプル遅延素子２７４を通過し
て加算器２７３の第１サマンド入力に帰還することによ
り継続的に発生する。負のＡＦＰＣ信号は、乗算器入力
信号として一定な被乗数を乗算するためのディジタル乗
算器２７８に印加され、この一定な被乗数は少量である
ので、少量の負の積出力信号が加算器２７６の第１サマ
ンド入力に印加するためのディジタル乗算器２７８によ
り発生される。加算器２７６のループ連結及びクロック
された１−サンプル遅延素子２７７で形成された循環遅
延ラインメモリに貯蔵された増分の大きさを減少させる
この低価の第１サマンド入力信号は、加算器２７６から
の加算出力信号を減少させる。この少なくなった増分
は、クロックされた１−サンプル遅延素子２７７により
１サンプル遅延の以後に加算器２７５の第２サマンド入
力に印加され、続いて加算器２７３の第２サマンド入力
に印加される。この減少した増分は、加算器２７３及び
加算器２７３の加算出力信号をその第１サマンド入力信
号に帰還させる単一サンプル遅延素子２７７によるアド
レス累算速度を減少させる。加算器２７３の加算出力か
らのＲＯＭアドレスは、そのようなＲＯＭアドレスをラ
ンプアップするサイクルをリスタートするために、オー
バーフローが発生するときまで値を連続してランプアッ
プするようになり、ランプアップは、ＡＦＰＣ信号のま
た他の非ゼロ値が再びアドレス累算速度を変更するとき
まで減少した累算速度で発生する。
号が負の値であるとき、これは、ＲＯＭｓ２７１及び２
７２からの直角関係位相に印加されたＤＣＯ２７の発振
が適正値から位相において進展することを示す。負のＡ
ＦＰＣ信号は加算器２７５の第１サマンド入力に印加さ
れ、加算器の加算出力信号は、ＡＦＰＣ信号がゼロであ
るときの値から増加する。これは、加算器２７３の加算
出力から印加されたＲＯＭアドレスがランプアップする
位置を即刻的に遅延させたり後退させ、このランプアッ
プは、アドレスが単一サンプル遅延素子２７４を通過し
て加算器２７３の第１サマンド入力に帰還することによ
り継続的に発生する。負のＡＦＰＣ信号は、乗算器入力
信号として一定な被乗数を乗算するためのディジタル乗
算器２７８に印加され、この一定な被乗数は少量である
ので、少量の負の積出力信号が加算器２７６の第１サマ
ンド入力に印加するためのディジタル乗算器２７８によ
り発生される。加算器２７６のループ連結及びクロック
された１−サンプル遅延素子２７７で形成された循環遅
延ラインメモリに貯蔵された増分の大きさを減少させる
この低価の第１サマンド入力信号は、加算器２７６から
の加算出力信号を減少させる。この少なくなった増分
は、クロックされた１−サンプル遅延素子２７７により
１サンプル遅延の以後に加算器２７５の第２サマンド入
力に印加され、続いて加算器２７３の第２サマンド入力
に印加される。この減少した増分は、加算器２７３及び
加算器２７３の加算出力信号をその第１サマンド入力信
号に帰還させる単一サンプル遅延素子２７７によるアド
レス累算速度を減少させる。加算器２７３の加算出力か
らのＲＯＭアドレスは、そのようなＲＯＭアドレスをラ
ンプアップするサイクルをリスタートするために、オー
バーフローが発生するときまで値を連続してランプアッ
プするようになり、ランプアップは、ＡＦＰＣ信号のま
た他の非ゼロ値が再びアドレス累算速度を変更するとき
まで減少した累算速度で発生する。
【００３２】次の観点から図２の回路とは区別される図
３は、ＶＳＢ信号を本発明のまた他の実施例に従うベー
スバンドにシンクロダインするためのディジタル回路を
示す。搬送波帯域フィルタ５２及び５３は、フィルタ５
６の入力信号としてＡＤＣ２２からディジタル化された
最終ＩＦ信号を受信し、ＡＤＣ２２からフィルタ５６の
応答に対するディジタル化された搬送波を選択する単一
搬送波狭帯域フィルタ５６のために除去される。フィル
タ５６の応答は、入力信号としてフィルタ５６の応答と
回旋のためのＨ1 （ｚ）システム関数を提供するため
に、Ｃ．Ｍ．Ｒａｄｅｒにより記述された類型のＦＩＲ
ディジタルフィルタ５７に印加される。フィルタ５６の
応答も入力信号としてフィルタ５６の応答と回旋のため
のＨ2 （ｚ）システム関数を提供するために、Ｃ．Ｍ．
Ｒａｄｅｒにより記述された類型のＦＩＲディジタルフ
ィルタ５８に印加される。直角位相同期検出器２５０へ
の接続は、ディジタル乗算器２５１及び２５２が搬送波
帯域フィルタ５２及び５３の応答よりはディジタルフィ
ルタ５７及び５８の応答を乗算するように変更する。
３は、ＶＳＢ信号を本発明のまた他の実施例に従うベー
スバンドにシンクロダインするためのディジタル回路を
示す。搬送波帯域フィルタ５２及び５３は、フィルタ５
６の入力信号としてＡＤＣ２２からディジタル化された
最終ＩＦ信号を受信し、ＡＤＣ２２からフィルタ５６の
応答に対するディジタル化された搬送波を選択する単一
搬送波狭帯域フィルタ５６のために除去される。フィル
タ５６の応答は、入力信号としてフィルタ５６の応答と
回旋のためのＨ1 （ｚ）システム関数を提供するため
に、Ｃ．Ｍ．Ｒａｄｅｒにより記述された類型のＦＩＲ
ディジタルフィルタ５７に印加される。フィルタ５６の
応答も入力信号としてフィルタ５６の応答と回旋のため
のＨ2 （ｚ）システム関数を提供するために、Ｃ．Ｍ．
Ｒａｄｅｒにより記述された類型のＦＩＲディジタルフ
ィルタ５８に印加される。直角位相同期検出器２５０へ
の接続は、ディジタル乗算器２５１及び２５２が搬送波
帯域フィルタ５２及び５３の応答よりはディジタルフィ
ルタ５７及び５８の応答を乗算するように変更する。
【００３３】ディジタル遅延ライン５９により印加され
たＡＤＣ２２からのディジタル化されたＩＦ信号に遅延
した応答は、入力信号としてＦＩＲディジタルフィルタ
５０及び５１に印加される。ＦＩＲディジタルフィルタ
５０及び５１の応答は、直接的にディジタル乗算器２３
１及びディジタル乗算器２３２にそれらそれぞれの被乗
数信号として印加される。ディジタル遅延ライン５９
は、二つのフィルタ５１及び５２の応答で搬送波帯域フ
ィルタ５６の待機時間に対する補償遅延を提供する。フ
ィルタ５０及び５１に先立って縦続接続された単一遅延
ライン５９は、フィルタ５０及び５１の以後にそれぞれ
縦続接続された二本の遅延ライン５４及び５５が図２で
提供することと同一な応答を提供する。
たＡＤＣ２２からのディジタル化されたＩＦ信号に遅延
した応答は、入力信号としてＦＩＲディジタルフィルタ
５０及び５１に印加される。ＦＩＲディジタルフィルタ
５０及び５１の応答は、直接的にディジタル乗算器２３
１及びディジタル乗算器２３２にそれらそれぞれの被乗
数信号として印加される。ディジタル遅延ライン５９
は、二つのフィルタ５１及び５２の応答で搬送波帯域フ
ィルタ５６の待機時間に対する補償遅延を提供する。フ
ィルタ５０及び５１に先立って縦続接続された単一遅延
ライン５９は、フィルタ５０及び５１の以後にそれぞれ
縦続接続された二本の遅延ライン５４及び５５が図２で
提供することと同一な応答を提供する。
【００３４】図４は、ＶＳＢ信号を次のような観点から
図２と区別される本発明のまた他の実施例に従うベース
バンドにシンクロダインするためのまた他のディジタル
回路を示す。搬送波帯域フィルタ５２及び５３は、、そ
れぞれのワイヤード接続に置き替えられる。図２におい
て、搬送波帯域フィルタ５２及び５３の待機時間に相応
するそれぞれの補償遅延を提供するディジタル遅延ライ
ン５４及び５５は、それぞれワイヤード接続に置き替え
られる。直角位相同期検出器２５０は、搬送波がゼロ乃
至はゼロに近い周波数でヘテロダインされることによ
り、ＡＦＰＣ信号が低域ディジタルフィルタ５８を利用
した加算器２５３の加算出力信号として選択される比較
的広帯域で動作される。低域フィルタ５３は、連続的な
類似している記号群と結合された周波数が除去されるよ
うに、記号周波数より数倍低いカットオフ周波数を有す
るように選択される。送信機に記号コーディング以前の
初期段階としてデータの無作為抽出は発生可能な連続的
な類似記号の数を制限し、ＡＦＰＣ信号を復旧するため
の直角位相同期検出の以後に低域フィルタリングを容易
にする。データの無作為抽出は、図２乃至図３に従うＡ
ＦＰＣ信号を復旧するための直角位相同期検出の以前に
帯域フィルタリングを容易にする。
図２と区別される本発明のまた他の実施例に従うベース
バンドにシンクロダインするためのまた他のディジタル
回路を示す。搬送波帯域フィルタ５２及び５３は、、そ
れぞれのワイヤード接続に置き替えられる。図２におい
て、搬送波帯域フィルタ５２及び５３の待機時間に相応
するそれぞれの補償遅延を提供するディジタル遅延ライ
ン５４及び５５は、それぞれワイヤード接続に置き替え
られる。直角位相同期検出器２５０は、搬送波がゼロ乃
至はゼロに近い周波数でヘテロダインされることによ
り、ＡＦＰＣ信号が低域ディジタルフィルタ５８を利用
した加算器２５３の加算出力信号として選択される比較
的広帯域で動作される。低域フィルタ５３は、連続的な
類似している記号群と結合された周波数が除去されるよ
うに、記号周波数より数倍低いカットオフ周波数を有す
るように選択される。送信機に記号コーディング以前の
初期段階としてデータの無作為抽出は発生可能な連続的
な類似記号の数を制限し、ＡＦＰＣ信号を復旧するため
の直角位相同期検出の以後に低域フィルタリングを容易
にする。データの無作為抽出は、図２乃至図３に従うＡ
ＦＰＣ信号を復旧するための直角位相同期検出の以前に
帯域フィルタリングを容易にする。
【００３５】図２，図３及び図４に示されたＤＣＯ２７
の簡単な変形は、２−入力加算器２７３及び２７５を単
一な３−入力加算器に置き替えたＤＣＯである。サイン
及びコサイン関数において対称にある多いトリックは、
サインΦ及びコサインΦのテーブルルックアップに必要
なＲＯＭの量を減少させるためのもので、専門的なディ
ジタルデザイナーに知られており、ＤＣＯ２７は、その
ような減少したＲＯＭデザインを利用するように変形す
ることができる。サインΦ及びコサインΦ信号がＲＯＭ
から読出されることではなく、むしろ、ｓｉｎ（Ａ＋
Ｂ）＝ｓｉｎＡｃｏｓＢ＋ｃｏｓＡｓｉｎＢ及びｃｏｓ
（Ａ＋Ｂ）＝ｃｏｓＡｃｏｓＢ−ｓｉｎＡｓｉｎＢの三
角式に従って並列に累算する配列は、本発明のまた他の
実施例に従うＤＣＯ２７の変形に利用され得るまた他の
ＤＣＯ配列である。
の簡単な変形は、２−入力加算器２７３及び２７５を単
一な３−入力加算器に置き替えたＤＣＯである。サイン
及びコサイン関数において対称にある多いトリックは、
サインΦ及びコサインΦのテーブルルックアップに必要
なＲＯＭの量を減少させるためのもので、専門的なディ
ジタルデザイナーに知られており、ＤＣＯ２７は、その
ような減少したＲＯＭデザインを利用するように変形す
ることができる。サインΦ及びコサインΦ信号がＲＯＭ
から読出されることではなく、むしろ、ｓｉｎ（Ａ＋
Ｂ）＝ｓｉｎＡｃｏｓＢ＋ｃｏｓＡｓｉｎＢ及びｃｏｓ
（Ａ＋Ｂ）＝ｃｏｓＡｃｏｓＢ−ｓｉｎＡｓｉｎＢの三
角式に従って並列に累算する配列は、本発明のまた他の
実施例に従うＤＣＯ２７の変形に利用され得るまた他の
ＤＣＯ配列である。
【００３６】図５は、ＶＳＢ信号を図２及び図３に示さ
れたベースバンドにシンクロダインするためのディジタ
ル回路の変形を示し、このような変形は、またｓｉｎ
（Φ−α）ルックアップテーブルを貯蔵する読出専用メ
モリ２７０１及びｃｏｓ（Φ−α）ルックアップテーブ
ルを貯蔵する読出専用メモリ２７０２を含むという点
で、ＤＣＯ２７と区別されるＤＣＯ２７０を利用する。
ディジタル乗算器２５２は、ＲＯＭ２７１からであるよ
りはＲＯＭ２７０１から乗算器の乗数信号を受信し、デ
ィジタル乗算器２５１は、ＲＯＭ２７２からであるより
はＲＯＭ２７０２から乗算器の乗数信号を受信する。Ａ
ＤＣ２２からディジタル化された最終ＩＦ信号は、実質
的な遅延ワイヤード接続をわたって入力信号としてフィ
ルタ５０に印加され、フィルタ５０の応答は、実質的な
遅延なくワイヤード接続をわたって乗算器の被乗数入力
信号としてディジタル乗算器２３１に印加される。ＡＤ
Ｃ２２からのディジタル化された最終ＩＦ信号は、実質
的な遅延なくワイヤード接続をわたって入力信号として
フィルタ５１に印加され、フィルタ５１の応答は、実質
的な遅延なくワイヤード接続をわたって乗算器の被乗数
入力信号としてディジタル乗算器２３１に印加される。
αが９０°である特別な場合において、ＲＯＭｓ２７０
１及び２７０２は、ｃｏｓ（Φ−α）及びｓｉｎ（Φ−
α）値がそれぞれＲＯＭ２７１から読出されたサインΦ
の値及びＲＯＭ２７２から読出されたｃｏｓΦの負の値
であるから必要でない。
れたベースバンドにシンクロダインするためのディジタ
ル回路の変形を示し、このような変形は、またｓｉｎ
（Φ−α）ルックアップテーブルを貯蔵する読出専用メ
モリ２７０１及びｃｏｓ（Φ−α）ルックアップテーブ
ルを貯蔵する読出専用メモリ２７０２を含むという点
で、ＤＣＯ２７と区別されるＤＣＯ２７０を利用する。
ディジタル乗算器２５２は、ＲＯＭ２７１からであるよ
りはＲＯＭ２７０１から乗算器の乗数信号を受信し、デ
ィジタル乗算器２５１は、ＲＯＭ２７２からであるより
はＲＯＭ２７０２から乗算器の乗数信号を受信する。Ａ
ＤＣ２２からディジタル化された最終ＩＦ信号は、実質
的な遅延ワイヤード接続をわたって入力信号としてフィ
ルタ５０に印加され、フィルタ５０の応答は、実質的な
遅延なくワイヤード接続をわたって乗算器の被乗数入力
信号としてディジタル乗算器２３１に印加される。ＡＤ
Ｃ２２からのディジタル化された最終ＩＦ信号は、実質
的な遅延なくワイヤード接続をわたって入力信号として
フィルタ５１に印加され、フィルタ５１の応答は、実質
的な遅延なくワイヤード接続をわたって乗算器の被乗数
入力信号としてディジタル乗算器２３１に印加される。
αが９０°である特別な場合において、ＲＯＭｓ２７０
１及び２７０２は、ｃｏｓ（Φ−α）及びｓｉｎ（Φ−
α）値がそれぞれＲＯＭ２７１から読出されたサインΦ
の値及びＲＯＭ２７２から読出されたｃｏｓΦの負の値
であるから必要でない。
【００３７】ディジタル信号を示す記号コードを含むＶ
ＳＢ信号を受信するために特別に前述された無線受信機
は、複合同期検出される最終中間周波数信号として第３
中間周波数信号をデベロープするために三重変換チュー
ナー１を利用するが、本発明の全般的な観点に従って、
二重変換チューナー及び前記特性を有する帯域位相トラ
ッカーを利用する受信機が実施される。もっぱら二重変
換チューナーを使用する無線受信機が可能であり、チュ
ーナー内の第２中間周波数信号は最終中間周波数信号で
あり、三重変換チューナー１の最終中間周波数信号と同
一な周波数範囲にある。選択されたＨＤＴＶチャンネル
は直接的に３０−４５ＭＨｚ範囲に変換し、伴われる第
１中間周波数信号を１−８ＭＨｚ範囲における最終中間
周波数に変換する二重変換構造を構成することが可能で
ある。多い制御利得中間周波数増幅器の段階が要求され
ることにより６０−９０dBのＡＧＣ範囲がチューナーに
必要である。制御利得の広帯域範囲に対して位相線形性
（ｌｉｎｅａｒｉｔｙ）を維持することは、１−８ＭＨ
ｚの範囲より高い周波数でさらに容易である。従って、
最終ＩＦ信号が１−８ＭＨｚの範囲で選択されるとき、
最終ミキサーの以前にＩＦ増幅器が必要な６０−９０dB
のＡＧＣ範囲を提供することが望ましい。二つの周波数
に制御利得を提供することにより、単一周波数帯域で作
動する高利得増幅器から発生する不必要な再生効果を避
けるようになる。ＳＡＷフィルタリングに必要な高度の
位相線形性は、３０−４０ＭＨｚの範囲より高い中間周
波数でさらに容易である。従って、三重変換チューナー
が一般的に望ましい。
ＳＢ信号を受信するために特別に前述された無線受信機
は、複合同期検出される最終中間周波数信号として第３
中間周波数信号をデベロープするために三重変換チュー
ナー１を利用するが、本発明の全般的な観点に従って、
二重変換チューナー及び前記特性を有する帯域位相トラ
ッカーを利用する受信機が実施される。もっぱら二重変
換チューナーを使用する無線受信機が可能であり、チュ
ーナー内の第２中間周波数信号は最終中間周波数信号で
あり、三重変換チューナー１の最終中間周波数信号と同
一な周波数範囲にある。選択されたＨＤＴＶチャンネル
は直接的に３０−４５ＭＨｚ範囲に変換し、伴われる第
１中間周波数信号を１−８ＭＨｚ範囲における最終中間
周波数に変換する二重変換構造を構成することが可能で
ある。多い制御利得中間周波数増幅器の段階が要求され
ることにより６０−９０dBのＡＧＣ範囲がチューナーに
必要である。制御利得の広帯域範囲に対して位相線形性
（ｌｉｎｅａｒｉｔｙ）を維持することは、１−８ＭＨ
ｚの範囲より高い周波数でさらに容易である。従って、
最終ＩＦ信号が１−８ＭＨｚの範囲で選択されるとき、
最終ミキサーの以前にＩＦ増幅器が必要な６０−９０dB
のＡＧＣ範囲を提供することが望ましい。二つの周波数
に制御利得を提供することにより、単一周波数帯域で作
動する高利得増幅器から発生する不必要な再生効果を避
けるようになる。ＳＡＷフィルタリングに必要な高度の
位相線形性は、３０−４０ＭＨｚの範囲より高い中間周
波数でさらに容易である。従って、三重変換チューナー
が一般的に望ましい。
【００３８】図６は、複合信号フィルタの細部概略図で
ある。図６に示すフィルタは、Ｃ．Ｍ．Ｒａｄｅｒによ
り記述されたようなヤコビアンだ円関数に基にして設計
され、ディジタル化された帯域信号に対する位相応答に
おいて、常数π／２差を示す一対の全域ディジタルフィ
ルタ１１０及び１２０を含む。図２，図３，図４乃至図
５に示したフィルタ５０及び５１はフィルタ１１０及び
１２０のように構成され得る。図３に示したフィルタ５
７及び５８はフィルタ１１０及び１２０のように構成さ
れ得る。オーバーサンプルされた実数サンプルが記号同
調器３内に平均方形誤差傾斜検出フィルタ９０の適合な
機能を提供する。従って、発明者は、ＶＳＢ信号をシン
クロダインするためのディジタル回路において遅延回路
網回路にまた他のリダクションを提供するために、副サ
ンプリングを利用するＲａｄｅｒにより記述された全域
フィルタを利用することを選考しない。また、オーバー
サンプルされた虚数サンプルは、ＤＣＯ２７乃至２７０
の位相ロック（ｌｏｃｋ）をより容易にする。
ある。図６に示すフィルタは、Ｃ．Ｍ．Ｒａｄｅｒによ
り記述されたようなヤコビアンだ円関数に基にして設計
され、ディジタル化された帯域信号に対する位相応答に
おいて、常数π／２差を示す一対の全域ディジタルフィ
ルタ１１０及び１２０を含む。図２，図３，図４乃至図
５に示したフィルタ５０及び５１はフィルタ１１０及び
１２０のように構成され得る。図３に示したフィルタ５
７及び５８はフィルタ１１０及び１２０のように構成さ
れ得る。オーバーサンプルされた実数サンプルが記号同
調器３内に平均方形誤差傾斜検出フィルタ９０の適合な
機能を提供する。従って、発明者は、ＶＳＢ信号をシン
クロダインするためのディジタル回路において遅延回路
網回路にまた他のリダクションを提供するために、副サ
ンプリングを利用するＲａｄｅｒにより記述された全域
フィルタを利用することを選考しない。また、オーバー
サンプルされた虚数サンプルは、ＤＣＯ２７乃至２７０
の位相ロック（ｌｏｃｋ）をより容易にする。
【００３９】十進法上ａ2 ＝0.5846832 を示すシステム
関数Ｈ1 （ｚ）＝ｚ-1（ｚ-2−ａ2）／（１−ａ
2 ｚ-2）を提供するフィルタ１１０の構造は、図６に示
す。ＡＤＣからのサンプルはノード１１９に印加するた
めのクロックされた遅延素子１１８で１ＡＤＣサンプル
クロック持続時間だけ遅延する。ディジタル加算器１１
３に加算器の第１サマンド入力信号として印加されるよ
うに、ノード１１９での信号は、縦続接続されたクロッ
クされた遅延素子１１１及び１１２で２ＡＤＣサンプル
クロック持続時間だけまた遅延する。加算器１１３の加
算出力信号は、フィルタ１１０からの実数応答を提供す
る。減算器の減数入力信号としてノード１１９での信号
を受信するディジタル減算器１１６に被減数入力信号と
して印加されるように、加算器１１３の加算出力信号
は、縦続接続されたクロックされた遅延素子１１４及び
１１５で２ＡＤＣサンプルクロック持続時間だけまた遅
延する。ディジタル加算器１１６からの結果的に相異な
出力信号は、乗数入力信号として２進法を利用してａ2
被乗数信号を乗算するためのディジタル乗算器１１７に
印加される。結果的な積出力信号は、加算器の第２サマ
ンド信号としてディジタル加算器１１３に印加される。
関数Ｈ1 （ｚ）＝ｚ-1（ｚ-2−ａ2）／（１−ａ
2 ｚ-2）を提供するフィルタ１１０の構造は、図６に示
す。ＡＤＣからのサンプルはノード１１９に印加するた
めのクロックされた遅延素子１１８で１ＡＤＣサンプル
クロック持続時間だけ遅延する。ディジタル加算器１１
３に加算器の第１サマンド入力信号として印加されるよ
うに、ノード１１９での信号は、縦続接続されたクロッ
クされた遅延素子１１１及び１１２で２ＡＤＣサンプル
クロック持続時間だけまた遅延する。加算器１１３の加
算出力信号は、フィルタ１１０からの実数応答を提供す
る。減算器の減数入力信号としてノード１１９での信号
を受信するディジタル減算器１１６に被減数入力信号と
して印加されるように、加算器１１３の加算出力信号
は、縦続接続されたクロックされた遅延素子１１４及び
１１５で２ＡＤＣサンプルクロック持続時間だけまた遅
延する。ディジタル加算器１１６からの結果的に相異な
出力信号は、乗数入力信号として２進法を利用してａ2
被乗数信号を乗算するためのディジタル乗算器１１７に
印加される。結果的な積出力信号は、加算器の第２サマ
ンド信号としてディジタル加算器１１３に印加される。
【００４０】十進法上ｂ2 ＝0.5846832 を示すシステム
関数Ｈ2 （ｚ）＝−（ｚ-2−ｂ2 ）／（１−ｂ2 ｚ-2）
を提供するフィルタ１２０の構造は、図６に示す。ディ
ジタル加算器１２３に加算器の第１サマンド信号として
印加されるように、ＡＤＣ２２からのサンプルは、縦続
接続されたクロックされた遅延素子１２１及び１２２で
２ＡＤＣサンプルクロック持続時間だけ遅延する。加算
器１２３の加算出力信号は、フィルタ１２０からの虚数
応答を提供する。加算器の第２サマンド信号としてディ
ジタル加算器１２６に印加されるように、加算器１２３
の加算出力信号は、縦続接続されたクロックされた遅延
素子１２４及び１２５で２ＡＤＣサンプルクロック持続
時間だけまた遅延する。ディジタル加算器１２６からの
結果的な加算出力信号は、乗数入力信号として２進法を
利用してｂ2 被乗数信号を乗算するためのディジタル乗
算器１２７に印加される。結果的な積出力信号は、加算
器の第２サマンド信号としてディジタル加算器１２３に
印加される。
関数Ｈ2 （ｚ）＝−（ｚ-2−ｂ2 ）／（１−ｂ2 ｚ-2）
を提供するフィルタ１２０の構造は、図６に示す。ディ
ジタル加算器１２３に加算器の第１サマンド信号として
印加されるように、ＡＤＣ２２からのサンプルは、縦続
接続されたクロックされた遅延素子１２１及び１２２で
２ＡＤＣサンプルクロック持続時間だけ遅延する。加算
器１２３の加算出力信号は、フィルタ１２０からの虚数
応答を提供する。加算器の第２サマンド信号としてディ
ジタル加算器１２６に印加されるように、加算器１２３
の加算出力信号は、縦続接続されたクロックされた遅延
素子１２４及び１２５で２ＡＤＣサンプルクロック持続
時間だけまた遅延する。ディジタル加算器１２６からの
結果的な加算出力信号は、乗数入力信号として２進法を
利用してｂ2 被乗数信号を乗算するためのディジタル乗
算器１２７に印加される。結果的な積出力信号は、加算
器の第２サマンド信号としてディジタル加算器１２３に
印加される。
【００４１】図７は、図６に示した複合信号フィルタを
次のように変形して作られた複合信号フィルタを示す。
クロックされた遅延素子１１８の位置は、ＡＤＣ２２の
ディジタル出力信号を遅延するよりは加算器１１３の加
算出力信号を遅延するように移動され、ＡＤＣ２２のデ
ィジタル出力信号は遅延なくノード１１９に印加される
ことにより、実数応答が移動された同一な位置のクロッ
クされた遅延素子１１８の出力ポートに印加される。移
動された同一な位置クロック遅延素子１１１の出力ポー
トに印加された実数応答は、クロック遅延素子１１４の
出力ポートに印加された応答と同一である。従って、実
数応答は、移動された同一な位置クロック遅延素子１１
１の出力ポートではなくクロックされた遅延素子１１４
の出力ポートから印加され、それ以上必要でない移動さ
れた同一な位置クロック遅延素子１１１は除去される。
次のように変形して作られた複合信号フィルタを示す。
クロックされた遅延素子１１８の位置は、ＡＤＣ２２の
ディジタル出力信号を遅延するよりは加算器１１３の加
算出力信号を遅延するように移動され、ＡＤＣ２２のデ
ィジタル出力信号は遅延なくノード１１９に印加される
ことにより、実数応答が移動された同一な位置のクロッ
クされた遅延素子１１８の出力ポートに印加される。移
動された同一な位置クロック遅延素子１１１の出力ポー
トに印加された実数応答は、クロック遅延素子１１４の
出力ポートに印加された応答と同一である。従って、実
数応答は、移動された同一な位置クロック遅延素子１１
１の出力ポートではなくクロックされた遅延素子１１４
の出力ポートから印加され、それ以上必要でない移動さ
れた同一な位置クロック遅延素子１１１は除去される。
【００４２】図８は、次のように図７に示した複合信号
フィルタが変形して作られた複合信号フィルタを示す。
加算器１１３に対する第１サマンド信号は縦続接続され
た遅延素子１１１及び１１２からではなく、縦続接続さ
れたクロック遅延素子１２１及び１２２から印加され
る。それ以上必要でない縦続接続されたクロック遅延素
子１１１及び１１２は除去される。図８に示す複合信号
フィルタは重複したクロック遅延素子が除去される点
で、図６及び図７の複合フィルタより望ましい。
フィルタが変形して作られた複合信号フィルタを示す。
加算器１１３に対する第１サマンド信号は縦続接続され
た遅延素子１１１及び１１２からではなく、縦続接続さ
れたクロック遅延素子１２１及び１２２から印加され
る。それ以上必要でない縦続接続されたクロック遅延素
子１１１及び１１２は除去される。図８に示す複合信号
フィルタは重複したクロック遅延素子が除去される点
で、図６及び図７の複合フィルタより望ましい。
【００４３】図９は、増幅器のそれぞれの利得を制御す
るように、図１に示したＶＳＢ信号受信機の第１ＩＦ増
幅器１４及び第２ＩＦ増幅器１９に利得制御信号を印加
するＡＧＣ遅延回路網４２に自動利得制御（ＡＧＣ）信
号を印加するための配列を示す。第１ＩＦ増幅器１４，
第２ＩＦ増幅器１９及びＡＧＣ遅延回路網４２の連合動
作は、先行技術の実例に従うものである。特別な長所
は、ＡＧＣ入力信号がＡＧＣ遅延回路網４２に印加され
るように発生する点である。ＡＧＣ信号をＡＧＣ遅延回
路網４２に印加するための図９の配列は、また他の同相
同期検出器４３０を含む。検出器４３０は、ディジタル
乗算器２５１が搬送波のコサインで乗算した信号を搬送
波のサインで乗算するためのディジタル乗算器４３１
と、ディジタル乗算器２５２が搬送波のサインで乗算し
た信号を搬送波のコサインで乗算するためのディジタル
乗算器４３２と、ディジタル乗算器４３１及び４３２か
ら積信号を合算するためのディジタル加算器４３３とか
ら構成される。同相同期検出器４３０のディジタル出力
信号は、ディジタル−アナログ変換器（ＤＡＣ）４４に
よりアナログ信号に変換され、ＤＡＣ４４のアナログ出
力信号は、ＡＧＣ遅延回路網４２に印加されたＡＧＣ入
力信号を発生するための低域フィルタ４５により低域フ
ィルタリングされる。ＡＧＣ遅延回路網４２はＡＧＣ入
力信号に対するＡＧＣ信号増幅器を含むが、慎重に設計
されると、そのようなＡＧＣ信号増幅器は不要になるこ
とができる。
るように、図１に示したＶＳＢ信号受信機の第１ＩＦ増
幅器１４及び第２ＩＦ増幅器１９に利得制御信号を印加
するＡＧＣ遅延回路網４２に自動利得制御（ＡＧＣ）信
号を印加するための配列を示す。第１ＩＦ増幅器１４，
第２ＩＦ増幅器１９及びＡＧＣ遅延回路網４２の連合動
作は、先行技術の実例に従うものである。特別な長所
は、ＡＧＣ入力信号がＡＧＣ遅延回路網４２に印加され
るように発生する点である。ＡＧＣ信号をＡＧＣ遅延回
路網４２に印加するための図９の配列は、また他の同相
同期検出器４３０を含む。検出器４３０は、ディジタル
乗算器２５１が搬送波のコサインで乗算した信号を搬送
波のサインで乗算するためのディジタル乗算器４３１
と、ディジタル乗算器２５２が搬送波のサインで乗算し
た信号を搬送波のコサインで乗算するためのディジタル
乗算器４３２と、ディジタル乗算器４３１及び４３２か
ら積信号を合算するためのディジタル加算器４３３とか
ら構成される。同相同期検出器４３０のディジタル出力
信号は、ディジタル−アナログ変換器（ＤＡＣ）４４に
よりアナログ信号に変換され、ＤＡＣ４４のアナログ出
力信号は、ＡＧＣ遅延回路網４２に印加されたＡＧＣ入
力信号を発生するための低域フィルタ４５により低域フ
ィルタリングされる。ＡＧＣ遅延回路網４２はＡＧＣ入
力信号に対するＡＧＣ信号増幅器を含むが、慎重に設計
されると、そのようなＡＧＣ信号増幅器は不要になるこ
とができる。
【００４４】図１０は、図１に示したＶＳＢ信号受信機
に含まれたＡＧＣ遅延回路網４２にＡＧＣ信号を印加す
るためのまた他の配列を示す。ＤＡＣ４４は図２，図
３，図４または図５の同相同期検出器２３０の応答を印
加される。図１１は、低域フィルタ４５の応答がＶＳＢ
ＨＤＴＶ信号に対する付加的な受信機回路に利用され
るもの以外に、ＮＴＳＣ ＴＶ信号のために付加的な受
信機回路の入力信号として乃至は複合振幅変調（ＱＡ
Ｍ）搬送波上にＨＤＴＶ信号に対する付加的な受信機回
路の入力信号として、乃至はこのような二つの類型の付
加的な受信機回路の入力信号として、第２ＩＦ増幅器の
応答を利用するＴＶ受信機内のＡＧＣ遅延回路網４２に
印加される変形を示す。低域フィルタ４５の応答は、少
なくとも一つの入力信号を受信するアナログＯＲ回路４
６の第１入力４７に印加される。アナログＯＲ回路４６
の第２入力４８は、ＮＴＳＣ ＴＶ信号に対する付加的
な受信機回路乃至は複合振幅変調（ＱＡＭ）搬送波上に
ＨＤＴＶ信号に対する付加的な受信機回路中の一つから
ＡＧＣ入力信号を印加されることができる。また、アナ
ログＯＲ回路の第２入力４８及び第３入力４９は、ＮＴ
ＳＣ ＴＶ信号に対する付加的な受信機回路及び複合振
幅変調（ＱＡＭ）搬送波上にＨＤＴＶ信号に対する付加
的な受信機回路中の一つからそれぞれのＡＧＣ入力信号
を印加されることができる。第１ＩＦ増幅器１４及び第
２ＩＦ増幅器１９の利得においてなんの減少も発生しな
く、アナログＯＲ回路の不必要な入力が返還される基準
ポテンシャルとして言及されるＯＲ回路４６に印加され
たＡＧＣ入力信号中の選択された一つとしてＡＧＣ遅延
回路網４２に印加された選択されたアナログＯＲ回路４
６の応答は、ＯＲ回路に印加されたＡＧＣ入力信号中に
一番大きい信号に対する応答として認められる。また、
第１ＩＦ増幅器１４及び第２ＩＦ増幅器１９の利得にお
いて、減少が発生するためにＡＧＣ遅延回路網４２に印
加された選択されたＡＧＣ入力信号の基準ポテンシャル
からの退去は実際値でなければならない。
に含まれたＡＧＣ遅延回路網４２にＡＧＣ信号を印加す
るためのまた他の配列を示す。ＤＡＣ４４は図２，図
３，図４または図５の同相同期検出器２３０の応答を印
加される。図１１は、低域フィルタ４５の応答がＶＳＢ
ＨＤＴＶ信号に対する付加的な受信機回路に利用され
るもの以外に、ＮＴＳＣ ＴＶ信号のために付加的な受
信機回路の入力信号として乃至は複合振幅変調（ＱＡ
Ｍ）搬送波上にＨＤＴＶ信号に対する付加的な受信機回
路の入力信号として、乃至はこのような二つの類型の付
加的な受信機回路の入力信号として、第２ＩＦ増幅器の
応答を利用するＴＶ受信機内のＡＧＣ遅延回路網４２に
印加される変形を示す。低域フィルタ４５の応答は、少
なくとも一つの入力信号を受信するアナログＯＲ回路４
６の第１入力４７に印加される。アナログＯＲ回路４６
の第２入力４８は、ＮＴＳＣ ＴＶ信号に対する付加的
な受信機回路乃至は複合振幅変調（ＱＡＭ）搬送波上に
ＨＤＴＶ信号に対する付加的な受信機回路中の一つから
ＡＧＣ入力信号を印加されることができる。また、アナ
ログＯＲ回路の第２入力４８及び第３入力４９は、ＮＴ
ＳＣ ＴＶ信号に対する付加的な受信機回路及び複合振
幅変調（ＱＡＭ）搬送波上にＨＤＴＶ信号に対する付加
的な受信機回路中の一つからそれぞれのＡＧＣ入力信号
を印加されることができる。第１ＩＦ増幅器１４及び第
２ＩＦ増幅器１９の利得においてなんの減少も発生しな
く、アナログＯＲ回路の不必要な入力が返還される基準
ポテンシャルとして言及されるＯＲ回路４６に印加され
たＡＧＣ入力信号中の選択された一つとしてＡＧＣ遅延
回路網４２に印加された選択されたアナログＯＲ回路４
６の応答は、ＯＲ回路に印加されたＡＧＣ入力信号中に
一番大きい信号に対する応答として認められる。また、
第１ＩＦ増幅器１４及び第２ＩＦ増幅器１９の利得にお
いて、減少が発生するためにＡＧＣ遅延回路網４２に印
加された選択されたＡＧＣ入力信号の基準ポテンシャル
からの退去は実際値でなければならない。
【００４５】臨界検出器４は、臨界値以上にＩＦ増幅器
１４及び１９の利得を減少させるために基準ポテンシャ
ルから始める低域フィルタ４５の応答に応答し、チュー
ナー１により選択されたＶＳＢ搬送波上に伝送されたＴ
Ｖプログラムを再生するようにＴＶ受信機が作動できる
信号を発生するために、その臨界値は、利得が実際に減
少するところでの実際値よりかなり小さい。
１４及び１９の利得を減少させるために基準ポテンシャ
ルから始める低域フィルタ４５の応答に応答し、チュー
ナー１により選択されたＶＳＢ搬送波上に伝送されたＴ
Ｖプログラムを再生するようにＴＶ受信機が作動できる
信号を発生するために、その臨界値は、利得が実際に減
少するところでの実際値よりかなり小さい。
【００４６】本願明細書に記述されたディジタルＶＳＢ
検出回路は、複合振幅変調（ＱＡＭ）搬送波上のＨＤＴ
Ｖ信号を受信できるように設計されたＴＶ受信機に利用
される。ディジタルＶＳＢ検出回路のＤＣＯ及び全域同
相同期検出器の部分はディジタルＱＡＭ検出回路に含ま
れることができるので、複合振幅変調（ＱＡＭ）搬送波
を検出するための付加的な受信機回路に対する必要性は
減少する。
検出回路は、複合振幅変調（ＱＡＭ）搬送波上のＨＤＴ
Ｖ信号を受信できるように設計されたＴＶ受信機に利用
される。ディジタルＶＳＢ検出回路のＤＣＯ及び全域同
相同期検出器の部分はディジタルＱＡＭ検出回路に含ま
れることができるので、複合振幅変調（ＱＡＭ）搬送波
を検出するための付加的な受信機回路に対する必要性は
減少する。
【図１】本発明に従うベースバンドに記号をシンクロダ
インするためのディジタル回路を利用し、通常な類型の
受信機であるパイロット搬送波成分を有するＶＳＢ信号
に対する受信機の概略図である。
インするためのディジタル回路を利用し、通常な類型の
受信機であるパイロット搬送波成分を有するＶＳＢ信号
に対する受信機の概略図である。
【図２】本発明の多様な実施例に従う図１に示したＶＳ
Ｂ受信機で進行するベースバンドに記号をシンクロダイ
ンするためのディジタル回路の概略図である。
Ｂ受信機で進行するベースバンドに記号をシンクロダイ
ンするためのディジタル回路の概略図である。
【図３】図２のディジタル回路の他の例の概略図であ
る。
る。
【図４】図２のディジタル回路の他の例の概略図であ
る。
る。
【図５】図２のディジタル回路の更に他の例の概略図で
ある。
ある。
【図６】図２，図３，図４乃至図５に示した同期検出回
路で利用され得るヤコビアンだ円関数に基として設計さ
れ、ディジタル化された帯域信号に対する位相応答にお
いて、常数π／２の差異を示す一対の全域ディジタルフ
ィルタの細部概略図である。
路で利用され得るヤコビアンだ円関数に基として設計さ
れ、ディジタル化された帯域信号に対する位相応答にお
いて、常数π／２の差異を示す一対の全域ディジタルフ
ィルタの細部概略図である。
【図７】重複遅延を除去するために、図６のフィルタ回
路を変形したフィルタ回路を示す概略図である。
路を変形したフィルタ回路を示す概略図である。
【図８】図７のフィルタ回路の他の例の概略図である。
【図９】図２，図３，図４乃至図５に従うＶＳＢ信号を
ベースバンドにシンクロダインするためのディジタル回
路を利用するように設計された図１に示したＶＳＢ信号
受信機に対する自動利得制御（ＡＧＣ）配列の概略図で
ある。
ベースバンドにシンクロダインするためのディジタル回
路を利用するように設計された図１に示したＶＳＢ信号
受信機に対する自動利得制御（ＡＧＣ）配列の概略図で
ある。
【図１０】図２，図３，図４乃至図５に従うＶＳＢ信号
をベースバンドにシンクロダインするためのディジタル
回路を利用するように設計された図１に示したＶＳＢ信
号受信機に対するまた他のＡＧＣ配列の概略図である。
をベースバンドにシンクロダインするためのディジタル
回路を利用するように設計された図１に示したＶＳＢ信
号受信機に対するまた他のＡＧＣ配列の概略図である。
【図１１】ディジタル情報を記号形式で符号化するＶＳ
Ｂ信号を利用する類型に加え、少なくとも一つ以上の他
の類型のＴＶ信号を受信するに適合なＴＶ受信機におい
て、図８乃至図９に示したＡＧＣ配列中の一つに従って
変形した配列の概略図である。
Ｂ信号を利用する類型に加え、少なくとも一つ以上の他
の類型のＴＶ信号を受信するに適合なＴＶ受信機におい
て、図８乃至図９に示したＡＧＣ配列中の一つに従って
変形した配列の概略図である。
１ 複数変換チューナー ２ ディジタル回路 ３ 記号同調回路 ６ 放送受信アンテナ ５ ＶＳＢ信号受信機 ７ キネスコープ ８ 電圧制御発振器 ８ 左側拡声器 ９ 右側拡声器 １０ チャンネルセレクター １１ 周波数合成器 １２ 第１ミキサー １３ ＬＣフィルタ １５ 第１弾性表面波（ＳＡＷ）フィルタ １４ 第１中間周波数増幅器 １６ 第２局部発振器 １７ 第２ミキサー １８ 第２弾性表面波（ＳＡＷ）フィルタ １９ 第２中間周波数増幅器 ２０ 第３ミキサー２０ ２１ 第３局部発振器 ２２ アナログ−ディジタル変換器（ＡＤＣ） ２３ 検出器 ２８ 遅延ライン ２９ ２−入力ディジタル加算器 ３０ ＮＴＳＣ除去フィルタ ３１ 等化器 ３２ トレリスデコーダ ３４ リード−ソロモンデコーダ ３６ パケット分類器 ３５ データデランダマイザー ３７ ディジタル音響デコーダ ３８ 複数チャンネル音声増幅器 ３９ ＭＰＥＧデコーダ ４０ キネスコープ偏向回路 ４１ キネスコープ駆動増幅器 ８０ 電圧制御発振器 ８１ リミッタ ８４ 量子化器 ８５ ディジタル加算器／減算器 ８６ ディジタル乗算器 ８７ 累算器 ８８ ディジタル−アナログ−変換器 ８９ 狭帯域低域フィルタ ９０ 平均２乗誤差傾斜フィルタ
Claims (41)
- 【請求項１】 周波数帯域における相異な位置のチャン
ネル中の一つ及び選択されたチャンネルを最終中間周波
数帯域での最終中間周波数信号に変換する周波数を選択
するためのチューナーと、変換器の出力信号としてディ
ジタル化された最終中間周波数信号を発生するために、
前記最終中間周波数信号をディジタル化するためのアナ
ログ−ディジタル変換器と、前記ディジタル化された最
終中間周波数信号をベースバンドにシンクロダインする
ためのディジタル回路とから構成され、前記ディジタル
回路は、 望む周波数から前記制御された周波数の差異を示すディ
ジタル制御信号に応答して前記最終中間周波数信号の搬
送波周波数を含む周波数範囲に対して制御可能な前記制
御された周波数を有するコサイン波のディジタル化され
たサンプル及び前記制御された周波数を有するサイン波
のディジタル化されたサンプルを発生するためのディジ
タル方式で制御された発振器と、 第１及び第２全域の応答が前記最終中間周波数帯域にわ
たっている実質的なリニア位相応答であり、前記最終中
間周波数帯域内の各周波数で相互実質的にπ／２ラジア
ンオフセットを示す前記最終中間周波数帯域にわたって
いる周波数に第１及び第２全域応答をそれぞれ発生する
第１及び第２ディジタルフィルタと、 前記ディジタル化された最終中間周波数信号をフィルタ
のそれぞれの共有された入力信号として前記第１及び第
２ディジタルフィルタに印加するための手段と、 その乗数信号として前記制御された周波数を有する前記
コサイン波のディジタルサンプルを受信する第１積信号
を発生するための第１ディジタル乗算器と、 前記第１ディジタルフィルタの前記全域応答を前記第１
ディジタル乗算器に乗算器の被乗数信号として印加する
ための手段と、 その乗数信号として前記制御された周波数を有する前記
サイン波のディジタル化されたサンプルを受信する第２
積信号を発生するための第２ディジタル乗算器と、 前記第２ディジタルフィルタの前記全域応答をその被乗
敷信号として第２ディジタル乗算器に印加するための手
段と、 前記ディジタル化された最終中間周波数信号をベースバ
ンドにシンクロダインするための前記ディジタル回路か
ら出力信号として印加された第１加算信号を発生するた
めの前記第１及び第２積信号を付加的に結合する第１デ
ィジタル加算器と、から構成されることを特徴とする無
線受信機。 - 【請求項２】 前記ディジタル化された最終中間周波数
信号をベースバンドにシンクロダインするための前記デ
ィジタル回路は、 第３及び第４ディジタルフィルタがそれぞれ類似してい
る待機時間を示し、前記第３フィルタが周波数選択性応
答を前記第１ディジタルフィルタの全域応答に提供する
ための前記第１ディジタルフィルタの以後に縦続接続さ
れ、前記第４ディジタルフィルタが周波数選択性応答を
前記第２ディジタルフィルタの全域応答に提供するため
の第２ディジタルフィルタの以後に縦続接続される前記
最終中間周波数信号の搬送波周波数に集中して同一な応
答機能を有する有限インパルス応答、狭帯域、第３及び
第４ディジタルフィルタと、 乗算器の被乗数信号として前記第３ディジタルフィルタ
の周波数選択性応答を受信し、その乗算器信号として前
記制御された周波数を有する前記コサイン波のディジタ
ル化されたサンプルを受信する第３積信号を発生するた
めの第３ディジタル乗算器と、 乗算器の被乗数信号として前記第４ディジタルフィルタ
の周波数選択性応答を受信し、その乗算器信号として前
記制御された周波数を有する前記サイン波のディジタル
化されたサンプルを受信する第４積信号を発生するため
の第４ディジタル乗算器と、 前記最終中間周波数信号の搬送波周波数から前記制御さ
れた周波数の周波数及び位相の退去を示す差信号を発生
するための前記第３及び第４積信号を相異に結合するデ
ィジタル減算器と、 前記ディジタル制御信号を前記ディジタル制御発振器に
印加するための前記差信号に応答する手段で構成され、
前記第１ディジタルフィルタの前記全域応答をその被乗
数信号として前記第１ディジタル乗算器に印加するため
の前記装置が前記第４ディジタルフィルタの待機時間に
相応する遅延だけ、その被乗数信号として前記第２ディ
ジタル乗算器に印加される前記第２ディジタルフィルタ
の全域応答を遅延するための第２ディジタル遅延ライン
で構成されることを特徴とする請求項１記載の無線受信
機。 - 【請求項３】 中間周波数増幅器段階中の少なくとも一
つは前記最終中間周波数帯域と異なる中間周波数に利得
を提供し、少なくとも二つはそれぞれ利得制御信号によ
り制限された量だけ利得を提供する前記チューナー内に
含まれた多数の連続的な中間周波数増幅器段階と、 自動利得制御入力信号により制御されたそれぞれの量だ
け前記それぞれの利得制御信号を印加するための手段
と、 その被乗数信号として前記第３ディジタルフィルタの周
波数選択性応答を受信し、その乗数信号として前記制御
された周波数を有する前記サイン波のディジタル化され
たサンプルを受信する第５積信号を発生するための第５
ディジタル乗算器と、 その被乗数信号として前記第４ディジタルフィルタの周
波数選択性応答を受信し、その乗算信号として前記制御
された周波数を有する前記コサイン波のディジタル化さ
れたサンプルを受信する第６積信号を発生するための第
６ディジタル乗算器と、 前記第２加算信号を発生するための前記第５及び第６の
積信号を付加的に結合する第２ディジタル減算器と、 前記第２加算信号に対するアナログ低域フィルタされた
応答を発生するための手段と、 前記自動利得制御入力信号として前記それぞれの利得制
御信号を印加するための前記手段に少なくとも選択され
た条件下で前記アナログ低域フィルタされた応答を提供
するための手段とから構成されることを特徴とする請求
項３記載の無線受信機。 - 【請求項４】 前記それぞれの利得制御信号を印加する
ための前記手段が、前記それぞれの利得制御信号を印加
するための前記自動利得制御入力信号に応答するＡＧＣ
遅延回路網を含むことを特徴とする請求項３記載の無線
受信機。 - 【請求項５】 前記自動利得制御入力信号として前記そ
れぞれの利得制御信号を印加するための手段に少なくと
も選択された条件下で前記アナログ低域フィルタされた
応答を提供するための前記手段が、すべての条件下で前
記アナログ低域フィルタされた応答を前記自動利得制御
入力信号として応答する前記ＡＧＣ遅延回路網に提供す
る類型であることを特徴とする請求項４記載の無線受信
機。 - 【請求項６】 前記自動利得制御入力信号として前記そ
れぞれの利得制御信号を印加するための前記手段に少な
くとも選択された条件下で前記アナログ低域フィルタさ
れた応答を提供するための手段が、回路の多数入力信号
中の一つとして前記アナログ低域フィルタされた応答を
受信し、前記それぞれの利得制御信号を印加するための
前記手段に前記自動利得制御入力信号を提供するアナロ
グ−ＯＲ回路で構成されることを特徴とする請求項４記
載の無線受信機。 - 【請求項７】 中間周波数増幅器段階中の少なくとも一
つは前記最終中間周波数帯域と異なる中間周波数に利得
を提供し、少なくとも二つはそれぞれの利得制御信号に
より制限された量だけ利得を提供する前記チューナー内
に含まれた多数の連続的な中間周波数増幅器段階と、 自動利得制御入力信号により制御されたそれぞれの量だ
け前記それぞれの利得制御信号を印加するための手段
と、 前記第１加算信号に対するアナログ低域フィルタされた
応答を発生するための手段と、 前記自動利得制御入力信号として前記それぞれの利得制
御信号を印加するための前記手段に少なくとも選択され
た条件下で前記アナログ低域フィルタされた応答を提供
するための手段と、から構成されることを特徴とする請
求項２記載の無線受信機。 - 【請求項８】 前記それぞれの利得制御信号を印加する
ための手段が、前記それぞれの利得制御信号を印加する
ための自動利得制御入力信号に応答するＡＧＣ遅延回路
網を含むことを特徴とする請求項７記載の無線受信機。 - 【請求項９】 前記自動利得制御入力信号として前記そ
れぞれの利得制御信号を印加するための手段に少なくと
も選択された条件下で前記アナログ低域フィルタされた
応答を提供するための前記手段が、すべての条件下で前
記アナログ低域フィルタされた応答を前記自動利得制御
入力信号として応答する前記ＡＧＣ遅延回路網に提供す
る類型であることを特徴とする請求項８記載の無線受信
機。 - 【請求項１０】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための前記手段に少
なくとも選択された条件下で前記アナログ低域フィルタ
された応答を提供するための手段が、回路の多数入力信
号中の一つとして前記アナログ低域フィルタされた応答
を受信し、前記それぞれの利得制御信号を印加するため
の前記手段に前記自動利得制御入力信号を提供するアナ
ログ−ＯＲ回路で構成されることを特徴とする請求項８
記載の無線受信機。 - 【請求項１１】 前記ディジタル化された最終中間周波
数信号をベースバンドにシンクロダインするための前記
ディジタル回路が、 第１及び第２全域応答が前記最終中間周波数帯域にわた
っている実質にリニア位相応答であり、前記最終中間周
波数帯域内の各周波数で相互実質にπ／２ラジアンオフ
セットを示す前記最終中間周波数帯域にわたっている周
波数に第３及び第４全域応答をそれぞれ発生する第３及
び第４ディジタルフィルタと、 その被乗数信号として前記第３ディジタルフィルタの応
答を受信し、その乗数信号として前記制御された周波数
を有する前記コサイン波のディジタル化されたサンプル
を受信する第３積信号を発生するための第３ディジタル
乗算器と、 その被乗数信号として前記第４ディジタルフィルタの応
答を受信し、その乗数信号として前記制御された周波数
を有する前記サイン波のディジタル化されたサンプルを
受信する第４積信号を発生するための第４ディジタル乗
算器と、 前記最終中間周波数信号の搬送波周波数から前記制御さ
れた周波数の周波数及び位相の退去を示す差信号を発生
するための前記第３及び第４積信号を相異に結合するデ
ィジタル減算器と、 前記ディジタル制御信号を前記ディジタル制御発振器に
印加するために前記差信号に応答する手段と、 前記アナログ−ディジタル変換器から前記ディジタル化
された最終中間周波数信号を受信し、前記第３ディジタ
ルフィルタに対する待機時間の以後に周波数選択性応答
を搬送波周波数に集中する前記ディジタル化された最終
中間周波数信号の領域に提供する有限インパルス応答、
狭帯域の第５ディジタルフィルタと、 変換器から前記出力信号として前記アナログ−ディジタ
ル変換器により発生されるディジタル化された最終中間
周波数信号を前記第５ディジタルフィルタの待機時間に
相応する遅延だけ遅延させることにより、遅延したディ
ジタル化された最終中間周波数信号を発生するためのデ
ィジタル遅延ラインと、 相互共有した入力信号として前記第１及び第２ディジタ
ルフィルタに前記遅延したディジタル化された最終中間
周波数信号を提供するための手段と、 相互共有な入力信号として第３及び第４ディジタルフィ
ルタに前記第５ディジタルフィルタの周波数選択性応答
を印加するための手段と、から構成されることを特徴と
する請求項１記載の無線受信機。 - 【請求項１２】 中間周波数増幅器段階中の少なくとも
一つは前記最終中間周波数帯域と異なる中間周波数に利
得を提供し、少なくとも二つはそれぞれの利得制御信号
により制限された量だけ利得を提供する前記チューナー
内に含まれた多数の連続的な中間周波数増幅器段階と、 自動利得制御入力信号により制御されたそれぞれの量だ
け前記それぞれの利得制御信号を印加するための手段
と、 その被乗数信号として前記第３ディジタルフィルタの応
答を受信し、その乗数信号として前記制御された周波数
を有する前記サイン波のディジタル化されたサンプルを
受信する第５積信号を発生するための第５ディジタル乗
算器と、 その被乗数信号として前記第４ディジタルフィルタの応
答を受信し、その乗数信号として前記制御された周波数
を有するコサイン波のディジタル化されたサンプルを受
信する第６積信号を発生するための第６ディジタル乗算
器と、 前記第２加算信号を発生するための前記第５及び第６積
信号を付加的に結合する第２ディジタル減算器と、 前記第２加算信号に対するアナログ低域フィルタされた
応答を発生するための手段と、 前記自動利得制御入力信号として前記それぞれの利得制
御信号を印加するための前記手段に少なくとも選択され
た条件下で前記アナログ低域フィルタされた応答を提供
するための手段と、から構成されることを特徴とする請
求項１１記載の無線受信機。 - 【請求項１３】 前記それぞれの利得制御信号を印加す
るための前記手段が、前記それぞれの利得制御信号を印
加するための前記自動利得制御入力信号に応答するＡＧ
Ｃ遅延回路網を含むことを特徴とする請求項１２記載の
無線受信機。 - 【請求項１４】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための手段に少なく
とも選択された条件下で前記アナログ低域フィルタされ
た応答を提供するための前記手段が、前記自動利得制御
入力信号として応答する前記ＡＧＣ遅延回路網にすべて
の条件下で前記アナログ低域フィルタされた応答を提供
する類型である請求項１３記載の無線受信機。 - 【請求項１５】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための前記手段に少
なくとも選択された条件下で前記アナログ低域フィルタ
された応答を提供するための手段が、回路の多数入力信
号中の一つとして前記アナログ低域フィルタされた応答
を受信し、前記それぞれの利得制御信号を印加するため
の前記手段に前記自動利得制御入力信号を提供するアナ
ログ−ＯＲ回路で構成されることを特徴とする請求項１
３記載の無線受信機。 - 【請求項１６】 中間周波数増幅器段階中の少なくとも
一つは前記最終中間周波数帯域と異なる中間周波数に利
得を提供し、少なくとも二つはそれぞれの利得制御信号
により制限された量だけ利得を提供する前記チューナー
内に含まれた多数の連続的な中間周波数増幅器段階と、 自動利得制御入力信号により制御されたそれぞれの量だ
け前記それぞれの利得制御信号を印加するための手段
と、 前記第１加算信号に対するアナログ低域フィルタされた
応答を発生するための手段と、 前記自動利得制御入力信号として前記それぞれの利得制
御信号を印加するための前記手段に少なくとも選択され
た条件下で前記アナログ低域フィルタされた応答を提供
するための手段と、から構成されることを特徴とする請
求項１１記載の無線受信機。 - 【請求項１７】 前記それぞれの利得制御信号を印加す
るための手段が、前記それぞれの利得制御信号を印加す
るための前記自動利得制御入力信号に応答するＡＧＣ遅
延回路網を含むことを特徴とする請求項１６記載の無線
受信機。 - 【請求項１８】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための手段に少なく
とも選択された条件下で前記アナログ低域フィルタされ
た応答を提供するための前記手段が、すべての条件下で
前記アナログ低域フィルタされた応答を前記自動利得制
御入力信号として応答する前記ＡＧＣ遅延回路網に供給
する型であることを特徴とする請求項１７記載の無線受
信機。 - 【請求項１９】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための前記手段に少
なくとも選択された条件下で前記アナログ低域フィルタ
された応答を提供するための手段が、回路の多数入力信
号中の一つとして前記アナログ低域フィルタされた応答
を受信し、前記それぞれの利得制御信号を印加するため
の前記手段に前記自動利得制御入力信号を提供するアナ
ログ−ＯＲ回路で構成されることを特徴とする請求項１
７記載の無線受信機。 - 【請求項２０】 前記ディジタル化された最終中間周波
数信号をベースバンドにシンクロダインするための前記
ディジタル回路が、 その被乗数信号として前記第３ディジタルフィルタの応
答を受信し、その乗数信号として前記制御された周波数
を有する前記コサイン波のディジタル化されたサンプル
を受信する第３積信号を発生するための第３ディジタル
乗算器と、 その被乗数信号として前記第４ディジタルフィルタの応
答を受信し、その乗数信号として前記制御された周波数
を有する前記サイン波のディジタル化されたサンプルを
受信する第４積信号を発生するための第４ディジタル乗
算器と、 前記最終中間周波数信号の搬送波周波数から前記制御さ
れた周波数の周波数及び位相の退去を示す差信号を発生
するための前記第３及び第４積信号を相異に結合するデ
ィジタル減算器と、 前記低域応答が前記最終中間周波数信号の搬送波周波数
から前記制御された周波数の周波数及び位相の退去を示
す前記差信号に低域応答を発生する第３ディジタルフィ
ルタと、 前記ディジタル制御信号を前記ディジタル制御発振器に
印加するための前記差信号に応答する手段と、から構成
されることを特徴とする請求項１記載の無線受信機。 - 【請求項２１】 中間周波数増幅器段階中の少なくとも
一つは前記最終中間周波数帯域と異なる中間周波数に利
得を提供し、少なくとも二つはそれぞれの利得制御信号
により制限された量だけ利得を提供する前記チューナー
内に含まれた多数の連続的な中間周波数増幅器段階と、 自動利得制御入力信号により制御されたそれぞれの量だ
け前記それぞれの利得制御信号を印加するための手段
と、 前記第１加算信号に対するアナログ低域フィルタされた
応答を発生するための手段と、 前記自動利得制御入力信号として前記それぞれの利得制
御信号を印加するための前記手段に少なくとも選択され
た条件下で前記アナログ低域フィルタされた応答を提供
するための手段と、から構成されることを特徴とする請
求項２０記載の無線受信機。 - 【請求項２２】 前記それぞれの利得制御信号を印加す
るための手段が、前記それぞれの利得制御信号を印加す
るための前記自動利得制御入力信号に応答するＡＧＣ遅
延回路網を含むことを特徴とする請求項２１記載の無線
受信機。 - 【請求項２３】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための手段に少なく
とも選択された条件下で前記アナログ低域フィルタされ
た応答を提供するための前記手段が、すべての条件下で
前記アナログ低域フィルタされた応答を前記自動利得制
御入力信号として応答する前記ＡＧＣ遅延回路網に提供
する類型であることを特徴とする請求項２２記載の無線
受信機。 - 【請求項２４】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための前記手段に少
なくとも選択された条件下で前記アナログ低域フィルタ
された応答を提供するための手段が、回路の多数入力信
号中の一つとして前記アナログ低域フィルタされた応答
を受信し、前記それぞれの利得制御信号を印加するため
の前記手段に前記自動利得制御入力信号を提供するアナ
ログ−ＯＲ回路で構成されることを特徴とする請求項２
２記載の無線受信機。 - 【請求項２５】 ディジタル方式で制御された発振器
が、前記制御された周波数を有するコサイン波のディジ
タル化されたサンプル及び前記制御された周波数のサイ
ン波のディジタル化されたサンプルを発生するだけでは
なく、前記制御された周波数を有する前記コサイン波か
らの位相で所定の角だけ遅延した前記制御された周波数
を有する波のディジタル化されたサンプルを発生し、前
記制御された周波数を有する前記サイン波からの位相で
前記所定の角だけ遅延した前記制御された周波数を有す
る波のディジタル化されたサンプルを発生する類型であ
ることを特徴とする請求項１記載の無線受信機。 - 【請求項２６】 前記ディジタル化された最終中間周波
数信号をベースバンドにシンクロダインするための前記
ディジタル回路が、 第３及び第４ディジタルフィルタがそれぞれ類似してい
る待機時間を示し、前記第３フィルタが周波数選択性応
答を前記第１ディジタルフィルタの全域応答に提供する
ための前記第１ディジタルフィルタの以後に縦続接続さ
れ、前記第４ディジタルフィルタが周波数選択性応答を
前記第２ディジタルフィルタの全域応答に提供するため
の第２ディジタルフィルタの以後に縦続接続される前記
最終中間周波数信号の搬送波周波数に集中して同一な応
答機能を有する有限インパルス応答、狭帯域、第３及び
第４ディジタルフィルタと、 その被乗数信号として前記第３ディジタルフィルタの周
波数選択性応答を受信し、その乗数信号として前記コサ
イン波からの位相で遅延した前記制御された周波数を有
する前記波のディジタル化されたサンプルを受信する第
３積信号を発生するための第３ディジタル乗算器と、 その被乗数信号として前記第４ディジタルフィルタの周
波数選択性応答を受信し、その乗数信号として前記サイ
ン波からの位相で遅延した前記制御された周波数を有す
る前記波のディジタル化されたサンプルを受信する第４
積信号を発生するための第４ディジタル乗算器と、 前記最終中間周波数信号の搬送波周波数から前記制御さ
れた周波数の周波数及び位相の退去を示す差信号を発生
するための前記第３及び第４積信号を相異に結合するデ
ィジタル減算器と、 前記ディジタル制御信号を前記ディジタル制御発振器に
印加するための前記差信号に応答する手段とから構成さ
れることを特徴とする請求項２５記載の無線受信機。 - 【請求項２７】 中間周波数増幅器段階中の少なくとも
一つは前記最終中間周波数帯域と異なる中間周波数に利
得を提供し、少なくとも二つはそれぞれの利得制御信号
により制限された量だけ利得を提供する前記チューナー
内に含まれた多数の連続的な中間周波数増幅器段階と、 自動利得制御入力信号により制御されたそれぞれの量だ
け前記それぞれの利得制御信号を印加するための手段
と、 その被乗数信号として前記第３ディジタルフィルタの周
波数選択性応答を受信し、その乗数信号として前記サイ
ン波からの位相で遅延した前記制御された周波数を有す
る前記波のディジタル化されたサンプルを受信する第５
積信号を発生するための第５ディジタル乗算器と、 その被乗数信号として前記第４ディジタルフィルタの周
波数選択性応答を受信し、その乗数信号として前記コサ
イン波からの位相で遅延した前記制御された周波数を有
する前記波のディジタル化されたサンプルを受信する第
６積信号を発生するための第６ディジタル乗算器と、 前記第２加算信号を発生するための前記第５及び第６の
積信号を付加的に結合する第２ディジタル減算器と、 前記第２加算手段に対するアナログ低域フィルタされた
応答を発生するための手段と、 前記自動利得制御入力信号として前記それぞれの利得制
御信号を印加するための前記手段に少なくとも選択され
た条件下で前記アナログ低域フィルタされた応答を提供
するための手段と、から構成されることを特徴とする請
求項２６記載の無線受信機。 - 【請求項２８】 前記それぞれの利得制御信号を印加す
るための前記手段が、前記それぞれの利得制御信号を印
加するための前記自動利得制御入力信号に応答するＡＧ
Ｃ遅延回路網を含むことを特徴とする請求項２７記載の
無線受信機。 - 【請求項２９】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための手段に少なく
とも選択された条件下で前記アナログ低域フィルタされ
た応答を提供するための前記手段が、すべての条件下で
前記アナログ低域フィルタされた応答を前記自動利得制
御入力信号として応答する前記ＡＧＣ遅延回路網に提供
する類型であることを特徴とする請求項２８記載の無線
受信機 - 【請求項３０】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための前記手段に少
なくとも選択された条件下で前記アナログ低域フィルタ
された応答を提供するための手段が、回路の多数入力信
号中の一つとして前記アナログ低域フィルタされた応答
を受信し、前記それぞれの利得制御信号を印加するため
の前記手段に前記自動利得制御入力信号を提供するアナ
ログ−ＯＲ回路で構成されることを特徴とする請求項２
８記載の無線受信機。 - 【請求項３１】 中間周波数増幅器段階中の少なくとも
一つは前記最終中間周波数帯域と異なる中間周波数に利
得を提供し、少なくとも二つはそれぞれの利得制御信号
により制限された量だけ利得を提供する前記チューナー
内に含まれた多数の連続的な中間周波数増幅器段階と、 自動利得制御入力信号により制御されたそれぞれの量だ
け前記それぞれの利得制御信号を印加するための手段
と、 前記第１加算信号に対するアナログ低域フィルタされた
応答を発生するための手段と、 前記自動利得制御入力信号として前記それぞれの利得制
御信号を印加するための前記手段に少なくとも選択され
た条件下で前記アナログ低域フィルタされた応答を提供
するための手段と、から構成されることを特徴とする請
求項２６記載の無線受信機。 - 【請求項３２】 前記それぞれの利得制御信号を印加す
るための手段が、前記それぞれの利得制御信号を印加す
るための自動利得制御入力信号に応答するＡＧＣ遅延回
路網を含むことを特徴とする請求項３１記載の無線受信
機。 - 【請求項３３】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための手段に少なく
とも選択された条件下で前記アナログ低域フィルタされ
た応答を提供するための前記手段が、すべての条件下で
前記アナログ低域フィルタされた応答を前記自動利得制
御入力信号として応答する前記ＡＧＣ遅延回路網に提供
する類型であることを特徴とする請求項３２記載の無線
受信機。 - 【請求項３４】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための前記手段に少
なくとも選択された条件下で前記アナログ低域フィルタ
された応答を提供するための手段が、回路の多数入力信
号中の一つとして前記アナログ低域フィルタされた応答
を受信し、前記それぞれの利得制御信号を印加するため
の前記手段に前記自動利得制御入力信号を提供するアナ
ログ−ＯＲ回路で構成されることを特徴とする請求項３
２記載の無線受信機。 - 【請求項３５】 中間周波数増幅器段階中の少なくとも
一つは前記最終中間周波数帯域と異なる中間周波数に利
得を提供し、少なくとも二つはそれぞれの利得制御信号
により制限された量だけ利得を提供する前記チューナー
内に含まれた多数の連続的な中間周波数増幅器段階と、 自動利得制御入力信号により制御されたそれぞれの量だ
け前記それぞれの利得制御信号を印加するための手段
と、 前記第１加算信号に対するアナログ低域フィルタされた
応答を発生するための手段と、 前記自動利得制御入力信号として前記それぞれの利得制
御信号を印加するための前記手段に少なくとも選択され
た条件下で前記アナログ低域フィルタされた応答を提供
するための手段と、から構成されることを特徴とする請
求項１記載の無線受信機。 - 【請求項３６】 前記それぞれの利得制御信号を印加す
るための手段が、前記それぞれの利得制御信号を印加す
るための自動利得制御入力信号に応答するＡＧＣ遅延回
路網を含むことを特徴とする請求項３５記載の無線受信
機。 - 【請求項３７】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための手段に少なく
とも選択された条件下で前記アナログ低域フィルタされ
た応答を提供するための前記手段が、すべての条件下で
前記アナログ低域フィルタされた応答を前記自動利得制
御入力信号として応答する前記ＡＧＣ遅延回路網に提供
する類型であることを特徴とする請求項３６記載の無線
受信機。 - 【請求項３８】 前記自動利得制御入力信号として前記
それぞれの利得制御信号を印加するための前記手段に少
なくとも選択された条件下で前記アナログ低域フィルタ
された応答を提供するための手段が、回路の多数入力信
号中の一つとして前記アナログ低域フィルタされた応答
を受信し、前記それぞれの利得制御信号を印加するため
の前記手段に前記自動利得制御入力信号を提供するアナ
ログ−ＯＲ回路で構成されることを特徴とする請求項３
６記載の無線受信機。 - 【請求項３９】 前記第２ディジタルフィルタが、 それぞれの第１及び第２サマンド（ｓｕｍｍａｎｄ）入
力接続及びそれぞれの加算出力接続を有する第２及び第
３ディジタル加算器と、 前記第３ディジタル加算器の第１サマンド入力接続に印
加された第３積信号を発生するために、実質に十進法上
の0.11380250と相応した値を有する係数ｂ2 だけ、前記
第１ディジタル加算器の加算出力接続から受信された信
号を乗算する第３ディジタル乗算器と、 前記第２ディジタル加算器の第１サマンド入力接続点
で、前記第２ディジタルフィルタに対する入力信号を受
信するための入力端子と、 前記第３加算器の加算出力接続点で、前記第２ディジタ
ルフィルタから応答を印加するための出力端子と、 前記第３ディジタル加算器の第２サマンド入力接続に印
加する前に二つのサンプル時間の間、前記第２ディジタ
ルフィルタに対する前記入力端子に受信された前記第２
ディジタルフィルタに対する入力信号を遅延するための
手段と、 前記第２ディジタル加算器の第２サマンド入力接続に印
加する前に二つのサンプル時間の間、前記第３ディジタ
ル加算器の出力接続からの加算出力信号を遅延するため
の手段と、から構成されることを特徴とする請求項１記
載の無線受信機。 - 【請求項４０】 前記第１ディジタルフィルタが、 それぞれの第１及び第２サマンド入力接続及びそれぞれ
の加算出力接続を有する第４ディジタル加算器と、 減数入力接続、被減数入力接続及び差動出力接続を有す
るディジタル減算器と、 前記第４ディジタル加算器の第１サマンド入力接続に印
加された第４積信号を発生するために、実質に十進法上
の0.5846832 と相応する値を有する係数ａ2 だけ、前記
ディジタル減算器の差動入力接続から受信された信号を
乗算する第４ディジタル乗算器と、 前記第１ディジタルフィルタに対する入力信号を受信す
るための入力端子と、 前記ディジタル減算器の減数入力接続に印加する前に一
つのサンプル時間の間、前記第１ディジタルフィルタに
対する前記入力端子から受信された前記第１ディジタル
フィルタに対する入力信号を遅延するための手段と、 前記第４ディジタルフィルタ加算器の第１サマンド入力
接続に印加する前に３サンプル時間の間、前記第１ディ
ジタルフィルタに対する前記入力端子から受信された前
記第１ディジタルフィルタに対する入力信号を遅延する
ための手段と、 前記第４加算器の加算出力接続に前記第２ディジタルフ
ィルタからの応答を印加するための出力端子と、 前記ディジタル減算器の被減数入力接続に印加する前に
２サンプル時間の間、前記第４ディジタル加算器の加算
出力接続から加算出力信号を遅延するための手段と、か
ら構成されることを特徴とする請求項３９記載の無線受
信機。 - 【請求項４１】 前記第１ディジタルフィルタが、 それぞれの第１及び第２サマンド入力接続及びそれぞれ
の加算出力接続を有する第４ディジタル加算器と、 減数入力接続、被減数入力接続及び差動出力接続を有す
るディジタル減算器と、 前記第４ディジタル加算器の第１サマンド入力接続に印
加された第４積信号を発生するために、実質に十進法上
の0.5846832 と相応する値を有する係数ａ2 だけ、前記
ディジタル減算器の差動入力接続から受信された信号を
乗算する第４ディジタル乗算器と、 前記ディジタル減算器の減数入力接続に前記第１ディジ
タルフィルタに対する入力信号を受信するための入力端
子と、 前記第４ディジタル加算器の前記第１サマンド入力接続
に印加する前に２サンプル時間の間、前記第１ディジタ
ルフィルタに対する前記入力端子から受信された前記第
１ディジタルフィルタに対する入力信号を遅延するため
の手段と、 前記第２ディジタルフィルタからの応答を印加するため
の出力端子と、 前記第２ディジタルフィルタからの応答を印加するため
の前記出力端子に印加する前に１サンプルの時間の間、
前記第４ディジタル加算器の加算出力接続からの加算出
力信号を遅延するための手段と、 前記ディジタル減算器の被減数入力接続に印加される前
に２サンプル時間の間、前記第４ディジタル加算器の加
算出力接続からの加算出力信号を遅延するための手段
と、から構成されることを特徴とする請求項３９記載の
無線受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US243480 | 1994-05-19 | ||
| US08/243,480 US5548617A (en) | 1994-05-19 | 1994-05-19 | Digital VSB detector with bandpass phase tracker using rader filters, as for use in an HDTV receiver |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331556A Division JP3613520B2 (ja) | 1994-05-19 | 2001-10-29 | Ｈｄｔｖ受信機に利用するためのレーダーフィルタを利用した帯域位相トラッカーを有するディジタルｖｓｂ検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0856341A true JPH0856341A (ja) | 1996-02-27 |
| JP3369027B2 JP3369027B2 (ja) | 2003-01-20 |
Family
ID=22918921
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12022795A Expired - Lifetime JP3369027B2 (ja) | 1994-05-19 | 1995-05-18 | 無線受信機 |
| JP2001331556A Expired - Lifetime JP3613520B2 (ja) | 1994-05-19 | 2001-10-29 | Ｈｄｔｖ受信機に利用するためのレーダーフィルタを利用した帯域位相トラッカーを有するディジタルｖｓｂ検出器 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331556A Expired - Lifetime JP3613520B2 (ja) | 1994-05-19 | 2001-10-29 | Ｈｄｔｖ受信機に利用するためのレーダーフィルタを利用した帯域位相トラッカーを有するディジタルｖｓｂ検出器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5548617A (ja) |
| JP (2) | JP3369027B2 (ja) |
| KR (1) | KR0176643B1 (ja) |
| CN (1) | CN1066889C (ja) |
| BR (1) | BR9502086A (ja) |
| CA (1) | CA2149585C (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545728B1 (en) * | 1994-05-04 | 2003-04-08 | Samsung Electronics Co., Ltd. | Digital television receivers that digitize final I-F signals resulting from triple-conversion |
| US5636250A (en) * | 1994-12-13 | 1997-06-03 | Hitachi America, Ltd. | Automatic VSB/QAM modulation recognition method and apparatus |
| US5731848A (en) * | 1995-12-22 | 1998-03-24 | Samsung Electronics Co., Ltd. | Digital VSB detector with bandpass phase tracker using Ng filters, as for use in an HDTV receiver |
| US5872815A (en) * | 1996-02-16 | 1999-02-16 | Sarnoff Corporation | Apparatus for generating timing signals for a digital television signal receiver |
| US5787125A (en) * | 1996-05-06 | 1998-07-28 | Motorola, Inc. | Apparatus for deriving in-phase and quadrature-phase baseband signals from a communication signal |
| US5801790A (en) * | 1997-03-21 | 1998-09-01 | Samsung Electronics Co., Ltd. | Using video signals from auxiliary analog TV receivers for detecting NTSC interference in digital TV receivers |
| KR100219636B1 (ko) * | 1997-03-25 | 1999-09-01 | 윤종용 | 레벨 변화를 일으키지 않는 ntsc 제거필터의 설계방법과 이를 채용한 수신기 |
| US6188441B1 (en) * | 1998-03-06 | 2001-02-13 | Samsung Electronics Co., Ltd. | Detection of PN sequences accompanying VSB signal to control operating mode of QAM/VSB DTV signal receiver |
| US6108049A (en) * | 1998-03-13 | 2000-08-22 | Samsung Electronics Co., Ltd. | Circuitry operative on symbol decoding results for synchronizing data fields in a digital television receiver |
| JP2001196962A (ja) * | 2000-01-17 | 2001-07-19 | Vertex Standard Co Ltd | 受信機における帯域制限装置 |
| JP2002164949A (ja) * | 2000-09-18 | 2002-06-07 | Alps Electric Co Ltd | デジタル直交信号検出回路 |
| US7738616B2 (en) * | 2001-04-16 | 2010-06-15 | Thomson Licensing | Phase tracking system |
| EP1265412A2 (en) * | 2001-06-07 | 2002-12-11 | Alps Electric Co., Ltd. | Provision of quadrature signals in a multicarrier receiver |
| CN1207881C (zh) * | 2001-12-20 | 2005-06-22 | 北京六合万通微电子技术有限公司 | Ofdm无线通信系统频偏补偿的方法及其电路装置 |
| US8760176B2 (en) * | 2010-11-10 | 2014-06-24 | St-Ericsson Sa | Methods and systems for production testing of DCO capacitors |
| US9008167B2 (en) * | 2012-12-29 | 2015-04-14 | Intel Corporation | Methods and arrangements for phase tracking for multi-mode operation in wireless networks |
| US11105917B1 (en) | 2020-12-01 | 2021-08-31 | Link Labs, Inc. | System and method for generating phase-coherent signaling when ranging between wireless communications nodes and to account for phase shift therebetween |
| US10985787B1 (en) * | 2020-12-01 | 2021-04-20 | Link Labs, Inc. | System and method for generating phase-coherent signaling when ranging between wireless communications nodes |
| US11412472B1 (en) | 2021-10-15 | 2022-08-09 | Link Labs, Inc. | System and method for generating phase-coherent signaling via calibrated phase synchronization factors among wireless ranging nodes in a phase-based time difference of arrival framework |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4028626A (en) * | 1973-01-18 | 1977-06-07 | Hycom Incorporated | Digital data receiver with automatic timing recovery and control |
| US4475228A (en) * | 1981-11-27 | 1984-10-02 | Bally Manufacturing Corporation | Programmable sound circuit for electronic games |
| US4475220A (en) * | 1982-01-19 | 1984-10-02 | Rca Corporation | Symbol synchronizer for MPSK signals |
| GB2176356A (en) * | 1985-06-12 | 1986-12-17 | Philips Electronic Associated | Method of, and demodulator for, digitally demodulating an ssb signal |
| IT1230401B (it) * | 1989-06-15 | 1991-10-21 | Italtel Spa | Ricevitore a conversione diretta per segnali numerici e metodo per la demodulazione di tali segnali. |
| US4958230A (en) * | 1989-08-11 | 1990-09-18 | General Electric Company | Method of transmitting auxiliary information in a television signal |
-
1994
- 1994-05-19 US US08/243,480 patent/US5548617A/en not_active Expired - Lifetime
-
1995
- 1995-04-29 KR KR1019950010528A patent/KR0176643B1/ko not_active IP Right Cessation
- 1995-05-17 CA CA002149585A patent/CA2149585C/en not_active Expired - Lifetime
- 1995-05-18 JP JP12022795A patent/JP3369027B2/ja not_active Expired - Lifetime
- 1995-05-18 BR BR9502086A patent/BR9502086A/pt not_active IP Right Cessation
- 1995-05-19 CN CN95105264A patent/CN1066889C/zh not_active Expired - Lifetime
-
2001
- 2001-10-29 JP JP2001331556A patent/JP3613520B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR0176643B1 (ko) | 1999-05-01 |
| JP3369027B2 (ja) | 2003-01-20 |
| CA2149585A1 (en) | 1995-11-20 |
| JP3613520B2 (ja) | 2005-01-26 |
| CA2149585C (en) | 1999-06-29 |
| CN1119389A (zh) | 1996-03-27 |
| US5548617A (en) | 1996-08-20 |
| JP2002190989A (ja) | 2002-07-05 |
| CN1066889C (zh) | 2001-06-06 |
| KR950035440A (ko) | 1995-12-30 |
| BR9502086A (pt) | 1995-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161806B1 (ko) | 고품위 텔레비젼용 대역 통과 위상 트랙커를 구비한 디지탈 잔류 측파대 검출기 | |
| US5636252A (en) | Automatic gain control of radio receiver for receiving digital high-definition television signals | |
| JP3369359B2 (ja) | 直交振幅変調／残留側波帯のモード選択のための虚数サンプル有無検出器を有するディジタル高解像度テレビジョン信号受信機 | |
| US5659372A (en) | Digital TV detector responding to final-IF signal with vestigial sideband below full sideband in frequency | |
| JP3490186B2 (ja) | 高品位テレビジョン受信機において、記号レートの約数で最後の中間周波数搬送波を有するディジタル残留側波帯（ｖｓｂ）検出器 | |
| US5731848A (en) | Digital VSB detector with bandpass phase tracker using Ng filters, as for use in an HDTV receiver | |
| JP3335873B2 (ja) | ディジタル復調器及び方法 | |
| US6184942B1 (en) | Adaptively receiving digital television signals transmitted in various formats | |
| US6313885B1 (en) | DTV receiver with baseband equalization filters for QAM signal and for VSB signal which employ common elements | |
| JP3613520B2 (ja) | Ｈｄｔｖ受信機に利用するためのレーダーフィルタを利用した帯域位相トラッカーを有するディジタルｖｓｂ検出器 | |
| KR0143116B1 (ko) | 잔류 측파대 및 직각 진폭 변조 디지탈 고품위 텔레비젼 신호들을 수신하기 위한 무선 수신기 | |
| US6211924B1 (en) | Decimation of baseband DTV signal prior to channel equalization in digital television signal receivers | |
| US6333767B1 (en) | Radio receivers for receiving both VSB and QAM digital television signals with carriers offset by 2.69 MHz | |
| JP2001505727A (ja) | 多段変調フォーマットテレビジョン信号受信機システム | |
| JP3148197B2 (ja) | ディジタルシンクロダインされるｖｓｂ及びｑａｍ最終中間周波数信号に対する個別的な中間周波数増幅器を備えるテレビジョン受信機 | |
| US6526101B1 (en) | Receiver for QAM digital television signals | |
| JP2837105B2 (ja) | テレビ信号中に埋め込まれたディジタル信号に対するシグマ−デルタ・アナログ−ディジタル変換機能を備えた受信器 | |
| KR100285432B1 (ko) | 개별적인 변환기들에 의해 공급되는 잔류측파대및 직각진폭변조 | |
| KR100260421B1 (ko) | 최종 중간 주파수 신호 포락선의 필드 동기화 코드에 응답하는정합필터를 구비한 디지털 수신기 | |
| JP3264896B2 (ja) | 相異なる形態のテレビジョン信号を受信する同一ゴースト除去回路を用いたテレビジョン受信装置 | |
| KR100251966B1 (ko) | 3단 변환에 의한 최종 중간주파수 신호를 디지털화하는 디지털텔레비전 수신기 | |
| MXPA99002654A (es) | Receptor de televisión con amplificadores de frecuencia intermedia separados por banda lateral vestigial y señales de televisión digitales de amplitud modulada en cuadratura que son sincrodinizadas digitalmente |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |