JPH11111770A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH11111770A
JPH11111770A JP9268271A JP26827197A JPH11111770A JP H11111770 A JPH11111770 A JP H11111770A JP 9268271 A JP9268271 A JP 9268271A JP 26827197 A JP26827197 A JP 26827197A JP H11111770 A JPH11111770 A JP H11111770A
Authority
JP
Japan
Prior art keywords
chip
wiring board
circuit wiring
semiconductor chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9268271A
Other languages
Japanese (ja)
Inventor
Hitoshi Ito
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9268271A priority Critical patent/JPH11111770A/en
Publication of JPH11111770A publication Critical patent/JPH11111770A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16104Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20753Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and a method for manufacturing the same by which a high reliability with respect to thermal cycling or the like can be attained at a time of flip-chip mounting of a semiconductor chip on a circuit wiring board. SOLUTION: An Au ball 22 of 80 μm diameter is sandwiched between an insulating layer 14, adjacent to a chip electrode 12 of a semiconductor chip 10 turned upside down and a substrate electrode 18 of a circuit wiring board 16. The space between the semiconductor chip 10 and the circuit wiring board 16 in which the Au ball 22 is disposed is 60-70 μm. The lower end of the Au ball 22 is adhered to the substrate electrode 18 of the circuit wiring board 16. An Au wire 24 which is 30 μm in diameter and is connected to the Au ball 22 is crimped onto the chip electrode 12 of the semiconductor chip 10. In this way, the semiconductor chip 10 is flip-chip mounted on the circuit wiring board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に半導体チップが回路配線基板にフ
リップチップ実装(flip chip bonding )されている半
導体装置及びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a semiconductor device having a semiconductor chip mounted on a circuit wiring board by flip chip bonding and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来の半導体チップの回路配線基板への
フリップチップ実装法を、図15〜図18に示す工程断
面図を用いて説明する。先ず、キャピラリ40の細孔に
挿通した例えば径30μmφのAuワイヤ42の先端部
を例えば電気スパーク等を用いて溶融し、Auワイヤ4
2の径の2〜3倍の例えば直径80μmのAuボールを
形成する。そして、支持テーブル(図示せず)上に固定
した半導体チップ10とキャピラリ40との位置合わせ
を行った後、このキャピラリ40を下方に移動させる。
そして、キャピラリ40により所定の圧力を加えて、A
uボールを例えば高さ20〜30μmの円板状に押し潰
し、例えば超音波併用熱圧着方式を用いて半導体チップ
44のチップ電極46上に圧着する。こうして、高さ2
0〜30μmの円板状に押し潰されたAuボールからな
るバンプ(突起電極)48を半導体チップ44のチップ
電極46上に形成する(図15参照)。
2. Description of the Related Art A conventional method of mounting a semiconductor chip on a circuit wiring board by a flip chip will be described with reference to sectional views shown in FIGS. First, the tip of the Au wire 42 having a diameter of, for example, 30 μm, which is inserted into the pore of the capillary 40, is melted using, for example, an electric spark or the like, and the Au wire
An Au ball having a diameter of 80 μm, for example, having a diameter of 2 to 3 times the diameter of 2 is formed. After the semiconductor chip 10 fixed on a support table (not shown) is aligned with the capillary 40, the capillary 40 is moved downward.
Then, a predetermined pressure is applied by the capillary 40, and A
The u-ball is crushed into a disk shape having a height of, for example, 20 to 30 μm, and is pressed on the chip electrode 46 of the semiconductor chip 44 by using, for example, an ultrasonic combined thermocompression method. Thus, height 2
A bump (protruding electrode) 48 made of an Au ball crushed into a disk shape of 0 to 30 μm is formed on the chip electrode 46 of the semiconductor chip 44 (see FIG. 15).

【0003】次いで、キャピラリ40を横方向に移動さ
せ(図16参照)、半導体チップ44のチップ電極46
上に圧着したバンプ48からAuワイヤ42を引きちぎ
る。このため、バンプ48の上面端部には、Auワイヤ
42を引きちぎった痕が小突起部50として残存する
(図17参照)。
Next, the capillary 40 is moved in the lateral direction (see FIG. 16), and the chip electrode 46 of the semiconductor chip 44 is moved.
The Au wire 42 is torn off from the bump 48 pressed on the upper side. For this reason, a trace of the Au wire 42 torn off remains as a small protrusion 50 at the upper end of the bump 48 (see FIG. 17).

【0004】次いで、チップ電極46上にバンプ48を
形成した半導体チップ44を裏返しにして、回路配線基
板52にフリップチップ実装する。即ち、裏返しにした
半導体チップ44のバンプ48の最下端をなす小突起部
50を回路配線基板52の基板電極54に接触させると
共に、半導体チップ44のチップ電極46と回路配線基
板52の基板電極54との間に挟まれたバンプ48周囲
に導電性樹脂56を充填する。こうして、半導体チップ
44のチップ電極46と回路配線基板52の基板電極5
4とを、バンプ48及びその周囲の導電性樹脂56によ
って電気的に接続する。
Next, the semiconductor chip 44 having the bumps 48 formed on the chip electrodes 46 is turned upside down and flip-chip mounted on the circuit wiring board 52. That is, the small projection 50, which is the lowermost end of the bump 48 of the inverted semiconductor chip 44, is brought into contact with the substrate electrode 54 of the circuit wiring substrate 52, and the chip electrode 46 of the semiconductor chip 44 and the substrate electrode 54 of the circuit wiring substrate 52 The conductive resin 56 is filled around the bump 48 sandwiched between the conductive resin 56 and the conductive resin 56. Thus, the chip electrode 46 of the semiconductor chip 44 and the substrate electrode 5 of the circuit wiring board 52
4 are electrically connected to each other by a bump 48 and a conductive resin 56 around the bump 48.

【0005】続いて、フリップチップ実装の信頼性を高
めるため、バンプ48及び導電性樹脂56を介在させて
いる半導体チップ44と回路配線基板52との間に、例
えばアンダフィルと呼ばれる樹脂58を注入して、半導
体チップ44と回路配線基板52との隙間を充填する
(図18参照)。
Subsequently, in order to enhance the reliability of flip-chip mounting, a resin 58 called, for example, an underfill is injected between the semiconductor chip 44 and the circuit wiring board 52 with the bumps 48 and the conductive resin 56 interposed therebetween. Then, the gap between the semiconductor chip 44 and the circuit wiring board 52 is filled (see FIG. 18).

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来のフリップチップ実装法においては、上記図15に示
されるように、Auワイヤ42の先端部に例えば直径8
0μmのAuボールを形成しても、このAuボールにキ
ャピラリ40を用いて所定の圧力を加え、例えば高さ2
0〜30μmの円板状に押し潰して半導体チップ44の
チップ電極46上に圧着するため、この円板状に押し潰
されたAuボールからなるバンプ48の高さは精々20
〜30μm程度しかとれない。
However, in the above-mentioned conventional flip chip mounting method, as shown in FIG.
Even when an Au ball having a thickness of 0 μm is formed, a predetermined pressure is applied to the Au ball using the capillary 40, for example, to a height of 2 μm.
The bumps 48 made of Au balls crushed into a disk shape have a height of at most 20 because they are crushed into a disk shape of 0 to 30 μm and pressed on the chip electrodes 46 of the semiconductor chip 44.
Only about 30 μm can be obtained.

【0007】そして、コフィン−マンソン(Coffi
n−Manson)の式に示されているように、半導体
チップを回路配線基板にフリップチップ実装した半導体
装置においては、一般に、半導体チップのチップ電極と
回路配線基板の基板電極と接続するバンプの高さが高い
ほど、熱サイクルに対するフリップチップ実装の信頼性
が高くなる傾向がある。従って、バンプの高さが20〜
30μm程度しかとれない上記従来のフリップチップ実
装法は、熱サイクルに対する信頼性が十分でないという
問題が生じる。
[0007] Coffin-Manson
As shown in the equation (n-Manson), in a semiconductor device in which a semiconductor chip is flip-chip mounted on a circuit wiring board, generally, the height of a bump connected to the chip electrode of the semiconductor chip and the substrate electrode of the circuit wiring board is generally high. The higher the value, the higher the reliability of flip-chip mounting against thermal cycling tends to be. Therefore, the height of the bump is 20 to
The above-described conventional flip-chip mounting method, which can only take about 30 μm, has a problem in that the reliability with respect to a thermal cycle is not sufficient.

【0008】また、半導体チップ44を回路配線基板5
2にフリップチップ実装する際に、半導体チップ44の
バンプ48の最下端をなす小突起部50が回路配線基板
52の基板電極54に接触しているに過ぎないため、こ
の状態のままではバンプ48と回路配線基板52の基板
電極54との接触抵抗が大きくなる。このため、上記図
18に示されるように、半導体チップ44のチップ電極
46と回路配線基板52の基板電極54との間に挟まれ
たバンプ48周囲に導電性樹脂56を充填し、バンプ4
8及びその周囲の導電性樹脂56により半導体チップ4
4のチップ電極46と回路配線基板52の基板電極54
とを電気的に接続している。従って、導電性樹脂56を
必要とする上記従来のフリップチップ実装法は、バンプ
48周囲に導電性樹脂56を充填することに伴う工程の
増加・複雑化や材料の増加により、コストが増大すると
いう問題も生じた。
The semiconductor chip 44 is connected to the circuit wiring board 5
In flip-chip mounting on the semiconductor chip 44, the small projection 50, which is the lowermost end of the bump 48 of the semiconductor chip 44, only contacts the board electrode 54 of the circuit wiring board 52. And the contact resistance between the circuit wiring board 52 and the board electrode 54 increases. Therefore, as shown in FIG. 18, conductive resin 56 is filled around bumps 48 sandwiched between chip electrodes 46 of semiconductor chip 44 and substrate electrodes 54 of circuit wiring board 52, and bumps 4
8 and the conductive resin 56 around the semiconductor chip 4
4 and the substrate electrode 54 of the circuit wiring substrate 52
And are electrically connected. Therefore, the above-described conventional flip-chip mounting method that requires the conductive resin 56 increases the cost due to an increase in the number and complexity of the steps and an increase in materials involved in filling the conductive resin 56 around the bumps 48. Problems arose.

【0009】なお、バンプの高さを十分に高くとれない
ことに対する改善策として、バンプ上にワイヤループを
形成する方法が提案されている(特公平06−9546
8号参照)。しかし、この提案に係る方法においては、
バンプ上に形成されたワイヤループが回路配線基板の基
板電極に直接に接続することができる程の強度を有して
いないため、上記図18に示される従来のフリップチッ
プ実装法の場合と同様に、導電性樹脂を組み合わせて使
用することが必要になる。従って、この提案に係る方法
においても、バンプ周囲に導電性樹脂を充填することに
伴う工程の増加・複雑化や材料の増加により、コストが
増大するという問題を生じる。
[0009] As a measure for preventing the height of the bump from being sufficiently high, a method of forming a wire loop on the bump has been proposed (Japanese Patent Publication No. 06-9546).
No. 8). However, in the method according to this proposal,
Since the wire loop formed on the bump is not strong enough to be directly connected to the substrate electrode of the circuit wiring board, the same as in the case of the conventional flip chip mounting method shown in FIG. It is necessary to use a combination of conductive resins. Therefore, even in the method according to this proposal, there is a problem that the cost is increased due to an increase in the number and complexity of the steps and an increase in the number of materials due to the filling of the conductive resin around the bumps.

【0010】そこで本発明は、上記問題点を考慮してな
されたものであり、半導体チップを回路配線基板にフリ
ップチップ実装する際に、熱サイクル等に対する高い信
頼性が得られる半導体装置及びその製造方法を提供する
ことを目的とする。
The present invention has been made in view of the above problems, and provides a semiconductor device and a method of manufacturing the semiconductor device, which can obtain high reliability against thermal cycling when mounting a semiconductor chip on a circuit wiring board by flip chip mounting. The aim is to provide a method.

【0011】[0011]

【課題を解決するための手段】上記課題は、以下の本発
明に係る半導体装置及びその製造方法によって達成され
る。即ち、請求項1に係る半導体装置は、半導体チップ
が回路配線基板にフリップチップ実装されている半導体
装置であって、半導体チップのチップ電極に隣接する絶
縁層と回路配線基板の基板電極との間に所定の大きさの
金属ボールが挟着されており、この金属ボールの下端が
回路配線基板の基板電極に接着されていると共に、この
金属ボールから延びている金属ワイヤが半導体チップの
チップ電極上に圧着されていることを特徴とする。
The above objects can be attained by the following semiconductor device and a method of manufacturing the same according to the present invention. That is, a semiconductor device according to claim 1 is a semiconductor device in which a semiconductor chip is flip-chip mounted on a circuit wiring board, wherein a semiconductor chip is provided between an insulating layer adjacent to a chip electrode of the semiconductor chip and a substrate electrode of the circuit wiring board. A metal ball of a predetermined size is sandwiched between the metal balls. The lower end of the metal ball is adhered to the substrate electrode of the circuit wiring board, and the metal wire extending from the metal ball is placed on the chip electrode of the semiconductor chip. It is characterized by being crimped on.

【0012】このように請求項1に係る半導体装置にお
いては、半導体チップのチップ電極に隣接する絶縁層と
回路配線基板の基板電極との間に金属ボールが挟着され
ていることにより、この金属ボールを押し潰すことなく
十分に大きいままの状態で維持することが可能になるた
め、この金属ボールが介在している半導体チップと回路
配線基板との間隔が従来よりも大きくなる。従って、フ
リップチップ実装後の熱サイクル等に対する耐性が向上
して、高い信頼性が得られる。
As described above, in the semiconductor device according to the first aspect, since the metal ball is sandwiched between the insulating layer adjacent to the chip electrode of the semiconductor chip and the substrate electrode of the circuit wiring board, the metal ball is formed. Since the ball can be maintained in a sufficiently large state without being crushed, the distance between the semiconductor chip in which the metal ball is interposed and the circuit wiring board becomes larger than before. Therefore, the resistance to a thermal cycle or the like after flip-chip mounting is improved, and high reliability is obtained.

【0013】また、この金属ボールから延びている金属
ワイヤが半導体チップのチップ電極上に圧着されてお
り、半導体チップのチップ電極と回路配線基板の基板電
極とを電気的に接続する媒体として、金属ボールの他に
金属ワイヤが存在していることにより、半導体チップと
回路配線基板との線膨張係数の差により発生する応力が
吸収されて、フリップチップ実装後の熱サイクル等に対
する耐性が向上し、信頼性が更に向上する。
A metal wire extending from the metal ball is pressed onto a chip electrode of the semiconductor chip, and a metal as a medium for electrically connecting the chip electrode of the semiconductor chip and the substrate electrode of the circuit wiring board. By the presence of metal wires in addition to the balls, the stress generated due to the difference in linear expansion coefficient between the semiconductor chip and the circuit wiring board is absorbed, and the resistance to thermal cycles after flip chip mounting is improved, Reliability is further improved.

【0014】また、請求項2に係る半導体装置は、半導
体チップが回路配線基板にフリップチップ実装されてい
る半導体装置であって、半導体チップのチップ電極と回
路配線基板の基板電極に隣接する絶縁層との間に所定の
大きさの金属ボールが挟着されており、この金属ボール
の上端が半導体チップのチップ電極に接着されていると
共に、この金属ボールから延びている金属ワイヤが回路
配線基板の基板電極上に圧着されていることを特徴とす
る。
According to a second aspect of the present invention, there is provided a semiconductor device in which a semiconductor chip is flip-chip mounted on a circuit wiring board, the insulating layer being adjacent to a chip electrode of the semiconductor chip and a substrate electrode of the circuit wiring board. A metal ball of a predetermined size is sandwiched between the metal ball and the upper end of the metal ball is bonded to the chip electrode of the semiconductor chip, and a metal wire extending from the metal ball is formed on the circuit wiring board. It is characterized by being crimped on a substrate electrode.

【0015】このように請求項2に係る半導体装置にお
いては、半導体チップのチップ電極と回路配線基板の基
板電極に隣接する絶縁層との間に金属ボールが挟着され
ていることにより、この金属ボールを押し潰すことなく
十分に大きいままの状態で維持することが可能になるた
め、この金属ボールを介在させている半導体チップと回
路配線基板との間隔が従来よりも大きくなる。従って、
上記請求項1に係る半導体装置の場合と同様に、フリッ
プチップ実装後の熱サイクル等に対する耐性が向上し、
高い信頼性が得られる。
As described above, in the semiconductor device according to the second aspect, since the metal ball is sandwiched between the chip electrode of the semiconductor chip and the insulating layer adjacent to the substrate electrode of the circuit wiring board, this metal Since the ball can be maintained in a sufficiently large state without being crushed, the distance between the semiconductor chip having the metal ball and the circuit wiring board becomes larger than before. Therefore,
As in the case of the semiconductor device according to the first aspect, resistance to a heat cycle after flip-chip mounting is improved,
High reliability is obtained.

【0016】また、この金属ボールから延びている金属
ワイヤが回路配線基板の基板電極上に圧着されており、
半導体チップのチップ電極と回路配線基板の基板電極と
を電気的に接続する媒体として、金属ボールの他に金属
ワイヤが存在していることにより、半導体チップと回路
配線基板との線膨張係数の差により発生する応力が吸収
されて、フリップチップ実装後の熱サイクル等に対する
耐性が向上し、信頼性が更に向上する。
A metal wire extending from the metal ball is pressed on a substrate electrode of a circuit wiring board,
The presence of metal wires in addition to metal balls as a medium for electrically connecting the chip electrodes of the semiconductor chip and the substrate electrodes of the circuit wiring board causes a difference in the coefficient of linear expansion between the semiconductor chip and the circuit wiring board. Is absorbed, the resistance to a thermal cycle or the like after flip chip mounting is improved, and the reliability is further improved.

【0017】また、請求項3に係る半導体装置は、上記
請求項1又は2に係る半導体装置において、前記金属ボ
ールを介在させている半導体チップと回路配線基板との
間に所定の樹脂が充填されている構成とすることによ
り、半導体チップの回路配線基板へのフリップチップ実
装の信頼性が高くなる。
According to a third aspect of the present invention, there is provided the semiconductor device according to the first or second aspect, wherein a predetermined resin is filled between the semiconductor chip having the metal balls and the circuit wiring board. With this configuration, the reliability of flip-chip mounting of the semiconductor chip on the circuit wiring board is improved.

【0018】また、請求項4に係る半導体装置の製造方
法は、半導体チップを回路配線基板にフリップチップ実
装する半導体装置の製造方法であって、金属ワイヤの先
端を溶融させて、所定の大きさの金属ボールを形成する
第1の工程と、この金属ボールを半導体チップのチップ
電極に隣接する絶縁層上に載置すると共に、この金属ボ
ールから延びている金属ワイヤをチップ電極上に圧着す
る第2の工程と、半導体チップを裏返しにして、半導体
チップのチップ電極に隣接する絶縁層と回路配線基板の
基板電極との間に金属ボールを挟着し、この金属ボール
の下端を回路配線基板の基板電極に接着する第3の工程
とを有することを特徴とする。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device in which a semiconductor chip is flip-chip mounted on a circuit wiring board. A first step of forming a metal ball, and placing the metal ball on an insulating layer adjacent to a chip electrode of a semiconductor chip, and pressing a metal wire extending from the metal ball onto the chip electrode. In step 2, the semiconductor chip is turned over, and a metal ball is sandwiched between the insulating layer adjacent to the chip electrode of the semiconductor chip and the substrate electrode of the circuit wiring board. And a third step of adhering to the substrate electrode.

【0019】このように請求項4に係る半導体装置の製
造方法においては、金属ワイヤの先端部に所定の大きさ
の金属ボールを形成し、裏返しにした半導体チップのチ
ップ電極に隣接する絶縁層と回路配線基板の基板電極と
の間に金属ボールを挟着することにより、従来のように
所定の圧力で金属ボールを押し潰してチップ電極上に圧
着することがなくなり、金属ボールを形成直後の状態に
近い十分に大きいままの状態で維持することが可能にな
るため、この金属ボールを介在させている半導体チップ
と回路配線基板との間隔が従来よりも大きくとることが
可能になる。従って、フリップチップ実装後の熱サイク
ル等に対する耐性が向上して、高い信頼性が得られる半
導体装置が容易に作製される。
Thus, in the method of manufacturing a semiconductor device according to the fourth aspect, a metal ball of a predetermined size is formed at the tip of the metal wire, and the insulating layer adjacent to the chip electrode of the inverted semiconductor chip is formed. By sandwiching the metal ball between the substrate and the substrate electrode of the circuit wiring board, the metal ball is not crushed with a predetermined pressure and crimped onto the chip electrode as in the related art, and the state immediately after the formation of the metal ball is eliminated. Therefore, the distance between the semiconductor chip and the circuit wiring board with the metal balls interposed therebetween can be made larger than before. Therefore, a semiconductor device having improved reliability against thermal cycles after flip-chip mounting and high reliability can be easily manufactured.

【0020】また、この金属ボールから延びている金属
ワイヤを半導体チップのチップ電極上に圧着して、半導
体チップのチップ電極と回路配線基板の基板電極とを電
気的に接続する媒体として、金属ボールの他に金属ワイ
ヤを用いることにより、半導体チップと回路配線基板と
の線膨張係数の差により発生する応力が吸収されるた
め、フリップチップ実装後の熱サイクル等に対する耐性
が向上し、信頼性が更に高くなる半導体装置が容易に作
製される。
A metal wire extending from the metal ball is pressed onto the chip electrode of the semiconductor chip, and the metal ball is used as a medium for electrically connecting the chip electrode of the semiconductor chip and the substrate electrode of the circuit wiring board. In addition, the use of metal wires absorbs the stress generated due to the difference in the coefficient of linear expansion between the semiconductor chip and the circuit wiring board, thereby improving the resistance to thermal cycles after flip-chip mounting and improving reliability. Higher semiconductor devices can be easily manufactured.

【0021】また、請求項5に係る半導体装置の製造方
法は、半導体チップを回路配線基板にフリップチップ実
装する半導体装置の製造方法であって、金属ワイヤの先
端を溶融させて、所定の大きさの金属ボールを形成する
第1の工程と、この金属ボールを回路配線基板の基板電
極に隣接する絶縁層上に載置すると共に、この金属ボー
ルから延びている金属ワイヤを基板電極上に圧着する第
2の工程と、半導体チップを裏返しにして、半導体チッ
プのチップ電極と回路配線基板の基板電極に隣接する絶
縁層との間に金属ボールを挟着し、この金属ボールの上
端を半導体チップのチップ電極に接着する第3の工程と
を有することを特徴とする。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device in which a semiconductor chip is flip-chip mounted on a circuit wiring board. A first step of forming the metal ball, placing the metal ball on an insulating layer adjacent to the substrate electrode of the circuit wiring board, and pressing a metal wire extending from the metal ball onto the substrate electrode. In the second step, the semiconductor chip is turned over, and a metal ball is sandwiched between the chip electrode of the semiconductor chip and the insulating layer adjacent to the substrate electrode of the circuit wiring board. And a third step of adhering to the chip electrode.

【0022】このように請求項5に係る半導体装置の製
造方法においては、金属ワイヤの先端部に所定の大きさ
の金属ボールを形成し、裏返しにした半導体チップのチ
ップ電極と回路配線基板の基板電極に隣接する絶縁層と
の間に金属ボールを挟着することにより、従来のように
所定の圧力で金属ボールを押し潰してチップ電極上に圧
着することがなくなり、金属ボールを形成直後の状態に
近い十分に大きいままの状態で維持することが可能にな
るため、この金属ボールを介在させている半導体チップ
と回路配線基板との間隔が従来よりも大きくとることが
可能になる。従って、上記請求項4に係る半導体装置の
製造方法の場合と同様に、フリップチップ実装後の熱サ
イクル等に対する耐性が向上して、高い信頼性が得られ
る半導体装置が容易に作製される。
Thus, in the method of manufacturing a semiconductor device according to the fifth aspect, a metal ball of a predetermined size is formed at the tip of the metal wire, and the chip electrode of the inverted semiconductor chip and the substrate of the circuit wiring board are turned over. Since the metal ball is sandwiched between the insulating layer adjacent to the electrode and the metal ball, the metal ball is not crushed with a predetermined pressure and crimped onto the chip electrode as in the related art. Therefore, the distance between the semiconductor chip and the circuit wiring board with the metal balls interposed therebetween can be made larger than before. Therefore, as in the case of the method of manufacturing a semiconductor device according to the fourth aspect, a semiconductor device having improved reliability against a thermal cycle after flip-chip mounting and high reliability can be easily manufactured.

【0023】また、この金属ボールから延びている金属
ワイヤを回路配線基板の基板電極上に圧着して、半導体
チップのチップ電極と回路配線基板の基板電極とを電気
的に接続する媒体として、金属ボールの他に金属ワイヤ
を用いることにより、半導体チップと回路配線基板との
線膨張係数の差により発生する応力が吸収されるため、
フリップチップ実装後の熱サイクル等に対する耐性が向
上し、信頼性が更に高くなる半導体装置が容易に作製さ
れる。
A metal wire extending from the metal ball is pressed onto a substrate electrode of a circuit wiring board, and a metal as a medium for electrically connecting the chip electrode of the semiconductor chip and the substrate electrode of the circuit wiring board. By using metal wires in addition to balls, the stress generated due to the difference in linear expansion coefficient between the semiconductor chip and the circuit wiring board is absorbed,
A semiconductor device having improved resistance to thermal cycles after flip-chip mounting and higher reliability can be easily manufactured.

【0024】また、請求項6に係る半導体装置の製造方
法は、上記請求項4又は5に記載の半導体装置の製造方
法において、前記金属ボールを介在させている半導体チ
ップと回路配線基板絶縁層との間に所定の樹脂を充填す
る工程を有する構成とすることにより、半導体チップの
回路配線基板へのフリップチップ実装の信頼性が高くな
る。そして、この場合、金属ボールを介在させている半
導体チップと回路配線基板との間隔が従来よりも大きく
なることから、半導体チップと回路配線基板との隙間へ
の樹脂の注入が容易になり、空隙なく充填されるため、
信頼性が更に向上する。
According to a sixth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the fourth or fifth aspect, wherein the semiconductor chip having the metal ball interposed therein and the insulating layer of the circuit wiring board are provided. In this case, the reliability of mounting the semiconductor chip on the circuit wiring board is improved. In this case, since the distance between the semiconductor chip and the circuit wiring board on which the metal balls are interposed is larger than before, resin is easily injected into the gap between the semiconductor chip and the circuit wiring board, and the air gap is increased. Without filling,
Reliability is further improved.

【0025】[0025]

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。 (第1の実施形態)図1は本発明の第1の実施形態に係
るフリップチップ実装された半導体装置を示す断面図で
あり、図2〜図7はそれぞれ図1に示す半導体装置の製
造方法を説明するための工程断面図である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.
An embodiment of the present invention will be described. (First Embodiment) FIG. 1 is a sectional view showing a flip-chip mounted semiconductor device according to a first embodiment of the present invention, and FIGS. 2 to 7 each show a method of manufacturing the semiconductor device shown in FIG. FIG. 4 is a process cross-sectional view for explaining FIG.

【0026】図1に示されるように、所定の半導体素子
が形成されている半導体チップ10には、外部との接続
部であるチップ電極12が配置されると共に、これらの
チップ電極12以外の部分は絶縁層14によって覆われ
ている。また、この半導体チップ10がフリップチップ
実装される回路配線基板16には、半導体チップ10と
の接続部である基板電極18が配置されると共に、これ
らの基板電極18以外の部分は絶縁層20によって覆わ
れている。
As shown in FIG. 1, on a semiconductor chip 10 on which a predetermined semiconductor element is formed, a chip electrode 12 which is a connection portion with the outside is arranged, and a portion other than these chip electrodes 12 is provided. Are covered by the insulating layer 14. Further, on the circuit wiring board 16 on which the semiconductor chip 10 is flip-chip mounted, substrate electrodes 18 which are connection portions with the semiconductor chip 10 are arranged, and portions other than the substrate electrodes 18 are covered by an insulating layer 20. Covered.

【0027】そして、裏返しにされた半導体チップ10
のチップ電極12に隣接する絶縁層14と回路配線基板
16の基板電極18との間に、例えば直径80μmのA
uボール22が挟着されている。但し、このAuボール
22は、半導体チップ10の絶縁層14と回路配線基板
16の基板電極18とによって僅かに圧縮されているた
め、このAuボール22を介在させている半導体チップ
10と回路配線基板16との間隔は例えば60〜70μ
mとなっている。そして、このAuボール22下端が回
路配線基板16の基板電極18に接着していると共に、
Auボール22から延びている例えば径30μmφのA
uワイヤ24が半導体チップ10のチップ電極12上に
圧着されている。
Then, the inverted semiconductor chip 10
Between the insulating layer 14 adjacent to the chip electrode 12 and the substrate electrode 18 of the circuit wiring substrate 16, for example, an A of 80 μm in diameter.
A u-ball 22 is pinched. However, since the Au ball 22 is slightly compressed by the insulating layer 14 of the semiconductor chip 10 and the substrate electrode 18 of the circuit wiring board 16, the semiconductor chip 10 and the circuit wiring board For example, the distance from 16 is 60 to 70 μm.
m. The lower end of the Au ball 22 is adhered to the substrate electrode 18 of the circuit wiring board 16 and
A with a diameter of, for example, 30 μmφ extending from the Au ball 22
The u wire 24 is pressed on the chip electrode 12 of the semiconductor chip 10.

【0028】こうして、半導体チップ10が回路配線基
板16にフリップチップ実装され、半導体チップ10の
チップ電極12と回路配線基板16の基板電極18とが
Auワイヤ24及びAuボール22を介して電気的に接
続されている。また、フリップチップ実装の信頼性を高
めるため、Auボール22を介在させている半導体チッ
プ10と回路配線基板16との間には、例えばアンダフ
ィルと呼ばれる樹脂26が注入されて、半導体チップ1
0と回路配線基板16との隙間を充填している。
Thus, the semiconductor chip 10 is flip-chip mounted on the circuit wiring board 16, and the chip electrodes 12 of the semiconductor chip 10 and the substrate electrodes 18 of the circuit wiring board 16 are electrically connected via the Au wires 24 and the Au balls 22. It is connected. Further, in order to increase the reliability of flip-chip mounting, a resin 26 called, for example, an underfill is injected between the semiconductor chip 10 with the Au ball 22 interposed and the circuit wiring board 16 so that the semiconductor chip 1
The gap between the circuit board 0 and the circuit wiring board 16 is filled.

【0029】次に、図1に示す半導体装置の製造方法
を、図2〜図7の工程断面図を用いて説明する。先ず、
所定の半導体素子が形成されている半導体チップ10
を、支持テーブル(図示せず)上に固定する。この半導
体チップ10には、外部との接続部であるチップ電極1
2が配置されていると共に、これらのチップ電極12以
外の部分は絶縁層14によって覆われている。
Next, a method of manufacturing the semiconductor device shown in FIG. 1 will be described with reference to the process sectional views of FIGS. First,
Semiconductor chip 10 on which a predetermined semiconductor element is formed
On a support table (not shown). The semiconductor chip 10 has a chip electrode 1 serving as a connection portion with the outside.
2 are arranged, and portions other than the chip electrodes 12 are covered with an insulating layer 14.

【0030】そして、通常のボールボンディング(ball
bonding)法の場合と同様にして、キャピラリ28の細
孔に例えば径30μmφのAuワイヤ24を挿通した
後、このAuワイヤ24の先端部を例えば電気スパーク
等を用いて溶融して、Auワイヤ24の径の2〜3倍の
例えば直径80μmのAuボール22を形成する(図2
参照)。
Then, normal ball bonding (ball
In the same manner as in the case of the bonding method, an Au wire 24 having a diameter of, for example, 30 μm is inserted through the pores of the capillary 28, and the tip of the Au wire 24 is melted using, for example, an electric spark or the like, and the Au wire 24 is melted. 2 to 3 times the diameter of, for example, an 80 μm diameter Au ball 22 is formed.
reference).

【0031】次いで、半導体チップ10とキャピラリ2
8との位置合わせを行った後、このキャピラリ28から
先端部にAuボール22を形成したAuワイヤ24を下
方に100〜200μm程度送り出す(図3参照)。
Next, the semiconductor chip 10 and the capillary 2
After the alignment with No. 8, the Au wire 24 having the Au ball 22 formed at the tip thereof is sent out from the capillary 28 by about 100 to 200 μm downward (see FIG. 3).

【0032】次いで、キャピラリ28を下方に移動させ
て、Auボール22を半導体チップ10のチップ電極1
2に隣接する絶縁層14に接触させた後、キャピラリ2
8を横方向に移動させ、更に下方に移動させることによ
り、Auボール22を絶縁層14上に載置すると共に、
このAuボール22から延びているAuワイヤ24を変
形させる(図4参照)。
Next, the capillary 28 is moved downward, and the Au ball 22 is moved to the chip electrode 1 of the semiconductor chip 10.
After contacting the insulating layer 14 adjacent to the capillary 2
8 is moved laterally and further downward, thereby placing the Au ball 22 on the insulating layer 14 and
The Au wire 24 extending from the Au ball 22 is deformed (see FIG. 4).

【0033】次いで、通常のウェッジボンディング(we
dge bonding )法を用いてAuワイヤをリードフレーム
のインナーリード上に接続する場合と同様にして、例え
ば超音波併用熱圧着(thermo-sonic bonding)方式によ
り、Auボール22から延びているAuワイヤ24を半
導体チップ10のチップ電極12上に圧着する。こうし
て、チップ電極12に隣接する絶縁層14上に載置され
たAuボール22を、Auワイヤ24を介してチップ電
極12に電気的に接続する(図5参照)。
Next, the usual wedge bonding (we
The Au wire 24 extending from the Au ball 22 by, for example, a thermo-sonic bonding method using ultrasonic waves in the same manner as when the Au wire is connected to the inner lead of the lead frame using the dge bonding method. Is pressed onto the chip electrode 12 of the semiconductor chip 10. Thus, the Au ball 22 placed on the insulating layer 14 adjacent to the chip electrode 12 is electrically connected to the chip electrode 12 via the Au wire 24 (see FIG. 5).

【0034】次いで、回路配線基板16を用意する。こ
の回路配線基板16には、半導体チップ10との接続部
である基板電極18が配置されると共に、これらの基板
電極18以外の部分は絶縁層20によって覆われてい
る。そして、半導体チップ10を裏返しにし、この回路
配線基板16にフリップチップ実装する。即ち、裏返し
にした半導体チップ10のチップ電極12に隣接する絶
縁層14と回路配線基板16の基板電極18との間にA
uボール22を挟着して、このAuボール22下端を回
路配線基板16の基板電極18に接着させ、Auボール
22と基板電極18とを電気的に接続する。
Next, a circuit wiring board 16 is prepared. On the circuit wiring board 16, a substrate electrode 18 which is a connection portion with the semiconductor chip 10 is arranged, and portions other than the substrate electrode 18 are covered with an insulating layer 20. Then, the semiconductor chip 10 is turned upside down and flip-chip mounted on the circuit wiring board 16. That is, A is set between the insulating layer 14 adjacent to the chip electrode 12 of the inverted semiconductor chip 10 and the substrate electrode 18 of the circuit wiring substrate 16.
The u ball 22 is sandwiched, and the lower end of the Au ball 22 is adhered to the substrate electrode 18 of the circuit wiring board 16, and the Au ball 22 and the substrate electrode 18 are electrically connected.

【0035】なお、このとき、Auボール22は半導体
チップ10の絶縁層14と回路配線基板16の基板電極
18とによって僅かに圧縮されるものの、従来のように
キャピラリ28により所定の圧力でAuボール22自体
を押し潰してチップ電極12上に圧着するわけではない
ため、半導体チップ10と回路配線基板16との間に挟
着されたAuボール22は上記図2に示す形成直後の状
態に近い大きさに維持されており、このAuボール22
を介在させている半導体チップ10と回路配線基板16
との間隔は従来の場合よりも大きくなり、例えば60〜
70μmとなる(図6参照)。
At this time, the Au ball 22 is slightly compressed by the insulating layer 14 of the semiconductor chip 10 and the substrate electrode 18 of the circuit wiring board 16, but the Au ball 22 is pressed at a predetermined pressure by the capillary 28 as in the prior art. The Au ball 22 sandwiched between the semiconductor chip 10 and the circuit wiring board 16 has a size close to the state immediately after formation shown in FIG. The Au ball 22
Semiconductor chip 10 and circuit wiring board 16
Is larger than the conventional case, for example, 60 to
70 μm (see FIG. 6).

【0036】次いで、フリップチップ実装の信頼性を高
めるため、Auボール22を介在させている半導体チッ
プ10と回路配線基板16との間に、例えばアンダフィ
ルと呼ばれる樹脂26を注入して、半導体チップ10と
回路配線基板16との隙間を充填する。この際、半導体
チップ10と回路配線基板16との間隔が例えば60〜
70μmと従来の場合よりも大きくなっているため、樹
脂26の注入が容易になり、空隙なく充填される。こう
して、図1に示されるように、半導体チップ10が回路
配線基板16にフリップチップ実装され、半導体チップ
10のチップ電極12と回路配線基板16の基板電極1
8とがAuワイヤ24及びAuボール22を介して電気
的に接続されている半導体装置を作製する(図7参
照)。
Next, in order to enhance the reliability of flip-chip mounting, a resin 26 called, for example, an underfill is injected between the semiconductor chip 10 with the Au balls 22 interposed therebetween and the circuit wiring board 16 to thereby improve the reliability of the semiconductor chip. The gap between the circuit board 10 and the circuit wiring board 16 is filled. At this time, the distance between the semiconductor chip 10 and the circuit wiring board 16 is, for example, 60 to
Since it is 70 μm, which is larger than the conventional case, the resin 26 can be easily injected and filled without voids. Thus, as shown in FIG. 1, the semiconductor chip 10 is flip-chip mounted on the circuit wiring board 16, and the chip electrode 12 of the semiconductor chip 10 and the substrate electrode 1 of the circuit wiring board 16 are provided.
Then, a semiconductor device in which the semiconductor device 8 is electrically connected to the semiconductor device via the Au wire 24 and the Au ball 22 is manufactured (see FIG. 7).

【0037】以上のように、本実施形態によれば、Au
ワイヤ24の先端部に例えば直径80μmのAuボール
22を形成し、このAuボール22を半導体チップ10
のチップ電極12に隣接する絶縁層14上に載置した
後、裏返しにした半導体チップ10のチップ電極12に
隣接する絶縁層14と回路配線基板16の基板電極18
との間に挟着している。このことにより、従来のように
キャピラリ28により所定の圧力でAuボール22自体
を押し潰してチップ電極12上に圧着することがなくな
り、Auボール22を形成直後の大きさに近い状態で維
持することが可能になることから、Auボール22を介
在させている半導体チップ10と回路配線基板16との
間隔が例えば60〜70μmと、従来よりも大きくとる
ことが可能になるため、フリップチップ実装後の熱サイ
クル等に対する耐性が向上し、高い信頼性を得ることが
できる。
As described above, according to the present embodiment, Au
An Au ball 22 having a diameter of, for example, 80 μm is formed at the tip of the wire 24, and the Au ball 22 is attached to the semiconductor chip 10.
After being placed on the insulating layer 14 adjacent to the chip electrode 12 of the semiconductor chip 10, the insulating layer 14 adjacent to the chip electrode 12 of the inverted semiconductor chip 10 and the substrate electrode 18 of the circuit wiring board 16
And sandwiched between. As a result, the Au ball 22 itself is not crushed by the capillary 28 at a predetermined pressure by the capillary 28 and is pressed against the chip electrode 12 as in the related art, and the Au ball 22 is maintained in a state close to the size immediately after formation. Is possible, the distance between the semiconductor chip 10 with the Au ball 22 interposed therebetween and the circuit wiring board 16 can be set to, for example, 60 to 70 μm, which is larger than that in the related art. Resistance to thermal cycles and the like is improved, and high reliability can be obtained.

【0038】また、Auボール22を介在させている半
導体チップ10と回路配線基板16との間隔が従来より
も大きくなることから、半導体チップ10と回路配線基
板16との隙間への樹脂26の注入が容易になり、空隙
なく充填されるため、信頼性を向上することができる。
Since the distance between the semiconductor chip 10 with the Au balls 22 interposed therebetween and the circuit wiring board 16 is larger than before, the resin 26 is injected into the gap between the semiconductor chip 10 and the circuit wiring board 16. Is easily filled and filled without voids, so that reliability can be improved.

【0039】更に、Auボール22から延びているAu
ワイヤ24が半導体チップ10のチップ電極12上に圧
着されており、半導体チップ10のチップ電極12と回
路配線基板16の基板電極18とを電気的に接続する媒
体として、Auボール22の他にAuワイヤ24が存在
していることにより、半導体チップ10と回路配線基板
16との線膨張係数の差により発生する応力が吸収され
るため、フリップチップ実装後の熱サイクル等に対する
耐性が向上し、信頼性を更に向上することができる。
Further, the Au extending from the Au ball 22
A wire 24 is crimped on the chip electrode 12 of the semiconductor chip 10. As a medium for electrically connecting the chip electrode 12 of the semiconductor chip 10 and the substrate electrode 18 of the circuit wiring board 16, in addition to the Au ball 22, Au is used. The presence of the wires 24 absorbs the stress generated due to the difference in the coefficient of linear expansion between the semiconductor chip 10 and the circuit wiring board 16, so that the resistance to thermal cycles after flip-chip mounting is improved, and the reliability is improved. Properties can be further improved.

【0040】(第2の実施形態)図8は本発明の第2の
実施形態に係るフリップチップ実装された半導体装置を
示す断面図であり、図9〜図14はそれぞれ図8に示す
半導体装置の製造方法を説明するための工程断面図であ
る。なお、上記図1〜図7に示す半導体装置の構成要素
と同一の要素には同一の符号を付して説明を省略する。
(Second Embodiment) FIG. 8 is a sectional view showing a flip-chip mounted semiconductor device according to a second embodiment of the present invention, and FIGS. 9 to 14 each show the semiconductor device shown in FIG. FIG. 9 is a process cross-sectional view for describing the manufacturing method of the device. The same components as those of the semiconductor device shown in FIGS. 1 to 7 are denoted by the same reference numerals, and description thereof will be omitted.

【0041】図8に示されるように、所定の半導体素子
が形成されている半導体チップ10には、外部との接続
部であるチップ電極12が配置されると共に、これらの
チップ電極12以外の部分は絶縁層14によって覆われ
ている。また、この半導体チップ10がフリップチップ
実装される回路配線基板16には、半導体チップ10と
の接続部である基板電極18が配置されると共に、これ
らの基板電極18以外の部分は絶縁層20によって覆わ
れている。
As shown in FIG. 8, on a semiconductor chip 10 on which predetermined semiconductor elements are formed, chip electrodes 12 as connection parts with the outside are arranged, and portions other than these chip electrodes 12 are arranged. Are covered by the insulating layer 14. Further, on the circuit wiring board 16 on which the semiconductor chip 10 is flip-chip mounted, substrate electrodes 18 which are connection portions with the semiconductor chip 10 are arranged, and portions other than the substrate electrodes 18 are covered by an insulating layer 20. Covered.

【0042】そして、裏返しにされた半導体チップ10
のチップ電極12と回路配線基板16の基板電極18に
隣接する絶縁層20との間に、例えば直径80μmのA
uボール30が挟着されている。但し、このAuボール
22は、半導体チップ10のチップ電極12と回路配線
基板16の絶縁層20とによって僅かに圧縮されている
ため、このAuボール30を介在させている半導体チッ
プ10と回路配線基板16との間隔は例えば60〜70
μmとなっている。そして、このAuボール30上端が
半導体チップ10のチップ電極12に接着していると共
に、Auボール30から延びている例えば径30μmφ
のAuワイヤ32が回路配線基板16の基板電極18上
に圧着されている。
Then, the inverted semiconductor chip 10
Between the chip electrode 12 and the insulating layer 20 adjacent to the substrate electrode 18 of the circuit wiring board 16, for example, A having a diameter of 80 μm.
A u-ball 30 is clamped. However, since the Au ball 22 is slightly compressed by the chip electrode 12 of the semiconductor chip 10 and the insulating layer 20 of the circuit wiring board 16, the semiconductor chip 10 and the circuit wiring board The interval from 16 is, for example, 60 to 70
μm. The upper end of the Au ball 30 is adhered to the chip electrode 12 of the semiconductor chip 10 and extends from the Au ball 30, for example, with a diameter of 30 μmφ.
Au wire 32 is pressed on the board electrode 18 of the circuit wiring board 16.

【0043】こうして、半導体チップ10が回路配線基
板16にフリップチップ実装され、半導体チップ10の
チップ電極12と回路配線基板16の基板電極18とが
Auボール30及びAuワイヤ32を介して電気的に接
続されている。
Thus, the semiconductor chip 10 is flip-chip mounted on the circuit wiring board 16, and the chip electrode 12 of the semiconductor chip 10 and the substrate electrode 18 of the circuit wiring board 16 are electrically connected via the Au balls 30 and the Au wires 32. It is connected.

【0044】次に、図8に示す半導体装置の製造方法
を、図9〜図14の工程断面図を用いて説明する。先
ず、回路配線基板16を支持テーブル(図示せず)上に
固定する。この回路配線基板16には、半導体チップ1
0との接続部である基板電極18が配置されていると共
に、これらの基板電極18以外の部分は絶縁層20によ
って覆われている。
Next, a method of manufacturing the semiconductor device shown in FIG. 8 will be described with reference to the process sectional views of FIGS. First, the circuit wiring board 16 is fixed on a support table (not shown). The semiconductor chip 1 is provided on the circuit wiring board 16.
A substrate electrode 18 which is a connection portion with the substrate electrode 18 is arranged, and portions other than the substrate electrode 18 are covered with an insulating layer 20.

【0045】また、通常のボールボンディング法の場合
と同様にして、キャピラリ26の細孔に例えば径30μ
mφのAuワイヤ32を挿通した後、このAuワイヤ3
2の先端部を例えば電気スパーク等を用いて溶融し、A
uワイヤ32の径の2〜3倍の例えば直径80μmのA
uボール30を形成する(図9参照)。
In the same manner as in the normal ball bonding method, the pores of the capillary 26 have a diameter of, for example, 30 μm.
After inserting the Au wire 32 of mφ, the Au wire 3
2 is melted using, for example, an electric spark or the like.
A having a diameter of 80 μm, for example, two to three times the diameter of the u wire 32
The u-ball 30 is formed (see FIG. 9).

【0046】次いで、回路配線基板16とキャピラリ2
6との位置合わせを行った後、このキャピラリ26から
先端部にAuボール30を形成したAuワイヤ32を下
方に100〜200μm程度送り出す(図10参照)。
Next, the circuit wiring board 16 and the capillary 2
After the alignment with No. 6, the Au wire 32 having the Au ball 30 formed at the tip portion is sent out from the capillary 26 by about 100 to 200 μm downward (see FIG. 10).

【0047】次いで、キャピラリ26を下方に移動させ
て、Auボール30を回路配線基板16の基板電極18
に隣接する絶縁層20に接触させた後、キャピラリ26
を横方向に移動させ、更に下方に移動させることによ
り、Auボール30を絶縁層20上に載置すると共に、
このAuボール30から延びているAuワイヤ32を変
形させる(図11参照)。
Next, the capillary 26 is moved downward, and the Au ball 30 is moved to the substrate electrode 18 of the circuit wiring board 16.
After contacting the insulating layer 20 adjacent to the
Is moved laterally and further downward, thereby placing the Au ball 30 on the insulating layer 20 and
The Au wire 32 extending from the Au ball 30 is deformed (see FIG. 11).

【0048】次いで、通常のウェッジボンディング法を
用いてAuワイヤをリードフレームのインナーリード上
に接続する場合と同様にして、例えば超音波併用熱圧着
方式により、Auボール30から延びているAuワイヤ
32を回路配線基板16の基板電極18上に圧着する。
こうして、基板電極18に隣接する絶縁層20上に載置
されたAuボール30を、Auワイヤ32を介して基板
電極18に電気的に接続する(図12参照)。
Next, in the same manner as when an Au wire is connected to the inner lead of a lead frame by using a usual wedge bonding method, the Au wire 32 extending from the Au ball 30 by, for example, an ultrasonic combined thermocompression bonding method. Is pressed onto the board electrode 18 of the circuit wiring board 16.
Thus, the Au ball 30 placed on the insulating layer 20 adjacent to the substrate electrode 18 is electrically connected to the substrate electrode 18 via the Au wire 32 (see FIG. 12).

【0049】次いで、所定の半導体素子が形成されてい
る半導体チップ10を用意する。この半導体チップ10
には、外部との接続部であるチップ電極12が配置され
ると共に、これらのチップ電極12以外の部分は絶縁層
14によって覆われている。そして、この半導体チップ
10を裏返しにし、回路配線基板16にフリップチップ
実装する。即ち、裏返しにした半導体チップ10のチッ
プ電極12と回路配線基板16の基板電極18に隣接す
る絶縁層20との間にAuボール30を挟着して、この
Auボール30上端を半導体チップ10のチップ電極1
2に接着させ、Auボール30とチップ電極12とを電
気的に接続する。
Next, a semiconductor chip 10 on which a predetermined semiconductor element is formed is prepared. This semiconductor chip 10
Are provided with chip electrodes 12 which are connection portions with the outside, and portions other than the chip electrodes 12 are covered with an insulating layer 14. Then, the semiconductor chip 10 is turned upside down and flip-chip mounted on the circuit wiring board 16. That is, an Au ball 30 is sandwiched between the chip electrode 12 of the inverted semiconductor chip 10 and the insulating layer 20 adjacent to the substrate electrode 18 of the circuit wiring board 16, and the upper end of the Au ball 30 is placed on the semiconductor chip 10. Tip electrode 1
Then, the Au ball 30 and the chip electrode 12 are electrically connected.

【0050】なお、このとき、Auボール30は半導体
チップ10のチップ電極12と回路配線基板16の絶縁
層20とによって僅かに圧縮されるものの、従来のよう
にキャピラリ26により所定の圧力でAuボール30自
体を押し潰してチップ電極12上に圧着するわけではな
いため、半導体チップ10と回路配線基板16との間に
挟着されたAuボール30は上記図9に示す形成直後の
状態に近い大きさに維持されており、このAuボール3
0を介在させている半導体チップ10と回路配線基板1
6との間隔は従来の場合よりも大きくなり、例えば60
〜70μmとなる(図13参照)。
At this time, although the Au ball 30 is slightly compressed by the chip electrode 12 of the semiconductor chip 10 and the insulating layer 20 of the circuit wiring board 16, the Au ball 30 is pressed at a predetermined pressure by the capillary 26 as in the prior art. The Au ball 30 sandwiched between the semiconductor chip 10 and the circuit wiring board 16 has a size close to the state immediately after formation shown in FIG. This Au ball 3
Semiconductor chip 10 and circuit wiring board 1 interposed
6 is larger than the conventional case, for example, 60
7070 μm (see FIG. 13).

【0051】次いで、フリップチップ実装の信頼性を高
めるため、Auボール30を介在させている半導体チッ
プ10と回路配線基板16との間に、例えばアンダフィ
ルと呼ばれる樹脂26を注入して、半導体チップ10と
回路配線基板16との隙間を充填する。この際、半導体
チップ10と回路配線基板16との間隔が例えば60〜
70μmと従来の場合よりも大きくなっているため、樹
脂26の注入が容易になり、空隙なく充填される。
Next, in order to enhance the reliability of flip-chip mounting, a resin 26 called, for example, an underfill is injected between the semiconductor chip 10 with the Au balls 30 interposed therebetween and the circuit wiring board 16 so as to increase the reliability of the semiconductor chip. The gap between the circuit board 10 and the circuit wiring board 16 is filled. At this time, the distance between the semiconductor chip 10 and the circuit wiring board 16 is, for example, 60 to
Since it is 70 μm, which is larger than the conventional case, the resin 26 can be easily injected and filled without voids.

【0052】こうして、図8に示されるように、半導体
チップ10が回路配線基板16にフリップチップ実装さ
れ、半導体チップ10のチップ電極12と回路配線基板
16の基板電極18とがAuボール30及びAuワイヤ
32を介して電気的に接続されている半導体装置を作製
する(図14参照)。
In this way, as shown in FIG. 8, the semiconductor chip 10 is flip-chip mounted on the circuit wiring board 16, and the chip electrodes 12 of the semiconductor chip 10 and the substrate electrodes 18 of the circuit wiring board 16 are connected to the Au balls 30 and Au. A semiconductor device electrically connected via the wire 32 is manufactured (see FIG. 14).

【0053】以上のように、本実施形態によれば、Au
ワイヤ32の先端部に例えば直径80μmのAuボール
30を形成し、このAuボール30を回路配線基板16
の基板電極18に隣接する絶縁層20上に載置した後、
裏返しにした半導体チップ10のチップ電極12と回路
配線基板16の基板電極18に隣接する絶縁層20との
間に挟着している。このことにより、従来のようにキャ
ピラリ26により所定の圧力でAuボール30自体を押
し潰してチップ電極12上に圧着することがなくなり、
Auボール30を形成直後の大きさに近い状態で維持す
ることが可能になることから、Auボール30を介在さ
せている半導体チップ10と回路配線基板16との間隔
が例えば60〜70μmと、従来よりも大きくとること
が可能になるため、上記第1の実施形態の場合と同様
に、フリップチップ実装後の熱サイクル等に対する耐性
が向上し、高い信頼性を得ることができる。
As described above, according to the present embodiment, Au
An Au ball 30 having a diameter of, for example, 80 μm is formed at the tip of the wire 32, and the Au ball 30 is attached to the circuit wiring board 16
After being placed on the insulating layer 20 adjacent to the substrate electrode 18 of
It is sandwiched between the chip electrode 12 of the inverted semiconductor chip 10 and the insulating layer 20 adjacent to the substrate electrode 18 of the circuit wiring board 16. As a result, unlike the related art, the Au ball 30 itself is not crushed by the capillary 26 at a predetermined pressure to be pressed on the chip electrode 12, and
Since it becomes possible to maintain the Au ball 30 in a state close to the size immediately after formation, the distance between the semiconductor chip 10 and the circuit wiring board 16 with the Au ball 30 interposed therebetween is, for example, 60 to 70 μm, Since it can be larger than in the case of the first embodiment, the resistance to a thermal cycle or the like after flip-chip mounting is improved, and high reliability can be obtained.

【0054】また、Auボール30を介在させている半
導体チップ10と回路配線基板16との間隔が従来より
も大きくなることから、半導体チップ10と回路配線基
板16との隙間への樹脂26の注入が容易になり、空隙
なく充填されるため、上記第1の実施形態の場合と同様
に、信頼性を向上することができる。
Since the distance between the semiconductor chip 10 with the Au ball 30 interposed therebetween and the circuit wiring board 16 is larger than before, the resin 26 is injected into the gap between the semiconductor chip 10 and the circuit wiring board 16. Is easily filled and filled without voids, so that the reliability can be improved as in the case of the first embodiment.

【0055】また、Auボール30から延びているAu
ワイヤ32が回路配線基板16の基板電極18上に圧着
されており、半導体チップ10のチップ電極12と回路
配線基板16の基板電極18とを電気的に接続する媒体
として、Auボール30の他にAuワイヤ32が存在し
ていることにより、上記第1の実施形態の場合と同様
に、半導体チップ10と回路配線基板16との線膨張係
数の差により発生する応力が吸収されるため、フリップ
チップ実装後の熱サイクル等に対する耐性が向上し、信
頼性を更に向上することができる。
The Au extending from the Au ball 30
A wire 32 is crimped on the substrate electrode 18 of the circuit wiring board 16. As a medium for electrically connecting the chip electrode 12 of the semiconductor chip 10 and the substrate electrode 18 of the circuit wiring board 16, in addition to the Au ball 30, The presence of the Au wire 32 absorbs the stress generated due to the difference in linear expansion coefficient between the semiconductor chip 10 and the circuit wiring board 16 as in the case of the first embodiment. Resistance to a heat cycle or the like after mounting is improved, and reliability can be further improved.

【0056】[0056]

【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置及びその製造方法によれば、次のような効
果を奏することができる。即ち、請求項1に係る半導体
装置によれば、半導体チップのチップ電極に隣接する絶
縁層と回路配線基板の基板電極との間に金属ボールが挟
着されていることにより、この金属ボールを押し潰すこ
となく十分に大きいままの状態で維持することが可能に
なるため、この金属ボールが介在している半導体チップ
と回路配線基板との間隔が従来よりも大きくすることが
できる。従って、フリップチップ実装後の熱サイクル等
に対する耐性を向上させて、高い信頼性をもつ半導体装
置を実現することができる。
As described above, according to the semiconductor device and the method of manufacturing the same of the present invention, the following effects can be obtained. That is, according to the semiconductor device of the first aspect, since the metal ball is sandwiched between the insulating layer adjacent to the chip electrode of the semiconductor chip and the substrate electrode of the circuit wiring board, the metal ball is pressed. Since it is possible to maintain a sufficiently large state without crushing, the distance between the semiconductor chip in which the metal ball is interposed and the circuit wiring board can be made larger than before. Therefore, a semiconductor device having high reliability can be realized by improving the resistance to a thermal cycle or the like after flip-chip mounting.

【0057】また、この金属ボールから延びている金属
ワイヤが半導体チップのチップ電極上に圧着されてお
り、半導体チップのチップ電極と回路配線基板の基板電
極とを電気的に接続する媒体として、金属ボールの他に
金属ワイヤが存在していることにより、半導体チップと
回路配線基板との線膨張係数の差により発生する応力が
吸収されて、フリップチップ実装後の熱サイクル等に対
する信頼性を更に向上させることができる。
A metal wire extending from the metal ball is pressed on the chip electrode of the semiconductor chip, and a metal as a medium for electrically connecting the chip electrode of the semiconductor chip and the substrate electrode of the circuit wiring board. The presence of metal wires in addition to the balls absorbs the stress generated by the difference in the coefficient of linear expansion between the semiconductor chip and the circuit wiring board, further improving the reliability against thermal cycles after flip chip mounting Can be done.

【0058】また、請求項2に係る半導体装置によれ
ば、半導体チップのチップ電極と回路配線基板の基板電
極に隣接する絶縁層との間に金属ボールが挟着されてい
ることにより、この金属ボールを押し潰すことなく十分
に大きいままの状態で維持することが可能になるため、
この金属ボールを介在させている半導体チップと回路配
線基板との間隔が従来よりも大きくすることができる。
従って、上記請求項1に係る半導体装置の場合と同様
に、フリップチップ実装後の熱サイクル等に対する耐性
を向上させて、高い信頼性をもつ半導体装置を実現する
ことができる。
According to the semiconductor device of the present invention, since the metal ball is sandwiched between the chip electrode of the semiconductor chip and the insulating layer adjacent to the substrate electrode of the circuit wiring board, this metal Because it is possible to keep the ball large enough without crushing the ball,
The distance between the semiconductor chip and the circuit wiring board with the metal balls interposed therebetween can be made larger than before.
Therefore, similarly to the case of the semiconductor device according to the first aspect, it is possible to realize a semiconductor device having high reliability by improving resistance to a thermal cycle after flip-chip mounting.

【0059】また、この金属ボールから延びている金属
ワイヤが回路配線基板の基板電極上に圧着されており、
半導体チップのチップ電極と回路配線基板の基板電極と
を電気的に接続する媒体として、金属ボールの他に金属
ワイヤが存在していることにより、半導体チップと回路
配線基板との線膨張係数の差により発生する応力が吸収
されて、フリップチップ実装後の熱サイクル等に対する
信頼性を更に向上させることができる。
A metal wire extending from the metal ball is pressed on a substrate electrode of a circuit wiring board,
The presence of metal wires in addition to metal balls as a medium for electrically connecting the chip electrodes of the semiconductor chip and the substrate electrodes of the circuit wiring board causes a difference in the coefficient of linear expansion between the semiconductor chip and the circuit wiring board. As a result, the stress generated is absorbed, and the reliability against a thermal cycle or the like after flip-chip mounting can be further improved.

【0060】また、請求項3に係る半導体装置によれ
ば、金属ボールを介在させている半導体チップと回路配
線基板との間に所定の樹脂が充填されていることによ
り、半導体チップの回路配線基板へのフリップチップ実
装の信頼性を高くすることができる。
According to the semiconductor device of the third aspect, the predetermined resin is filled between the semiconductor chip having the metal balls and the circuit wiring board, so that the circuit wiring board of the semiconductor chip is filled. The reliability of flip-chip mounting on a semiconductor device can be increased.

【0061】また、請求項4に係る半導体装置の製造方
法によれば、金属ワイヤの先端部に所定の大きさの金属
ボールを形成し、裏返しにした半導体チップのチップ電
極に隣接する絶縁層と回路配線基板の基板電極との間に
この金属ボールを挟着することにより、従来のように所
定の圧力で金属ボール自体を押し潰してチップ電極上に
圧着することがなくなり、金属ボールを形成直後の状態
に近い十分に大きいままの状態で維持することが可能に
なるため、この金属ボールを介在させた半導体チップと
回路配線基板との間隔が従来よりも大きくとることが可
能になる。従って、フリップチップ実装後の熱サイクル
等に対する高い信頼性をもつ半導体装置を容易に作製す
ることができる。
According to the method of manufacturing a semiconductor device of the present invention, a metal ball of a predetermined size is formed at the tip of the metal wire, and the insulating layer adjacent to the chip electrode of the inverted semiconductor chip is formed. By sandwiching the metal ball between the circuit electrode and the substrate electrode, the metal ball itself is not crushed with a predetermined pressure and crimped onto the chip electrode as in the related art, and immediately after the metal ball is formed. Can be maintained in a sufficiently large state close to the state described above, so that the distance between the semiconductor chip with the metal balls interposed and the circuit wiring board can be made larger than before. Therefore, a semiconductor device having high reliability against a thermal cycle or the like after flip-chip mounting can be easily manufactured.

【0062】また、この金属ボールから延びている金属
ワイヤを半導体チップのチップ電極上に圧着し、半導体
チップのチップ電極と回路配線基板の基板電極とを電気
的に接続する媒体として金属ボールの他に金属ワイヤを
用いることにより、半導体チップと回路配線基板との線
膨張係数の差により発生する応力が吸収されるため、フ
リップチップ実装後の熱サイクル等に対する信頼性が更
に高くなる半導体装置を容易に作製することができる。
A metal wire extending from the metal ball is pressed onto a chip electrode of a semiconductor chip, and a metal ball is used as a medium for electrically connecting the chip electrode of the semiconductor chip and the substrate electrode of the circuit wiring board. By using metal wires, the stress generated due to the difference in the coefficient of linear expansion between the semiconductor chip and the circuit wiring board is absorbed, so that a semiconductor device with higher reliability against thermal cycling after flip chip mounting can be easily manufactured. Can be manufactured.

【0063】また、請求項5に係る半導体装置の製造方
法によれば、金属ワイヤの先端部に所定の大きさの金属
ボールを形成し、裏返しにした半導体チップのチップ電
極と回路配線基板の基板電極に隣接する絶縁層との間に
この金属ボールを挟着することにより、従来のように所
定の圧力で金属ボール自体を押し潰してチップ電極上に
圧着することがなくなり、金属ボールを形成直後の状態
に近い十分に大きいままの状態で維持することが可能に
なるため、この金属ボールを介在させた半導体チップと
回路配線基板との間隔が従来よりも大きくとることが可
能になる。従って、上記請求項4に係る半導体装置の製
造方法の場合と同様に、フリップチップ実装後の熱サイ
クル等に対する高い信頼性をもつ半導体装置を容易に作
製することができる。
According to the method of manufacturing a semiconductor device of the fifth aspect, a metal ball of a predetermined size is formed at the tip of a metal wire, and the chip electrode of the inverted semiconductor chip and the substrate of the circuit wiring board are turned upside down. By sandwiching this metal ball between the insulating layer adjacent to the electrode, the metal ball itself is not crushed at a predetermined pressure and crimped onto the chip electrode as in the related art, and immediately after the metal ball is formed. Can be maintained in a sufficiently large state close to the state described above, so that the distance between the semiconductor chip with the metal balls interposed and the circuit wiring board can be made larger than before. Therefore, as in the case of the method of manufacturing a semiconductor device according to the fourth aspect, it is possible to easily manufacture a semiconductor device having high reliability against a heat cycle after flip-chip mounting.

【0064】また、この金属ボールから延びている金属
ワイヤを回路配線基板の基板電極上に圧着し、半導体チ
ップのチップ電極と回路配線基板の基板電極とを電気的
に接続する媒体として金属ボールの他に金属ワイヤを用
いることにより、半導体チップと回路配線基板との線膨
張係数の差により発生する応力が吸収されるため、上記
請求項4に係る半導体装置の製造方法の場合と同様に、
フリップチップ実装後の熱サイクル等に対する信頼性が
更に高くなる半導体装置を容易に作製することができ
る。
A metal wire extending from the metal ball is pressed onto a substrate electrode of the circuit wiring board, and the metal ball is used as a medium for electrically connecting the chip electrode of the semiconductor chip and the substrate electrode of the circuit wiring board. Since the stress generated due to the difference in linear expansion coefficient between the semiconductor chip and the circuit wiring board is absorbed by using other metal wires, as in the case of the method of manufacturing a semiconductor device according to claim 4,
It is possible to easily manufacture a semiconductor device having higher reliability against a thermal cycle or the like after flip-chip mounting.

【0065】また、請求項6に係る半導体装置の製造方
法は、前記金属ボールを介在させている半導体チップと
回路配線基板絶縁層との間に所定の樹脂を充填する工程
を有することにより、半導体チップの回路配線基板への
フリップチップ実装の信頼性を高くすることができると
共に、金属ボールを介在させている半導体チップと回路
配線基板との間隔が従来よりも大きくなることから、半
導体チップと回路配線基板との隙間への樹脂の充填が容
易になるため、スループットの向上及び信頼性の更なる
向上を実現することができる。
A method of manufacturing a semiconductor device according to a sixth aspect of the present invention includes a step of filling a predetermined resin between a semiconductor chip having the metal balls interposed therein and a circuit wiring board insulating layer. The reliability of flip-chip mounting of the chip on the circuit wiring board can be increased, and the distance between the semiconductor chip and the circuit wiring board with the metal balls interposed becomes larger than before, so that the semiconductor chip and the circuit Since it is easy to fill the gap with the wiring board with the resin, it is possible to improve the throughput and further improve the reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係るフリップチップ
実装された半導体装置を示す断面図である。
FIG. 1 is a cross-sectional view illustrating a flip-chip mounted semiconductor device according to a first embodiment of the present invention.

【図2】図1に示す半導体装置の製造方法を説明するた
めの工程断面図(その1)である。
FIG. 2 is a process sectional view (part 1) for describing the method for manufacturing the semiconductor device shown in FIG. 1;

【図3】図1に示す半導体装置の製造方法を説明するた
めの工程断面図(その2)である。
FIG. 3 is a process sectional view (part 2) for describing the method for manufacturing the semiconductor device shown in FIG. 1;

【図4】図1に示す半導体装置の製造方法を説明するた
めの工程断面図(その3)である。
FIG. 4 is a process sectional view (part 3) for describing the method for manufacturing the semiconductor device shown in FIG.

【図5】図1に示す半導体装置の製造方法を説明するた
めの工程断面図(その4)である。
FIG. 5 is a process sectional view (part 4) for describing the method for manufacturing the semiconductor device shown in FIG.

【図6】図1に示す半導体装置の製造方法を説明するた
めの工程断面図(その5)である。
FIG. 6 is a process sectional view (part 5) for describing the method for manufacturing the semiconductor device shown in FIG.

【図7】図1に示す半導体装置の製造方法を説明するた
めの工程断面図(その6)である。
FIG. 7 is a process sectional view (part 6) for describing the method for manufacturing the semiconductor device shown in FIG.

【図8】本発明の第2の実施形態に係るフリップチップ
実装された半導体装置を示す断面図である。
FIG. 8 is a cross-sectional view illustrating a flip-chip mounted semiconductor device according to a second embodiment of the present invention.

【図9】図8に示す半導体装置の製造方法を説明するた
めの工程断面図(その1)である。
FIG. 9 is a process sectional view (part 1) for describing the method for manufacturing the semiconductor device shown in FIG. 8;

【図10】図8に示す半導体装置の製造方法を説明する
ための工程断面図(その2)である。
FIG. 10 is a process sectional view (part 2) for describing the method for manufacturing the semiconductor device shown in FIG.

【図11】図8に示す半導体装置の製造方法を説明する
ための工程断面図(その3)である。
FIG. 11 is a process sectional view (part 3) for describing the method for manufacturing the semiconductor device shown in FIG.

【図12】図8に示す半導体装置の製造方法を説明する
ための工程断面図(その4)である。
FIG. 12 is a process sectional view (part 4) for describing the method for manufacturing the semiconductor device shown in FIG.

【図13】図8に示す半導体装置の製造方法を説明する
ための工程断面図(その5)である。
13 is a process sectional view (part 5) for describing the method for manufacturing the semiconductor device shown in FIG.

【図14】図8に示す半導体装置の製造方法を説明する
ための工程断面図(その6)である。
FIG. 14 is a process sectional view (part 6) for describing the method for manufacturing the semiconductor device shown in FIG.

【図15】従来のフリップチップ実装法を説明するため
の工程断面図(その1)である。
FIG. 15 is a process sectional view (part 1) for describing a conventional flip-chip mounting method.

【図16】従来のフリップチップ実装法を説明するため
の工程断面図(その2)である。
FIG. 16 is a process sectional view (part 2) for describing the conventional flip-chip mounting method.

【図17】従来のフリップチップ実装法を説明するため
の工程断面図(その3)である。
FIG. 17 is a process sectional view (part 3) for describing the conventional flip-chip mounting method.

【図18】従来のフリップチップ実装法を説明するため
の工程断面図(その4)である。
FIG. 18 is a process sectional view (part 4) for describing the conventional flip-chip mounting method.

【符号の説明】[Explanation of symbols]

10…半導体チップ、12…チップ電極、14…絶縁
層、16…回路配線基板、18…基板電極、20…絶縁
層、22…Auボール、24…Auワイヤ、26…樹
脂、28…キャピラリ、30…Auボール、32…Au
ワイヤ、40…キャピラリ、42…金属ワイヤ、44…
半導体チップ、46…チップ電極、48…バンプ、50
…小突起部、52…回路配線基板、54…基板電極、5
6…導電性樹脂、58…樹脂。
DESCRIPTION OF SYMBOLS 10 ... Semiconductor chip, 12 ... Chip electrode, 14 ... Insulating layer, 16 ... Circuit wiring board, 18 ... Board electrode, 20 ... Insulating layer, 22 ... Au ball, 24 ... Au wire, 26 ... Resin, 28 ... Capillary, 30 ... Au ball, 32 ... Au
Wire, 40: Capillary, 42: Metal wire, 44:
Semiconductor chip, 46: chip electrode, 48: bump, 50
... small projections, 52 ... circuit wiring board, 54 ... board electrodes, 5
6 ... conductive resin, 58 ... resin.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップが回路配線基板にフリップ
チップ実装されている半導体装置であって、 前記半導体チップのチップ電極に隣接する絶縁層と前記
回路配線基板の基板電極との間に、所定の大きさの金属
ボールが挟着されており、前記金属ボールの下端が、前
記回路配線基板の前記基板電極に接着されていると共
に、前記金属ボールから延びている金属ワイヤが、前記
半導体チップの前記チップ電極上に圧着されていること
を特徴とする半導体装置。
1. A semiconductor device in which a semiconductor chip is flip-chip mounted on a circuit wiring board, wherein a predetermined distance is provided between an insulating layer adjacent to a chip electrode of the semiconductor chip and a substrate electrode of the circuit wiring board. A metal ball having a size is sandwiched, and a lower end of the metal ball is adhered to the substrate electrode of the circuit wiring board, and a metal wire extending from the metal ball is provided on the semiconductor chip. A semiconductor device being crimped on a chip electrode.
【請求項2】 半導体チップが回路配線基板にフリップ
チップ実装されている半導体装置であって、 前記半導体チップのチップ電極と前記回路配線基板の基
板電極に隣接する絶縁層との間に、所定の大きさの金属
ボールが挟着されており、前記金属ボールの上端が、前
記半導体チップの前記チップ電極に接着されていると共
に、前記金属ボールから延びている金属ワイヤが、前記
回路配線基板の前記基板電極上に圧着されていることを
特徴とする半導体装置。
2. A semiconductor device in which a semiconductor chip is flip-chip mounted on a circuit wiring board, wherein a predetermined distance is provided between a chip electrode of the semiconductor chip and an insulating layer adjacent to the substrate electrode of the circuit wiring board. A metal ball of a size is sandwiched, and an upper end of the metal ball is adhered to the chip electrode of the semiconductor chip, and a metal wire extending from the metal ball is connected to the metal wiring of the circuit wiring board. A semiconductor device which is crimped on a substrate electrode.
【請求項3】 請求項1又は2に記載の半導体装置にお
いて、 前記金属ボールを介在させている前記半導体チップと前
記回路配線基板との間に、所定の樹脂が充填されている
ことを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein a predetermined resin is filled between the semiconductor chip having the metal balls interposed and the circuit wiring board. Semiconductor device.
【請求項4】半導体チップを回路配線基板にフリップチ
ップ実装する半導体装置の製造方法であって、 金属ワイヤの先端を溶融させて、所定の大きさの金属ボ
ールを形成する第1の工程と、 前記金属ボールを前記半導体チップのチップ電極に隣接
する絶縁層上に載置すると共に、前記金属ボールから延
びている前記金属ワイヤを前記チップ電極上に圧着する
第2の工程と、 前記半導体チップを裏返しにして、前記半導体チップの
前記チップ電極に隣接する前記絶縁層と前記回路配線基
板の基板電極との間に前記金属ボールを挟着し、前記金
属ボールの下端を前記回路配線基板の前記基板電極に接
着する第3の工程と、 を有することを特徴とする半導体装置の製造方法。
4. A method of manufacturing a semiconductor device in which a semiconductor chip is flip-chip mounted on a circuit wiring board, wherein a first step of melting a tip of a metal wire to form a metal ball of a predetermined size; A second step of placing the metal ball on an insulating layer adjacent to a chip electrode of the semiconductor chip and crimping the metal wire extending from the metal ball onto the chip electrode; The metal ball is sandwiched between the insulating layer adjacent to the chip electrode of the semiconductor chip and the substrate electrode of the circuit wiring substrate, and a lower end of the metal ball is placed on the substrate of the circuit wiring substrate. A method of manufacturing a semiconductor device, comprising: a third step of bonding to an electrode.
【請求項5】半導体チップを回路配線基板にフリップチ
ップ実装する半導体装置の製造方法であって、 金属ワイヤの先端を溶融させて、所定の大きさの金属ボ
ールを形成する第1の工程と、 前記金属ボールを前記回路配線基板の基板電極に隣接す
る絶縁層上に載置すると共に、前記金属ボールから延び
ている前記金属ワイヤを前記基板電極上に圧着する第2
の工程と、 前記半導体チップを裏返しにして、前記半導体チップの
チップ電極と前記回路配線基板の前記基板電極に隣接す
る前記絶縁層との間に前記金属ボールを挟着し、前記金
属ボールの上端を前記半導体チップの前記チップ電極に
接着する第3の工程と、 を有することを特徴とする半導体装置の製造方法。
5. A method of manufacturing a semiconductor device in which a semiconductor chip is flip-chip mounted on a circuit wiring board, comprising: a first step of melting a tip of a metal wire to form a metal ball of a predetermined size; A second step of placing the metal ball on an insulating layer adjacent to the substrate electrode of the circuit wiring board and pressing the metal wire extending from the metal ball onto the substrate electrode;
Turning the semiconductor chip upside down, clamping the metal ball between a chip electrode of the semiconductor chip and the insulating layer adjacent to the substrate electrode of the circuit wiring board, and an upper end of the metal ball Bonding a semiconductor chip to the chip electrode of the semiconductor chip.
【請求項6】 請求項4又は5に記載の半導体装置の製
造方法において、 前記金属ボールを介在させている前記半導体チップと前
記回路配線基板との間に、所定の樹脂を充填する工程を
有することを特徴とする半導体装置の製造方法。
6. The method for manufacturing a semiconductor device according to claim 4, further comprising a step of filling a predetermined resin between the semiconductor chip having the metal balls interposed therebetween and the circuit wiring board. A method for manufacturing a semiconductor device, comprising:
JP9268271A 1997-10-01 1997-10-01 Semiconductor device and its manufacture Pending JPH11111770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9268271A JPH11111770A (en) 1997-10-01 1997-10-01 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9268271A JPH11111770A (en) 1997-10-01 1997-10-01 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH11111770A true JPH11111770A (en) 1999-04-23

Family

ID=17456254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9268271A Pending JPH11111770A (en) 1997-10-01 1997-10-01 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH11111770A (en)

Similar Documents

Publication Publication Date Title
JP3115155B2 (en) Semiconductor device and manufacturing method thereof
US6316838B1 (en) Semiconductor device
US20020093108A1 (en) Flip chip packaged semiconductor device having double stud bumps and method of forming same
US5672912A (en) Resin-sealed type semiconductor device and method for manufacturing the same
JPH1140694A (en) Semiconductor package, and semiconductor device and their manufacture
JPH1145954A (en) Method and structure for flip-chip connection and electronic device employing it
JP3593833B2 (en) Semiconductor device
JP3702062B2 (en) Pressure sensor device
JPH09162230A (en) Electronic circuit device and its manufacturing method
JP3981817B2 (en) Manufacturing method of semiconductor device
JPH0997815A (en) Flip-chip junction method and semiconductor package to be obtained thereby
JP2000022300A (en) Wiring board and electronic unit
JP3519924B2 (en) Semiconductor device structure and method of manufacturing the same
JPH11111770A (en) Semiconductor device and its manufacture
KR20010017143A (en) Stacked flip chip package using carrier tape
JP2005353854A (en) Wiring board and semiconductor device using the same
JP3292097B2 (en) Semiconductor device and manufacturing method thereof
JP3696360B2 (en) Semiconductor device
JPH10335386A (en) Semiconductor mounting method
JP2000277559A (en) Semiconductor package and manufacture thereof
JP3348973B2 (en) Semiconductor device
JPH11204572A (en) Mounting structure of semiconductor device and manufacture thereof
JP2004111695A (en) Semiconductor device and its manufacturing method
JPH10256306A (en) Preparation of circuit board
JP2002299374A (en) Semiconductor device and its manufacturing method