JP3292097B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3292097B2 JP3292097B2 JP20126697A JP20126697A JP3292097B2 JP 3292097 B2 JP3292097 B2 JP 3292097B2 JP 20126697 A JP20126697 A JP 20126697A JP 20126697 A JP20126697 A JP 20126697A JP 3292097 B2 JP3292097 B2 JP 3292097B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- support
- adhesive
- lead portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体チップの主面
上にインナーリードが延在するＬＯＣ（リード・オン・
チップ）構造を有する半導体装置およびその製造方法に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a LOC (lead-on-type) in which inner leads extend on a main surface of a semiconductor chip.
The present invention relates to a semiconductor device having a (chip) structure and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】近年、主としてメモリーチップなどに代
表される半導体チップのパッケージング技術としては、
リードフレームのインナーリード部が半導体チップの主
面上に延在し、そのリード部と半導体チップ主面とを接
着して固定し、半導体チップを支持するダイパッドをな
くした、いわゆるＬＯＣ技術が開発されている。従来の
ＬＯＣ型の半導体装置としては、半導体チップ主面とイ
ンナーリード部の一部とを絶縁テープを介して接着して
固定するものがあるが、最近は半導体チップの側面部分
をリードにより支持固定するタイプのＬＯＣ型半導体装
置も開発されている。2. Description of the Related Art In recent years, as a semiconductor chip packaging technology mainly represented by a memory chip, etc.,
The so-called LOC technology has been developed in which the inner lead portion of the lead frame extends on the main surface of the semiconductor chip, and the lead portion and the main surface of the semiconductor chip are bonded and fixed, and the die pad for supporting the semiconductor chip is eliminated. ing. As a conventional LOC type semiconductor device, there is a semiconductor device in which a main surface of a semiconductor chip and a part of an inner lead portion are bonded and fixed via an insulating tape, but recently, a side portion of a semiconductor chip is supported and fixed by a lead. LOC type semiconductor devices have been developed.
【０００３】以下、従来のＬＯＣ型の半導体装置につい
て図面を参照しながら説明する。図１２は従来の半導体
チップ側面支持型の半導体装置を示す平面図であり、樹
脂封止後のリードフレーム状態での構造を示している。
図１３は同様に半導体チップ側面支持型の半導体装置を
示す断面図であり、図１２のＡ−Ａ１箇所の断面図であ
る。なお、図１２においては、内部構成を示すために封
止樹脂を省略し、封止樹脂の領域を破線で示している。Hereinafter, a conventional LOC type semiconductor device will be described with reference to the drawings. FIG. 12 is a plan view showing a conventional semiconductor device of a semiconductor chip side support type, showing a structure in a lead frame state after resin sealing.
FIG. 13 is also a cross-sectional view showing a semiconductor device of a semiconductor chip side-surface support type, and is a cross-sectional view taken along a line AA1 in FIG. In FIG. 12, the sealing resin is omitted to show the internal configuration, and the region of the sealing resin is indicated by broken lines.
【０００４】図示するように、半導体チップ１は対向す
る両側面をリードフレーム２の支持リード部３により、
接着剤４を介して支持されている。そして半導体チップ
１の主面にはリードフレーム２のインナーリード部５が
延在し、半導体チップ１上の電極パッド６とインナーリ
ード部５の先端部とは金属細線７により電気的に接続さ
れている。そして半導体チップ１を含む外囲は封止樹脂
８により封止されているものである。また、支持リード
部３は、半導体チップ１の側面を接着剤４を介して支持
する部位である支持部９と、その支持部９を保持する吊
り部１０とにより構成されているものであり、吊り部１
０は２本のリードよりなるものである。そして支持部９
が半導体チップ１の側面に当接するように、吊り部１０
の途中で折り曲げられて、接着剤４により支持部９と半
導体チップ１を支持、固定しているものである。なお、
アウターリード部１１は封止樹脂８により外囲を封止し
た際に封止樹脂８より突出して、外部端子となるもので
ある。[0004] As shown in the figure, a semiconductor chip 1 has opposite side surfaces which are supported by supporting lead portions 3 of a lead frame 2.
It is supported via an adhesive 4. The inner lead portion 5 of the lead frame 2 extends on the main surface of the semiconductor chip 1, and the electrode pad 6 on the semiconductor chip 1 and the tip end of the inner lead portion 5 are electrically connected by a thin metal wire 7. I have. The outer periphery including the semiconductor chip 1 is sealed with a sealing resin 8. Further, the support lead portion 3 includes a support portion 9 which is a portion for supporting the side surface of the semiconductor chip 1 via the adhesive 4 and a hanging portion 10 for holding the support portion 9. Hanging part 1
0 is composed of two leads. And support 9
So that the hanging portions 10 abut against the side surfaces of the semiconductor chip 1.
And the supporting part 9 and the semiconductor chip 1 are supported and fixed by the adhesive 4. In addition,
The outer lead portion 11 protrudes from the sealing resin 8 when the outer periphery is sealed with the sealing resin 8 and serves as an external terminal.
【０００５】以上、従来の半導体装置は、半導体チップ
１の側面部分をリードフレーム２に設けた支持リード部
３により支持固定し、外囲を封止してなるものであっ
た。As described above, in the conventional semiconductor device, the side portion of the semiconductor chip 1 is supported and fixed by the support lead portion 3 provided on the lead frame 2, and the outer periphery is sealed.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら従来の半
導体装置の構成では、以下に示す課題があった。However, the configuration of the conventional semiconductor device has the following problems.
【０００７】まず、半導体チップの側面を支持リード部
によって支持、固定している構造であるが、半導体チッ
プの側面と支持リード部の先端部（支持部）とは接触し
ており、支持リード部が半導体チップ側面を押さえ、そ
の状態で接着剤で固定しているので、実質的に半導体チ
ップの側面に接触する支持リード部および接着剤の面積
が少なく、半導体チップに対する支持力としては低いも
のであった。そのため、半導体チップの外囲を封止樹脂
で封止し、その熱応力により半導体チップ、支持リード
部がストレスを受けた場合、半導体チップと支持リード
部とが剥離を起こし、信頼性が低下するという課題があ
った。また封止樹脂で外囲を封止する前であっても、半
導体チップを支持リード部で支持して次の工程、例えば
金属細線による接続工程（ワイヤーボンディング工程）
に移行する際の搬送時の外的な応力によっても、支持力
が弱いため、半導体チップと支持リード部とが外れると
いう課題があった。First, the side surface of the semiconductor chip is supported and fixed by the supporting lead portion. However, the side surface of the semiconductor chip and the tip portion (supporting portion) of the supporting lead portion are in contact with each other. Presses the side of the semiconductor chip and fixes it with an adhesive in that state, so the area of the support lead portion and the adhesive that substantially contact the side of the semiconductor chip is small, and the supporting force for the semiconductor chip is low. there were. Therefore, when the semiconductor chip and the support lead are stressed by the thermal stress, the semiconductor chip and the support lead are separated from each other and the reliability is reduced. There was a problem that. In addition, even before the outer periphery is sealed with the sealing resin, the semiconductor chip is supported by the supporting lead portion and the next step, for example, a connection step using a thin metal wire (wire bonding step)
There has been a problem that the semiconductor chip and the support lead portion are separated because of a weak supporting force due to an external stress at the time of transfer at the time of transfer to the semiconductor device.
【０００８】また半導体チップの側面と支持リード部と
は接着剤により固定されているが、接着剤の半導体チッ
プ側面に対する面積が小さいため、半導体チップと支持
リードとの間に弾力性がなく、チップ支持の安定性に欠
ける構造であった。Further, the side surface of the semiconductor chip and the support lead are fixed by an adhesive. However, since the area of the adhesive with respect to the side surface of the semiconductor chip is small, there is no elasticity between the semiconductor chip and the support lead. The structure lacked support stability.
【０００９】さらに従来の支持リード部は、吊り部を折
り曲げて、支持部を半導体チップの側面に当接させるも
のであるが、その折り曲げ角度いかんによっては、支持
強度のバラツキが発生するという課題もあった。Further, the conventional support lead portion is such that the suspension portion is bent so that the support portion is brought into contact with the side surface of the semiconductor chip. However, depending on the bending angle, there is a problem that the support strength varies. there were.
【００１０】本発明は前記従来の課題を解決するもので
あり、半導体チップ側面を支持する構造の半導体装置に
おいて、半導体チップの側面とその側面を支持する支持
リードとの間の構成に着目し、チップ支持強度を向上さ
せ、半導体装置製品の信頼性向上を実現できる半導体装
置およびその製造方法を提供することを目的とする。The present invention solves the above-mentioned conventional problems. In a semiconductor device having a structure for supporting a side surface of a semiconductor chip, attention is paid to a structure between a side surface of the semiconductor chip and a support lead for supporting the side surface. It is an object of the present invention to provide a semiconductor device capable of improving chip support strength and realizing improvement in reliability of a semiconductor device product, and a method for manufacturing the same.
【００１１】[0011]
【課題を解決するための手段】前記課題を解決するため
に本発明の半導体装置は、半導体チップと、その半導体
チップの側面を接着剤を介して支持する第１のリード部
と、半導体チップの主面上に延在した第２のリード部
と、半導体チップとその第２のリード部とを電気的に接
続する手段と、半導体チップと第１のリード部および第
２のリード部とを封止している封止樹脂と、封止樹脂よ
り露出した第３のリード部とよりなる半導体装置であっ
て、半導体チップの側面を支持する第１のリードは、５
０度〜７５度の範囲の角度で折れ曲がって半導体チップ
を支持し、半導体チップの側面を接着剤を介して支持す
る第１のリードと支持される半導体チップ側面との間隔
は、１００［μｍ］〜３００［μｍ］の間隔が形成され
て接着剤により支持され、接着剤は半導体チップの側面
全面にわたって形成されているものである。また、半導
体チップの主面に延在した第２のリード部と半導体チッ
プの主面との間には、封止樹脂中のフィラーよりも大き
な間隔が形成されているものである。また、半導体チッ
プの側面を接着剤を介して支持する第１のリードの先端
部は半導体チップ底面より突出し、その突出部分と半導
体チップ底面との間に接着剤のフィレットが形成されて
いるものである。According to the present invention, there is provided a semiconductor device comprising: a semiconductor chip; a first lead portion for supporting a side surface of the semiconductor chip via an adhesive; A second lead extending on the main surface, means for electrically connecting the semiconductor chip to the second lead, and sealing the semiconductor chip with the first lead and the second lead. A semiconductor device including a sealing resin that is stopped and a third lead portion exposed from the sealing resin, wherein the first lead supporting the side surface of the semiconductor chip has a height of 5 mm.
Bent at an angle in the range of 0 to 75 degrees to support the semiconductor chip, the distance between the semiconductor chip side surface which is supported a first lead for supporting a side surface of the semi-conductor chip via the adhesive, 100 [[mu] m ] To 300 [μm] are formed and supported by an adhesive.
It is formed over the entire surface . Further, an interval larger than the filler in the sealing resin is formed between the second lead portion extending on the main surface of the semiconductor chip and the main surface of the semiconductor chip . Also, the tip portion of the first lead which supports via an adhesive side of the semiconductor chip which fillet of adhesive is formed between the protruding than the semiconductor chip bottom, and the projecting portion and the semiconductor chip bottom surface It is.
【００１２】また本発明の半導体装置の製造方法におい
ては、半導体チップを支持するのに用いる複数の第１の
リード部と、半導体チップと電気的な接続をするための
複数のインナーリード部と、そのインナーリード部と接
続した複数のアウターリード部とを有するリードフレー
ムに対して、第１のリード部を５０度〜７５度の角度で
折り曲げる工程と、その折り曲げた第１のリード部と半
導体チップ側面との間に１００［μｍ］〜３００［μ
ｍ］の間隔を形成して、その間隔の折り曲げ部側から接
着剤を供給して半導体チップを第１のリードで支持する
工程と、半導体チップとインナーリード部とを電気的に
接続する工程と、アウターリード部を露出させて半導体
チップの外囲を封止樹脂で封止する工程とよりなるもの
である。Further, in the method of manufacturing a semiconductor device according to the present invention, a plurality of first leads used for supporting the semiconductor chip, a plurality of inner leads for electrically connecting the semiconductor chip, A step of bending the first lead portion at an angle of 50 to 75 degrees with respect to a lead frame having a plurality of outer lead portions connected to the inner lead portion, and the bent first lead portion and the semiconductor chip 100 [μm] to 300 [μ] between the side
m], and a step of supplying a bonding agent from the bent portion side of the interval to support the semiconductor chip with the first lead, and electrically connecting the semiconductor chip and the inner lead portion. And a step of exposing the outer lead portions and sealing the outer periphery of the semiconductor chip with a sealing resin.
【００１３】前記構成の通り、半導体チップの側面を接
着剤を介して支持する第１リードの折れ曲がり角度を５
０度〜７５度の範囲としており、また第１のリード部と
支持される半導体チップ側面との間隔は、１００［μ
ｍ］〜３００［μｍ］の間隔が形成されて、その間隔に
接着剤が充填することにより支持されているので、半導
体チップ側面とそれを支持する第１のリード部とは直接
には当接するものではなく、半導体チップの外囲を封止
樹脂で封止し、その熱応力により半導体チップ、第１の
リード部がストレスを受けても弾力性があるため、半導
体チップと第１のリード部とが剥離を起こすことはなく
なる。すなわち、５０度〜７５度の折れ曲がり角度、半
導体チップ側面と第１のリード部との間隔は、半導体チ
ップと第１のリードとの間のストレスを緩和するのに必
要な角度である。さらに、半導体チップの側面を接着剤
を介して支持する第１のリードの先端部は半導体チップ
底面より突出し、その突出部分と半導体チップ底面との
間に接着剤のフィレットが形成されているので、そのフ
ィレットにより半導体チップを支持する支持力が強化さ
れ、安定したチップ支持が行われるものである。As described above, the bending angle of the first lead supporting the side surface of the semiconductor chip via the adhesive is set to 5 degrees.
The distance between the first lead portion and the side surface of the semiconductor chip supported is 100 [μm].
m] to 300 [μm] are formed and are supported by filling the gap with an adhesive, so that the side surface of the semiconductor chip directly contacts the first lead portion supporting the semiconductor chip. However, since the semiconductor chip and the first lead portion are resilient even when the semiconductor chip and the first lead portion are stressed by the thermal stress, the semiconductor chip and the first lead portion are sealed. Does not peel off. That is, the bending angle of 50 degrees to 75 degrees and the distance between the side surface of the semiconductor chip and the first lead portion are angles necessary to reduce the stress between the semiconductor chip and the first lead. Further, the tip of the first lead supporting the side surface of the semiconductor chip via an adhesive projects from the bottom surface of the semiconductor chip, and a fillet of the adhesive is formed between the projecting portion and the bottom surface of the semiconductor chip. The support force for supporting the semiconductor chip is enhanced by the fillet, and stable chip support is performed.
【００１４】なお、本発明は、半導体チップを支持する
リードの折り曲げ角度の条件設定ではなく、その折り曲
げ角度に加えて、半導体チップと支持するリードとの間
に特徴的に間隔をもって、接着剤を介して接着すること
を特徴とするものであり、支持するリードは半導体チッ
プの側面には接触しておらず、接着剤のみが介在するこ
とにより、チップ／リード間に弾力性を生じさせ、チッ
プとリードとの剥離、外れを解消できるものである。し
たがって、単なる本発明は、半導体チップを支持するリ
ードの折り曲げ角度や間隔の条件設定ではなく、チップ
／リード間の弾力性に着目して諸課題を解決しようとす
るものである。It should be noted that the present invention does not set the bending angle of the lead for supporting the semiconductor chip, but instead applies the adhesive with a characteristic interval between the semiconductor chip and the supporting lead in addition to the bending angle. The semiconductor device is characterized in that the supporting leads are not in contact with the side surfaces of the semiconductor chip, and only the adhesive intervenes to generate elasticity between the chip and the lead, The separation and separation of the lead and the lead can be eliminated. Therefore, the present invention merely aims at solving various problems by focusing on the elasticity between the chip and the lead, instead of setting the conditions of the bending angle and the interval of the lead for supporting the semiconductor chip.
【００１５】[0015]
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。図１は本実施形態の半
導体装置を示す平面図であり、リードフレーム状態での
構造を示している。図２は同様に半導体装置を示す断面
図であり、図１のＡ−Ａ１箇所の断面図である。図３は
半導体装置を示す断面図であり、図１のＢ−Ｂ１箇所の
断面図である。図４は半導体装置を示す断面図であり、
図１のＣ−Ｃ１箇所の断面図である。図５は半導体チッ
プの一側面と支持リードとの接着状態を示す部分的に拡
大した断面図である。図１においては、内部構成を示す
ために封止樹脂を省略し、封止樹脂の領域を破線で示し
ている。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a plan view showing the semiconductor device of this embodiment, and shows a structure in a lead frame state. FIG. 2 is a cross-sectional view showing the semiconductor device in a similar manner, and is a cross-sectional view taken along a line AA1 in FIG. FIG. 3 is a cross-sectional view showing the semiconductor device, and is a cross-sectional view taken along a line BB1 in FIG. FIG. 4 is a sectional view showing a semiconductor device.
It is sectional drawing of CC1 location of FIG. FIG. 5 is a partially enlarged cross-sectional view showing a bonding state between one side surface of the semiconductor chip and the support leads. In FIG. 1, the sealing resin is omitted to show the internal configuration, and the region of the sealing resin is indicated by broken lines.
【００１６】図示するように、本実施形態の半導体装置
は、半導体チップ１２と、その半導体チップ１２の側面
を接着剤１３を介して支持する第１のリード部である支
持リード部１４と、半導体チップ１２の主面上に延在し
た第２のリード部であるインナーリード部１５と、半導
体チップ１２の電極パッド１２ａとそのインナーリード
部１５とを電気的に接続する手段である金属細線１６
と、半導体チップ１２と支持リード部１４およびインナ
ーリード部１５とを封止している封止樹脂１７と、その
封止樹脂１７より露出した第３のリード部であるアウタ
ーリード部１８とよりなる半導体装置であって、半導体
チップ１２の側面を接着剤１３を介して支持する支持リ
ード部１４は、５０度〜７５度の範囲、好ましくは５５
度の角度で半導体チップ１２の側面方向である下方に折
れ曲がって半導体チップ１２を支持しているものであ
る。ここで前述したように、封止樹脂１７は、図中、破
線で示した領域に設けられているものである。As shown in the figure, the semiconductor device of the present embodiment includes a semiconductor chip 12, a support lead portion 14 which is a first lead portion for supporting the side surface of the semiconductor chip 12 via an adhesive 13, and a semiconductor device. An inner lead portion 15 which is a second lead portion extending on the main surface of the chip 12, and a thin metal wire 16 which is a means for electrically connecting the electrode pad 12a of the semiconductor chip 12 to the inner lead portion 15;
And a sealing resin 17 for sealing the semiconductor chip 12, the support lead portion 14, and the inner lead portion 15, and an outer lead portion 18 as a third lead portion exposed from the sealing resin 17. In the semiconductor device, the support lead portion 14 supporting the side surface of the semiconductor chip 12 via the adhesive 13 has a range of 50 to 75 degrees, preferably 55 degrees.
The semiconductor chip 12 is bent downward at a side angle of the semiconductor chip 12 at an angle of degrees to support the semiconductor chip 12. As described above, the sealing resin 17 is provided in a region indicated by a broken line in the drawing.
【００１７】また半導体チップ１２の側面を支持してい
る支持リード部１４は、半導体チップ１２の側面を接着
剤１３を介して支持する支持部１９と、その支持部１９
を保持する２本の吊り部２０とより構成されており、吊
り部２０の途中で半導体チップ１２の側面方向である下
方に折れ曲がっているものである。なお、フレーム枠２
１はリードフレームの外枠である。The supporting lead portion 14 supporting the side surface of the semiconductor chip 12 includes a supporting portion 19 for supporting the side surface of the semiconductor chip 12 with an adhesive 13, and a supporting portion 19.
, And is bent downward in the side direction of the semiconductor chip 12 in the middle of the hanging portion 20. In addition, the frame 2
1 is an outer frame of the lead frame.
【００１８】ここで本実施形態の半導体装置は、図２，
図５に示すように、半導体チップ１２の側面を接着剤１
３を介して支持する支持リード部１４は、５０度〜７５
度の範囲の角度［θ］で半導体チップ１２の側面方向で
ある下方に折れ曲がって半導体チップ１２を支持してい
るものであり、また支持リード部１４と支持される半導
体チップ１２の側面との間隔［Ｌ］は、１００［μｍ］
〜３００［μｍ］の間隔、好ましくは１５０［μｍ］の
間隔が形成されて、その間隔に接着剤を充填することに
より支持されているので、半導体チップ１２の側面とそ
れを支持する支持リード部１４とは直接には当接するも
のではなく、半導体チップ１２の外囲を封止樹脂で封止
し、その熱応力により半導体チップ１２、支持リード部
１４がストレスを受けても弾力性があるため、半導体チ
ップ１２と支持リード部１４とが剥離を起こすことはな
くなる。すなわち、５０度〜７５度の折れ曲がり角度、
および半導体チップ１２の側面と支持リード部１４との
間隔は、半導体チップ１２と支持リード部１４との間の
ストレスを緩和するのに必要な角度である。なお、支持
リード部１４と支持される半導体チップ１２の側面との
間隔［Ｌ］は、１００［μｍ］〜３００［μｍ］の範囲
であれば、熱応力により半導体チップ１２、支持リード
部１４がストレスを受けても弾力性を有するものであ
る。Here, the semiconductor device of this embodiment is shown in FIG.
As shown in FIG. 5, the side of the semiconductor chip 12 is
The support lead portion 14 supported through 3 is between 50 degrees and 75 degrees.
The semiconductor chip 12 is bent downward at an angle [θ] in the range of degrees to be a side direction of the semiconductor chip 12 and supports the semiconductor chip 12, and the distance between the support lead portion 14 and the side surface of the semiconductor chip 12 supported. [L] is 100 [μm]
An interval of about 300 [μm], preferably an interval of 150 [μm] is formed, and is supported by filling the gap with an adhesive. Therefore, the side surface of the semiconductor chip 12 and the supporting lead portion for supporting the side surface. Since the semiconductor chip 12 and the support lead portion 14 are not directly in contact with each other, but are sealed with a sealing resin, and the semiconductor chip 12 and the support lead portions 14 are elastic due to the thermal stress. Thus, the separation between the semiconductor chip 12 and the support lead portion 14 does not occur. That is, a bending angle of 50 to 75 degrees,
The distance between the side surface of the semiconductor chip 12 and the support lead portion 14 is an angle required to reduce the stress between the semiconductor chip 12 and the support lead portion 14. Note that if the distance [L] between the support lead portion 14 and the side surface of the semiconductor chip 12 to be supported is in the range of 100 [μm] to 300 [μm], the semiconductor chip 12 and the support lead portion 14 may be thermally stressed. It has elasticity even under stress.
【００１９】また本実施形態の半導体装置は、図５に示
すように、半導体チップ１２の側面を接着剤１３を介し
て支持する支持リード部１４の支持部１９（先端部）は
半導体チップ１２の底面より突出し、その突出部分と半
導体チップ１２の底面との間に接着剤１３のフィレット
部１３ａが形成されているものである。このフィレット
部１３ａを形成するように接着剤１３を介在させること
により、半導体チップ１２と支持リード部１４との接着
構造において、その接着力を強化させることができる。
また、その突出量［Ｔ］は、半導体チップ１２の底面よ
り１２０［μｍ］〜１８０［μｍ］突出しているもので
ある。実質的には、半導体チップ１２の側面を接着剤１
３により接着、固定する場合、１５０［μｍ］の突出量
が好ましいが、１２０［μｍ］〜１８０［μｍ］の範囲
であれば接着強度の向上に寄与するものである。Further, in the semiconductor device of the present embodiment, as shown in FIG. 5, the support portion 19 (tip) of the support lead portion 14 for supporting the side surface of the semiconductor chip 12 via the adhesive 13 is formed of the semiconductor chip 12. A fillet portion 13 a of the adhesive 13 is formed so as to protrude from the bottom surface and between the protruding portion and the bottom surface of the semiconductor chip 12. By interposing the adhesive 13 so as to form the fillet portion 13a, the bonding strength between the semiconductor chip 12 and the support lead portion 14 can be enhanced.
The protrusion amount [T] is 120 [μm] to 180 [μm] protruding from the bottom surface of the semiconductor chip 12. Substantially, the side surface of the semiconductor chip 12 is
In the case of bonding and fixing according to 3, the protrusion amount of 150 [μm] is preferable, but the range of 120 [μm] to 180 [μm] contributes to the improvement of the bonding strength.
【００２０】また図３に示すように、半導体チップ１２
の主面に延在したインナーリード部１５と半導体チップ
１２の主面との間には、外囲を封止する封止樹脂１７中
に含まれるフィラーよりも大きな間隔が形成され、その
間隔に封止樹脂１７が充填されて、隙間や樹脂ボイドな
く封止されているものである。この構造により、隙間が
ないため、半導体装置としての信頼性を向上させること
ができる。具体的には、封止樹脂１７中のフィラーの粒
径として８０［μｍ］よりも大きい間隔が形成されて封
止させている構造である。現状、封止樹脂１７に用いて
いるエポキシ系樹脂に含有させているフィラーの粒径
は、８０［μｍ］程度である。もし、半導体チップ１２
の主面とインナーリード部１５との間隔がフィラーの粒
径よりも小さい値であれば、封止樹脂１７が半導体チッ
プ１２／インナーリード部１５間に充填されず、空隙と
して残存し、熱衝撃等の信頼性上の課題となるものであ
る。Further, as shown in FIG.
A gap larger than the filler contained in the sealing resin 17 for sealing the outer periphery is formed between the inner lead portion 15 extending on the main surface of the semiconductor chip 12 and the main surface of the semiconductor chip 12. The sealing resin 17 is filled and sealed without gaps or resin voids. With this structure, since there is no gap, the reliability as a semiconductor device can be improved. Specifically, it is a structure in which an interval larger than 80 [μm] is formed as a particle diameter of the filler in the sealing resin 17 and sealing is performed. At present, the particle size of the filler contained in the epoxy resin used for the sealing resin 17 is about 80 [μm]. If the semiconductor chip 12
If the distance between the main surface of the semiconductor chip 12 and the inner lead portion 15 is smaller than the particle diameter of the filler, the sealing resin 17 is not filled between the semiconductor chip 12 and the inner lead portion 15 and remains as an air gap, resulting in thermal shock. And so on.
【００２１】さらに本実施形態では、半導体チップ１２
の側面を支持している支持リード部１４の支持部１９の
面積は、支持しようとする半導体チップ１２の側面の面
積の４０［％］以上で構成しているものであり、前記し
た半導体チップ１２側面と支持リード部１４との間隔、
支持リード部１４の折れ曲がり角度、支持リード部１４
の先端部と半導体チップ１２の底面との間の接着剤１３
のフィレット部１３ａの形成に加えて、接着面積を向上
させることにより、さらに安定したチップ支持を実現し
ようとするものである。Further, in this embodiment, the semiconductor chip 12
The area of the supporting portion 19 of the supporting lead portion 14 supporting the side surface of the semiconductor chip 12 is 40% or more of the area of the side surface of the semiconductor chip 12 to be supported. The distance between the side surface and the support lead portion 14,
The bending angle of the support lead 14 and the support lead 14
13 between the tip of the semiconductor chip 12 and the bottom surface of the semiconductor chip 12
In addition to the formation of the fillet portion 13a, it is intended to realize more stable chip support by improving the bonding area.
【００２２】次に本実施形態で用いたリードフレームの
構成について図面を参照しながら説明する。図６は本実
施形態の半導体装置に用いたリードフレームを示す平面
図である。Next, the structure of the lead frame used in this embodiment will be described with reference to the drawings. FIG. 6 is a plan view showing a lead frame used for the semiconductor device of the present embodiment.
【００２３】図示するように、本実施形態のリードフレ
ームは、２本の吊り部２０で保持された支持部１９より
なる支持リード部１４と、インナーリード部１５と、ア
ウターリード部１８と、これらを連結支持しているフレ
ーム枠２１よりなるものである。このようにリードフレ
ームに対して、半導体チップを接着剤を介して支持、固
定し、インナーリード部と半導体チップとを電気的な接
続をして、外囲を封止することにより、半導体装置を構
成するものである。As shown in the drawing, the lead frame of the present embodiment includes a support lead portion 14 composed of a support portion 19 held by two suspension portions 20, an inner lead portion 15, an outer lead portion 18, Is formed by a frame 21 for supporting the connection. In this way, the semiconductor chip is supported and fixed to the lead frame via an adhesive, and the inner lead portion and the semiconductor chip are electrically connected to each other to seal the outer periphery. Make up.
【００２４】さらにここで半導体チップを安定に支持、
固定することができるように、支持リード部１４の構成
について別の実施形態を説明する。図７はリードフレー
ムの支持リード部１４の別の実施形態を示す平面図であ
る。Further, here, the semiconductor chip is stably supported,
Another embodiment of the configuration of the support lead portion 14 will be described so that the support lead portion 14 can be fixed. FIG. 7 is a plan view showing another embodiment of the support lead portion 14 of the lead frame.
【００２５】図示するように、半導体チップの側面を支
持する支持リード部１４の吊り部２０は、前記した構成
のように２本のリード構成とは異なり、面状の吊り部２
０であり、幅広に構成することにより、支持部１９のね
じれ、変形を防止できる構成となっている。さらに支持
リード部１４を構成している支持部１９と吊り部２０と
の連結部分はテーパー状とし、支持部１９のねじれ、変
形を防止し、半導体チップを支持した際に安定した支持
ができる構成としている。なお、リード状の吊り部とし
た場合でもその連結部分をテーパー状とすることによ
り、支持部１９のねじれ、変形を防止し、半導体チップ
を支持した際に安定した支持ができる。また半導体チッ
プの側面を支持する支持リード部１４において、吊り部
２０と支持部１９との連結部分付近は厚みが他の部分よ
り薄く形成され、折り曲げの際に、容易にしかも適正箇
所での折り曲げが精度よくできる構造を有しているもの
である。As shown in the drawing, the suspending portion 20 of the support lead portion 14 for supporting the side surface of the semiconductor chip is different from the two-lead structure as described above, and is different from the planar suspending portion 2.
It is 0, and the configuration is such that the supporting portion 19 can be prevented from being twisted and deformed by being configured wide. Further, the connecting portion between the supporting portion 19 and the hanging portion 20 constituting the supporting lead portion 14 is tapered to prevent torsion and deformation of the supporting portion 19 and to provide stable support when the semiconductor chip is supported. And Note that, even in the case of a lead-shaped hanging portion, by forming the connecting portion in a tapered shape, twisting and deformation of the supporting portion 19 can be prevented, and stable support can be provided when the semiconductor chip is supported. Further, in the support lead portion 14 for supporting the side surface of the semiconductor chip, the thickness of the vicinity of the connection portion between the suspension portion 20 and the support portion 19 is formed to be thinner than other portions, so that the bending can be easily performed at an appropriate position. Has a structure that can be performed with high accuracy.
【００２６】以上、本実施形態の半導体装置は、半導体
チップの側面とその側面を支持する支持リード部との間
の構成に着目し、支持リード部の折り曲げ角度、チップ
と支持リード部との間隔、接着剤のフィレット形成、支
持リード部の支持部とチップ側面との面積構成等を主眼
とすることにより、チップ支持強度を向上させ、半導体
装置製品の信頼性向上を実現できる半導体装置である。As described above, the semiconductor device according to the present embodiment focuses on the configuration between the side surface of the semiconductor chip and the supporting lead portion supporting the side surface, the bending angle of the supporting lead portion, and the distance between the chip and the supporting lead portion. A semiconductor device capable of improving chip support strength and improving reliability of a semiconductor device product by focusing on formation of a fillet of an adhesive, an area configuration between a support portion of a support lead portion and a chip side surface, and the like.
【００２７】次に本発明の半導体装置の製造方法の一実
施形態について図面を参照しながら説明する。図８〜図
１１は、本実施形態の半導体装置の製造方法を示す工程
ごとの断面図である。Next, an embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to the drawings. 8 to 11 are cross-sectional views for each process showing the method for manufacturing the semiconductor device of the present embodiment.
【００２８】まず図８（ａ），図８（ｂ）および図８
（ｃ）に示すように、半導体チップを支持するのに用い
る複数の支持リード部と、半導体チップと電気的な接続
をするための複数のインナーリード部と、そのインナー
リード部と接続した複数のアウターリード部とを有する
リードフレーム２２に対して、支持リード部１４を５０
度〜７５度の角度で下方に折り曲げる。First, FIG. 8A, FIG. 8B and FIG.
As shown in (c), a plurality of support leads used to support the semiconductor chip, a plurality of inner leads for making an electrical connection with the semiconductor chip, and a plurality of leads connected to the inner lead. With respect to the lead frame 22 having the outer lead portion,
Fold it down at an angle of 75 degrees.
【００２９】この折り曲げ工程は、下型２３にリードフ
レーム２２を載置し（図８（ａ））、上方より上型２４
により、支持リード部分を押圧して下方に折り曲げるも
のである（図８（ｂ），図８（ｃ））。また支持リード
部１４の折り曲げ角度の設定は、下型２３の凹部２５の
形状および上型２４の押圧機構２６により設定すること
ができる。また、ここでは半導体チップの側面を支持リ
ード部１４で支持した際に、支持リード部１４と半導体
チップとの間に１００［μｍ］〜３００［μｍ］の間隔
が形成されるようにリードフレームを設計しているもの
である。なお、図８においては、断面方向を先に示した
図１の平面図におけるＡ−Ａ１箇所の断面で示してい
る。In this bending step, the lead frame 22 is placed on the lower die 23 (FIG. 8A), and the upper die 24 is placed from above.
Thus, the support lead portion is pressed and bent downward (FIGS. 8B and 8C). The bending angle of the support lead 14 can be set by the shape of the recess 25 of the lower die 23 and the pressing mechanism 26 of the upper die 24. In addition, here, when the side surface of the semiconductor chip is supported by the support lead portion 14, the lead frame is formed such that an interval of 100 [μm] to 300 [μm] is formed between the support lead portion 14 and the semiconductor chip. It is what we are designing. In FIG. 8, the cross-sectional direction is indicated by a cross-section at A-A1 in the plan view of FIG.
【００３０】次に図９（ａ），図９（ｂ），図９（ｃ）
および図９（ｄ）に示すように、支持リード部１４を所
定角度で折り曲げたリードフレーム２２に対して、その
支持リード部１４に対して、半導体チップ１２を接着さ
せる。Next, FIGS. 9 (a), 9 (b) and 9 (c)
As shown in FIG. 9D, the semiconductor chip 12 is bonded to the support lead portion 14 with respect to the lead frame 22 in which the support lead portion 14 is bent at a predetermined angle.
【００３１】まず半導体チップ１２を支持台２７上に載
置し、その半導体チップ１２をその側面で支持するよう
に、支持リード部１４を折り曲げたリードフレーム２２
を位置合わせする（図９（ａ））。そして半導体チップ
１２の側面と支持リード部１４との間隔に接着剤１３を
塗布する（図９（ｂ））。そして加熱により塗布した接
着剤１３を硬化させ（図９（ｃ））、半導体チップ１２
を接着剤１３を介して支持リード部１４で支持、固定す
るものである（図９（ｄ））。ここでは、支持リード部
１４の先端部を支持しようとする半導体チップ１２の底
面ラインよりも１２０［μｍ］〜１８０［μｍ］、好ま
しくは１５０［μｍ］突出させて位置合わせした後、接
着剤１３により固定するものであり、突出した支持リー
ド部１４の先端部と半導体チップ１２の底面部分には、
接着剤１３のフィレット部１３ａが形成されるようにす
るこの構成により、チップ／リードの接着強度を向上さ
せることができるものである。なお、図９においても、
断面方向を先に示した図１の平面図におけるＡ−Ａ１箇
所の断面で示している。First, the semiconductor chip 12 is placed on the support 27, and the support frame 14 is bent so that the semiconductor chip 12 is supported on its side.
Are aligned (FIG. 9A). Then, an adhesive 13 is applied to the space between the side surface of the semiconductor chip 12 and the support lead portion 14 (FIG. 9B). Then, the adhesive 13 applied by heating is cured (FIG. 9C), and the semiconductor chip 12
Is supported and fixed by the support lead portion 14 via the adhesive 13 (FIG. 9D). Here, after the tip of the support lead portion 14 is positioned by projecting from 120 [μm] to 180 [μm], preferably 150 [μm] from the bottom line of the semiconductor chip 12 to be supported, the adhesive 13 The tip of the projecting support lead 14 and the bottom of the semiconductor chip 12 are
With this configuration in which the fillet portion 13a of the adhesive 13 is formed, the bonding strength of the chip / lead can be improved. In addition, also in FIG.
The cross-sectional direction is indicated by a cross-section taken along the line A-A1 in the plan view of FIG.
【００３２】次に図１０（ａ），図１０（ｂ）および図
１０（ｃ）に示すように、半導体チップ１２の電極部と
インナーリード部１５とを金属細線１６により電気的に
接続する。Next, as shown in FIGS. 10 (a), 10 (b) and 10 (c), the electrode portions of the semiconductor chip 12 and the inner lead portions 15 are electrically connected by thin metal wires 16.
【００３３】まず支持台２８上に半導体チップ１２を支
持したリードフレーム２２を載置し（図１０（ａ））、
押え機構２９によりインナーリード部１５を半導体チッ
プ１２の面に押し当てて、ワイヤーボンダーのキャピラ
リー３０により金属細線１６を接続する（図１０
（ｂ））。そして押え機構２９による押し当てを解除す
ることにより、半導体チップ１２とインナーリード部１
５との間に間隔を形成して金属細線１６を接続すること
ができる（図１０（ｃ））。ここでは８０［μｍ］以上
の間隔を形成しているが、この間隔の値の設定は、前工
程の接着工程で設定するものである。なお、図１０にお
いては、断面方向を先に示した図１の平面図におけるＣ
−Ｃ１箇所の断面で示している。First, the lead frame 22 supporting the semiconductor chip 12 is placed on the support 28 (FIG. 10A).
The inner lead portion 15 is pressed against the surface of the semiconductor chip 12 by the pressing mechanism 29, and the thin metal wire 16 is connected by the capillary 30 of the wire bonder (FIG. 10).
(B)). When the pressing by the pressing mechanism 29 is released, the semiconductor chip 12 and the inner lead portion 1 are released.
5 and the metal thin wire 16 can be connected with a space therebetween (FIG. 10C). Here, an interval of 80 [μm] or more is formed, but the value of this interval is set in the bonding step in the previous step. Note that, in FIG. 10, the cross-sectional direction is indicated by C in the plan view of FIG.
This is shown by a cross section at -C1.
【００３４】次に図１１（ａ），図１１（ｂ）および図
１１（ｃ）に示すように、半導体チップ１２を支持した
リードフレーム２２に対して、その外囲を封止樹脂１７
により封止する。Next, as shown in FIGS. 11 (a), 11 (b) and 11 (c), the outer periphery of the lead frame 22 supporting the semiconductor chip 12 is sealed with a sealing resin 17.
Sealing.
【００３５】まず半導体チップ１２をその支持リード部
１４で支持したリードフレーム２２を封止用の上金型３
１および下金型３２とよりなる封止金型内にセットする
（図１１（ａ））。そしていわゆるトランスファーモー
ルド法により、下金型３２側のゲート口３３より封止樹
脂１７を注入する（図１１（ｂ））。そして封止樹脂１
７を注入後、封止樹脂１７を硬化させることにより半導
体チップ１２の外囲を封止することができる（図１１
（ｃ））。なお、図１１においては、断面方向を先に示
した図１の平面図におけるＡ−Ａ１箇所の断面で示して
いる。First, the lead frame 22 supporting the semiconductor chip 12 by the supporting lead portions 14 is sealed with the upper mold 3 for sealing.
1 and a lower mold 32 are set in a sealing mold (FIG. 11A). Then, the sealing resin 17 is injected from the gate port 33 on the lower mold 32 side by a so-called transfer molding method (FIG. 11B). And sealing resin 1
After injecting 7, the outer periphery of the semiconductor chip 12 can be sealed by curing the sealing resin 17 (FIG. 11).
(C)). In FIG. 11, the cross-sectional direction is indicated by a cross-section taken along the line AA1 in the plan view of FIG.
【００３６】以上、本実施形態の半導体装置の製造方法
に示したような工程により、半導体チップの側面を支持
した構造の半導体装置を製造することができる。As described above, a semiconductor device having a structure in which the side surfaces of a semiconductor chip are supported can be manufactured by the steps as shown in the method for manufacturing a semiconductor device of the present embodiment.
【００３７】また本実施形態の半導体装置の製造方法で
は、半導体チップ１２の側面と支持リード部１４とを接
着剤１３により接着する工程においては、５０［ポイ
ズ］〜３５０［ポイズ］の粘度の接着剤により接着する
ことにより、接着剤の余分なはみ出し、広がりは抑制し
て接着することができる。さらに効率よく接着剤のフィ
レット部を形成でき、接着強度の向上を図ることができ
る。In the method of manufacturing a semiconductor device according to the present embodiment, in the step of bonding the side surface of the semiconductor chip 12 and the support lead portion 14 with the adhesive 13, the bonding with a viscosity of 50 [poise] to 350 [poise] is performed. By bonding with an agent, the adhesive can be bonded while suppressing excess protrusion and spread. Further, the fillet portion of the adhesive can be formed more efficiently, and the adhesive strength can be improved.
【００３８】前述した半導体装置の実施形態およびその
製造方法の実施形態では、半導体チップとその側面を支
持、固定するリードフレームの支持リード部とは、熱硬
化型などの接着剤により接着する構造を示したが、次に
別の実施形態について説明する。In the above-described embodiment of the semiconductor device and the embodiment of the method of manufacturing the same, the structure in which the semiconductor chip and the supporting lead portion of the lead frame for supporting and fixing the side surface thereof are bonded by a thermosetting adhesive or the like is used. Although shown, another embodiment will now be described.
【００３９】図１０に示したように、金属細線１６によ
り半導体チップ１２上の電極部とインナーリード部１５
とを電気的に接続する際、押え機構２９によりインナー
リード部１５を半導体チップ１２の面に押し当てて、ワ
イヤーボンダーのキャピラリー３０により金属細線１６
を接続する工程において、第１ボンドで半導体チップ１
２上の電極に金属細線１６を接続した後、連続して第２
ボンドでインナーリード部１５上に接続するものである
が、第２ボンドでの衝撃により半導体チップ１２が破壊
する恐れがある。これは金属細線１６の接続時に印加さ
れる押圧（荷重）と超音波パワー（摺り合わせ）による
ものであり、特に超音波パワーによる振動が悪影響を起
こすことに起因する。As shown in FIG. 10, the electrode portions on the semiconductor chip 12 and the inner lead portions 15 are
When electrical connection is made, the inner lead portion 15 is pressed against the surface of the semiconductor chip 12 by the pressing mechanism 29, and the thin metal wire 16 is pressed by the capillary 30 of the wire bonder.
In the step of connecting the semiconductor chip 1 with the first bond.
After connecting the thin metal wire 16 to the electrode on
Although the semiconductor chip 12 is connected to the inner lead portion 15 by a bond, the semiconductor chip 12 may be broken by an impact of the second bond. This is due to the pressing (load) and the ultrasonic power (sliding) applied when the thin metal wires 16 are connected, and is particularly caused by the vibration caused by the ultrasonic power causing an adverse effect.
【００４０】ここで本実施形態では、インナーリード部
１５の金属細線１６が接続される領域に金属細線１６と
同質材の金属層をメッキ等により、予め形成しておき、
その状態に対して金属細線１６を接続すると、第２ボン
ド側では、破壊の原因である超音波パワーを印加せずと
も、押圧（荷重）のみで接続することができる。これは
金属細線１６とインナーリード部１５上の金属層が同質
であり、それらが加熱で軟化し、押圧により接合する作
用によるものである。以上のような方法により、半導体
チップの破壊を防止して、金属細線による接続を行うこ
とができる。例えば、金属細線１６およびインナーリー
ド部１５表面の金属層は、金（Ａｕ）を主成分とする金
属とすることで接続可能である。または銀（Ａｇ）を主
成分とする金属でもよい。In this embodiment, a metal layer of the same material as the thin metal wire 16 is formed in advance in a region of the inner lead portion 15 where the thin metal wire 16 is connected by plating or the like.
When the thin metal wires 16 are connected in this state, the second bond side can be connected only by pressing (load) without applying ultrasonic power which causes destruction. This is because the thin metal wire 16 and the metal layer on the inner lead portion 15 are of the same quality, and they are softened by heating and joined by pressing. According to the above-described method, the semiconductor chip can be prevented from being destroyed, and the connection using the thin metal wire can be performed. For example, the metal layer on the surface of the thin metal wire 16 and the surface of the inner lead portion 15 can be connected by using a metal containing gold (Au) as a main component. Alternatively, a metal containing silver (Ag) as a main component may be used.
【００４１】また本実施形態では、半導体チップの側面
と支持リード部とを接着する場合、接着剤により接着す
る例を示したが、他に接着剤の代わりに溶融性金属で接
合することも可能である。例えば、共晶はんだの作用を
用いて、半導体チップの側面と支持リード部とを接合す
ることができる。そして金属接合の場合は、支持強度を
飛躍的に向上させることができるという利点がある。Further, in this embodiment, when bonding the side surface of the semiconductor chip to the supporting lead portion, an example was shown in which the bonding is performed by using an adhesive, but it is also possible to use a fusible metal instead of the bonding agent. It is. For example, the side surfaces of the semiconductor chip and the support lead portions can be joined using the action of eutectic solder. In the case of metal bonding, there is an advantage that the supporting strength can be dramatically improved.
【００４２】また本実施形態で示した各特徴的構成の組
み合わせによっても、チップ支持強度を向上させ、半導
体装置製品の信頼性向上を実現できるものであるが、チ
ップ折り曲げ角度、チップ／支持リードの間隔、支持リ
ード部のチップ底面に対する突出量構成などの各特徴的
構成のみでもチップ支持強度を向上させることができる
ものである。Also, the combination of each characteristic configuration shown in this embodiment can improve the chip support strength and improve the reliability of the semiconductor device product. However, the chip bending angle, the chip / support lead The chip support strength can be improved only by each characteristic configuration such as the interval and the configuration of the amount of protrusion of the support lead portion with respect to the chip bottom surface.
【００４３】[0043]
【発明の効果】以上、実施形態で説明した通り、本発明
は半導体チップの側面とその側面を支持する支持リード
部との間の構成に着目し、支持リード部の折り曲げ角
度、チップと支持リード部との間隔、接着剤のフィレッ
ト形成、支持リード部の支持部とチップ側面との面積構
成等を主眼とすることにより、チップ支持強度を向上さ
せ、半導体装置製品の信頼性向上を実現できる半導体装
置およびその製造方法である。As described in the above embodiments, the present invention focuses on the configuration between the side surface of the semiconductor chip and the supporting lead portion for supporting the side surface, the bending angle of the supporting lead portion, the chip and the supporting lead. Semiconductors that can improve chip support strength and improve the reliability of semiconductor device products by focusing on the spacing between the parts, the formation of fillets of adhesive, the area configuration between the support part of the support lead part and the chip side surface, etc. An apparatus and a method for manufacturing the same.
【図１】本発明の一実施形態の半導体装置を示す平面図FIG. 1 is a plan view showing a semiconductor device according to an embodiment of the present invention.
【図２】本発明の一実施形態の半導体装置を示す断面図FIG. 2 is a sectional view showing a semiconductor device according to one embodiment of the present invention;
【図３】本発明の一実施形態の半導体装置を示す断面図FIG. 3 is a sectional view showing a semiconductor device according to one embodiment of the present invention;
【図４】本発明の一実施形態の半導体装置を示す断面図FIG. 4 is a sectional view showing a semiconductor device according to one embodiment of the present invention;
【図５】本発明の一実施形態の半導体装置を示す断面図FIG. 5 is a sectional view showing a semiconductor device according to one embodiment of the present invention;
【図６】本発明の一実施形態の半導体装置のリードフレ
ームを示す平面図FIG. 6 is a plan view showing a lead frame of the semiconductor device according to the embodiment of the present invention;
【図７】本発明の一実施形態の半導体装置のリードフレ
ームを示す平面図FIG. 7 is a plan view showing a lead frame of the semiconductor device according to the embodiment of the present invention;
【図８】本発明の一実施形態の半導体装置の製造方法を
示す断面図FIG. 8 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;
【図９】本発明の一実施形態の半導体装置の製造方法を
示す断面図FIG. 9 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;
【図１０】本発明の一実施形態の半導体装置の製造方法
を示す断面図FIG. 10 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;
【図１１】本発明の一実施形態の半導体装置の製造方法
を示す断面図FIG. 11 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;
【図１２】従来の半導体装置を示す平面図FIG. 12 is a plan view showing a conventional semiconductor device.
【図１３】従来の半導体装置を示す断面図FIG. 13 is a sectional view showing a conventional semiconductor device.
１ 半導体チップ ２ リードフレーム ３ 支持リード部 ４ 接着剤 ５ インナーリード部 ６ 電極パッド ７ 金属細線 ８ 封止樹脂 ９ 支持部 １０ 吊り部 １１ アウターリード部 １２ 半導体チップ １３ 接着剤 １４ 支持リード部 １５ インナーリード部 １６ 金属細線 １７ 封止樹脂 １８ アウターリード部 １９ 支持部 ２０ 吊り部 ２１ フレーム枠 ２２ リードフレーム ２３ 下型 ２４ 上型 ２５ 凹部 ２６ 押圧機構 ２７ 支持台 ２８ 支持台 ２９ 押え機構 ３０ キャピラリー ３１ 上金型 ３２ 下金型 ３３ ゲート口 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Lead frame 3 Support lead part 4 Adhesive 5 Inner lead part 6 Electrode pad 7 Fine metal wire 8 Sealing resin 9 Support part 10 Hanging part 11 Outer lead part 12 Semiconductor chip 13 Adhesive 14 Support lead part 15 Inner lead Part 16 Thin metal wire 17 Sealing resin 18 Outer lead part 19 Support part 20 Hanging part 21 Frame 22 Lead frame 23 Lower die 24 Upper die 25 Depression 26 Pressing mechanism 27 Support base 28 Support base 29 Pressing mechanism 30 Capillary 31 Upper die 32 Lower mold 33 Gate opening
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野村 徹 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平５−235249（ＪＰ，Ａ) 特開 平８−125105（ＪＰ，Ａ) 特開 平８−274234（ＪＰ，Ａ) 特開 平９−134996（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Toru Nomura 1006 Kazuma Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) References JP-A-5-235249 (JP, A) JP-A-8- 125105 (JP, A) JP-A-8-274234 (JP, A) JP-A-9-134996 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23/50
Claims (12)
面を接着剤を介して支持する第１のリード部と、前記半
導体チップの主面上に延在した第２のリード部と、前記
半導体チップと前記第２のリード部とを電気的に接続す
る手段と、前記半導体チップと第１のリード部および第
２のリード部とを封止している封止樹脂と、前記封止樹
脂より露出した第３のリード部とよりなる半導体装置で
あって、前記半導体チップの側面を接着剤を介して支持
する第１のリードは、５０度〜７５度の範囲の角度で折
れ曲がって前記半導体チップを支持し、前記半導体チッ
プの側面を接着剤を介して支持する前記第１のリードと
支持される前記半導体チップ側面との間隔は、１００
［μｍ］〜３００［μｍ］の間隔が形成され、前記接着
剤は前記半導体チップの側面全面にわたって形成されて
いることを特徴とする半導体装置。A semiconductor chip, a first lead portion supporting a side surface of the semiconductor chip via an adhesive, a second lead portion extending on a main surface of the semiconductor chip, and the semiconductor chip. Means for electrically connecting the semiconductor chip to the second lead portion, a sealing resin for sealing the semiconductor chip and the first and second lead portions, and a resin exposed from the sealing resin. a more becomes a semiconductor device as a third lead portion and a first lead for supporting a side surface of the semiconductor chip through the adhesive, the semiconductor chip is bent at an angle in the range of 50 to 75 degrees Support the semiconductor chip
The first lead supporting the side surface of the tape via an adhesive;
The distance between the supported side of the semiconductor chip is 100
A gap of [μm] to 300 [μm] is formed,
The agent is formed over the entire side surface of the semiconductor chip.
Wherein a it is.
持する第１のリードの先端部は前記半導体チップ底面よ
り突出し、その突出部分と前記半導体チップ底面との間
に前記接着剤のフィレットが形成されていることを特徴
とする請求項１に記載の半導体装置。2. A first is the lead tip portion protrudes from the semiconductor chip bottom surface for supporting a side surface of the semiconductor chip through the adhesive fillet of the adhesive between the protruding portion and the semiconductor chip bottom surface The semiconductor device according to claim 1, wherein the semiconductor device is formed.
ードの先端部は前記半導体チップ底面より１２０［μ
ｍ］〜１８０［μｍ］突出して、その突出部分と前記半
導体チップ底面との間に前記接着剤のフィレットが形成
されていることを特徴とする請求項２記載の半導体装
置。3. The tip of the first lead supporting the side surface of the semiconductor chip is 120 μm from the bottom surface of the semiconductor chip.
m] ~180 [μm] protruding semiconductor device according to claim 2, wherein the fillet of the adhesive is formed between the projecting portion wherein the semi <br/> conductor chip bottom.
のリード部は支持部を有し、その支持部の面積は、前記
半導体チップの側面の４０［％］以上であることを特徴
とする請求項１に記載の半導体装置。4. A first support for supporting a side surface of a semiconductor chip.
The lead portion has a support portion, the area of the support portion, the semiconductor device according to claim 1, wherein at the semiconductor 40 [%] of the chip side surface of the above.
のリード部は支持部とその支持部を保持する吊り部とを
有し、その吊り部は幅広に形成されていることを特徴と
する請求項１に記載の半導体装置。5. A first device supporting a side surface of a semiconductor chip.
2. The semiconductor device according to claim 1, wherein the lead portion has a support portion and a suspension portion that holds the support portion, and the suspension portion is formed to be wide.
のリード部は支持部とその支持部を保持する吊り部とを
有し、その吊り部と前記支持部との連結部分はテーパー
状であることを特徴とする請求項１に記載の半導体装
置。6. A first device supporting a side surface of a semiconductor chip.
2. The semiconductor device according to claim 1, wherein the lead portion has a support portion and a suspension portion that holds the support portion, and a connecting portion between the suspension portion and the support portion is tapered.
のリード部は、支持部とその支持部を保持する吊り部と
を有し、その吊り部と前記支持部との連結部分付近は厚
みが他の部分より薄く形成されていることを特徴とする
請求項１に記載の半導体装置。7. A first support for supporting a side surface of a semiconductor chip.
The lead portion has a support portion and a suspension portion for holding the support portion, and the thickness of the vicinity of the connection portion between the suspension portion and the support portion is formed to be thinner than other portions. The semiconductor device according to claim 1 .
は、接着剤の代わりに溶融性金属で接合されて支持され
ていることを特徴とする請求項１に記載の半導体装置。8. A side face of the semiconductor chip and the first lead portion, the semiconductor device according to claim 1, characterized in that it is supported by being bonded with molten metal instead of the adhesive.
の第１のリード部と、前記半導体チップと電気的な接続
をするための複数のインナーリード部と、前記インナー
リード部と接続した複数のアウターリード部とを有する
リードフレームに対して、前記第１のリード部を５０度
〜７５度の角度で折り曲げる工程と、前記折り曲げた第
１のリード部と前記半導体チップ側面との間に１００
［μｍ］〜３００［μｍ］の間隔を形成して、その間隔
の前記折り曲げ部側から接着剤を供給して半導体チップ
を第１のリードで支持する工程と、前記半導体チップと
前記インナーリード部とを電気的に接続する工程と、前
記アウターリード部を露出させて前記半導体チップの外
囲を封止樹脂で封止する工程とよりなることを特徴とす
る半導体装置の製造方法。9. A plurality of first lead portions used to support a semiconductor chip, a plurality of inner lead portions for making an electrical connection with the semiconductor chip, and a plurality of inner lead portions connected to the inner lead portion. the lead frame having an outer lead portion, 100 between a step of folding the first lead portion at an angle of 50 degrees to 75 degrees, the first lead portion by bending the said semiconductor chip side
[Μm] to 300 [μm] interval is formed and the interval
Supplying an adhesive from the bent portion side to support the semiconductor chip with the first lead, electrically connecting the semiconductor chip to the inner lead portion, and exposing the outer lead portion. And sealing the outer periphery of the semiconductor chip with a sealing resin.
ップ側面との間に１００［μｍ］〜３００［μｍ］の間
隔を形成して、その間隔の前記折り曲げ部側から接着剤
を供給して前記半導体チップを第１のリードで支持する
工程は、折り曲げた第１のリード部と前記半導体チップ
側面との間に１００［μｍ］〜３００［μｍ］の間隔を
形成して、その間隔の前記折り曲げ部側から前記接着剤
を供給して、前記半導体素子の側面全面にわたって前記
接着剤を形成し、前記半導体チップを前記第１のリード
で支持することを特徴とする請求項９に記載の半導体装
置の製造方法。 10. A semiconductor device comprising : a bent first lead portion and a semiconductor chip;
Between 100 [μm] and 300 [μm]
An adhesive is formed from the bent portion side of the gap.
To support the semiconductor chip with the first lead
The process comprises bending the first lead portion and the semiconductor chip.
An interval of 100 [μm] to 300 [μm] between the side and
And forming the adhesive from the bent portion side of the gap.
Is supplied over the entire side surface of the semiconductor element.
Forming an adhesive, and attaching the semiconductor chip to the first lead;
10. The semiconductor device according to claim 9, wherein the semiconductor device is supported by:
Manufacturing method of the device.
とを接着剤により接着する工程において、５０［ポイ
ズ］〜３５０［ポイズ］の粘度の接着剤により接着する
ことを特徴とする請求項９に記載の半導体装置の製造方
法。11. The method of claim in the step of adhering with an adhesive side of the semiconductor chip and a first lead portion, characterized by bonding with an adhesive having a viscosity of 50 [poise] 350 [poise] 9 13. The method for manufacturing a semiconductor device according to item 5.
とを接着剤により接着する工程において、第１のリード
部の先端部と半導体チップ側面底部との領域に前記接着
剤のフィレットを形成することを特徴とする請求項９に
記載の半導体装置の製造方法。12. A step of bonding the side surface of the semiconductor chip and the first lead portion with an adhesive, forming a fillet of the adhesive in a region between the tip of the first lead portion and the bottom of the side surface of the semiconductor chip. The method of manufacturing a semiconductor device according to claim 9 , wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20126697A JP3292097B2 (en) | 1997-07-28 | 1997-07-28 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20126697A JP3292097B2 (en) | 1997-07-28 | 1997-07-28 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1145970A JPH1145970A (en) | 1999-02-16 |
| JP3292097B2 true JP3292097B2 (en) | 2002-06-17 |
Family
ID=16438111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20126697A Expired - Fee Related JP3292097B2 (en) | 1997-07-28 | 1997-07-28 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3292097B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130277818A1 (en) * | 2011-01-20 | 2013-10-24 | Chi Hock Goh | Chip carrier support systems |
-
1997
- 1997-07-28 JP JP20126697A patent/JP3292097B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1145970A (en) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
| JPH1145954A (en) | Method and structure for flip-chip connection and electronic device employing it | |
| JP3243956B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP0361283A2 (en) | Resin-sealed type semiconductor device and method for manufacturing the same | |
| JPH03142847A (en) | Semiconductor integrated circuit device | |
| JP3292097B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0722454A (en) | Semiconductor integrated circuit device | |
| JP2874483B2 (en) | Semiconductor device | |
| JPH04158556A (en) | Reasin-sealed type semiconductor device | |
| JPH08236578A (en) | Flip chip mounting method of semiconductor element and bonding agent used for this method | |
| JP3510520B2 (en) | Semiconductor package and manufacturing method thereof | |
| JPH0817870A (en) | Semiconductor device | |
| JP3286196B2 (en) | Structure of sealed semiconductor device having a plurality of IC chips | |
| JPH034543A (en) | Semiconductor device | |
| JPH11204572A (en) | Mounting structure of semiconductor device and manufacture thereof | |
| JP2817425B2 (en) | Semiconductor device mounting method | |
| JPH1145974A (en) | Semiconductor device | |
| JP2001015669A (en) | Lead frame, resin sealed semiconductor device using the same, and its manufacture | |
| JPH0366152A (en) | Semiconductor integrated circuit module | |
| JP2924858B2 (en) | Lead frame and manufacturing method thereof | |
| JP2848344B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP3275787B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JPS63152160A (en) | Laed frame for semiconductor device | |
| JPH06196520A (en) | Wire bonding method of semiconductor device | |
| JPH0582567A (en) | Structure for mounting electronic part |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |