JPH0817870A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0817870A
JPH0817870A JP6153165A JP15316594A JPH0817870A JP H0817870 A JPH0817870 A JP H0817870A JP 6153165 A JP6153165 A JP 6153165A JP 15316594 A JP15316594 A JP 15316594A JP H0817870 A JPH0817870 A JP H0817870A
Authority
JP
Japan
Prior art keywords
lead
package
semiconductor device
semiconductor chip
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6153165A
Other languages
Japanese (ja)
Inventor
Kazuya Oki
一也 大木
Hiroyuki Isobe
博之 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP6153165A priority Critical patent/JPH0817870A/en
Publication of JPH0817870A publication Critical patent/JPH0817870A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To enhance an electrical connection between the electrode of a semiconductor chip and a lead in reliability by a method wherein the inner end of the lead inside a package and the electrode of the semiconductor chip are electrically connected together through the intermediary of a conductor layer provided onto the surface of an insulator. CONSTITUTION:A semiconductor device 1 is equipped with leads 3 which extend out of a package 2 from inside, wherein the inner ends of the leads 3 inside the package 2 and the electrodes of a semiconductor chip 4 are electrically connected together through the intermediary of conductor layers 16 on the surface of an insulator 15. For instance, a conductor layer 16 of required pattern is formed on the underside of an insulating film 15 of epoxy resin or the like formed as thick as 75mum or so, and the insulating film 15 is arranged facing the chip 4 and the inner ends of the leads 3 so as to spread over them. The inner ends of the conductor layers 16 are connected to gold bumps 7 located on the electrodes of the chip 4 through the intermediary of gold-tin alloy layers, and the outer ends of the conductor layers 16 are bonded to corresponding gold bumps 8 located on the inner ends of tone leads 3 through the intermediary of gold-tin alloy layers.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は半導体装置に関し、特に
パッケージ内における半導体チップの電極とリードとを
電気的に接続するボンディング技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a bonding technique for electrically connecting electrodes and leads of a semiconductor chip in a package.

【０００２】[0002]

【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化，小型化，薄型化が要請されてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態としては材料が安くかつ生産性が良好な樹脂
封止（レジンパッケージ）型半導体装置が多用されてい
る。レジンパッケージ型半導体装置としては、金属製の
リードフレームを用いるもの、絶縁性フィルムの表面に
リードを形成したＴＣＰ（Tape Carrier Package）等が
知られている。2. Description of the Related Art Electronic devices are required to have high-density mounting in terms of functions, and to be lightweight, compact, and thin in terms of mounting. Further, in order to reduce the manufacturing cost of electronic components, resin-encapsulated (resin package) type semiconductor devices, which are inexpensive in material and have high productivity, are often used as a package form. Known resin package type semiconductor devices include those using a metal lead frame, TCP (Tape Carrier Package) in which leads are formed on the surface of an insulating film, and the like.

【０００３】レジンパッケージ型半導体装置について
は、工業調査会発行「電子材料」1990年11月号、同年11
月１日発行、Ｐ29〜Ｐ35に記載されている。この文献に
は、高密度実装が可能となるパッケージとして、ＳＯＰ
（Small Outline Package ），ＱＦＰ（Quad Flat Pack
age ），ＳＯＪ（Small Outline J Leaded）等について
記載されている。これらのパッケージにおいては、半導
体チップの電極とリードは金線等からなる導電性のワイ
ヤで接続されている。この文献には、表面実装パッケー
ジは実装工程のハンダ処理において、激しい熱ストレス
がパッケージに加わり、この応力に起因してワイヤショ
ート・断線, ワイヤ剥がれが発生することが指摘されて
いる。Regarding the resin package type semiconductor device, "Electronic Materials" issued by the Industrial Research Group, November 1990, 11
Published on the 1st of the month, it is described on pages 29-35. This document describes SOP as a package that enables high-density mounting.
(Small Outline Package), QFP (Quad Flat Pack)
age), SOJ (Small Outline J Leaded), etc. In these packages, the electrodes of the semiconductor chip and the leads are connected by a conductive wire such as a gold wire. In this document, it is pointed out that the surface mount package is subjected to severe thermal stress during the soldering process in the mounting process, and the stress causes wire short-circuit / disconnection and wire peeling.

【０００４】ＴＣＰ技術については、工業調査会発行
「電子材料」1993年５月号、同年５月１日発行、Ｐ33〜
Ｐ40や「電子材料」1992年別冊号、平成４年11月20日発
行、P136〜P141に記載されている。前者の文献には、リ
ペア用として使用できるマニュアルアウタリードボンダ
が紹介されている。また、後者の文献には、ＴＣＰのリ
ードは厚さ３５μｍ程度の銅パターンにサブミクロンオ
ーダーのＳｎメッキが施されたものであることが記載さ
れている。Regarding the TCP technology, "Electronic Materials" issued by the Industrial Research Committee, May 1993, May 1, 1993, P33-
P40 and "Electronic Materials" 1992 separate volume, published on November 20, 1992, P136 to P141. The former document introduces a manual outer lead bonder that can be used for repairs. Further, the latter document describes that a TCP lead is a copper pattern having a thickness of about 35 μm and Sn plating of submicron order.

【０００５】[0005]

【発明が解決しようとする課題】電極間をワイヤで接続
する構造の半導体装置では、前記のようにワイヤが変形
してショート不良を起こしたり、断線不良を起こす場合
がある。また、半導体装置の製造におけるパッケージ前
の段階でもワイヤのショート不良や断線不良を起こすこ
とがある。また、ワイヤとして金を使用するものは、金
の原価が高いことから半導体装置のコストが高くなる。In a semiconductor device having a structure in which electrodes are connected by wires, the wires may be deformed to cause a short circuit defect or a disconnection defect as described above. In addition, a short circuit defect or a wire disconnection defect may occur even before the packaging in the semiconductor device manufacturing. In addition, when gold is used as the wire, the cost of the gold is high, so the cost of the semiconductor device is high.

【０００６】ＴＣＰ構造の半導体装置においては、リー
ドは銅箔をパターニングして形成していることと、銅箔
が３５μｍ程度と薄いことから機械的強度が弱い。した
がって、リペア時アウターリードのパターンが損なわれ
る。そこで、本発明者はリードフレームを使用して半導
体装置を製造することによって高いリード強度を維持
し、かつＴＣＰの絶縁性フィルム構造を採用することに
よってワイヤの廃止化による組立および実装の歩留り向
上を考え本発明をなした。In a TCP structure semiconductor device, the leads are formed by patterning a copper foil, and the copper foil is thin, about 35 μm, so the mechanical strength is weak. Therefore, the outer lead pattern is damaged during repair. Therefore, the present inventor maintains a high lead strength by manufacturing a semiconductor device using a lead frame, and adopts an insulating film structure of TCP to improve the yield of assembly and mounting by eliminating wires. The invention was made.

【０００７】本発明の目的は、半導体チップの電極とリ
ードとの電気的接続の信頼性が高い半導体装置を提供す
ることにある。An object of the present invention is to provide a semiconductor device having high reliability of electrical connection between electrodes of a semiconductor chip and leads.

【０００８】本発明の他の目的は、アウターリードの機
械的強度が高い半導体装置を提供することにある。Another object of the present invention is to provide a semiconductor device in which the outer leads have high mechanical strength.

【０００９】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.

【００１０】[0010]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は、
矩形状のパッケージと、前記パッケージ内に配設される
半導体チップと、前記半導体チップの周囲に内端を臨ま
せ他端を前記パッケージの外に突出させる複数のリード
と、前記半導体チップの電極と前記リードの内端とを電
気的に接続する接続手段とを有する半導体装置であっ
て、前記パッケージ内において半導体チップ上に位置す
るとともに半導体チップからリードの内端部分に亘って
延在する板状の絶縁性フィルム（絶縁体）と、前記絶縁
性フィルムの表面に設けられた銅箔層（導体層）とを有
し、前記銅箔層は各リードの内端と前記半導体チップの
各電極とを（金バンプ）バンプ電極を介して電気的に接
続し、かつ前記リードは金属板片で形成されている構造
となっている。The outline of the representative ones of the inventions disclosed in the present application will be briefly described as follows. That is, the semiconductor device of the present invention is
A rectangular package, a semiconductor chip arranged in the package, a plurality of leads having an inner end facing the periphery of the semiconductor chip and the other end protruding outside the package, and electrodes of the semiconductor chip. A semiconductor device having a connecting means for electrically connecting the inner end of the lead, the plate-like device being located on the semiconductor chip in the package and extending from the semiconductor chip to the inner end portion of the lead. Of an insulating film (insulator) and a copper foil layer (conductor layer) provided on the surface of the insulating film, the copper foil layer being the inner end of each lead and each electrode of the semiconductor chip. (Gold bump) is electrically connected via a bump electrode, and the lead is formed of a metal plate piece.

【００１１】[0011]

【作用】上記した手段によれば、本発明の半導体装置に
おいては、半導体チップの各電極と各リードは、各銅箔
層によって電気的に接続されているが、前記銅箔層は板
状の絶縁性フィルムに張り付きかつ覆われていることか
ら、ワイヤのように変形し難くなり、半導体チップの電
極とリードとの電気的接続の信頼性が高くなる。このた
め、半導体装置の製造時、外力が作用しても半導体チッ
プの電極とリードとの電気的接続が損傷することがな
く、組立の歩留りが向上する。また、半導体装置の実装
においても、実装時の熱によって前記銅箔層が断線等を
伴う変形も生じ難く、実装の歩留りも高くなり、実装の
信頼性が高くなる。According to the above-mentioned means, in the semiconductor device of the present invention, the electrodes and the leads of the semiconductor chip are electrically connected by the copper foil layers, but the copper foil layers are plate-shaped. Since it is stuck and covered with the insulating film, it is unlikely to be deformed like a wire, and the reliability of the electrical connection between the electrode of the semiconductor chip and the lead is increased. Therefore, during the manufacture of the semiconductor device, the electrical connection between the electrodes of the semiconductor chip and the leads is not damaged even when an external force acts, and the assembly yield is improved. Also, in mounting a semiconductor device, the copper foil layer is unlikely to be deformed due to disconnection or the like due to heat during mounting, the mounting yield is high, and the mounting reliability is high.

【００１２】本発明の半導体装置は、パッケージから突
出するリードが０．１５ｍｍ程度と厚く、銅箔の３５μ
ｍに比較して厚くなるため、リードの機械的強度が高く
なる。したがって、リペア時リードが曲がり難くなる。In the semiconductor device of the present invention, the lead protruding from the package is as thick as about 0.15 mm and the thickness of the copper foil is 35 μm.
Since the thickness is thicker than m, the mechanical strength of the lead is high. Therefore, it becomes difficult for the lead to bend during repair.

【００１３】[0013]

【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の半導体装置の断面図、図２
は半導体装置の製造におけるインナーリードと電極との
接続状態を示す拡大断面図、図３はリードフレームの平
面図である。半導体装置１は、外観的にはレジンからな
るパッケージ２と、このパッケージ２の周縁から突出す
る複数のリード３とからなっている。パッケージ２から
突出するリード３、すなわちアウターリード１０は、表
面実装に適したガルウィング型となっている。パッケー
ジ２はエポキシ樹脂からなるとともに、厚さは２．７ｍ
ｍ程度となっている。リード３は鉄−ニッケル系合金で
形成され、厚さは０．１５〜０．１８ｍｍ程度となって
いる。半導体装置１は、その製造においてリードフレー
ムが使用されるとともに、チップボンディング等の組立
の後、トランスファモールドによってパッケージを形成
し、かつ不要リードフレーム部分の除去、リード成形と
続く一連の確立した半導体装置製造技術によって製造さ
れる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 is a sectional view of a semiconductor device of the present invention, FIG.
FIG. 3 is an enlarged cross-sectional view showing a connection state between inner leads and electrodes in manufacturing a semiconductor device, and FIG. 3 is a plan view of a lead frame. The semiconductor device 1 is composed of a package 2 that is made of resin in appearance and a plurality of leads 3 that project from the peripheral edge of the package 2. The lead 3 protruding from the package 2, that is, the outer lead 10, is a gull wing type suitable for surface mounting. Package 2 is made of epoxy resin and has a thickness of 2.7 m.
m. The lead 3 is formed of an iron-nickel alloy and has a thickness of about 0.15 to 0.18 mm. The semiconductor device 1 uses a lead frame in its manufacture, forms a package by transfer molding after assembly such as chip bonding, removes unnecessary lead frame portions, and leads molding. It is manufactured by manufacturing technology.

【００１４】パッケージ２内にはチップ（半導体チッ
プ）４が位置している。チップ４は、品種によってその
厚さが２８０〜５５０μｍ程度と変わる。チップ４はパ
ッケージ２内に位置するタブ５と呼称される支持板上
に、金−シリコンの共晶層や接着剤を介して固定されて
いる。タブ５はリード３と同じ厚さとなっている。チッ
プ４の表面（上面）には、図２に示すように電極６が設
けられている。この電極６は、アルミニウムで形成され
ている。また、電極６上には接続体としての金バンプ
（バンプ電極）７が取り付けられている。A chip (semiconductor chip) 4 is located in the package 2. The thickness of the chip 4 varies from about 280 to 550 μm depending on the type. The chip 4 is fixed on a supporting plate called a tab 5 located in the package 2 via a gold-silicon eutectic layer or an adhesive. The tab 5 has the same thickness as the lead 3. Electrodes 6 are provided on the surface (upper surface) of the chip 4 as shown in FIG. The electrode 6 is made of aluminum. A gold bump (bump electrode) 7 as a connecting body is attached on the electrode 6.

【００１５】一方、前記リード３においては、その内端
部分、すなわちパッケージ２内に延在するインナーリー
ド１１の先端部分は、前記チップ４の周囲に延在してい
る。また、リード３の内端部分の上面には、図２に示す
ように接続体としての金バンプ８が取り付けられてい
る。この金バンプ８をリード３に形成するために、たと
えばリード３の上面には部分的に金等からなるメッキ膜
９が設けられている。On the other hand, in the lead 3, the inner end portion thereof, that is, the tip portion of the inner lead 11 extending into the package 2 extends around the chip 4. Further, on the upper surface of the inner end portion of the lead 3, a gold bump 8 as a connecting body is attached as shown in FIG. In order to form the gold bumps 8 on the leads 3, for example, a plating film 9 made of gold or the like is partially provided on the upper surfaces of the leads 3.

【００１６】他方、前記パッケージ２内には前記チップ
４からリード３の内端部分に亘って対面するように板状
の絶縁フィルム１５（絶縁体）が配置されている。この
絶縁フィルム１５はエポキシ樹脂からなるとともに、厚
さが７５μｍ程度となっている。また、絶縁フィルム１
５の下面には、図２に示すように導体層１６が所望パタ
ーンとなるように形成されている。導体層１６は、絶縁
フィルム１５の表面に接着剤１７を介して貼着した厚さ
３５μｍ程度の銅箔をエッチングすることによって形成
される。前記銅箔層の表面にはサブミクロン単位の厚さ
の錫層が設けられている。各導体層（銅箔層）１６の内
端は前記チップ４の電極６上の金バンプ７に金−錫合金
層を介して接着されるとともに、外端は対応するリード
３の内端上の金バンプ８に金−錫合金層を介して接着さ
れている。導体層１６と電極６およびリード３とが金バ
ンプ７，８を介して接続された状態では、金バンプ７，
８の厚さは２０μｍ程度となっている。On the other hand, in the package 2, a plate-shaped insulating film 15 (insulator) is arranged so as to face the chip 4 and the inner end portions of the leads 3. The insulating film 15 is made of epoxy resin and has a thickness of about 75 μm. Insulating film 1
As shown in FIG. 2, the conductor layer 16 is formed on the lower surface of the conductor 5 in a desired pattern. The conductor layer 16 is formed by etching a copper foil having a thickness of about 35 μm, which is attached to the surface of the insulating film 15 via the adhesive 17. A tin layer having a thickness of submicron is provided on the surface of the copper foil layer. The inner end of each conductor layer (copper foil layer) 16 is bonded to the gold bump 7 on the electrode 6 of the chip 4 via the gold-tin alloy layer, and the outer end thereof is on the inner end of the corresponding lead 3. It is adhered to the gold bump 8 via a gold-tin alloy layer. In the state where the conductor layer 16 is connected to the electrode 6 and the lead 3 via the gold bumps 7 and 8, the gold bumps 7 and
The thickness of 8 is about 20 μm.

【００１７】このような半導体装置１は、前記タブ５の
下面側のレジン厚さは０．１〜０．２ｍｍ程度、絶縁フ
ィルム１５上のレジン厚さは０．１〜０．２ｍｍ程度と
なっている。In such a semiconductor device 1, the resin thickness on the lower surface side of the tab 5 is about 0.1 to 0.2 mm, and the resin thickness on the insulating film 15 is about 0.1 to 0.2 mm. ing.

【００１８】つぎに、本発明の半導体装置の製造方法に
ついて説明する。本発明の半導体装置１を製造する場
合、図３に示すようなリードフレーム２１が用意され
る。このリードフレーム２１は、Ｆｅ−Ｎｉ合金板（あ
るいはＣｕ合金板等）をエッチングによりまたはプレス
によってパターニングすることによって製造される。リ
ードフレーム２１は同図に示すように、一対の平行に延
在する外枠２２と、この一対の外枠２２を連結しかつ外
枠２２に直交する方向に延在する一対の内枠２３とによ
って形成される枠構造となっている。また、前記枠の中
央には矩形状のタブ（支持体）５が配置されているとと
もに、このタブ５は一対の枠の隅の太幅部２４から延在
するタブ吊りリード２５によって支持されている。ま
た、前記内枠２３および外枠２２から前記タブ５に向か
って複数のリード３が延在している。また、相互に平行
に延在するリード部分において、各リード３はダム２６
によって連結されている。このダム２６は、前記内枠２
３または外枠２２に平行に配置されるとともに、枠の隅
の太幅部２４に連結されている。また、図２に示すよう
に、リード３の内端部分は一段上方に折れ曲がって内端
が高くなっているとともに、タブ吊りリード２５も途中
で一段高く折れ曲がり、タブ５が高くなっている。ま
た、各リード３の内端部分（インナーリード１１部分の
先端部分）には、高さ２０数μｍの金バンプ（バンプ電
極）８が設けられている。この金バンプ８を形成するた
めの下地処理として、リード３の表面には部分的に金等
からなるメッキ膜９が形成されている（図３では図示せ
ず）。金バンプ８は、図２に示すように、前記メッキ膜
９上に形成される。Next, a method of manufacturing the semiconductor device of the present invention will be described. When manufacturing the semiconductor device 1 of the present invention, a lead frame 21 as shown in FIG. 3 is prepared. The lead frame 21 is manufactured by patterning an Fe—Ni alloy plate (or a Cu alloy plate or the like) by etching or pressing. As shown in the figure, the lead frame 21 includes a pair of outer frames 22 extending in parallel, and a pair of inner frames 23 connecting the pair of outer frames 22 and extending in a direction orthogonal to the outer frame 22. It has a frame structure formed by. A rectangular tab (support) 5 is arranged in the center of the frame, and the tab 5 is supported by a tab suspension lead 25 extending from the wide width portion 24 at the corner of the pair of frames. There is. Further, a plurality of leads 3 extend from the inner frame 23 and the outer frame 22 toward the tab 5. Further, in the lead portions extending in parallel with each other, each lead 3 has a dam 26.
Are linked by. This dam 26 is the inner frame 2
3 or arranged in parallel to the outer frame 22 and connected to the wide width portion 24 at the corner of the frame. Further, as shown in FIG. 2, the inner end portion of the lead 3 is bent upward by one step and the inner end is raised, and the tab suspension lead 25 is also bent one step higher in the middle, and the tab 5 is raised. In addition, a gold bump (bump electrode) 8 having a height of 20 μm is provided on the inner end portion (tip portion of the inner lead 11 portion) of each lead 3. As a base treatment for forming the gold bumps 8, a plating film 9 made of gold or the like is partially formed on the surfaces of the leads 3 (not shown in FIG. 3). The gold bumps 8 are formed on the plating film 9 as shown in FIG.

【００１９】つぎに、このようなリードフレーム２１の
タブ５上に、金−シリコンの共晶層や接着剤を介して半
導体チップ４が固定される。Next, the semiconductor chip 4 is fixed on the tab 5 of the lead frame 21 through a gold-silicon eutectic layer or an adhesive.

【００２０】つぎに、一面に導体層（銅箔層）１６を設
けた矩形板状の絶縁フィルム（絶縁体）１５が用意され
る。前記銅箔層の表面には、金バンプ７，８との接続の
ためにサブミクロン単位の厚さの錫層が設けられてい
る。前記導体層１６は、図１および図２に示すように、
チップ４の所定の電極６と所定のリード３を電気的に接
続するようにパターニングされている。そこで、図３に
示すように、絶縁フィルム１５がリードフレーム２１上
に重ねられる。この際、図２に示すように、チップ４お
よびリード３の各金バンプ７，８に、絶縁フィルム１５
の導体層１６が重なるようにする。つぎに前記絶縁フィ
ルム１５とチップ４およびリード３間には所定の荷重
（たとえば、４０ｇ）と所定の温度（たとえば、５００
℃）が加えられ、金バンプ７，８と導体層１６との接続
がなされる。Next, a rectangular plate-shaped insulating film (insulator) 15 provided with a conductor layer (copper foil layer) 16 on one surface is prepared. On the surface of the copper foil layer, a tin layer having a thickness of submicron is provided for connection with the gold bumps 7 and 8. The conductor layer 16 is, as shown in FIG. 1 and FIG.
It is patterned so as to electrically connect a predetermined electrode 6 of the chip 4 and a predetermined lead 3 to each other. Therefore, as shown in FIG. 3, the insulating film 15 is overlaid on the lead frame 21. At this time, as shown in FIG. 2, the insulating film 15 is formed on each of the gold bumps 7 and 8 of the chip 4 and the lead 3.
So that the conductor layers 16 are overlapped. Next, a predetermined load (for example, 40 g) and a predetermined temperature (for example, 500) are applied between the insulating film 15 and the chip 4 and the leads 3.
(° C.) is applied to connect the gold bumps 7 and 8 to the conductor layer 16.

【００２１】つぎに、組立が終了したリードフレーム２
１は、常用のトランスファモールド装置によって、所定
部がモールドされてパッケージ２が形成される。その
後、不要リードフレーム部分が切断除去されるととも
に、リード成形が行われ、図１に示されるようなガルウ
ィング型の半導体装置１が製造される。Next, the assembled lead frame 2
1, a package 2 is formed by molding a predetermined portion by a conventional transfer molding device. Thereafter, the unnecessary lead frame portion is cut and removed, and lead molding is performed to manufacture the gull wing type semiconductor device 1 as shown in FIG.

【００２２】このような半導体装置１においては以下の
効果が得られる。The following effects can be obtained in such a semiconductor device 1.

【００２３】（１）本発明の半導体装置においては、半
導体チップの電極とリードは、銅箔層によって電気的に
接続されるが、前記銅箔層は絶縁性フィルムに張り付き
かつ覆われていることから、ワイヤのように変形し難く
なり、半導体チップの電極とリードとの電気的接続の信
頼性が高くなる。このため、半導体装置の製造時、外力
が作用しても半導体チップの電極とリードとの電気的接
続が損傷することがなく、組立の歩留りが向上する。ま
た、半導体装置の実装においても、実装時の熱によって
前記銅箔層が断線等を伴う変形も生じ難く、実装の歩留
りも高くなり、実装の信頼性が高くなる。(1) In the semiconductor device of the present invention, the electrodes and the leads of the semiconductor chip are electrically connected by a copper foil layer, and the copper foil layer is stuck and covered with an insulating film. Therefore, it becomes difficult to deform like a wire, and the reliability of the electrical connection between the electrodes of the semiconductor chip and the leads is improved. Therefore, during the manufacture of the semiconductor device, the electrical connection between the electrodes of the semiconductor chip and the leads is not damaged even when an external force acts, and the assembly yield is improved. Also, in mounting a semiconductor device, the copper foil layer is unlikely to be deformed due to disconnection or the like due to heat during mounting, the mounting yield is high, and the mounting reliability is high.

【００２４】（２）本発明の半導体装置においては、パ
ッケージから突出するリード、すなわちアウターリード
は、リードフレームから形成される厚い金属板片で形成
されているため、機械強度が高くなる。すなわち、リー
ドは０．１５ｍｍの厚さとなり、ＴＣＰの銅箔による３
５μｍ程度の厚さのリードに比較して大幅に厚いため、
機械的強度が高くなる。したがって、搬送中あるいは半
導体装置のリペア時、アウターリードのパターンが損な
われなくなるという効果が得られる。(2) In the semiconductor device of the present invention, the lead protruding from the package, that is, the outer lead, is formed of a thick metal plate piece formed of the lead frame, so that the mechanical strength is increased. That is, the lead has a thickness of 0.15 mm, and is made of TCP copper foil.
Since it is much thicker than a lead with a thickness of about 5 μm,
Increases mechanical strength. Therefore, it is possible to obtain the effect that the outer lead pattern is not damaged during the transportation or the repair of the semiconductor device.

【００２５】（３）本発明の半導体装置においては、イ
ンナーリードボンディングを行う材料としては、銅箔層
と金バンプによるため、高価な金ワイヤを使用した半導
体装置に比較して製造コストが安価となるという効果が
得られる。(3) In the semiconductor device of the present invention, the material for performing inner lead bonding is a copper foil layer and gold bumps, so that the manufacturing cost is lower than that of a semiconductor device using expensive gold wires. The effect of becoming

【００２６】（４）上記（１）〜（３）により、本発明
によれば、半導体チップの電極とリードとの電気的接続
の信頼性が高い半導体装置を安価に提供することができ
るという相乗効果が得られる。(4) Due to the above (1) to (3), according to the present invention, it is possible to provide at low cost a semiconductor device having a highly reliable electrical connection between the electrodes of the semiconductor chip and the leads. The effect is obtained.

【００２７】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記絶縁性フィルムの代わりにセラミック板等の薄い絶
縁板を使用しても良い。また、導体層は導体ペーストの
印刷・焼成等によって形成しても良い。また、本発明の
半導体装置においては、半導体チップの電極とリードと
の電気的な接続は、絶縁性フィルムの一面に形成された
銅箔層を利用する構造となっていることから、電極を半
導体チップの中央部分にも形成することが可能となる。
この場合、回路設計の余裕度が向上するという効果が得
られる。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say, for example,
Instead of the insulating film, a thin insulating plate such as a ceramic plate may be used. Further, the conductor layer may be formed by printing or firing a conductor paste. Further, in the semiconductor device of the present invention, since the electrical connection between the electrode of the semiconductor chip and the lead has a structure in which the copper foil layer formed on one surface of the insulating film is used, It can be formed also in the central portion of the chip.
In this case, the effect of improving the margin of circuit design is obtained.

【００２８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるトラン
スファモールドによるレジンパッケージ型半導体装置の
製造技術に適用した場合について説明したが、それに限
定されるものではない。In the above description, the case where the invention made by the present inventor is mainly applied to the manufacturing technology of the resin package type semiconductor device by the transfer molding which is the field of application which is the background of the invention has been described. is not.

【００２９】[0029]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明の半導体装置は、アウターリ
ードを銅箔に比較して機械的強度が大きいリードフレー
ムから形成するため、アウターリードの機械的強度が高
くなる。したがって、リペア時にアウターリードが変形
し難くなる。また、本発明の半導体装置においては、リ
ードと半導体チップの電極との接続を絶縁フィルムの表
面に設けた銅箔層で接続する構造となっていることか
ら、半導体チップの電極とリードとの電気的接続の信頼
性が高くなる。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows. In the semiconductor device of the present invention, the outer lead is formed of a lead frame having a mechanical strength higher than that of the copper foil, so that the mechanical strength of the outer lead is increased. Therefore, the outer leads are less likely to be deformed during repair. Further, in the semiconductor device of the present invention, since the connection between the lead and the electrode of the semiconductor chip is connected by the copper foil layer provided on the surface of the insulating film, the electrical connection between the electrode of the semiconductor chip and the lead is achieved. Reliability of dynamic connections is increased.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の半導体装置の一実施例による断面図で
ある。FIG. 1 is a cross-sectional view of an embodiment of a semiconductor device of the present invention.

【図２】本発明の半導体装置の製造におけるインナーリ
ードと電極との接続状態を示す拡大断面図である。FIG. 2 is an enlarged cross-sectional view showing a connection state between inner leads and electrodes in manufacturing the semiconductor device of the present invention.

【図３】本発明の半導体装置の製造に使用するリードフ
レームの平面図である。FIG. 3 is a plan view of a lead frame used for manufacturing the semiconductor device of the present invention.

【符号の説明】[Explanation of symbols]

１…半導体装置、２…パッケージ、３…リード、４…チ
ップ、５…タブ、６…電極、７，８…金バンプ、９…メ
ッキ膜、１０…アウターリード、１１…インナーリー
ド、１５…絶縁フィルム、１６…導体層（銅箔層）、１
７…接着剤、２１…リードフレーム、２２…外枠、２３
…内枠、２４…太幅部、２５…タブ吊りリード、２６…
ダム。1 ... Semiconductor device, 2 ... Package, 3 ... Lead, 4 ... Chip, 5 ... Tab, 6 ... Electrode, 7, 8 ... Gold bump, 9 ... Plating film, 10 ... Outer lead, 11 ... Inner lead, 15 ... Insulation Film, 16 ... Conductor layer (copper foil layer), 1
7 ... Adhesive, 21 ... Lead frame, 22 ... Outer frame, 23
… Inner frame, 24… Wide part, 25… Tab suspension lead, 26…
dam.

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 パッケージの内外に亘って延在するリー
ドを有する半導体装置であって、前記パッケージ内のリ
ードの内端と半導体チップの電極は絶縁体の表面に設け
た導体層を介して電気的に接続されていることを特徴と
する半導体装置。1. A semiconductor device having a lead extending inside and outside a package, wherein an inner end of the lead in the package and an electrode of a semiconductor chip are electrically connected via a conductor layer provided on a surface of an insulator. A semiconductor device characterized by being electrically connected. 【請求項２】 矩形状のパッケージと、前記パッケージ
内に配設される半導体チップと、前記半導体チップの周
囲に内端を臨ませ他端を前記パッケージの外に突出させ
る複数のリードと、前記半導体チップの電極と前記リー
ドの内端とを電気的に接続する接続手段とを有する半導
体装置であって、前記パッケージ内において半導体チッ
プ上に位置するとともに半導体チップからリードの内端
部分に亘って延在する板状の絶縁体と、前記絶縁体の表
面に設けられた導体層とを有し、前記導体層は各リード
の内端と前記半導体チップの各電極とをバンプ電極を介
して電気的に接続し、かつ前記リードは金属板片で形成
されていることを特徴とする半導体装置。2. A rectangular package, a semiconductor chip disposed in the package, a plurality of leads having an inner end facing the periphery of the semiconductor chip and the other end protruding outside the package, A semiconductor device having a connecting means for electrically connecting an electrode of a semiconductor chip and an inner end of the lead, the semiconductor device being located on the semiconductor chip in the package and extending from the semiconductor chip to an inner end portion of the lead. It has an extending plate-shaped insulator and a conductor layer provided on the surface of the insulator, and the conductor layer electrically connects the inner end of each lead and each electrode of the semiconductor chip via a bump electrode. The semiconductor device is characterized in that the leads are formed of metal plate pieces. 【請求項３】 矩形状のパッケージと、前記パッケージ
内に配設される半導体チップと、前記半導体チップの周
囲に内端を臨ませ他端を前記パッケージの外に突出させ
る複数のリードと、前記半導体チップの電極と前記リー
ドの内端とを電気的に接続する接続手段とを有する半導
体装置であって、前記各リードの内端と前記半導体チッ
プの各電極は絶縁性フィルムの表面に設けた銅箔層を介
してそれぞれ電気的に接続されているとともに、前記リ
ードは金属板片で形成されていることを特徴とする半導
体装置。3. A rectangular package, a semiconductor chip arranged in the package, a plurality of leads having an inner end facing the periphery of the semiconductor chip and the other end protruding outside the package, A semiconductor device having a connecting means for electrically connecting an electrode of a semiconductor chip and an inner end of the lead, wherein the inner end of each lead and each electrode of the semiconductor chip are provided on a surface of an insulating film. A semiconductor device, wherein the leads are formed of metal plate pieces and are electrically connected to each other through a copper foil layer.
JP6153165A 1994-07-05 1994-07-05 Semiconductor device Pending JPH0817870A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6153165A JPH0817870A (en) 1994-07-05 1994-07-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6153165A JPH0817870A (en) 1994-07-05 1994-07-05 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0817870A true JPH0817870A (en) 1996-01-19

Family

ID=15556475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6153165A Pending JPH0817870A (en) 1994-07-05 1994-07-05 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0817870A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998000690A1 (en) * 1996-06-28 1998-01-08 Siemens Aktiengesellschaft Pressure sensor component mounted on the insertion surface of a circuit board
KR20030025481A (en) * 2001-09-21 2003-03-29 주식회사 칩팩코리아 flip-chip semiconductor package and method of manufacturing thereof
US7042104B2 (en) 2003-08-13 2006-05-09 Samsung Electronics Co., Ltd. Semiconductor package using flexible film and method of manufacturing the same
KR100585585B1 (en) * 1999-07-05 2006-06-07 삼성테크윈 주식회사 Semiconductor package
JP2009099905A (en) * 2007-10-19 2009-05-07 Rohm Co Ltd Semiconductor device
JP2010258284A (en) * 2009-04-27 2010-11-11 Panasonic Corp Mounting method and mounting structure of electronic component
US8810014B2 (en) 2012-10-30 2014-08-19 Samsung Electro-Mechanics, Co., Ltd. Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998000690A1 (en) * 1996-06-28 1998-01-08 Siemens Aktiengesellschaft Pressure sensor component mounted on the insertion surface of a circuit board
JP2000513446A (en) * 1996-06-28 2000-10-10 シーメンス アクチエンゲゼルシヤフト Pressure sensor component that can be assembled on the mounting surface of a printed wiring board
KR100585585B1 (en) * 1999-07-05 2006-06-07 삼성테크윈 주식회사 Semiconductor package
KR20030025481A (en) * 2001-09-21 2003-03-29 주식회사 칩팩코리아 flip-chip semiconductor package and method of manufacturing thereof
US7042104B2 (en) 2003-08-13 2006-05-09 Samsung Electronics Co., Ltd. Semiconductor package using flexible film and method of manufacturing the same
US7396763B2 (en) 2003-08-13 2008-07-08 Samsung Electronics Co., Ltd. Semiconductor package using flexible film and method of manufacturing the same
JP2009099905A (en) * 2007-10-19 2009-05-07 Rohm Co Ltd Semiconductor device
JP2010258284A (en) * 2009-04-27 2010-11-11 Panasonic Corp Mounting method and mounting structure of electronic component
US8810014B2 (en) 2012-10-30 2014-08-19 Samsung Electro-Mechanics, Co., Ltd. Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame

Similar Documents

Publication Publication Date Title
US5900671A (en) Electronic component including conductor connected to electrode and anodically bonded to insulating coating
JPH0448767A (en) Resin-sealed semiconductor device
JPH06302653A (en) Semiconductor device
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
JP2000188366A (en) Semiconductor device
JPH08186151A (en) Semiconductor device and manufacture thereof
JPH0455341B2 (en)
JPH0444347A (en) Semiconductor device
JPS60167454A (en) Semiconductor device
JPH0817870A (en) Semiconductor device
KR0157857B1 (en) Semiconductor package
JP2569400B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP3529507B2 (en) Semiconductor device
JP3454192B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JPH0812896B2 (en) Semiconductor device
JPH10261735A (en) Semiconductor device and its manufacture
JP2986661B2 (en) Method for manufacturing semiconductor device
JPH0525236Y2 (en)
JP4175339B2 (en) Manufacturing method of semiconductor device
JPH0855856A (en) Semiconductor device and its manufacture
JP2871575B2 (en) Lead frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same
JPH08255868A (en) Semiconductor device and manufacture thereof
JP3127948B2 (en) Semiconductor package and mounting method thereof
JPH04119653A (en) Integrated circuit element
JP2927066B2 (en) Method for manufacturing resin-encapsulated semiconductor device