JPH0855856A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH0855856A JPH0855856A JP6189249A JP18924994A JPH0855856A JP H0855856 A JPH0855856 A JP H0855856A JP 6189249 A JP6189249 A JP 6189249A JP 18924994 A JP18924994 A JP 18924994A JP H0855856 A JPH0855856 A JP H0855856A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- bonding
- die pad
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置とその製造方
法に関し、一層詳細には半導体チップと、一端が半導体
チップ上のボンディングパッドへ接続された複数のボン
ディングワイヤと、各ボンディングワイヤの他端へ接続
された複数のはんだボールとを具備する半導体装置とそ
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, more specifically, a semiconductor chip, a plurality of bonding wires having one end connected to a bonding pad on the semiconductor chip, and the other end of each bonding wire. The present invention relates to a semiconductor device having a plurality of solder balls connected to the semiconductor device and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来、半導体チップと、一端が半導体チ
ップ上のボンディングパッドへ接続された複数のボンデ
ィングワイヤと、各ボンディングワイヤの他端に形成さ
れた複数のはんだボール（はんだバンプ）とを具備する
と共に、半導体チップおよびボンディングワイヤが樹脂
封止された半導体装置が知られている（例えば特開平３
−９４４３８号公報参照）。この種の半導体装置におい
て、電気抵抗が極めて小さい金線（Ａｕワイヤ）がボン
ディングワイヤとして使用されている。2. Description of the Related Art Conventionally, a semiconductor chip, a plurality of bonding wires having one end connected to a bonding pad on the semiconductor chip, and a plurality of solder balls (solder bumps) formed at the other end of each bonding wire are provided. In addition, a semiconductor device in which a semiconductor chip and a bonding wire are resin-sealed is known (for example, Japanese Laid-Open Patent Publication No. Hei 3).
-94438 gazette). In this type of semiconductor device, a gold wire (Au wire) having an extremely low electric resistance is used as a bonding wire.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記の
Ａｕワイヤをボンディングワイヤとする従来の半導体装
置には次のような課題がある。金（Ａｕ）は極めて軟質
な金属であり、Ａｕワイヤの一端部は半導体チップへ接
続（ワイヤボンディング）した後、樹脂封止されるが、
その間に外力等により塑性変形し易い。そのため、変形
したＡｕワイヤが隣接するＡｕワイヤと接触して回路を
短絡するおそれが有る。また、Ａｕワイヤの他端部には
はんだボールを形成するため、はんだを溶着するが、溶
着したはんだとＡｕワイヤの境界部分には、はんだの成
分である鉛（Ｐｂ）や錫（Ｓｎ）と金（Ａｕ）との間で
極めて脆弱な金属間化合物が形成される。そのため、は
んだボールの密着性が悪く脱落し易くなったりする等の
課題も有る。従って、本発明はボンディングワイヤによ
る回路の短絡を防止すると共に、はんだボールを確実に
固着可能な半導体装置とその製造方法を提供することを
目的とする。However, the conventional semiconductor device using the Au wire as a bonding wire has the following problems. Gold (Au) is an extremely soft metal, and one end of the Au wire is resin-sealed after being connected (wire bonding) to a semiconductor chip.
During that time, it is easily plastically deformed by an external force or the like. Therefore, the deformed Au wire may come into contact with the adjacent Au wire to short-circuit the circuit. Further, since solder balls are formed on the other end of the Au wire, the solder is welded, but lead (Pb) and tin (Sn), which are the components of the solder, are added to the boundary between the welded solder and the Au wire. An extremely brittle intermetallic compound is formed with gold (Au). Therefore, there is a problem that the adhesion of the solder balls is poor and the solder balls easily fall off. Accordingly, it is an object of the present invention to provide a semiconductor device capable of preventing a short circuit of a circuit due to a bonding wire and securely fixing a solder ball, and a manufacturing method thereof.
【０００４】[0004]
【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を備える。すなわち、半導体装置
は、半導体チップと、一端が該半導体チップのボンディ
ングパッドへ接続された複数のボンディングワイヤと、
各ボンディングワイヤの他端へ接続された複数のはんだ
ボールとを具備し、前記半導体チップおよび前記ボンデ
ィングワイヤが電気的絶縁材料により封止された半導体
装置において、前記ボンディングワイヤがパラジウムま
たはパラジウム合金から成ることを特徴とする。一方、
その製造方法は、半導体チップを板状のダイパッドへ固
定し、パラジウムまたはパラジウム合金から成る複数の
ボンディングワイヤの一端を前記半導体チップのボンデ
ィングパッドへ接続し、前記ダイパッド、前記半導体チ
ップおよび前記ボンディングワイヤを電気的絶縁材料に
より封止した後、各ボンディングワイヤの他端にはんだ
ボールを形成することを特徴とする。In order to solve the above problems, the present invention has the following constitution. That is, the semiconductor device includes a semiconductor chip, a plurality of bonding wires one end of which is connected to a bonding pad of the semiconductor chip,
In a semiconductor device having a plurality of solder balls connected to the other end of each bonding wire, wherein the semiconductor chip and the bonding wire are sealed with an electrically insulating material, the bonding wire is made of palladium or a palladium alloy. It is characterized by on the other hand,
The manufacturing method, the semiconductor chip is fixed to a plate-shaped die pad, one end of a plurality of bonding wires made of palladium or palladium alloy is connected to the bonding pad of the semiconductor chip, the die pad, the semiconductor chip and the bonding wire. After sealing with an electrically insulating material, a solder ball is formed at the other end of each bonding wire.
【０００５】[0005]
【作用】作用について説明する。ボンディングワイヤは
パラジウムまたはパラジウム合金により形成すると、従
来の金と比較して剛性を大きくすることが可能になる。
また、はんだの溶着部分に脆弱な金属間化合物が形成さ
れるのを防止可能となる。[Operation] The operation will be described. When the bonding wire is made of palladium or a palladium alloy, the rigidity can be increased as compared with the conventional gold.
Further, it becomes possible to prevent the formation of a brittle intermetallic compound in the soldered portion.
【０００６】[0006]
【実施例】以下、本発明の好適な実施例について添付図
面と共に詳述する。図１は本実施例のボールグリッドア
レイ（ＢＧＡ）型半導体装置の正面断面図であり、図２
はその半導体装置を製造する際に使用されるリードフレ
ームの一例を示す部分平面図である。図１において、１
２は半導体チップであり、表面および内部に集積回路が
形成されている。半導体チップ１２は、鉄、銅などの金
属製リードフレーム１４（図２参照））のダイパッド１
６の上面に、例えば接着剤１８で固定されている。２０
はボンディングワイヤであり、上下方向へ配設されてい
る。本実施例では多数のボンディングワイヤ２０がマト
リクス状に植設されている。各ボンディングワイヤ２０
の下端部は球状に形成され、半導体チップ１２上のボン
ディングパッド（不図示）へ接続されている。ボンディ
ングワイヤ２０はパラジウム（Ｐｄ）またはパラジウム
合金により形成されている。本実施例では各ボンディン
グワイヤ２０は、下端部の直径が約１００ミクロンであ
り、他の細径部の太さは約２５ミクロンに形成されてい
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will now be described in detail with reference to the accompanying drawings. FIG. 1 is a front sectional view of a ball grid array (BGA) type semiconductor device of this embodiment.
FIG. 3 is a partial plan view showing an example of a lead frame used when manufacturing the semiconductor device. In FIG. 1, 1
Reference numeral 2 denotes a semiconductor chip, on the surface and inside of which integrated circuits are formed. The semiconductor chip 12 is a die pad 1 of a lead frame 14 (see FIG. 2) made of metal such as iron and copper.
It is fixed to the upper surface of 6 with an adhesive 18, for example. 20
Is a bonding wire, which is arranged in the vertical direction. In this embodiment, many bonding wires 20 are implanted in a matrix. Each bonding wire 20
Is formed in a spherical shape, and is connected to a bonding pad (not shown) on the semiconductor chip 12. The bonding wire 20 is made of palladium (Pd) or a palladium alloy. In this embodiment, each of the bonding wires 20 has a lower end portion having a diameter of about 100 μm and the other thin diameter portions having a thickness of about 25 μm.
【０００７】２２は電気的絶縁材料の一例である樹脂層
であり、ダイパッド１６の上面、半導体チップ１２およ
びボンディングワイヤ２０を封止している。樹脂層は、
熱硬化性樹脂で形成され、半導体チップ１２を湿気等か
ら保護している。なお、本実施例ではダイパッド１６の
下面は樹脂封止されずに露出しており、半導体装置１０
から発生する熱を放出するヒートスプレッダの役目をし
ている。従って、本実施例の半導体装置１０では特に放
熱手段を設ける必要がなく、コストダウンを図ることも
可能になっている。本実施例において、樹脂層２２は溶
融樹脂のポッティングによって形成されているが、特に
ポッティングには限定されず、トランスファモールド装
置で形成してもよい。なお、電気的絶縁材料としてはガ
ラス、シリコーン樹脂等を用いることができる。２４は
面実装用端子となるはんだボールであり、樹脂層２２か
ら上方へ突出した各ボンディングワイヤ２０の上端へ接
続するように多数形成されている。はんだボール２４
は、ボンディングワイヤ２０の上端部分を包み込むよう
に球状に形成されており、本実施例の場合、直径約１０
０ミクロンに形成されている。はんだボール２４は溶融
はんだをボンディングワイヤ２０の上端部へ滴着させ、
自らの表面張力で球状に形成して成る。また、はんだめ
っきにより形成してもよい。A resin layer 22 is an example of an electrically insulating material, and seals the upper surface of the die pad 16, the semiconductor chip 12 and the bonding wire 20. The resin layer is
It is made of a thermosetting resin and protects the semiconductor chip 12 from moisture and the like. In this embodiment, the lower surface of the die pad 16 is exposed without being resin-sealed, and the semiconductor device 10
It plays the role of a heat spreader that releases the heat generated by the heat spreader. Therefore, in the semiconductor device 10 of this embodiment, it is not necessary to provide a heat radiating means, and the cost can be reduced. In the present embodiment, the resin layer 22 is formed by potting a molten resin, but it is not particularly limited to potting and may be formed by a transfer molding device. Glass, silicone resin, or the like can be used as the electrically insulating material. Reference numeral 24 is a solder ball that serves as a surface mounting terminal, and a large number of solder balls are formed so as to be connected to the upper ends of the respective bonding wires 20 protruding upward from the resin layer 22. Solder balls 24
Is formed in a spherical shape so as to enclose the upper end portion of the bonding wire 20, and in the case of the present embodiment, the diameter is about 10
It is formed to 0 micron. The solder ball 24 causes molten solder to drop onto the upper end of the bonding wire 20,
It is formed into a spherical shape by its own surface tension. It may also be formed by solder plating.
【０００８】次に、上記の構成を有するＢＧＡ型半導体
装置１０の製造方法について説明する。半導体チップを
図２に示すリードフレーム１４の各ダイパッド１６へ接
着剤１８で固定する。なお、図２のリードフレーム１４
は複数のダイパッド１６を有する短冊状のリードフレー
ムであるが、各々１個のダイパッド１６を有する個片状
のリードフレームを順次製造ラインへ送り込むようにし
てもよい。次に、ボンダー装置を介して多数のボンディ
ングワイヤ２０の下端部を半導体チップ１２へボンディ
ングする。ワイヤボンディングが完了したら、ダイパッ
ド１６の上面、半導体チップ１２およびボンディングワ
イヤ２０をポッティング等で樹脂層２２を形成して樹脂
封止する。その際、ダイパッド１６の下面は樹脂封止せ
ずヒートスプレッダとして露出させる。樹脂封止が完了
したら、各ボンディングワイヤ２０の樹脂層２２から突
出している上端へはんだボール２４を接続、形成する。
はんだボール２４が形成されたら、ダイパッド１６をリ
ードフレーム１４のサポートバー２６およびサイドレー
ル２８からプレス装置（不図示）を用いて切り離すと各
半導体装置１０が完成する。Next, a method of manufacturing the BGA type semiconductor device 10 having the above structure will be described. The semiconductor chip is fixed to each die pad 16 of the lead frame 14 shown in FIG. 2 with an adhesive 18. The lead frame 14 of FIG.
Is a strip-shaped lead frame having a plurality of die pads 16, but individual lead frames each having one die pad 16 may be sequentially fed to the manufacturing line. Next, the lower ends of many bonding wires 20 are bonded to the semiconductor chip 12 via a bonder device. When the wire bonding is completed, the resin layer 22 is formed on the upper surface of the die pad 16, the semiconductor chip 12 and the bonding wire 20 by potting or the like and resin-sealed. At this time, the lower surface of the die pad 16 is exposed as a heat spreader without resin sealing. When the resin sealing is completed, the solder balls 24 are connected and formed on the upper ends of the bonding wires 20 protruding from the resin layer 22.
After the solder balls 24 are formed, the die pad 16 is separated from the support bars 26 and the side rails 28 of the lead frame 14 using a pressing device (not shown), and each semiconductor device 10 is completed.
【０００９】次に図３および図４を参照してはんだボー
ル２４の接続方法の他の例について説明する。なお、図
１および図２の例と同一の構成部材については同一の符
号を付し、説明は省略する。図３の例は、各ボンディン
グワイヤ２０の上端が樹脂層２２内に在り、はんだボー
ル２４の下端部が樹脂層２２内へ延びてボンディングワ
イヤ２０の上端と電気的に接続されている。一方、図４
の例は、各ボンディングワイヤ２０の上端面は樹脂層２
２の上面と面一の位置に在り、はんだボール２４はボン
ディングワイヤ２０の上端面と接続されている。以上、
本発明の好適な実施例について種々述べてきたが、本発
明は上述の実施例に限定されるのではなく、発明の精神
を逸脱しない範囲で多くの改変を施し得るのはもちろん
である。Next, another example of the method of connecting the solder balls 24 will be described with reference to FIGS. 3 and 4. The same components as those in the examples of FIGS. 1 and 2 are designated by the same reference numerals, and the description thereof will be omitted. In the example of FIG. 3, the upper ends of the bonding wires 20 are in the resin layer 22, and the lower ends of the solder balls 24 extend into the resin layer 22 and are electrically connected to the upper ends of the bonding wires 20. On the other hand, FIG.
In the above example, the upper end surface of each bonding wire 20 is a resin layer 2
The solder ball 24 is located flush with the upper surface of the solder ball 2, and is connected to the upper end surface of the bonding wire 20. that's all,
Although various preferred embodiments of the present invention have been described, the present invention is not limited to the above-described embodiments, and many modifications can be made without departing from the spirit of the invention.
【００１０】[0010]
【発明の効果】本発明に係る半導体装置を用いると、ボ
ンディングワイヤをパラジウムまたはパラジウム合金で
形成すると、従来の金と比較して剛性を大きくすること
が可能になるので、樹脂封止工程等において外力を受け
ても塑性変形しにくく、ボンディングワイヤ同士が接触
して回路を短絡するのが防止可能となる。また、Ａｕワ
イヤと違って、ボンディングワイヤとはんだボールとの
溶着部分に脆弱な金属間化合物を形成することがないの
で、はんだボールの脱落等を防止可能になる等の著効を
奏する。When the semiconductor device according to the present invention is used, if the bonding wire is made of palladium or a palladium alloy, the rigidity can be increased as compared with the conventional gold. Even if an external force is applied, it is unlikely to be plastically deformed, and it is possible to prevent the bonding wires from contacting each other and short-circuiting the circuit. Further, unlike the Au wire, a brittle intermetallic compound is not formed at the welded portion between the bonding wire and the solder ball, so that it is possible to prevent the solder ball from falling off.
【図１】本発明に係る半導体装置の一例であるＢＧＡ型
半導体装置の正面断面図。FIG. 1 is a front sectional view of a BGA type semiconductor device which is an example of a semiconductor device according to the present invention.
【図２】その半導体装置を製造する際に使用されるリー
ドフレームの一例を示す部分平面図。FIG. 2 is a partial plan view showing an example of a lead frame used when manufacturing the semiconductor device.
【図３】はんだボールの接続方法の他の例を示した半導
体装置の部分断面図。FIG. 3 is a partial cross-sectional view of a semiconductor device showing another example of a solder ball connecting method.
【図４】はんだボールの接続方法の他の例を示した半導
体装置の部分断面図。FIG. 4 is a partial cross-sectional view of a semiconductor device showing another example of a solder ball connecting method.
１０ 半導体装置 １２ 半導体チップ １４ リードフレーム １６ ダイパッド ２０ ボンディングワイヤ ２２ 樹脂層 ２４ はんだボール 10 semiconductor device 12 semiconductor chip 14 lead frame 16 die pad 20 bonding wire 22 resin layer 24 solder ball
Claims (7)
た複数のボンディングワイヤと、 各ボンディングワイヤの他端へ接続された複数のはんだ
ボールとを具備し、 前記半導体チップおよび前記ボンディングワイヤが電気
的絶縁材料により封止された半導体装置において、 前記ボンディングワイヤがパラジウムまたはパラジウム
合金から成ることを特徴とする半導体装置。1. A semiconductor chip, a plurality of bonding wires having one end connected to a bonding pad of the semiconductor chip, and a plurality of solder balls connected to the other end of each bonding wire. A semiconductor device in which the bonding wire is sealed with an electrically insulating material, wherein the bonding wire is made of palladium or a palladium alloy.
の一方の面側に固定され、 該ダイパッドの他方の面は前記電気的絶縁材料から露出
していることを特徴とする請求項１記載の半導体装置。2. The semiconductor chip is fixed to one surface side of a plate-shaped die pad, and the other surface of the die pad is exposed from the electrically insulating material. Semiconductor device.
電気的絶縁材料から突出し、 前記はんだボールは当該突出部分に形成されていること
を特徴とする請求項１または２記載の半導体装置。3. The semiconductor device according to claim 1, wherein the other end of the bonding wire projects from the electrically insulating material, and the solder ball is formed on the projecting portion.
し、 パラジウムまたはパラジウム合金から成る複数のボンデ
ィングワイヤの一端を前記半導体チップのボンディング
パッドへ接続し、 前記ダイパッド、前記半導体チップおよび前記ボンディ
ングワイヤを電気的絶縁材料により封止した後、 各ボンディングワイヤの他端にはんだボールを形成する
ことを特徴とする半導体装置の製造方法。4. A semiconductor chip is fixed to a plate-shaped die pad, one end of a plurality of bonding wires made of palladium or a palladium alloy is connected to the bonding pad of the semiconductor chip, and the die pad, the semiconductor chip and the bonding wire are connected to each other. A method of manufacturing a semiconductor device, comprising forming a solder ball on the other end of each bonding wire after sealing with an electrically insulating material.
イドレールと連結された状態で前記半導体チップが固定
され、 前記はんだボールの形成が終了後、前記ダイパッドを前
記サイドレールから切り離すことを特徴とする請求項４
記載の半導体装置の製造方法。5. The die pad is fixed to the semiconductor chip in a state of being connected to a side rail of a lead frame, and the die pad is separated from the side rail after the formation of the solder ball is completed. Item 4
The manufacturing method of the semiconductor device described in the above.
一方の面側に固定し、 該ダイパッドの他方の面は前記電気的絶縁材料から露出
させて封止することを特徴とする請求項４または５記載
の半導体装置の製造方法。6. The semiconductor chip is fixed to one surface side of the die pad, and the other surface of the die pad is exposed from the electrically insulating material and sealed. A method for manufacturing a semiconductor device as described above.
材料のポッティングにより封止することを特徴とする請
求項４、５または６記載の半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 4, 5 or 6, wherein the semiconductor chip or the like is sealed by potting the electrically insulating material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6189249A JPH0855856A (en) | 1994-08-11 | 1994-08-11 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6189249A JPH0855856A (en) | 1994-08-11 | 1994-08-11 | Semiconductor device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855856A true JPH0855856A (en) | 1996-02-27 |
Family
ID=16238134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6189249A Pending JPH0855856A (en) | 1994-08-11 | 1994-08-11 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0855856A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977643A (en) * | 1996-06-20 | 1999-11-02 | Lg Semicon Co., Ltd. | Chip-size semiconductor package |
| JP2001118876A (en) * | 1999-08-12 | 2001-04-27 | Fujitsu Ltd | Semiconductor device and manufacturing method therefor |
| US6690090B2 (en) | 2001-01-26 | 2004-02-10 | Nec Electronics Corporation | Semiconductor device having reliable coupling with mounting substrate |
| JP2010161430A (en) * | 1999-08-12 | 2010-07-22 | Fujitsu Semiconductor Ltd | Semiconductor device |
-
1994
- 1994-08-11 JP JP6189249A patent/JPH0855856A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977643A (en) * | 1996-06-20 | 1999-11-02 | Lg Semicon Co., Ltd. | Chip-size semiconductor package |
| DE19723203B4 (en) * | 1996-06-20 | 2005-12-29 | LG Semicon Co., Ltd., Cheongju | Method for producing a chip-size semiconductor device |
| JP2001118876A (en) * | 1999-08-12 | 2001-04-27 | Fujitsu Ltd | Semiconductor device and manufacturing method therefor |
| JP2010161430A (en) * | 1999-08-12 | 2010-07-22 | Fujitsu Semiconductor Ltd | Semiconductor device |
| JP4526651B2 (en) * | 1999-08-12 | 2010-08-18 | 富士通セミコンダクター株式会社 | Semiconductor device |
| US6690090B2 (en) | 2001-01-26 | 2004-02-10 | Nec Electronics Corporation | Semiconductor device having reliable coupling with mounting substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (en) | Manufacturing method of semiconductor device | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US6249041B1 (en) | IC chip package with directly connected leads | |
| JP5227501B2 (en) | Stack die package and method of manufacturing the same | |
| US5793108A (en) | Semiconductor integrated circuit having a plurality of semiconductor chips | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| US7662672B2 (en) | Manufacturing process of leadframe-based BGA packages | |
| US20080211070A1 (en) | Flip chip contact (FCC) power package | |
| US20090189261A1 (en) | Ultra-Thin Semiconductor Package | |
| JPH1093001A (en) | Semiconductor package and manufacture thereof | |
| WO2006072032A2 (en) | Flip chip contact(pcc) power package | |
| WO2006014418A2 (en) | Encapsulated semiconductor device with reliable down bonds | |
| US5569956A (en) | Interposer connecting leadframe and integrated circuit | |
| JP4547086B2 (en) | Semiconductor device | |
| JPH0455341B2 (en) | ||
| JP3478139B2 (en) | Lead frame manufacturing method | |
| JPS60167454A (en) | Semiconductor device | |
| US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
| JPH0855856A (en) | Semiconductor device and its manufacture | |
| EP0074378A1 (en) | Semiconductor device including plateless package | |
| JPH0817870A (en) | Semiconductor device | |
| US9337132B2 (en) | Methods and configuration for manufacturing flip chip contact (FCC) power package | |
| JPH11260850A (en) | Semiconductor device and its manufacture | |
| JP2806168B2 (en) | Resin-sealed semiconductor device |