JPH11110326A - 情報処理システム - Google Patents

Abstract

(57)【要約】 【課題】 中央処理装置から入出力制御装置へ制御指令
を直接転送することが可能な場合にはそれを実行するよ
うにして、共通バスの使用効率および起動コマンド発行
後の応答性を向上させる。 【解決手段】 入出力制御装置は中央処理装置に指令格
納領域４２の容量を通知する領域容量応答手段４０と、
前記中央処理装置の空間割付手段によって決定された空
間を確保する空間保持手段４３と、前記空間保持手段に
保持されたアドレス空間に応答するアドレスデコード手
段４１と、前記指令格納手段に指令が格納されているか
否かを示す指令格納フラグ４４と、前記指令格納領域に
指令が格納されているか否かを判定する格納判定手段４
５と、前記指令格納領域に指令が格納されていないと判
定したとき主記憶装置に格納されている指令を前記指令
格納領域に転送する指令転送手段４６とを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報処理システムに
関し、特に中央処理装置と主記憶装置と入出力制御装置
とが共通バスを介して接続され効率よくデータ転送を実
行できる情報処理システムに関する。

【０００２】

【従来の技術】従来、ソフトウェアにより入出力制御装
置の制御を行う技術の一つとして、制御命令を直接入出
力制御装置に書き込む所謂ダイレクト制御技術がある。
この技術では、ソフトウェアつまり中央処理装置と入出
力制御装置間でのやりとりが増えるので、これに代わる
別の制御技術として、図４のような制御指令ヘッダと複
数の制御指令からなる不定長の制御指令群を主記憶装置
上に一旦格納した後、ソフトウェアからの起動コマンド
の発行を契機に、入出力制御装置が主記憶装置上に格納
された制御指令を読み込み、その制御指令に応じた動作
を行うようにしている。

【０００３】また、主記憶装置と入出力制御装置のアド
レスデコードを行うためのメモリマップは、図５のよう
に主記憶装置の応答する空間と入出力制御装置の応答す
る空間とは分離され、かつ固定的であった。

【０００４】

【発明が解決しようとする課題】上記のような従来の情
報処理システムにおいて、制御指令の転送は、中央処理
装置から主記憶装置への転送と主記憶装置から入出力制
御装置への転送と二回を要し、共通バスの使用効率およ
び起動コマンド発行後の実行応答性を低下させている。

【０００５】本発明の目的は、上記の欠点を改善し、中
央処理装置から入出力制御装置へ制御指令を直接転送す
ることが可能な場合にはそれを実行するようにして、共
通バスの使用効率および起動コマンド発行後の応答性を
向上させる情報処理システムを提供することにある。

【０００６】

【課題を解決するための手段】本発明の情報処理システ
ムは、中央処理装置と主記憶装置と入出力制御装置とを
共通バスによって相互に接続した情報処理システムにお
いて、前記中央処理装置が生成する入出力制御に関わる
指令を前記入出力制御装置の指令格納領域に前記共通バ
スを介して直接転送し、前記指令のうち前記指令格納領
域の容量を超える部分が存在するときにはそれを前記主
記憶装置に転送するようにして構成される。

【０００７】また、本発明の情報処理システムにおい
て、中央処理装置は入出力制御装置からの指令格納領域
の容量を知るための領域容量要求手段と、前記入出力制
御装置からの領域容量応答に応じて主記憶装置の空間の
一部を前記入出力装置に割り付ける空間割付手段とを具
備して構成される。

【０００８】また、本発明の情報処理システムにおい
て、入出力制御装置は中央処理装置からの領域容量要求
に対して指令格納領域の容量を通知する領域容量応答手
段と、前記中央処理装置の空間割付手段によって決定さ
れた空間を確保する空間保持手段と、前記中央処理装置
から指令を転送する際に前記空間保持手段に保持された
アドレス空間に応答するアドレスデコード手段と、前記
指令格納手段に指令が格納されているか否かを示す指令
格納フラグと、前記指令格納フラグによって前記指令格
納領域に指令が格納されているか否かを判定する格納判
定手段と、前記格納判定手段が前記指令格納領域に指令
が格納されていないと判定したとき主記憶装置に格納さ
れている指令を前記指令格納領域に転送する指令転送手
段とを具備して構成される。

【０００９】また、本発明の情報処理システムにおい
て、主記憶装置は中央処理装置の空間割付手段によって
決定された空間を確保する空間保持手段と、前記中央処
理装置から指令を転送する際に前記空間保持手段に保持
されたアドレス空間には応答しないアドレスデコード手
段とを具備して構成される。

【００１０】

【発明の実施の形態】以下、本発明について図面を参照
しながら説明する。

【００１１】図１は本発明の実施の一形態を示すブロッ
ク図である。同図において、本発明による情報処理シス
テムは、中央処理装置１，主記憶装置２，および入出力
制御装置４は、共通バス３を介して接続されている。

【００１２】主記憶装置２は、中央処理装置１で実行さ
れるソフトウェア命令および各種データを格納する記憶
領域２２を有する。

【００１３】入出力制御装置４は、制御指令を格納する
ための指令格納領域４２を持ち、またこの指令格納領域
４２の領域容量を示す領域容量応答手段４０を持つ。

【００１４】中央処理装置１は、入出力制御装置４の指
令格納領域４２の領域容量を知るための領域容量要求手
段１０と、入出力制御装置４の指令格納領域４２の空間
を割り当てるための空間割付手段１１とを持つ。中央処
理装置１の空間割付手段１０により割り付けられた空間
アドレスは、共通バス３を介して、主記憶装置２の空間
保持手段２３および、入出力制御装置４の空間保持手段
４３の各々に格納される。

【００１５】主記憶装置２および入出力制御装置４は各
々、アドレスデコード回路２１およびアドレスデコード
回路４１により、中央処理装置１から共通バス３に出力
されたアドレスのデコードを行う。

【００１６】入出力制御装置４は、指令格納領域４２に
指令が格納されているか否かを示す指令格納フラグ４４
と、指令実行時に指令格納領域４２に実行すべき指令が
格納されているか否かを指令格納フラグ４４を参照して
判定を行う格納判定手段４５と、この格納判定手段４５
により指令格納領域４２に実行すべき指令が格納されて
いないと判定された場合に主記憶装置２に対して指令転
送を要求する指令転送手段４６とを持つ。

【００１７】図２はメモリマップを示す説明図、図３は
転送動作を示す流れ図である。以下、両図を参照しなが
ら上記の情報処理システムの動作を説明する。

【００１８】中央処理装置１は、入出力制御装置４を制
御するに先立ち、入出力制御装置４の指令格納領域４２
に格納可能な指令領域容量を知るために、中央処理装置
１の領域容量要求手段１０により共通バス３を介して入
出力制御装置４に対して容量通知要求を行う。

【００１９】入出力制御装置４は、中央処理装置１から
の容量通知要求に対して、領域容量応答手段４０により
指令格納領域４２に格納可能な指令領域容量を中央処理
装置１に応答通知を行う。

【００２０】中央処理装置１は、入出力制御装置４から
の容量通知応答を元に、空間割付手段１１により入出力
制御装置４の指令格納領域４２の応答する空間の割付を
行い、この割付アドレス空間（図２のＥ〜Ｆ）を、共通
バス３を介して、主記憶装置２および入出力制御装置４
に伝搬する。共通バス３を介して伝搬されたその割付空
間アドレスは、主記憶装置２の空間保持手段２３およ
び、入出力制御装置４の空間保持手段４３に格納され
る。

【００２１】今、中央処理装置１は、入出力制御装置４
を制御するために、制御指令とその格納アドレスを共通
バス３に出力する。共通バス３に出力されたアドレス
は、主記憶装置２のアドレスデコード回路２１および入
出力制御装置４のアドレスデコード回路４１によりデコ
ードされる。

【００２２】アドレスデコード回路２１は、主記憶装置
２に割り当てられた空間（図２のＡ〜Ｂ）に対して応答
するが、この空間に該当した場合でも空間保持手段２３
に格納された空間（図２のＥ〜Ｆ）を含む場合に応答し
ないように制御される。アドレスデコード回路４１内の
空間保持手段４３に格納された空間（図２のＥ〜Ｆ）の
場合には入出力制御装置４が応答するように制御され
る。

【００２３】つまり、先に共通バス３に出力された制御
指令は、指令格納領域４２の容量以下の指令について
は、主記憶装置２の記憶領域２２ではなく、入出力制御
装置４内の指令格納領域４２に格納され、指令格納領域
４２の容量を越える指令については、主記憶装置２内の
記憶領域２２に格納される（ステップ５１，５２，５
４）。

【００２４】なお、指令格納領域４２に制御指令が格納
されたとき、指令格納フラグ４４は、指令格納領域４２
に指令が格納されていることを示す状態に変更される
（ステップ５３）。

【００２５】この後、中央処理装置１は、入出力制御装
置４の実行開始の契機を与える起動コマンドを共通バス
３に出力し、入出力制御装置４はこれを受信して、格納
判定手段４５により、指令格納領域４２に実行すべき指
令が格納されているか否かを、指令格納フラグ４４をも
とに判定を行う（ステップ５５，５６，５７）。

【００２６】この格納判定手段４５の結果、指令格納領
域４２に実行すべき指令が格納されている状態であると
判定された場合、入出力制御装置４は、指令格納領域４
２の指令に基づき動作する（ステップ５９）。

【００２７】先の格納判定手段４５の結果、指令格納領
域４２に実行すべき指令が格納されていない状態である
と判定された場合、入出力制御装置４は、指令転送手段
４６により、主記憶装置２内の記憶領域２２に格納され
た指令を共通バス３を介して入出力制御装置４内の記憶
領域２２に格納された指令を共通バス３を介して入出力
制御装置４内の指令格納領域４２に転送した後、この転
送された指令内容に基づいた動作を行う（ステップ５
８，５９）。

【００２８】そして、この動作の完了後、入出力制御装
置４は、指令がさらに継続するかを判定し、継続する場
合には、次に実行すべき指令が指令格納領域４２に格納
されているか判定を行う（ステップ６０，６１）。

【００２９】この判定の結果、次に実行すべき指令が指
令格納領域４２に格納されていないと判定された場合、
指令格納フラグ４４を指令格納領域４２に指令が格納さ
れていないことを示す状態に変更する（ステップ６
２）。

【００３０】

【発明の効果】以上説明したように、本発明における情
報処理システムによれば、入出力制御装置内の指令格納
領域の容量分の指令が直接入出力制御装置内へ格納さ
れ、この内容を越える分の指令は主記憶装置へ格納され
る。したがって、入出力制御装置内の指令格納領域の容
量分の指令転送に関しては、中央処理装置から入出力制
御装置への一回の転送で済むので、共通バスの使用効率
および起動コマンド発行後の実行応答性を高める効果が
ある。

【図面の簡単な説明】

【図１】本発明の実施の一形態を示すブロック図。

【図２】メモリマップの例を示す説明図。

【図３】本発明の動作を示す流れ図。

【図４】従来の制御指令の構成例を示す説明図。

【図５】従来のメモリマップの例を示す説明図。

【符号の説明】

１ 中央処理装置 ２ 主記憶装置 ３ 共通バス ４ 入出力制御装置 １０ 領域容量要求手段 １１ 空間割付手段 ２１，４１ アドレスデコード回路 ２２ 記憶領域 ２３，４３ 空間保持手段 ４０ 領域容量応答手段 ４２ 指令格納領域 ４４ 指令格納フラグ ４５ 格納判定手段 ４６ 指令転送手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】 中央処理装置と主記憶装置と入出力制御
   装置とを共通バスによって相互に接続した情報処理シス
   テムにおいて、前記中央処理装置が生成する入出力制御
   に関わる指令を前記入出力制御装置の指令格納領域に前
   記共通バスを介して直接転送し、前記指令のうち前記指
   令格納領域の容量を超える部分が存在するときにはそれ
   を前記主記憶装置に転送することを特徴とする情報処理
   システム。
2. 【請求項２】 請求項１記載の情報処理システムにおい
   て、中央処理装置は入出力制御装置からの指令格納領域
   の容量を知るための領域容量要求手段と、前記入出力制
   御装置からの領域容量応答に応じて主記憶装置の空間の
   一部を前記入出力装置に割り付ける空間割付手段とを具
   備することを特徴とする情報処理システム。
3. 【請求項３】 請求項１または２記載の情報処理システ
   ムにおいて、入出力制御装置は中央処理装置からの領域
   容量要求に対して指令格納領域の容量を通知する領域容
   量応答手段と、前記中央処理装置の空間割付手段によっ
   て決定された空間を確保する空間保持手段と、前記中央
   処理装置から指令を転送する際に前記空間保持手段に保
   持されたアドレス空間に応答するアドレスデコード手段
   と、前記指令格納手段に指令が格納されているか否かを
   示す指令格納フラグと、前記指令格納フラグによって前
   記指令格納領域に指令が格納されているか否かを判定す
   る格納判定手段と、前記格納判定手段が前記指令格納領
   域に指令が格納されていないと判定したとき主記憶装置
   に格納されている指令を前記指令格納領域に転送する指
   令転送手段とを具備することを特徴とする情報処理シス
   テム。
4. 【請求項４】 請求項１，２，または３記載の情報処理
   システムにおいて、主記憶装置は中央処理装置の空間割
   付手段によって決定された空間を確保する空間保持手段
   と、前記中央処理装置から指令を転送する際に前記空間
   保持手段に保持されたアドレス空間には応答しないアド
   レスデコード手段とを具備することを特徴とする情報処
   理システム。