JPH11109919A - Ｐｗｍ駆動方法及び回路 - Google Patents
Ｐｗｍ駆動方法及び回路Info
- Publication number
- JPH11109919A JPH11109919A JP26685197A JP26685197A JPH11109919A JP H11109919 A JPH11109919 A JP H11109919A JP 26685197 A JP26685197 A JP 26685197A JP 26685197 A JP26685197 A JP 26685197A JP H11109919 A JPH11109919 A JP H11109919A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- pwm
- drive control
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 共通電流源の負担を軽減すると共に、駆動能
力を向上させる。 【解決手段】 ＣＨ1，ＣＨ2，…ＣＨn（ｎ：２以上の
自然数）の駆動制御信号ＰＷＭ1，ＰＷＭ2，…ＰＷＭn
を、ＪＫフリップフロップＦＦ1，ＦＦ2，…ＦＦnにお
いて、アクティブ化信号Ｆ1，Ｆ2，…Ｆn及びインアク
ティブ化信号Ｒ1，Ｒ2，…Ｒnに基づき生成する。基準
となるチャネルについては基準信号発生部ＲＥＦ1から
の基準信号をアクティブ化信号として用い、他のチャネ
ルについては隣接するチャネルのインアクティブ化信号
をアクティブ化信号として用いる。各チャネルのインア
クティブ化信号Ｒ1，Ｒ2，…Ｒnは、カウンタＣＮＴ1に
て計数した基準信号発生後の経過時間と、レジスタＲＥ
Ｇ1，ＲＥＧ2，…ＲＥＧnに格納されている変調情報Ｍ1
とを、比較器ＣＯＭＰ1，ＣＯＭＰ2，…ＣＯＭＰnにて
比較することにより生成する。
力を向上させる。 【解決手段】 ＣＨ1，ＣＨ2，…ＣＨn（ｎ：２以上の
自然数）の駆動制御信号ＰＷＭ1，ＰＷＭ2，…ＰＷＭn
を、ＪＫフリップフロップＦＦ1，ＦＦ2，…ＦＦnにお
いて、アクティブ化信号Ｆ1，Ｆ2，…Ｆn及びインアク
ティブ化信号Ｒ1，Ｒ2，…Ｒnに基づき生成する。基準
となるチャネルについては基準信号発生部ＲＥＦ1から
の基準信号をアクティブ化信号として用い、他のチャネ
ルについては隣接するチャネルのインアクティブ化信号
をアクティブ化信号として用いる。各チャネルのインア
クティブ化信号Ｒ1，Ｒ2，…Ｒnは、カウンタＣＮＴ1に
て計数した基準信号発生後の経過時間と、レジスタＲＥ
Ｇ1，ＲＥＧ2，…ＲＥＧnに格納されている変調情報Ｍ1
とを、比較器ＣＯＭＰ1，ＣＯＭＰ2，…ＣＯＭＰnにて
比較することにより生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、共通の電流源から
駆動電流の供給を受ける複数の駆動対象を、パルス幅変
調(Pulse Width Modulation:PWM)された駆動制御信号に
従い駆動するＰＷＭ駆動方法及び回路に関する。
駆動電流の供給を受ける複数の駆動対象を、パルス幅変
調(Pulse Width Modulation:PWM)された駆動制御信号に
従い駆動するＰＷＭ駆動方法及び回路に関する。
【０００２】
【従来の技術】Ｒ，Ｇ，Ｂの各原色毎に表示素子（例え
ばＬＥＤ）を設け、これらを選択的に発光させると共に
各表示素子の発光時間を制御することにより、これらの
表示素子の発光色による混色を制御でき、様々な色の光
を作成することが可能になる。発光時間の制御手法とし
ては、例えば、ＰＷＭ変調された駆動制御信号により各
表示素子への通電時間乃至通電デューティを制御する、
という方法がある。この方法を実施する際に、仮に各表
示素子への通電開始タイミングをある共通のタイミング
に揃えたのでは、全ての表示素子に一斉に電流が流れる
期間が生じてしまいうる。全ての表示素子に対して共通
の電流源からその駆動電流を供給するような回路構成下
では、全ての表示素子に一斉に電流が流れる期間が生じ
るのでは、電流源にとって負担になり、また省電力化や
電流源の小型化・低容量化に支障となる。
ばＬＥＤ）を設け、これらを選択的に発光させると共に
各表示素子の発光時間を制御することにより、これらの
表示素子の発光色による混色を制御でき、様々な色の光
を作成することが可能になる。発光時間の制御手法とし
ては、例えば、ＰＷＭ変調された駆動制御信号により各
表示素子への通電時間乃至通電デューティを制御する、
という方法がある。この方法を実施する際に、仮に各表
示素子への通電開始タイミングをある共通のタイミング
に揃えたのでは、全ての表示素子に一斉に電流が流れる
期間が生じてしまいうる。全ての表示素子に対して共通
の電流源からその駆動電流を供給するような回路構成下
では、全ての表示素子に一斉に電流が流れる期間が生じ
るのでは、電流源にとって負担になり、また省電力化や
電流源の小型化・低容量化に支障となる。
【０００３】特開平１−２００３９６号公報には、この
ような不具合を解消できる技術の一つが開示されてい
る。この公報では、ある駆動対象回路に通電できる期間
と他の駆動対象回路に通電できる期間とが重複しないよ
うに、通電可能期間を各駆動対象回路毎に設定してお
り、各駆動対象回路への通電期間はその駆動対象回路へ
の通電可能期間内で可変設定する。このようにすること
で、複数の駆動対象回路に同時に通電しているため共通
の電源に負担がかかるような状況は、生じなくなる。ま
た、各通電可能期間内で実際の通電期間を可変制御して
いるため、この公報に記載の技術をＬＥＤによる混色発
生の制御に適用すれば、原理的には、通電時間乃至通電
デューティの制御による混色制御を実現できる。
ような不具合を解消できる技術の一つが開示されてい
る。この公報では、ある駆動対象回路に通電できる期間
と他の駆動対象回路に通電できる期間とが重複しないよ
うに、通電可能期間を各駆動対象回路毎に設定してお
り、各駆動対象回路への通電期間はその駆動対象回路へ
の通電可能期間内で可変設定する。このようにすること
で、複数の駆動対象回路に同時に通電しているため共通
の電源に負担がかかるような状況は、生じなくなる。ま
た、各通電可能期間内で実際の通電期間を可変制御して
いるため、この公報に記載の技術をＬＥＤによる混色発
生の制御に適用すれば、原理的には、通電時間乃至通電
デューティの制御による混色制御を実現できる。
【０００４】
【発明が解決しようとする課題】しかしながら、実際に
は、ＬＥＤの混色制御等のように広い範囲でかつ精細な
時間分解能で通電時間乃至通電デューティを変化させる
必要がある用途には、上掲の公報に記載の技術は適して
いない。即ち、上掲の公報に記載の技術では予め定めら
れている通電可能期間内で実際の通電期間を可変設定し
ているため、ちらつき等を発生させないレベルの表示能
力を維持しながら（即ち全色の通電可能期間の合計長を
十分短い期間に抑えた設定の下で）、ある色について非
常に小さい即ち時間分解能に近い通電デューティ（即ち
通電期間／通電可能期間）を実現しようとすると、その
色については１個の通電期間が非常に短くなってしま
う。極端に短い通電時間については容易には実現できな
いから、上掲の公報に記載の技術では、時間分解能を精
細にすることが難しい。
は、ＬＥＤの混色制御等のように広い範囲でかつ精細な
時間分解能で通電時間乃至通電デューティを変化させる
必要がある用途には、上掲の公報に記載の技術は適して
いない。即ち、上掲の公報に記載の技術では予め定めら
れている通電可能期間内で実際の通電期間を可変設定し
ているため、ちらつき等を発生させないレベルの表示能
力を維持しながら（即ち全色の通電可能期間の合計長を
十分短い期間に抑えた設定の下で）、ある色について非
常に小さい即ち時間分解能に近い通電デューティ（即ち
通電期間／通電可能期間）を実現しようとすると、その
色については１個の通電期間が非常に短くなってしま
う。極端に短い通電時間については容易には実現できな
いから、上掲の公報に記載の技術では、時間分解能を精
細にすることが難しい。
【０００５】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、共通の電流源から
駆動電流の供給を受ける複数の駆動対象への通電を、Ｐ
ＷＭ変調された駆動制御信号に従い、且つ、駆動対象毎
に通電期間が重ならないよう制御することにより、電流
源の負担を抑えつつ、ＬＥＤによる混色の発生等を従来
より好適に実現することを、第１の目的とする。本発明
は、更に、通電時間の開始タイミングを協調的に可変制
御することにより、小さな通電デューティに制御しよう
とする際でも個々の通電期間の長さが従来ほどは短くな
らないようにすること、言い換えれば従来に比べ時間分
解能を精細にし表示能力を高め得るようにすることを、
第２の目的とする。
とを課題としてなされたものであり、共通の電流源から
駆動電流の供給を受ける複数の駆動対象への通電を、Ｐ
ＷＭ変調された駆動制御信号に従い、且つ、駆動対象毎
に通電期間が重ならないよう制御することにより、電流
源の負担を抑えつつ、ＬＥＤによる混色の発生等を従来
より好適に実現することを、第１の目的とする。本発明
は、更に、通電時間の開始タイミングを協調的に可変制
御することにより、小さな通電デューティに制御しよう
とする際でも個々の通電期間の長さが従来ほどは短くな
らないようにすること、言い換えれば従来に比べ時間分
解能を精細にし表示能力を高め得るようにすることを、
第２の目的とする。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために、本発明に係る方法は、パルス幅変調された駆
動制御信号を複数チャネル分生成し、共通の電流源から
複数個の駆動対象それぞれへの駆動電流の供給期間を、
各駆動対象に対応するチャネルの駆動制御信号がアクテ
ィブに転じた時点（例えば立上り時点）で開始させ、イ
ンアクティブに転じた時点（例えば立下り時点）で終了
させるＰＷＭ駆動方法において、この複数チャネル分の
駆動制御信号を、それらのうち第１のチャネルに係る駆
動制御信号がインアクティブに転じたことをトリガとし
て第２のチャネルに係る駆動制御信号をアクティブに転
じせしめる、といった連鎖的動作により生成することを
特徴とする。
るために、本発明に係る方法は、パルス幅変調された駆
動制御信号を複数チャネル分生成し、共通の電流源から
複数個の駆動対象それぞれへの駆動電流の供給期間を、
各駆動対象に対応するチャネルの駆動制御信号がアクテ
ィブに転じた時点（例えば立上り時点）で開始させ、イ
ンアクティブに転じた時点（例えば立下り時点）で終了
させるＰＷＭ駆動方法において、この複数チャネル分の
駆動制御信号を、それらのうち第１のチャネルに係る駆
動制御信号がインアクティブに転じたことをトリガとし
て第２のチャネルに係る駆動制御信号をアクティブに転
じせしめる、といった連鎖的動作により生成することを
特徴とする。
【０００７】この方法においては、各駆動対象への通電
が、駆動対象毎に通電期間が重ならないよう制御されて
いるため、電流源の負担が小さい。また、ＰＷＭ変調さ
れた駆動制御信号を発生させる手順として、あるチャネ
ルに係る駆動制御信号のインアクティブ化をトリガとし
て他のチャネルに係る駆動制御信号をアクティブ化す
る、というように、チャネル間でインアクティブ化タイ
ミングとアクティブ化タイミングとをリンクさせる協調
的且つ連鎖的な手順が用いられているため、小さな通電
デューティに制御しようとする際でも、個々の通電期間
（アクティブ化からインアクティブ化までの期間）の長
さが従来ほどは短くならないようにすることができ、従
って従来に比べ精細な時間分解能及び高い駆動能力（Ｌ
ＥＤの混色制御の例で言えば表示能力）が得られる。更
に、第１のチャネルに係る駆動制御信号がインアクティ
ブに転じたことをトリガにして第２のチャネルに係る駆
動制御信号をアクティブにするため、チャネル毎にアク
ティブ用、インアクティブ用各々に個別のタイミング回
路を設ける必要がなく、回路を簡素化できる。
が、駆動対象毎に通電期間が重ならないよう制御されて
いるため、電流源の負担が小さい。また、ＰＷＭ変調さ
れた駆動制御信号を発生させる手順として、あるチャネ
ルに係る駆動制御信号のインアクティブ化をトリガとし
て他のチャネルに係る駆動制御信号をアクティブ化す
る、というように、チャネル間でインアクティブ化タイ
ミングとアクティブ化タイミングとをリンクさせる協調
的且つ連鎖的な手順が用いられているため、小さな通電
デューティに制御しようとする際でも、個々の通電期間
（アクティブ化からインアクティブ化までの期間）の長
さが従来ほどは短くならないようにすることができ、従
って従来に比べ精細な時間分解能及び高い駆動能力（Ｌ
ＥＤの混色制御の例で言えば表示能力）が得られる。更
に、第１のチャネルに係る駆動制御信号がインアクティ
ブに転じたことをトリガにして第２のチャネルに係る駆
動制御信号をアクティブにするため、チャネル毎にアク
ティブ用、インアクティブ用各々に個別のタイミング回
路を設ける必要がなく、回路を簡素化できる。
【０００８】特に、上述の複数チャネル分の駆動制御信
号のうち少なくとも１チャネル分については、他のチャ
ネルに係る駆動制御信号がインアクティブに転じたこと
に代えて、所定周期の基準信号をトリガとして、アクテ
ィブに転じせしめるようにすれば、いずれの駆動対象に
も通電していないブランク期間を確保することができ
る。
号のうち少なくとも１チャネル分については、他のチャ
ネルに係る駆動制御信号がインアクティブに転じたこと
に代えて、所定周期の基準信号をトリガとして、アクテ
ィブに転じせしめるようにすれば、いずれの駆動対象に
も通電していないブランク期間を確保することができ
る。
【０００９】また、本発明に係るＰＷＭ駆動回路は、そ
れぞれいずれかのチャネルに対応して設けられ、原則と
して隣接する特定のチャネルに係るインアクティブ化信
号を対応するチャネルに係るアクティブ化信号として選
択及び出力し、例外として対応するチャネルが基準チャ
ネルに設定されているときには所定周期にて発生させた
基準信号をアクティブ化信号として選択及び出力する複
数個のセレクタと、それぞれいずれかのチャネルに対応
して設けられ、変調情報によって与えられるタイミング
の到来を現在時刻との比較により検出し、この検出に応
じて、対応するチャネルに係るインアクティブ化信号を
発生させる比較器と、それぞれいずれかのチャネルに対
応して設けられ、対応するチャネルに係るアクティブ化
信号をトリガとしてアクティブとなり対応するチャネル
に係るインアクティブ化信号をトリガとしてインアクテ
ィブとなるよう駆動制御信号を生成及び出力する複数個
のフリップフロップと、を備えることを特徴とする。
れぞれいずれかのチャネルに対応して設けられ、原則と
して隣接する特定のチャネルに係るインアクティブ化信
号を対応するチャネルに係るアクティブ化信号として選
択及び出力し、例外として対応するチャネルが基準チャ
ネルに設定されているときには所定周期にて発生させた
基準信号をアクティブ化信号として選択及び出力する複
数個のセレクタと、それぞれいずれかのチャネルに対応
して設けられ、変調情報によって与えられるタイミング
の到来を現在時刻との比較により検出し、この検出に応
じて、対応するチャネルに係るインアクティブ化信号を
発生させる比較器と、それぞれいずれかのチャネルに対
応して設けられ、対応するチャネルに係るアクティブ化
信号をトリガとしてアクティブとなり対応するチャネル
に係るインアクティブ化信号をトリガとしてインアクテ
ィブとなるよう駆動制御信号を生成及び出力する複数個
のフリップフロップと、を備えることを特徴とする。
【００１０】この回路においても、上述の本発明に係る
方法と同様の作用効果が生じる。加えて、各チャネルが
互いに同様の構成を備えており、どのチャネルを基準チ
ャネルとするかを使用者が設定により変更できるため、
使用時の柔軟性の高い回路となる。
方法と同様の作用効果が生じる。加えて、各チャネルが
互いに同様の構成を備えており、どのチャネルを基準チ
ャネルとするかを使用者が設定により変更できるため、
使用時の柔軟性の高い回路となる。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施形態に
関し図面に基づき説明する。なお、以下の各実施形態で
は、信号の立上がりをアクティブ化、立下りをインアク
ティブ化と呼んでいるが、逆に、立下りをアクティブ
化、立上りをインアクティブ化とする回路にしてもよ
い。
関し図面に基づき説明する。なお、以下の各実施形態で
は、信号の立上がりをアクティブ化、立下りをインアク
ティブ化と呼んでいるが、逆に、立下りをアクティブ
化、立上りをインアクティブ化とする回路にしてもよ
い。
【００１２】図１に、本発明の第１実施形態に係るＰＷ
Ｍ駆動回路の構成を示す。この図に示す回路が駆動対象
としているのは、ｎ個（ｎ：２以上の自然数）のＬＥＤ
すなわちＤ1，Ｄ2，…Ｄnである。これらのＬＥＤＤ1，
Ｄ2，…Ｄnは、それぞれ負荷ＺＬを介して共通の電流源
Ｉに接続されており、おのおのこの電流源Ｉから駆動電
流の供給を受ける。各ＬＥＤＤ1，Ｄ2，…Ｄnへの駆動
電流の供給を断続するための素子としては、トランジス
タＱ1，Ｑ2，…Ｑnが設けられている。本実施形態に係
るＰＷＭ駆動回路は、直接には、これらのトランジスタ
Ｑ1，Ｑ2，…Ｑnを駆動するための駆動制御信号ＰＷ
Ｍ1，ＰＷＭ2，…ＰＷＭnを発生させる回路である。
Ｍ駆動回路の構成を示す。この図に示す回路が駆動対象
としているのは、ｎ個（ｎ：２以上の自然数）のＬＥＤ
すなわちＤ1，Ｄ2，…Ｄnである。これらのＬＥＤＤ1，
Ｄ2，…Ｄnは、それぞれ負荷ＺＬを介して共通の電流源
Ｉに接続されており、おのおのこの電流源Ｉから駆動電
流の供給を受ける。各ＬＥＤＤ1，Ｄ2，…Ｄnへの駆動
電流の供給を断続するための素子としては、トランジス
タＱ1，Ｑ2，…Ｑnが設けられている。本実施形態に係
るＰＷＭ駆動回路は、直接には、これらのトランジスタ
Ｑ1，Ｑ2，…Ｑnを駆動するための駆動制御信号ＰＷ
Ｍ1，ＰＷＭ2，…ＰＷＭnを発生させる回路である。
【００１３】本実施形態に係るＰＷＭ駆動回路は、基準
信号発生部ＲＥＦ1、カウンタＣＮＴ1及びＲＥＦ1系回
路Ｕ1を有している。基準信号発生部ＲＥＦ1は、所定の
周期Ｔを有する基準信号を発生させ、これをカウンタＣ
ＮＴ1やＲＥＦ1系回路Ｕ1へと供給する。カウンタＣＮ
Ｔ1は、この基準信号が発生してからの経過時間を計数
し、その結果をＲＥＦ1系回路Ｕ1に供給している。ＲＥ
Ｆ1系回路Ｕ1は、第１のチャネルＣＨ1にかかる回路、
第２のチャネルＣＨ2にかかる回路、…及び第ｎのチャ
ネルＣＨnにかかる回路から構成されている。例えば第
１のチャネルＣＨ1にかかる回路は、レジスタＲＥＧ1、
比較器ＣＯＭＰ1、セレクタＳＥＬ1及びＪＫフリップフ
ロップＦＦ1から構成されている。他のチャネルにかか
る回路も、各部材の符号の添字が異なるのみで、同様の
構成である。
信号発生部ＲＥＦ1、カウンタＣＮＴ1及びＲＥＦ1系回
路Ｕ1を有している。基準信号発生部ＲＥＦ1は、所定の
周期Ｔを有する基準信号を発生させ、これをカウンタＣ
ＮＴ1やＲＥＦ1系回路Ｕ1へと供給する。カウンタＣＮ
Ｔ1は、この基準信号が発生してからの経過時間を計数
し、その結果をＲＥＦ1系回路Ｕ1に供給している。ＲＥ
Ｆ1系回路Ｕ1は、第１のチャネルＣＨ1にかかる回路、
第２のチャネルＣＨ2にかかる回路、…及び第ｎのチャ
ネルＣＨnにかかる回路から構成されている。例えば第
１のチャネルＣＨ1にかかる回路は、レジスタＲＥＧ1、
比較器ＣＯＭＰ1、セレクタＳＥＬ1及びＪＫフリップフ
ロップＦＦ1から構成されている。他のチャネルにかか
る回路も、各部材の符号の添字が異なるのみで、同様の
構成である。
【００１４】ＲＥＦ1系回路Ｕ1を構成する要素のうち、
ＲＥＧ1，ＲＥＧ2，…ＲＥＧnは、それぞれ、対応する
変調情報Ｍ1を格納している。例えば、第１のチャネル
ＣＨ1が基準チャネルに設定されているときには、レジ
スタＲＥＧ1にはＴ1が、レジスタＲＥＧ2にはＴ1＋Ｔ2
が、…レジスタＲＥＧnにはΣＴiが、それぞれ書き込ま
れている（ただしここでのΣはｉ＝１〜ｎの総和）。こ
こでいうＴ1，Ｔ2，…Ｔnは、それぞれ、駆動制御信号
ＰＷＭ1，ＰＷＭ2，…ＰＷＭnがアクティブになってい
る期間すなわちＬＥＤＤ1，Ｄ2，…Ｄnへの通電期間を
あらわしており、ＰＷＭ変調に際しての変調幅である。
比較器ＣＯＭＰ1，ＣＯＭＰ2，…ＣＯＭＰnは、レジス
タＲＥＧ1，ＲＥＧ2，…ＲＥＧnのうち同一のチャネル
にかかるレジスタにより保持されている変調情報を、カ
ウンタＣＮＴ1によって計数された値すなわち基準信号
発生からの経過時間と比較し、両者が一致した場合に、
対応するチャネルにかかるインアクティブ化信号Ｒ1，
Ｒ2，…Ｒnを発生させ、ＪＫフリップフロップＦＦ1，
ＦＦ2，…ＦＦnのうち同一のチャネルにかかるフリップ
フロップのＫ端子に入力する。
ＲＥＧ1，ＲＥＧ2，…ＲＥＧnは、それぞれ、対応する
変調情報Ｍ1を格納している。例えば、第１のチャネル
ＣＨ1が基準チャネルに設定されているときには、レジ
スタＲＥＧ1にはＴ1が、レジスタＲＥＧ2にはＴ1＋Ｔ2
が、…レジスタＲＥＧnにはΣＴiが、それぞれ書き込ま
れている（ただしここでのΣはｉ＝１〜ｎの総和）。こ
こでいうＴ1，Ｔ2，…Ｔnは、それぞれ、駆動制御信号
ＰＷＭ1，ＰＷＭ2，…ＰＷＭnがアクティブになってい
る期間すなわちＬＥＤＤ1，Ｄ2，…Ｄnへの通電期間を
あらわしており、ＰＷＭ変調に際しての変調幅である。
比較器ＣＯＭＰ1，ＣＯＭＰ2，…ＣＯＭＰnは、レジス
タＲＥＧ1，ＲＥＧ2，…ＲＥＧnのうち同一のチャネル
にかかるレジスタにより保持されている変調情報を、カ
ウンタＣＮＴ1によって計数された値すなわち基準信号
発生からの経過時間と比較し、両者が一致した場合に、
対応するチャネルにかかるインアクティブ化信号Ｒ1，
Ｒ2，…Ｒnを発生させ、ＪＫフリップフロップＦＦ1，
ＦＦ2，…ＦＦnのうち同一のチャネルにかかるフリップ
フロップのＫ端子に入力する。
【００１５】さらに、このインアクティブ化信号Ｒ1，
Ｒ2，…Ｒnは、それぞれ、セレクタＳＥＬ1，ＳＥＬ2，
…ＳＥＬnのうち隣接するチャネルにかかるセレクタに
も入力される。すなわち、比較器ＣＯＭＰ1にて得られ
たインアクティブ化信号ＲnはセレクタＳＥＬ1に入力さ
れ、また比較器ＣＯＭＰnにて得られたインアクティブ
化信号Ｒ1はセレクタＳＥＬ2に入力され、というよう
に、順次隣接するチャネルにかかるセレクタへとインア
クティブ化信号が入力される。
Ｒ2，…Ｒnは、それぞれ、セレクタＳＥＬ1，ＳＥＬ2，
…ＳＥＬnのうち隣接するチャネルにかかるセレクタに
も入力される。すなわち、比較器ＣＯＭＰ1にて得られ
たインアクティブ化信号ＲnはセレクタＳＥＬ1に入力さ
れ、また比較器ＣＯＭＰnにて得られたインアクティブ
化信号Ｒ1はセレクタＳＥＬ2に入力され、というよう
に、順次隣接するチャネルにかかるセレクタへとインア
クティブ化信号が入力される。
【００１６】セレクタＳＥＬ1，ＳＥＬ2，…ＳＥＬ
nは、隣接するチャネルから入力したインアクティブ化
信号Ｒn，Ｒ1，…Ｒn-1と、基準信号発生部ＲＥＦ1から
供給される基準信号とのうち、いずれか一方を選択し、
ＪＫフリップフロップＦＦ1，ＦＦ2，…ＦＦnのうち同
一のチャネルに属するフリップフロップのＪ端子へと、
アクティブ化信号Ｆ1，Ｆ2，…Ｆnとして供給する。Ｊ
ＫフリップフロップＦＦ1，ＦＦ2，…ＦＦnのＱ端子か
らの出力は、そのＪ端子に入力されるアクティブ化信号
Ｆ1，Ｆ2，…Ｆnに応じて立ち上がり、そのＫ端子に入
力されるインアクティブ化信号Ｒ1，Ｒ2，…Ｒnに応じ
て立ち下がる。
nは、隣接するチャネルから入力したインアクティブ化
信号Ｒn，Ｒ1，…Ｒn-1と、基準信号発生部ＲＥＦ1から
供給される基準信号とのうち、いずれか一方を選択し、
ＪＫフリップフロップＦＦ1，ＦＦ2，…ＦＦnのうち同
一のチャネルに属するフリップフロップのＪ端子へと、
アクティブ化信号Ｆ1，Ｆ2，…Ｆnとして供給する。Ｊ
ＫフリップフロップＦＦ1，ＦＦ2，…ＦＦnのＱ端子か
らの出力は、そのＪ端子に入力されるアクティブ化信号
Ｆ1，Ｆ2，…Ｆnに応じて立ち上がり、そのＫ端子に入
力されるインアクティブ化信号Ｒ1，Ｒ2，…Ｒnに応じ
て立ち下がる。
【００１７】この結果、各フリップフロップのＱ端子出
力すなわち駆動制御信号ＰＷＭ1，ＰＷＭ2，…ＰＷＭn
は、対応するアクティブ化信号が発生してから次にイン
アクティブ化信号が発生するまでの間アクティブレベル
を保つ信号即ち変調幅Ｔ1，Ｔ2，…ＴnによりＰＷＭ変
調された信号となる。なお、セレクタＳＥＬ1，ＳＥ
Ｌ2，…ＳＥＬnのうち、基準チャネルとすべきチャネル
に属するセレクタ（以下の説明ではＳＥＬ1とする）に
は基準信号を選ぶ旨を、また他のセレクタには隣接チャ
ネルのインアクティブ化信号を選ぶ旨を、あらかじめ設
定してあるものとする。
力すなわち駆動制御信号ＰＷＭ1，ＰＷＭ2，…ＰＷＭn
は、対応するアクティブ化信号が発生してから次にイン
アクティブ化信号が発生するまでの間アクティブレベル
を保つ信号即ち変調幅Ｔ1，Ｔ2，…ＴnによりＰＷＭ変
調された信号となる。なお、セレクタＳＥＬ1，ＳＥ
Ｌ2，…ＳＥＬnのうち、基準チャネルとすべきチャネル
に属するセレクタ（以下の説明ではＳＥＬ1とする）に
は基準信号を選ぶ旨を、また他のセレクタには隣接チャ
ネルのインアクティブ化信号を選ぶ旨を、あらかじめ設
定してあるものとする。
【００１８】図２に、本実施形態に係る回路の動作を、
タイミングチャートによって示す。この図に示すよう
に、本実施形態では、基準信号発生部ＲＥＦ1にて周期
Ｔにて基準信号を発生させている。上述のように基準信
号を選ぶ旨がセレクタＳＥＬ1に設定されているとき、
すなわち第１のチャネルＣＨ1が基準チャネルとして使
用されているときには、基準信号が発生するとこの基準
信号がＪＫフリップフロップＦＦ1にアクティブ化信号
Ｆ1として入力されることになるため、ＪＫフリップＦ
Ｆ1のＱ端子出力たる駆動制御信号ＰＷＭ1が立ち上がる
（アクティブ化する）。更に、カウンタＣＮＴ1が計数
している基準信号発生後経過時間が、レジスタＲＥＧ1
上に書き込まれている変調幅Ｔ1に至ると、比較器ＣＯ
ＭＰ1がインアクティブ化信号Ｒ1を発生させる。する
と、ＪＫフリップフロップＦＦ1のＱ端子出力は立ち下
がる（インアクティブ化する）。このようにして、基準
信号発生からＴ1の間だけアクティブレベルを保つ駆動
制御信号ＰＷＭ1、すなわち変調幅Ｔ1にてＰＷＭ変調さ
れた駆動制御信号ＰＷＭ1が得られる。
タイミングチャートによって示す。この図に示すよう
に、本実施形態では、基準信号発生部ＲＥＦ1にて周期
Ｔにて基準信号を発生させている。上述のように基準信
号を選ぶ旨がセレクタＳＥＬ1に設定されているとき、
すなわち第１のチャネルＣＨ1が基準チャネルとして使
用されているときには、基準信号が発生するとこの基準
信号がＪＫフリップフロップＦＦ1にアクティブ化信号
Ｆ1として入力されることになるため、ＪＫフリップＦ
Ｆ1のＱ端子出力たる駆動制御信号ＰＷＭ1が立ち上がる
（アクティブ化する）。更に、カウンタＣＮＴ1が計数
している基準信号発生後経過時間が、レジスタＲＥＧ1
上に書き込まれている変調幅Ｔ1に至ると、比較器ＣＯ
ＭＰ1がインアクティブ化信号Ｒ1を発生させる。する
と、ＪＫフリップフロップＦＦ1のＱ端子出力は立ち下
がる（インアクティブ化する）。このようにして、基準
信号発生からＴ1の間だけアクティブレベルを保つ駆動
制御信号ＰＷＭ1、すなわち変調幅Ｔ1にてＰＷＭ変調さ
れた駆動制御信号ＰＷＭ1が得られる。
【００１９】更に、比較器ＣＯＭＰ1にて生成されたイ
ンアクティブ化信号Ｒ1は、前述のごとくセレクタＳＥ
Ｌ2に入力されており、更にこのセレクタＳＥＬ2には隣
接チャネルにかかるインアクティブ化信号を選択する旨
が設定されている。従って、セレクタＳＥＬ2は、ＪＫ
フリップフロップＦＦ2にアクティブ化信号Ｆ2として、
インアクティブ化信号Ｒ1を供給し、ＪＫフリップフロ
ップＦＦ2のＱ出力は、駆動制御信号ＰＷＭ1のインアク
ティブ化と実質的に同時に立ち上がる。この後、カウン
タＣＮＴ1による計数値がレジスタＲＥＧ2上に書き込ま
れているＴ1＋Ｔ2に達すると、比較器ＣＯＭＰ2がイン
アクティブ化信号Ｒ2を発生させるため、ＪＫフリップ
フロップＦＦ2のＱ出力はこの時点で立ち下がる。従っ
て、ＪＫフリップフロップＦＦ2のＱ出力すなわち駆動
制御信号ＰＷＭには、駆動制御信号ＰＷＭ1のインアク
ティブ化と実質的に同時にアクティブ化し、かつその後
時間Ｔ2が経過した時点でインアクティブ化する信号、
すなわち変調幅Ｔ2にてＰＷＭ変調された信号となる。
ンアクティブ化信号Ｒ1は、前述のごとくセレクタＳＥ
Ｌ2に入力されており、更にこのセレクタＳＥＬ2には隣
接チャネルにかかるインアクティブ化信号を選択する旨
が設定されている。従って、セレクタＳＥＬ2は、ＪＫ
フリップフロップＦＦ2にアクティブ化信号Ｆ2として、
インアクティブ化信号Ｒ1を供給し、ＪＫフリップフロ
ップＦＦ2のＱ出力は、駆動制御信号ＰＷＭ1のインアク
ティブ化と実質的に同時に立ち上がる。この後、カウン
タＣＮＴ1による計数値がレジスタＲＥＧ2上に書き込ま
れているＴ1＋Ｔ2に達すると、比較器ＣＯＭＰ2がイン
アクティブ化信号Ｒ2を発生させるため、ＪＫフリップ
フロップＦＦ2のＱ出力はこの時点で立ち下がる。従っ
て、ＪＫフリップフロップＦＦ2のＱ出力すなわち駆動
制御信号ＰＷＭには、駆動制御信号ＰＷＭ1のインアク
ティブ化と実質的に同時にアクティブ化し、かつその後
時間Ｔ2が経過した時点でインアクティブ化する信号、
すなわち変調幅Ｔ2にてＰＷＭ変調された信号となる。
【００２０】このような連鎖的かつ協調的な動作が各チ
ャネル毎に繰り返されていくと、いずれ、比較器ＣＯＭ
Ｐnがインアクティブ化信号Ｒnを発生させるタイミング
に至る。このタイミングにおいては、ＪＫフリップフロ
ップＦＦnのＱ出力たる駆動制御信号ＰＷＭnがインアク
ティブ化すると同時に、インアクティブ化信号Ｒnがセ
レクタＳＥＬ1に供給される。しかしながら、セレクタ
ＳＥＬ1は前述のように基準信号を選択する旨設定され
ているため、このインアクティブ化信号Ｒnによってア
クティブ化信号Ｆ1が発生することはない。従って、本
実施形態の場合、駆動制御信号ＰＷＭnがインアクティ
ブ化してから駆動制御信号ＰＷＭ1がアクティブ化する
までの間にいずれのＬＥＤＤ1，Ｄ2，…Ｄnも発光して
いないブランク期間が発生することになる。
ャネル毎に繰り返されていくと、いずれ、比較器ＣＯＭ
Ｐnがインアクティブ化信号Ｒnを発生させるタイミング
に至る。このタイミングにおいては、ＪＫフリップフロ
ップＦＦnのＱ出力たる駆動制御信号ＰＷＭnがインアク
ティブ化すると同時に、インアクティブ化信号Ｒnがセ
レクタＳＥＬ1に供給される。しかしながら、セレクタ
ＳＥＬ1は前述のように基準信号を選択する旨設定され
ているため、このインアクティブ化信号Ｒnによってア
クティブ化信号Ｆ1が発生することはない。従って、本
実施形態の場合、駆動制御信号ＰＷＭnがインアクティ
ブ化してから駆動制御信号ＰＷＭ1がアクティブ化する
までの間にいずれのＬＥＤＤ1，Ｄ2，…Ｄnも発光して
いないブランク期間が発生することになる。
【００２１】このように、本実施形態においては、レジ
スタＲＥＧ1，ＲＥＧ2，…ＲＥＧnに設定した変調情報
に従い各駆動制御信号ＰＷＭ1，ＰＷＭ2，…ＰＷＭnが
アクティブな期間の長さを制御しているため、各ＬＥＤ
Ｄ1，Ｄ2，…Ｄnの発光による混色の制御を好適に実現
することができる。更に、駆動制御信号ＰＷＭ1，ＰＷ
Ｍ2，…ＰＷＭnがアクティブとなっている期間が互いに
重複していないため、電流源Ｉの負担が軽くなる。更
に、あるチャネルにかかる駆動制御信号がインアクティ
ブ化するのと同時に隣接するチャネルにかかる駆動制御
信号をアクティブ化するという連鎖的な動作、言い換え
れば複数のチャネル相互の協調的な動作を実現している
ため、各駆動制御信号がアクティブ化するタイミングを
動的に可変設定することが可能になり、基準信号Ｔの１
周期を有効に活用することが可能になる。その結果、駆
動制御信号の変調幅の可変範囲が広がり、またその時間
分解能も向上させることが可能になり、表示能力を向上
する。加えて、いずれのチャネルを基準チャネルとする
かはセレクタＳＥＬ1，ＳＥＬ2，…ＳＥＬnへの設定に
より決めることができ、ハードウェア構成には依存して
いないため、この面でも使用性のよい回路となる。ま
た、各チャネル毎にアクティブ用及びインアクティブ用
のタイミング回路を設ける必要がなく、簡素な構成の回
路になる。
スタＲＥＧ1，ＲＥＧ2，…ＲＥＧnに設定した変調情報
に従い各駆動制御信号ＰＷＭ1，ＰＷＭ2，…ＰＷＭnが
アクティブな期間の長さを制御しているため、各ＬＥＤ
Ｄ1，Ｄ2，…Ｄnの発光による混色の制御を好適に実現
することができる。更に、駆動制御信号ＰＷＭ1，ＰＷ
Ｍ2，…ＰＷＭnがアクティブとなっている期間が互いに
重複していないため、電流源Ｉの負担が軽くなる。更
に、あるチャネルにかかる駆動制御信号がインアクティ
ブ化するのと同時に隣接するチャネルにかかる駆動制御
信号をアクティブ化するという連鎖的な動作、言い換え
れば複数のチャネル相互の協調的な動作を実現している
ため、各駆動制御信号がアクティブ化するタイミングを
動的に可変設定することが可能になり、基準信号Ｔの１
周期を有効に活用することが可能になる。その結果、駆
動制御信号の変調幅の可変範囲が広がり、またその時間
分解能も向上させることが可能になり、表示能力を向上
する。加えて、いずれのチャネルを基準チャネルとする
かはセレクタＳＥＬ1，ＳＥＬ2，…ＳＥＬnへの設定に
より決めることができ、ハードウェア構成には依存して
いないため、この面でも使用性のよい回路となる。ま
た、各チャネル毎にアクティブ用及びインアクティブ用
のタイミング回路を設ける必要がなく、簡素な構成の回
路になる。
【００２２】更に、上述のように、基準信号を用いてい
るため、ブランク期間を設けることができる。このブラ
ンク期間が十分に長ければ、このブランク期間の間に同
様の構成を有する他の回路を動作させることができる。
そのような変形を施した回路すなわち本発明の第２実施
形態に係るＰＷＭ駆動回路を、図３に示す。
るため、ブランク期間を設けることができる。このブラ
ンク期間が十分に長ければ、このブランク期間の間に同
様の構成を有する他の回路を動作させることができる。
そのような変形を施した回路すなわち本発明の第２実施
形態に係るＰＷＭ駆動回路を、図３に示す。
【００２３】この実施形態では、第１実施形態にて用い
ていた基準信号発生部ＲＥＦ1、カウンタＣＮＴ1及びＲ
ＥＦ1系回路Ｕ1とそれぞれ同様の構成を有する基準信号
発生部ＲＥＦ2に、カウンタＣＮＴ2及びＲＥＦ2系回路
Ｕ2が付加されている。図中、Ｍ2はＲＥＦ2系回路Ｕ2に
与えられる変調情報である。また、ＲＥＦ1系回路Ｕ1に
て生成される駆動制御信号ＰＷＭ1，ＰＷＭ2，…ＰＷＭ
nと、ＲＥＦ2系回路Ｕ2にて生成される駆動制御信号Ｐ
ＷＭn+1，ＰＷＭn+2，…ＰＷＭn+mは、いずれも共通の
電流源Ｉに接続されているｎ＋ｍ個の駆動対象のうち対
応するものに供給される（ｍ：２以上の自然数）。更
に、基準信号発生部ＲＥＦ1にて生成される基準信号と
基準信号発生部ＲＥＦ2にて生成される基準信号は、図
４に示されるようにタイミングが相違している。図４の
例では、ＲＥＦ1系回路Ｕ1においてｎチャネル分の駆動
制御信号が生成し終わった後基準信号発生部ＲＥＦ1か
ら次の基準信号が出力されるまでの間に、ＲＥＦ2系回
路Ｕ2がｍチャネル分の駆動制御信号を発生させてい
る。このように、ブランク期間を利用することで、複数
系統の回路を並列的に動作させることが可能になる。
ていた基準信号発生部ＲＥＦ1、カウンタＣＮＴ1及びＲ
ＥＦ1系回路Ｕ1とそれぞれ同様の構成を有する基準信号
発生部ＲＥＦ2に、カウンタＣＮＴ2及びＲＥＦ2系回路
Ｕ2が付加されている。図中、Ｍ2はＲＥＦ2系回路Ｕ2に
与えられる変調情報である。また、ＲＥＦ1系回路Ｕ1に
て生成される駆動制御信号ＰＷＭ1，ＰＷＭ2，…ＰＷＭ
nと、ＲＥＦ2系回路Ｕ2にて生成される駆動制御信号Ｐ
ＷＭn+1，ＰＷＭn+2，…ＰＷＭn+mは、いずれも共通の
電流源Ｉに接続されているｎ＋ｍ個の駆動対象のうち対
応するものに供給される（ｍ：２以上の自然数）。更
に、基準信号発生部ＲＥＦ1にて生成される基準信号と
基準信号発生部ＲＥＦ2にて生成される基準信号は、図
４に示されるようにタイミングが相違している。図４の
例では、ＲＥＦ1系回路Ｕ1においてｎチャネル分の駆動
制御信号が生成し終わった後基準信号発生部ＲＥＦ1か
ら次の基準信号が出力されるまでの間に、ＲＥＦ2系回
路Ｕ2がｍチャネル分の駆動制御信号を発生させてい
る。このように、ブランク期間を利用することで、複数
系統の回路を並列的に動作させることが可能になる。
【００２４】なお、以上の説明では、変調幅Ｔ1，Ｔ2，
…Ｔnを基準チャネルを起点として加算した値である変
調情報（例えばＣＨ1を起点として加算した変調情報
Ｔ1，Ｔ1+Ｔ2，…ΣＴi（但しここでのΣはｉ＝１〜ｎ
の総和））を予め準備しておき、各チャネルのレジスタ
ＲＥＧ1，ＲＥＧ2，…ＲＥＧnに書き込むようにしてい
る。本発明は、このような構成に限られるものではな
く、例えば、基準チャネルを指定して変調幅Ｔ1，Ｔ2，
…Ｔnを与えると上述の如き変調情報を発生させる加算
器群等を備える構成としてもよい。
…Ｔnを基準チャネルを起点として加算した値である変
調情報（例えばＣＨ1を起点として加算した変調情報
Ｔ1，Ｔ1+Ｔ2，…ΣＴi（但しここでのΣはｉ＝１〜ｎ
の総和））を予め準備しておき、各チャネルのレジスタ
ＲＥＧ1，ＲＥＧ2，…ＲＥＧnに書き込むようにしてい
る。本発明は、このような構成に限られるものではな
く、例えば、基準チャネルを指定して変調幅Ｔ1，Ｔ2，
…Ｔnを与えると上述の如き変調情報を発生させる加算
器群等を備える構成としてもよい。
【００２５】また、例えば第１実施形態では、全チャネ
ルの合計変調幅ΣＴiが基準信号の周期Ｔより短いため
いずれのチャネルもアクティブとなっていないブランク
期間が生じている。しかしながら、本発明の実施に際し
てこのようなブランク期間を発生させることは、必要で
はない。例えば、変調情報の設定次第ではこの種のブラ
ンク期間をなくすこともできる。また、図２の例で言え
ば、チャネルＣＨnのインアクティブ化がチャネルＣＨ1
のアクティブ化より後となるような動作タイミングにし
てもよい。但し、そのようにした場合、複数のチャネル
に係る複数の駆動対象に同時に駆動電流が供給される期
間が発生するため、電流源Ｉの負担を減らし省電力化す
るという効果はやや薄れる。
ルの合計変調幅ΣＴiが基準信号の周期Ｔより短いため
いずれのチャネルもアクティブとなっていないブランク
期間が生じている。しかしながら、本発明の実施に際し
てこのようなブランク期間を発生させることは、必要で
はない。例えば、変調情報の設定次第ではこの種のブラ
ンク期間をなくすこともできる。また、図２の例で言え
ば、チャネルＣＨnのインアクティブ化がチャネルＣＨ1
のアクティブ化より後となるような動作タイミングにし
てもよい。但し、そのようにした場合、複数のチャネル
に係る複数の駆動対象に同時に駆動電流が供給される期
間が発生するため、電流源Ｉの負担を減らし省電力化す
るという効果はやや薄れる。
【００２６】また、上述の各実施形態では、複数のチャ
ネルのうちいずれかを予め指定しておき、基準信号発生
部ＲＥＦ1（及びＲＥＦ2）にて生成した基準信号にて、
ＲＥＦ1系回路Ｕ1（及びＲＥＦ2系回路Ｕ2）の動作タイ
ミングを規定していたが、本発明はこのような構成には
限定されない。例えば、図１及び図２に示した実施形態
を変形し、インアクティブ化信号Ｒnをアクティブ化信
号Ｆ1として用いるようにすれば、基準信号発生部ＲＥ
Ｆ1なしでＲＥＦ1系回路Ｕ1を自走させることができ、
従って基準信号発生部ＲＥＦ1、カウンタＣＮＴ1及びセ
レクタＳＥＬ1，ＳＥＬ2，…ＳＥＬnを廃止できる。但
し、この構成を採用したときには、インアクティブ化信
号Ｒ1，Ｒ2,…Ｒnを生成させる手段及び手順にも若干の
変形を施す必要がある。例えば、カウンタＣＮＴ1に代
えて各チャネル毎にカウンタを設けまた変調情報として
変調幅Ｔ1，Ｔ2，…Ｔnを与えるようにする。チャネル
ＣＨiに設けたカウンタによる計数動作は、インアクテ
ィブ化信号Ｒi-1にて開始させ、このカウンタの計数値
を比較器ＣＯＭＰiにて変調幅Ｔiと比較することによ
り、インアクティブ化信号Ｒiを生成する。なお、変調
幅Ｔiをかえると合計変調幅ΣＴi もかわるため、全チ
ャネルをひと通り通電させるために必要な時間も変化し
てしまう。
ネルのうちいずれかを予め指定しておき、基準信号発生
部ＲＥＦ1（及びＲＥＦ2）にて生成した基準信号にて、
ＲＥＦ1系回路Ｕ1（及びＲＥＦ2系回路Ｕ2）の動作タイ
ミングを規定していたが、本発明はこのような構成には
限定されない。例えば、図１及び図２に示した実施形態
を変形し、インアクティブ化信号Ｒnをアクティブ化信
号Ｆ1として用いるようにすれば、基準信号発生部ＲＥ
Ｆ1なしでＲＥＦ1系回路Ｕ1を自走させることができ、
従って基準信号発生部ＲＥＦ1、カウンタＣＮＴ1及びセ
レクタＳＥＬ1，ＳＥＬ2，…ＳＥＬnを廃止できる。但
し、この構成を採用したときには、インアクティブ化信
号Ｒ1，Ｒ2,…Ｒnを生成させる手段及び手順にも若干の
変形を施す必要がある。例えば、カウンタＣＮＴ1に代
えて各チャネル毎にカウンタを設けまた変調情報として
変調幅Ｔ1，Ｔ2，…Ｔnを与えるようにする。チャネル
ＣＨiに設けたカウンタによる計数動作は、インアクテ
ィブ化信号Ｒi-1にて開始させ、このカウンタの計数値
を比較器ＣＯＭＰiにて変調幅Ｔiと比較することによ
り、インアクティブ化信号Ｒiを生成する。なお、変調
幅Ｔiをかえると合計変調幅ΣＴi もかわるため、全チ
ャネルをひと通り通電させるために必要な時間も変化し
てしまう。
【００２７】そして、本発明の適用対象はＬＥＤによる
混色発生を制御する回路に限定されるものではなく、複
数の表示ドットの時分割制御を始め、通電タイミングよ
りは通電期間が問題となるような用途乃至電流源の能力
が制約となるような用途には、本発明を好適に適用でき
る。そのような用途としては、他に、ディジタルメー
タ、ディスプレイ、モータ、ヒータ等がある。
混色発生を制御する回路に限定されるものではなく、複
数の表示ドットの時分割制御を始め、通電タイミングよ
りは通電期間が問題となるような用途乃至電流源の能力
が制約となるような用途には、本発明を好適に適用でき
る。そのような用途としては、他に、ディジタルメー
タ、ディスプレイ、モータ、ヒータ等がある。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
各駆動対象への通電を、駆動対象毎に通電期間が重なら
ないよう制御しているため、電流源の負担を抑えること
ができる。また、あるチャネルに係る駆動制御信号のイ
ンアクティブ化をトリガとして他のチャネルに係る駆動
制御信号をアクティブ化するという協調的且つ連鎖的な
手順を用いて、ＰＷＭ変調された駆動制御信号を発生さ
せているため、従来に比べ精細な時間分解能及び高い駆
動能力を実現できる。特に、少なくとも１チャネル分に
ついては基準信号をトリガとしてアクティブ化するよう
にすれば、いずれの駆動対象にも通電されていないブラ
ンク期間を確保することができる。更に、対応するチャ
ネルが基準チャネルに設定されているときには所定周期
にて発生させた基準信号をアクティブ化信号として選択
及び出力するセレクタを各チャネルに設けることによ
り、各チャネルの回路の対称性を確保でき、どのチャネ
ルを基準チャネルとするかを使用者が設定により変更す
ることが可能になる。加えて、第１のチャネルに係る駆
動制御信号がインアクティブに転じたことをトリガにし
て第２のチャネルに係る駆動制御信号をアクティブにす
るため、チャネル毎にアクティブ用、インアクティブ用
各々に個別のタイミング回路を設ける必要がなく、回路
を簡素化できる。
各駆動対象への通電を、駆動対象毎に通電期間が重なら
ないよう制御しているため、電流源の負担を抑えること
ができる。また、あるチャネルに係る駆動制御信号のイ
ンアクティブ化をトリガとして他のチャネルに係る駆動
制御信号をアクティブ化するという協調的且つ連鎖的な
手順を用いて、ＰＷＭ変調された駆動制御信号を発生さ
せているため、従来に比べ精細な時間分解能及び高い駆
動能力を実現できる。特に、少なくとも１チャネル分に
ついては基準信号をトリガとしてアクティブ化するよう
にすれば、いずれの駆動対象にも通電されていないブラ
ンク期間を確保することができる。更に、対応するチャ
ネルが基準チャネルに設定されているときには所定周期
にて発生させた基準信号をアクティブ化信号として選択
及び出力するセレクタを各チャネルに設けることによ
り、各チャネルの回路の対称性を確保でき、どのチャネ
ルを基準チャネルとするかを使用者が設定により変更す
ることが可能になる。加えて、第１のチャネルに係る駆
動制御信号がインアクティブに転じたことをトリガにし
て第２のチャネルに係る駆動制御信号をアクティブにす
るため、チャネル毎にアクティブ用、インアクティブ用
各々に個別のタイミング回路を設ける必要がなく、回路
を簡素化できる。
【図１】 本発明の第１実施形態に係るＰＷＭ駆動回路
の構成を示す回路図である。
の構成を示す回路図である。
【図２】 この実施形態の動作を示すタイミングチャー
トである。
トである。
【図３】 本発明の第２実施形態に係るＰＷＭ駆動回路
の構成を示す回路図である。
の構成を示す回路図である。
【図４】 この実施形態の動作を示すタイミングチャー
トである。
トである。
Ｄ1，Ｄ2，…Ｄn ＬＥＤ（駆動対象）、Ｉ 共通の電
流源、Ｑ1，Ｑ2，…Ｑnトランジスタ、ＲＥＦ1，ＲＥＦ
2 基準信号発生部、ＣＮＴ1，ＣＮＴ2 カウンタ、
Ｕ1，Ｕ2 ＲＥＦ1又はＲＥＦ2系回路、ＣＨ1，ＣＨ2，
…ＣＨn チャネル、ＲＥＧ1，ＲＥＧ2，…ＲＥＧn レ
ジスタ、ＣＯＭＰ1，ＣＯＭＰ2，…ＣＯＭＰn 比較
器、ＳＥＬ1，ＳＥＬ2，…ＳＥＬn セレクタ、ＦＦ1，
ＦＦ2，…ＦＦn ＪＫフリップフロップ、Ｍ1，Ｍ2 変
調情報、Ｆ1，Ｆ2，…Ｆn アクティブ化信号、Ｒ1，Ｒ
2，…Ｒn インアクティブ化信号、Ｔ1，Ｔ2，…Ｔn
変調幅、ＰＷＭ1，ＰＷＭ2，…ＰＷＭn 駆動制御信
号。
流源、Ｑ1，Ｑ2，…Ｑnトランジスタ、ＲＥＦ1，ＲＥＦ
2 基準信号発生部、ＣＮＴ1，ＣＮＴ2 カウンタ、
Ｕ1，Ｕ2 ＲＥＦ1又はＲＥＦ2系回路、ＣＨ1，ＣＨ2，
…ＣＨn チャネル、ＲＥＧ1，ＲＥＧ2，…ＲＥＧn レ
ジスタ、ＣＯＭＰ1，ＣＯＭＰ2，…ＣＯＭＰn 比較
器、ＳＥＬ1，ＳＥＬ2，…ＳＥＬn セレクタ、ＦＦ1，
ＦＦ2，…ＦＦn ＪＫフリップフロップ、Ｍ1，Ｍ2 変
調情報、Ｆ1，Ｆ2，…Ｆn アクティブ化信号、Ｒ1，Ｒ
2，…Ｒn インアクティブ化信号、Ｔ1，Ｔ2，…Ｔn
変調幅、ＰＷＭ1，ＰＷＭ2，…ＰＷＭn 駆動制御信
号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 喜多 靖 愛知県豊田市トヨタ町１番地 トヨタ自動 車株式会社内 (72)発明者 田部 哲夫 愛知県西春日井郡春日町大字落合字長畑１ 番地 豊田合成株式会社内
Claims (3)
- 【請求項１】 パルス幅変調された駆動制御信号を複数
チャネル分生成し、共通の電流源から複数個の駆動対象
それぞれへの駆動電流の供給期間を、各駆動対象に対応
するチャネルの駆動制御信号がアクティブに転じた時点
で開始させ、インアクティブに転じた時点で終了させる
ＰＷＭ駆動方法において、 上記複数チャネル分の駆動制御信号を、それらのうち第
１のチャネルに係る駆動制御信号がインアクティブに転
じたことをトリガとして第２のチャネルに係る駆動制御
信号をアクティブに転じせしめる、といった連鎖的動作
により生成することを特徴とするＰＷＭ駆動方法。 - 【請求項２】 請求項１記載のＰＷＭ駆動方法におい
て、 上記複数チャネル分の駆動制御信号のうち少なくとも１
チャネル分については、他のチャネルに係る駆動制御信
号がインアクティブに転じたことに代えて所定周期の基
準信号をトリガとしてアクティブに転じせしめることを
特徴とするＰＷＭ駆動方法。 - 【請求項３】 それぞれいずれかのチャネルに対応して
設けられ、原則として隣接する特定のチャネルに係るイ
ンアクティブ化信号を対応するチャネルに係るアクティ
ブ化信号として選択及び出力し、例外として対応するチ
ャネルが基準チャネルに設定されているときには所定周
期にて発生させた基準信号をアクティブ化信号として選
択及び出力する複数個のセレクタと、 それぞれいずれかのチャネルに対応して設けられ、変調
情報によって与えられるタイミングの到来を現在時刻と
の比較により検出し、この検出に応じて、対応するチャ
ネルに係るインアクティブ化信号を発生させる比較器
と、 それぞれいずれかのチャネルに対応して設けられ、対応
するチャネルに係るアクティブ化信号をトリガとしてア
クティブとなり対応するチャネルに係るインアクティブ
化信号をトリガとしてインアクティブとなるよう駆動制
御信号を生成及び出力する複数個のフリップフロップ
と、 を備えることを特徴とするＰＷＭ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26685197A JPH11109919A (ja) | 1997-09-30 | 1997-09-30 | Ｐｗｍ駆動方法及び回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26685197A JPH11109919A (ja) | 1997-09-30 | 1997-09-30 | Ｐｗｍ駆動方法及び回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11109919A true JPH11109919A (ja) | 1999-04-23 |
Family
ID=17436553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26685197A Pending JPH11109919A (ja) | 1997-09-30 | 1997-09-30 | Ｐｗｍ駆動方法及び回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11109919A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1229764A2 (en) * | 2001-02-05 | 2002-08-07 | Pioneer Corporation | Light emitting diode driving circuit |
| WO2003063124A1 (fr) * | 2002-01-17 | 2003-07-31 | Nec Corporation | Dispositif a semi-conducteur comprenant des circuits d'attaque a charge de courant de type reseau et procede d'attaque |
| JP2005043859A (ja) * | 2003-07-25 | 2005-02-17 | Hynix Semiconductor Inc | パルス幅変調駆動方式を利用した多階調の画像表示装置 |
| US7372437B2 (en) | 2001-10-12 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Drive circuit, display device using the drive circuit and electronic apparatus using the display device |
| US7626340B2 (en) | 2005-06-22 | 2009-12-01 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
| CN108122530A (zh) * | 2016-11-28 | 2018-06-05 | 昆山国显光电有限公司 | 电源芯片及其pwm、pfm的调用方法及显示屏 |
| KR20180115560A (ko) | 2017-04-13 | 2018-10-23 | 삼성전기주식회사 | 저전력 기능을 갖는 고주파 다채널 pwm 제어장치 |
| CN110063670A (zh) * | 2019-04-26 | 2019-07-30 | 深圳和而泰小家电智能科技有限公司 | 一种电机安全电路及搅拌机 |
| WO2020027107A1 (ja) * | 2018-07-31 | 2020-02-06 | 日亜化学工業株式会社 | 画像表示装置 |
-
1997
- 1997-09-30 JP JP26685197A patent/JPH11109919A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1229764A2 (en) * | 2001-02-05 | 2002-08-07 | Pioneer Corporation | Light emitting diode driving circuit |
| EP1229764A3 (en) * | 2001-02-05 | 2002-11-06 | Pioneer Corporation | Light emitting diode driving circuit |
| US6950079B2 (en) | 2001-02-05 | 2005-09-27 | Pioneer Corporation | Light emitting diode driving circuit |
| US7372437B2 (en) | 2001-10-12 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Drive circuit, display device using the drive circuit and electronic apparatus using the display device |
| WO2003063124A1 (fr) * | 2002-01-17 | 2003-07-31 | Nec Corporation | Dispositif a semi-conducteur comprenant des circuits d'attaque a charge de courant de type reseau et procede d'attaque |
| US7133012B2 (en) | 2002-01-17 | 2006-11-07 | Nec Corporation | Semiconductor device provided with matrix type current load driving circuits, and driving method thereof |
| JP2005043859A (ja) * | 2003-07-25 | 2005-02-17 | Hynix Semiconductor Inc | パルス幅変調駆動方式を利用した多階調の画像表示装置 |
| JP4564747B2 (ja) * | 2003-07-25 | 2010-10-20 | マグナチップセミコンダクター有限会社 | パルス幅変調駆動方式を利用した多階調の画像表示装置 |
| US7626340B2 (en) | 2005-06-22 | 2009-12-01 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
| CN108122530A (zh) * | 2016-11-28 | 2018-06-05 | 昆山国显光电有限公司 | 电源芯片及其pwm、pfm的调用方法及显示屏 |
| KR20180115560A (ko) | 2017-04-13 | 2018-10-23 | 삼성전기주식회사 | 저전력 기능을 갖는 고주파 다채널 pwm 제어장치 |
| US10505526B2 (en) | 2017-04-13 | 2019-12-10 | Samsung Electro-Mechanics Co., Ltd. | High frequency multichannel PWM control apparatus having low power function |
| WO2020027107A1 (ja) * | 2018-07-31 | 2020-02-06 | 日亜化学工業株式会社 | 画像表示装置 |
| US10885834B2 (en) | 2018-07-31 | 2021-01-05 | Nichia Corporation | Image display device |
| CN112513965A (zh) * | 2018-07-31 | 2021-03-16 | 日亚化学工业株式会社 | 图像显示装置 |
| JPWO2020027107A1 (ja) * | 2018-07-31 | 2021-08-12 | 日亜化学工業株式会社 | 画像表示装置 |
| US11107394B2 (en) | 2018-07-31 | 2021-08-31 | Nichia Corporation | Image display device |
| US11430381B2 (en) | 2018-07-31 | 2022-08-30 | Nichia Corporation | Image display device |
| US11763735B2 (en) | 2018-07-31 | 2023-09-19 | Nichia Corporation | Image display device |
| CN110063670A (zh) * | 2019-04-26 | 2019-07-30 | 深圳和而泰小家电智能科技有限公司 | 一种电机安全电路及搅拌机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256552B2 (en) | LED control circuit | |
| JPH11109919A (ja) | Ｐｗｍ駆動方法及び回路 | |
| WO2006080365A1 (ja) | 電源装置、発光装置ならびに表示装置 | |
| JP2006041043A (ja) | Ｌｅｄ駆動回路 | |
| JPS6072756A (ja) | 発熱ヘツドの制御回路 | |
| US8692472B2 (en) | LED driving method and driving power source device | |
| JPH029652A (ja) | 光プリンタヘッド | |
| JP2012150887A (ja) | 発光ダイオード点灯制御回路および発光ダイオード点灯制御方法 | |
| JPH0468152B2 (ja) | ||
| JP2011211271A (ja) | 信号生成装置 | |
| JPS63312172A (ja) | 発光素子駆動装置 | |
| JP2510087Y2 (ja) | ２色発光ダイオ−ド素子の点燈制御回路 | |
| JPS62227771A (ja) | ペ−ジプリンタ | |
| TWI839150B (zh) | 發光二極體顯示驅動裝置及其運作方法 | |
| JP3647550B2 (ja) | Ｌｅｄドライバ | |
| US20230007749A1 (en) | Noise reduction circuit for matrix led driver | |
| JP3342044B2 (ja) | パルス発生回路 | |
| JPH06340105A (ja) | サーマルヘッドの駆動方法 | |
| JPH0538847A (ja) | ドツトプリンタヘツドの出力制御装置 | |
| KR930012059B1 (ko) | 프린트헤드의 쵸핑전류 보상회로 | |
| JPS6318046Y2 (ja) | ||
| JPH078215Y2 (ja) | 発光ダイオード・プリント・ヘッドの駆動回路 | |
| JPH0965693A (ja) | ステッピングモータ駆動制御回路 | |
| JPH04246555A (ja) | 駆動装置 | |
| JPH06303770A (ja) | マグネットの定電流チョッパ駆動制御装置 |