JPH11103171A

JPH11103171A - 配線板及びその製造方法並びに無電解めっき方法

Info

Publication number: JPH11103171A
Application number: JP10179980A
Authority: JP
Inventors: Takeshi Itabashi; 武之板橋; Haruo Akaboshi; 晴夫赤星
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-07-28
Filing date: 1998-06-26
Publication date: 1999-04-13
Anticipated expiration: 2018-06-26
Also published as: JP3726500B2

Abstract

(57)【要約】【課題】無電解めっきによるビアホール１の充填を再現
性良く均一に制御し、第２の導体層を形成後、基板表面
からビアホール部分が確認できる配線板及びその製造方
法と無電解めっき方法を提供する。【解決手段】本発明は、無電解めっきによるビアホール
充填時に、表面導体に無電解めっき電位よりも貴な電位
を印加することにより得られる特定の配線板及びその方
法にある。本発明の配線板はビアホール部分で第４の導
体と表面状態が異なり、また凹みが形成され、光学的に
認別可能なものが得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置などを
搭載する新規な配線板その製造方法に関し、特に導体配
線の層間接続に金属充填されたビアホールを有する配線
板及びその形成方法に関するものである。

【０００２】

【従来の技術】絶縁体に形成した穴内に金属を充填する
技術は、ＬＳＩ，薄膜多層基板，ビルドアップ基板等の
高密度配線基板の層間接続技術に応用されている。ＬＳ
Ｉの層間接続では、めっき等のウエットメタライズでは
なく、スパッタあるいはＣＶＤ（化学気相成長法）とい
ったドライメタライズ法を用いている。例えば、特開平
6−168907 号公報には、スパッタリング法によりアルミ
ニウムをビア内部に充填する方法が開示されている。ま
た、特開平8−31932号公報には、六フッ化タングステン
ガスのモノシラン還元ＣＶＤ法、あるいは水素還元ＣＶ
Ｄ法でコンタクトホール内にタングステンを充填する方
法が開示されている。更に、特開平6−236879号公報に
は、有機銅化合物を原料とし、ＣＶＤ法により銅の接続
プラグを形成する方法が開示されている。

【０００３】しかし、これらはいずれもドライメタライ
ズ法であり、真空系を備えた装置で処理する方法である
ため、装置コストが高く、またスループットが低いとい
う問題がある。また、スパッタ法等のいわゆるＰＶＤ法
（物理気相成長法）は、成膜の選択性がなく、基板全面
に一様に金属膜を形成させる方法であり、層間接続部の
みをメタライズすることは不可能である。一方、ＣＶＤ
法で形成した膜は不純物を多く含み、純度が低いという
問題がある。純度の低下は電気抵抗の増大や、信頼性の
低下をもたらし、問題である。

【０００４】薄膜多層基板やビルドアップ基板では、無
電解めっきや電気めっき技術を用いて微小ビアホールを
充填する方法も開示されているが、膜厚のコントロール
が困難である。例えば特開平6−302965 号公報では、ビ
アホールをめっきで充填している。しかしこの場合、め
っき厚みのコントロールは非常に困難であるため、最終
的に研磨を施している。また、特開平5−335713 号公報
にも電解あるいは無電解めっきによりビアホール内を充
填する方法が開示されている。しかし、この方法では先
ず無電解めっきによるビアホール充填は不可能である。
無電解めっき反応はビアホール上層部の表側導体端面で
も進行するため、時間と共にビアホール開口部が小さく
なり塞がってしまうからである。この場合、ビアホール
内部にはボイド状の空間が残り、基板の信頼性は著しく
低下する。

【０００５】また、電気めっきによる場合でも、ビアホ
ール底部よりめっきされてきた金属がビアホール上層部
の表側導体端面に接触した瞬間、ビアホール上層部の表
側導体端面からもめっき反応が進行し、ビアホール径が
表側導体厚みの２倍以下の場合にはビアホール開口部は
塞がってしまう。この場合もまた、ビアホール内部には
ボイド状の空間が残り、基板の信頼性は著しく低下する
ため問題である。更に、ビアホール径が表側導体厚みの
２倍以上の場合、ビアホール開口部が閉塞されることは
ないが、表側導体表面に達した時のめっき形状はビアホ
ール内部をめっきしていたときの「円柱状」ではなく、
「きのこ状」となってしまう。これはめっき反応が異方
性を示さず、等方的に成長するためである。

【０００６】

【発明が解決しようとする課題】上述したように、ドラ
イメタライズ法で微小穴内に金属を充填する場合には、
ＰＶＤ法では選択性がなく研磨等の工程が必要になるた
め工程が複雑になり、また研磨時に基板にかかる応力が
大きいため歩留まりが低下し、問題である。CVD法では
原料に金属以外の元素を含む化合物を使用するため、得
られる金属に不純物が多く含まれる。不純物濃度の上昇
は、電気抵抗の増加や信頼性の低下等の特性低下をもた
らし、問題である。ドライメタライズ法全体の問題とし
ては、装置が真空系を有するため装置コストが高く、ま
た、スループットが低いということがあげられる。

【０００７】一方、ウエットメタライズ法で微小穴内を
金属充填する場合には、上述のように電気めっき法と無
電解めっき法があるが、電気めっき法では下地にめっき
に必要な電流を供給するための給電層が必要である。電
気めっき法の場合、第１の導電層は予めパターニングせ
ず、給電層とすることが必要である。従って、ビアホー
ル内をめっきにより充填した後、絶縁層を剥離し、第１
の導電層のパターニングを行う。その後、再び絶縁層を
形成し、平坦化及びビアホール充填金属の頭出しのため
に研磨を行う。この研磨工程は長時間を要し、また、基
板にかかる応力が大きいため歩留まりの低下をもたら
し、問題である。

【０００８】無電解めっき法を用いる場合には、めっき
反応を第１の導体層表面のみから進行させ、ビアホール
内をめっき金属で充填する。この場合、絶縁層表面の第
２の導体層はビアホール充填後形成する必要がある。な
ぜならば、めっき時に第２の導体層が予めあると、第２
の導体層表面からもめっき反応が進行し、ビアホール開
口部が塞がってしまうためである。第１の導体層表面か
らめっき反応を進行させ、ビアホール内部をめっき金属
で充填する場合には、めっき膜厚のコントロールが非常
に困難である。めっき膜厚が少ない場合には断線にな
り、厚すぎる場合には表面の平坦性が損なわれ、多層化
の際に問題となる。

【０００９】従って、従来技術では、めっき膜厚の不足
による断線を回避するため、めっき膜厚を若干多めに
し、絶縁層よりめっき金属を飛び出させ、その後、過剰
なめっき部分を研磨し、表面を平坦化する方法でビアホ
ール内部を金属充填してきた。しかし、この方法では上
述のように研磨工程は長時間を要し、また、基板にかか
る応力が大きいため歩留まりの低下をもたらす。

【００１０】本発明の目的は、ビアホール内を金属充填
した基板で多層化が容易に行えるように、基板表面か
ら、ビアホール部分が確認できる配線板を提供すること
にある。

【００１１】更に、本発明の第２の目的は、従来膜厚の
制御が困難であった無電解めっきによるビアホール内へ
の金属の充填を再現性良く均一に行うことのできる配線
板の製造方法を提供することにある。

【００１２】

【課題を解決するための手段】本発明においては、ビア
ホール内部を無電解めっきにより充填する際、表面導体
層に無電解めっき反応の反応電位よりも貴な電位を印加
しながらめっきを行う。無電解めっきはビアホール底部
より上に向かって成長し、やがてビアホールを完全に充
填する。ビアホールを充填しためっき金属が表面導体層
に達したとき、表面導体層には外部電源によりめっき反
応電位よりも貴な電位が印加されているため、無電解め
っき反応は停止する。このようにして、すべてのビアホ
ールで、めっき面が表面導体層に到達した時めっき反応
を停止させることができ、従来非常に困難であっためっ
き膜厚を再現性良く一定にコントロールすることができ
る。

【００１３】また、本発明の方法により製造された配線
板は、めっき金属により充填されたビアホールと絶縁層
の表面を共に覆う導体層を形成後においても、その導体
層の表面を観察することによりビアホール部を認識する
ことができる。

【００１４】すなわち、本発明による配線板は、絶縁基
板上に第１の導体層が形成され、絶縁基板及び第１の導
体上に絶縁層が形成され、絶縁層上に第２の導体が形成
され、絶縁層には第１の導体と第２の導体を電気的に接
続するためのビアホールが形成され、ビアホール内部が
第３の導体によって充填された構造の導体接続部を有
し、第２の導体表面と第３の導体表面を共に覆う第４の
導体を有する配線板において、第４の導体の表面状態が
第２の導体上と第３の導体上とで異なることにより、あ
るいは第４の導体の表面状態が第２の導体と第３の導体
のビアホール充填金属の境界領域上で変化していること
により、ビアホールの部分を第４の導体認識できること
を特徴とする。

【００１５】第４の導体上からのビアホールの認識は、
例えば顕微鏡による目視観察，反射率や光沢度の違いを
利用する方法、画像解析などの光学的方法によって行う
ことができる。

【００１６】また、本発明による配線板は、絶縁基板上
に第１の導体が形成され、絶縁基板及び第１の導体上に
絶縁層が形成され、絶縁層上に第２の導体が形成され、
絶縁層には第１の導体と第２の導体を電気的に接続する
ためのビアホールが形成され、ビアホール内部が第３の
導体金属によって充填された構造の導体接続部を有し、
第２の導体表面と第３の導体金属の表面を共に覆う第４
の導体を有する配線板において、第４の導体が第３の導
体上で凹状に形成されていることを特徴とする。

【００１７】また、本発明による配線板は、絶縁基板上
に第１の導体が形成され、絶縁基板及び第１の導体上に
絶縁層が形成され、絶縁層上に第２の導体が形成され、
絶縁層には第１の導体と第２の導体を電気的に接続する
ためのビアホールが形成され、ビアホール内部が第３の
導体金属によって充填された構造の導体接続部を有し、
第２の導体表面と前記第３の導体金属の表面を共に覆う
第４の導体を有する配線板において、第４の導体の表面
粗さが前記第４の導体の表面粗さの方が大きいことを特
徴とする。

【００１８】また、本発明による配線板は、絶縁基板上
に第１の導体層が形成され、絶縁基板及び第１の導体層
上に絶縁層が形成され、絶縁層上に第２の導体層が形成
され、絶縁層には第１の導体層と第２の導体層を電気的
に接続するためのビアホールが形成され、ビアホール内
部が導体金属によって充填された構造の導体接続部を有
し、前記第２の導体表面と第３の導体表面を共に覆う第
４の導体を有する配線板において、第３の導体層が前記
絶縁層の高さと同等の高さを有することを特徴とする。

【００１９】また、本発明は、絶縁基板上に第１の導体
を有し、絶縁基板及び第１の導体上に絶縁層を有し、絶
縁層上に第２の導体を有し、第１の導体と第２の導体を
電気的に接続するためのビアホールが絶縁層を貫通して
形成されており、ビアホール内部にめっき金属が充填さ
れている配線板の製造方法において、ビアホール内部に
無電解めっきによって第３の導体を充填する際に、第２
の導体にめっき反応電位よりも貴な電位を印加し、ビア
ホール底部の第１の導体を起点に無電解めっき反応を進
行させ、ビアホール内部をめっき金属により充填するこ
とを特徴とする。

【００２０】また、本発明による配線板の製造方法は、
表面に第１の導体を有する絶縁基板上に絶縁層を形成す
る工程と、絶縁層上に第２の導体を形成する工程と、第
２の導体にパターニングを行う工程と、第２の導体をマ
スクとして第１の導体上の前記絶縁層にビアホールを形
成する工程と、第２の導体にめっき反応電位よりも貴な
電位を印加しながらビアホールの底部にあたる第１の導
体層上に無電解めっきにより、前記ビアホール内部に金
属を充填し、第３の導体を形成する工程とを含むことを
特徴とする。

【００２１】また、本発明による配線板の製造方法は、
表面に第１の導体を有する絶縁基板上に、表面に第２の
導体を有するフィルム状の絶縁層を積層する工程と、第
２の導体にパターニングを行う工程と、第２の導体をマ
スクとして第１の導体層上の前記絶縁層にビアホールを
形成する工程と、第２の導体にめっき反応電位よりも貴
な電位を印加しながらビアホールの底部にあたる第１の
導体上に無電解めっきによりビアホール内部に金属を充
填し、第３の導体を形成する工程とを含むことを特徴と
する。

【００２２】本発明においては、前述の如く被めっき体
と電気的に絶縁され、かつめっきしたい厚みだけ離れた
位置に第２の導体を設置し、第２の導体にめっき反応電
位より貴な電位を印加しながら無電解めっきを行うこと
により前記目的を達成する。すなわち、本発明は、被め
っき体表面に第１の導体と該導体に対して電気的に絶縁
された第２の導体が設けられた前記第１の導体の表面に
導体を無電解めっきによって堆積させる無電解めっき方
法において、前記第２の導体にめっき反応の電位より貴
な電位を印加することを特徴とする。

【００２３】無電解めっきによって微小穴内又は溝内へ
所定量の金属を充填する場合には、予め微小穴周辺部又
は溝周辺部の絶縁層表面にある第２の導体層に、外部電
源によりめっき反応電位よりも貴な電位を印加する。

【００２４】すなわち、本発明は、被めっき体に設けら
れた穴又は溝を有し、前記穴又は溝の周辺に第２の導体
が設けられた絶縁体に対して前記第１の導体を起点に無
電解めっき反応を進行させて前記穴又は溝内に金属を充
填する無電解めっき方法において、前記第２の導体に外
部電源によりめっき反応電位よりも貴な電位を印加しな
がら無電解めっき反応を行うことを特徴とする。

【００２５】前記第２の導体に印加する電位は、めっき
反応電位に対して＋０.１〜＋１.５ボルトとするのが好
ましく、更に好ましくは＋０.４〜＋０.７ボルトとする
のがよい。

【００２６】本発明によって金属を充填することのでき
る微小穴の典型例としては、ＩＣの層間接続部、薄膜多
層配線基板やプリント基板の層間接続部等を挙げること
ができるが、それ以外にも絶縁体に形成した任意の非貫
通穴への金属充填に適用することができる。また、金属
を充填したい穴を有する絶縁体の形状・材質は特に問わ
ない。さらに本発明を適用可能な構造は穴のみではな
く、溝状でも良く、配線形成工程にも適用可能である。

【００２７】本発明は、表面に微細配線パターンが形成
された絶縁層が複数積層された多層薄膜配線基板と該配
線基板の少なくとも一方の面に半導体素子が搭載された
モジュールにおいて、前記配線基板が前述に記載の配線
板よりなることを特徴とする。

【００２８】本発明は、プリント配線基板上に接続ピン
を介して接続されたモジュール基板が搭載され、該モジ
ュール基板上に表面に微細配線パターンが形成された絶
縁層が複数積層された多層薄膜配線基板が搭載され、該
配線基板上に半導体素子が搭載されている大型計算機実
装において、前記配線基板が前述に記載の配線板よりな
ることを特徴とする。

【００２９】

【発明の実施の形態】

〔実施例Ａ〕図１は、本発明を穴又は溝への金属の充填
に適用する場合の配置の一例を模式的に示した断面図で
ある。絶縁層１には穴又は溝２ａ，２ｂが設けられ、そ
の底面には金属層等からなる第１の導体３ａ，３ｂが形
成されている。また、絶縁層１の表面には、金属層等に
よる第２の導体４が形成されている。いま、穴又は溝２
ａ，２ｂの底面に設けられた導体３ａ，３ｂを起点とし
た無電解めっきによって穴又は溝２ａ，２ｂの内部を金
属で充填するものとする。このとき、本発明では、絶縁
層１の表面に設けられた第２の導体４に、めっき反応電
位より貴な電位を印加しながら無電解めっきを行う。

【００３０】めっき反応電位より貴な電位の印加は、無
電解めっき液中に浸漬された参照電極１０の電位を基準
として第２の導体４へ外部電源９により所定の電位を印
加することによって行う。外部電源９は、結線８により
第２の導体４と接続される。このようにして無電解めっ
きを行うと、穴又は溝２ａ，２ｂの底面に設けられた第
１の導体３ａ，３ｂを起点として進行する無電解めっき
は、めっき厚が次第に増し、穴又は溝２ａ，２ｂを充填
して行くめっき金属の上端が第２の導体４に触れた時点
でめっき反応が停止し、それ以上めっき厚が増すことは
ない。これは、図１に図示するように深さの異なる穴又
は溝２ａ，２ｂが混在する場合でも同じである。

【００３１】すなわち、深さの浅い穴又は溝２ａを充填
するめっき金属は比較的短時間で第２の導体４に接触す
る厚さとなり、めっき金属の一部が第２の導体４に接触
した時点で穴又は溝２ａの充填を終了する。一方、より
深い穴又は溝２ｂを充填するめっき金属は、第２の導体
４に達するまでに比較的長い時間を要する。しかし、深
い穴又は溝２ｂを充填する無電解めっき反応は、浅い穴
又は溝２ａを充填する無電解めっき反応が終了した後
も、その穴又は溝２ｂを充填するめっき金属が第２の導
体４に接触するまで継続する。こうして、絶縁層１に深
さの異なる複数の穴又は溝２ａ，２ｂがランダムに設け
られている場合であっても、全ての穴又は溝をめっき金
属で第２の導体４の高さまで均一に充填することが可能
となる。

【００３２】また、外部電源より電圧を印加する第２の
導体は、無電解めっきにより充填する穴あるいは溝の上
端ではなく穴又は溝の深さ方向の途中に設けることもで
きる。このとき第２の導体を置く位置すなわち無電解め
っきの起点となる導体からの高さを調整することによ
り、無電解めっき反応を停止させる位置を任意にコント
ロールすることができ、めっき膜厚を任意に制御するこ
とが可能である。

【００３３】図２は、底面に無電解めっきの起点となる
第１の導体３ａ，３ｂを有する穴又は溝２ａ，２ｂの深
さ方向の途中に第２の導体層４を設け、穴又は溝充填の
途中でめっき反応を停止させる場合の配置の一例を模式
的に示した断面図である。説明を簡単にするため、図２
において、図１と同じ機能部分には図１と同じ符号を付
して示した。図１の配置と異なるのは、めっき反応電位
より貴な電位を印加する第２の導体４を絶縁層１の表面
ではなく絶縁層１の内部に設けた点である。

【００３４】第２の導体４は、その端面が絶縁層１に設
けた穴又は溝２ａ，２ｂの側面に露出している。この場
合には、絶縁層１に設けられた深さの異なる穴又は溝２
ａ，２ｂの全てをめっき金属で第２の導体４の深さまで
均一に充填することが可能となる。

【００３５】また、第２の導体は被めっき体から離れた
めっき液中にあっても良い。このように、本発明は、絶
縁材に設けられた穴や溝だけではなく、平面状の被めっ
き体表面に無電解めっきを行う際にも適用可能である。
この第２の導体を設置する位置をコントロールすること
で、被めっき体に施すめっき膜厚を任意に制御すること
が可能である。

【００３６】図３は、被めっき体の表面に無電解めっき
によって定められた膜厚のめっきを行う場合の配置の一
例を模式的に示す図である。外部電源９によってめっき
反応電位より貴な電位とされた第２の導体４は、表面に
無電解めっき反応の起点となる第１の導体３を有する絶
縁層１から距離ｈだけ離れためっき液中に固定されてい
る。絶縁層１は図示したような平板等の平坦な物体に限
らず、連続した表面を持つ物体であってもよい。例え
ば、絶縁層１は球状や筒状であってもよいし、ある形状
に加工された成形体であってもよい。このような配置で
無電解めっきを行うと、めっき反応は、絶縁層１の第１
の導体３上に形成される金属が第２の導体４に接触した
時点で停止するため、絶縁層１に厚さｈの均一なめっき
膜を形成することができる。

【００３７】このように、本発明は無電解めっきをする
際、あらゆる形態の被めっき体に適用可能であり、めっ
き反応電位より貴な電位を印加する第２の導体の設置位
置を何らかの方法で調整することにより、めっき膜厚を
任意にコントロールできるのである。

【００３８】次に、本発明の原理について、無電解銅め
っきを例にとって説明する。無電解銅めっき反応は、次
の反応式〔化１〕で表すことができる。

【００３９】

【化１】Ｃｕ²⁺(Ｌ)＋２ＨＣＨＯ＋４ＯＨ^-→ Ｃｕ＋
２ＨＣＯＯ^-＋２Ｈ₂Ｏ＋Ｈ₂＋Ｌここで、Ｌは銅と錯体を形成する錯形成剤で、エチレン
ジアミン四酢酸(EDTA)が用いられる場合が多い。この反
応は銅やパラジウム等の金属上で選択的に進行するが、
それはそれらの金属がホルムアルデヒドの酸化反応に対
し触媒活性を示すためであると言われている。ホルムア
ルデヒドは酸化される際、電子を放出し、その電子を受
け取った銅イオンは金属銅に還元され、析出する。銅の
析出反応は、飽和カロメル電極（ＳＣＥ）を基準とし
て、室温で約−０.８Ｖより卑な電位（マイナスの電
位）で進行する。従って、ホルムアルデヒドの酸化反応
と、銅イオンの還元析出反応が同時に進行する無電解銅
めっき反応では、被めっき体の表面電位は、室温では−
０.８Ｖ（ｖｓ.ＳＣＥ）より卑な電位になっている。実
際にめっきを行う場合には、めっきの析出速度を確保す
るため、めっき液を温め、約６０〜８０℃程度で使用す
る場合が多く、その場合には電位は異なるが、原理的に
は同じである。約７０℃でめっきする場合には、被めっ
き体の電位は約−０.７５Ｖ（ｖｓ.ＳＣＥ）と実測され
る。

【００４０】無電解めっき反応で銅イオンが還元され析
出するためには、上述のように室温では−０.８Ｖ（ｖ
ｓ.ＳＣＥ)(７０℃では−０.７５Ｖ（ｖｓ.ＳＣＥ））
より卑な電位であることが必要であるが、何らかの方法
で被めっき体の電位を銅イオンが還元される電位よりも
貴な電位、すなわち−０.８Ｖ（ｖｓ.ＳＣＥ)(７０℃で
は−０.７５Ｖ（ｖｓ.ＳＣＥ))よりもプラス側にすれ
ば、めっき反応は停止することになる。任意のめっき膜
厚になった時点で、外部より電位を印加し、上述のよう
に金属イオンの還元電位より貴な電位を被めっき面に印
加することで、めっき反応を停止させることができるの
である。

【００４１】めっき反応の停止に必要な電位はめっきの
系により異なると考えられるが、その範囲は、一般にめ
っき反応が進行している被めっき体の電位に対し＋０.
１〜＋１.５ボルトで良い。＋０.１ボルトより小さい
電位では、その効果が十分に現れず、めっき反応が停止
しない場合がある。また、＋１.５ボルトより大きな電
位では、電位を印加している第２の導体層が酸化されて
しまうため好ましくない。第２の導体層の材質にもよる
が、酸化された際、不導体層を形成したり、あるいはめ
っき液中に酸化溶解してしまう場合がある。発明者らの
検討によると、めっき反応電位に対して＋０.１〜＋１.
５ボルトの範囲の電位を印加することでめっき反応を停
止させることができるが、印加電位を＋０.４〜＋０.７
ボルトの範囲とすることで最も良好な結果が得られてい
る。

【００４２】基板に絶縁層を形成し、ビアホールを介し
配線を逐次形成していくビルドアップ法で形成した配線
板では、通常、ビアホール内を金属で充填しないため、
導体形成後もビアホールに穴がある。これは配線の高密
度化に不利である。これはめっき法でも、スパッタ等の
ドライメタライズ法でも同様である。そこで、無電解め
っき法によりビアホール内部を完全に充填する方法が高
密度化に有利であると考えられるが、めっき膜厚制御が
困難であるため、続いて研磨工程が必要となる。研磨工
程を経て、ビアホール表面と絶縁層表面を覆うように形
成した導体層では、外観からビアホールの位置が認識で
きないため、配線パターンの位置合わせが不可能とな
る。

【００４３】本発明では、ビアホール表面と絶縁層表面
を覆うように形成した導体層表面からビアホールの位置
が認識可能で、かつ下層ビアホールの直上に上層のビア
ホールが形成可能な配線板を見出した。その配線板の形
態を断面図で図４及び図５に示す。

【００４４】図４に示した配線板は、表面に第１の導体
２２を有する絶縁基板２１上の絶縁層２３にビアホール
を形成し、絶縁層２３上の第２の導体２４にめっき反応
電位よりも貴な電位を印加しながらビアホール底部の第
１の導体２２を起点に無電解めっき反応を進行させるこ
とでビアホール内部をめっき金属により充填し、第３の
導体２５を形成し、その上に第４の導体層２６を形成し
たものである。第２の導体層２４と第４の導体層２６
は、同じ金属であっても、異なる金属であってもよい。

【００４５】図４の構造の配線板の場合、上面から配線
板を観察すると、絶縁層２３の上面に形成した第４の導
体２６表面にわずかな凹凸があることが分かる。この凹
みの部分はめっき金属で充填された第３の導体２５のビ
アホール部に相当し、導体層のパターニング用のマスク
と位置合わせをすることができる。この凹凸は、第２の
導体２４が非常に薄い場合、あるいは第４の導体２６が
厚い場合には小さくなり認識し難くなる。しかし、その
場合でも、ビアホール内部を充填した第３の導体２５の
表面を研磨していないため、第４の導体２６を形成後、
ビアホール部とそれ以外とでは表面の粗さが異なってい
る。従って、配線板上面からの観察で、ビアホール部を
認識可能である。

【００４６】図５に示した配線板は、図４に示した配線
板と同様にしてビアホール内部をめっき金属で充填し第
３の導体２５を形成したのち、絶縁層２３上の導体２４
（図４参照）をエッチング等により一旦除去し、そのの
ち導体層２７を全面に形成したものである。図５に示し
た構造の配線板の場合にも、その表面粗さからビアホー
ル部を認識することができる。

【００４７】上述したように、本発明を適用することが
可能な被めっき体及びその構造は多岐に渡るが、ここで
は多層配線基板に設けられた微小穴内への金属充填に本
発明を適用した場合について説明する。基板に絶縁層を
形成し、微小穴を介し配線を逐次形成していくビルドア
ップ基板では、配線の高密度化のため微小穴による層間
接続技術の確立が必要不可欠である。特に、必要な層間
のみ接続する片側閉塞タイプの非貫通穴（ビアホール）
による層間接続が重要である。ビアホールの形成方法と
しては、エキシマレーザや炭酸ガスレーザ等のレーザ加
工による方法、絶縁層に感光性樹脂を使用し写真法で形
成する方法、エッチング性プラズマを用いるドライエッ
チング法等がある。配線板の高密度配線を達成するため
には、配線幅の微小化はもちろんであるが、層間接続の
ために必要とされるパッド面積を小さくすることもまた
重要である。パッド面積の微小化にはビアホール内部を
金属充填する方法が有効であるが、前述したように、ド
ライメタライズ法，ウエットメタライズ法いずれも現状
技術では困難である。

【００４８】ビルドアップ基板で、無電解めっきによる
ビアホール内部への金属充填に、本発明を適用する場合
の例を以下に記す。

【００４９】図６に示したプロセスフローに従い説明す
る。基板５は、図６（ａ）に示すように、表面に第１の
導体３を有する。その基板５の表面に、図６（ｂ）に示
すように絶縁層１を形成する。次いで、図６（ｃ）に示
すように、絶縁層１の表面に第２の導体４を形成する。
第２の導体４の形成は、スパッタや蒸着等のドライメタ
ライズ法によっても、あるいは無電解めっきや電気めっ
きのウエットメタライズ法によってもよい。フォイル状
の金属膜を熱圧着や接着材を介して接着しても良い。あ
るいは図７に示すように、予め表面に金属膜１４を有す
るフィルム状の絶縁層（Ｂで示す）を、表面に第１の導
体３が形成された基板５（Ａで示す）上に積層してもよ
い。

【００５０】次いで、図６（ｄ）に示すように、第２の
導体４上に感光性のレジスト６を形成し、写真法により
パターンを形成する。このパターンは絶縁層１にビアホ
ールを形成したい部分のみ第２の導体４がエッチングで
きるよう形成する。その後、図６（ｅ）に示すように、
エッチングを施して、第２の導体４をパターニングし、
必要ならばレジストを剥離する。次に、図６（ｆ）に示
すように、レーザ又はプラズマにより第２の導体４をマ
スクとして絶縁層１にビアホール２を形成する。ビアホ
ール２が第１の導体３表面に達したところでビアホール
加工を終了する。

【００５１】次いで、洗浄後、図８に示すように、基板
Ｃをめっき槽１１中の無電解めっき液１２中に浸漬し、
ビアホール２底部の第１の導体３表面を起点として無電
解めっきを行う。この無電解めっき工程で、基板表面の
第２の導体４に外部電源（ポテンシオスタット）９によ
り無電解めっき反応の反応電位より貴な電位を印加す
る。具体的には、例えば無電解銅めっきでは、めっき温
度７０℃での無電解銅めっき反応の反応電位は約−７５
０〜−８００ｍＶ（ｖｓ．ＳＣＥ）なので、第２の導体
４が−３００ｍＶ（ｖｓ．ＳＣＥ）程度になるように外
部電源９により結線８を介して電位を印加する。

【００５２】この例は、参照電極１０のＳＣＥ（飽和カ
ロメル電極）に対し電位を印加する場合であるが、もち
ろん参照電極１０はＳＣＥに限らない。また、参照電極
を用いず、無電解銅めっき反応の進行している別の基板
に対し、第２の導体４の電位を外部電源により例えば約
５００ｍＶ程度貴側に印加してもよい。この場合、電位
を印加する基準になる別の基板の表面積は第２の導体４
の表面積に比べ十分に大きいことが望ましい。

【００５３】無電解めっきはビアホール２の底部より上
に向かって成長し、やがてビアホールを完全に充填す
る。ビアホールを充填しためっき金属が第２の導体４に
達したとき、第２の導体４には外部電源９によりめっき
反応電位よりも貴な電位が印加されているため、無電解
めっき反応は停止する。

【００５４】このように、ビアホール２の内部を無電解
めっきにより充填する際、第２の導体４に無電解めっき
反応の反応電位よりも貴な電位を印加しながら行うこと
により、すべてのビアホール２で、めっき面が第２の導
体４に到達した時めっき反応を停止させることができ、
従来非常に困難であっためっき膜厚のコントロールを再
現性良く行うことができる。

【００５５】無電解めっきによるビアホール充填後、ビ
アホール充填金属からなる第３の導体２５と第２の導体
４の電気的な接続の信頼性を向上させるため、図９に示
すように、更に第４の導体７を形成する。第４の導体７
は無電解めっき，電気めっき，ドライメタライズ等、い
ずれの方法で形成してもよい。また、第２の導体４をエ
ッチング等により一旦除去し、そののち第４の導体７を
全面に形成しても良い。

【００５６】第１の導体３，第２の導体４，第４の導体
７，ビアホール充填金属は同一の金属であっても、同一
でなくても良い。また、それぞれの導体は単一金属で
も、多種金属の多層構造導体や、合金でも良い。

【００５７】第１の導体３としては銅，ニッケル，銀，
金，白金，亜鉛，パラジウム，ロジウム，タングステ
ン，クロム，チタン，コバルトが好ましく、電気抵抗の
小さな銅，銀，金が特に好ましい。また、第１の導体３
と下地基板や絶縁層等の各界面の接着性等を考慮し、多
層構造や、合金にしても良い。本発明で第１の導体３は
ビアホールを充填するための無電解めっき反応の起点と
なるので、当該無電解めっき反応に対する活性を示す金
属が表面に存在するか、あるいはエッチング等何らかの
処理により表面に露出あるいは析出させることができる
ことが必要である。逆に、それ以外の制約はない。

【００５８】第２の導体４としては銅，ニッケル，銀，
金，白金，パラジウム，ロジウム，タングステン，クロ
ム，チタン，アルミニウム，コバルト，鉄でよいが、や
はり電気抵抗の小さな銅，銀，金が特に好ましい。ま
た、絶縁層や第１の導体３との接着性を考慮し、多層構
造や、合金にしても良い。

【００５９】第４の導体７としては銅，ニッケル，銀，
金，白金，パラジウム，ロジウム，タングステン，クロ
ム，チタン，コバルトが好ましく、電気抵抗の小さな
銅，銀，金が特に好ましい。また、第２の導体４や絶縁
層等との界面の接着性等を考慮し、多層構造や、合金に
しても良い。

【００６０】ビアホール充填金属としての第３の導体２
５としては、無電解めっき可能な金属ならば何れでも良
く、例えば銅，ニッケル，銀，金，パラジウム，はん
だ，コバルトが使用可能である。ニッケルの場合は還元
剤の種類により、リンあるいはほう素との合金になる。

【００６１】〔実施例Ｂ〕以下、本発明の実施例につい
て述べる。ただし、ここで述べる絶縁材料の形状，材質
や導体金属の種類等はあくまでも本発明を説明するため
の一例にすぎず、これによって本発明を限定するもので
はない。

【００６２】以下の基板及び処理液を用意した。

【００６３】（１）基板Ａガラスエポキシ基材上の片面に厚さ１８μｍの銅箔を有
する銅張り積層板。

【００６４】（２）基板Ｂガラスエポキシ基材上に厚さ１８μｍの銅箔を有する銅
張り積層板表面に、エッチングレジストを形成し、エッ
チングにより銅パターンを形成した。その後、基板を酸
化処理液中に浸漬し、化学的酸化処理により銅表面を粗
化した基板。

【００６５】（３）基板Ｃセラミックグリーンシート表面に、タングステンペース
トを所定のパターンにスクリーン印刷して１５層積層
し、同時焼成したセラミック配線基板。

【００６６】（４）基板Ｄセラミックグリーンシート表面に、銅ペーストを所定の
パターンにスクリーン印刷して１５層積層し、同時焼成
したセラミック配線基板。

【００６７】（５）基板Ｅポリイミド表面に、スパッタリングによりクロムを厚さ
０.０５μｍ、次いで銅を厚さ５.０μｍ、更にクロム
を厚さ０.０５μｍ形成後、表面にエッチングレジスト
を形成し、エッチングによりクロム／銅／クロムの３層
導体パターンを形成した基板。

【００６８】（６）基板Ｆポリイミド表面に、スパッタリングによりチタンを厚さ
０.０５μｍ、次いで銅を厚さ５.０μｍ、更にチタン
を厚さ０.０５μｍ形成後、表面にエッチングレジスト
を形成し、エッチングによりチタン／銅／チタンの３層
導体パターンを形成した基板。

【００６９】（７）基板Ｇ表面に、パターニングされた銅を有するガラス基板。

【００７０】（８）基板Ｈ表面に、パターニングされたニッケルを有するガラス基
板。

【００７１】（９）基板Ｉ表面に、パターニングされた銅／ニッケル／金の３層導
体パターンを有するガラスエポキシ基板。

【００７２】（１０）基板Ｊ表面に銀ペーストをスクリーン印刷し加熱硬化した、パ
ターニングされた銀を有するガラスエポキシ基板。

【００７３】（１１）基板Ｋ表面にパターニングされたアルミニウム電極を有し、該
電極表面を亜鉛処理（ジンケート処理）したシリコンウ
エハ。

【００７４】（１２）基板Ｌ表面にパターニングされたタングステンを有するシリコ
ンウエハ。

【００７５】（１３）基板Ｍ表面にパターニングされたチタンを有するシリコンウエ
ハ。

【００７６】（１４）酸化処理液亜塩素酸ナトリウム１.０mol／ｌリン酸ナトリウム０.１mol／ｌ水酸化ナトリウム０.４mol／ｌ液温７０℃ （１５）無電解Ｎｉ−Ｐめっき液硫酸ニッケル０.０８mol／ｌ乳酸０.３mol／ｌプロピオン酸０.０３mol／ｌ次亜リン酸ナトリウム０.２mol／ｌｐＨ５.０液温９０℃ （１６）無電解銅めっき液硫酸銅０.０４mol／ｌエチレンジアミン四酢酸二ナトリウム０.１mol／ｌホルムアルデヒド０.０３mol／ｌ水酸化ナトリウム０.１mol／ｌ２，２′−ビピリジル０.０００２mol／ｌポリエチレングリコール（平均分子量６００）０.０３mol／ｌｐＨ１２.８液温７０℃ （１７）無電解コバルトめっき液硫酸コバルト０.０５mol／ｌエチレンジアミン０.４mol／ｌロッセル塩０.０５mol／ｌ水酸化ナトリウム０.７mol／ｌ水素化ほう素ナトリウム０.７mol／ｌ塩化鉛３０ppm 液温６０℃ 〔実施例１〕１００mm角の大きさの基板Ａを、３５℃，
２００ｇ／ｌの過硫酸アンモニウム水溶液中に２分間浸
漬し、銅のソフトエッチング処理を施し、銅の清浄面を
露出させた。銅の表面から３０μｍ離れた位置に、マイ
クロメータを用いて、エナメル線先端部を固定した。そ
の際、このエナメル線先端部の被覆は予め除去しておい
た。

【００７７】次いで、水洗後基板を無電解銅めっき液中
に浸漬し、銅表面に無電解銅めっきを施した。その時、
エナメル線にはポテンシオスタットを用いて−３５０ｍ
Ｖ（ｖｓ．ＳＣＥ）の電位を印加しながらめっきを行っ
た。尚、この電位は７０℃での値であり、無電解銅めっ
きの反応電位は−７８０ｍＶ（ｖｓ．ＳＣＥ）と実測さ
れたため、エナメル線に印加された電位はめっき反応電
位に比べ＋０.４３ボルトである。

【００７８】無電解銅めっきのめっき速度は約３μｍ／
ｈであるので、基板表面の銅より成長しためっき膜がエ
ナメル線先端に接触するまでには約１０時間を要する。
そこで、無電解銅めっきを１５時間行った。その結果、
めっき反応はエナメル線に接触した時点で停止してお
り、めっき膜厚は基板銅表面とエナメル線の間隔とほぼ
同値の約３０μｍであった。めっきが連続的に進行する
と仮定すると、１５時間のめっきではめっき膜厚は４５
μｍになるはずであり、基板とエナメル線間の３０μｍ
を大きく上回るはずであったが、めっき反応はめっき面
がエナメル線に接触した時点で停止しており、めっき膜
厚は基板とエナメル線間との距離に等しい３０μｍであ
った。

【００７９】以上のように、無電解めっきを行う際、電
位を印加する第２の導体と基板との距離を調整すること
で、めっき膜厚を任意にコントロールすることができる
ことが明らかとなった。

【００８０】〔実施例２〕１００mm角の大きさの基板Ｂ
の表面に、エポキシを主成分とする厚さ７５μｍの熱硬
化性接着フィルムを挟み、厚み２５μｍのポリイミドフ
ィルム（片面銅箔付き、日立化成工業社製：ＭＣＦ−５
０００Ｉ）を加熱圧着した。銅箔の厚みは１８μｍで、
接着フィルムとは反対側にくるようにした。接着後、銅
箔表面に感光性を有するエッチングレジスト（東京応化
製：ＯＦＰＲ−８００）を形成し、所定の露光，現像工
程によりビアホールを形成したい部分のレジストを除去
した。次いで、銅箔をエッチングによりパターニング
し、その後、所定の剥離液を用いてエッチングレジスト
を剥離した。

【００８１】次に、ビアホールを加工した。ビアホール
加工にはエキシマレーザを用いた。幅２０mmのレーザ光
を、基板表面より照射した。基板表面の銅箔がマスクに
なり、銅箔のパターニングされた部分のみが加工され
る、いわゆるコンフォーマルマスク法でビアホールを形
成した。この時形成したビアホールは、大きさφ１００
μｍ，２mmピッチで合計２５００穴である。

【００８２】ビアホール形成後、基板を無電解銅めっき
液中に浸漬し、ガラスエポキシ基板表面の銅パターンを
起点に無電解銅めっきを行った。この時、ポテンシオス
タット用いて、基板表面にあり、ビアホール形成時には
マスクとして使用した銅箔に−３８０ｍＶ（ｖｓ．ＳＣ
Ｅ）の電位を印加した。尚、この電位は７０℃での値で
あり、無電解銅めっきの反応電位は−７８０ｍＶ（ｖ
ｓ．ＳＣＥ）と実測されたため、表面の銅箔に印加され
た電位はめっき反応電位に比べ＋０.４ボルトである。

【００８３】熱硬化性接着フィルムとポリイミドフィル
ムの厚みの合計は、約１００μｍである。また、無電解
銅めっきのめっき速度は約３μｍ／ｈであるので、ガラ
スエポキシ基材表面の銅パターンを起点に成長した銅め
っきは、約３３時間後に表面の銅箔に達する。そこで、
無電解銅めっきを４０時間行った。その結果、2500穴の
ビアホールは全て基板表面の銅箔に触れた時点でめっき
反応が停止しており、めっき膜厚のばらつきは２５００
穴で±１μｍ以下であった。

【００８４】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることがわか
り、本発明のめっき方法が、本発明の目的であるところ
の、各穴毎のめっき厚みを再現性良く均一に制御できる
無電解めっき方法を提供するという目的を十分に達成で
きることが解った。

【００８５】次に、同様な実験を、表面の銅箔に印加す
る電圧をめっき電位に対し０.１ボルト，０.４ボル
ト，０.７ボルト，１.２ボルト，１.５ボルトと変化さ
せて検討した。０.１ボルトでは印加する電圧が小さい
ため、若干銅が析出した。そのため、めっき液投入以前
１８μｍの厚みだった表面の銅箔は、４０時間のめっき
終了時には約３４μｍになっていた。また、ビアホール
を充填した銅はポリイミド面よりも平均で約２.８μｍ
突き出ていた。すなわち、めっき電位に対し０.１ボル
トの電圧を印加した場合には、めっき反応は完全には停
止せず、約０.４μｍ／ｈの速度でめっき反応が進行し
ていたと考えられる。本実施例では、３３時間でビアホ
ールが充填される条件にもかかわらず、４０時間ものめ
っきを施したため、ビアホールを充填した銅はポリイミ
ド面よりも平均で約２.８μｍ突き出たが、０.１ボル
トを印加した場合のめっき速度は０.４μｍ／ｈと本来
のめっき速度３μｍ／ｈに比べ十分遅いため、めっき時
間を約３５時間程度で最適化することによりこの問題は
回避できる。

【００８６】印加する電圧がめっき電位に対し０.４ボ
ルト，０.７ボルトの条件では、４０時間のめっき後、
ビアホールは全て基板表面の銅箔に触れた時点でめっき
反応が停止しており、めっき膜厚のばらつきは２５００
穴で±１μｍ以下であった。

【００８７】印加電圧をめっき電位に対して１.２ボル
ト，１.５ボルトとした条件では、電圧を印加した銅箔
が酸化した。特に１.５ボルト印加した場合には銅箔が
溶解し、一部ポリイミドが露出した。しかし、銅箔の残
っている部分のビアホールでは全て基板表面の銅箔に触
れた時点でめっき反応は停止していた。従って、この場
合でも、原理的には本発明の効果を発現させることは可
能であることが分かった。銅の酸化電位や溶解電位ある
いは溶解速度はめっき液のｐＨや温度により異なるの
で、本実施例と異なるｐＨや液温条件、あるいは第２の
導体が銅以外の場合には１.５ボルトの条件でもなんら
問題のない条件が見いだせるはずである。

【００８８】以上の結果より、第２の導体に印加する電
圧は、めっきする金属や第２導体金属の種類・組み合わ
せにより異なると考えられるが、０.１〜１.５ボルトと
することで本発明の効果を発現させることができ、特に
０.４〜０.７ボルト程度とするのが好ましいことがわか
った。

【００８９】〔実施例３〕１００mm角の大きさの基板Ｂ
表面に、エポキシを主成分とする厚さ７５μｍの熱硬化
性接着フィルムを挟み、片面に厚み１２μｍの銅箔を有
する厚み２５μｍのポリイミドフィルムを銅箔が下側に
来るように接着した。すなわち、基板の構造は下側より
順に、ガラスエポキシ基材，エポキシ基材の銅箔，接着
材，ポリイミド表面の銅箔，ポリイミドである。

【００９０】次に、ビアホールを加工した。加工には短
パルス炭酸ガスレーザを用い、先ずポリイミド表面の銅
箔まで、直接加工した。その後、露出した銅箔を化学エ
ッチングし、再び同様のレーザを用いて、ガラスエポキ
シ基材表面の銅に達するまで加工した。その時、同時に
基板の１隅（５mm角程度）にもレーザを照射し、ポリイ
ミド表面の銅箔を露出させた。この時形成したビアホー
ルは、大きさφ１００μｍ，２mmピッチで合計２５００
穴である。

【００９１】ビアホール形成後、基板を無電解銅めっき
液中に浸漬し、ガラスエポキシ基板表面の銅パターンを
起点に無電解銅めっきを行った。この時、ポテンシオス
タット用いて、基板の一隅で露出させたポリイミド表面
の銅箔に端子を接触させ電位を印加した。その時の電位
は−３５０ｍＶ（ｖｓ．ＳＣＥ）であった。尚、この電
位は７０℃での値であり、無電解銅めっきの反応電位は
−７８０ｍＶ（ｖｓ．ＳＣＥ)と実測されたために印加
された電位はめっき反応電位に比べ＋０.４３ボルトで
ある。

【００９２】熱硬化性接着フィルムの厚みは、７５μｍ
である。また、無電解銅めっきのめっき速度は約３μｍ
／ｈであるので、ガラスエポキシ基材表面の銅パターン
を起点に成長した銅めっきは、約２５時間後にポリイミ
ド表面の銅箔に達する。また、ガラスエポキシ基板上に
形成した熱硬化性接着フィルム、銅箔付ポリイミドフィ
ルムの合計厚みは１１２μｍであるので、めっき反応が
連続的に進行すると仮定すると、約３７.３時間後にめ
っき銅は最上面のポリイミドフィルム上面に達する。そ
こで、無電解銅めっきを４０時間行った。その結果、２
５００穴のビアホールは全てポリイミド表面の銅箔に触
れた時点でめっき反応が停止していた。すなわち、ガラ
スエポキシ基材表面の銅パターンより、熱硬化性接着フ
ィルムの厚み分の約７５μｍのみめっきされており、そ
れらのめっき膜厚のばらつきは２５００穴で±１μｍ以
下であった。

【００９３】このように、表面ではなくビアホールの途
中にある銅箔に電圧を印加しながら無電解めっきを行う
ことで、多数のビアホール内のめっきの膜厚を均一にコ
ントロール可能であることが分かった。

【００９４】〔実施例４〕実施例２と同様の基板を用
い、同様な方法でビアホール形成まで行った。ビアホー
ル形成後、基板を無電解銅めっき液中に浸漬し、ガラス
エポキシ基板表面の銅パターンを起点に無電解銅めっき
を行った。この時、予めめっき浴中には表面積２０００
cm²の銅板を投入し銅板上に無電解銅めっきを行ってい
た。基板をめっき液に浸漬後、ポテンシオスタット用い
て、基板表面にあり、ビアホール形成時にはマスクとし
て使用した銅箔に、予め投入してあった２０００cm²の
銅板に対し＋５００ｍＶの電圧を印加した。

【００９５】熱硬化性接着フィルムとポリイミドフィル
ムの厚みの合計は、約１００μｍである。また、無電解
銅めっきのめっき速度は約３μｍ／ｈであるので、ガラ
スエポキシ基材表面の銅パターンを起点に成長した銅め
っきは、約３３時間後に表面の銅箔に達する。そこで、
無電解銅めっきを４０時間行った。その結果、2500穴の
ビアホールは全て基板表面の銅箔に触れた時点でめっき
反応が停止しており、めっき膜厚のばらつきは２５００
穴で±１μｍ以下であった。

【００９６】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【００９７】〔実施例５〕基板Ｂの代わりに基板Ｃを用
いた以外は全て実施例２と同様な方法で、内部をめっき
金属で充填したビアホールを有する基板を作製した。そ
の結果、２５００穴のビアホールは全て基板表面の銅箔
に触れた時点でめっき反応が停止しており、めっき膜厚
のばらつきは２５００穴で±１μｍ以下であった。

【００９８】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【００９９】〔実施例６〕基板Ｂの代わりに基板Ｄを用
いた以外は全て実施例２と同様な方法で実施した。その
結果、２５００穴のビアホールは全て基板表面の銅箔に
触れた時点でめっき反応が停止しており、めっき膜厚の
ばらつきは２５００穴で±１μｍ以下であった。

【０１００】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【０１０１】〔実施例７〕基板Ｂの代わりに基板Ｅを用
い、実施例２と同様な方法でビアホールを形成した。そ
の後、ビアホール底部の３層導体の最上面にあるクロム
層を、１８％塩酸水溶液により除去し、銅を露出させ無
電解銅めっき液中に浸漬した。その後は実施例２と同様
に、表面銅箔に電圧を印加しながらめっきを行った。

【０１０２】その結果、２５００穴のビアホールは全て
基板表面の銅箔に触れた時点でめっき反応が停止してお
り、めっき膜厚のばらつきは２５００穴で±１μｍ以下
であった。

【０１０３】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【０１０４】〔実施例８〕基板Ｂの代わりに基板Ｆを用
い、実施例２と同様な方法でビアホールを形成した。そ
の後、ビアホール底部の３層導体の最上面にあるチタン
層を、１８％塩酸水溶液により除去し、銅を露出させ無
電解銅めっき液中に浸漬した。その後は実施例２と同様
に、表面銅箔に電圧を印加しながらめっきを行った。

【０１０５】その結果、２５００穴のビアホールは全て
基板表面の銅箔に触れた時点でめっき反応が停止してお
り、めっき膜厚のばらつきは２５００穴で±１μｍ以下
であった。

【０１０６】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【０１０７】〔実施例９〕基板Ｂの代わりに基板Ｇを用
いた以外は全て実施例２と同様な方法でビアホールの内
部をめっき金属で充填した。その結果、２５００穴のビ
アホールは全て基板表面の銅箔に触れた時点でめっき反
応が停止しており、めっき膜厚のばらつきは２５００穴
で±１μｍ以下であった。

【０１０８】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【０１０９】〔実施例１０〕基板Ｂの代わりに基板Ｉを
用いた以外は全て実施例２と同様な方法でビアホールの
内部をめっき金属で充填した。その結果、２５００穴の
ビアホールは全て基板表面の銅箔に触れた時点でめっき
反応が停止しており、めっき膜厚のばらつきは２５００
穴で±１μｍ以下であった。

【０１１０】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【０１１１】〔実施例１１〕基板Ｂの代わりに基板Ｊを
用いた以外は全て実施例２と同様な方法でビアホールの
内部をめっき金属で充填した。その結果、２５００穴の
ビアホールは全て基板表面の銅箔に触れた時点でめっき
反応が停止しており、めっき膜厚のばらつきは２５００
穴で±１μｍ以下であった。

【０１１２】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【０１１３】〔実施例１２〕φ５インチの基板Ｋの表面
にポリイミドワニスをスピンコートし、窒素雰囲気下で
４００℃１時間加熱キュアした後、ポリイミド表面にチ
タンを０.０５μｍ、次いで銅を３μｍスパッタリング
により形成した。尚、この時のポリイミド層の厚みは５
μｍであった。形成した銅箔上に実施例２と同様なエッ
チングレジストを形成し、露光・現像によりビアホール
部のみレジストを除去した。その後、銅，チタンをエッ
チングによりパターニングし、ビアホール形成部のみ
銅，チタンを除去した。次いで、ドライエッチングによ
りポリイミドにビアホールを形成した。ドライエッチン
グは、平行平板型のドライエッチャー（アネルバ製：DE
A−５０６）を用い、出力８００Ｗ，酸素圧力３Ｐａで
行った。その時形成したビアホールの数は５０００穴で
あり、その大きさはφ１０μｍであった。

【０１１４】その後、実施例２又は３と同様な方法でポ
リイミド表面の銅に電圧を印加しながら無電解銅めっき
を行った。めっき時間は２時間とした。その結果、５０
００穴のビアホールは全て基板表面の銅箔に触れた時点
でめっき反応が停止しており、めっき膜厚のばらつきは
５０００穴で±０.２μｍ以下であった。

【０１１５】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【０１１６】〔実施例１３〕基板Ｋの代わりに基板Ｌを
用いた以外は全て実施例１２と同様な方法でビアホール
の内部にめっき金属を充填した。その結果、５０００穴
のビアホールは全て基板表面の銅箔に触れた時点でめっ
き反応が停止しており、めっき膜厚のばらつきは５００
０穴で±０.２μｍ以下であった。

【０１１７】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【０１１８】〔実施例１４〕基板Ｋの代わりに基板Ｍを
用いた以外は全て実施例１２と同様な方法でビアホール
の内部にめっき金属を充填した。その結果、５０００穴
のビアホールは全て基板表面の銅箔に触れた時点でめっ
き反応が停止しており、めっき膜厚のばらつきは５００
０穴で±０.２μｍ以下であった。

【０１１９】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【０１２０】〔実施例１５〕基板Ｌを用い、絶縁層とし
て熱酸化膜を用いた。熱酸化膜表面にチタンを0.1μ
ｍ、次いで銅を３μｍスパッタリングにより形成した。
尚、この時の熱酸化膜の厚みは１μｍであった。形成し
た銅箔上に実施例２と同様なエッチングレジストを形成
し、露光・現像によりビアホール部のみレジストを除去
した。その後、銅，チタンをエッチングによりパターニ
ングし、ビアホール形成部のみ銅，チタンを除去し、ミ
リングによりビアホールを５０００穴形成した。ビアホ
ールの大きさはφ０.５μｍであった。その後、実施例
２又は３と同様な方法で熱酸化膜表面の銅に電圧を印加
しながら無電解銅めっきを行った。めっき時間は１時間
とした。その結果、５０００穴のビアホールは全て基板
表面の銅箔に触れた時点でめっき反応が停止していた。

【０１２１】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【０１２２】〔実施例１６〕基板Ｂの代わりに基板Ｈを
用い、実施例１と同様な方法でビアホールを形成した。
その後、基板を無電解Ｎｉ−Ｐめっき液中に浸漬し、ガ
ラス基板表面のニッケルパターンを起点に無電解ニッケ
ルめっきを行った。

【０１２３】この時、予めめっき浴中には表面積２００
０cm²のニッケル板を投入しニッケル板上に無電解Ｎｉ
−Ｐめっきを行っていた。基板をめっき液に浸漬後、ポ
テンシオスタット用いて、基板表面にあり、ビアホール
形成時にはマスクとして使用した銅箔に、予め投入して
あった２０００cm²のニッケル板に対し＋５００ｍＶの
電圧を印加した。

【０１２４】熱硬化性接着フィルムとポリイミドフィル
ムの厚みの合計は、約１００μｍである。また、無電解
Ｎｉ−Ｐめっきのめっき速度は約１５μｍ／ｈであるの
で、ガラスエポキシ基材表面のニッケルパターンを起点
に成長したＮｉ−Ｐめっきは、約６.７時間後に表面の
銅箔に達する。そこで、無電解Ｎｉ−Ｐめっきを８時間
行った。その結果、２５００穴のビアホールは全て基板
表面の銅箔に触れた時点でめっき反応が停止しており、
めっき膜厚のばらつきは２５００穴で±１μｍ以下であ
った。

【０１２５】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【０１２６】〔実施例１７〕大きさ１００mm角の基板Ｂ
を、ジメチルアミンボランを１０ｇ／ｌ含むアルカリ水
溶液中に浸漬し、化学酸化処理により粗化された銅表面
を還元した。その後、基板を無電解コバルトめっき液中
に浸漬し銅表面にコバルトを０.５μｍめっきした。次
いで、実施例２と同様な方法でビアホール形成まで行
い、基板を無電解コバルトめっき液中に浸漬した。

【０１２７】この時、予めめっき浴中には表面積２００
０cm²のコバルト被覆鋼板を投入しコバルト被覆鋼板上
に無電解コバルトめっきを行っていた。基板をめっき液
に浸漬後、ポテンシオスタット用いて、基板表面にあ
り、ビアホール形成時にはマスクとして使用した銅箔
に、予め投入してあった２０００cm²のコバルト被覆鋼
板に対し＋５００ｍＶの電圧を印加した。

【０１２８】熱硬化性接着フィルムとポリイミドフィル
ムの厚みの合計は、約１００μｍである。また、無電解
コバルトめっきのめっき速度は約１５μｍ／ｈであるの
で、ガラスエポキシ基材表面のコバルトめっき銅パター
ンを起点に成長したコバルトめっきは、約６.７時間後
に表面の銅箔に達する。そこで、無電解コバルトめっき
を８時間行った。その結果、２５００穴のビアホールは
全て基板表面の銅箔に触れた時点でめっき反応が停止し
ており、めっき膜厚のばらつきは２５００穴で±１μｍ
以下であった。

【０１２９】このように、ビアホール加工時マスクとし
て使用した基板表面の銅箔に電圧を印加しながら無電解
めっきを行うことで、多数のビアホールを充填するめっ
きの膜厚を均一にコントロール可能であることが分かっ
た。

【０１３０】〔実施例１８〕基板Ｂ上に、熱硬化性接着
フィルムを用いて接着するポリイミドフィルムとして、
表面に銅箔ではなく、ステンレス合金箔を有するものを
用いた。ステンレス合金の厚みは１２μｍであった。実
施例２と同様、熱硬化性接着フィルムを用いて基板Ｂ上
に接着後、ステンレス合金箔表面に感光性を有するエッ
チングレジスト（東京応化製：ＯＦＰＲ−８００）を形
成し、所定の露光，現像工程によりビアホールを形成し
たい部分のレジストを除去する。次いで、ステンレス合
金箔をエッチングによりパターニングし、その後、所定
の剥離液を用いてエッチングレジストを剥離した。

【０１３１】次に、ビアホールを加工した。ビアホール
加工にはエキシマレーザを用いた。幅２０mmのレーザ光
を、基板表面より照射した。基板表面のステンレス合金
箔がマスクになり、ステンレス合金箔のパターニングさ
れた部分のみが加工される、いわゆるコンフォーマルマ
スク法でビアホールを形成した。この時形成したビアホ
ールは、大きさφ１００μｍ，２mmピッチで合計２５０
０穴である。

【０１３２】ビアホール形成後、基板を無電解銅めっき
液中に浸漬し、ガラスエポキシ基板表面の銅パターンを
起点に無電解銅めっきを行った。

【０１３３】この時、予めめっき浴中には表面積２００
０cm²の銅板を投入し銅板上に無電解銅めっきを行って
いた。基板をめっき液に浸漬後、ポテンシオスタット用
いて、基板表面にあり、ビアホール形成時にはマスクと
して使用したステンレス合金箔に、予め投入してあった
２０００cm²の銅板に対し＋５００ｍＶの電圧を印加し
た。

【０１３４】熱硬化性接着フィルムとポリイミドフィル
ムの厚みの合計は、約１００μｍである。また、無電解
銅めっきのめっき速度は約３μｍ／ｈであるので、ガラ
スエポキシ基材表面の銅パターンを起点に成長した銅め
っきは、約３３時間後に表面の銅箔に達する。そこで、
無電解銅めっきを４０時間行った。その結果、2500穴の
ビアホールは全て基板表面のステンレス合金箔に触れた
時点でめっき反応が停止しており、めっき膜厚のばらつ
きは２５００穴で±１μｍ以下であった。

【０１３５】このように、ビアホール加工時マスクとし
て使用した基板表面のステンレス合金箔に電圧を印加し
ながら無電解めっきを行うことで、多数のビアホールを
充填するめっきの膜厚を均一にコントロール可能である
ことが分かった。

【０１３６】〔実施例１９〕基板Ｂ上に、熱硬化性接着
フィルムを用いて接着するポリイミドフィルムとして、
表面に金属箔を有しないものを用いた。熱硬化性接着フ
ィルムを用いて基板Ｂ上に接着後、ポリイミド表面にタ
ングステンを１μｍスパッタリングにより形成した。そ
の後、タングステン表面に感光性を有するエッチングレ
ジスト（東京応化製：ＯＦＰＲ−８００）を形成し、所
定の露光，現像工程によりビアホールを形成したい部分
のレジストを除去した。次いで、タングステンをエッチ
ングによりパターニングし、その後、所定の剥離液を用
いてエッチングレジストを剥離した。

【０１３７】次に、ビアホールを加工した。ビアホール
加工にはエキシマレーザを用いた。幅２０mmのレーザ光
を、基板表面より照射した。基板表面のタングステンが
マスクになり、タングステンのパターニングされた部分
のみが加工される、いわゆるコンフォーマルマスク法で
ビアホールを形成した。この時形成したビアホールは、
大きさφ１００μｍ，２mmピッチで合計２５００穴であ
る。

【０１３８】ビアホール形成後、基板を無電解銅めっき
液中に浸漬し、ガラスエポキシ基板表面の銅パターンを
起点に無電解銅めっきを行った。

【０１３９】この時、予めめっき浴中には表面積２００
０cm²の銅板を投入し銅板上に無電解銅めっきを行って
いた。基板をめっき液に浸漬後、ポテンシオスタット用
いて、基板表面にあり、ビアホール形成時にはマスクと
して使用したタングステンに、予め投入してあった２０
００cm²の銅板に対し＋５００ｍＶの電圧を印加した。

【０１４０】熱硬化性接着フィルムとポリイミドフィル
ムの厚みの合計は、約１００μｍである。また、無電解
銅めっきのめっき速度は約３μｍ／ｈであるので、ガラ
スエポキシ基材表面の銅パターンを起点に成長した銅め
っきは、約３３時間後に表面の銅箔に達する。そこで、
無電解銅めっきを４０時間行った。その結果、2500穴の
ビアホールは全て基板表面のタングステンに触れた時点
でめっき反応が停止しており、めっき膜厚のばらつきは
２５００穴で±１μｍ以下であった。

【０１４１】このように、ビアホール加工時マスクとし
て使用した基板表面のタングステンに電圧を印加しなが
ら無電解めっきを行うことで、多数のビアホールを充填
するめっきの膜厚を均一にコントロール可能であること
が分かった。

【０１４２】次に、比較のために、本発明を実施しない
場合の例を比較例として示す。

【０１４３】〔実施例２０〕実施例２で無電解銅めっき
によりビアホールを充填した基板を用いた。その基板を
１０％硫酸水溶液中に２分間浸漬し、表面を洗浄した。
基板の裏面全面をセロファンテープで保護し、その後、
無電解めっき触媒のパラジウムコロイドを含む日立化成
工業(株)製増感剤ＨＳ１０１Ｂを含む酸性水溶液に５分
間浸漬し、水洗を行った後、希塩酸を主成分とする促進
処理液で５分間処理し、水洗の後、裏面のセロファンテ
ープを剥離し、無電解銅めっきを施した。めっき時間は
１０時間で、めっきした銅の厚みは約３０μｍであっ
た。その結果、ビアホール部にはめっき後、約７μｍ程
度の凹みが残り、顕微鏡観察によりビアホール部が確認
できた。

【０１４４】本実施例より、本発明の目的であるところ
の、ビアホール内を金属充填した基板で多層化が容易に
行えるように、次層の導体層を形成後、基板表面からビ
アホール部分が確認できる配線板を提供できることがわ
かった。

【０１４５】〔実施例２１〕実施例１９で無電解銅めっ
きによりビアホールを充填した基板を用いた。無電解銅
めっきによるビアホール充填後、１７％塩酸水溶液中に
基板を浸漬し、タングステンをエッチングで除去した。
水洗後、その基板を１０％硫酸水溶液中に２分間浸漬
し、表面を洗浄した。基板の裏面全面をセロファンテー
プで保護し、その後、無電解めっき触媒のパラジウムコ
ロイドを含む日立化成工業(株)製増感剤ＨＳ１０１Ｂを
含む酸性水溶液に５分間浸漬し、水洗を行った後、希塩
酸を主成分とする促進処理液で５分間処理し、水洗の
後、裏面のセロファンテープを剥離し、無電解銅めっき
を施した。めっき時間は５時間で、めっきした銅の厚み
は約１５μｍであった。その結果、ビアホール部にめっ
きした銅表面はポリイミド上にめっきした銅表面よりも
粗いことが、顕微鏡観察により確認できた。従って、め
っき後も顕微鏡観察によりビアホール部が確認できるこ
とがわかった。

【０１４６】本実施例より、本発明の目的であるところ
の、ビアホール内を金属充填した基板で多層化が容易に
行えるように、次層の導体層を形成後、基板表面からビ
アホール部分が確認できる配線板を提供できることがわ
かった。

【０１４７】〔実施例２２〕実施例１９で無電解銅めっ
きによりビアホールを充填した基板を用いた。無電解銅
めっきによるビアホール充填後、１７％塩酸水溶液中に
基板を浸漬し、タングステンをエッチングで除去した。
水洗後、その基板を１０％硫酸水溶液中に２分間浸漬
し、表面を洗浄した。流水による洗浄後、基板を１２０
℃の真空乾燥機中で１時間乾燥させた。乾燥後、基板表
面に、スパッタリングによりクロム／銅／クロムの３層
導体を厚み０.０５／１０／０.０５μｍ形成した。

【０１４８】その結果、ビアホール部に形成された３層
導体表面はポリイミド上に形成された３層導体表面より
も粗いことが、顕微鏡観察により確認できた。従って、
スパッタリングによる導体形成後も顕微鏡観察によりビ
アホール部が確認できることがわかった。

【０１４９】本実施例より、本発明の目的であるところ
の、ビアホール内を金属充填した基板で多層化が容易に
行えるように、次層の導体層を形成後、基板表面からビ
アホール部分が確認できる配線板を提供できることがわ
かった。

【０１５０】〔比較例１〕実施例２と同様にビアホール
加工までを行った。その後、基板を無電解めっき液中に
浸漬した。この時、基板表面の銅箔には電位を印加しな
かった。ビアホール底部にあたるガラスエポキシ基板表
面の銅パターンを起点に無電解めっき反応は進行した
が、同時に基板表面の銅箔上でも無電解銅めっき反応は
進行した。その結果、ビアホールが、ビアホール底部よ
り析出してきた銅で充填される以前に閉塞されてしまっ
た。従って、めっき後においてもビアホール部には空洞
が残り、ビアホールを金属充填することはできなかっ
た。

【０１５１】〔比較例２〕実施例１９と同様にビアホー
ル加工までを行った。その後、基板表面のアルミニウム
のみを１７％塩酸を用いてエッチングにより除去した。
次いで基板を無電解めっき液中に浸漬した。ビアホール
底部にあたるガラスエポキシ基板表面の銅パターンを起
点に無電解めっき反応は進行した。

【０１５２】熱硬化性接着フィルムとポリイミドフィル
ムの厚みの合計は、約１００μｍである。また、無電解
銅めっきのめっき速度は約３μｍ／ｈであるので、ガラ
スエポキシ基材表面の銅パターンを起点に成長した銅め
っきは、約３３.３時間後にポリイミド表面に達する。
そこで、無電解銅めっきを３３.３時間行った。

【０１５３】その結果、２５００穴中、１０％以上のビ
アホールでポリイミド表面より５μｍ以上膜厚が凹んで
いた。また、２５００穴で、ポリイミド表面から見ため
っき膜厚のばらつきは±８μｍ以上であった。

【０１５４】以上の比較例によれば、めっき膜厚の制御
を再現性良く行うことは不可能であった。

【０１５５】〔実施例Ｃ〕前述の実施例Ａ及びＢに基づ
いて作製した具体的な薄膜多層基板への応用例を示す。

【０１５６】本発明のビアスタッド接続型の薄膜多層基
板の一例を図１０に示す。セラミックスまたはガラスエ
ポキシからなる基板３１上に絶縁層（例えばポリイミド
等）３２を形成し、該絶縁層３２にビアホールを形成
し、金属配線層３４間を無電解めっきの導電性金属の充
填体からなるビアスタッド３３で接続しながら絶縁層３
２を積層し、上記と同様にしてビアスタッド３３で逐次
接続した金属配線層３４を積層した薄膜多層配線基板で
ある。

【０１５７】図１１は薄膜多層基板の製法の一例を断面
模式図で示したフロー図である。金属配線層３４を有す
る基板３１上に絶縁層３２を形成する。その後、スパッ
タリング法により絶縁層３２上にクロムを厚み０.０５
μｍ形成し、次いで銅を厚み３μｍ形成することで導
体３６を形成する。銅表面にレジスト３７を形成し、露
光，現像工程により所望のパターンを形成する。銅，ク
ロムからなる導体３６をエッチングし、次いでレジスト
３７を剥離する。パターニングされた導体３６をマスク
にして、ドライエッチングによりビアホール３８を形成
する。この時のドライエッチングとしては酸素プラズマ
を用い、ガス圧が５Ｐａ以下の低圧の条件で行った。ビ
アホール３８形成後、基板をめっき槽４２中の無電解銅
めっき液４３中に浸漬し、基板表面の導体３４を起点に
無電解銅めっきを行った。この時、ポテンシオスタット
４０を用いて、導体３６に参照電極４１を基準に−３８
０ｍＶ（ｖｓ．ＳＣＥ）の電位を印加した。尚、この電
位は７０℃での値であり、無電解銅めっきの反応電位は
−７８０ｍＶ（ｖｓ．ＳＣＥ）と実測されたため、導体
３６に印加された電位はめっき反応電位に比べ＋０.４
ボルトである。また、図中３９は結線である。絶縁層３
２の膜厚以上のめっき厚みが得られるに十分な時間無電
解めっき処理を行った。その結果、全てのビアホールで
基板表面の導体３６に触れた時点でめっき反応が停止し
ており、めっき膜厚のばらつきは全ての穴で±１μｍ以
下であった。めっき処理後、その基板を１０％硫酸水溶
液中に２分間浸漬し、表面を洗浄した。その後、無電解
めっき触媒のパラジウムコロイドを含む日立化成工業
(株)製増感剤ＨＳ１０１Ｂを含む酸性水溶液に５分間浸
漬し、水洗を行った後、希塩酸を主成分とする促進処理
液で５分間処理し、水洗の後、無電解銅めっきを施し導
体４４を形成し、導体４４をエッチングにより回路とし
た。

【０１５８】以上の工程により基板３１上に１層の薄膜
配線層が形成される。図１１中(ｂ)〜（ｉ）の工程を繰
り返すことにより多層化することができる。この工程を
５回繰り返し多層構造にしたのが図１０である。

【０１５９】また、図１３は本実施例まで得た薄膜多層
配線基板５４に、ＬＳＩ４４を搭載した実装基板の模式
断面図である。セラミックス基板４５上にポリイミド／
銅からなる薄膜配線層を形成し、ビアスタッド接続した
薄膜多層配線基板５４に、はんだバンプ４６によりＬＳ
Ｉ４４を搭載，接続した。

【０１６０】図１４は本実施例によって得られる薄膜多
層配線基板を大型計算機用基板に用いた実装例を示す模
式断面図で、大型プリント配線基板５１上にピン挿入型
のモジュール基板５２を搭載した一例である。

【０１６１】モジュール基板５２は、ガラスセラミック
スと銅層との多層焼結体からなり、下面に接続ピン５３
が設けられている。このモジュール基板５２上に本発明
になる薄膜多層配線基板５４を形成して、はんだバンプ
４６によりＬＳＩ４４が接続搭載されている。

【０１６２】本実施例の実装基板によれば、配線総数も
約１／４に減らすことができ、配線密度を上げることが
できた。また、信号伝送速度を従来のものに比べて約
１.５倍速くすることができる。

【０１６３】本発明による薄膜多層配線基板は、実装の
高密度化と配線長の短縮による信号伝送の高速化を図る
ことができる。また、大型電子計算機用基板，ワークス
テーション用実装基板，ビデオカメラ等の小型電子機器
用実装基板として優れている。

【０１６４】

【発明の効果】本発明によると、ビアホールを導体金属
で充填しているにもかかわらず、その表面に次層の導体
層を形成後も表面よりビアホール部が確認できる配線板
を得ることができる。これにより、導体層をパターニン
グする際の位置合わせを容易にかつ、精度良く行うこと
ができる。また、ビアホールを金属で充填する本発明の
配線板の製造方法においては、無電解めっきによるビア
ホール充填時に、表面導体に無電解めっき電位よりも貴
な電位を印加することで、再現性良く、めっき膜厚を一
定にコントロールすることができる。

【０１６５】本発明によると、無電解めっき方法でめっ
き厚みを高精度に制御することが可能となる。

【図面の簡単な説明】

【図１】本発明を穴又は溝への金属の充填に適用する場
合の配置の一例を模式的に示した断面図。

【図２】穴又は溝充填の途中でめっき反応を停止させる
場合の配置の一例を模式的に示した断面図。

【図３】被めっき体の表面に無電解めっきによって定め
られた膜厚のめっきを行う場合の配置の一例を模式的に
示す図。

【図４】本発明による配線板の一例の断面模式図。

【図５】本発明による配線板の他の例の断面模式図。

【図６】本発明の無電解めっき方法のプロセスを示した
断面模式図。

【図７】基板上に絶縁層と導体層を形成するプロセスの
他の例を示す説明図。

【図８】無電解めっき装置の説明図。

【図９】本発明による薄膜多層配線基板の一例の断面模
式図。

【図１０】本発明のビアスタッド接続による薄膜多層基
板の模式断面図。

【図１１】本発明のビアスタッド接続型の薄膜２層配線
基板の製造工程の一例を模式断面図で示すフロー図。

【図１２】本発明の薄膜多層配線基板を用いた実装構造
体の模式断面図。

【図１３】本発明による大型電子計算機用基板の実装例
を示す模式断面図。

【符号の説明】

１…絶縁層、２，１５…ビアホール、３，２２…第１の
導体、４，２４…第２の導体、５…基板、６…エッチン
グレジスト、７，２６…第４の導体、８…結線、９…外
部電源、１０…参照電極、１１…めっき槽、１２…無電
解めっき液、１５…めっき金属、２１…絶縁基板、２
３，３２…絶縁層、２５…第３の導体、２７…導体層、
３３…ビアスタッド、３４…金属配線層、３５…接続用
スルーホール、３６…レーザマスク、４４…ＬＳＩ、４
５…セラミックス基板、４６…はんだバンプ、４７…複
合シート、４８…接着層、４９…ポリイミドシート、５
０…銅張り複合シート、５１…大型プリント配線基板、
５２…モジュール基板、５３…接続ピン、５４…薄膜多
層配線基板、５５…スルホール。

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に第１の導体が形成され、前記
絶縁基板及び前記第１の導体上に絶縁層が形成され、前
記絶縁層上に第２の導体が形成され、前記絶縁層には前
記第１の導体と前記第２の導体を電気的に接続するため
のビアホールが形成され、前記ビアホール内部が第３の
導体によって充填された構造の導体接続部を有し、前記
第２の導体表面と前記第３の導体層表面を覆う第４の導
体を有する配線板において、前記第３の導体の表面状態が前記第２の導体上と前記第
３の導体上とで異なること、あるいは前記第３の導体の
表面状態が前記第４の導体の表面状態と異なることを特
徴とする配線板。
【請求項２】絶縁基板上に第１の導体が形成され、前記
絶縁基板及び前記第１の導体上に絶縁層が形成され、前
記絶縁層上に第２の導体が形成され、前記絶縁層には前
記第１の導体と前記第２の導体を電気的に接続するため
のビアホールが形成され、前記ビアホール内部が第３の
導体によって充填された構造の導体接続部を有し、前記
第２の導体表面と前記第３の導体表面を覆う第４の導体
を有する配線板において、前記第４の導体が前記第３の導体上で凹状に形成されて
いることを特徴とする配線板。
【請求項３】絶縁基板上に第１の導体が形成され、前記
絶縁基板及び前記第１の導体上に絶縁層が形成され、前
記絶縁層上に第２の導体が形成され、前記絶縁層には前
記第１の導体と前記第２の導体を電気的に接続するため
のビアホールが形成され、前記ビアホール内部が第３の
導体によって充填された構造の導体接続部を有し、前記
第２の導体表面と前記第３の導体表面を覆う第４の導体
を有する配線板において、前記第３の導体の表面粗さよりも前記第４の導体の表面
粗さの方が大きいことを特徴とする配線板。
【請求項４】絶縁基板上に第１の導体が形成され、前記
絶縁基板及び前記第１の導体上に絶縁層が形成され、前
記絶縁層上に第２の導体が形成され、前記絶縁層には前
記第１の導体と前記第２の導体を電気的に接続するため
のビアホールが形成され、前記ビアホール内部が第３の
導体によって充填された構造の導体接続部を有し、前記
第２の導体表面と第３の導体表面を覆う第４の導体層を
有する配線板において、前記第３の導体が前記絶縁層の高さと同等の高さを有す
ることを特徴とする配線板。
【請求項５】絶縁基板上に第１の導体を有し、前記絶縁
基板及び前記第１の導体上に絶縁層を有し、前記絶縁層
上に第２の導体を有し、前記第１の導体と前記第２の導
体を電気的に接続するためのビアホールが前記絶縁層を
貫通して形成されており、前記ビアホール内部に無電解
めっきによって第３の導体層を充填する配線板の製造方
法において、前記無電解めっきの際に、前記第２の導体にめっき反応
電位よりも貴な電位を印加することを特徴とする配線板
の製造方法。
【請求項６】表面に第１の導体を有する絶縁基板上に絶
縁層を形成する工程と、前記絶縁層上に第２の導体を形
成する工程と、前記第２の導体層にパターニングを行う
工程と、前記第２の導体をマスクとして前記第１の導体
上の前記絶縁層にビアホールを形成する工程と、前記第
２の導体にめっき反応電位よりも貴な電位を印加しなが
ら前記ビアホールの底部にあたる前記第１の導体層上に
無電解めっきにより前記ビアホール内部に金属を充填
し、第３の導体層を形成する工程とを含むことを特徴と
する配線板の製造方法。
【請求項７】表面に第１の導体層を有する絶縁基板上
に、表面に第２の導体層を有するフィルム状の絶縁層を
積層する工程と、前記第２の導体層にパターニングを行
う工程と、前記第２の導体層をマスクとして前記第１の
導体層上の前記絶縁層にビアホールを形成する工程と、
前記第２の導体層にめっき反応電位よりも貴な電位を印
加しながら前記ビアホールの底部にあたる前記第１の導
体層上に無電解めっきにより前記ビアホール内部に金属
を充填し、第３の導体層を形成する工程とを含むことを
特徴とする配線板の製造方法。
【請求項８】被めっき体表面に第１の導体と該導体に対
して電気的に絶縁された第２の導体が設けられた前記第
１の導体の表面に導体を無電解めっきによって堆積させ
る無電解めっき方法において、前記第２の導体にめっき
反応の電位より貴な電位を印加することを特徴とする無
電解めっき方法。
【請求項９】被めっき体に設けられた穴又は溝の底面に
第１の導体を有し、該第１の導体に対して電気的に絶縁
された第２の導体が前記被めっき体の表面に有し、前記
第１の導体の表面に導体を無電解めっきによって堆積さ
せる無電解めっき方法において、前記第２の導体に外部電源によりめっき反応電位よりも
貴な電位を印加しながら無電解めっき反応を行うことを
特徴とする無電解めっき方法。
【請求項１０】請求項８又は９に記載の無電解めっき方
法において、前記第２の導体に印加する電位は、めっき
反応の電位に対して＋０.１〜＋１.５ボルトであること
を特徴とする無電解めっき方法。
【請求項１１】表面に微細配線パターンが形成された絶
縁層が複数積層された多層薄膜配線基板と該配線基板の
少なくとも一方の面に半導体素子が搭載されたモジュー
ルにおいて、前記配線基板が請求項１〜４のいずれかに
記載の配線板よりなることを特徴とするモジュール。
【請求項１２】プリント配線基板上に接続ピンを介して
接続されたモジュール基板が搭載され、該モジュール基
板上に表面に微細配線パターンが形成された絶縁層が複
数積層された多層薄膜配線基板が搭載され、該配線基板
上に半導体素子が搭載されている大型計算機実装におい
て、前記配線基板が請求項１〜４のいずれかに記載の配
線板よりなることを特徴とする大型計算機実装。