JPH1093990A - 自動利得制御ループ回路 - Google Patents
自動利得制御ループ回路Info
- Publication number
- JPH1093990A JPH1093990A JP8246438A JP24643896A JPH1093990A JP H1093990 A JPH1093990 A JP H1093990A JP 8246438 A JP8246438 A JP 8246438A JP 24643896 A JP24643896 A JP 24643896A JP H1093990 A JPH1093990 A JP H1093990A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- capacitor
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/793—Processing of colour television signals in connection with recording for controlling the level of the chrominance signal, e.g. by means of automatic chroma control circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S348/00—Television
- Y10S348/91—Flicker reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】交互に入力する２チャネルの信号が入力するＡ
ＧＣループ回路において、２チャネルの信号が切り換わ
った時のフリッカーの発生を防止する。 【解決手段】交互に入力する２チャネルの信号を増幅す
る可変利得増幅回路１１と、可変利得増幅回路の出力に
応じたレベルを検出し、第１の信号およびこれにほぼ比
例したレベルを有する第２の信号を出力するＡＣＣ検波
回路１３と、第１の信号出力を低域濾波する第１のコン
デンサＣ１と、第２の信号出力を第２チャネル信号期間
に低域濾波して保持する第２のコンデンサＣ２と、第２
のコンデンサの保持出力を第１のコンデンサの出力に加
算する加算回路１６と、第１チャネル信号期間には第１
のコンデンサの出力を選択し、第２のチャネルの信号期
間には加算回路の出力を選択し、選択出力を可変利得増
幅回路の利得制御入力端に帰還させるスイッチ回路１４
とを具備する。
ＧＣループ回路において、２チャネルの信号が切り換わ
った時のフリッカーの発生を防止する。 【解決手段】交互に入力する２チャネルの信号を増幅す
る可変利得増幅回路１１と、可変利得増幅回路の出力に
応じたレベルを検出し、第１の信号およびこれにほぼ比
例したレベルを有する第２の信号を出力するＡＣＣ検波
回路１３と、第１の信号出力を低域濾波する第１のコン
デンサＣ１と、第２の信号出力を第２チャネル信号期間
に低域濾波して保持する第２のコンデンサＣ２と、第２
のコンデンサの保持出力を第１のコンデンサの出力に加
算する加算回路１６と、第１チャネル信号期間には第１
のコンデンサの出力を選択し、第２のチャネルの信号期
間には加算回路の出力を選択し、選択出力を可変利得増
幅回路の利得制御入力端に帰還させるスイッチ回路１４
とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、自動利得制御（Ａ
ＧＣ）ループ回路に係り、特に２チャネルの入力信号に
対してそれらのレベルを揃えるためのＡＧＣループ回路
に関するもので、ビデオテープレコーダ（ＶＴＲ）の色
信号再生系やテレビジョン受像装置の映像信号処理系な
どに使用される。
ＧＣ）ループ回路に係り、特に２チャネルの入力信号に
対してそれらのレベルを揃えるためのＡＧＣループ回路
に関するもので、ビデオテープレコーダ（ＶＴＲ）の色
信号再生系やテレビジョン受像装置の映像信号処理系な
どに使用される。
【０００２】
【従来の技術】ビデオ信号の記録・再生を行う家庭用の
ＶＴＲにおいては、ビデオ信号の輝度信号成分を低搬送
波ＦＭ信号に変換し、ビデオ信号の色信号成分を低搬送
波ＦＭ信号より低域の周波数の信号（低域変換色信号）
に変換し、低域変換色信号を低搬送波ＦＭ信号に重ね合
わてビデオテープに磁気記録する。
ＶＴＲにおいては、ビデオ信号の輝度信号成分を低搬送
波ＦＭ信号に変換し、ビデオ信号の色信号成分を低搬送
波ＦＭ信号より低域の周波数の信号（低域変換色信号）
に変換し、低域変換色信号を低搬送波ＦＭ信号に重ね合
わてビデオテープに磁気記録する。
【０００３】この場合、ヘリカルスキャン方式のＶＴＲ
においては、回転シリンダーにビデオテープを巻き付け
て走行させることにより、回転シリンダーに設けられて
いる２つのビデオヘッドによりビデオテープ上の隣接す
る２つのビデオトラックを交互に使用して記録してい
る。
においては、回転シリンダーにビデオテープを巻き付け
て走行させることにより、回転シリンダーに設けられて
いる２つのビデオヘッドによりビデオテープ上の隣接す
る２つのビデオトラックを交互に使用して記録してい
る。
【０００４】上記したようにビデオテープ上のビデオト
ラックに記録された信号を再生する時、２つのビデオヘ
ッドによりそれぞれ対応して再生された２チャネルの信
号は交互に選択されて連続信号になる。
ラックに記録された信号を再生する時、２つのビデオヘ
ッドによりそれぞれ対応して再生された２チャネルの信
号は交互に選択されて連続信号になる。
【０００５】従って、これらの２つのビデオヘッドのば
らつきがある場合には、２つのビデオヘッドによって交
互（通常、１垂直期間毎）に振幅の異なった信号が出力
されるようになり、その影響は特に色信号に対して大き
く、いわゆるフリッカーが生じ易い。
らつきがある場合には、２つのビデオヘッドによって交
互（通常、１垂直期間毎）に振幅の異なった信号が出力
されるようになり、その影響は特に色信号に対して大き
く、いわゆるフリッカーが生じ易い。
【０００６】そこで、従来のＶＴＲにおいては、前記フ
リッカーを抑制するために、２つのビデオヘッドに対応
する再生信号の色信号成分の振幅を揃えるように、色信
号再生系でＡＧＣ機能を有するＡＣＣ（自動色振幅制
御）ループにより色信号振幅制御を行っている。
リッカーを抑制するために、２つのビデオヘッドに対応
する再生信号の色信号成分の振幅を揃えるように、色信
号再生系でＡＧＣ機能を有するＡＣＣ（自動色振幅制
御）ループにより色信号振幅制御を行っている。
【０００７】図１は、ＶＴＲの信号再生系の一例を示
す。２つのビデオヘッド（Ａヘッド４１、Ｂヘッド４
２）によりそれぞれ対応して再生された信号は、それぞ
れ対応して再生前置増幅回路４３、４４により増幅され
た後にスイッチャー回路４５により交互に選択されて連
続信号になる。
す。２つのビデオヘッド（Ａヘッド４１、Ｂヘッド４
２）によりそれぞれ対応して再生された信号は、それぞ
れ対応して再生前置増幅回路４３、４４により増幅され
た後にスイッチャー回路４５により交互に選択されて連
続信号になる。
【０００８】上記スイッチャー回路４５の出力信号は色
信号再生系に入力し、まず、ＬＰＦ（低域通過炉波器）
４６により輝度信号成分（低搬送波ＦＭ信号）が除去さ
れて再生低域色信号が取り出され、ＡＣＣループ回路１
０に入力する。
信号再生系に入力し、まず、ＬＰＦ（低域通過炉波器）
４６により輝度信号成分（低搬送波ＦＭ信号）が除去さ
れて再生低域色信号が取り出され、ＡＣＣループ回路１
０に入力する。
【０００９】図５は、図１中のＡＣＣループ回路１０の
従来例を示す。図５のＡＣＣループ回路において、交互
に入力する２チャネルの信号は、利得制御が可能な可変
利得増幅回路５１により増幅された後、周波数変換回路
５２に入力し、４．２ＭＨｚのローカル信号との間で周
波数変換されて３．５８ＭＨｚ帯域の搬送色信号に復元
される。そして、この搬送色信号はＡＣＣ検波回路５３
に入力し、カラーバースト信号のレベルが検出される。
従来例を示す。図５のＡＣＣループ回路において、交互
に入力する２チャネルの信号は、利得制御が可能な可変
利得増幅回路５１により増幅された後、周波数変換回路
５２に入力し、４．２ＭＨｚのローカル信号との間で周
波数変換されて３．５８ＭＨｚ帯域の搬送色信号に復元
される。そして、この搬送色信号はＡＣＣ検波回路５３
に入力し、カラーバースト信号のレベルが検出される。
【００１０】上記ＡＣＣ検波回路５３の出力レベルは所
定の基準レベルと比較され、両レベルの差分レベルが前
記可変利得増幅回路５１の利得制御信号として帰還（負
帰還）される。この場合、前記２つのビデオヘッド４
１、４２に対応する２チャネルの各チャネル期間毎にＡ
ＣＣ検波回路５３の出力レベルをそれぞれ対応して２つ
の低域濾波（フィルター）用のコンデンサＣ１、Ｃ２で
保持するように第１のスイッチ回路５４を制御し、か
つ、各チャネル期間毎に応じて対応するコンデンサＣ
１、Ｃ２の保持電圧を選択して前記可変利得増幅回路５
１に帰還させるように第２のスイッチ回路５５を制御し
ている。
定の基準レベルと比較され、両レベルの差分レベルが前
記可変利得増幅回路５１の利得制御信号として帰還（負
帰還）される。この場合、前記２つのビデオヘッド４
１、４２に対応する２チャネルの各チャネル期間毎にＡ
ＣＣ検波回路５３の出力レベルをそれぞれ対応して２つ
の低域濾波（フィルター）用のコンデンサＣ１、Ｃ２で
保持するように第１のスイッチ回路５４を制御し、か
つ、各チャネル期間毎に応じて対応するコンデンサＣ
１、Ｃ２の保持電圧を選択して前記可変利得増幅回路５
１に帰還させるように第２のスイッチ回路５５を制御し
ている。
【００１１】これにより、前記２つのコンデンサＣ１、
Ｃ２は２チャネルの各色信号レベルに応じた電圧を保持
するので、色信号レベルのチャネル間（ヘッド間）のレ
ベル差がなくなり、いわゆるフリッカーが抑制される。
このようなフリッカーの抑制方式はチャネルＡＣＣ方式
と称されている。
Ｃ２は２チャネルの各色信号レベルに応じた電圧を保持
するので、色信号レベルのチャネル間（ヘッド間）のレ
ベル差がなくなり、いわゆるフリッカーが抑制される。
このようなフリッカーの抑制方式はチャネルＡＣＣ方式
と称されている。
【００１２】しかし、色信号レベルは各チャネル期間内
でも細かい変動があり、これに応答するために最低２個
必要とするフィルター用のコンデンサＣ１、Ｃ２をそれ
ぞれ高い精度で最適の容量値に設定する必要があり、部
品コストが高くなる。
でも細かい変動があり、これに応答するために最低２個
必要とするフィルター用のコンデンサＣ１、Ｃ２をそれ
ぞれ高い精度で最適の容量値に設定する必要があり、部
品コストが高くなる。
【００１３】さらに、前記２つのフィルター用コンデン
サＣ１、Ｃ２は、それぞれ適切な応答性を持つように比
較的小さな容量値を必要とするので、色信号レベルの保
持中にリーク電流によって保持電圧が低下し、２つのビ
デオヘッド４１、４２の再生信号が切り換わった時にレ
ベル差が生じ、フリッカーが残ってしまう。
サＣ１、Ｃ２は、それぞれ適切な応答性を持つように比
較的小さな容量値を必要とするので、色信号レベルの保
持中にリーク電流によって保持電圧が低下し、２つのビ
デオヘッド４１、４２の再生信号が切り換わった時にレ
ベル差が生じ、フリッカーが残ってしまう。
【００１４】
【発明が解決しようとする課題】上記したように交互に
入力する２チャネルの信号の振幅を揃えるように自動利
得制御を行う従来の自動利得制御ループ回路は、２チャ
ネルの信号に対応してそれぞれ適切な応答性を持つ比較
的小さな高い精度の容量値に設定された最低２個のフィ
ルター用コンデンサを必要とし、２チャネルの信号が切
り換わった時に２個のフィルター用コンデンサの保持電
圧にレベル差が生じ、フリッカーが残ってしまうという
問題があった。
入力する２チャネルの信号の振幅を揃えるように自動利
得制御を行う従来の自動利得制御ループ回路は、２チャ
ネルの信号に対応してそれぞれ適切な応答性を持つ比較
的小さな高い精度の容量値に設定された最低２個のフィ
ルター用コンデンサを必要とし、２チャネルの信号が切
り換わった時に２個のフィルター用コンデンサの保持電
圧にレベル差が生じ、フリッカーが残ってしまうという
問題があった。
【００１５】本発明は上記の問題点を解決すべくなされ
たもので、交互に入力する２チャネルの信号の振幅を揃
えるように自動利得制御を行うループ回路において、比
較的高い精度の容量値に設定された１個のフィルター用
コンデンサと比較的低い精度の容量値に設定された１個
のフィルター用コンデンサとを用いて、２チャネルの信
号が切り換わった時のフリッカーの発生を防止し得る自
動利得制御ループ回路を提供することを目的とする。
たもので、交互に入力する２チャネルの信号の振幅を揃
えるように自動利得制御を行うループ回路において、比
較的高い精度の容量値に設定された１個のフィルター用
コンデンサと比較的低い精度の容量値に設定された１個
のフィルター用コンデンサとを用いて、２チャネルの信
号が切り換わった時のフリッカーの発生を防止し得る自
動利得制御ループ回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明の自動利得制御ル
ープ回路は、交互に入力する２チャネルの信号を増幅す
る利得制御可能な可変利得増幅回路と、前記可変利得増
幅回路の出力信号に応じたレベルを検出し、第１の信号
およびこれにほぼ比例したレベルを有する第２の信号を
出力するレベル検出回路と、前記レベル検出回路から出
力する第１の信号を低域濾波する第１のコンデンサと、
前記レベル検出回路から出力する第２の信号を前記２チ
ャネルのうちの第２のチャネルの信号期間に低域濾波し
て保持する第２のコンデンサと、前記第２のコンデンサ
の保持出力を前記第１のコンデンサの出力に加算する加
算回路と、前記２チャネルのうちの第１のチャネルの信
号期間には前記第１のコンデンサの出力を選択し、前記
２チャネルのうちの第２のチャネルの信号期間には前記
加算回路の出力を選択し、選択出力を前記可変利得増幅
回路の利得制御入力端に帰還させるスイッチ回路とを具
備することを特徴とする。
ープ回路は、交互に入力する２チャネルの信号を増幅す
る利得制御可能な可変利得増幅回路と、前記可変利得増
幅回路の出力信号に応じたレベルを検出し、第１の信号
およびこれにほぼ比例したレベルを有する第２の信号を
出力するレベル検出回路と、前記レベル検出回路から出
力する第１の信号を低域濾波する第１のコンデンサと、
前記レベル検出回路から出力する第２の信号を前記２チ
ャネルのうちの第２のチャネルの信号期間に低域濾波し
て保持する第２のコンデンサと、前記第２のコンデンサ
の保持出力を前記第１のコンデンサの出力に加算する加
算回路と、前記２チャネルのうちの第１のチャネルの信
号期間には前記第１のコンデンサの出力を選択し、前記
２チャネルのうちの第２のチャネルの信号期間には前記
加算回路の出力を選択し、選択出力を前記可変利得増幅
回路の利得制御入力端に帰還させるスイッチ回路とを具
備することを特徴とする。
【００１７】また、本発明の自動利得制御ループ回路
は、交互に入力する２チャネルの信号を増幅する利得制
御可能な可変利得増幅回路と、前記可変利得増幅回路の
出力信号に応じたレベルを検出し、第１の信号電流を出
力するとともにこれにほぼ比例したレベルを有する第２
の信号電流を前記２チャネルのうちの第２のチャネルの
信号期間にのみ出力するレベル検出回路と、前記レベル
検出回路から出力する第１の信号電流を低域濾波する第
１のコンデンサと、前記レベル検出回路から出力する第
２の信号電流を低域濾波して保持する第２のコンデンサ
と、前記第２のコンデンサの保持出力が反転入力端子
（−）に入力し、非反転入力端子（＋）に基準電圧Ｖre
f が印加された電流出力型の第１の演算増幅回路と、前
記第１の演算増幅回路の動作／非動作をスイッチ制御す
る第１のスイッチ回路と、前記第１のコンデンサの出力
電圧が非反転入力端子（＋）に入力し、前記第１の演算
増幅回路の出力端子が反転入力端子（−）に接続され、
出力電圧が前記可変利得増幅回路の利得制御入力端に帰
還する第２の演算増幅回路とを具備する。
は、交互に入力する２チャネルの信号を増幅する利得制
御可能な可変利得増幅回路と、前記可変利得増幅回路の
出力信号に応じたレベルを検出し、第１の信号電流を出
力するとともにこれにほぼ比例したレベルを有する第２
の信号電流を前記２チャネルのうちの第２のチャネルの
信号期間にのみ出力するレベル検出回路と、前記レベル
検出回路から出力する第１の信号電流を低域濾波する第
１のコンデンサと、前記レベル検出回路から出力する第
２の信号電流を低域濾波して保持する第２のコンデンサ
と、前記第２のコンデンサの保持出力が反転入力端子
（−）に入力し、非反転入力端子（＋）に基準電圧Ｖre
f が印加された電流出力型の第１の演算増幅回路と、前
記第１の演算増幅回路の動作／非動作をスイッチ制御す
る第１のスイッチ回路と、前記第１のコンデンサの出力
電圧が非反転入力端子（＋）に入力し、前記第１の演算
増幅回路の出力端子が反転入力端子（−）に接続され、
出力電圧が前記可変利得増幅回路の利得制御入力端に帰
還する第２の演算増幅回路とを具備する。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図２は、本発明のＡＧＣル
ープ回路の第１の実施の形態が適用されたＡＣＣループ
回路を示しており、図１を参照して前述したＶＴＲの色
信号再生系のＡＣＣループ回路１０を改良したものであ
る。
施の形態を詳細に説明する。図２は、本発明のＡＧＣル
ープ回路の第１の実施の形態が適用されたＡＣＣループ
回路を示しており、図１を参照して前述したＶＴＲの色
信号再生系のＡＣＣループ回路１０を改良したものであ
る。
【００１９】即ち、図２のＡＣＣループ回路の入力信号
は、図１に示したように２つのビデオヘッド４１、４２
によりそれぞれ対応して再生された２チャネルの信号が
それぞれ再生前置増幅回路４３により増幅された後にス
イッチャー回路４４により交互に選択されて連続信号と
なった信号がＬＰＦ４５により低域濾波され、再生低域
色信号が取り出されたものであり、２チャネルの信号が
交互に入力する。
は、図１に示したように２つのビデオヘッド４１、４２
によりそれぞれ対応して再生された２チャネルの信号が
それぞれ再生前置増幅回路４３により増幅された後にス
イッチャー回路４４により交互に選択されて連続信号と
なった信号がＬＰＦ４５により低域濾波され、再生低域
色信号が取り出されたものであり、２チャネルの信号が
交互に入力する。
【００２０】図２のＡＣＣループ回路は、交互に入力す
る２チャネルの信号の振幅を揃えるようにチャネルＡＣ
Ｃ方式により自動利得制御を行うものであり、その動作
波形の一例を図３に示している。
る２チャネルの信号の振幅を揃えるようにチャネルＡＣ
Ｃ方式により自動利得制御を行うものであり、その動作
波形の一例を図３に示している。
【００２１】即ち、入力信号は、利得制御が可能な可変
利得増幅回路１１により増幅された後、周波数変換回路
１２に入力して４．２ＭＨｚのローカル信号との間で周
波数変換されて３．５８ＭＨｚ帯域の搬送色信号に復元
される。
利得増幅回路１１により増幅された後、周波数変換回路
１２に入力して４．２ＭＨｚのローカル信号との間で周
波数変換されて３．５８ＭＨｚ帯域の搬送色信号に復元
される。
【００２２】この搬送色信号は次段回路に入力するとと
もにＡＣＣ検波回路１３に入力する。このＡＣＣ検波回
路１３は、カラーバースト信号のレベルを検出し、第１
の信号およびこれにほぼ比例したレベルを有する第２の
信号を出力する。本例では、第１の信号および第２の信
号は電流形式で出力するように構成されている。なお、
第２の信号を前記２チャネルのうちの第２のチャネルの
信号期間にのみ出力するように構成してもよい。
もにＡＣＣ検波回路１３に入力する。このＡＣＣ検波回
路１３は、カラーバースト信号のレベルを検出し、第１
の信号およびこれにほぼ比例したレベルを有する第２の
信号を出力する。本例では、第１の信号および第２の信
号は電流形式で出力するように構成されている。なお、
第２の信号を前記２チャネルのうちの第２のチャネルの
信号期間にのみ出力するように構成してもよい。
【００２３】前記ＡＣＣ検波回路１３から出力する第１
の信号を低域濾波するためのフィルター用の第１のコン
デンサＣ１と、前記第１の信号を前記２チャネルのうち
の第１のチャネルの信号期間に選択する第１のスイッチ
回路１４が設けられている。この場合、前記第１のコン
デンサＣ１は、ＡＣＣ検波回路１３から出力する第１の
信号に対して適切な応答性を持つ比較的小さな容量値が
高い精度で設定されている。
の信号を低域濾波するためのフィルター用の第１のコン
デンサＣ１と、前記第１の信号を前記２チャネルのうち
の第１のチャネルの信号期間に選択する第１のスイッチ
回路１４が設けられている。この場合、前記第１のコン
デンサＣ１は、ＡＣＣ検波回路１３から出力する第１の
信号に対して適切な応答性を持つ比較的小さな容量値が
高い精度で設定されている。
【００２４】さらに、前記ＡＣＣ検波回路１３から出力
する第２の信号を前記第２のチャネルの信号期間にのみ
選択する第２のスイッチ回路１５と、この第２のスイッ
チ回路１５の選択出力を低域濾波して保持するためにフ
ィルター用の第２のコンデンサＣ２と、この第２のコン
デンサＣ２の保持出力を前記第１のコンデンサＣ１の出
力に加算する加算回路１６が設けられている。この場
合、前記第２のコンデンサＣ２は、比較的大きな容量値
で設定されている。
する第２の信号を前記第２のチャネルの信号期間にのみ
選択する第２のスイッチ回路１５と、この第２のスイッ
チ回路１５の選択出力を低域濾波して保持するためにフ
ィルター用の第２のコンデンサＣ２と、この第２のコン
デンサＣ２の保持出力を前記第１のコンデンサＣ１の出
力に加算する加算回路１６が設けられている。この場
合、前記第２のコンデンサＣ２は、比較的大きな容量値
で設定されている。
【００２５】また、第１のスイッチ回路１４は、第１の
チャネルの信号期間には第１のコンデンサＣ１の出力を
選択するが、第２のチャネルの信号期間には加算回路１
４の出力を選択し、選択出力を可変利得増幅回路１１の
利得制御入力端に帰還させるように制御される。
チャネルの信号期間には第１のコンデンサＣ１の出力を
選択するが、第２のチャネルの信号期間には加算回路１
４の出力を選択し、選択出力を可変利得増幅回路１１の
利得制御入力端に帰還させるように制御される。
【００２６】上記構成のＡＣＣループ回路において、第
１のチャネルの信号期間には、ＡＣＣ検波回路１３から
出力する第１の信号が第１のコンデンサＣ１で低域濾波
され、この第１のコンデンサＣ１の出力電圧が第１のス
イッチ回路１４により選択されて可変利得増幅回路１１
の利得制御入力端に帰還する。
１のチャネルの信号期間には、ＡＣＣ検波回路１３から
出力する第１の信号が第１のコンデンサＣ１で低域濾波
され、この第１のコンデンサＣ１の出力電圧が第１のス
イッチ回路１４により選択されて可変利得増幅回路１１
の利得制御入力端に帰還する。
【００２７】これに対して、第２のチャネルの信号期間
には、ＡＣＣ検波回路１３から出力する第２の信号が第
２のスイッチ回路で選択されてフィルター用の第２のコ
ンデンサＣ２で低域濾波され、この第２のコンデンサＣ
２の出力電圧が加算回路１６で第１のコンデンサＣ１の
出力と加算され、この加算出力が第１のスイッチ回路１
４により選択されて可変利得増幅回路１１の利得制御入
力端に帰還する。
には、ＡＣＣ検波回路１３から出力する第２の信号が第
２のスイッチ回路で選択されてフィルター用の第２のコ
ンデンサＣ２で低域濾波され、この第２のコンデンサＣ
２の出力電圧が加算回路１６で第１のコンデンサＣ１の
出力と加算され、この加算出力が第１のスイッチ回路１
４により選択されて可変利得増幅回路１１の利得制御入
力端に帰還する。
【００２８】上記したような第１のチャネルの信号期間
と第２のチャネルの信号期間とが交互に繰り返すと、Ａ
ＣＣループの安定状態では第１のスイッチ回路１４の選
択出力の電圧（可変利得増幅回路１１の利得制御入力端
の帰還電圧）がほぼ一定になり、従来のチャネルＡＣＣ
方式と同様に２チャネルの信号の振幅を揃えてフリッカ
ーを抑圧するようにＡＣＣ動作が行われる。
と第２のチャネルの信号期間とが交互に繰り返すと、Ａ
ＣＣループの安定状態では第１のスイッチ回路１４の選
択出力の電圧（可変利得増幅回路１１の利得制御入力端
の帰還電圧）がほぼ一定になり、従来のチャネルＡＣＣ
方式と同様に２チャネルの信号の振幅を揃えてフリッカ
ーを抑圧するようにＡＣＣ動作が行われる。
【００２９】この場合、第２のコンデンサＣ２は、第１
のチャネルの信号期間と第２のチャネルの信号期間とに
おける第１の信号のレベル差に応じた補正電圧を保持す
るように動作するので、第１のコンデンサＣ１よりも大
きな容量値を持てばよく、その精度は低くてもよい。
のチャネルの信号期間と第２のチャネルの信号期間とに
おける第１の信号のレベル差に応じた補正電圧を保持す
るように動作するので、第１のコンデンサＣ１よりも大
きな容量値を持てばよく、その精度は低くてもよい。
【００３０】従って、第２のコンデンサＣ２は、色信号
レベルの保持中のリーク電流による保持電圧の低下は少
ないので、２チャネルの再生信号が切り換わった時のフ
リッカーは生じ難い。
レベルの保持中のリーク電流による保持電圧の低下は少
ないので、２チャネルの再生信号が切り換わった時のフ
リッカーは生じ難い。
【００３１】即ち、上記した図２のＡＣＣループ回路に
よれば、交互に入力する２チャネルの信号として平均的
な入力振幅がある周期で切り換わりながら入力しても、
２チャネルの信号の振幅を揃えるようにＡＣＣ動作が行
われる。
よれば、交互に入力する２チャネルの信号として平均的
な入力振幅がある周期で切り換わりながら入力しても、
２チャネルの信号の振幅を揃えるようにＡＣＣ動作が行
われる。
【００３２】この際、第１のコンデンサＣ１は、ＡＣＣ
検波回路１３から出力する第１の信号に対して適切な応
答性を持つ比較的小さな容量値を持つように高い精度で
設定されているが、第２のコンデンサＣ２は、前述した
ように第１のコンデンサＣ１よりも大きな容量値を持て
ばよく、その精度は低くてもよい。
検波回路１３から出力する第１の信号に対して適切な応
答性を持つ比較的小さな容量値を持つように高い精度で
設定されているが、第２のコンデンサＣ２は、前述した
ように第１のコンデンサＣ１よりも大きな容量値を持て
ばよく、その精度は低くてもよい。
【００３３】従って、ＶＴＲの記録時に用いられるクロ
マＡＣＣループ（各垂直走査期間毎のクロマ信号の平均
レベルに応じて記録信号の振幅を制御するループ）のフ
ィルター用コンデンサを第２のコンデンサＣ２と兼用す
ることが可能になるので、図２のＡＣＣループ回路にお
けるコンデンサの使用数は実質的には図１に示した従来
例のＡＣＣループ回路よりも少なくなる。
マＡＣＣループ（各垂直走査期間毎のクロマ信号の平均
レベルに応じて記録信号の振幅を制御するループ）のフ
ィルター用コンデンサを第２のコンデンサＣ２と兼用す
ることが可能になるので、図２のＡＣＣループ回路にお
けるコンデンサの使用数は実質的には図１に示した従来
例のＡＣＣループ回路よりも少なくなる。
【００３４】なお、もし、第２の信号出力が第１の信号
出力とは逆相であれば、第２のコンデンサＣ２の出力電
圧を加算回路１６で第１のコンデンサＣ１の出力と加算
する際、第２の信号出力を逆相にして加算（つまり、減
算）すればよい。
出力とは逆相であれば、第２のコンデンサＣ２の出力電
圧を加算回路１６で第１のコンデンサＣ１の出力と加算
する際、第２の信号出力を逆相にして加算（つまり、減
算）すればよい。
【００３５】次に、図３に示す波形図を参照しながら図
２のＡＣＣループ回路による色信号振幅制御動作につい
て詳細に説明する。ここでは、再生低域色信号入力は、
例えば第１のチャネルの信号期間のレベルが第２のチャ
ネルの信号期間のレベルのほぼ２倍であり、第２の信号
出力は第１の信号出力と同相であり、第１のコンデンサ
Ｃ１の出力電圧の初期値は零である場合を示している。
２のＡＣＣループ回路による色信号振幅制御動作につい
て詳細に説明する。ここでは、再生低域色信号入力は、
例えば第１のチャネルの信号期間のレベルが第２のチャ
ネルの信号期間のレベルのほぼ２倍であり、第２の信号
出力は第１の信号出力と同相であり、第１のコンデンサ
Ｃ１の出力電圧の初期値は零である場合を示している。
【００３６】第１のチャネルの信号期間には、ＡＣＣ検
波回路１３の第１の信号出力が第１のコンデンサＣ１で
低域濾波され、この第１のコンデンサＣ１の出力電圧が
第１のスイッチ回路１４により選択されて可変利得増幅
回路１１の利得制御入力端に帰還するので、従来例と同
様のＡＣＣ動作が行われる。
波回路１３の第１の信号出力が第１のコンデンサＣ１で
低域濾波され、この第１のコンデンサＣ１の出力電圧が
第１のスイッチ回路１４により選択されて可変利得増幅
回路１１の利得制御入力端に帰還するので、従来例と同
様のＡＣＣ動作が行われる。
【００３７】この場合、直前の第２のチャネルの信号期
間の終りには第１のコンデンサＣ１の出力電圧は可変利
得増幅回路１１の利得を大きくするために高いレベル
（例えばＶB ）になっているので、第１のチャネルの信
号期間に切り換わった直後にはＡＣＣループの利得が大
きいが、やがて第１のコンデンサＣ１の出力電圧は低い
レベル（例えば電圧ＶA ）に落ち着いてくる。
間の終りには第１のコンデンサＣ１の出力電圧は可変利
得増幅回路１１の利得を大きくするために高いレベル
（例えばＶB ）になっているので、第１のチャネルの信
号期間に切り換わった直後にはＡＣＣループの利得が大
きいが、やがて第１のコンデンサＣ１の出力電圧は低い
レベル（例えば電圧ＶA ）に落ち着いてくる。
【００３８】次に、第２のチャネルの信号期間に切り換
わると、第２のコンデンサＣ２の出力電圧は、次第に上
昇し、第１のコンデンサＣ１の出力電圧との加算電圧が
前記高いレベルＶB になったところで落ち着く。
わると、第２のコンデンサＣ２の出力電圧は、次第に上
昇し、第１のコンデンサＣ１の出力電圧との加算電圧が
前記高いレベルＶB になったところで落ち着く。
【００３９】上記したような第１のチャネルの信号期間
の動作と第２のチャネルの信号期間の動作を交互に繰り
返すと、最終的には、第２のコンデンサＣ２の出力電圧
Ｖdは、Ｖd ＝ＶB −ＶA となり、第１のコンデンサＣ
１の出力電圧はＶA で一定となる。
の動作と第２のチャネルの信号期間の動作を交互に繰り
返すと、最終的には、第２のコンデンサＣ２の出力電圧
Ｖdは、Ｖd ＝ＶB −ＶA となり、第１のコンデンサＣ
１の出力電圧はＶA で一定となる。
【００４０】図４は、図２のＡＣＣループ回路の変形例
を具体的に示している。図４に示すＡＣＣループ回路
は、図２のＡＣＣループ回路と比較して次の点（１）〜
（３）が異なり、その他は同じである。
を具体的に示している。図４に示すＡＣＣループ回路
は、図２のＡＣＣループ回路と比較して次の点（１）〜
（３）が異なり、その他は同じである。
【００４１】（１）ＡＣＣ検波回路１３から出力する第
１の信号の信号源として第１の電流源１３１を示してお
り、ＡＣＣ検波回路１３から出力する第２の信号の信号
源として第２の電流源１３２を示している。
１の信号の信号源として第１の電流源１３１を示してお
り、ＡＣＣ検波回路１３から出力する第２の信号の信号
源として第２の電流源１３２を示している。
【００４２】（２）第２のコンデンサＣ２の出力電圧が
電流出力型の第１の演算増幅回路３１の反転入力端子
（−）に入力し、第１の演算増幅回路３１の非反転入力
端子（＋）に基準電圧Ｖref が印加されており、第１の
演算増幅回路３１の出力端子と非反転入力端子（＋）と
の間に帰還用の抵抗素子Ｒが接続されている。
電流出力型の第１の演算増幅回路３１の反転入力端子
（−）に入力し、第１の演算増幅回路３１の非反転入力
端子（＋）に基準電圧Ｖref が印加されており、第１の
演算増幅回路３１の出力端子と非反転入力端子（＋）と
の間に帰還用の抵抗素子Ｒが接続されている。
【００４３】（３）第１のスイッチ回路１４は、第２の
コンデンサＣ２の出力電圧の選択／非選択をスイッチ制
御するのでなく、第２の電流源１３２の電流出力のオン
／オフをスイッチ制御するとともに第１の演算増幅回路
３１の動作／非動作をスイッチ制御する。
コンデンサＣ２の出力電圧の選択／非選択をスイッチ制
御するのでなく、第２の電流源１３２の電流出力のオン
／オフをスイッチ制御するとともに第１の演算増幅回路
３１の動作／非動作をスイッチ制御する。
【００４４】（４）第１のコンデンサＣ１の出力電圧が
第２の演算増幅回路３２の非反転入力端子（＋）に入力
し、第２の演算増幅回路３２の反転入力端子（−）に第
１の演算増幅回路３１の出力端子が接続されている。
第２の演算増幅回路３２の非反転入力端子（＋）に入力
し、第２の演算増幅回路３２の反転入力端子（−）に第
１の演算増幅回路３１の出力端子が接続されている。
【００４５】（５）第２のスイッチ回路１５は省略され
ており、第２の演算増幅回路の出力電圧が可変利得増幅
回路１１の利得制御入力端に帰還する。図４に示すＡＣ
Ｃループ回路の動作は、図３に示す波形図を参照して説
明した図２のＡＣＣループ回路の動作に準じて色信号振
幅制御動作が行われる。
ており、第２の演算増幅回路の出力電圧が可変利得増幅
回路１１の利得制御入力端に帰還する。図４に示すＡＣ
Ｃループ回路の動作は、図３に示す波形図を参照して説
明した図２のＡＣＣループ回路の動作に準じて色信号振
幅制御動作が行われる。
【００４６】なお、本発明のＡＧＣ回路は、上記したよ
うなＶＴＲに限らず、ビデオテープの再生専用の装置に
も適用でき、さらに、テレビジョン受像装置の映像信号
処理系において画像表示装置の画面の水平走査期間の途
中で表示画面を切り換えるため２つの映像信号が交互に
入力する回路に適用して２つの映像信号の輝度レベルあ
るいはクロマレベルを揃えることができる。
うなＶＴＲに限らず、ビデオテープの再生専用の装置に
も適用でき、さらに、テレビジョン受像装置の映像信号
処理系において画像表示装置の画面の水平走査期間の途
中で表示画面を切り換えるため２つの映像信号が交互に
入力する回路に適用して２つの映像信号の輝度レベルあ
るいはクロマレベルを揃えることができる。
【００４７】なお、特開平５−２４４６３５号公報に
は、ＶＴＲの再生系のカラーバースト信号用のＡＣＣ回
路において、ヘッド切り替え直後に生じる急激なレベル
変化に対する高域応答改善技術が開示されている。ま
た、特開平５−３２８３９５号公報には、ＶＴＲの再生
系のＡＣＣ回路において、ヘッド切り替え直後だけ検波
感度を上げる技術が開示されている。また、特開平７−
１８４２２９号公報には、ＶＴＲの再生系のＡＣＣ回路
において、垂直ブランキング期間でのＡＣＣ電圧の乱れ
を解消する応答改善技術が開示されている。しかし、こ
れらの開示技術のいずれも、本発明の特徴とするチャネ
ル間レベル差を保持する補正技術とは異なる。
は、ＶＴＲの再生系のカラーバースト信号用のＡＣＣ回
路において、ヘッド切り替え直後に生じる急激なレベル
変化に対する高域応答改善技術が開示されている。ま
た、特開平５−３２８３９５号公報には、ＶＴＲの再生
系のＡＣＣ回路において、ヘッド切り替え直後だけ検波
感度を上げる技術が開示されている。また、特開平７−
１８４２２９号公報には、ＶＴＲの再生系のＡＣＣ回路
において、垂直ブランキング期間でのＡＣＣ電圧の乱れ
を解消する応答改善技術が開示されている。しかし、こ
れらの開示技術のいずれも、本発明の特徴とするチャネ
ル間レベル差を保持する補正技術とは異なる。
【００４８】
【発明の効果】上述したように本発明のＡＧＣループ回
路によれば、交互に入力する２チャネルの信号の振幅を
揃えるように自動利得制御を行うループ回路において、
比較的高い精度の容量値に設定された１個のフィルター
用コンデンサと比較的低い精度の容量値に設定された１
個のフィルター用コンデンサとを用いて、２チャネルの
信号が切り換わった時のフリッカーの発生を防止するこ
とができる。
路によれば、交互に入力する２チャネルの信号の振幅を
揃えるように自動利得制御を行うループ回路において、
比較的高い精度の容量値に設定された１個のフィルター
用コンデンサと比較的低い精度の容量値に設定された１
個のフィルター用コンデンサとを用いて、２チャネルの
信号が切り換わった時のフリッカーの発生を防止するこ
とができる。
【図１】ＶＴＲの信号再生系の一部を示すブロック図。
【図２】本発明のＡＧＣループ回路の第１の実施の形態
を適用したＡＣＣループ回路を示す回路図。
を適用したＡＣＣループ回路を示す回路図。
【図３】図２のＡＣＣループ回路の動作例を示す波形
図。
図。
【図４】図２のＡＣＣループ回路の変形例を示す回路
図。
図。
【図５】図１中のＡＣＣループ回路の従来例を示す回路
図。
図。
【符号の説明】 １０…ＡＣＣループ回路、 １１…可変利得増幅回路、 １２…周波数変換回路、 １３…ＡＣＣ検波回路、 １４…第１のスイッチ回路、 １５…第２のスイッチ回路、 １６…加算回路、 Ｃ１…第１のコンデンサ、 Ｃ２…第２のコンデンサ、 １３１…第１の電流源、 １３２…第２の電流源、 ３１…第１の演算増幅回路、 ３２…第２の演算増幅回路、 ４１、４２…ビデオヘッド、 ４３、４４…再生前置増幅回路、 ４５…スイッチャー回路、 ４６…ＬＰＦ。
Claims (6)
- 【請求項１】 交互に入力する２チャネルの信号を増幅
する利得制御可能な可変利得増幅回路と、 前記可変利得増幅回路の出力信号に応じたレベルを検出
し、第１の信号およびこれにほぼ比例したレベルを有す
る第２の信号を出力するレベル検出回路と、 前記レベル検出回路から出力する第１の信号を低域濾波
する第１のコンデンサと、 前記レベル検出回路から出力する第２の信号を前記２チ
ャネルのうちの第２のチャネルの信号期間に低域濾波し
て保持する第２のコンデンサと、 前記第２のコンデンサの保持出力を前記第１のコンデン
サの出力に加算する加算回路と、 前記２チャネルのうちの第１のチャネルの信号期間には
前記第１のコンデンサの出力を選択し、前記２チャネル
のうちの第２のチャネルの信号期間には前記加算回路の
出力を選択し、選択出力を前記可変利得増幅回路の利得
制御入力端に帰還させる第２のスイッチ回路とを具備す
ることを特徴とする自動利得制御ループ回路。 - 【請求項２】 請求項１記載の自動利得制御ループ回路
において、 前記２チャネルの信号は、ＶＴＲの２つのビデオヘッド
によりそれぞれ対応して再生された２チャネルの信号が
それぞれ再生前置増幅回路により増幅された後にスイッ
チャー回路により交互に選択されて連続信号となった信
号がＬＰＦにより低域濾波されて取り出された再生低域
色信号であり、 前記レベル検出回路は、前記可変利得増幅回路の出力信
号から搬送色信号を復元する周波数変換回路の出力信号
のレベルを検出するＡＣＣ検波回路であることを特徴と
する自動利得制御ループ回路。 - 【請求項３】 請求項１または２記載の自動利得制御ル
ープ回路において、 前記第２の信号は第１の信号と同相であり、前記加算回
路は前記第２の信号の同相信号を第１の信号に加算する
ことを特徴とする自動利得制御ループ回路。 - 【請求項４】 請求項１または２記載の自動利得制御ル
ープ回路において、 前記第２の信号は第１の信号と逆相であり、前記加算回
路は前記第２の信号の逆相信号を第１の信号に加算する
ことを特徴とする自動利得制御ループ回路。 - 【請求項５】 交互に入力する２チャネルの信号を増幅
する利得制御可能な可変利得増幅回路と、 前記可変利得増幅回路の出力信号に応じたレベルを検出
し、第１の信号電流を出力するとともにこれにほぼ比例
したレベルを有する第２の信号電流を前記２チャネルの
うちの第２のチャネルの信号期間にのみ出力するレベル
検出回路と、 前記レベル検出回路から出力する第１の信号電流を低域
濾波する第１のコンデンサと、 前記レベル検出回路から出力する第２の信号電流を低域
濾波して保持する第２のコンデンサと、 前記第２のコンデンサの保持出力が反転入力端子（−）
に入力し、非反転入力端子（＋）に基準電圧Ｖref が印
加された電流出力型の第１の演算増幅回路と、 前記第１の演算増幅回路の動作／非動作をスイッチ制御
する第１のスイッチ回路と、 前記第１のコンデンサの出力電圧が非反転入力端子
（＋）に入力し、前記第１の演算増幅回路の出力端子が
反転入力端子（−）に接続され、出力電圧が前記可変利
得増幅回路の利得制御入力端に帰還する第２の演算増幅
回路とを具備することを特徴とする自動利得制御ループ
回路。 - 【請求項６】 請求項５記載の自動利得制御ループ回路
において、 前記２チャネルの信号は、ＶＴＲの２つのビデオヘッド
によりそれぞれ対応して再生された２チャネルの信号が
それぞれ再生前置増幅回路により増幅された後にスイッ
チャー回路により交互に選択されて連続信号となった信
号がＬＰＦにより低域濾波されて取り出された再生低域
色信号であり、 前記レベル検出回路は、前記可変利得増幅回路の出力信
号から搬送色信号を復元する周波数変換回路の出力信号
のレベルを検出するＡＣＣ検波回路であることを特徴と
する自動利得制御ループ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24643896A JP3325469B2 (ja) | 1996-09-18 | 1996-09-18 | 自動利得制御ループ回路 |
| US08/931,458 US6014180A (en) | 1996-09-18 | 1997-09-17 | Automatic gain control loop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24643896A JP3325469B2 (ja) | 1996-09-18 | 1996-09-18 | 自動利得制御ループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093990A true JPH1093990A (ja) | 1998-04-10 |
| JP3325469B2 JP3325469B2 (ja) | 2002-09-17 |
Family
ID=17148474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24643896A Expired - Fee Related JP3325469B2 (ja) | 1996-09-18 | 1996-09-18 | 自動利得制御ループ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6014180A (ja) |
| JP (1) | JP3325469B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7317493B1 (en) * | 1999-07-16 | 2008-01-08 | Thomson Licensing | Method and apparatus for providing dual automatic gain control delay settings in a television receiver |
| US6690232B2 (en) * | 2001-09-27 | 2004-02-10 | Kabushiki Kaisha Toshiba | Variable gain amplifier |
| JP4054716B2 (ja) * | 2003-05-16 | 2008-03-05 | 沖電気工業株式会社 | 可変ゲインアンプ及びａｍ変調信号受信回路及び検波回路 |
| US7443455B2 (en) * | 2003-12-30 | 2008-10-28 | Texas Instruments Incorporated | Automatic gain control based on multiple input references in a video decoder |
| US8582035B2 (en) * | 2011-02-22 | 2013-11-12 | Intel Corporation | Apparatus, systems and methods utilizing adjacent-channel power dependent automatic gain control for digital television demodulation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56134811A (en) * | 1980-03-24 | 1981-10-21 | Sony Corp | Gain control circuit |
| JPS56160189A (en) * | 1980-04-29 | 1981-12-09 | Sony Corp | Differential gain compensating circuit |
| JPH0695741B2 (ja) * | 1988-07-27 | 1994-11-24 | 三菱電機株式会社 | 自動利得制御回路 |
| JPH0498602A (ja) * | 1990-08-14 | 1992-03-31 | Sony Corp | 再生装置 |
| JP2726573B2 (ja) * | 1991-03-20 | 1998-03-11 | ローム株式会社 | 制御回路 |
| CN1051899C (zh) * | 1992-10-28 | 2000-04-26 | 三星电子株式会社 | 色同步脉冲检波系统 |
| JP3290225B2 (ja) * | 1993-01-13 | 2002-06-10 | トウシバビデオプロダクツ プライベート リミテッド | 自動利得調整回路 |
-
1996
- 1996-09-18 JP JP24643896A patent/JP3325469B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-17 US US08/931,458 patent/US6014180A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6014180A (en) | 2000-01-11 |
| JP3325469B2 (ja) | 2002-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3325469B2 (ja) | 自動利得制御ループ回路 | |
| US5218448A (en) | Signal reproducing apparatus | |
| JPS583479A (ja) | 合成ビデオ信号処理装置 | |
| US4321618A (en) | Reproducing system for video tape recorders | |
| US7545937B2 (en) | Chrominance processing arrangement having immunity to colorstripe encoding | |
| US5329374A (en) | Recording and/or reproducing apparatus with peaking frequency dependent on aspect ratio | |
| US5436729A (en) | Video signal processing apparatus with automatic picture quality control function and signal processing circuit | |
| US5493412A (en) | Information signal reproduction apparatus | |
| EP0298488B1 (en) | Video signal processing circuit for VTR signal | |
| US4931857A (en) | Voltage controlled comb filter | |
| US5260843A (en) | Magnetic recording and reproducing apparatus with individual correction of amplitude variations of recording currents supplied to plural rotary magnetic heads | |
| KR940003669B1 (ko) | 브이씨알의 테이프 녹화 시스템 | |
| EP0445780B1 (en) | Image signal recording and reproducing system | |
| JP2797809B2 (ja) | 自動利得制御回路 | |
| KR940005793B1 (ko) | 브이씨알의 화질 자동 보상회로 | |
| KR910005586Y1 (ko) | 비디오 카세트 레코더의 화질 보상회로 | |
| KR900007388Y1 (ko) | 재생과 녹화시 저역 통과 필터의 겸용회로 | |
| JPH01152883A (ja) | ドロップアウト補償回路 | |
| EP0492462A2 (en) | Waveform detecting circuit | |
| JPH0677760A (ja) | フィルタ回路の自動周波数調整回路 | |
| JPH05328395A (ja) | 再生ａｃｃ回路 | |
| JPH07284124A (ja) | 周波数変動補正回路 | |
| JPH09320190A (ja) | 磁気記録再生装置 | |
| JPS60117449A (ja) | 振幅低下検出回路 | |
| JPH0417477A (ja) | 磁気記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |