JPH1079648A - Ｐｎ符号生成装置 - Google Patents
Ｐｎ符号生成装置Info
- Publication number
- JPH1079648A JPH1079648A JP8232380A JP23238096A JPH1079648A JP H1079648 A JPH1079648 A JP H1079648A JP 8232380 A JP8232380 A JP 8232380A JP 23238096 A JP23238096 A JP 23238096A JP H1079648 A JPH1079648 A JP H1079648A
- Authority
- JP
- Japan
- Prior art keywords
- code
- flip
- flop
- shift register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 同一クロック源により異なる生成多項式で表
される複数種類のＰＮ符号を生成する場合、ＰＮ符号生
成回路の回路規模および消費電力を削減する。 【解決手段】 ｍ段シフトレジスタ１は生成する最高段
数のＰＮ符号を単独で生成する場合と同数のフリップフ
ロップで構成され、そのうち各ＰＮ符号の生成多項式の
係数が“１”の項に準じたフリップフロップとその次段
のフリップフロップとの間に選択回路１５を設け、選択
回路１５は生成多項式に準じた内部信号を生成する該排
他的論理和回路１３、１４の出力と上記フリップフロッ
プの出力とを入力してＰＮ切替信号１０１に応じて入力
の一方を上記フリップフロップの後段のフリップフロッ
プに対して選択して出力する。また、ｍ段シフトレジス
タ１のうち生成するＰＮ符号に関与しないフリップフロ
ップはＰＮ切替信号１０１により動作を停止させる。
される複数種類のＰＮ符号を生成する場合、ＰＮ符号生
成回路の回路規模および消費電力を削減する。 【解決手段】 ｍ段シフトレジスタ１は生成する最高段
数のＰＮ符号を単独で生成する場合と同数のフリップフ
ロップで構成され、そのうち各ＰＮ符号の生成多項式の
係数が“１”の項に準じたフリップフロップとその次段
のフリップフロップとの間に選択回路１５を設け、選択
回路１５は生成多項式に準じた内部信号を生成する該排
他的論理和回路１３、１４の出力と上記フリップフロッ
プの出力とを入力してＰＮ切替信号１０１に応じて入力
の一方を上記フリップフロップの後段のフリップフロッ
プに対して選択して出力する。また、ｍ段シフトレジス
タ１のうち生成するＰＮ符号に関与しないフリップフロ
ップはＰＮ切替信号１０１により動作を停止させる。
Description
【０００１】
【発明の属する技術分野】本発明は、通信機器の伝送路
試験信号等として用いられるＰＮ符号を生成するための
ＰＮ符号生成装置に関し、特に異なる生成多項式で表さ
れる複数種類のＰＮ符号を同一のクロック源により生成
するＰＮ符号生成装置に関する。
試験信号等として用いられるＰＮ符号を生成するための
ＰＮ符号生成装置に関し、特に異なる生成多項式で表さ
れる複数種類のＰＮ符号を同一のクロック源により生成
するＰＮ符号生成装置に関する。
【０００２】
【従来の技術】従来の異なる生成多項式で表される複数
種類のＰＮ符号を同一のクロック源により生成するＰＮ
符号生成装置においては、各種ＰＮ符号の生成多項式に
準じた所定段数のシフトレジスタと排他的論理和回路と
から成るＰＮ符号生成回路を各種ＰＮ符号毎に設けてお
り、各種ＰＮ符号はこれらの独立に設けられた複数のＰ
Ｎ符号生成回路により生成されていた。
種類のＰＮ符号を同一のクロック源により生成するＰＮ
符号生成装置においては、各種ＰＮ符号の生成多項式に
準じた所定段数のシフトレジスタと排他的論理和回路と
から成るＰＮ符号生成回路を各種ＰＮ符号毎に設けてお
り、各種ＰＮ符号はこれらの独立に設けられた複数のＰ
Ｎ符号生成回路により生成されていた。
【０００３】図２に従来技術の一例としてＩＴＵ−Ｔ勧
告Ｏ．１６１〜１６３で勧告されている生成多項式が異
なる複数種類のＰＮ符号を生成するＰＮ符号生成装置を
示す。このＰＮ符号生成装置は、ＰＮ−ｋ段符号（生成
多項式：Ｘk ＋Ｘl ＋１）とＰＮ−ｍ段符号（Ｘm ＋Ｘ
n ＋１）との２つの異なるＰＮ符号を生成するものであ
る。ここで、ｋ，ｌ，ｍ，ｎは、ｍ＞ｋ＞ｎ＞ｌの関係
を満足する自然数である。この従来技術のＰＮ符号生成
装置は、ＰＮ−ｋ段符号生成回路とＰＮ−ｍ段符号生成
回路とが並列する構成となっている。
告Ｏ．１６１〜１６３で勧告されている生成多項式が異
なる複数種類のＰＮ符号を生成するＰＮ符号生成装置を
示す。このＰＮ符号生成装置は、ＰＮ−ｋ段符号（生成
多項式：Ｘk ＋Ｘl ＋１）とＰＮ−ｍ段符号（Ｘm ＋Ｘ
n ＋１）との２つの異なるＰＮ符号を生成するものであ
る。ここで、ｋ，ｌ，ｍ，ｎは、ｍ＞ｋ＞ｎ＞ｌの関係
を満足する自然数である。この従来技術のＰＮ符号生成
装置は、ＰＮ−ｋ段符号生成回路とＰＮ−ｍ段符号生成
回路とが並列する構成となっている。
【０００４】上記ＰＮ−ｋ段符号生成回路は、（ｋ−
ｌ）段シフトレジスタ７とｌ段シフトレジスタ５とを縦
続接続して成るｋ段シフトレジスタ６と排他的論理和回
路１１とで構成される。そしてｋ段シフトレジスタ６
は、クロック１０２と排他的論理和回路１１の出力であ
る内部符号３０８とを入力してＰＮ−ｋ段符号２１１を
出力する。また、排他的論理和回路１１は、（ｋ−ｌ）
段シフトレジスタ７の出力である内部符号３０７と上記
ＰＮ−ｋ段符号２１１とを入力として内部符号３０８を
出力する。
ｌ）段シフトレジスタ７とｌ段シフトレジスタ５とを縦
続接続して成るｋ段シフトレジスタ６と排他的論理和回
路１１とで構成される。そしてｋ段シフトレジスタ６
は、クロック１０２と排他的論理和回路１１の出力であ
る内部符号３０８とを入力してＰＮ−ｋ段符号２１１を
出力する。また、排他的論理和回路１１は、（ｋ−ｌ）
段シフトレジスタ７の出力である内部符号３０７と上記
ＰＮ−ｋ段符号２１１とを入力として内部符号３０８を
出力する。
【０００５】上記ＰＮ−ｍ段符号生成回路は、（ｍ−
ｎ）段シフトレジスタ８とｎ段シフトレジスタ９とを縦
続接続して成るｍ段シフトレジスタ１０と排他的論理和
回路１２とで構成される。そしてｍ段シフトレジスタ１
０は、クロック１０２と排他的論理和回路１２の出力で
ある内部符号３１０とを入力してＰＮ−ｍ段符号２１０
を出力する。また、排他的論理和回路１２は、（ｍ−
ｎ）段シフトレジスタ８の出力である内部符号３０９と
上記ＰＮ−ｍ段符号２１０とを入力として内部符号３１
０を出力する。上記のように、ＰＮ−ｋ段符号およびＰ
Ｎ−ｍ段符号は各々独立に設けたＰＮ符号生成回路によ
り生成される構成となっている。
ｎ）段シフトレジスタ８とｎ段シフトレジスタ９とを縦
続接続して成るｍ段シフトレジスタ１０と排他的論理和
回路１２とで構成される。そしてｍ段シフトレジスタ１
０は、クロック１０２と排他的論理和回路１２の出力で
ある内部符号３１０とを入力してＰＮ−ｍ段符号２１０
を出力する。また、排他的論理和回路１２は、（ｍ−
ｎ）段シフトレジスタ８の出力である内部符号３０９と
上記ＰＮ−ｍ段符号２１０とを入力として内部符号３１
０を出力する。上記のように、ＰＮ−ｋ段符号およびＰ
Ｎ−ｍ段符号は各々独立に設けたＰＮ符号生成回路によ
り生成される構成となっている。
【０００６】
【発明が解決しようとする課題】上述したように、従来
のＰＮ符号生成装置は、同一のクロック源により異なる
生成多項式で表される複数種類のＰＮ符号を生成する場
合、各々のＰＮ符号の生成多項式に準じた所定段数のシ
フトレジスタと排他的論理和回路とで構成されるＰＮ符
号生成回路をＰＮ符号毎に設けていた。このため、生成
するＰＮ符号の種類が多い場合、あるいは生成するＰＮ
符号の段数が大きい場合には、シフトレジスタ内のフリ
ップフロップ数が増大することになり、ＰＮ符号生成回
路の回路規模および消費電力が増大するという問題点が
あった。
のＰＮ符号生成装置は、同一のクロック源により異なる
生成多項式で表される複数種類のＰＮ符号を生成する場
合、各々のＰＮ符号の生成多項式に準じた所定段数のシ
フトレジスタと排他的論理和回路とで構成されるＰＮ符
号生成回路をＰＮ符号毎に設けていた。このため、生成
するＰＮ符号の種類が多い場合、あるいは生成するＰＮ
符号の段数が大きい場合には、シフトレジスタ内のフリ
ップフロップ数が増大することになり、ＰＮ符号生成回
路の回路規模および消費電力が増大するという問題点が
あった。
【０００７】本発明によるＰＮ符号生成装置は、異なる
生成多項式で表される複数種類のＰＮ符号を同一のクロ
ック源により生成する場合において、従来のＰＮ符号生
成装置に比べて回路規模および消費電力の低減を図るこ
とを目的とする。
生成多項式で表される複数種類のＰＮ符号を同一のクロ
ック源により生成する場合において、従来のＰＮ符号生
成装置に比べて回路規模および消費電力の低減を図るこ
とを目的とする。
【０００８】
【課題を解決するための手段】本発明においては、上記
目的を達成するために、異なる生成多項式で表される複
数種類のＰＮ符号を同一のクロック源により生成するＰ
Ｎ符号生成回路において、複数のフリップフロップで構
成されＰＮ符号を生成するシフトレジスタと、上記複数
のフリップフロップのうち生成多項式の係数が“１”の
項に準じたフリップフロップの出力と上記ＰＮ符号とを
入力して内部符号を出力する排他的論理和手段と、上記
排他的論理和手段から出力される上記内部符号と上記係
数が“１”の項に準じたフリップフロップの出力との一
方を選択して後段のフリップフロップに入力させる選択
手段とを設けている。
目的を達成するために、異なる生成多項式で表される複
数種類のＰＮ符号を同一のクロック源により生成するＰ
Ｎ符号生成回路において、複数のフリップフロップで構
成されＰＮ符号を生成するシフトレジスタと、上記複数
のフリップフロップのうち生成多項式の係数が“１”の
項に準じたフリップフロップの出力と上記ＰＮ符号とを
入力して内部符号を出力する排他的論理和手段と、上記
排他的論理和手段から出力される上記内部符号と上記係
数が“１”の項に準じたフリップフロップの出力との一
方を選択して後段のフリップフロップに入力させる選択
手段とを設けている。
【０００９】また上記シフトレジスタを、異なる生成多
項式で表される複数種類のＰＮ符号のうちで最高段数の
ＰＮ符号を単独で生成する場合と同数のフリップフロッ
プで構成してもよい。また、上記シフトレジスタにおい
て生成されるＰＮ符号に関与しないフリップフロップの
動作を停止させる制御手段を設けてもよい。
項式で表される複数種類のＰＮ符号のうちで最高段数の
ＰＮ符号を単独で生成する場合と同数のフリップフロッ
プで構成してもよい。また、上記シフトレジスタにおい
て生成されるＰＮ符号に関与しないフリップフロップの
動作を停止させる制御手段を設けてもよい。
【００１０】さらに上記排他的論理和手段を、各ＰＮ符
号について上記複数のフリップフロップの出力のうち最
終段のフリップフロップを基準として生成多項式の係数
が“１”の項に準じたフリップフロップの出力を入力す
るように構成してもよい。また、上記選択手段を、各Ｐ
Ｎ符号について上記複数のフリップフロップのうち最終
段のフリップフロップを基準として生成多項式の係数が
“１”の項に準じたフリップフロップの出力と上記排他
的論理和手段のうちでＰＮ符号を生成する排他的論理和
手段の出力を入力とし、上記フリップフロップの後段の
フリップフロップに対して出力するように構成してもよ
い。
号について上記複数のフリップフロップの出力のうち最
終段のフリップフロップを基準として生成多項式の係数
が“１”の項に準じたフリップフロップの出力を入力す
るように構成してもよい。また、上記選択手段を、各Ｐ
Ｎ符号について上記複数のフリップフロップのうち最終
段のフリップフロップを基準として生成多項式の係数が
“１”の項に準じたフリップフロップの出力と上記排他
的論理和手段のうちでＰＮ符号を生成する排他的論理和
手段の出力を入力とし、上記フリップフロップの後段の
フリップフロップに対して出力するように構成してもよ
い。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の実施
の形態としての、ＩＴＵ−Ｔ勧告Ｏ．１６１〜１６３で
勧告されている生成多項式が異なる複数種類のＰＮ符号
を生成するＰＮ符号生成装置を示す。このＰＮ符号生成
装置は、ＰＮ−ｋ段符号（生成多項式：Ｘk ＋Ｘl＋
１）とＰＮ−ｍ段符号（Ｘm ＋Ｘn ＋１）の２つの異な
るＰＮ符号を生成するものである。ここで、ｋ，ｌ，
ｍ，ｎはｍ＞ｋ＞ｎ＞ｌの関係を満足する自然数であ
る。
て図面を参照して詳細に説明する。図１は本発明の実施
の形態としての、ＩＴＵ−Ｔ勧告Ｏ．１６１〜１６３で
勧告されている生成多項式が異なる複数種類のＰＮ符号
を生成するＰＮ符号生成装置を示す。このＰＮ符号生成
装置は、ＰＮ−ｋ段符号（生成多項式：Ｘk ＋Ｘl＋
１）とＰＮ−ｍ段符号（Ｘm ＋Ｘn ＋１）の２つの異な
るＰＮ符号を生成するものである。ここで、ｋ，ｌ，
ｍ，ｎはｍ＞ｋ＞ｎ＞ｌの関係を満足する自然数であ
る。
【００１２】本発明のＰＮ符号生成装置は、それぞれフ
リップフロップで構成される（ｍ−ｋ）段シフトレジス
タ２、（ｋ−ｎ）段シフトレジスタ３、（ｍ−ｌ）段シ
フトレジスタ４およびｌ段シフトレジスタ５を縦続して
成るｍ段シフトレジスタ１と、排他的論理和回路１３、
１４と、選択回路１５とにより構成されている。そして
ｍ段シフトレジスタ１よりＰＮ符号２０１を出力するよ
うに成されている。
リップフロップで構成される（ｍ−ｋ）段シフトレジス
タ２、（ｋ−ｎ）段シフトレジスタ３、（ｍ−ｌ）段シ
フトレジスタ４およびｌ段シフトレジスタ５を縦続して
成るｍ段シフトレジスタ１と、排他的論理和回路１３、
１４と、選択回路１５とにより構成されている。そして
ｍ段シフトレジスタ１よりＰＮ符号２０１を出力するよ
うに成されている。
【００１３】また、各シフトレジスタ２〜５にはクロッ
ク１０２が入力され、選択回路１５はＰＮ切替信号１０
１に切替えられるように成されている。このＰＮ切替信
号１０１はまた（ｍ−ｋ）段シフトレジスタ２の動作を
制御するように成されている。
ク１０２が入力され、選択回路１５はＰＮ切替信号１０
１に切替えられるように成されている。このＰＮ切替信
号１０１はまた（ｍ−ｋ）段シフトレジスタ２の動作を
制御するように成されている。
【００１４】排他的論理和回路１３には、上記ＰＮ符号
２０１と（ｋ−ｎ）段シフトレジスタ３の出力である内
部符号３０３とが入力され、その排他的論理和出力であ
る内部符号３０１が（ｍ−ｋ）段シフトレジスタ２に入
力される。
２０１と（ｋ−ｎ）段シフトレジスタ３の出力である内
部符号３０３とが入力され、その排他的論理和出力であ
る内部符号３０１が（ｍ−ｋ）段シフトレジスタ２に入
力される。
【００１５】排他的論理和回路１４には、上記ＰＮ符号
２０１と（ｎ−ｌ）段シフトレジスタ４の出力である内
部符号３０４とが入力され、その排他的論理和出力であ
る内部符号３０２が選択回路１５の一方の入力端子に入
力される。選択回路１５の他方の入力端子には（ｍ−
ｋ）段シフトレジスタ２の出力である内部符号３０５が
入力され、選択された出力は内部符号３０６として（ｋ
−ｎ）段シフトレジスタに入力される。
２０１と（ｎ−ｌ）段シフトレジスタ４の出力である内
部符号３０４とが入力され、その排他的論理和出力であ
る内部符号３０２が選択回路１５の一方の入力端子に入
力される。選択回路１５の他方の入力端子には（ｍ−
ｋ）段シフトレジスタ２の出力である内部符号３０５が
入力され、選択された出力は内部符号３０６として（ｋ
−ｎ）段シフトレジスタに入力される。
【００１６】次に上記構成による動作について説明す
る。本発明の実施の形態においては、ＰＮ符号２０１と
して、ＰＮ−ｍ段符号を生成する場合とＰＮ−ｋ段符号
を生成する場合とがある。まず、ＰＮ符号２０１として
ＰＮ−ｍ段符号を生成する場合の動作について説明す
る。ｍ段シフトレジスタ１内はＰＮ切替信号１０１によ
り全フリップフロップが動作する。また、選択回路１５
は内部符号３０５が選択されるようにＰＮ切替信号１０
１により切替えられる。これにより、ｍ段シフトレジス
タ１よりＰＮ符号２０１としてＰＮ−ｍ段符号が出力さ
れる。
る。本発明の実施の形態においては、ＰＮ符号２０１と
して、ＰＮ−ｍ段符号を生成する場合とＰＮ−ｋ段符号
を生成する場合とがある。まず、ＰＮ符号２０１として
ＰＮ−ｍ段符号を生成する場合の動作について説明す
る。ｍ段シフトレジスタ１内はＰＮ切替信号１０１によ
り全フリップフロップが動作する。また、選択回路１５
は内部符号３０５が選択されるようにＰＮ切替信号１０
１により切替えられる。これにより、ｍ段シフトレジス
タ１よりＰＮ符号２０１としてＰＮ−ｍ段符号が出力さ
れる。
【００１７】次に、ＰＮ符号２０１としてＰＮ−ｋ段符
号を生成する場合の動作について説明する。ｍ段シフト
レジスタ１内はＰＮ切替信号１０１により、生成するＰ
Ｎ符号に関与するフリップフロップのみが動作し、生成
するＰＮ符号に関与しないフリップフロップは動作を停
止するため、（ｋ−ｎ）段シフトレジスタ３と（ｍ−
ｌ）段シフトレジスタ４およびｌ段シフトレジスタ５が
動作し、（ｍ−ｋ）段フリップフロップ２は動作を停止
する。また、選択回路１５は内部符号３０２が選択され
るようＰＮ切替信号１０１により切替えられる。これに
より、ｍ段シフトレジスタ１はｋ段シフトレジスタとし
て動作し、ＰＮ符号２０１としてＰＮ−ｋ段符号が出力
される。
号を生成する場合の動作について説明する。ｍ段シフト
レジスタ１内はＰＮ切替信号１０１により、生成するＰ
Ｎ符号に関与するフリップフロップのみが動作し、生成
するＰＮ符号に関与しないフリップフロップは動作を停
止するため、（ｋ−ｎ）段シフトレジスタ３と（ｍ−
ｌ）段シフトレジスタ４およびｌ段シフトレジスタ５が
動作し、（ｍ−ｋ）段フリップフロップ２は動作を停止
する。また、選択回路１５は内部符号３０２が選択され
るようＰＮ切替信号１０１により切替えられる。これに
より、ｍ段シフトレジスタ１はｋ段シフトレジスタとし
て動作し、ＰＮ符号２０１としてＰＮ−ｋ段符号が出力
される。
【００１８】なお、本実施の形態では、生成するＰＮ符
号の種類を２つとしているが、生成するＰＮ符号の種類
の数は２つ以上であっても良い。その場合、選択回路１
５と排他的論理和回路の個数は、生成するＰＮ符号の種
類に準じて適宜数とすれば良い。また、ｍ段シフトレジ
スタ１は生成するＰＮ符号の生成多項式の係数が“１”
である項の次数に準じてシフトレジスタを分割すれば良
い。
号の種類を２つとしているが、生成するＰＮ符号の種類
の数は２つ以上であっても良い。その場合、選択回路１
５と排他的論理和回路の個数は、生成するＰＮ符号の種
類に準じて適宜数とすれば良い。また、ｍ段シフトレジ
スタ１は生成するＰＮ符号の生成多項式の係数が“１”
である項の次数に準じてシフトレジスタを分割すれば良
い。
【００１９】
【発明の効果】以上説明したように本発明によれば、シ
フトレジスタの段数ｍは生成するＰＮ符号の生成多項式
の最高段数のＰＮ符号生成回路のシフトレジスタの段数
と同数であり、このシフトレジスタのうち生成するＰＮ
符号に関与しないフリップフロップを用いないようにし
ているため、従来のＰＮ符号生成回路に比べて回路規模
および消費電力を低減させる効果が得られる。また、生
成するＰＮ符号の種類が多い場合、あるいは生成するＰ
Ｎ符号の段数が大きい場合には、上記効果は特に顕著な
ものとなる。
フトレジスタの段数ｍは生成するＰＮ符号の生成多項式
の最高段数のＰＮ符号生成回路のシフトレジスタの段数
と同数であり、このシフトレジスタのうち生成するＰＮ
符号に関与しないフリップフロップを用いないようにし
ているため、従来のＰＮ符号生成回路に比べて回路規模
および消費電力を低減させる効果が得られる。また、生
成するＰＮ符号の種類が多い場合、あるいは生成するＰ
Ｎ符号の段数が大きい場合には、上記効果は特に顕著な
ものとなる。
【図１】本発明によるＰＮ符号生成装置の実施の形態を
示すブロック図である。
示すブロック図である。
【図２】従来のＰＮ符号生成装置を示すブロック図であ
る。
る。
１ ｍ段シフトレジスタ ２ （ｍ−ｋ）段シフトレジスタ ３ （ｋ−ｎ）段シフトレジスタ ４ （ｎ−ｌ）段シフトレジスタ ５ ｌ段シフトレジスタ ６ ｋ段シフトレジスタ ７ （ｋ−１）段シフトレジスタ ８ （ｍ−ｎ）段シフトレジスタ ９ ｎ段シフトレジスタ １０ ｍ段シフトレジスタ １１、１２ 排他的論理和回路 １３、１４ 排他的論理和回路 １５ 選択回路 １０１ ＰＮ切替信号 １０２ クロック ２１０ ＰＮ−ｍ段符号 ２１１ ＰＮ−ｋ段符号 ３０１〜３０６ 内部符号 ３０７、３０８、３０９、３１０ 内部符号
Claims (5)
- 【請求項１】 異なる生成多項式で表される複数種類の
ＰＮ符号を同一のクロック源により生成するＰＮ符号生
成回路において、 複数のフリップフロップで構成されＰＮ符号を生成する
シフトレジスタと、 上記複数のフリップフロップのうち生成多項式の係数が
“１”の項に準じたフリップフロップの出力と上記ＰＮ
符号とを入力して内部符号を出力する排他的論理和手段
と、 上記排他的論理和手段から出力される上記内部符号と上
記係数が“１”の項に準じたフリップフロップの出力と
の一方を選択して後段のフリップフロップに入力させる
選択手段とを備えたＰＮ符号生成装置。 - 【請求項２】 上記シフトレジスタは、異なる生成多項
式で表される複数種類のＰＮ符号のうちで最高段数のＰ
Ｎ符号を単独で生成する場合と同数のフリップフロップ
で構成されることを特徴とする請求項１記載のＰＮ符号
生成装置。 - 【請求項３】 上記シフトレジスタにおいて生成される
ＰＮ符号に関与しないフリップフロップの動作を停止さ
せる制御手段を設けたことを特徴とする請求項１記載の
ＰＮ符号生成装置。 - 【請求項４】 上記排他的論理和手段は、各ＰＮ符号に
ついて上記複数のフリップフロップの出力のうち最終段
のフリップフロップを基準として生成多項式の係数が
“１”の項に準じたフリップフロップの出力を入力する
ように構成されることを特徴とする請求項１記載のＰＮ
符号生成装置。 - 【請求項５】 上記選択手段は、各ＰＮ符号について上
記複数のフリップフロップのうち最終段のフリップフロ
ップを基準として生成多項式の係数が“１”の項に準じ
たフリップフロップの出力と上記排他的論理和手段のう
ちでＰＮ符号を生成する排他的論理和手段の出力を入力
とし、上記フリップフロップの後段のフリップフロップ
に対して出力するように構成されることを特徴とする請
求項１記載のＰＮ符号生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8232380A JPH1079648A (ja) | 1996-09-02 | 1996-09-02 | Ｐｎ符号生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8232380A JPH1079648A (ja) | 1996-09-02 | 1996-09-02 | Ｐｎ符号生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079648A true JPH1079648A (ja) | 1998-03-24 |
Family
ID=16938332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8232380A Pending JPH1079648A (ja) | 1996-09-02 | 1996-09-02 | Ｐｎ符号生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1079648A (ja) |
-
1996
- 1996-09-02 JP JP8232380A patent/JPH1079648A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5566099A (en) | Pseudorandom number generator | |
| JP3274668B2 (ja) | 演算処理装置及び演算処理方法 | |
| JPH05127934A (ja) | 周期的冗長チエツク符号生成の方法および装置 | |
| JP2005100085A (ja) | 演算装置、および、暗号・復号演算装置 | |
| JP2803601B2 (ja) | 有限体元の反転回路 | |
| JPH07154214A (ja) | ディジタル信号処理回路 | |
| JPH11251970A (ja) | 連結されたコードを用いて周波数ホッピングシーケンスを生成する方法ならびにそのための無線装置および無線通信システム | |
| JP5119417B2 (ja) | 擬似乱数生成装置 | |
| JPH11143686A (ja) | 部分積生成回路 | |
| JPH1079648A (ja) | Ｐｎ符号生成装置 | |
| JP3851906B2 (ja) | パルス生成回路 | |
| US6138133A (en) | Circuit for calculating the inverse of an arbitrary element of a finite field | |
| JPH10308720A (ja) | Ｍ系列を任意にシフトする回路 | |
| JPH09130214A (ja) | Ｐｎ符号生成回路 | |
| JPH06230991A (ja) | 有限体での任意元素の逆数算出方法及び装置 | |
| JP2007129618A (ja) | ガロア体のα乗算回路および演算回路 | |
| JPH0637737A (ja) | Ｃｒｃ演算回路 | |
| JP3914626B2 (ja) | Ｐｎ符号発生回路 | |
| JP4410842B2 (ja) | 演算装置 | |
| JP2968629B2 (ja) | 最大周期系列符号生成回路 | |
| JP3618554B2 (ja) | 符号発生方法および符号発生装置 | |
| KR100197529B1 (ko) | 패스 트랜지스터 멀티플렉서를 이용한 데이타 압축회로 | |
| JP2833885B2 (ja) | Ｐｎ符号生成回路 | |
| KR100193512B1 (ko) | 반도체장치의 계수회로 | |
| JPH1168551A (ja) | デコーダ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991214 |