JPH09130214A - Ｐｎ符号生成回路 - Google Patents
Ｐｎ符号生成回路Info
- Publication number
- JPH09130214A JPH09130214A JP7284743A JP28474395A JPH09130214A JP H09130214 A JPH09130214 A JP H09130214A JP 7284743 A JP7284743 A JP 7284743A JP 28474395 A JP28474395 A JP 28474395A JP H09130214 A JPH09130214 A JP H09130214A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- stage
- output
- pseudo
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
Abstract
(57)【要約】
【課題】 同一のクロック源によって異なる生成多項式
で表される複数種類のＰＮ符号を生成する場合に回路規
模の縮小及び消費電力の低減を図る。 【解決手段】 ＰＮ−ｋ段符号を生成する場合、ＰＮ切
替信号１０１に応じてｍ段シフトレジスタ１内のＰＮ−
ｋ段符号の生成に関与する（ｋ−ｌ）段シフトレジスタ
２及びｌ段シフトレジスタ３フリップフロップのみが動
作し、ＰＮ−ｋ段符号の生成に関与しない（ｍ−ｎ−
ｋ）段シフトレジスタ４及びｎ段シフトレジスタ５のフ
リップフロップは動作を停止する。選択回路６，７はＰ
Ｎ切替信号１０１に応じてｌ段シフトレジスタ３の出
力、（ｋ−ｌ）段シフトレジスタ２の出力を夫々選択す
る。排他的論理和回路８は選択回路６，７各々の出力の
排他的論理和演算を行い、その演算結果をｍ段シフトレ
ジスタ１の初段のフリップフロップに出力する。
で表される複数種類のＰＮ符号を生成する場合に回路規
模の縮小及び消費電力の低減を図る。 【解決手段】 ＰＮ−ｋ段符号を生成する場合、ＰＮ切
替信号１０１に応じてｍ段シフトレジスタ１内のＰＮ−
ｋ段符号の生成に関与する（ｋ−ｌ）段シフトレジスタ
２及びｌ段シフトレジスタ３フリップフロップのみが動
作し、ＰＮ−ｋ段符号の生成に関与しない（ｍ−ｎ−
ｋ）段シフトレジスタ４及びｎ段シフトレジスタ５のフ
リップフロップは動作を停止する。選択回路６，７はＰ
Ｎ切替信号１０１に応じてｌ段シフトレジスタ３の出
力、（ｋ−ｌ）段シフトレジスタ２の出力を夫々選択す
る。排他的論理和回路８は選択回路６，７各々の出力の
排他的論理和演算を行い、その演算結果をｍ段シフトレ
ジスタ１の初段のフリップフロップに出力する。
Description
【０００１】
【発明の属する技術分野】本発明はＰＮ符号生成回路に
関し、特に通信機器の伝送路試験信号等に用いられかつ
異なる生成多項式で表される複数種類のＰＮ（Ｐｓｅｕ
ｄｏ Ｎｏｉｓｅｐａｔｔｅｒｎ）符号を同一クロック
源で生成するＰＮ符号生成回路に関する。
関し、特に通信機器の伝送路試験信号等に用いられかつ
異なる生成多項式で表される複数種類のＰＮ（Ｐｓｅｕ
ｄｏ Ｎｏｉｓｅｐａｔｔｅｒｎ）符号を同一クロック
源で生成するＰＮ符号生成回路に関する。
【０００２】
【従来の技術】従来、この種のＰＮ符号生成回路におい
ては、各種ＰＮ符号毎に、各種ＰＮ符号の生成多項式に
準じた所定段数のシフトレジスタと排他的論理和回路と
が縦属接続されて構成されており、各種ＰＮ符号を夫々
独立に生成している。
ては、各種ＰＮ符号毎に、各種ＰＮ符号の生成多項式に
準じた所定段数のシフトレジスタと排他的論理和回路と
が縦属接続されて構成されており、各種ＰＮ符号を夫々
独立に生成している。
【０００３】すなわち、図２に示すように、生成多項式
がＸm ＋Ｘn ＋１で表されるＰＮ−ｍ段符号を生成する
回路は（ｍ−ｎ）段シフトレジスタ１２及びｎ段シフト
レジスタ１３を縦属接続してなるｍ段シフトレジスタ１
１と、（ｍ−ｎ）段シフトレジスタ１２の出力２１１及
びｍ段シフトレジスタ１１の出力２１２（ＰＮ−ｍ段符
号）の排他的論理和演算を行って内部疑似符号２１３を
出力する排他的論理和回路１４とから構成されている。
がＸm ＋Ｘn ＋１で表されるＰＮ−ｍ段符号を生成する
回路は（ｍ−ｎ）段シフトレジスタ１２及びｎ段シフト
レジスタ１３を縦属接続してなるｍ段シフトレジスタ１
１と、（ｍ−ｎ）段シフトレジスタ１２の出力２１１及
びｍ段シフトレジスタ１１の出力２１２（ＰＮ−ｍ段符
号）の排他的論理和演算を行って内部疑似符号２１３を
出力する排他的論理和回路１４とから構成されている。
【０００４】また、生成多項式がＸK ＋Ｘl ＋１で表さ
れるＰＮ−ｋ段符号を生成する回路は（ｋ−ｌ）段シフ
トレジスタ１６及びｌ段シフトレジスタ１７を縦属接続
してなるｋ段シフトレジスタ１５と、（ｋ−ｌ）段シフ
トレジスタ１６の出力２１４及びｋ段シフトレジスタ１
５の出力２１５（ＰＮ−ｋ段符号）の排他的論理和演算
を行って内部疑似符号２１６を出力する排他的論理和回
路１８とから構成されている。ここで、ｋ，ｌ，ｍ，ｎ
は夫々ｍ＞ｋ，ｍ＞ｎ，ｋ＞ｌ，ｍ＞（ｋ＋ｎ）を満足
する自然数である。
れるＰＮ−ｋ段符号を生成する回路は（ｋ−ｌ）段シフ
トレジスタ１６及びｌ段シフトレジスタ１７を縦属接続
してなるｋ段シフトレジスタ１５と、（ｋ−ｌ）段シフ
トレジスタ１６の出力２１４及びｋ段シフトレジスタ１
５の出力２１５（ＰＮ−ｋ段符号）の排他的論理和演算
を行って内部疑似符号２１６を出力する排他的論理和回
路１８とから構成されている。ここで、ｋ，ｌ，ｍ，ｎ
は夫々ｍ＞ｋ，ｍ＞ｎ，ｋ＞ｌ，ｍ＞（ｋ＋ｎ）を満足
する自然数である。
【０００５】これらの回路を並列に構成しかつこれらの
回路に同一のクロック信号２０１を供給することで、Ｐ
Ｎ−ｍ段符号及びＰＮ−ｋ段符号を夫々独立に生成する
ようになっている。
回路に同一のクロック信号２０１を供給することで、Ｐ
Ｎ−ｍ段符号及びＰＮ−ｋ段符号を夫々独立に生成する
ようになっている。
【０００６】
【発明が解決しようとする課題】上述した従来のＰＮ符
号生成回路では、同一のクロック源によって異なる生成
多項式で表される複数種類のＰＮ符号を生成する場合、
各種ＰＮ符号の生成多項式に準じた所定段数のシフトレ
ジスタと排他的論理和回路とを縦属接続してなる生成回
路を各種ＰＮ符号毎に設けなければならない。
号生成回路では、同一のクロック源によって異なる生成
多項式で表される複数種類のＰＮ符号を生成する場合、
各種ＰＮ符号の生成多項式に準じた所定段数のシフトレ
ジスタと排他的論理和回路とを縦属接続してなる生成回
路を各種ＰＮ符号毎に設けなければならない。
【０００７】そのため、生成するＰＮ符号の種類が多い
場合、あるいは生成するＰＮ符号の段数が大きい場合に
はシフトレジスタ内のフリップフロップ数が増大し、Ｐ
Ｎ符号生成回路の回路規模及び消費電力が増大してしま
う。
場合、あるいは生成するＰＮ符号の段数が大きい場合に
はシフトレジスタ内のフリップフロップ数が増大し、Ｐ
Ｎ符号生成回路の回路規模及び消費電力が増大してしま
う。
【０００８】そこで、本発明の目的は上記の問題点を解
消し、同一のクロック源によって異なる生成多項式で表
される複数種類のＰＮ符号を生成する場合に回路規模及
び消費電力を従来よりも低減することができるＰＮ符号
生成回路を提供することにある。
消し、同一のクロック源によって異なる生成多項式で表
される複数種類のＰＮ符号を生成する場合に回路規模及
び消費電力を従来よりも低減することができるＰＮ符号
生成回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明による第１のＰＮ
符号生成回路は、各々異なる生成多項式で表される複数
種類の疑似ランダムパターンを同一クロック信号を基に
生成するＰＮ符号生成回路であって、前記複数種類の疑
似ランダムパターンのうちの生成多項式の次数が最高で
ある疑似ランダムパターンを生成するためのｍ個のフリ
ップフロップからなるシフトレジスタと、前記ｍ個のフ
リップフロップの中で前記生成多項式の係数が“１”の
項に準じかつ互いに対応する複数のフリップフロップの
出力の一つを外部指示に応じて選択する複数の選択手段
と、前記複数の選択手段各々の出力の排他的論理和演算
を行ってその演算結果を前記シフトレジスタの先頭段に
入力する排他的論理和回路とを備えている。
符号生成回路は、各々異なる生成多項式で表される複数
種類の疑似ランダムパターンを同一クロック信号を基に
生成するＰＮ符号生成回路であって、前記複数種類の疑
似ランダムパターンのうちの生成多項式の次数が最高で
ある疑似ランダムパターンを生成するためのｍ個のフリ
ップフロップからなるシフトレジスタと、前記ｍ個のフ
リップフロップの中で前記生成多項式の係数が“１”の
項に準じかつ互いに対応する複数のフリップフロップの
出力の一つを外部指示に応じて選択する複数の選択手段
と、前記複数の選択手段各々の出力の排他的論理和演算
を行ってその演算結果を前記シフトレジスタの先頭段に
入力する排他的論理和回路とを備えている。
【００１０】本発明による第２のＰＮ符号生成回路は、
上記の構成において、前記ｍ個のフリップフロップのう
ち前記複数種類の疑似ランダムパターン各々の生成に関
与しないフリップフロップの動作を停止するよう構成し
ている。
上記の構成において、前記ｍ個のフリップフロップのう
ち前記複数種類の疑似ランダムパターン各々の生成に関
与しないフリップフロップの動作を停止するよう構成し
ている。
【００１１】本発明による第３のＰＮ符号生成回路は、
各々異なる生成多項式で表される複数種類の疑似ランダ
ムパターンを同一クロック信号を基に生成するＰＮ符号
生成回路であって、前記複数種類の疑似ランダムパター
ンのうちの生成多項式の次数が最高である疑似ランダム
パターンを生成するためのシフトレジスタと、前記シフ
トレジスタの最終段の出力と前記シフトレジスタ内の予
め設定された所定段数のレジスタ群の最終段の出力との
うち一方を選択する第１の選択手段と、前記シフトレジ
スタの予め設定された段数の出力と前記レジスタ群の予
め設定された段数の出力とのうち一方を選択する第２の
選択手段と、前記第１及び第２の選択手段各々の出力の
排他的論理和演算を行ってその演算結果を前記シフトレ
ジスタの先頭段に帰還する排他的論理和回路とを備えて
いる。
各々異なる生成多項式で表される複数種類の疑似ランダ
ムパターンを同一クロック信号を基に生成するＰＮ符号
生成回路であって、前記複数種類の疑似ランダムパター
ンのうちの生成多項式の次数が最高である疑似ランダム
パターンを生成するためのシフトレジスタと、前記シフ
トレジスタの最終段の出力と前記シフトレジスタ内の予
め設定された所定段数のレジスタ群の最終段の出力との
うち一方を選択する第１の選択手段と、前記シフトレジ
スタの予め設定された段数の出力と前記レジスタ群の予
め設定された段数の出力とのうち一方を選択する第２の
選択手段と、前記第１及び第２の選択手段各々の出力の
排他的論理和演算を行ってその演算結果を前記シフトレ
ジスタの先頭段に帰還する排他的論理和回路とを備えて
いる。
【００１２】本発明による第４のＰＮ符号生成回路は、
上記の構成において、前記第１の選択手段で前記レジス
タ群の最終段の出力が選択されかつ前記第２の選択手段
で前記レジスタ群の予め設定された段数の出力が選択さ
れる時に前記シフトレジスタの前記レジスタ群以外のレ
ジスタ群におけるシフト動作を停止するよう構成してい
る。
上記の構成において、前記第１の選択手段で前記レジス
タ群の最終段の出力が選択されかつ前記第２の選択手段
で前記レジスタ群の予め設定された段数の出力が選択さ
れる時に前記シフトレジスタの前記レジスタ群以外のレ
ジスタ群におけるシフト動作を停止するよう構成してい
る。
【００１３】本発明による第５のＰＮ符号生成回路は、
各々異なる生成多項式で表される複数種類の疑似ランダ
ムパターンを同一クロック信号を基に生成するＰＮ符号
生成回路であって、前記複数種類の疑似ランダムパター
ンのうちの生成多項式の次数が最高である疑似ランダム
パターンを生成するためのｍ段（ｍは正の整数）のシフ
トレジスタと、前記シフトレジスタの最終段の出力と前
記シフトレジスタ内の予め設定されたｋ段（ｋは正の整
数、ｍ＞ｋ）のレジスタ群の最終段の出力とのうち一方
を選択する第１の選択手段と、前記シフトレジスタの予
め設定された段数の出力と前記レジスタ群の予め設定さ
れた段数の出力とのうち一方を選択する第２の選択手段
と、前記第１及び第２の選択手段各々の出力の排他的論
理和演算を行ってその演算結果を前記シフトレジスタの
先頭段に帰還する排他的論理和回路とを備えている。
各々異なる生成多項式で表される複数種類の疑似ランダ
ムパターンを同一クロック信号を基に生成するＰＮ符号
生成回路であって、前記複数種類の疑似ランダムパター
ンのうちの生成多項式の次数が最高である疑似ランダム
パターンを生成するためのｍ段（ｍは正の整数）のシフ
トレジスタと、前記シフトレジスタの最終段の出力と前
記シフトレジスタ内の予め設定されたｋ段（ｋは正の整
数、ｍ＞ｋ）のレジスタ群の最終段の出力とのうち一方
を選択する第１の選択手段と、前記シフトレジスタの予
め設定された段数の出力と前記レジスタ群の予め設定さ
れた段数の出力とのうち一方を選択する第２の選択手段
と、前記第１及び第２の選択手段各々の出力の排他的論
理和演算を行ってその演算結果を前記シフトレジスタの
先頭段に帰還する排他的論理和回路とを備えている。
【００１４】本発明による第６のＰＮ符号生成回路は、
上記の構成において、前記第１の選択手段で前記ｋ段の
レジスタ群の最終段の出力が選択されかつ前記第２の選
択手段で前記ｋ段のレジスタ群の予め設定された段数の
出力が選択される時に前記シフトレジスタのｍ−ｋ段の
レジスタ群におけるシフト動作を停止するよう構成して
いる。
上記の構成において、前記第１の選択手段で前記ｋ段の
レジスタ群の最終段の出力が選択されかつ前記第２の選
択手段で前記ｋ段のレジスタ群の予め設定された段数の
出力が選択される時に前記シフトレジスタのｍ−ｋ段の
レジスタ群におけるシフト動作を停止するよう構成して
いる。
【００１５】
【発明の実施の形態】まず、本発明の作用について以下
に述べる。
に述べる。
【００１６】ｍ段シフトレジスタのｍ個のフリップフロ
ップ出力の内生成するＰＮ符号の生成多項式の係数が
“１”の項に準じたフリップフロップ出力を入力し、Ｐ
Ｎ切替信号にしたがって入力のうちの１つを内部疑似符
号として選択して排他的論理和回路に出力する選択回路
を設ける。これによって、ｍ段シフトレジスタのフリッ
プフロップ数を生成する最高段数のＰＮ符号を単独で生
成する場合と同数にすることができる。
ップ出力の内生成するＰＮ符号の生成多項式の係数が
“１”の項に準じたフリップフロップ出力を入力し、Ｐ
Ｎ切替信号にしたがって入力のうちの１つを内部疑似符
号として選択して排他的論理和回路に出力する選択回路
を設ける。これによって、ｍ段シフトレジスタのフリッ
プフロップ数を生成する最高段数のＰＮ符号を単独で生
成する場合と同数にすることができる。
【００１７】また、ｍ段シフトレジスタでは生成するＰ
Ｎ符号に関与しないフリップフロップの動作をＰＮ切替
信号により停止させることによって、複数種類のＰＮ符
号を同一クロック信号で生成する場合に、従来のＰＮ符
号生成回路に比べて回路規模を縮小し、消費電力を低減
することができる。すなわち、生成するＰＮ符号の種類
が多い場合や生成するＰＮ符号の段数が大きい場合に
は、上述した回路規模の縮小及び消費電力の低減の効果
が顕著なものとなる。
Ｎ符号に関与しないフリップフロップの動作をＰＮ切替
信号により停止させることによって、複数種類のＰＮ符
号を同一クロック信号で生成する場合に、従来のＰＮ符
号生成回路に比べて回路規模を縮小し、消費電力を低減
することができる。すなわち、生成するＰＮ符号の種類
が多い場合や生成するＰＮ符号の段数が大きい場合に
は、上述した回路規模の縮小及び消費電力の低減の効果
が顕著なものとなる。
【００１８】次に、本発明の一実施例について図面を参
照して説明する。図１は本発明の一実施例の構成を示す
ブロック図である。図においては、生成多項式がＸm ＋
Ｘn＋１で表されるＰＮ−ｍ段符号と、生成多項式がＸ
K ＋Ｘl ＋１で表されるＰＮ−ｋ段符号とを生成する回
路の構成例を示している。ここで、ｋ，ｌ，ｍ，ｎは夫
々ｍ＞ｋ，ｍ＞ｎ，ｋ＞ｌ，ｍ＞（ｋ＋ｎ）を満足する
自然数である。
照して説明する。図１は本発明の一実施例の構成を示す
ブロック図である。図においては、生成多項式がＸm ＋
Ｘn＋１で表されるＰＮ−ｍ段符号と、生成多項式がＸ
K ＋Ｘl ＋１で表されるＰＮ−ｋ段符号とを生成する回
路の構成例を示している。ここで、ｋ，ｌ，ｍ，ｎは夫
々ｍ＞ｋ，ｍ＞ｎ，ｋ＞ｌ，ｍ＞（ｋ＋ｎ）を満足する
自然数である。
【００１９】すなわち、ＰＮ符号生成回路はＰＮ−ｋ段
符号を生成するための（ｋ−ｌ）段シフトレジスタ２及
びｌ段シフトレジスタ３と、ＰＮ−ｍ段符号を生成する
ための（ｍ−ｎ−ｋ）段シフトレジスタ４及びｎ段シフ
トレジスタ５とを夫々縦属接続するｍ段シフトレジスタ
１と、選択回路６，７と、排他的論理和回路８とから構
成されている。
符号を生成するための（ｋ−ｌ）段シフトレジスタ２及
びｌ段シフトレジスタ３と、ＰＮ−ｍ段符号を生成する
ための（ｍ−ｎ−ｋ）段シフトレジスタ４及びｎ段シフ
トレジスタ５とを夫々縦属接続するｍ段シフトレジスタ
１と、選択回路６，７と、排他的論理和回路８とから構
成されている。
【００２０】尚、ｍ段シフトレジスタ１内の（ｋ−ｌ）
段シフトレジスタ２と、ｌ段シフトレジスタ３と、（ｍ
−ｎ−ｋ）段シフトレジスタ４と、ｎ段シフトレジスタ
５とには夫々同一のクロック信号１０２が供給されてい
る。また、（ｍ−ｎ−ｋ）段シフトレジスタ４の最終段
のフリップフロップからの出力は（ｋ−ｌ）段シフトレ
ジスタ２とｌ段シフトレジスタ３と（ｍ−ｎ−ｋ）段シ
フトレジスタ４とを経由したものとなるので、（ｍ−
ｎ）段シフトレジスタの出力となる。
段シフトレジスタ２と、ｌ段シフトレジスタ３と、（ｍ
−ｎ−ｋ）段シフトレジスタ４と、ｎ段シフトレジスタ
５とには夫々同一のクロック信号１０２が供給されてい
る。また、（ｍ−ｎ−ｋ）段シフトレジスタ４の最終段
のフリップフロップからの出力は（ｋ−ｌ）段シフトレ
ジスタ２とｌ段シフトレジスタ３と（ｍ−ｎ−ｋ）段シ
フトレジスタ４とを経由したものとなるので、（ｍ−
ｎ）段シフトレジスタの出力となる。
【００２１】選択回路６はｌ段シフトレジスタ３の出力
である内部疑似符号（ＰＮ−ｋ段符号）１１２と、ｎ段
シフトレジスタ５の出力である内部疑似符号（ＰＮ−ｍ
段符号）１１４とのうち一方をＰＮ切替信号１０１に応
じて選択し、その信号を内部疑似符号１１５として排他
的論理和回路８に出力する。
である内部疑似符号（ＰＮ−ｋ段符号）１１２と、ｎ段
シフトレジスタ５の出力である内部疑似符号（ＰＮ−ｍ
段符号）１１４とのうち一方をＰＮ切替信号１０１に応
じて選択し、その信号を内部疑似符号１１５として排他
的論理和回路８に出力する。
【００２２】選択回路７は（ｋ−ｌ）段シフトレジスタ
２の出力である内部疑似符号１１１と、（ｍ−ｎ−ｋ）
段シフトレジスタ４の出力である内部疑似符号１１３と
のうち一方をＰＮ切替信号１０１に応じて選択し、その
信号を内部疑似符号１１６として排他的論理和回路８に
出力する。
２の出力である内部疑似符号１１１と、（ｍ−ｎ−ｋ）
段シフトレジスタ４の出力である内部疑似符号１１３と
のうち一方をＰＮ切替信号１０１に応じて選択し、その
信号を内部疑似符号１１６として排他的論理和回路８に
出力する。
【００２３】排他的論理和回路８は選択回路６からの内
部疑似符号１１５と、選択回路７からの内部疑似符号１
１６との排他的論理和演算を行い、その演算出力である
内部疑似符号１１７をｍ段シフトレジスタ１の初段のフ
リップフロップに出力する。
部疑似符号１１５と、選択回路７からの内部疑似符号１
１６との排他的論理和演算を行い、その演算出力である
内部疑似符号１１７をｍ段シフトレジスタ１の初段のフ
リップフロップに出力する。
【００２４】この図１を用いて本発明の一実施例による
ＰＮ−ｋ段符号を生成する際の動作と、ＰＮ−ｍ段符号
を生成する際の動作とについて夫々説明する。
ＰＮ−ｋ段符号を生成する際の動作と、ＰＮ−ｍ段符号
を生成する際の動作とについて夫々説明する。
【００２５】まず、ＰＮ−ｍ段符号を生成する場合、ｍ
段シフトレジスタ１内の全てのフリップフロップはＰＮ
切替信号１０１に応じて動作し、選択回路６はＰＮ切替
信号１０１に応じてｎ段シフトレジスタ５の出力である
内部疑似符号１１４を選択し、その信号を内部疑似符号
１１５として排他的論理和回路８に出力する。
段シフトレジスタ１内の全てのフリップフロップはＰＮ
切替信号１０１に応じて動作し、選択回路６はＰＮ切替
信号１０１に応じてｎ段シフトレジスタ５の出力である
内部疑似符号１１４を選択し、その信号を内部疑似符号
１１５として排他的論理和回路８に出力する。
【００２６】また、選択回路７はＰＮ切替信号１０１に
応じて（ｍ−ｎ−ｋ）段シフトレジスタ４の出力である
内部疑似符号１１３を選択し、その信号を内部疑似符号
１１６として排他的論理和回路８に出力する。
応じて（ｍ−ｎ−ｋ）段シフトレジスタ４の出力である
内部疑似符号１１３を選択し、その信号を内部疑似符号
１１６として排他的論理和回路８に出力する。
【００２７】排他的論理和回路８は選択回路６からの内
部疑似符号１１５と、選択回路７からの内部疑似符号１
１６との排他的論理和演算を行い、その演算出力である
内部疑似符号１１７をｍ段シフトレジスタ１の初段のフ
リップフロップに出力する。よって、ｍ段シフトレジス
タ１の最終段のフリップフロップからの内部疑似符号１
１４がＰＮ−ｍ段符号として出力される。
部疑似符号１１５と、選択回路７からの内部疑似符号１
１６との排他的論理和演算を行い、その演算出力である
内部疑似符号１１７をｍ段シフトレジスタ１の初段のフ
リップフロップに出力する。よって、ｍ段シフトレジス
タ１の最終段のフリップフロップからの内部疑似符号１
１４がＰＮ−ｍ段符号として出力される。
【００２８】一方、ＰＮ−ｋ段符号を生成する場合、ｍ
段シフトレジスタ１内の全てのフリップフロップのうち
のＰＮ−ｋ段符号の生成に関与するフリップフロップの
みがＰＮ切替信号１０１に応じて動作し、ＰＮ−ｋ段符
号の生成に関与しないフリップフロップ、つまり（ｍ−
ｎ−ｋ）段シフトレジスタ４及びｎ段シフトレジスタ５
のフリップフロップはＰＮ切替信号１０１に応じて動作
を停止する。
段シフトレジスタ１内の全てのフリップフロップのうち
のＰＮ−ｋ段符号の生成に関与するフリップフロップの
みがＰＮ切替信号１０１に応じて動作し、ＰＮ−ｋ段符
号の生成に関与しないフリップフロップ、つまり（ｍ−
ｎ−ｋ）段シフトレジスタ４及びｎ段シフトレジスタ５
のフリップフロップはＰＮ切替信号１０１に応じて動作
を停止する。
【００２９】選択回路６はＰＮ切替信号１０１に応じて
ｌ段シフトレジスタ３の出力である内部疑似符号１１２
を選択し、その信号を内部疑似符号１１５として排他的
論理和回路８に出力する。
ｌ段シフトレジスタ３の出力である内部疑似符号１１２
を選択し、その信号を内部疑似符号１１５として排他的
論理和回路８に出力する。
【００３０】また、選択回路７はＰＮ切替信号１０１に
応じて（ｋ−ｌ）段シフトレジスタ２の出力である内部
疑似符号１１１を選択し、その信号を内部疑似符号１１
６として排他的論理和回路８に出力する。
応じて（ｋ−ｌ）段シフトレジスタ２の出力である内部
疑似符号１１１を選択し、その信号を内部疑似符号１１
６として排他的論理和回路８に出力する。
【００３１】排他的論理和回路８は選択回路６からの内
部疑似符号１１５と、選択回路７からの内部疑似符号１
１６との排他的論理和演算を行い、その演算出力である
内部疑似符号１１７をｍ段シフトレジスタ１の初段のフ
リップフロップに出力する。よって、ｌ段シフトレジス
タ３の最終段のフリップフロップからの内部疑似符号１
１２がＰＮ−ｋ段符号として出力される。
部疑似符号１１５と、選択回路７からの内部疑似符号１
１６との排他的論理和演算を行い、その演算出力である
内部疑似符号１１７をｍ段シフトレジスタ１の初段のフ
リップフロップに出力する。よって、ｌ段シフトレジス
タ３の最終段のフリップフロップからの内部疑似符号１
１２がＰＮ−ｋ段符号として出力される。
【００３２】上述した説明では生成するＰＮ符号の種類
をＰＮ−ｍ段符号及びＰＮ−ｋ段符号の２種類としてい
るが、生成するＰＮ符号の種類の数は適宜数とすればよ
い。また、ｍ段シフトレジスタ１を（ｋ−ｌ）段シフト
レジスタ２とｌ段シフトレジスタ３と（ｍ−ｎ−ｋ）段
シフトレジスタ４とｎ段シフトレジスタ５とに分割して
いるが、生成するＰＮ符号の生成多項式の係数が“１”
である項の次数に準じて、生成多項式の次数が最高のも
のに対応する段数のシフトレジスタを分割すればよい。
をＰＮ−ｍ段符号及びＰＮ−ｋ段符号の２種類としてい
るが、生成するＰＮ符号の種類の数は適宜数とすればよ
い。また、ｍ段シフトレジスタ１を（ｋ−ｌ）段シフト
レジスタ２とｌ段シフトレジスタ３と（ｍ−ｎ−ｋ）段
シフトレジスタ４とｎ段シフトレジスタ５とに分割して
いるが、生成するＰＮ符号の生成多項式の係数が“１”
である項の次数に準じて、生成多項式の次数が最高のも
のに対応する段数のシフトレジスタを分割すればよい。
【００３３】このように、ｍ段シフトレジスタ１のｍ個
のフリップフロップ出力のうち生成するＰＮ符号の生成
多項式の係数が“１”の項に準じたフリップフロップ出
力を入力し、ＰＮ切替信号１０１にしたがって入力のう
ちの１つを内部疑似符号として選択して排他的論理和回
路８に出力する選択回路６，７を有しているので、ｍ段
シフトレジスタ１のフリップフロップ数を生成する最高
段数のＰＮ符号を単独で生成する場合と同数にすること
ができる。
のフリップフロップ出力のうち生成するＰＮ符号の生成
多項式の係数が“１”の項に準じたフリップフロップ出
力を入力し、ＰＮ切替信号１０１にしたがって入力のう
ちの１つを内部疑似符号として選択して排他的論理和回
路８に出力する選択回路６，７を有しているので、ｍ段
シフトレジスタ１のフリップフロップ数を生成する最高
段数のＰＮ符号を単独で生成する場合と同数にすること
ができる。
【００３４】また、ｍ段シフトレジスタ１では生成する
ＰＮ符号に関与しないフリップフロップの動作をＰＮ切
替信号１０１により停止させることによって、複数種類
のＰＮ符号を同一クロック信号１０２で生成する場合
に、従来のＰＮ符号生成回路に比べて回路規模を縮小
し、消費電力を低減することができる。すなわち、生成
するＰＮ符号の種類が多い場合や生成するＰＮ符号の段
数が大きい場合には、上述した回路規模の縮小及び消費
電力の低減の効果が顕著なものとなる。
ＰＮ符号に関与しないフリップフロップの動作をＰＮ切
替信号１０１により停止させることによって、複数種類
のＰＮ符号を同一クロック信号１０２で生成する場合
に、従来のＰＮ符号生成回路に比べて回路規模を縮小
し、消費電力を低減することができる。すなわち、生成
するＰＮ符号の種類が多い場合や生成するＰＮ符号の段
数が大きい場合には、上述した回路規模の縮小及び消費
電力の低減の効果が顕著なものとなる。
【００３５】
【発明の効果】以上説明したように本発明によれば、各
々異なる生成多項式で表される複数種類の疑似ランダム
パターンを同一クロック信号を基に生成するＰＮ符号生
成回路において、複数種類の疑似ランダムパターンのう
ちで生成多項式の次数が最高である疑似ランダムパター
ンを生成するためのｍ個のフリップフロップからなるシ
フトレジスタと、それらｍ個のフリップフロップの中で
生成多項式の係数が“１”の項に準じかつ互いに対応す
る複数のフリップフロップの出力の一つを外部指示に応
じて選択する複数の選択手段と、複数の選択手段各々の
出力の排他的論理和演算を行ってその演算結果をシフト
レジスタの先頭段に入力する排他的論理和回路とを有す
ることによって、同一のクロック源によって異なる生成
多項式で表される複数種類のＰＮ符号を生成する場合に
回路規模の縮小及び消費電力の低減を図ることができる
という効果がある。
々異なる生成多項式で表される複数種類の疑似ランダム
パターンを同一クロック信号を基に生成するＰＮ符号生
成回路において、複数種類の疑似ランダムパターンのう
ちで生成多項式の次数が最高である疑似ランダムパター
ンを生成するためのｍ個のフリップフロップからなるシ
フトレジスタと、それらｍ個のフリップフロップの中で
生成多項式の係数が“１”の項に準じかつ互いに対応す
る複数のフリップフロップの出力の一つを外部指示に応
じて選択する複数の選択手段と、複数の選択手段各々の
出力の排他的論理和演算を行ってその演算結果をシフト
レジスタの先頭段に入力する排他的論理和回路とを有す
ることによって、同一のクロック源によって異なる生成
多項式で表される複数種類のＰＮ符号を生成する場合に
回路規模の縮小及び消費電力の低減を図ることができる
という効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】従来例の構成を示すブロック図である。
１ ｍ段シフトレジスタ ２ （ｋ−ｌ）段シフトレジスタ ３ ｌ段シフトレジスタ ４ （ｍ−ｎ−ｋ）段シフトレジスタ ５ ｎ段シフトレジスタ ６，７ 選択回路 ８ 排他的論理和回路 １０１ ＰＮ切替信号 １０２ クロック信号
Claims (6)
- 【請求項１】 各々異なる生成多項式で表される複数種
類の疑似ランダムパターンを同一クロック信号を基に生
成するＰＮ符号生成回路であって、 前記複数種類の疑似ランダムパターンのうちの生成多項
式の次数が最高である疑似ランダムパターンを生成する
ためのｍ個のフリップフロップからなるシフトレジスタ
と、 前記ｍ個のフリップフロップの中で前記生成多項式の係
数が“１”の項に準じかつ互いに対応する複数のフリッ
プフロップの出力の一つを外部指示に応じて選択する複
数の選択手段と、 前記複数の選択手段各々の出力の排他的論理和演算を行
ってその演算結果を前記シフトレジスタの先頭段に入力
する排他的論理和回路とを有することを特徴とするＰＮ
符号生成回路。 - 【請求項２】 前記ｍ個のフリップフロップのうち前記
複数種類の疑似ランダムパターン各々の生成に関与しな
いフリップフロップの動作を停止するよう構成したこと
を特徴とする請求項１記載のＰＮ符号生成回路。 - 【請求項３】 各々異なる生成多項式で表される複数種
類の疑似ランダムパターンを同一クロック信号を基に生
成するＰＮ符号生成回路であって、前記複数種類の疑似
ランダムパターンのうちの生成多項式の次数が最高であ
る疑似ランダムパターンを生成するためのシフトレジス
タと、前記シフトレジスタの最終段の出力と前記シフト
レジスタ内の予め設定された所定段数のレジスタ群の最
終段の出力とのうち一方を選択する第１の選択手段と、
前記シフトレジスタの予め設定された段数の出力と前記
レジスタ群の予め設定された段数の出力とのうち一方を
選択する第２の選択手段と、前記第１及び第２の選択手
段各々の出力の排他的論理和演算を行ってその演算結果
を前記シフトレジスタの先頭段に帰還する排他的論理和
回路とを有することを特徴とするＰＮ符号生成回路。 - 【請求項４】 前記第１の選択手段で前記レジスタ群の
最終段の出力が選択されかつ前記第２の選択手段で前記
レジスタ群の予め設定された段数の出力が選択される時
に前記シフトレジスタの前記レジスタ群以外のレジスタ
群におけるシフト動作を停止するよう構成したことを特
徴とする請求項３記載のＰＮ符号生成回路。 - 【請求項５】 各々異なる生成多項式で表される複数種
類の疑似ランダムパターンを同一クロック信号を基に生
成するＰＮ符号生成回路であって、前記複数種類の疑似
ランダムパターンのうちの生成多項式の次数が最高であ
る疑似ランダムパターンを生成するためのｍ段（ｍは正
の整数）のシフトレジスタと、前記シフトレジスタの最
終段の出力と前記シフトレジスタ内の予め設定されたｋ
段（ｋは正の整数、ｍ＞ｋ）のレジスタ群の最終段の出
力とのうち一方を選択する第１の選択手段と、前記シフ
トレジスタの予め設定された段数の出力と前記レジスタ
群の予め設定された段数の出力とのうち一方を選択する
第２の選択手段と、前記第１及び第２の選択手段各々の
出力の排他的論理和演算を行ってその演算結果を前記シ
フトレジスタの先頭段に帰還する排他的論理和回路とを
有することを特徴とするＰＮ符号生成回路。 - 【請求項６】 前記第１の選択手段で前記ｋ段のレジス
タ群の最終段の出力が選択されかつ前記第２の選択手段
で前記ｋ段のレジスタ群の予め設定された段数の出力が
選択される時に前記シフトレジスタのｍ−ｋ段のレジス
タ群におけるシフト動作を停止するよう構成したことを
特徴とする請求項５記載のＰＮ符号生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7284743A JPH09130214A (ja) | 1995-11-01 | 1995-11-01 | Ｐｎ符号生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7284743A JPH09130214A (ja) | 1995-11-01 | 1995-11-01 | Ｐｎ符号生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09130214A true JPH09130214A (ja) | 1997-05-16 |
Family
ID=17682429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7284743A Pending JPH09130214A (ja) | 1995-11-01 | 1995-11-01 | Ｐｎ符号生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09130214A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009533705A (ja) * | 2006-04-10 | 2009-09-17 | フランス テレコム ソシエテ アノニム | 擬似ランダムストリングを生成するための方法及びデバイス |
| JP2010045583A (ja) * | 2008-08-12 | 2010-02-25 | Oki Electric Ind Co Ltd | 伝送路試験回路 |
-
1995
- 1995-11-01 JP JP7284743A patent/JPH09130214A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009533705A (ja) * | 2006-04-10 | 2009-09-17 | フランス テレコム ソシエテ アノニム | 擬似ランダムストリングを生成するための方法及びデバイス |
| JP2010045583A (ja) * | 2008-08-12 | 2010-02-25 | Oki Electric Ind Co Ltd | 伝送路試験回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1242859B1 (en) | Method for synthesizing linear finite state machines | |
| CA1265252A (en) | Circuit combining functions of cyclic redundancy check code and pseudo-random number generators | |
| US5258936A (en) | Method and apparatus for generating pseudo-random numbers | |
| Kim et al. | A carry-free 54b/spl times/54b multiplier using equivalent bit conversion algorithm | |
| JPH0682528A (ja) | 制御可能な重み付き２進シーケンスを発生するための回路 | |
| JP3274668B2 (ja) | 演算処理装置及び演算処理方法 | |
| US5574673A (en) | Parallel architecture for generating pseudo-random sequences | |
| JPH09130214A (ja) | Ｐｎ符号生成回路 | |
| US9116764B2 (en) | Balanced pseudo-random binary sequence generator | |
| JP3851906B2 (ja) | パルス生成回路 | |
| KR20160105654A (ko) | 신호 조합 회로 및 이를 이용한 디지털-아날로그 변환 회로 | |
| US10776079B2 (en) | True random number generation device and generation method thereof | |
| EP1564927A1 (en) | Random number generation device | |
| JPH1079648A (ja) | Ｐｎ符号生成装置 | |
| US5321641A (en) | Pseudo random pattern generation circuit | |
| KR20000023351A (ko) | 복수의 클록신호를 이용한 난수발생방법 및 장치 | |
| CN110928524B (zh) | 伪随机信号发生器 | |
| US20060067380A1 (en) | Device and method for generating a pseudorandom sequence of numbers | |
| JPH04292018A (ja) | 可変ｃｒｃ発生回路 | |
| JP3618554B2 (ja) | 符号発生方法および符号発生装置 | |
| JPH04223526A (ja) | リニアフィードバックシフトレジスタ | |
| KR0147327B1 (ko) | 무상관 자기 합산 난수 발생 장치 | |
| JP2968629B2 (ja) | 最大周期系列符号生成回路 | |
| JPH1146132A (ja) | 符号生成回路 | |
| JP3364777B2 (ja) | Ｐｎパターン発生装置 |