JPH1079519A - 半導体のマイクロマシニング方法 - Google Patents

半導体のマイクロマシニング方法

Info

Publication number
JPH1079519A
JPH1079519A JP8232136A JP23213696A JPH1079519A JP H1079519 A JPH1079519 A JP H1079519A JP 8232136 A JP8232136 A JP 8232136A JP 23213696 A JP23213696 A JP 23213696A JP H1079519 A JPH1079519 A JP H1079519A
Authority
JP
Japan
Prior art keywords
etching
plane
wafer
silicon
narrow gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8232136A
Other languages
English (en)
Other versions
JP3567052B2 (ja
Inventor
Hiroshi Otani
浩 大谷
Masahiro Tsugai
政広 番
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23213696A priority Critical patent/JP3567052B2/ja
Priority to US08/806,150 priority patent/US5980762A/en
Priority to KR1019970008101A priority patent/KR100238999B1/ko
Publication of JPH1079519A publication Critical patent/JPH1079519A/ja
Application granted granted Critical
Publication of JP3567052B2 publication Critical patent/JP3567052B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0228Inertial sensors
    • B81B2201/0235Accelerometers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0133Wet etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/0142Processes for controlling etch progression not provided for in B81C2201/0136 - B81C2201/014

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】シリコン(110)ウエハをKOH溶液による
異方性ウエットエッチングにあたり、狭ギャップ部が比
較的広いギャップ部とが支障なく同時に貫通エッチング
することができる方法を提供すること。 【解決手段】シリコン(110)ウエハに(111)面
で対向するギャップ部が幅10μm以下の狭ギャップ部
とそれより広いギャップ部を異方性エッチングにより形
成するにあたり、エッチング溶液としてKOH濃度35
%以下のエッチング溶液を用い、上記(111)面で対
向するギャップ部が幅10μm以下の狭ギャップ部とそ
れより広いギャップ部を同時に貫通エッチングすること
を特徴とする半導体のマイクロマシニング方法にある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体のマイクロ
マシニング方法、特に加速度センサーのように内部電極
部が狭ギャップ部と比較的広いギャップ部を有し、その
ギャップを貫通エッチングで素子構造の劣化なく実施す
ることができるシリコン(110)ウエハの異方性エッ
チング方法に関する。
【0002】
【従来の技術】近年、半導体のバルクマイクロマシニン
グやサーフェスマイクロマシニングを利用した加速度セ
ンサの技術開発が活発化している。自動車のインテリジ
ェント化に伴って、姿勢制御、ブレーキ制御やエアバッ
グシステム向けに加速度センサの大幅な需要増加が見込
まれ、半導体ベースのマイクロマシニング技術により、
小型で低コストなセンサを大量に生産可能になりつつあ
るからである。中でも、容量検出型の加速度センサは、
センサ構造が比較的単純で、温度依存性が少なく、セン
サの自己診断が静電力によって簡単に行えるという利点
もあり、数多くの研究開発が行われている、特に最近の
傾向としては、サーフェスマイクロマシニングによるセ
ンサの構造体と検出回路ICを一体で形成したモノリシ
ック型加速度センサの研究が活発化している。そこで、
本発明者らは、比較的要素技術の整ったバルクマイクロ
マシニング技術を利用し、シリコン(110)ウエハの
異方性エッチング特性により、図1に示すガラス層10
−シリコンウエハ層20−ガラス層30の三層構造で内
部電極が完全密封された容量型加速度センサを試作しよ
うとした。即ち、シリコンウエハ層20には可動電極2
1と、その両側に位置する固定電極22、23と、可動
電極21を支持する梁24と、アンカー部25、25
と、エレメントを封止構造とするための補助支持部27
とから構成され、可動電極21の矢印方向の変位を図示
しない信号検出回路を介して検出し、可動電極の変位に
比例した電圧出力が得られるようになっている。このセ
ンサーの試作では、内部電極部を形成する(110)面
シリコンウエハをKOH溶液により異方性ウエットエッ
チングを行うが、(110)面に垂直なエッチング溝の
壁面となる(111)面のエッチングレートが(11
0)面のそれに比較して約1/100以下と小さいた
め、この特性を利用すると、(111)面で対向するハ
イアスペクトな狭ギャップ電極を比較的容易に形成する
ことが可能である。この種方法として特開昭53−30
81号および特開平7−201806号に示す異方性エ
ッチングが提案されている。
【0003】
【発明が解決しようとする課題】しかしながら、加速度
センサー1においては、図2に示すように、シリコンウ
エハの表面である(110)面に異方性エッチングによ
り狭ギャップ溝とそれより広い開口部を作成する場合、
通常(111)面方位のエッチングレートが他の面方位
に比較して低いため、溝の底面の(110)面と、それ
に直角な4つの(111)壁面と、(110)面に対し
35.3度の角度をもった2つの斜面の計7つの面が現
れるが、KOHエッチング液の濃度によっては(31
1)面なるハイインデックスな面が現れ、このエッチン
グレートがウエハの貫通エッチングを行う場合及び狭ギ
ャップの溝部形成にとって支障となることが見い出され
た。そこで、本発明はシリコン(110)ウエハをKO
H溶液による異方性ウエットエッチングにあたり、狭ギ
ャップ部が比較的広いギャップ部とが支障なく貫通エッ
チングすることができる方法を提供することを目的とす
る。
【0004】
【課題を解決するための手段】本発明は シリコン(1
10)ウエハに(111)面で対向するギャップ部が幅
10μm以下の狭ギャップ部とそれより広いギャップ部
を異方性エッチングにより形成するにあたり、エッチン
グ溶液としてKOH濃度35重量%以下のエッチング溶
液を用い、上記シリコン(110)ウエハに対し、R
(311)をR(110)に対して、 R(311)≦R(110)Cosθ (1) (ただし、R(110)は(110)面のエッチングレ
ート、R(311)は(311)面のエッチングレー
ト、θは(110)面と(311)面とで構成する角
度)に設定する工程と、上記(111)面で対向するギ
ャップ部が幅10μm以下の狭ギャップ部とそれより広
いギャップ部を同時に貫通エッチングする工程とからな
ることを特徴とする半導体のマイクロマシニング方法に
ある。
【0005】本発明によれば、上記シリコン(110)
ウエハがガラス層−シリコンウエハ層−ガラス層の三層
スタック構造をなす容量検出型加速度センサーの内部電
極部であり、電極間が幅5μm以下、アスペクト比20
以上の狭ギャップ部で区分される領域を有する加速度セ
ンサーの製造に適するものである。特に狭ギャップ領域
のエッチングレート改善に、表面張力低減を目的として
従来のエッチング液に添加される界面活性剤を所定量添
加し、超音波付加によるエッチングを行うのが好まし
い。
【0006】
【発明の実施の形態】シリコン(110)ウエハをKO
H溶液による異方性ウエットエッチングにあたり、各種
KOH濃度におけるエッチング状態を観察した。すなわ
ち、シリコン(110)ウエハをマイクロマシニングす
るにあたり、KOHの濃度を30重量%〜45重量%ま
で変化させたときに、それぞれの濃度における、(11
0)面ウエハのエッチング状態を狭いギャップ部(10
μm幅)とギャップが非常に大きい場合(開口部)につ
いて、ウエハ断面側から観察した結果、図2に示す結果
が得られた。図2(a)〜(e)はKOH濃度:30重量%、
35重量%、37.5重量%、40重量%、45重量%
におけるシリコンウエハの狭ギャップ部と開口部のエッ
チング形態を示す断面図である。すなわち、 (1)KOH濃度が30重量%では狭ギャップ部と開口
部(広いギャップ部)とはほぼ同一の速度で(110)
面のエッチングが進行していることが分かる(図2(a)
参照)。 (2)しかし、35重量%では、(311)面が発生し
始める(図2(b)参照)。 (3)KOH濃度が35重量%を越える場合、即ち、3
7.5重量%および40重量%、45重量%では狭ギャ
ップな領域は、(311)面のエッチングレートで、溝
の深さが規定される(図2(c)〜(e)参照)。 (4)開口部では(311)面が生じるが、溝の深さは
(110)面のエッチングレートで規定されることがわ
かった(図2(c)〜(e)参照)。
【0007】エッチング時間と深さ寸法の測定により、
(110)面および(311)面のエッチングレートを
算出し、KOH濃度に対して整理し、図示すると、図3
に示す通りである。(110)面でのエッチングレート
R(110)はいずれのKOH濃度においても(31
1)面でのエッチングレートR(311)を上回ってい
るが、濃度が低くなるにつれてエッチングレートは近づ
くことになる。したがって、(311)面が生じる限界
は、次の通りである。 R(311)≦R(110)Cosθ (1) ただし、θ:(110)面と(311)面とで構成する
角度(26.6°)で、等式が成り立つKOH濃度は、
KOH30重量%と35重量%の間に位置する。
【0008】以上の事実から、図1における狭ギャップ
部及び補助支持部と固定電極間の比較的広いギャップ部
(開口部)の貫通エッチングにおいて、(311)面と
(110)面のエッチングレートの差に起因した貫通時
間の大幅な違いは、KOH約35重量%以下を使用する
ことによって防止することが可能となる。その結果、貫
通時間の違いに起因したサイドエッチングにより素子構
造の劣化を最低限に押さえることが可能となる。
【0009】なお、KOH濃度35重量%以下のエッチ
ング溶液を用いることにより、貫通時間の違いに起因し
たサイドエッチングにより素子構造の劣化を最低限に押
さえることができるが、25重量%未満ではエッチング
レートにばらつきが生じ、精度良いエッチングが不可能
となる。したがって、上記エッチング溶液のKOH濃度
が25〜35重量%とするのがよく、60℃のエッチン
グ溶液温度では30重量%前後が最も好ましい。
【0010】以下、本発明の実施の形態について、図面
を参照しながら説明する。図1に示す容量検出型加速度
センサを図4に示す工程で製造する。この加速度センサ
1はガラス層10−シリコンウエハ層20−ガラス層3
0の三層スタック構造で、図1(a)に示される通り、
中間に位置するシリコンウエハ20は内部電極部として
形成され、可動電極(質量体)21と、その両サイドに
位置する固定電極22、23、上記質量体を指示する梁
24、24とそれに連続するアンカー部25、これらの
エレメントを封止構造とするための補助指示部26から
構成され、加速度検出は図中矢印で示すウエハ面内方向
の一軸となっている。なお、27は電極パッドである。
【0011】まず、ここではデバイスウエハ20として
p型(110)デバイスウエハを用い、面内の(11
1)方向をKOHによるエッチングを施して0.1度の
角度精度で測定しておく。次に、熱酸化を施し(図4
a)、表面にSiO2膜20aを形成する。裏面酸化膜
20aをパターニング後、KOHエッチング溶液にて、
異方性エッチングを行い、中央の広い溝20bとその両
側の狭い溝20cとを形成し、狭い再度熱酸化を行う
(図4b参照)。
【0012】そして、デバイスウエハ20とガラス層
(パイレクスガラス製)10とを陽極接合する。その
後、スパッタリングとリフトオフ法にて電極パッド27
を形成し、センサ構造体形成のための酸化膜パターニン
グをRIE(Reactive Ion etching)にて行う(図4c
参照)。
【0013】次に、30重量%KOHエッチング溶液に
て異方性エッチングを行う(図4d参照)。このとき、
最小の初期電極ギャップは2μmであるため、狭ギャッ
プ領域のエッチングレート改善に、表面張力低減を目的
として界面活性剤を添加し、超音波付加によるエッチン
グを行う。得られる狭ギャップは幅5μm以下、アスペ
クト比20以上でほぼ25であった。
【0014】この段階で加速度センサの構造が完成す
る。その後、酸化膜をBHF(Buffered Hydro Fluorid
e)にて除去し、質量体がリリースされる。一方、セン
サエレメントの検出部密閉用に、上部パイレックスガラ
ス30を用意し、可動電極21に対応する領域に凹部3
1を、電極パッド27に対応する領域に貫通穴32を超
音波加工により設ける。その後、この上部パイレックス
ガラス30とデバイスウエハ20はアライメントされ、
陽極接合される(図4e参照)。
【0015】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、シリコン(110)ウエハに対し異方性エッチ
ングにより、狭ギャップ部と広いギャップ部(開口部)と
を同時に貫通エッチングすることができるので、(31
1)面と(110)面のエッチングレートの差に起因し
た貫通時間の大幅な違いに起因したサイドエッチングを
防止し、素子構造の劣化を最低限に押えて半導体のマイ
クロマシニングが可能となる。
【0016】特に、好ましい具体例によれば、幅10μm
以下、好ましくは5μm以下で、ハイアスペクト比、好
ましくはアスペクト比20以上の狭ギャップとそれより
広いギャップの開口部を同時に貫通エッチングすること
ができるので、狭ギャップと広いギャップの開口部を有
する容量検出型加速度センサがマイクロマシニング技術
による製造が可能となる。また、エッチング溶液のKO
H濃度が25〜35重量%とすることにより、エッチン
グレートにばらつきが生じず、精度良い貫通エッチング
が可能となる。
【図面の簡単な説明】
【図1】 本発明を用いて製作した容量検出型加速度セ
ンサの構造を示し、(a)はその平面図、(b)はその
A−A線断面図である。
【図2】 本発明の狭ギャップ部と開口部のシリコン
(110)ウエハのKOH濃度(30〜45重量%)に
対するエッチング特性を示す断面図である。
【図3】 KOH濃度と各(110)面および(31
1)面のエッチングレートとの関係を示すグラフであ
る。
【図4】 本発明方法を用いた容量検出型加速度センサ
の製造工程図である。
【符号の説明】
1 加速度センサ 10、30 ガラス基板 20 内部電極部 GS 狭ギャップ部、 GL 開口部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成8年12月9日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 半導体のマイクロマシニング方法
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体のマイクロ
マシニング方法、特に加速度センサーのように内部電極
部が狭ギャップ部と比較的広いギャップ部を有し、その
ギャップを貫通エッチングで素子構造の劣化なく実施す
ることができるシリコン(110)ウエハの異方性エッ
チング方法に関する。
【0002】
【従来の技術】近年、半導体のバルクマイクロマシニン
グやサーフェスマイクロマシニングを利用した加速度セ
ンサの技術開発が活発化している。自動車のインテリジ
ェント化に伴って、姿勢制御、ブレーキ制御やエアバッ
グシステム向けに加速度センサの大幅な需要増加が見込
まれ、半導体ベースのマイクロマシニング技術により、
小型で低コストなセンサを大量に生産可能になりつつあ
るからである。中でも、容量検出型の加速度センサは、
センサ構造が比較的単純で、温度依存性が少なく、セン
サの自己診断が静電力によって簡単に行えるという利点
もあり、数多くの研究開発が行われている、特に最近の
傾向としては、サーフェスマイクロマシニングによるセ
ンサの構造体と検出回路ICを一体で形成したモノリシ
ック型加速度センサの研究が活発化している。そこで、
本発明者は、比較的要素技術の整ったバルクマイクロマ
シニング技術を利用し、シリコン(110)ウエハの異
方性エッチング特性により、図1に示すガラス層10−
シリコンウエハ層20−ガラス層30の三層構造で内部
電極が完全密封された容量型加速度センサ1を試作しよ
うとした。即ち、シリコンウエハ層20には可動電極2
1と、その両側に位置する固定電極22、23と、可動
電極21を支持する梁24と、アンカー部25、25
と、エレメントを封止構造とするための補助支持部26
とから構成され、可動電極21の矢印方向の変位を図示
しない信号検出回路を介して検出し、可動電極の変位に
比例した電圧出力が得られるようになっている。このセ
ンサーの試作では、内部電極部を形成する(110)面
シリコンウエハをKOH溶液により異方性ウエットエッ
チングを行うが、(110)面に垂直なエッチング溝の
壁面となる(111)面のエッチングレートが(11
0)面のそれに比較して約1/100以下と小さいた
め、この特性を利用すると、(111)面で対向するハ
イアスペクトな狭ギャップ電極を比較的容易に形成する
ことが可能である。この種方法として特開昭53−30
81号および特開平7−201806号に示す異方性エ
ッチングが提案されている。
【0003】
【発明が解決しようとする課題】しかしながら、加速度
センサー1においては、図2に示すように、シリコンウ
エハの表面である(110)面に異方性エッチングによ
り狭ギャップ部GSとそれより広い開口部GLを作成する
場合、通常(111)面方位のエッチングレートが他の
面方位に比較して低いため、狭ギャップ部GSの底面の
(110)面と、それに直角な(111)壁面と、(1
10)面に対し35.3度の角度をもった斜面が現れる
が、KOHエッチング液の濃度によっては(311)面
なるハイインデックスな面が現れ、このエッチングレー
トがウエハの貫通エッチングを行う場合及び狭ギャップ
部GSの溝部形成にとって支障となることが見い出され
た。そこで、本発明はシリコン(110)ウエハをKO
H溶液による異方性ウエットエッチングにあたり、狭ギ
ャップ部GSと比較的広いギャップ部である開口部GL
が支障なく貫通エッチングすることができる方法を提供
することを目的とする。
【0004】
【課題を解決するための手段】本発明は シリコン(1
10)ウエハに(111)面で対向するギャップ部が幅
10μm以下の狭ギャップ部とそれより広いギャップ部
を異方性エッチングにより形成するにあたり、エッチン
グ溶液としてKOH濃度35重量%以下のエッチング溶
液を用い、上記シリコン(110)ウエハに対し、R
(311)をR(110)に対して、 R(311)≦R(110)Cosθ (1) (ただし、R(110)は(110)面のエッチングレ
ート、R(311)は(311)面のエッチングレー
ト、θは(110)面と(311)面とで構成する角
度)に設定する工程と、上記(111)面で対向するギ
ャップ部が幅10μm以下の狭ギャップ部とそれより広
いギャップ部を同時に貫通エッチングする工程とからな
ることを特徴とする半導体のマイクロマシニング方法に
ある。また、この発明によれば、上記エッチング溶液の
KOH濃度が、約25〜35重量%であることを特徴と
する半導体のマイクロマシニング方法にある。
【0005】また、本発明によれば、上記シリコン(1
10)ウエハがガラス層−シリコンウエハ層−ガラス層
の三層スタック構造をなす容量検出型加速度センサーの
内部電極部であり、電極間が幅5μm以下、アスペクト
比20以上の狭ギャップ部で区分される領域を有する加
速度センサーの製造に適するものである。
【0006】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。シリコン(110)ウエハをKOH溶液に
よる異方性ウエットエッチングにあたり、各種KOH濃
度におけるエッチング状態を観察した。すなわち、シリ
コン(110)ウエハをマイクロマシニングするにあた
り、KOHの濃度を30重量%〜45重量%まで変化さ
せたときに、それぞれの濃度における、(110)面ウ
エハのエッチング状態を狭いギャップ部(10μm幅)
とギャップが非常に大きい場合(開口部)について、ウ
エハ断面側から観察した結果、図2に示す結果が得られ
た。図2(a)〜(e)はKOH濃度:30重量%、35重量
%、37.5重量%、40重量%、45重量%における
シリコンウエハの狭ギャップ部GSと開口部GLのエッチ
ング形態を示す断面図である。すなわち、 (1)KOH濃度が30重量%では狭ギャップ部GS
開口部GL(広いギャップ部)とはほぼ同一の速度で
(110)面のエッチングが進行していることが分かる
(図2(a)参照)。 (2)しかし、35重量%では、(311)面が発生し
始める(図2(b)参照)。 (3)KOH濃度が35重量%を越える場合、即ち、3
7.5重量%および40重量%、45重量%では狭ギャ
ップな領域は、(311)面のエッチングレートで、溝
の深さが規定される(図2(c)〜(e)参照)。 (4)開口部では(311)面が生じるが、溝の深さは
(110)面のエッチングレートで規定されることがわ
かった(図2(c)〜(e)参照)。
【0007】エッチング時間と深さ寸法の測定により、
(110)面および(311)面のエッチングレートを
算出し、KOH濃度に対して整理し、図示すると、図3
に示す通りである。(110)面でのエッチングレート
R(110)はいずれのKOH濃度においても(31
1)面でのエッチングレートR(311)を上回ってい
るが、濃度が低くなるにつれてエッチングレートは近づ
くことになる。したがって、(311)面が生じる限界
は、次の通りである。 R(311)≦R(110)Cosθ (1) ただし、θ:(110)面と(311)面とで構成する
角度(26.6°)で、等式が成り立つKOH濃度は、
KOH30重量%と35重量%の間に位置する。
【0008】以上の事実から、図1における狭ギャップ
部及び補助支持部と固定電極間の比較的広いギャップ部
(開口部)の貫通エッチングにおいて、(311)面と
(110)面のエッチングレートの差に起因した貫通時
間の大幅な違いは、KOH約35重量%以下を使用する
ことによって防止することが可能となる。その結果、貫
通時間の違いに起因したサイドエッチングにより素子構
造の劣化を最低限に押さえることが可能となる。
【0009】なお、KOH濃度35重量%以下のエッチ
ング溶液を用いることにより、貫通時間の違いに起因し
たサイドエッチングにより素子構造の劣化を最低限に押
さえることができるが、25重量%未満ではエッチング
レートにばらつきが生じ、精度良いエッチングが不可能
となる。したがって、上記エッチング溶液のKOH濃度
が25〜35重量%とするのがよく、60℃のエッチン
グ溶液温度では30重量%前後が最も好ましい。
【0010】次に、図1に示す容量検出型加速度センサ
を図4に示す工程で製造する。この加速度センサ1はガ
ラス層10−シリコンウエハ層20−ガラス層30の三
層スタック構造で、図1(a)に示される通り、中間に
位置するシリコンウエハ層20は内部電極部として形成
され、可動電極(質量体)21と、その両サイドに位置
する固定電極22、23、上記質量体を指示する梁2
4、24とそれに連続するアンカー部25、これらのエ
レメントを封止構造とするための補助指示部26から構
成され、加速度検出は図中矢印で示すウエハ面内方向の
一軸となっている。なお、27は電極パッドである。
【0011】まず、ここではデバイスウエハ層20とし
てp型(110)デバイスウエハを用い、面内の(11
1)方向をKOHによるエッチングを施して0.1度の
角度精度で測定しておく。次に、熱酸化を施し(図4
a)、表面にSiO2膜20aを形成する。裏面酸化膜
20aをパターニング後、KOHエッチング溶液にて、
異方性エッチングを行い、中央の広い溝20bとその両
側の狭い溝20cとを形成し、狭い再度熱酸化を行う
(図4b参照)。
【0012】そして、デバイスウエハ20層とガラス層
(パイレクスガラス製)10とを陽極接合する。その
後、スパッタリングとリフトオフ法にて電極パッド27
を形成し、センサ構造体形成のための酸化膜パターニン
グをRIE(Reactive Ion etching)にて行う(図4c
参照)。
【0013】次に、30重量%KOHエッチング溶液に
て異方性エッチングを行う(図4d参照)。このとき、
最小の初期電極ギャップは2μmであるため、狭ギャッ
プ領域のエッチングレート改善に、表面張力低減を目的
として界面活性剤を添加し、超音波付加によるエッチン
グを行う。得られる狭ギャップ部GSは幅5μm以下、ア
スペクト比20以上でほぼ25であった。
【0014】この段階で加速度センサの構造が完成す
る。その後、酸化膜をBHF(Buffered Hydro Fluorid
e)にて除去し、質量体がリリースされる。一方、セン
サエレメントの検出部密閉用に、上部パイレックスガラ
ス30を用意し、可動電極21に対応する領域に凹部3
1を、電極パッド27に対応する領域に貫通穴32を超
音波加工により設ける。その後、この上部パイレックス
ガラス30とデバイスウエハ20はアライメントされ、
陽極接合される(図4e参照)。
【0015】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、シリコン(110)ウエハに対し異方性エッチ
ングにより、狭ギャップ部と広いギャップ部(開口部)と
を同時に貫通エッチングすることができるので、(31
1)面と(110)面のエッチングレートの差に起因し
た貫通時間の大幅な違いに起因したサイドエッチングを
防止し、素子構造の劣化を最低限に押えて半導体のマイ
クロマシニングが可能となる。
【0016】特に、好ましい具体例によれば、幅10μm
以下、好ましくは5μm以下で、ハイアスペクト比、好
ましくはアスペクト比20以上の狭ギャップ部とそれよ
り広いギャップの開口部を同時に貫通エッチングするこ
とができるので、狭ギャップ部と広いギャップの開口部
を有する容量検出型加速度センサがマイクロマシニング
技術による製造が可能となる。また、エッチング溶液の
KOH濃度が25〜35重量%とすることにより、エッ
チングレートにばらつきが生じず、精度良い貫通エッチ
ングが可能となる。
【図面の簡単な説明】
【図1】 本発明を用いて製作した容量検出型加速度セ
ンサの構造を示し、(a)はその平面図、(b)はその
A−A線断面図である。
【図2】 本発明の狭ギャップ部と開口部のシリコン
(110)ウエハのKOH濃度(30〜45重量%)に
対するエッチング特性を示す断面図である。
【図3】 KOH濃度と各(110)面および(31
1)面のエッチングレートとの関係を示すグラフであ
る。
【図4】 本発明方法を用いた容量検出型加速度センサ
の製造工程図である。
【符号の説明】 1 加速度センサ、10,30 ガラス層、20 内部
電極部、GS 狭ギャップ部、GL 開口部。
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 シリコン(110)ウエハに(111)
    面で対向するギャップ部が幅10μm以下の狭ギャップ
    部とそれより広いギャップ部を異方性エッチングにより
    形成するにあたり、 エッチング溶液としてKOH濃度35%以下のエッチン
    グ溶液を用い、上記シリコン(110)ウエハに対し、
    R(311)をR(110)に対して、 R(311)≦R(110)Cosθ (1) (ただし、R(110)は(110)面のエッチングレ
    ート、R(311)は(311)面のエッチングレー
    ト、θは(110)面と(311)面とで構成する角
    度)に設定する工程と、 上記(111)面で対向するギャップ部が幅10μm以
    下の狭ギャップ部とそれより広いギャップ部を同時に貫
    通エッチングする工程とからなることを特徴とする半導
    体のマイクロマシニング方法。
  2. 【請求項2】 上記エッチング溶液のKOH濃度が約2
    5〜35重量%である請求項1記載の方法。
  3. 【請求項3】 上記シリコン(110)ウエハがガラス
    ーシリコンーガラスの三層スタック構造をなす容量検出
    型加速度センサーの内部電極部であり、電極間が幅5μ
    m以下、アスペクト比20以上の狭ギャップ部で区分さ
    れる領域を有する請求項1記載の方法。
JP23213696A 1996-09-02 1996-09-02 半導体のマイクロマシニング方法 Expired - Fee Related JP3567052B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP23213696A JP3567052B2 (ja) 1996-09-02 1996-09-02 半導体のマイクロマシニング方法
US08/806,150 US5980762A (en) 1996-09-02 1997-02-25 Method of micromachining a semiconductor
KR1019970008101A KR100238999B1 (ko) 1996-09-02 1997-03-11 반도체의 마이크로머시닝방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23213696A JP3567052B2 (ja) 1996-09-02 1996-09-02 半導体のマイクロマシニング方法

Publications (2)

Publication Number Publication Date
JPH1079519A true JPH1079519A (ja) 1998-03-24
JP3567052B2 JP3567052B2 (ja) 2004-09-15

Family

ID=16934565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23213696A Expired - Fee Related JP3567052B2 (ja) 1996-09-02 1996-09-02 半導体のマイクロマシニング方法

Country Status (3)

Country Link
US (1) US5980762A (ja)
JP (1) JP3567052B2 (ja)
KR (1) KR100238999B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030067847A (ko) * 2002-02-08 2003-08-19 조동일 갈륨아세나이드 반도체 미세구조물의 제조 방법
KR100438812B1 (ko) * 1997-09-29 2004-12-23 삼성전자주식회사 초미세소자제작을위한마이크로기계가공방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756247B1 (en) * 1998-01-15 2004-06-29 Timothy J. Davis Integrated large area microstructures and micromechanical devices
US7692179B2 (en) * 2004-07-09 2010-04-06 Hewlett-Packard Development Company, L.P. Nanowire device with (111) vertical sidewalls and method of fabrication
US7560039B2 (en) * 2004-09-10 2009-07-14 Lexmark International, Inc. Methods of deep reactive ion etching

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579057A (en) * 1969-08-18 1971-05-18 Rca Corp Method of making a semiconductor article and the article produced thereby
JPS533081A (en) * 1976-06-30 1978-01-12 Hitachi Ltd Integrated circuit wiring method
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
US4758368A (en) * 1986-07-21 1988-07-19 Motorola Inc. Method for etching silicon wafers using a potassium hydroxide and water etching solution
US5201987A (en) * 1990-06-04 1993-04-13 Xerox Corporation Fabricating method for silicon structures
DE4037202A1 (de) * 1990-11-22 1992-05-27 Asea Brown Boveri Verfahren zum herstellen von graeben in einem einkristallinen siliziumkoerper
US5096535A (en) * 1990-12-21 1992-03-17 Xerox Corporation Process for manufacturing segmented channel structures
US5589083A (en) * 1993-12-11 1996-12-31 Electronics And Telecommunications Research Institute Method of manufacturing microstructure by the anisotropic etching and bonding of substrates
JPH07191055A (ja) * 1993-12-27 1995-07-28 Hitachi Ltd 静電容量式加速度センサ
US5804090A (en) * 1995-03-20 1998-09-08 Nissan Motor Co., Ltd. Process for etching semiconductors using a hydrazine and metal hydroxide-containing etching solution
US5711891A (en) * 1995-09-20 1998-01-27 Lucent Technologies Inc. Wafer processing using thermal nitride etch mask
US5883012A (en) * 1995-12-21 1999-03-16 Motorola, Inc. Method of etching a trench into a semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438812B1 (ko) * 1997-09-29 2004-12-23 삼성전자주식회사 초미세소자제작을위한마이크로기계가공방법
KR20030067847A (ko) * 2002-02-08 2003-08-19 조동일 갈륨아세나이드 반도체 미세구조물의 제조 방법

Also Published As

Publication number Publication date
JP3567052B2 (ja) 2004-09-15
KR100238999B1 (ko) 2000-01-15
KR19980023966A (ko) 1998-07-06
US5980762A (en) 1999-11-09

Similar Documents

Publication Publication Date Title
US6105427A (en) Micro-mechanical semiconductor accelerometer
US6159761A (en) Method of manufacturing a force sensor having an electrode which changes resistance or electrostatic capacitance in response to force
JP3367113B2 (ja) 加速度センサ
US5576250A (en) Process for the production of accelerometers using silicon on insulator technology
JP3305516B2 (ja) 静電容量式加速度センサ及びその製造方法
US8384170B2 (en) Pressure sensor
JP3434944B2 (ja) 自己診断能力を備えた対称型プルーフ・マス加速度計とその製造方法
JP2575939B2 (ja) 半導体加速度センサ
US5172205A (en) Piezoresistive semiconductor device suitable for use in a pressure sensor
US6763719B2 (en) Acceleration sensor
CN109239400B (zh) 一体式石英双振梁加速度计及制备方法
CN109254170B (zh) 一体式石英双振梁加速度计及制备方法
JP2003172745A (ja) 半導体加速度センサ
JP3346379B2 (ja) 角速度センサおよびその製造方法
JP3191770B2 (ja) 半導体加速度センサ及びその製造方法
JPH1079519A (ja) 半導体のマイクロマシニング方法
JP3536817B2 (ja) 半導体力学量センサ及びその製造方法
JPH02309259A (ja) 半導体加速度センサ
JPH0554709B2 (ja)
CN1142438C (zh) 深沟侧壁扩散和电绝缘薄膜填充制造压阻加速度传感器及其制造方法
JP3021905B2 (ja) 半導体加速度センサの製造方法
JP3385759B2 (ja) 半導体ヨーレートセンサ及びその製造方法
JPH075192A (ja) 半導体加速度センサ及びその製造方法
JPH049770A (ja) 半導体感歪センサ
JP2001281264A (ja) 半導体力学量センサ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees