JPH1079331A - 露光方法及びその適用ウエハ - Google Patents

露光方法及びその適用ウエハ

Info

Publication number
JPH1079331A
JPH1079331A JP8232680A JP23268096A JPH1079331A JP H1079331 A JPH1079331 A JP H1079331A JP 8232680 A JP8232680 A JP 8232680A JP 23268096 A JP23268096 A JP 23268096A JP H1079331 A JPH1079331 A JP H1079331A
Authority
JP
Japan
Prior art keywords
chip
region
center
wafer
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8232680A
Other languages
English (en)
Inventor
Soichiro Tanaka
荘一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8232680A priority Critical patent/JPH1079331A/ja
Publication of JPH1079331A publication Critical patent/JPH1079331A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 レチクルの焦点合わせ条件をできるだけ一定
にして焦点合わせ作業の能率を向上させるように工夫し
た露光方法を提供する。 【解決手段】 本発明に係る縮小投影露光方法は、露光
に当たり、ウエハの一の方向に延在する第1のスクライ
ブ領域64と第1のスクライブ領域に直交する方向に延
在する第2のスクライブ領域66とが交差してなる重複
領域68の中心70の層構造と同じ層構造を、予めダミ
ーとして、ウエハの各チップ領域60のチップセンタ6
2に形成しておき、奇数個×奇数個行列のチップ領域配
列を有するレチクルを使用して露光する。別の方法は、
露光に当たり、チップ領域のチップセンタの層構造と同
じ層構造を、予めダミーとして、ウエハの一の方向に延
在する第1のスクライブ領域と第1のスクライブ領域に
直交する方向に延在する第2のスクライブ領域とが交差
してなる各重複領域の中心に形成しておき、偶数個×偶
数個行列のチップ領域配列を有するレチクルを使用して
露光する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フォトリソグラフ
ィ法によるパターニングの際の露光方法に関し、更に詳
細には、焦点合わせ作業を容易にし、作業の能率を向上
させ、焦点ずれを防止するように工夫した露光方法及び
その方法を適用するウエハに関するものである。
【0002】
【従来の技術】高集積化された半導体装置の製造に際
し、フォトリソグラフィ法によりレジストマスクを形成
する場合、縮小投影露光方式が多用されている。縮小投
影露光方式では、図3に示すように、レチクル12と呼
ばれるホトマスクのパターンを光学装置14でシリコン
ウエハW上に縮小投影する。各ショット毎にシリコンウ
エハ上を矢印方向に移動しながらステップ・アンド・リ
ピート方式で露光してゆく。図3に示すレチクルは、1
回のショットで2個×2個行列のチップ配列をカバーす
るように構成されている。
【0003】上述のように、ウエハの2個×2個のチッ
プ配列を1回のショットで露光する場合、レチクル12
は、図4に示すように、4つのチップ領域パターン16
A〜Dと、チップ領域パターン16A〜Dの周囲を取り
囲むスクライブ領域パターン18とから構成されてい
る。スクライブ領域パターン18は、集積回路の形成工
程を終了した後、ウエハを個々のダイに分割する際、ウ
エハの劈開性を利用してダイヤモンドカッタなどでウエ
ハの表面に引掻き傷を入れて分割する領域をウエハ上に
確保するためのパターンである。
【0004】レチクルを使用してウエハに縮小投影露光
する際には、レチクルの中心に対応するウエハ上の位置
(以下、ショットセンタと言う)で焦点合わせを行う必
要がある。例えば、ショットセンタがウエハのスクライ
ブ領域にある場合には、ウエハのスクライブ領域上に形
成された、例えば図5(a)に示すような層構造のレジ
スト膜38の表面で焦点合わせが行われる。一方、ショ
ットセンタがウエハのチップ領域にある場合には、例え
ば図5(b)に示すような層構造のレジスト膜38の表
面で焦点合わせを行う必要がある。なお、図5(a)に
示すスクライブ領域の層構造と図5(b)に示すチップ
領域の層構造とは、一つのウエハ上に連続して形成され
ており、図5(a)及び(b)で、22はシリコン基
板、24、26はSiO2 膜、28はポリシリコン層、
30は層間絶縁膜、32は第1Al配線層、34は層間
絶縁膜、36は第2Al配線層、38はレジスト膜であ
る。
【0005】
【発明が解決しようとする課題】ところで、レジスト膜
38の高さが、ウエハのスクライブ領域とチップ領域と
では異なるために、スクライブ領域上のレジスト膜38
で焦点合わせすると、実際に焦点があっていることが必
要なチップ領域では、露光焦点が、ずれてしまうので、
露光装置の露光焦点距離を調整する必要がある。しか
し、図6(a)に示すように、偶数個×偶数個のチップ
配列のレチクル40では、基本的に、ショットセンタ4
2がスクライブ領域44の中心に位置し、一方、図6
(b)に示すように、奇数個×奇数個のチップ配列のレ
チクル46では、基本的に、ショットセンタ48が中央
のチップ領域50の中心(以下、チップセンタと言う)
に位置する。特に、図5で説明したような多層配線構造
を備えた半導体装置の製造過程では、その差が顕著にな
り、例えば、図7に示すように、スクライブ領域とチッ
プ領域との高低差Hが、2〜3μm になり、露光焦点距
離の調整等を含む焦点合わせ条件が一定しない。
【0006】例えば、ASIC(Application Specific
Integrated Circuit)などの同一プロセスによる多品種
生産の半導体デバイスのフォトリソグラフィ工程では、
種々のパターンのレチクルを使用しているので、焦点合
わせやチップレベリングの焦点となるショットセンタの
ウエハ上での位置が、偶数個×偶数個のチップ配列のレ
チクルを使用する場合と、奇数個×奇数個のチップ配列
のレチクルを使用する場合とで、異なり、その度に露光
焦点距離の調節等の焦点合わせ条件を調整せざるを得な
かった。
【0007】焦点合わせ条件が一定しないと、焦点合わ
せ作業に長時間を要し、露光工程での生産性を向上させ
ることが難しい。また、焦点合わせ作業において、焦点
ずれが生じ、製品の歩留りの低下を招くこともあった。
そこで、本発明の目的は、レチクルの焦点合わせ条件を
できるだけ一定にして焦点合わせ作業の能率を向上させ
るように工夫した露光方法を提供し、更にはそのような
露光方法を可能とする層構造を備えたウエハを提供する
ことである。
【0008】
【課題を解決するための手段】本発明者は、奇数個×奇
数個のチップ配列を有するレチクルを使用する場合と、
偶数個×偶数個のチップ配列を有するレチクルを使用す
る場合との間で、焦点合わせ条件を同じにするには、両
者の場合のショットセンタでの高さを同じにすることに
より解決できることに着眼し、本発明を完成するに到っ
た。よって、上記目的を達成するために、本発明に係る
露光方法は、ウエハ上に縮小投影露光する露光方法にお
いて、露光に当たり、ウエハの一の方向に延在する第1
のスクライブ領域と第1のスクライブ領域に直交する方
向に延在する第2のスクライブ領域とが交差してなる重
複領域の中心の層構造と同じ層構造を、予めダミーとし
て、ウエハの各チップ領域のチップセンタに形成してお
き、奇数個×奇数個行列のチップ領域配列を有するレチ
クルを使用して露光することを特徴としている。
【0009】ここで、チップセンタと層構造をスクライ
ブ領域の重複領域の中心と同じ層構造にしているのは、
同じ高さにして、奇数個×奇数個行列のチップ領域配列
を有するレチクルと偶数個×偶数個行列のチップ領域配
列を有するレチクルの双方の焦点合わせ条件を同じにす
るためである。また、本発明の目的を達成するには、必
ずしも、全てのチップ領域のチップセンタの層構造をス
クライブ領域の重複領域の中心の層構造と同じにする必
要はなく、ショットセンタに相当するチップ領域のチッ
プセンタのみでも良い。しかし、本発明で、全てのチッ
プ領域のチップセンタとしているのは、ウエハ面内の層
構造を一様にして、層構造の形成過程での各工程の実
施、例えば成膜工程、加工工程などの実施を簡明で容易
にするためである。本発明方法を適用する際、ウエハ
は、一の方向に延在する第1のスクライブ領域と第1の
スクライブ領域に直交する方向に延在する第2のスクラ
イブ領域とが交差してなる重複領域の中心の層構造と同
じ層構造を、ダミーとして、各チップ領域のチップセン
タに備えている。ダミーの上面の面積は、焦点合わせが
できる面積で良く、またダミーの形成方法には制約はな
い。
【0010】逆に、偶数個×偶数個行列のチップ領域配
列を有するレチクルを使用する場合には、本発明に係る
別の露光方法は、ウエハ上に縮小投影露光する露光方法
において、露光に当たり、チップ領域のチップセンタの
層構造と同じ層構造を、予めダミーとして、ウエハの一
の方向に延在する第1のスクライブ領域と第1のスクラ
イブ領域に直交する方向に延在する第2のスクライブ領
域とが交差してなる各重複領域の中心に形成しておき、
偶数個×偶数個行列のチップ領域配列を有するレチクル
を使用して露光することを特徴としている。
【0011】ここで、スクライブ領域の重複領域の中心
の層構造をチップセンタと同じ層構造にしているのは、
同じ高さにして、偶数個×偶数個行列のチップ領域配列
を有するレチクルと奇数個×奇数個行列のチップ領域配
列を有するレチクルの双方の焦点合わせ条件を同じにす
るためである。また、本発明の目的を達成するには、必
ずしも、全ての重複領域の中心の層構造をチップセンタ
の層構造と同じにする必要はなく、ショットセンタに相
当する重複領域の中心のみでも良い。しかし、本発明
で、全ての重複領域の中心としているのは、ウエハ面内
の層構造を一様にして、層構造の形成過程での各工程の
実施、例えば成膜工程、加工工程などの実施を簡明で容
易にするためである。本発明方法を適用する際、ウエハ
は、一の方向に延在する第1のスクライブ領域と第1の
スクライブ領域に直交する方向に延在する第2のスクラ
イブ領域とが交差してなる各重複領域の中心に、チップ
領域のチップセンタの層構造と同じ層構造をダミーとし
て備えている。ダミーの上面の面積は、焦点合わせに必
要な面積で良く、またダミーの形成方法には制約はな
い。
【0012】
【発明の実施の形態】以下に、実施例を挙げ、添付図面
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。実施例1 本実施例は、図5(b)に示した第2のAl配線層36
のパターニングに、本発明方法を適用した実施例であっ
て、図6(b)に示すような奇数個×奇数個行列のチッ
プ領域配列を有するレチクル46を使用して、ウエハ上
に露光する。本実施例では、露光に当たり、図1に示す
ように、ウエハの各チップ領域60のチップセンタ62
に、ウエハの一の方向に延在する第1のスクライブ領域
64と第1のスクライブ領域64に直交する方向に延在
する第2のスクライブ領域66とが交差してなる重複領
域68の中心部70の層構造と同じ層構造をダミーとし
て予め形成する。中心部70の層構造は、例えば図5
(a)に示すような層構造である。これにより、ショッ
トセンタに相当するチップ領域60のチップセンタ62
が、図6(a)に示すような偶数個×偶数個行列のチッ
プ領域配列を有するレチクル40を使用して通常方式で
焦点合わせする場合の高さと同じになるので、焦点合わ
せ条件が奇数個×奇数個行列のチップ領域配列を有する
レチクルの場合と同じになり、焦点合わせ作業が簡明で
容易になる。
【0013】実施例2 本実施例は、図5(b)に示した第2のAl配線層36
のパターニングに、本発明方法を適用した実施例であっ
て、図6(a)に示すような偶数個×偶数個行列のチッ
プ領域配列を有するレチクル40を使用して、ウエハ上
に露光する。本実施例では、露光に当たり、図2に示す
ように、ウエハの一の方向に延在する第1のスクライブ
領域64と第1のスクライブ領域64に直交する方向に
延在する第2のスクライブ領域66とが交差してなる各
重複領域68の中心部70に、チップ領域60のチップ
センタ62の層構造と同じ層構造を予めダミーとして形
成する。チップ領域60のチップセンタ62の層構造
は、例えば図5(b)に示すような層構造である。これ
により、ショットセンタに相当する重複領域68の中心
部70が、図6(b)に示すような奇数個×奇数個行列
のチップ領域配列を有するレチクル46を使用して通常
方式で焦点合わせする場合の高さと同じになるので、焦
点合わせ条件が奇数個×奇数個行列のチップ領域配列を
有するレチクルの場合と同じになり、焦点合わせ作業が
簡明で容易になる。
【0014】
【発明の効果】本発明方法によれば、奇数個×奇数個行
列のチップ領域配列を有するレチクルを使用する場合
も、偶数個×偶数個行列のチップ領域配列を有するレチ
クルを使用する場合にも焦点合わせ条件が同じになるの
で、焦点合わせ作業が簡明で容易になる。本発明方法を
適用することにより、フォトリソグラフィ法の露光工程
でのフォーカスオフセット設定及びチップレベリング調
整が安定化し、チップ間のばらつきが無くなる。また、
焦点ずれが抑制されるので、コンタクトホールの開口不
良とか、デフォーカストラブルを防止できる。よって、
本発明方法を使用することにより、パターニング工程の
製品歩留りを向上させ、品質のばらつきを防止すること
ができ、またパターニング工程の生産性を向上させるこ
とができる。
【図面の簡単な説明】
【図1】本発明に係るパターニング方法を実施する際の
ウエハのパターン図である。
【図2】本発明に係る別のパターニング方法を実施する
際のウエハのパターン図である。
【図3】縮小投影露光方式を説明する模式図である。
【図4】2個×2個のチップ領域配列を有するレチクル
を説明する模式図である。
【図5】図5(a)及び(b)は、それぞれ、スクライ
ブ領域及びチップ領域の層構造の例を示す基板断面図で
ある。
【図6】図6(a)及び(b)は、それぞれ、偶数個×
偶数個行列のチップ領域配列を有するレチクル及び奇数
個×奇数個行列のチップ領域配列を有するレチクルの模
式的平面図である。
【図7】スクライブ領域とチップ領域との高低差を説明
する模式図である。
【符号の説明】
12……レチクル、14……光学装置、16……チップ
領域パターン、18……スクライブ領域パターン、22
……シリコン基板、24……SiO2 膜、26……Si
2 膜、28……ポリシリコン層、30……層間絶縁
膜、32……第1Al配線層、34……層間絶縁膜、3
6……第2Al配線層、38……レジスト膜、40……
偶数個×偶数個行列のチップ領域配列のレチクル、42
……ショットセンタ、44……スクライブ領域、46…
…レチクル、48……ショットセンタ、50……チップ
領域、60……ウエハの各チップ領域、62……チップ
センタ、64……第1のスクライブ領域、66……第2
のスクライブ領域、68……重複領域、70……中心
部。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ウエハ上に縮小投影露光する露光方法に
    おいて、 露光に当たり、ウエハの一の方向に延在する第1のスク
    ライブ領域と第1のスクライブ領域に直交する方向に延
    在する第2のスクライブ領域とが交差してなる重複領域
    の中心の層構造と同じ層構造を、予めダミーとして、ウ
    エハの各チップ領域のチップセンタに形成しておき、 奇数個×奇数個行列のチップ領域配列を有するレチクル
    を使用して露光することを特徴とする露光方法。
  2. 【請求項2】 ウエハ上に縮小投影露光する露光方法に
    おいて、 露光に当たり、チップ領域のチップセンタの層構造と同
    じ層構造を、予めダミーとして、ウエハの一の方向に延
    在する第1のスクライブ領域と第1のスクライブ領域に
    直交する方向に延在する第2のスクライブ領域とが交差
    してなる各重複領域の中心に形成しておき、 偶数個×偶数個行列のチップ領域配列を有するレチクル
    を使用して露光することを特徴とする露光方法。
  3. 【請求項3】 一の方向に延在する第1のスクライブ領
    域と第1のスクライブ領域に直交する方向に延在する第
    2のスクライブ領域とが交差してなる重複領域の中心の
    層構造と同じ層構造を、ダミーとして、各チップ領域の
    チップセンタに備えていることを特徴とするウエハ。
  4. 【請求項4】 一の方向に延在する第1のスクライブ領
    域と第1のスクライブ領域に直交する方向に延在する第
    2のスクライブ領域とが交差してなる各重複領域の中心
    に、チップ領域のチップセンタの層構造と同じ層構造を
    ダミーとして備えていることを特徴とするウエハ。
JP8232680A 1996-09-03 1996-09-03 露光方法及びその適用ウエハ Pending JPH1079331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8232680A JPH1079331A (ja) 1996-09-03 1996-09-03 露光方法及びその適用ウエハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8232680A JPH1079331A (ja) 1996-09-03 1996-09-03 露光方法及びその適用ウエハ

Publications (1)

Publication Number Publication Date
JPH1079331A true JPH1079331A (ja) 1998-03-24

Family

ID=16943117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8232680A Pending JPH1079331A (ja) 1996-09-03 1996-09-03 露光方法及びその適用ウエハ

Country Status (1)

Country Link
JP (1) JPH1079331A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006133278A (ja) * 2004-11-02 2006-05-25 Fujitsu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006133278A (ja) * 2004-11-02 2006-05-25 Fujitsu Ltd 半導体装置の製造方法
JP4679115B2 (ja) * 2004-11-02 2011-04-27 富士通セミコンダクター株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4336416B2 (ja) 半導体デバイスおよび位置合せの方法
JP2007072423A (ja) 二重露光用フォトマスク及びこれを用いた二重露光方法
JP2001044094A (ja) 重ね合わせ用マーク、重ね合わせ精度測定方法およびアライメント方法、並びに半導体装置
JP2001022051A (ja) レチクル及び半導体装置の製造方法
JP2000077319A (ja) デバイスおよびその構造部分の配置方法
US20030209812A1 (en) Method of aligning a wafer and masks
KR20000047483A (ko) 노광방법 및 그를 사용한 디바이스제조방법
JPH11191530A (ja) アライメントマーク装置
JP2007123342A (ja) 半導体装置の製造方法。
JPH1079331A (ja) 露光方法及びその適用ウエハ
KR100529619B1 (ko) 반도체 소자의 마스크 및 그 패턴 형성 방법
JP2002100557A (ja) 半導体装置の製造方法
JP3245556B2 (ja) ミックスアンドマッチ露光方法
US6893806B2 (en) Multiple purpose reticle layout for selective printing of test circuits
US5712063A (en) Phase shift mask comprising light shielding regions having a multiple box structure
JP2004086097A (ja) 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法
JP3434593B2 (ja) 半導体装置の製造方法
JP2693919B2 (ja) 半導体基板および半導体装置の製造方法
KR20050052103A (ko) 반도체소자의 노광방법
JPS6211780B2 (ja)
JPH10107209A (ja) 半導体装置及びその製造方法
JPH10288836A (ja) 半導体装置製造用フォトレチクル
JPH0675360A (ja) レチクル及びそれを用いた半導体装置の製造方法
JPS60170935A (ja) 集積回路用ホトマスク
JPH05173317A (ja) 半導体装置製造用レチクルおよびマスク