JP4336416B2 - 半導体デバイスおよび位置合せの方法 - Google Patents
半導体デバイスおよび位置合せの方法 Download PDFInfo
- Publication number
- JP4336416B2 JP4336416B2 JP12547099A JP12547099A JP4336416B2 JP 4336416 B2 JP4336416 B2 JP 4336416B2 JP 12547099 A JP12547099 A JP 12547099A JP 12547099 A JP12547099 A JP 12547099A JP 4336416 B2 JP4336416 B2 JP 4336416B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- alignment
- alignment mark
- region
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 238000000034 method Methods 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 description 19
- 238000001514 detection method Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/946—Step and repeat
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は半導体に関し、さらに詳しくは半導体ウエハ上で半導体ダイを位置合せすることに関する。
【０００２】
【従来の技術】
半導体デバイスは通常、半導体ウエハの上に形成されるダイのアレイとして製造される。デバイスは、予め定められたパターンに形成される材料の連続した層状に積層される。パターンは通常、ウエハをフォトレジストでコーティングし、かつフォトマスクの働きをするレチクルを通じて方向付けられる光路を励起することによって作られる。位置合せツールは、レチクル上に位置合せマークを配置し、以前の加工工程中にウエハ上に位置合せマークを形成することによって、ウエハとレチクルを位置合せするのに用いられる。このような位置合せマークはウエハ表面の領域を占め、半導体ダイの寸法を相当に大きくする可能性がある。ダイの寸法の増加を最小限に抑えるため、多くのシステムは、活性回路がない場合には、スクライブ・グリッド（scribe grid）などダイの不活性領域に、位置合せマークを置く。
【０００３】
現代の位置合せツールは、光センサによって位置合せマークを配置することにより、ウエハに対してフォトマスクを電子的に位置合せする。ウエハとフォトマスクの位置は、位置合せマークから決定され、ステッパ・モータおよびフィードバック信号によって、ウエハ・ステージの位置を制御することによって調整される。従来技術の位置合せツールは、複数の位置合せマークを使用して、検出および位置合せの解像度を向上させている。位置合せマークの複数のセットは、位置合せを向上させるが、広いダイ面積を占め、半導体デバイスの費用を増加させる。
【０００４】
【発明が解決しようとする課題】
このため、ダイの面積を低減でき、その結果、半導体デバイスの製造コストを低減できるシステムによって位置合せされる半導体デバイスに対する必要性が存在する。
【０００５】
【実施例】
図面において、同一の参照番号を付けている素子は同様の機能を有する。
【０００６】
図１は、ウエハ１０１の領域１０３上において、予め定められたパターンを露光するために、半導体ウエハ１０１のフォトレジスト被覆面１００を露光するステッパ位置合せツール１０を示す。予め定められたパターンは、領域１０３において電子構造を形成するのに用いられる材料層の形状を画定する。ツール１０は、ウエハ１０１の位置とレチクル１１１の位置を検出し、その位置を自動的に調整して、領域１０３をレチクル１１１に位置合せする。
【０００７】
光源１０５は、極紫外線波長またはその他の指定した波長における光波によって構成される光路１０７を作るために励起される。光路１０７は、図でレンズ１０９として示される集束系を通じて、予め定められたパターンで形成される透明領域および不透明領域を含むレチクル１１１に方向付けられる。このため、レチクル１１１は、フォトマスクの働きをして、光路１０７の一部分を遮断し、光路１１３として予め定められたパターンを伝送する。一つの実施例では、レチクル１１１は１個の半導体ダイの予め定められたパターンを含む。別の実施例では、レチクル１１１は、領域１０３において、半導体ダイのクラスタ（cluster）の予め定められたパターンを形成するための形状を含めることができる。小さな幾何学的特徴を正確に表現するためには、レチクル１１１のフィーチャー寸法は通常、ウエハ１０１上にプリントする寸法の４倍または５倍になる。
【０００８】
レチクル１１１は、予め定められたパターンを、以前の加工工程中にウエハ１０１上に形成されたパターンと位置合せするための位置合せマークとして機能する形状を含む領域１２１および１２３を含む。光路１１３の一部分は、光センサ１２５を通じて伝送され、領域１２１および１２３において位置合せマークの位置を検出する。光センサ１２５は、技術上周知のように、それぞれの形状および方向により、レチクル１１１上の他のパターンと、位置合せマークとを見分けるために構成される。光センサ１２５は、レチクル１１１の位置を示す検出信号をノード１４１において生じる。この検出信号は、位置合せ制御回路１５１のレチクル位置入力に入力される。
【０００９】
レンズ１２９は、光路１１３を集束させて、ウエハ１０１の領域１０３に焦点を結ぶ光路１１４を生じて、フォトレジスト・コーティングを予め定められたパターンで露光する。光センサ１３１は光センサ１２５と同様の働きをするが、表面１００の領域１０３からの反射光１４７を用いて、領域１０３において位置合せマークの位置を検出する。ノード１４５に代表的な検出信号が与えられ、位置合せ制御回路１５１のウエハ位置入力に入力される。
【００１０】
位置合せ制御回路１５１は、ノード１４１の検出信号において、センサ１２５から、レチクル１１１の位置に関する情報を受け取る。ウエハ１０１の領域１０３の位置に関する情報は、ノード１４５の検出信号において、センサ１３１から受け取られる。位置合せ制御回路１５１は、これらの検出信号を処理して、ノード１５３においてフィードバック信号を与えて、ステージ１５７の位置、そのためウエハ１０１の位置を調整するモータ１５５を駆動する。領域１０３内の位置合せマークが、レチクル１１１の位置合せマークと位置合せされるまで、調節が続く。多くの位置合せツールにおいて、レチクルとウエハ・ステージは別個のモータで駆動されて、ツール内の固定参照マークと位置合せされる。
【００１１】
領域１０３は、光源１０５を励起することによって、予め定められたパターンが単一露光で形成される半導体ダイを画定する。モータ１５５は、ステップ式制御入力１５９を有し、この入力は、ステージ１５７の位置を無段階式に変更して、同様のパターンによって、ウエハの他の領域を露光する。これらの領域はそれぞれ、光源１０５を励起する前に同じように位置合せされる。このため、各領域は独自の位置合せマークを含む。領域１０３および他の領域がそれぞれ１個の半導体ダイを含む場合には、ウエハ１０１上の各ダイは、別個の位置合せマークを含む。また、領域１０３は、半導体ダイのクラスタを含むことができる。このようなクラスタは、１度に露光されて、クラスタのすべてのダイの上に、予め定められたパターンをプリントするために、位置合せキーの１個のセットを含む。表面１００のすべての領域がプリントされると、その後の加工のためにウエハ１０１が除去される。
【００１２】
図２は、従来技術の位置合せマークを使用する半導体ウエハ２０１の一部分を示す。ウエハ２０１は、集積回路などの半導体デバイスで用いられる半導体ダイ２０３（点線のボックスで示す）を含む。半導体ダイ２０３は、回路機能を提供する電子部材を含む活性領域２０５，位置合せマーク２０９を含む第１位置合せ領域２０７，および位置合せマーク２１３を含む第２位置合せ領域２１１を含む。位置合せマーク２０９，２１３は、ウエハ２０１を位置合せするために、位置合せツール１０で検出され、Silicon Valley Groupが製造するMicrascan（登録商標） MSIIモデルのステッパ位置合せツールで使用されるものと同じである。
【００１３】
スクライブ・グリッド２１５は、ウエハ２０１上の隣接する半導体ダイから、半導体ダイ２０３を切り離す。ウエハの加工および試験が完了した時点で、スクライブ・グリッド２１５は、スクライビングまたは切断されて、後続のパッケージングのためにウエハ２０１のダイを単離する。位置合せ領域２０７および２１１が占めるウエハ面積を低減するために、位置合せ領域２０７および２１１は、スクライブ・グリッド２１５の中に含められる。このため、スクライブ・グリッド２１５が切断されて、ウエハ２０１のダイが単離される場合には、位置合せ領域２０７および２１１のすべてまたは一部が通常同時に切断される。
【００１４】
位置合せツール１０の動作に従って、位置合せマーク２０９および２１３の位置は、光センサ１３１によって検出され、代表的な検出信号が、図１のノード１４５に与えられる。位置合せされる層のレチクル上にある同様の位置合せマークは、光センサ１２５により検出されて、ノード１４１において検出信号を生じ、レチクル上の位置合せマークの位置を示す。ノード１４１および１４５の検出信号は、位置合せ制御回路１５１によって処理されて、制御信号を生じ、制御信号によりモータ１５５はステージ１５７を位置合せマーク２０９，２１３を、レチクル上の対応する位置合せマークと位置合せする方向で調整させる。
【００１５】
各位置合せマーク２０９は、半導体ダイ２０３の辺に対して約４５度、互いに９０度の角度をなす１対の形状によって構成される。同様に、位置合せマーク２１３はそれぞれ、半導体ダイ２０３の辺に対して４５度、互いに９０度の角度をなす１対の形状によって構成される。しかしながら、位置合せマーク２０９は、図２に示すように、位置合せマーク２１３とは異なる方向を有する。すなわち、位置合せマーク２０９は、活性領域２０５からある１つの方向に向かって交わって（taper）おり、一方、位置合せマーク２１３はこれとは反対方向に向かって交わっていて、位置合せマーク２０９および２１３は互いに鏡像関係となる。光センサ１３１は、異なる方向によって、位置合せマーク２０９と２１３とを識別する。正確な位置合せのためには、両方の方向を持つ、すなわち反対方向に交わっている位置合せマークが用いられる。
【００１６】
エッチング工程または拡散工程などのほとんどの加工工程は、バッチ・モードで実施される。すなわち、工程は１個の半導体ダイに対して実施されるのみならず、ウエハ上の他の半導体ダイに対しても実施される。これらの加工工程を実施する費用は各ウエハに対して比較的一定しているため、各半導体ダイの費用は、ウエハ上のすべてのダイの間で分担される。このため、半導体ダイが小型化されると、ウエハ上により多くのダイを形成できて、一定の製造費用を配分できるので、各ダイの製造費用が低減される。
【００１７】
半導体ダイ２０３の全体の寸法を、図２では点線の内側の領域として示す。 この領域は、活性領域２０５の領域，位置合せ領域２０７，２１１，および点線の内側にあるスクライブ・グリッド２１５の部分を含む。スクライブ・グリッド２１５の残りの部分、すなわち、点線の外側部分は、隣接するダイの領域に帰属する。位置合せ領域２０７，２１１およびスクライブ・グリッド２１５は、これらの領域が半導体ダイ２０３を製造するのに必要であるが、半導体デバイスの活性回路機能の働きを行わないという意味で、半導体ダイ２０３の不活性領域となる。
【００１８】
スクライブ・グリッド２１５の通常の幅は、少なくとも１００マイクロメータであり、この幅が活性領域２０５の幅に加算されて、半導体ダイ２０３の有効幅を設定する。同様に、位置合せ領域２０７，２１１の高さはそれぞれ１１０マイクロメータ、すなわち合計で２２０マイクロメータとなる。このため、２２０マイクロメータが活性領域２０５の高さに加算されて、半導体ダイ２０３の高さを設定する。
【００１９】
図３は、領域１０３を含む半導体ウエハ１０１の一部分を示し、これは、他のダイが領域１０３において形成されないので、半導体ダイ１０３として明示された単一の半導体ダイを含む。半導体ダイ１０３は、集積回路または他の半導体デバイスとして動作する。半導体ダイ１０３は、回路機能を提供する電子部材を含む活性領域１６１を含む。活性領域の周囲にはスクライブ・グリッド１９１があって、これは、第１および第２の位置合せ領域１６３，１６９を含む。
【００２０】
第１位置合せ領域１６３は、位置合せマーク１６５，１６７を含み、これらのマークはオーバーラップして、同一領域を占めているが、異なるダイの位置合せに用いられることに注意されたい。位置合せマーク１６５は、半導体ダイ１０３を位置合せするのに用いられ、一方、位置合せマーク１６７は、位置合せツール１０において異なる露光中に隣接する半導体ダイ１８１を位置合せするのに用いられる。同様に、第２位置合せ領域１６９は、オーバーラップしている位置合せマーク１７１，１７３を含む。位置合せマーク１７１も、半導体ダイ１０３を位置合せするのに用いられるが、位置合せマーク１７３は、異なる露光中に隣接する半導体ダイ１８３を位置合せするのに用いられる。このため、位置合せ領域１６３，１６９は、同一領域でオーバーラップしているが、異なる半導体ダイを位置合せするのに用いられる位置合せマークを含む。
【００２１】
位置合せマーク１６５は、活性領域１６１に対する寸法および方向が、従来技術の位置合せマークと類似しており、位置合せマーク１７１は、図２に示す従来技術の位置合せマーク２１３と同様の寸法および方向を有する。同様に、位置合せマーク１６７は位置合せマーク２１３と類似している。位置合せツール１０は、互いに鏡像的な方向を有するので、位置合せマーク１６５と１６７とを識別できる。位置合せマーク１７１，１７３は、前述したように、互いに鏡像的な方向を有するので識別できる。このため、異なる露光においてプリントされる種々のダイの位置合せマークは、オーバーラップして、ウエハ１０１の同一位置合せ領域を共有する。
【００２２】
本発明の位置合せ方式は、異なる露光によって半導体ダイ１０３上に形成される複数の層にも適用できる。すなわち、半導体ダイ１０３が位置合せ領域１６３に配置される第１位置合せマークによって位置合せされる第１層を有する場合、ダイ１０３の第２層は、加工の後半段階中に位置合せ領域１６３に配置される第２位置合せマークによって位置合せできる。ダイの面積は、第２位置合せマークを、第１位置合せマークとオーバーラップするように配置して、領域１６３の同一スペースを再利用することによって低減できる。
【００２３】
位置合せツール１０は、半導体ダイ１０３を位置合せする際、位置合せマーク１６５，１７１を検出する。位置合せマーク１６７は、半導体ダイ１８１を位置合せするときに検出され、位置合せマーク１７３は、半導体ダイ１８３を位置合せするときに検出される。すなわち、半導体ダイ１０３を位置合せするとき、位置合せツール１０は、位置合せマーク１６５，１７１を選択するが、位置合せマーク１６７，１７３は拒絶する。ダイの寸法および費用は、位置合せマークがオーバーラップすることで、従来技術のように余分な位置合せ領域を必要としなくなるので、低減される。その結果、本発明は、従来技術の位置合せ方式と比較して、１つの位置合せ領域の高さだけ、すなわち、１１０マイクロメータだけ、半導体ダイ１０３の高さを低減する。高さを低減することにより、これに比例して、有効ダイ面積が低減され、ウエハ１０１上により多くのダイを形成でき、ウエハの製造費用を配分できる。各ダイの高さは一定の量だけ低減されるので、活性領域が小さなダイにとって、費用対益効果が大きくなる。
【００２４】
要約すると、本発明は、ダイ面積および半導体デバイスの費用を低減するための技術を提供する。ウエハは、半導体ウエハ上にダイを位置合せするために、領域内に配置される第１位置合せマークを有する半導体ダイを含む。第２ダイは第２ダイを位置合せするための第２位置合せマークを有する。第２位置合せマークは、第１位置合せマークとオーバーラップするように配置される。位置合せマークがオーバーラップすることによって、第１および第２位置合せマークが占める面積を、隣接しあうダイによって共有でき、これによって各ダイの費用を低減する。また、本発明の利点は、既存の製造工程を変更、または加工工程または加工装置を追加することなく得られる。
【図面の簡単な説明】
【図１】本発明によりレチクルを半導体ウエハに位置合せするためのステッパ位置合せツールの概略図である。
【図２】従来技術の１組の位置合せマークを示す、従来技術の半導体ウエハを示す。
【図３】本発明による１組の位置合せマークを示す半導体ウエハを示す。
【符号の説明】
１０ ステッパ位置合せツール
１００ フォトレジスト被覆面
１０１ 半導体ウエハ
１０３ 半導体ダイ
１０５ 光源
１０７，１１３，１１４ 光路
１０９，１２９ レンズ
１１１ レチクル
１２１，１２３ 位置合せマーク
１２５，１３１ 光センサ
１４１，１４５，１５３ ノード
１４７ 反射光
１５１ 位置合せ制御回路
１５５ モータ
１５７ ステージ
１５９ ステップ式制御入力
１６１ 活性領域
１６３ 第１領域
１６５ 第１位置合せマーク
１６７，１６９ 第２位置合せマーク
１７１，１７３ 位置合せマーク
１８３ 半導体ダイ
１９１ スクライブ・グリッド
２０１ 半導体ウエハ
２０３ 半導体ダイ
２０５ 活性領域
２０７ 第１位置合せ領域
２０９ 位置合せマーク
２１１ 第２位置合せ領域
２１３ 位置合せマーク
２１５ スクライブ・グリッド
【産業上の利用分野】
本発明は半導体に関し、さらに詳しくは半導体ウエハ上で半導体ダイを位置合せすることに関する。
【０００２】
【従来の技術】
半導体デバイスは通常、半導体ウエハの上に形成されるダイのアレイとして製造される。デバイスは、予め定められたパターンに形成される材料の連続した層状に積層される。パターンは通常、ウエハをフォトレジストでコーティングし、かつフォトマスクの働きをするレチクルを通じて方向付けられる光路を励起することによって作られる。位置合せツールは、レチクル上に位置合せマークを配置し、以前の加工工程中にウエハ上に位置合せマークを形成することによって、ウエハとレチクルを位置合せするのに用いられる。このような位置合せマークはウエハ表面の領域を占め、半導体ダイの寸法を相当に大きくする可能性がある。ダイの寸法の増加を最小限に抑えるため、多くのシステムは、活性回路がない場合には、スクライブ・グリッド（scribe grid）などダイの不活性領域に、位置合せマークを置く。
【０００３】
現代の位置合せツールは、光センサによって位置合せマークを配置することにより、ウエハに対してフォトマスクを電子的に位置合せする。ウエハとフォトマスクの位置は、位置合せマークから決定され、ステッパ・モータおよびフィードバック信号によって、ウエハ・ステージの位置を制御することによって調整される。従来技術の位置合せツールは、複数の位置合せマークを使用して、検出および位置合せの解像度を向上させている。位置合せマークの複数のセットは、位置合せを向上させるが、広いダイ面積を占め、半導体デバイスの費用を増加させる。
【０００４】
【発明が解決しようとする課題】
このため、ダイの面積を低減でき、その結果、半導体デバイスの製造コストを低減できるシステムによって位置合せされる半導体デバイスに対する必要性が存在する。
【０００５】
【実施例】
図面において、同一の参照番号を付けている素子は同様の機能を有する。
【０００６】
図１は、ウエハ１０１の領域１０３上において、予め定められたパターンを露光するために、半導体ウエハ１０１のフォトレジスト被覆面１００を露光するステッパ位置合せツール１０を示す。予め定められたパターンは、領域１０３において電子構造を形成するのに用いられる材料層の形状を画定する。ツール１０は、ウエハ１０１の位置とレチクル１１１の位置を検出し、その位置を自動的に調整して、領域１０３をレチクル１１１に位置合せする。
【０００７】
光源１０５は、極紫外線波長またはその他の指定した波長における光波によって構成される光路１０７を作るために励起される。光路１０７は、図でレンズ１０９として示される集束系を通じて、予め定められたパターンで形成される透明領域および不透明領域を含むレチクル１１１に方向付けられる。このため、レチクル１１１は、フォトマスクの働きをして、光路１０７の一部分を遮断し、光路１１３として予め定められたパターンを伝送する。一つの実施例では、レチクル１１１は１個の半導体ダイの予め定められたパターンを含む。別の実施例では、レチクル１１１は、領域１０３において、半導体ダイのクラスタ（cluster）の予め定められたパターンを形成するための形状を含めることができる。小さな幾何学的特徴を正確に表現するためには、レチクル１１１のフィーチャー寸法は通常、ウエハ１０１上にプリントする寸法の４倍または５倍になる。
【０００８】
レチクル１１１は、予め定められたパターンを、以前の加工工程中にウエハ１０１上に形成されたパターンと位置合せするための位置合せマークとして機能する形状を含む領域１２１および１２３を含む。光路１１３の一部分は、光センサ１２５を通じて伝送され、領域１２１および１２３において位置合せマークの位置を検出する。光センサ１２５は、技術上周知のように、それぞれの形状および方向により、レチクル１１１上の他のパターンと、位置合せマークとを見分けるために構成される。光センサ１２５は、レチクル１１１の位置を示す検出信号をノード１４１において生じる。この検出信号は、位置合せ制御回路１５１のレチクル位置入力に入力される。
【０００９】
レンズ１２９は、光路１１３を集束させて、ウエハ１０１の領域１０３に焦点を結ぶ光路１１４を生じて、フォトレジスト・コーティングを予め定められたパターンで露光する。光センサ１３１は光センサ１２５と同様の働きをするが、表面１００の領域１０３からの反射光１４７を用いて、領域１０３において位置合せマークの位置を検出する。ノード１４５に代表的な検出信号が与えられ、位置合せ制御回路１５１のウエハ位置入力に入力される。
【００１０】
位置合せ制御回路１５１は、ノード１４１の検出信号において、センサ１２５から、レチクル１１１の位置に関する情報を受け取る。ウエハ１０１の領域１０３の位置に関する情報は、ノード１４５の検出信号において、センサ１３１から受け取られる。位置合せ制御回路１５１は、これらの検出信号を処理して、ノード１５３においてフィードバック信号を与えて、ステージ１５７の位置、そのためウエハ１０１の位置を調整するモータ１５５を駆動する。領域１０３内の位置合せマークが、レチクル１１１の位置合せマークと位置合せされるまで、調節が続く。多くの位置合せツールにおいて、レチクルとウエハ・ステージは別個のモータで駆動されて、ツール内の固定参照マークと位置合せされる。
【００１１】
領域１０３は、光源１０５を励起することによって、予め定められたパターンが単一露光で形成される半導体ダイを画定する。モータ１５５は、ステップ式制御入力１５９を有し、この入力は、ステージ１５７の位置を無段階式に変更して、同様のパターンによって、ウエハの他の領域を露光する。これらの領域はそれぞれ、光源１０５を励起する前に同じように位置合せされる。このため、各領域は独自の位置合せマークを含む。領域１０３および他の領域がそれぞれ１個の半導体ダイを含む場合には、ウエハ１０１上の各ダイは、別個の位置合せマークを含む。また、領域１０３は、半導体ダイのクラスタを含むことができる。このようなクラスタは、１度に露光されて、クラスタのすべてのダイの上に、予め定められたパターンをプリントするために、位置合せキーの１個のセットを含む。表面１００のすべての領域がプリントされると、その後の加工のためにウエハ１０１が除去される。
【００１２】
図２は、従来技術の位置合せマークを使用する半導体ウエハ２０１の一部分を示す。ウエハ２０１は、集積回路などの半導体デバイスで用いられる半導体ダイ２０３（点線のボックスで示す）を含む。半導体ダイ２０３は、回路機能を提供する電子部材を含む活性領域２０５，位置合せマーク２０９を含む第１位置合せ領域２０７，および位置合せマーク２１３を含む第２位置合せ領域２１１を含む。位置合せマーク２０９，２１３は、ウエハ２０１を位置合せするために、位置合せツール１０で検出され、Silicon Valley Groupが製造するMicrascan（登録商標） MSIIモデルのステッパ位置合せツールで使用されるものと同じである。
【００１３】
スクライブ・グリッド２１５は、ウエハ２０１上の隣接する半導体ダイから、半導体ダイ２０３を切り離す。ウエハの加工および試験が完了した時点で、スクライブ・グリッド２１５は、スクライビングまたは切断されて、後続のパッケージングのためにウエハ２０１のダイを単離する。位置合せ領域２０７および２１１が占めるウエハ面積を低減するために、位置合せ領域２０７および２１１は、スクライブ・グリッド２１５の中に含められる。このため、スクライブ・グリッド２１５が切断されて、ウエハ２０１のダイが単離される場合には、位置合せ領域２０７および２１１のすべてまたは一部が通常同時に切断される。
【００１４】
位置合せツール１０の動作に従って、位置合せマーク２０９および２１３の位置は、光センサ１３１によって検出され、代表的な検出信号が、図１のノード１４５に与えられる。位置合せされる層のレチクル上にある同様の位置合せマークは、光センサ１２５により検出されて、ノード１４１において検出信号を生じ、レチクル上の位置合せマークの位置を示す。ノード１４１および１４５の検出信号は、位置合せ制御回路１５１によって処理されて、制御信号を生じ、制御信号によりモータ１５５はステージ１５７を位置合せマーク２０９，２１３を、レチクル上の対応する位置合せマークと位置合せする方向で調整させる。
【００１５】
各位置合せマーク２０９は、半導体ダイ２０３の辺に対して約４５度、互いに９０度の角度をなす１対の形状によって構成される。同様に、位置合せマーク２１３はそれぞれ、半導体ダイ２０３の辺に対して４５度、互いに９０度の角度をなす１対の形状によって構成される。しかしながら、位置合せマーク２０９は、図２に示すように、位置合せマーク２１３とは異なる方向を有する。すなわち、位置合せマーク２０９は、活性領域２０５からある１つの方向に向かって交わって（taper）おり、一方、位置合せマーク２１３はこれとは反対方向に向かって交わっていて、位置合せマーク２０９および２１３は互いに鏡像関係となる。光センサ１３１は、異なる方向によって、位置合せマーク２０９と２１３とを識別する。正確な位置合せのためには、両方の方向を持つ、すなわち反対方向に交わっている位置合せマークが用いられる。
【００１６】
エッチング工程または拡散工程などのほとんどの加工工程は、バッチ・モードで実施される。すなわち、工程は１個の半導体ダイに対して実施されるのみならず、ウエハ上の他の半導体ダイに対しても実施される。これらの加工工程を実施する費用は各ウエハに対して比較的一定しているため、各半導体ダイの費用は、ウエハ上のすべてのダイの間で分担される。このため、半導体ダイが小型化されると、ウエハ上により多くのダイを形成できて、一定の製造費用を配分できるので、各ダイの製造費用が低減される。
【００１７】
半導体ダイ２０３の全体の寸法を、図２では点線の内側の領域として示す。 この領域は、活性領域２０５の領域，位置合せ領域２０７，２１１，および点線の内側にあるスクライブ・グリッド２１５の部分を含む。スクライブ・グリッド２１５の残りの部分、すなわち、点線の外側部分は、隣接するダイの領域に帰属する。位置合せ領域２０７，２１１およびスクライブ・グリッド２１５は、これらの領域が半導体ダイ２０３を製造するのに必要であるが、半導体デバイスの活性回路機能の働きを行わないという意味で、半導体ダイ２０３の不活性領域となる。
【００１８】
スクライブ・グリッド２１５の通常の幅は、少なくとも１００マイクロメータであり、この幅が活性領域２０５の幅に加算されて、半導体ダイ２０３の有効幅を設定する。同様に、位置合せ領域２０７，２１１の高さはそれぞれ１１０マイクロメータ、すなわち合計で２２０マイクロメータとなる。このため、２２０マイクロメータが活性領域２０５の高さに加算されて、半導体ダイ２０３の高さを設定する。
【００１９】
図３は、領域１０３を含む半導体ウエハ１０１の一部分を示し、これは、他のダイが領域１０３において形成されないので、半導体ダイ１０３として明示された単一の半導体ダイを含む。半導体ダイ１０３は、集積回路または他の半導体デバイスとして動作する。半導体ダイ１０３は、回路機能を提供する電子部材を含む活性領域１６１を含む。活性領域の周囲にはスクライブ・グリッド１９１があって、これは、第１および第２の位置合せ領域１６３，１６９を含む。
【００２０】
第１位置合せ領域１６３は、位置合せマーク１６５，１６７を含み、これらのマークはオーバーラップして、同一領域を占めているが、異なるダイの位置合せに用いられることに注意されたい。位置合せマーク１６５は、半導体ダイ１０３を位置合せするのに用いられ、一方、位置合せマーク１６７は、位置合せツール１０において異なる露光中に隣接する半導体ダイ１８１を位置合せするのに用いられる。同様に、第２位置合せ領域１６９は、オーバーラップしている位置合せマーク１７１，１７３を含む。位置合せマーク１７１も、半導体ダイ１０３を位置合せするのに用いられるが、位置合せマーク１７３は、異なる露光中に隣接する半導体ダイ１８３を位置合せするのに用いられる。このため、位置合せ領域１６３，１６９は、同一領域でオーバーラップしているが、異なる半導体ダイを位置合せするのに用いられる位置合せマークを含む。
【００２１】
位置合せマーク１６５は、活性領域１６１に対する寸法および方向が、従来技術の位置合せマークと類似しており、位置合せマーク１７１は、図２に示す従来技術の位置合せマーク２１３と同様の寸法および方向を有する。同様に、位置合せマーク１６７は位置合せマーク２１３と類似している。位置合せツール１０は、互いに鏡像的な方向を有するので、位置合せマーク１６５と１６７とを識別できる。位置合せマーク１７１，１７３は、前述したように、互いに鏡像的な方向を有するので識別できる。このため、異なる露光においてプリントされる種々のダイの位置合せマークは、オーバーラップして、ウエハ１０１の同一位置合せ領域を共有する。
【００２２】
本発明の位置合せ方式は、異なる露光によって半導体ダイ１０３上に形成される複数の層にも適用できる。すなわち、半導体ダイ１０３が位置合せ領域１６３に配置される第１位置合せマークによって位置合せされる第１層を有する場合、ダイ１０３の第２層は、加工の後半段階中に位置合せ領域１６３に配置される第２位置合せマークによって位置合せできる。ダイの面積は、第２位置合せマークを、第１位置合せマークとオーバーラップするように配置して、領域１６３の同一スペースを再利用することによって低減できる。
【００２３】
位置合せツール１０は、半導体ダイ１０３を位置合せする際、位置合せマーク１６５，１７１を検出する。位置合せマーク１６７は、半導体ダイ１８１を位置合せするときに検出され、位置合せマーク１７３は、半導体ダイ１８３を位置合せするときに検出される。すなわち、半導体ダイ１０３を位置合せするとき、位置合せツール１０は、位置合せマーク１６５，１７１を選択するが、位置合せマーク１６７，１７３は拒絶する。ダイの寸法および費用は、位置合せマークがオーバーラップすることで、従来技術のように余分な位置合せ領域を必要としなくなるので、低減される。その結果、本発明は、従来技術の位置合せ方式と比較して、１つの位置合せ領域の高さだけ、すなわち、１１０マイクロメータだけ、半導体ダイ１０３の高さを低減する。高さを低減することにより、これに比例して、有効ダイ面積が低減され、ウエハ１０１上により多くのダイを形成でき、ウエハの製造費用を配分できる。各ダイの高さは一定の量だけ低減されるので、活性領域が小さなダイにとって、費用対益効果が大きくなる。
【００２４】
要約すると、本発明は、ダイ面積および半導体デバイスの費用を低減するための技術を提供する。ウエハは、半導体ウエハ上にダイを位置合せするために、領域内に配置される第１位置合せマークを有する半導体ダイを含む。第２ダイは第２ダイを位置合せするための第２位置合せマークを有する。第２位置合せマークは、第１位置合せマークとオーバーラップするように配置される。位置合せマークがオーバーラップすることによって、第１および第２位置合せマークが占める面積を、隣接しあうダイによって共有でき、これによって各ダイの費用を低減する。また、本発明の利点は、既存の製造工程を変更、または加工工程または加工装置を追加することなく得られる。
【図面の簡単な説明】
【図１】本発明によりレチクルを半導体ウエハに位置合せするためのステッパ位置合せツールの概略図である。
【図２】従来技術の１組の位置合せマークを示す、従来技術の半導体ウエハを示す。
【図３】本発明による１組の位置合せマークを示す半導体ウエハを示す。
【符号の説明】
１０ ステッパ位置合せツール
１００ フォトレジスト被覆面
１０１ 半導体ウエハ
１０３ 半導体ダイ
１０５ 光源
１０７，１１３，１１４ 光路
１０９，１２９ レンズ
１１１ レチクル
１２１，１２３ 位置合せマーク
１２５，１３１ 光センサ
１４１，１４５，１５３ ノード
１４７ 反射光
１５１ 位置合せ制御回路
１５５ モータ
１５７ ステージ
１５９ ステップ式制御入力
１６１ 活性領域
１６３ 第１領域
１６５ 第１位置合せマーク
１６７，１６９ 第２位置合せマーク
１７１，１７３ 位置合せマーク
１８３ 半導体ダイ
１９１ スクライブ・グリッド
２０１ 半導体ウエハ
２０３ 半導体ダイ
２０５ 活性領域
２０７ 第１位置合せ領域
２０９ 位置合せマーク
２１１ 第２位置合せ領域
２１３ 位置合せマーク
２１５ スクライブ・グリッド
Claims (8)
- ステッパを用いて位置合わせされる半導体ウエハ（１０１）であって：
第１ダイ（１０３）を位置合せするために前記半導体ウエハ（１０１）の第１領域（１６３）内に配置される第１位置合せマーク（１６５）を有する第１ダイ（１０３）；および、
前記第１領域（１６３）を介して前記第１ダイ（１０３）と隣接する第２ダイ（１８１）を位置合せするために前記第１領域（１６３）内に配置される第２位置合せマーク（１６７）を有する第２ダイ（１８１）であって、前記第２位置合せマーク（１６７）は前記第１位置合せマーク（１６５）とオーバーラップする第２ダイ（１８１）；
によって構成され、前記第１位置合せマーク（１６５）は、前記第１ダイ（１０３）に対する第１方向を有し、前記第２位置合せマーク（１６７）は、前記第１方向とは異なる前記第２ダイ（１８１）に対する第２方向を有し、かつ前記第１及び第２位置合せマーク（１６５，１６７）は、互いに鏡像的な方向を有するとともに、互いに交差して配置されることを特徴とする半導体ウエハ（１０１）。 - 前記第１及び第２位置合せマーク（１６５，１６７）はそれぞれ複数個設けられ、前記第１領域（１６３）全体にわたって配置されることを特徴とする請求項１記載の半導体ウエハ。
- 前記第１及び第２位置合せマーク（１６５，１６７）は、前記第１ダイ（１０３）の辺に対して４５度、互いに９０度の角度をなす一対の形状によって構成されることを特徴とする請求項２記載の半導体ウエハ。
- ステッパを用いて位置合わせされる半導体デバイスを製造する方法であって：
第１半導体デバイスの第１位置合せマーク（１６５）によって、半導体ウエハ（１０１）上で前記第１半導体デバイスを位置合せする段階；および
第２半導体デバイスの第２位置合せマーク（１６７）によって、前記半導体ウエハ（１０１）の上で前記第２半導体デバイスを位置合せする段階であって、前記第２位置合せマーク（１６７）は、前記第１位置合せマーク（１６５）とオーバーラップする段階；
によって構成され、前記第１位置合せマーク（１６５）は、前記第１半導体デバイスに対する第１方向を有し、前記第２位置合せマーク（１６７）は、前記第１方向とは異なる前記第２半導体デバイスに対する第２方向を有し、かつ前記第１及び第２位置合せマーク（１６５，１６７）は、互いに鏡像的な方向を有するとともに、互いに交差して配置されることを特徴とする方法。 - 前記第１及び第２位置合せマーク（１６５，１６７）は、前記第１半導体デバイスの辺に対して４５度、互いに９０度の角度をなす一対の形状によって構成されることを特徴とする請求項４記載の方法。
- ステッパを用いて位置合わせされる半導体ウエハ（１０１）上に形成される第１ダイ（１０３）によって構成される半導体デバイスであって、前記第１ダイ（１０３）は、前記第１ダイ（１０３）を位置合せするために前記半導体ウエハ（１０１）の第１領域（１６３）内に配置される第１位置合せマーク（１６５）を含み、前記半導体ウエハ（１０１）は、前記第１領域（１６３）を介して前記第１ダイ（１０３）と隣接する前記第２ダイ（１８１）を位置合せするために、前記第１位置合せマーク（１６５）とオーバーラップするとともに前記第１領域（１６３）内に配置される第２位置合せマーク（１６７）を有する第２ダイ（１８１）を含み、前記第１位置合せマーク（１６５）は、前記第１ダイに対する第１方向を有し、前記第２位置合せマーク（１６７）は、前記第１方向とは異なる前記第２ダイに対する第２方向を有し、かつ前記第１及び第２位置合せマーク（１６５，１６７）は、互いに鏡像的な方向を有するとともに、互いに交差して配置されることを特徴とする半導体デバイス。
- 前記第１及び第２位置合せマーク（１６５，１６７）はそれぞれ複数個設けられ、前記第１領域（１６３）全体にわたって配置されることを特徴とする請求項６記載の半導体デバイス。
- 前記第１及び第２位置合せマーク（１６５，１６７）は、前記第１ダイ（１０３）の辺に対して４５度、互いに９０度の角度をなす１対の形状によって構成されることを特徴とする請求項７記載の半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US072052 | 1998-05-04 | ||
| US09/072,052 US6228743B1 (en) | 1998-05-04 | 1998-05-04 | Alignment method for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345866A JPH11345866A (ja) | 1999-12-14 |
| JP4336416B2 true JP4336416B2 (ja) | 2009-09-30 |
Family
ID=22105268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12547099A Expired - Fee Related JP4336416B2 (ja) | 1998-05-04 | 1999-05-06 | 半導体デバイスおよび位置合せの方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6228743B1 (ja) |
| EP (1) | EP0955566A3 (ja) |
| JP (1) | JP4336416B2 (ja) |
| KR (1) | KR100576675B1 (ja) |
| TW (1) | TW421822B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228743B1 (en) * | 1998-05-04 | 2001-05-08 | Motorola, Inc. | Alignment method for semiconductor device |
| KR100268426B1 (ko) * | 1998-05-07 | 2000-11-01 | 윤종용 | 반도체 장치의 제조 방법 |
| JP3065309B1 (ja) | 1999-03-11 | 2000-07-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| WO2001009927A1 (en) * | 1999-07-28 | 2001-02-08 | Infineon Technologies North America Corp. | Semiconductor structures and manufacturing methods |
| US7067931B1 (en) * | 2000-12-14 | 2006-06-27 | Koninklijke Philips Electronics N.V. | Self-compensating mark design for stepper alignment |
| US6709793B1 (en) | 2002-10-31 | 2004-03-23 | Motorola, Inc. | Method of manufacturing reticles using subresolution test patterns |
| TW200407995A (en) * | 2002-11-08 | 2004-05-16 | Nanya Technology Corp | Mark and method for multiple alignment |
| US20060278956A1 (en) * | 2003-03-13 | 2006-12-14 | Pdf Solutions, Inc. | Semiconductor wafer with non-rectangular shaped dice |
| US6864956B1 (en) | 2003-03-19 | 2005-03-08 | Silterra Malaysia Sdn. Bhd. | Dual phase grating alignment marks |
| KR100519789B1 (ko) * | 2003-03-20 | 2005-10-10 | 삼성전자주식회사 | 반도체 기판의 얼라인 방법 |
| US6908830B2 (en) * | 2003-06-23 | 2005-06-21 | International Business Machines Corporation | Method for printing marks on the edges of wafers |
| JP2006140338A (ja) * | 2004-11-12 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7408461B2 (en) * | 2005-01-11 | 2008-08-05 | Controlled Capture Systems, Llc | Metal detection system and method |
| KR100620430B1 (ko) * | 2005-04-29 | 2006-09-06 | 삼성전자주식회사 | 반도체 장치의 얼라인 키 구조물 및 이를 형성하는 방법 |
| US7687925B2 (en) | 2005-09-07 | 2010-03-30 | Infineon Technologies Ag | Alignment marks for polarized light lithography and method for use thereof |
| US20080265445A1 (en) * | 2007-04-30 | 2008-10-30 | International Business Machines Corporation | Marks for the Alignment of Wafer-Level Underfilled Silicon Chips and Method to Produce Same |
| JP5253916B2 (ja) * | 2008-03-10 | 2013-07-31 | 株式会社ジャパンディスプレイイースト | マスクレス露光方法 |
| US8139219B2 (en) * | 2008-04-02 | 2012-03-20 | Suss Microtec Lithography, Gmbh | Apparatus and method for semiconductor wafer alignment |
| TWI401529B (zh) * | 2008-06-27 | 2013-07-11 | Au Optronics Corp | 光罩上的對位標尺及應用對位標尺的遮蔽件位置確認方法 |
| US7897481B2 (en) * | 2008-12-05 | 2011-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | High throughput die-to-wafer bonding using pre-alignment |
| US8786054B2 (en) * | 2009-11-16 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for integrated circuit alignment |
| US20120049186A1 (en) * | 2010-08-31 | 2012-03-01 | Li Calvin K | Semiconductor structures |
| US20120140193A1 (en) * | 2010-12-03 | 2012-06-07 | Nanya Technology Corporation | Dynamic wafer alignment method in exposure scanner system |
| KR20120100243A (ko) * | 2011-03-03 | 2012-09-12 | 삼성전자주식회사 | 얼라인먼트 키의 배열 방법 및 그를 이용하는 반도체 칩의 제조 방법 |
| US8455162B2 (en) | 2011-06-28 | 2013-06-04 | International Business Machines Corporation | Alignment marks for multi-exposure lithography |
| CN105094447B (zh) * | 2011-11-27 | 2018-01-16 | 宸鸿科技(厦门)有限公司 | 触控感测装置及其制造方法 |
| US9323882B2 (en) | 2014-03-28 | 2016-04-26 | Globalfoundries Inc. | Metrology pattern layout and method of use thereof |
| US10134624B2 (en) | 2015-03-26 | 2018-11-20 | Doug Carson & Associates, Inc. | Substrate alignment detection using circumferentially extending timing pattern |
| US9953806B1 (en) | 2015-03-26 | 2018-04-24 | Doug Carson & Associates, Inc. | Substrate alignment detection using circumferentially extending timing pattern |
| US9627179B2 (en) | 2015-03-26 | 2017-04-18 | Doug Carson & Associates, Inc. | Substrate alignment through detection of rotating timing pattern |
| US9659873B2 (en) | 2015-08-26 | 2017-05-23 | United Microelectronics Corp. | Semiconductor structure with aligning mark and method of forming the same |
| US9754895B1 (en) | 2016-03-07 | 2017-09-05 | Micron Technology, Inc. | Methods of forming semiconductor devices including determining misregistration between semiconductor levels and related apparatuses |
| EP3443586B1 (en) * | 2016-04-15 | 2021-01-20 | Teledyne Digital Imaging, Inc. | Alignment of multiple image dice in package |
| US11270950B2 (en) * | 2019-09-27 | 2022-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for forming alignment marks |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5212577A (en) * | 1975-07-21 | 1977-01-31 | Nippon Kogaku Kk <Nikon> | Automatic location device |
| JPS57112021A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4620785A (en) * | 1982-12-01 | 1986-11-04 | Canon Kabushiki Kaisha | Sheet-like member having alignment marks and an alignment apparatus for the same |
| US4623257A (en) * | 1984-12-28 | 1986-11-18 | At&T Bell Laboratories | Alignment marks for fine-line device fabrication |
| JPS6260223A (ja) * | 1985-09-09 | 1987-03-16 | Seiko Epson Corp | 半導体装置 |
| US4849313A (en) * | 1988-04-28 | 1989-07-18 | Vlsi Technology, Inc. | Method for making a reticle mask |
| JPH02246314A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | パターン作成方法 |
| DE69232432T2 (de) * | 1991-11-20 | 2002-07-18 | Canon K.K., Tokio/Tokyo | Verfahren zur Herstellung einer Halbleiteranordnung |
| US5998295A (en) * | 1996-04-10 | 1999-12-07 | Altera Corporation | Method of forming a rough region on a substrate |
| JP3634505B2 (ja) * | 1996-05-29 | 2005-03-30 | 株式会社ルネサステクノロジ | アライメントマーク配置方法 |
| US5943587A (en) * | 1997-06-25 | 1999-08-24 | International Business Machines Corporation | Method for making offset alignment marks |
| KR100315911B1 (ko) * | 1997-10-10 | 2002-09-25 | 삼성전자 주식회사 | 액정 표시 장치 패널, 그 제조 방법 및 정렬 방법 |
| US5952135A (en) * | 1997-11-19 | 1999-09-14 | Vlsi Technology | Method for alignment using multiple wavelengths of light |
| US6228743B1 (en) * | 1998-05-04 | 2001-05-08 | Motorola, Inc. | Alignment method for semiconductor device |
-
1998
- 1998-05-04 US US09/072,052 patent/US6228743B1/en not_active Expired - Lifetime
-
1999
- 1999-05-03 EP EP99108774A patent/EP0955566A3/en not_active Withdrawn
- 1999-05-03 KR KR1019990015843A patent/KR100576675B1/ko not_active IP Right Cessation
- 1999-05-03 TW TW088107102A patent/TW421822B/zh active
- 1999-05-06 JP JP12547099A patent/JP4336416B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-25 US US09/769,710 patent/US6509247B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100576675B1 (ko) | 2006-05-04 |
| US6228743B1 (en) | 2001-05-08 |
| EP0955566A3 (en) | 2001-09-05 |
| US20010008790A1 (en) | 2001-07-19 |
| US6509247B2 (en) | 2003-01-21 |
| EP0955566A2 (en) | 1999-11-10 |
| TW421822B (en) | 2001-02-11 |
| KR19990088024A (ko) | 1999-12-27 |
| JPH11345866A (ja) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4336416B2 (ja) | 半導体デバイスおよび位置合せの方法 | |
| US6114072A (en) | Reticle having interlocking dicing regions containing monitor marks and exposure method and apparatus utilizing same | |
| US5786267A (en) | Method of making a semiconductor wafer with alignment marks | |
| EP1039511A1 (en) | Projection exposure method and projection aligner | |
| EP3652588B1 (en) | Method for the alignment of photolithographic masks, corresponding process for manufacturing integrated circuits in a wafer of semiconductor material and corresponding optical photolithography system | |
| KR101966622B1 (ko) | 나노 임프린트 리소그래피용 템플리트의 제조 및 보정 방법 | |
| EP2622414B1 (en) | Production methods using two exposure tools and adjacent exposures | |
| JPH11168053A (ja) | 電子線露光方法及び半導体ウエハ | |
| JP3060357B2 (ja) | 走査型露光装置及び該走査型露光装置を用いてデバイスを製造する方法 | |
| US4798470A (en) | Pattern printing method and apparatus | |
| JP3261948B2 (ja) | Ｘ線露光用マスク及びそれを用いた半導体素子の製造方法 | |
| JP3210145B2 (ja) | 走査型露光装置及び該装置を用いてデバイスを製造する方法 | |
| US5286584A (en) | Method of manufacturing a device and group of masks for this method | |
| JP3461708B2 (ja) | アライメントマーク装置 | |
| EP0434142B1 (en) | Method of manufacturing a device and group of masks for this method | |
| JPH0917718A (ja) | 露光装置及びこれを用いたデバイス生産方法 | |
| KR100444263B1 (ko) | 노광장치 및 디바이스의 제조방법 | |
| JP2004281434A (ja) | ショットマップ作成方法、露光方法、プロセッサ、半導体装置の製造方法及びプログラム | |
| JPH0869958A (ja) | Ｘ線マスクの製造方法およびその製造装置 | |
| US7385676B2 (en) | Mask set having separate masks to form different regions of integrated circuit chips, exposure system including the mask set with an aperture device, and method of using the mask set to expose a semiconductor wafer | |
| JP3278312B2 (ja) | マスク、マスク支持方法、マスク支持機構、並びにこれを用いた露光装置やデバイス製造方法 | |
| JPH10125582A (ja) | パターン形成方法およびデバイス生産方法 | |
| JPH10116781A (ja) | 面位置検出装置及びそれを用いたデバイスの製造方法 | |
| JPH1079331A (ja) | 露光方法及びその適用ウエハ | |
| JP2000227512A (ja) | 光学素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051216 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060428 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090410 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090629 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |