JPH1075323A - 極性反転検出回路と緩転極検出回路とベル信号検出回路とそれらに用いられる定電流回路、パルスエッジ検出回路、定電流オン、オフ形スイッチ回路、パルスフォールエッジ検出回路、モノマルチ、パルス幅拡大回路、制御電源回路及び高電圧検出回路 - Google Patents

極性反転検出回路と緩転極検出回路とベル信号検出回路とそれらに用いられる定電流回路、パルスエッジ検出回路、定電流オン、オフ形スイッチ回路、パルスフォールエッジ検出回路、モノマルチ、パルス幅拡大回路、制御電源回路及び高電圧検出回路

Info

Publication number
JPH1075323A
JPH1075323A JP9031510A JP3151097A JPH1075323A JP H1075323 A JPH1075323 A JP H1075323A JP 9031510 A JP9031510 A JP 9031510A JP 3151097 A JP3151097 A JP 3151097A JP H1075323 A JPH1075323 A JP H1075323A
Authority
JP
Japan
Prior art keywords
current
circuit
terminal
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9031510A
Other languages
English (en)
Other versions
JP3728046B2 (ja
Inventor
Tokio Miyashita
時男 宮下
Toshihiko Odaka
利彦 小高
Tokuo Nakamura
徳雄 中村
Hiroyasu Uehara
啓靖 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP03151097A priority Critical patent/JP3728046B2/ja
Publication of JPH1075323A publication Critical patent/JPH1075323A/ja
Application granted granted Critical
Publication of JP3728046B2 publication Critical patent/JP3728046B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Telephonic Communication Services (AREA)

Abstract

(57)【要約】 【課題】 通信回線の極性反転を誤動作なく検出すると
共に、検出回路を集積化可能にする。 【解決手段】 全波整流回路２０は通信回線の電圧を整
流し、一定極性の電圧を出力する。極性反転検出回路は
エッジ検出回路３０Ａ，３０Ｂを用いて通信回線Ｌ１，
Ｌ２間の電圧増大エッジを検出する。各エッジ検出回路
３０Ａ，３０Ｂは同一構造の疑似微分回路で構成され、
例えばエッジ検出回路３０Ａが増大エッジの短区間に、
トリガ電流を出力する。トリガ電流がＯＲ回路４０を介
して、定電流ON/OFF形保持回路５０に与えられ、定電流
ON/OFF形保持回路５０はセットされて極性反転情報を保
持出力する。保持の必要がなくなった時点で、リセット
信号でリセットされて、待機状態にもどる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、テレメータ等のベ
ル信号無鳴動端末であるノーリンギング端末において、
起動及び復旧を示すために交換機より通信回線を通し送
られてくる極性反転情報を検出する極性反転検出回路
と、極性反転情報の緩転極を検出する緩転極検出回路
と、ベル信号を検出するベル信号検出回路と、これらノ
ーリンギング端末に設けられる各検出回路等を構成する
定電流回路、直流電源監視回路、定電流オン、オフ形ス
イッチ回路、パルスフォールエッジ検出回路、モノマル
チ、制御電源回路、高電圧検出回路、制御電源回路及び
パルス幅拡大回路に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次の文献に示されるものがあった。 文献；特開平６−２３７３０７号公報 図２は、従来の極性反転検出回路の回路図である。この
極性反転検出回路は、一対の通信回線Ｌ１，Ｌ２に接続
された整流回路１を備えている。通信回線Ｌ１には、さ
らに、直列のダイオード群２と該ダイオード群２に並列
のツェナーダイオード３と、エミッタ抵抗４と、該抵抗
４とダイオード群２の出力端子間にダーリントン接続さ
れた２個のトランジスタ５，６と、該トランジスタ５，
６の出力側であるトランジスタ６のコレクタに直列接続
されたダイオード７及び抵抗８とを有した極性反転検出
増幅回路９が、接続されている。通信回線Ｌ２には、極
性反転検出増幅回路９と同じ構成の極性反転検出増幅回
路１０が接続されている。極性反転検出増幅回路９中の
ダイオード群２の出力端子と極性反転検出増幅回路１０
中のダイオード群２の出力端子との間には、ツェナーダ
イオード１１と抵抗１２とキャパシタ１３と抵抗１４と
ツェナーダイオード１５とが、この順に直列接続されて
いる。
【０００３】整流回路１の正極性出力端子１ａと負極性
出力端子１ｂの間には、該整流回路１の出力信号を電源
として動作する２つの保持回路１６，１７が、並列に接
続されている。各保持回路１６，１７と負極性出力端子
１ｂの間には、それら保持回路１６，１７の保持動作を
停止するリセット回路１８，１９が接続されている。図
示しない電話局は、ノーリンギング端末に対する起動信
号及び復旧信号として、通信回線Ｌ１，Ｌ２の極性を反
転する。各通信回線Ｌ１，Ｌ２の極性反転の開始によ
り、該通信回線Ｌ１，Ｌ２間の電圧が変化すると、ツェ
ナーダイオード１１または１２がそれを検出して導通状
態になり、キャパシタ１３の充放電で極性反転検出トリ
ガ電流が流れる。極性反転検出増幅回路９または極性反
転検出増幅回路１０中のダイオード群２とツェナーダイ
オード１１，１５、抵抗１２，１４を介したトリガ電流
を、極性反転検出増幅回路９または極性反転検出増幅回
路１０が増幅する。極性反転検出増幅回路９または極性
反転検出増幅回路１０の出力する増幅されたトリガ電流
をトリガとし、保持回路１６または保持回路１７は、極
性反転情報を保持すると共に、外付け部品の例えばフォ
トカプラ等を用いて、該極性反転情報を外部制御機器に
出力する。極性反転情報の保持の必要がなくなった時点
で、外部制御機器より、リセット信号がリセット回路１
８，１９に与えられ、保持回路１６及び１７の保存情報
はクリアされる。これにより、待機の状態に戻る。
【０００４】このようにして、通信回線Ｌ１，Ｌ２にお
ける極性反転情報が得られるので、従来のノーリンギン
グ着信検出回路では、例えば図２のような極性反転検出
回路を用いて転極を検出し、外部機器で、その後に与え
られるベル信号の有無を判定することで、ノーリンギン
グ通信の着信を判定していた。一方、従来のベル信号検
出回路は、例えば、図２中のツェナーダイオード１１，
１５と抵抗１２，１４とキャパシタ１３と極性反転検出
増幅回路９，１０とで生成される起動または復旧を示す
２種類の転極情報を、ＯＲ回路で合成することで、ヒゲ
パルス列を求めている。そして、ヒゲパルス列からベル
信号の検出を行っている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
極性反転検出回路では、次の（１）〜（６）ような課題
があった。一方、ベル信号検出回路には、（７）及び
（８）の課題があった。 （１） トリガ電流を生成するために充放電（微分動
作）を行うキャパシタ１３には、数百ｎＦオーダーの容
量が必要であり、極性反転検出回路をモノリシックＩＣ
化することが不可能である。 （２） トリガ電流のレベルは、極性反転の速度、つま
りｄＶ／ｄｔの影響を受ける、高ｄＶ／ｄｔの場合を適
切レベルとすると、低ｄＶ／ｄｔの時には不確実動作と
なるし、低ｄＶ／ｄｔに合わせれば耐雑音特性が悪化す
る。 （３） 待機時において、通信回線Ｌ１，Ｌ２間の電位
差が増大する方向に雑音が重畳すると、常にトリガ電流
が発生するので、保持回路１６，１７が誤動作すること
も考えられる。この場合、誤動作か否かの判断をして待
機の状態に戻すには、一定の時間が必要となるため、そ
の分、通信チャンスを失うことになる。 （４） 発生するトリガ電流の大きさは、極性反転の速
度で変化する。そして、保持回路１６，１７のオン電流
値とＯＮ／ＯＦＦスレッショルド電流値は、温度により
変動する。これら、トリガ電流値、オン電流値、ＯＮ／
ＯＦＦスレッショルド電流値の３つの電流値が、別な要
因で変動するので、誤動作防止上それぞれの電流値間に
大きなマージンを取る必要があり、微少電流化（省電力
化）が困難であった。
【０００６】（５） 保持回路１６，１７を備えた２個
の独立保持回路方式であり、両回路１６，１７が同時に
オンするという誤動作の可能性もある。 （６） ２つの独立保持回路方式であるので、２つのフ
ォトカプラが必要であり、前述のキャパシタ１３と合わ
せると外付け部品が多くなるという課題があった。 （７） 転極の過渡状態を直接検出して、通常の転極と
緩転極とを識別する回路は実現されていなかった。 （８） 単発の極性反転があったときにも、１つのヒゲ
パルスが形成される。このヒゲパルスは、ベル信号の検
出結果としては誤信号であり、外部の認識回路等でリジ
ェクト処理を行う必要があった。 （９） 正しいベル信号の検出結果もヒゲパルス列にな
り、外部の認識回路から見ると処理のしづらい信号形式
になっていた。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に、第１の発明は、一対の第１及び第２の回線で構成さ
れた通信回線を介して与えられた端末に対する起動信号
及び復旧信号の極性反転情報を検出する極性反転検出回
路において、次のような全波整流回路、第１のエッジ検
出回路、第２のエッジ検出回路、検出信号生成部、保持
回路とを、備えた構成にしている。全波整流回路は、通
信回線に流れる電流を全波整流し、正極性端子と負極性
端子から一定の極性の電圧を出力するものである。第１
のエッジ検出回路は、全波整流回路の負極性端子と第１
の回線との間に接続され、起動信号または復旧信号の極
性反転エッジを検出して第１のエッジ検出トリガ電流を
出力する機能を有している。第２のエッジ検出回路は、
全波整流回路の負極性端子と第２の回線との間に接続さ
れ、復旧または起動信号の極性反転エッジを検出して第
２のエッジ検出トリガ電流を出力する機能を有してい
る。検出信号生成部は、第１のエッジ検出回路の出力端
子と第２のエッジ検出回路の出力端子とに接続され、第
１及び第２のエッジ検出トリガ電流を合成して当該端末
に前記起動信号または復旧信号が与えられたことを示す
検出信号を出力するものである。保持回路は、全波整流
回路の出力電圧を電源として動作し、検出信号によって
セットされ極性反転情報を保持出力し、外部制御機器か
らのリセット信号により保持出力を解除するものであ
る。
【０００８】第２の発明は、第１の発明の極性反転検出
回路において、第１のエッジ検出回路は、全波整流回路
の負極性端子と第１の回線の間の電圧が通信回線の待機
時における電圧値未満の一定電圧値範囲でのみ、定電流
を第１のエッジ検出トリガ電流として出力する構成と
し、第２のエッジ検出回路は、その負極性端子と第２の
回線との間の電圧が通信回線の待機時における電圧値未
満の一定電圧値範囲でのみ、定電流を第２のエッジ検出
トリガ電流として出力する構成にしている。第３の発明
は、第２の発明の極性反転回路において、待機時の前記
負極性端子と第１または第２の回線との間の電圧をＶ
ｌ、該第１及び第２のエッジ検出回路で定電流が流れる
負極性端子と第１または第２の回線との間の電圧の上限
電圧をＶｈ、及び待機時における負極性端子と第１まは
た第２の回線との間の雑音電圧をＶｎとおいたとき、
（Ｖｌ―Ｖｈ）＞Ｖｎとなるように上限電圧をそれぞれ
設定している。
【０００９】第４の発明は、第１〜第３発明の極性反転
検出回路において、保持回路は、検出信号でオン状態に
なって定電流を流し、外部からのリセット信号でオフ状
態になって該定電流の流れを停止し、該定電流に対応す
る前記極性反転情報を出力する構成としている。そし
て、第１及び第２のエッジ検出回路の出力するエッジ検
出トリガ電流の電流値と保持回路における入力トリガス
レッショルド電流値と該保持回路のオン時の定電流値と
の３つの電流値は、該各第１及び第２のエッジ検出回路
及び該保持回路内のトランジスタサイズ比に基づくバン
ドギャップ電圧と抵抗値とでそれぞれ設定する構成にし
ている。第５の発明は、極性反転検出回路において、次
のような全波整流回路、第１のエッジ検出回路、第２の
エッジ検出回路及び保持回路を設けている。全波整流回
路は、通信回線に流れる電流を全波整流し、正極性端子
と負極性端子から一定の極性の電圧を出力するものであ
る。第１のエッジ検出回路は、全波整流回路の負極性端
子と第１の回線との間に接続され、起動または復旧信号
の極性反転エッジを検出して第１のエッジ検出トリガ電
流を出力する機能を有している。第２のエッジ検出回路
は、全波整流回路の負極性端子と第２の回線との間に接
続され、復旧信号または起動信号の極性反転エッジを検
出して第２のエッジ検出トリガ電流を出力する機能を有
している。保持回路は、全波整流回路の出力電圧を電源
として動作し、第１のエッジ検出トリガ電流と第２のエ
ッジ検出トリガ電流と外部からのリセット信号とに基づ
き、起動信号が与えられた情報を保持出力するか、復旧
信号が与えられた情報を保持出力するか、または外部か
らのリセット信号によって両保持出力解除の状態を出力
するかの３つの出力状態をとる構成である。
【００１０】第６の発明は、第５の発明に極性反転検出
回路において、第１のエッジ検出回路は、全波整流回路
の負極性端子と第１の回線との間の電圧が通信回線の待
機時における電圧値未満の一定電圧値範囲でのみ、定電
流を前記第１のエッジ検出トリガ電流として出力する構
成としている。また、第２のエッジ検出回路は、その負
極性端子と第２の回線との間の電圧が通信回線の待機時
における電圧値未満の一定電圧値範囲でのみ、定電流を
第２のエッジ検出トリガ電流として出力する構成にして
いる。第７の発明は、第５または第６の発明の極性反転
回路において、待機時の全波整流回路の負極性端子と第
１または第２の回線との間の電圧をＶｌ、該第１及び第
２のエッジ検出回路で定電流が流れる負極性端子と該第
１または第２の回線との間の電圧の上限電圧をＶｈ、及
び該待機時における該負極性端子と該第１または第２の
回線との間の雑音電圧をＶｎとおいたとき、（Ｖｌ―Ｖ
ｈ）＞Ｖｎとなるように該上限電圧を設定している。
【００１１】第８の発明は、定電流回路において、次の
ような定電流ループ、第１の定電圧素子、帰還ループ、
及び第２の定電圧素子とを、備えている。定電流ループ
は、電流流出または電流流入する入力端子、電流流出ま
たは電流流入する出力端子、及びそれら入出力電流の和
電流が流入または流出するコモン端子を持ち、該入出力
電流間の線形増幅を行う第１の線形電流ミラーと、電流
流入または電流流出する入力端子、電流流入または電流
流出する出力端子、及びこれら入出力電流の和電流が流
出または流入するコモン端子を有し、入力電流ゼロ付近
に最大電流利得を持ちかつ入力電流増大に伴い電流利得
がゼロに向けて単調減少する特性を持つ第１の非線形電
流アンプとを備え、第１の非線形電流アンプの入力端子
と第１の線形電流ミラーの出力端子とが接続され、かつ
その第１の非線形電流アンプの出力端子と第１の線形電
流ミラーの入力端子とが接続され、任意に設定された設
定電流値以下ではループ電流利得が１以上で、この設定
電流値以上ではループ電流利得がｌ未満のループ電流増
幅を行い、第１の線形電流ミラーのコモン端子と第１の
非線形電流アンプのコモン端子との間を電流経路とし
て、外部からの電圧印加で設定電流に比例した定電流を
流す機能を有している。第１の定電圧素子は、定電流ル
ープ内の経路に挿入されるかまたは定電流ループに直列
に接続され、印加電圧が一定の電圧Ｖｏｎ値以下では定
電流ループをオフ状態とさせて電流を流させない機能を
有している。
【００１２】帰還ループは、電流流出または電流流入す
る入力端子、電流流出または電流流入する出力端子、及
びこれら入出力電流の和電流が流入または流出するコモ
ン端子を持ち入出力電流間の線形増幅を行う第２の線形
電流ミラーと、電流流入または電流流出する入力端子、
電流流入または電流流出する出力端子、及びこれら入出
力電流の和電流が流出または流入するコモン端子を有
し、入力電流ゼロ付近に最小電流利得を持ちかつ入力電
流増大に伴い電流利得が単調増加する特性を持つ第２の
非線形電流アンプとを備え、第２の線形電流ミラーの入
力端子が第１の線形電流ミラーのコモン端子に接続さ
れ、この第２の線形電流ミラーの出力端子が第２の非線
形電流アンプの入力端子に接続され、第２の非線形電流
アンプの出力端子が第１の非線形電流アンプの入力端子
または第１の線形電流ミラーの出力端子に接続され、か
つ第１の非線形電流アンプのコモン端子と第２の非線形
電流アンプのコモン端子が接続され、定電流ループを含
む全体のループ電流増幅率を１未満として全回路に流れ
る電流を短時間内で減じてゼロにするものである。第２
の定電圧素子は、第２の線形電流ミラーの出力端子と第
２の非線形電流アンプの入力端子との接続点に挿入接続
され、外部からの印加電圧が―定の電圧値Ｖｏｆｆ以下
では全回路に流れる電流を減じる帰還ループ動作を停止
させる機能を有している。そして、第２の線形電流ミラ
ーのコモン端子と第１及び第２の非線形電流アンプのコ
モン端子の間を電流流路とし、それら電圧値Ｖｏｎと電
圧値Ｖｏｆｆとを、０＜Ｖｏｎ＜Ｖｏｆｆとなるように
設定し、該電圧Ｖｏｎから電圧Ｖｏｆｆの範囲で定電流
ループで設定する電流が流れる構成にしている。
【００１３】第９の発明は、入力信号中の対象電圧パル
スのパルスエッジを検出するパルスエッジ検出回路にお
いて、次のような定電流回路、電流ミラーを備えて構成
している。定電流回路は、第８の発明における定電流ル
ープ、第１の定電圧素子、帰還ループ及び第２の定電圧
素子を有したものであり、電流ミラーは、定電流ループ
で設定する電流を出力電流に変換するものである。そし
て、対象電圧パルスの波高値電圧をＶｐとしたとき、定
電流回路における電圧値Ｖｏｎと電圧値Ｖｏｆｆとは、
０＜Ｖｏｎ＜Ｖｏｆｆ＜Ｖｐになるように設定し、対象
電圧パルスのパルスエッジ通過時以外の入力信号の低電
圧と高電圧の平坦レベルの領域では定電流ループで設定
する電流をオフし、入力信号中の対象電圧パルスのパル
スエッジを擬似微分して定電流トリガパルスを出力する
構成にしている。
【００１４】第１０の発明は、第１、第２、第３、第４
または第５の発明の極性反転検出回路において、第１及
び第２のエッジ検出回路を、それぞれ次のように構成し
ている。第１のエッジ検出回路は、第１の回線と全波整
流回路の負極性端子から与えられる電圧信号を入力信号
とする第９の発明のパルスエッジ検出回路で構成してい
る。一方、第２のエッジ検出回路は、第２の回線と全波
整流回路の負極性端子から与えられる電圧信号を入力信
号とする第９の発明のパルスエッジ検出回路で構成して
いる。第１１の発明は、直流電源監視回路において、監
視対象直流電源の一端に接続された第８の発明の定電流
回路と、その定電流回路と監視対象直流電源の他端の間
に直列接続された発光素子またはアイソレータとを、備
えている。第１２の発明は、直流電源監視回路におい
て、監視対象直流電源の一端に接続された第８の発明の
定電流回路と、電流流出または電流流入する入力端子、
電流流出または電流流入する出力端子、これら入出力電
流の和電流が流入または流出するコモン端子を有し、入
力端子が定電流回路に接続され、かつ該コモン端子が監
視対象直流電源の他端に接続された電流ミラーと、この
電流ミラーの出力端子に接続された発光素子またはアイ
ソレータとを備えている。
【００１５】第１３の発明は、第１、第２、第３、また
は第４記載の極性反転検出回路において、保持回路は、
次のような定電流オン、オフ形スイッチ回路と出力部を
備えた構成にしている。定電流オン、オフ形スイッチ回
路は、前記検出信号をセット入力端子から入力すること
でオン状態となって電流経路流入端子と電流経路流出端
子間に定電流を流し、外部からのリセット信号をリセッ
ト入力端子から入力することでオフ状態となってその電
流経路流入端子と電流経路流出端子の間の該定電流をオ
フする機能を有している。出力部は、定電流オン、オフ
形スイッチ回路によってオン、オフして出力される定電
流を出力用流出電流に変換する第１の出力用電流ミラ
ー、定電流を出力用流入電流に変換する第２の出力用電
流ミラー、または該定電流をグランドレベルの異なる外
部回路へのオン、オフ信号として出力するアイソレータ
を備えている。そして、定電流オン、オフ形スイッチ回
路と出力部とは、全波整流回路の正極性端子と負極性端
子間に直列に接続され、定電流オン、オフ形スイッチ回
路のオン時に出力する定電流値とそのオン、オフ状態を
切り分ける入力スレッショルド電流値とがそれぞれ独立
に、該スイッチ回路の内蔵するトランジスタのトランジ
スタサイズ比に基づくバンドギャップ電圧及び抵抗によ
って設定された構成にしている。
【００１６】第１４及び第１５の発明は、第５または第
６の発明の極性反転検出回路において、保持回路は、次
のようなインターフェイス回路、定電流オン、オフ形ス
イッチ回路、電流切替え形スイッチ回路、第１の出力
部、第２の出力部及び第３の出力部を備えて構成してい
る。インターフェイス回路は、第１及び第２のエッジ検
出回路の出力状態に基づき当該ノーリンギング端末に前
記起動信号または復旧信号が与えられたことを示す検出
信号と、各第１及び第２のエッジ検出トリガ電流にそれ
ぞれ対応する起動信号検出パルス及び復旧信号検出パル
スとを出力するものである。定電流オン、オフ形スイッ
チ回路は、検出信号によってオン状態になって定電流を
流し、外部からのリセット信号によってオフ状態となっ
て該定電流をオフするものである。電流切替え形スイッ
チ回路は、定電流オン、オフ形スイッチ回路を定電流源
部とし、前記起動信号検出パルスと復旧信号検出パルス
とに基づき、該定電流オン、オフ形スイッチ回路の出力
する電流の流路を２つの出力端子に切替えて出力するも
のである。
【００１７】第１の出力部は、電流切換え形スイッチ回
路の一方の出力端子に接続され、該電流切換え形スイッ
チ回路の出力電流を出力用流出電流に変換する第１の出
力用電流ミラーまたは該電流切換え形スイッチ回路から
の電流をグランドレベルの異なる外部回路へのオン、オ
フ信号として出力するアイソレータを有している。第２
の出力部は、電流切換え形スイッチ回路の他方の出力端
子に接続され、該電流切換え形スイッチ回路からの電流
を出力用流出電流に変換する第２の出力用電流ミラーま
たは該電流切換え形スイッチ回路からの電流をグランド
レベルの異なる外部回路へのオン、オフ信号として出力
するアイソレータを有している。第３の出力部は、定電
流オン、オフ形スイッチ回路のオン、オフ状態を出力す
るものであり、外部制御機器側で第１の出力と第２の出
力とのＯＲ処理をすることでも検知でき省略も可能であ
る。そして、保持回路は、第１と第２の出力部を用いて
第１の出力オン、第２の出力オン、第１及び第２の出力
共にオフの３つの出力状態をとる構成にしている。
【００１８】第１６の発明は、第１３の発明における定
電流オン、オフ形スイッチ回路を次のような定電流ルー
プとスイッチループとで構成している。定電流ループ
は、電流流出または電流流入する入力端子、電流流出ま
たは電流流入する出力端子、及びこれらの入出力電流の
和電流が流入または流出するコモン端子を持ち入出力電
流間の線形増幅を行う第１の線形電流ミラーと、電流流
入または電流流出する入力端子、電流流入または電流流
出する出力端子、及びこれら入出力電流の和電流が流出
または流入するコモン端子を有し、入力電流ゼロ付近に
最大電流利得を持ちかつ入力電流増大に伴い電流利得が
ゼロに向けて単調減少する特性を持つ第１の非線形電流
アンプとを備え、第１の非線形電流アンプの入力端子と
第１の線形電流ミラーの出力端子とが接続され、かつ該
第１の非線形電流アンプの出力端子と第１の線形電流ミ
ラーの入力端子とが接続され、任意に設定された第１の
設定電流値以下ではループ電流利得が１以上で、第１の
設定電流値以上ではループ電流利得がｌ未満のループ電
流増幅を行い、第１の線形電流ミラーのコモン端子と第
１の非線形電流アンプのコモン端子との間を電流経路と
して、外部からの電圧印加で該設定電流に比例した定電
流を流す機能を有している。
【００１９】スイッチループは、電流流出または電流流
入する入力端子、電流流出または電流流入する出力端
子、及びこれら入出力電流の和電流が流入または流出す
るコモン端子を持ち入出力電流間の線形増幅を行う第２
の線形電流ミラーと、電流流入または電流流出する入力
端子、電流流入または電流流出する出力端子、及びこれ
ら入出力電流の和電流が流出または流入するコモン端子
を有し、入力電流ゼロ付近に最小電流利得を持ちかつ入
力電流増大に伴い電流利得が単調増加する特性を持つ第
２の非線形電流アンプとを備え、第２の非線形電流アン
プの入力端子と第２の線形電流ミラーの出力端子が接続
され、第２の非線形電流アンプの出力端子と第２の線形
電流ミラーの入力端子とが接続され、任意に設定する第
２の設定電流値以下ではループ電流利得が１未満でその
第２の設定電流値以上ではループ電流利得が１以上であ
るループ電流増幅を行い、第２の非線形電流アンプのコ
モン端子と第２の線形電流ミラーのコモン端子とをオ
ン、オフするスイッチ端子間とし、第２の非線形電流ア
ンプと第２の線形電流ミラーの接続点の何れかをオン、
オフ制御入力端子として、そこに流れる電流の第２の設
定電流値をオン、オフ制御スレッショルド電流値とする
ようになっている。さらに、第１の設定電流値は、第２
の設定電流値よりも大きな値が設定され、スイッチルー
プは、定電流ループ内の第１の非線形電流アンプと第１
の線形電流ミラーの互いの入力端子と出力端子の接続点
の何れか一方に挿入され、定電流ループのコモン端子間
をオン、オフする定電流流路を構成している。そして、
スイッチループのオン制御入力端子が全体のオン制御入
力端子となり、第１及び第２の線形電流ミラーと第１及
び第２の非線形電流アンプのいずれかの入力端子が、全
体のオフ制御入力端子としている。
【００２０】第１７の発明は、第１３の発明における定
電流オン、オフ形スイッチ回路において、次のようなス
イッチループと定電流ループとで構成している。スイッ
チループは、電流流出または電流流入する入力端子、電
流流出または電流流入する出力端子、及びこれら入出力
電流の和電流が流入または流出するコモン端子を持ち入
出力電流間の線形増幅を行う第１の線形電流ミラーと、
電流流入または電流流出する入力端子、電流流入または
電流流出する出力端子、及びこれら入出力電流の和電流
が流出または流入するコモン端子を有し、入力電流ゼロ
付近に最小電流利得を持ちかつ入力電流増大に伴い電流
利得が単調増加する特性を持つ第１の非線形電流アンプ
とを備え、第１の非線形電流アンプの入力端子と第１の
線形電流ミラーの出力端子が接続され、第１の非線形電
流アンプの出力端子と第１の線形電流ミラーの入力端子
とが接続され、任意に設定する第１の設定電流値以下で
はループ電流利得が１未満でその第１の設定電流値以上
ではループ電流利得が１以上であるループ電流増幅を行
い、第１の非線形電流アンプのコモン端子と第１の線形
電流ミラーのコモン端子とをオン、オフするスイッチ端
子間とし、該第１の非線形電流アンプと第１の線形電流
ミラーの接続点の何れかをオン、オフ制御入力端子とし
て、そこに流れる電流の第１の設定電流値をオン、オフ
制御スレッショルド電流値とするものである。
【００２１】定電流ループは、電流流出または電流流入
する入力端子、電流流出または電流流入する出力端子、
及びこれらの入出力電流の和電流が流入または流出する
コモン端子を持ち入出力電流間の線形増幅を行う第２の
線形電流ミラーと、電流流入または電流流出する入力端
子、電流流入または電流流出する出力端子、及びこれら
の入出力電流の和電流が流出または流入するコモン端子
を有し、入力電流ゼロ付近に最大電流利得を持ちかつ入
力電流増大に伴い電流利得がゼロに向けて単調減少する
特性を持つ第２の非線形電流アンプとを備え、第２の非
線形電流アンプの入力端子と第２の線形電流ミラーの出
力端子とが接続され、かつ第２の非線形電流アンプの出
力端子と第２の線形電流ミラーの入力端子とが接続さ
れ、任意に設定された第２の設定電流値以下ではループ
電流利得が１以上で、第２の設定電流値以上ではループ
電流利得がｌ未満のループ電流増幅を行い、第２の線形
電流ミラーのコモン端子と第２の非線形電流アンプのコ
モン端子との間を電流経路として外部からの電圧印加
で、設定電流に比例した定電流を流す機能を有してい
る。そして、第１の設定電流値は、第２の設定電流値よ
りも小さな値が設定され、定電流ループは、スイッチル
ープ内の第１の非線形電流アンプの出力端子と第１の線
形電流ミラーの前記入力端子との接続点に挿入され、ス
イッチループのコモン端子間がオン、オフする定電流流
路を形成し、前記定電流ループ内の第２の非線形電流ア
ンプと第２の線形ミラーの接続点のいずれかが、全体の
オン制御入力端子となり、第１及び第２の線形電流ミラ
ーと第１及び第２の非線形電流アンプのいずれかの入力
端子が、全体のオフ制御入力端子となる構成にしてい
る。
【００２２】第１８の発明は、第１３の発明における定
電流オン、オフ形スイッチ回路を次のような第１の定電
流ループと第２の定電流ループとで構成している。第１
の定電流ループは、電流流出または電流流入する入力端
子、電流流出または電流流入する出力端子、及びこれら
の入出力電流の和電流が流入または流出するコモン端子
を持ち入出力電流間の線形増幅を行う第１の線形電流ミ
ラーと、電流流入または電流流出する入力端子、電流流
入または電流流出する出力端子、及びこれらの入出力電
流の和電流が流出または流入するコモン端子を有し、入
力電流ゼロ付近に最大電流利得を持ちかつ入力電流増大
に伴い電流利得がゼロに向けて単調減少する特性を持つ
第１の非線形電流アンプとを備え、第１の非線形電流ア
ンプの入力端子と第１の線形電流ミラーの出力端子とが
接続され、かつ第１の非線形電流アンプの出力端子と第
１の線形電流ミラーの入力端子とが接続され、任意に設
定された第１の設定電流値以下ではループ電流利得が１
以上で、第１の設定電流値以上ではループ電流利得がｌ
未満のループ電流増幅を行い、第１の線形電流ミラーの
コモン端子と第１の非線形電流アンプのコモン端子との
間を電流経路として外部からの電圧印加で、第１の設定
電流に比例した定電流を流す機能を有している。
【００２３】第２の定電流ループは、電流流出または電
流流入する入力端子、電流流出または電流流入する出力
端子、及びこれらの入出力電流の和電流が流入または流
出するコモン端子を持ち入出力電流間の線形増幅を行う
第２の線形電流ミラーと、電流流入または電流流出する
入力端子、電流流入または電流流出する出力端子、及び
これら入出力電流の和電流が流出または流入するコモン
端子を有し、入力電流ゼロ付近に最大電流利得を持ちか
つ入力電流増大に伴い電流利得がゼロに向けて単調減少
する特性を持つ第２の非線形電流アンプとを備え、第２
の非線形電流アンプの入力端子と第２の線形電流ミラー
の出力端子とが接続され、かつ第２の非線形電流アンプ
の出力端子と第２の線形電流ミラーの入力端子とが接続
され、任意に設定された第２の設定電流値以下ではルー
プ電流利得が１以上で、第２の設定電流値以上ではルー
プ電流利得がｌ未満のループ電流増幅をし、第２の線形
電流ミラーのコモン端子と第２の非線形電流アンプのコ
モン端子との間を電流経路として外部からの電圧印加
で、第２の設定電流に比例した定電流を流す機能を有し
ている。
【００２４】そして、第２の定電流ループ内の第２の線
形電流ミラーのコモン端子は、第１の定電流ループ内の
第１の線形電流ミラーの入力端子と第１の非線形電流ア
ンプの出力端子の間の接続を開いて第１の線形電流ミラ
ーの入力端子に接続され、第１の非線形電流アンプの出
力端子は、その第２の定電流ループ内の第２の非線形電
流アンプの入力端子及び第２の線形電流ミラーの出力端
子に接続され、かつ、第１の非線形電流アンプのコモン
端子は、第２の非線形電流アンプのコモン端子に接続さ
れた構成としている。第２の設定電流値は、第１の設定
電流値よりも十分大きな値に設定され、第２の非線形電
流アンプの入力端子または第２の線形電流ミラーの入力
端子が、全体のオン、オフ制御端子を構成している。さ
らに、第１の線形電流アンプと第１及び第２の非線形電
流アンプのコモン端子間は、オン、オフして流れる定電
流の電流流路となる構成にしている。
【００２５】第１９の発明は、端末に設けられ、一対の
第１及び第２の回線で構成された通信回線を介して与え
られた起動信号または復旧信号の極性反転情報に基づ
き、ノーリンギング通信の着信を検出する緩転極検出回
路において、次のような第１の全波整流回路、第２の全
波整流回路、電流制限抵抗、電源キャパシタ、第１の転
極フォールエッジ検出部、第２の転極フォールエッジ検
出部、第１の検出信号形成部、モノマルチ、第１の転極
ライズエッジ検出回路、第２の転極ライズエッジ検出回
路、第２の検出信号形成部、リセットパルス形成回路、
及び保持回路を備えている。第１の全波整流回路は、通
信回線に流れる電流を全波整流し、正極性端子と負極性
端子から後段の回路に電源供給するものである。第２の
全波整流回路は、通信回線に流れる電流を全波整流する
ものである。電流制限抵抗は、第２の全波整流回路の出
力端子に接続されている。電源キャパシタは、電流制限
抵抗を介して第２の全波整流回路から電源供給を受け、
第１及び第２の回線間の電圧がゼロの時も、後段の回路
の動作を維持する機能を有している。第１の転極フォー
ルエッジ検出部は、電源キャパシタから電源供給を受
け、起動信号又は復旧信号となる第１の回線の転極回線
間電圧減少エッジを検出してトリガ電流を出力する機能
を有している。第２の転極フォールエッジ検出部は、電
源キャパシタから電源供給を受け、復旧信号又は起動信
号となる第２の回線の転極回線間電圧減少エッジを検出
してトリガ電流を出力する機能を有している。
【００２６】第１の検出信号形成部は、第１及び第２の
転極フォールエッジ検出部の出力するトリガ電流を合成
したフォールエッジ検出信号を形成するものである。モ
ノマルチは、電源キャパシタから電源供給を受けフォー
ルエッジ検出信号を受けて一定時間のパルスを出力する
構成である。第１の転極ライズエッジ検出回路は、起動
信号又は復旧信号となる第１の回線の転極回線間電圧増
大エッジを検出してトリガ電流を出力する機能を有して
いる。第２の転極ライズエッジ検出回路も、同様に、復
旧信号又は起動信号となる第２の回線の転極回線間電圧
増大エッジを検出してトリガ電流を出力する機能を有し
ている。第２の検出信号形成部が、第ｌ及び第２の転極
ライズエッジ検出回路の出力するトリガ電流を合成し、
ライズエッジ検出信号を形成する構成ある。リセットパ
ルス形成回路は、モノマルチからのパルスと外部回路か
らのリセット信号を合成してリセットパルスを出力する
ものである。保持回路は、第１の全波整流回路の出力電
圧を電源として動作し、第２の検出信号形成部の出力す
るトリガ電流をセット入力端子に入力して転極情報を保
持して外部回路に出力し、前記リセットパルス形成回路
からのパルスをリセット入力端子に入力して待機状態に
戻る機能を有している。そして、モノマルチの出力する
パルスが、リセットパルス形成回路を介して保持回路に
与えられている期間には、該保持回路が強制的にリセッ
トされてトリガ電流がセット入力されても転極情報を出
力しない構成にしている。
【００２７】第２０の発明は、緩転極検出回路におい
て、第１９の発明における第１の全波整流回路、第２の
全波整流回路、第１の検出信号形成部、第１及び第２の
転極ライズエッジ検出回路、第２の検出信号形成部及び
リセットパルス形成回路とを備え、さらに、次のような
制御電源回路、第１の転極フォールエッジ検出部、第２
の転極フォールエッジ検出部及びモノマルチを設けてい
る。制御電源回路は、第２の全波整流回路の出力端子に
接続されて第２の全波整流回路から電源供給を受け、内
蔵キャパシタに対する過電圧及び過電流を防止しつつ、
第１及び第２の回線間の電圧がゼロの時も、後段の回路
の動作を維持する電源を供給するものである。第１の転
極フォールエッジ検出部は、制御電源回路から電源供給
を受け、起動信号又は復旧信号となる前記第１の回線の
転極回線間電圧減少エッジを検出してトリガ電流を出力
する構成である。第２の転極フォールエッジ検出部は、
制御電源回路から電源供給を受け、復旧信号又は起動信
号となる第２の回線の転極回線間電圧減少エッジを検出
してトリガ電流を出力する構成である。モノマルチは、
制御電源回路の出力端子からの電源で動作し、フォール
エッジ検出信号を受けて一定時間のパルスを出力する機
能を有している。保持回路は、第１または第２の全波整
流回路もしくは制御電源回路から与えられた電源で動作
し、第２の検出信号形成回路の出力するトリガ電流をセ
ット入力端子に入力して転極情報を保持して外部回路に
出力し、リセットパルス形成回路からのパルスをリセッ
ト入力端子に入力して待機状態に戻る機能を有してい
る。そして、モノマルチの出力するパルスが、リセット
パルス形成回路を介して保持回路に与えられている期間
には、該保持回路が強制的にリセットされてトリガ電流
がセット入力されても転極情報を出力しない構成にして
いる。
【００２８】第２１の発明は、緩転極検出回路におい
て、第１９の発明における第１の全波整流回路、第２の
全波整流回路、電流制限抵抗、電源キャパシタ、第１の
転極フォールエッジ検出部、第２の転極フォールエッジ
検出部、第１の検出信号形成部、モノマルチ、リセット
パルス形成回路、第１の転極ライズエッジ検出回路及び
第２の転極ライズエッジ検出回路と、次のような第１の
保持回路及び第２の保持回路とを備えている。第１の保
持回路は、第１の全波整流回路から与えられた電源で動
作し、第１の転極ライズエッジ検出回路の出力するトリ
ガ電流をセット入力端子に入力して転極情報を保持して
外部回路に出力し、リセットパルス形成回路からのパル
スをリセット入力端子に入力して待機状態に戻る機能を
有している。第２の保持回路は、第１の全波整流回路か
ら与えられた電源で動作し、第２の転極ライズエッジ検
出回路の出力するトリガ電流をセット入力端子に入力し
て転極情報を保持して外部回路に出力し、リセットパル
ス形成回路からのパルスをリセット入力端子に入力して
待機状態に戻る機能を有している。そして、モノマルチ
の出力するパルスが、リセットパルス形成回路を介して
第１及び第２の保持回路に与えられている期間には、該
第１及び第２の保持回路が強制的にリセットされてトリ
ガ電流がセット入力されても前記転極情報を出力しない
構成にしている。
【００２９】第２２の発明は、緩転極検出回路におい
て、第２０の発明における第１の全波整流回路、第２の
全波整流回路、制御電源回路、第１の転極フォールエッ
ジ検出部、第２の転極フォールエッジ検出部、第１の検
出信号形成部、モノマルチ、リセットパルス形成回路、
第１の転極ライズエッジ検出回路及び第２の転極ライズ
エッジ検出回路と、次のような第１の保持回路及び第２
の保持回路とを備えている。第１の保持回路は、第１も
しくは第２の全波整流回路または制御電源回路から与え
られた電源で動作し、第１の転極ライズエッジ検出回路
の出力するトリガ電流をセット入力端子に入力して転極
情報を保持して外部回路に出力し、リセットパルス形成
回路からのパルスをリセット入力端子に入力して待機状
態に戻る機能を有している。第２の保持回路は、第１ま
たは第２の全波整流回路もしくは制御電源回路から与え
られた電源で動作し、第２の転極ライズエッジ検出回路
の出力するトリガ電流をセット入力端子に入力して転極
情報を保持して外部回路に出力し、リセットパルス形成
回路からのパルスをリセット入力端子に入力して待機状
態に戻る機能を有している。そして、モノマルチの出力
するパルスが、リセットパルス形成回路を介して第１及
び第２の保持回路に与えられている期間には、該第１及
び第２の保持回路が強制的にリセットされてトリガ電流
がセット入力されても転極情報を出力しない構成にして
いる。
【００３０】第２３の発明は、緩転極検出回路におい
て、第１９の発明における第１の全波整流回路、第２の
全波整流回路、電流制限抵抗、電源キャパシタ、第１の
転極フォールエッジ検出部、第２の転極フォールエッジ
検出部、第１の検出信号形成部、モノマルチ、リセット
パルス形成回路、第１の転極ライズエッジ検出回路及び
第２の転極ライズエッジ検出回路と、次のような３ステ
ート保持回路とを備えている。３ステート保持回路は、
第１の全波整流回路から与えられた電源で動作し、第１
の転極ライズエッジ検出回路の出力するトリガ電流を第
１のセット入力端子に入力して起動信号または復旧信号
に対する第１の転極情報を保持出力し、リセットパルス
形成回路からの前記パルスをリセット入力端子から入力
して待機状態に戻り、第２の転極ライズエッジ検出回路
からのトリガ電流を第２のセット入力端子に入力して復
旧信号または起動信号に対する第２の転極情報を保持出
力し、リセットパルス形成回路からのパルスをリセット
入力端子から入力して第１、第２出力共にオフの待機状
態に戻るようにしている。そして、モノマルチの出力す
るパルスが、リセットパルス形成回路を介して３ステー
ト保持回路に与えられている期間には、該３ステート保
持回路が強制的にリセットされて、第１及び第２の転極
ライズエッジ検出回路からセットトリガ電流を入力され
ても転極情報を出力しない構成にしている。
【００３１】第２４の発明は、緩転極検出回路におい
て、第２０の発明における第１の全波整流回路、第２の
全波整流回路、制御電源回路、第１の転極フォールエッ
ジ検出部、第２の転極フォールエッジ検出部、第１の検
出信号形成部、モノマルチ、リセットパルス形成回路、
第１の転極ライズエッジ検出回路及び第２の転極ライズ
エッジ検出回路と、次のような３ステート保持回路とを
備えている。３ステート保持回路は、第１または第２の
全波整流回路もしくは制御電源回路から与えられた電源
で動作し、第１の転極ライズエッジ検出回路の出力する
トリガ電流を第１のセット入力端子に入力して起動信号
または復旧信号に対する第１の転極情報を保持出力し、
リセットパルス形成回路からのパルスをリセット入力端
子から入力して待機状態に戻り、第２の転極ライズエッ
ジ検出回路からのトリガ電流を第２のセット入力端子に
入力して復旧信号または起動信号に対する第２の緩転極
情報を保持出力し、リセットパルス形成回路からのパル
スをリセット入力端子から入力して第１、第２出力共に
オフの待機状態に戻るようにしている。そして、モノマ
ルチの出力するパルスが、リセットパルス形成回路を介
して３ステート保持回路に与えられている期間には、該
３ステート保持回路が強制的にリセットされて、第１及
び第２の転極ライズエッジ検出回路からセットトリガ電
流を入力されても転極情報を出力しない構成にしてい
る。
【００３２】第２５の発明は、第１９〜第２４の発明の
緩転極検出回路において、第１の転極ライズエッジ検出
回路は、第１の回線と第１の全波整流回路の負極性端子
とから与えられる信号を入力信号とする第９の発明のパ
ルスエッジ検出回路で構成し、第２の転極ライズエッジ
検出回路は、第２の回線と全波整流回路の負極性端子と
から与えられる信号を入力信号とする第９の発明のパル
スエッジ検出回路で構成している。第２６の発明は、信
号線のパルスの立ち下がりエッジを検出するパルスフォ
ールエッジ検出回路において、次のような構成にしてい
る。即ち、この第２６の発明のパルスフォールエッジ検
出回路は、信号線にアノードが接続され、該信号線上の
パルスを整流するピークホールド用整流ダイオードと、
ピークホールド用整流ダイオードのカソードとグランド
との間に接続されたピークホールド用キャパシタと、設
定した一定の電圧範囲内でのみ定電流が流れる第８の発
明における定電流回路とを、備えている。さらに、この
パルスフォールエッジ検出回路は、電流流出入力端子、
複数の電流流出出力端子、及びそれら入出力電流の和電
流が流入するコモン端子を持ち、コモン端子がピークホ
ールド用整流ダイオードのカソードとピークホールド用
キャパシタの接続点に接続され、電流流出入力端子が前
記定電流回路の電流流入端子に接続された第１の線形電
流ミラーと、前記定電流回路の電流流出端子にアノード
が接続された逆流防止ダイオードと、電流流入入力端
子、複数の電流流入出力端子、及びそれら入出力電流の
和電流が流出するコモン端子を持ち、このコモン端子が
グランドに接続され、該複数の電流流入出力端子のうち
のひとつが前記信号線と逆流防止ダイオードのカソード
に接続され、電流流入入力端子が第１の線形電流ミラー
回路の複数の電流流出出力端子のうちの一つに接続され
た第２の線形電流ミラーとを備えている。そして、第１
の線形電流ミラーの前記電流流出出力端子または第２の
線形電流ミラーの電流流入出力端子は、パルスの立ち下
がり情報を示す出力端子を構成している。そして、前記
定電流回路は、電流が流れ始める電圧をＶＬ、該電流が
流れなくなる電圧をＶＨ、及びパルス波高値をＶＰと置
いたとき、それらの電圧ＶＬと電圧ＶＨとを０＜ＶＬ＜
ＶＨ＜ＶＰを満たすように設定している。
【００３３】第２７の発明は、第１９、第２１、第２３
または第２５の発明の緩転極検出回路において、次のよ
うな構成にしている。即ち、第１及び第２の転極フォー
ルエッジ検出部は、設定した一定の電圧範囲内でのみ定
電流が流れる第８の発明の定電流回路と、電流流出入力
端子、複数の電流流出出力端子、及びそれら入出力電流
の和電流が流入するコモン端子を持ち、このコモン端子
が電流制限抵抗と電源キャパシタの接続点に接続され、
電流流出入力端子が前記定電流回路の電流流入端子に接
続された第１の線形電流ミラーと、前記定電流回路の電
流流出端子にアノードが接続された逆流防止ダイオード
と、電流流入入力端子、複数の電流流入出力端子、及び
それら入出力電流の和電流が流出するコモン端子を持
ち、このコモン端子が第１の全波整流回路の負極性端子
に接続され、複数の電流流入出力端子のうちの一つの端
子が第１または第２の通信回線と逆流防止ダイオードの
カソードとに接続され、電流流入入力端子が第１の線形
電流ミラー回路の複数の電流流出出力端子のうちの一つ
に接続された第２の線形電流ミラーとを備えた構成にし
ている。そして、第１の線形電流ミラーの複数の電流流
出出力端子のうちの他の一つの端子、または第２の線形
電流ミラーの複数の電流流入出力端子のうちの他の一つ
の端子は、通信回線の転極時の電圧減少エッジ情報を示
す出力端子を構成し、第１の線形ミラーの前記電流流出
入力端子から該第１の線形電流ミラーの前記電流流出出
力端子を通り、さらに前記第２の線形電流ミラーの前記
電流流入入力端子を通り、さらに該第２の線形電流ミラ
ーの電流流入出力端子を通り、前記第１または第２の通
信回線に至る電流経路の電流増倍率は、１以上に設定し
ている。さらに、前記定電流回路は、電流が流れ始める
電圧をＶＬ、該電流が流れなくなる電圧をＶＨ、及び待
機時の通信回線間電圧をＶＰと置いたとき、それらの電
圧ＶＬと電圧ＶＨとを０＜ＶＬ＜ＶＨ＜ＶＰを満たすよ
うに設定している。
【００３４】第２８の発明は、第２０、第２２、第２４
または第２５の発明の緩転極検出回路において、次のよ
うな構成にしている。即ち、第１及び第２の転極フォー
ルエッジ検出部は、設定した一定の電圧範囲内でのみ定
電流が流れる第８の発明における定電流回路と、電流流
出入力端子、複数の電流流出出力端子、及びそれら入出
力電流の和電流が流入するコモン端子を持ち、該コモン
端子が制御電源回路の出力端子に接続され、電流流出入
力端子が前記定電流回路の電流流入端子に接続された第
１の線形電流ミラーと、前記定電流回路の電流流出端子
にアノードが接続された逆流防止ダイオードと、電流流
入入力端子、複数の電流流入出力端子、及びそれら入出
力電流の和電流が流出するコモン端子を持ち、このコモ
ン端子が第１の全波整流回路の負極性端子に接続され、
複数の電流流入出力端子のうちの一つの端子が第１また
は第２の通信回線と逆流防止ダイオードのカソードとに
接続され、電流流入入力端子が第１の線形電流ミラー回
路の前記複数の電流流出出力端子のうちの一つの端子に
接続された第２の線形電流ミラーとを備えている。そし
て、第１の線形電流ミラーの複数の電流流出出力端子の
うちの他の一つの端子、または第２の線形電流ミラーの
複数の電流流入出力端子のうちの他の一つの端子は、通
信回線の転極時の電圧減少エッジ情報を示す出力端子を
構成し、第１の線形ミラーの電流流出入力端子から第１
の線形電流ミラーの電流流出出力端子を通り、さらに第
２の線形電流ミラーの電流流入入力端子を通り、さらに
第２の線形電流ミラーの電流流入出力端子を通り、前記
第１または第２の通信回線に至る電流経路の電流増倍率
は、１以上に設定している。さらに、前記定電流回路
は、電流が流れ始める電圧をＶＬ、該電流が流れなくな
る電圧をＶＨ、及び待機時の通信回線間電圧をＶＰと置
いたとき、それらの電圧ＶＬと電圧ＶＨとを０＜ＶＬ＜
ＶＨ＜ＶＰを満たすように設定している。
【００３５】第２９の発明は、モノマルチにおいて、次
のような定電流オン、オフ回路、スイッチ回路、時定数
キャパシタ、第１の線形電流ミラー、第２の線形電流ミ
ラー及びシュミットトリガ回路を備えて構成している。
定電流オン、オフ回路は、セット入力端子とリセット入
力端子と電流流入端子と電流流出端子とを有し、セット
入力端子から入力されたトリガ電流に基づきオンとなっ
て電流流入端子と電流流出端子の間に定電流を流し、リ
セット入力端子から入力されたトリガ電流に基づき該定
電流をオフする機能を有している。スイッチ回路は、前
記定電流オン、オフ回路の電流流出端子に電流流入端子
が接続され、セット入力端子から入力されたトリガ電流
に基づきオンして短絡状態となり、自回路に流れる電流
がオフすることでオフ状態に戻る構成である。時定数キ
ャパシタは前記定電流オン、オフ回路と前記スイッチ回
路の前記接続点とグランド間に接続されている。第１の
線形電流ミラーは、電流流出入力端子、複数の電流流出
出力端子、及びそれら入出力電流の和電流が流入するコ
モン端子を持ち、該コモン端子が正電源に接続され、電
流流出入力端子が前記定電流オン、オフ回路の前記電流
流入端子に接続されている。第２の線形電流ミラーは、
電流流入入力端子、電流流入出力端子及びそれら入出力
電流の和電流が流出するコモン端子を持ち、該電流流入
入力端子に前記スイッチ回路の電流流出端子が接続さ
れ、電流流入出力端子が前記定電流オン、オフ回路の前
記リセット入力端子に接続され、コモン端子が負電源に
接続されている。シュミットトリガ回路は、前記第１の
線形電流ミラー回路の電流流出出力端子のうちの必要数
の電流出力を定電流負荷として動作し、前記定電流オ
ン、オフ回路と前記スイッチ回路と前記時定数キャパシ
タとの接続点に入力端子が接続され、グランドが負電源
に接続され、入力電圧が低電圧の場合には、出力電流を
オフし、入力電圧が高電圧の場合には、出力電流をスイ
ッチ回路のセット入力端子に出力する構成である。そし
て、前記定電流オン、オフ回路の前記セット入力端子が
全体のトリガ入力端子を構成し、前記第１の線形電流ミ
ラーの複数の電流流出出力端子のうちの一つが、全体の
出力端子を形成する構成にしている。
【００３６】第３０の発明は、モノマルチにおいて、次
のような定電流オン、オフ回路、スイッチ回路、時定数
キャパシタ、時定数キャパシタ放電回路、第１の線形電
流ミラー、第２の線形電流ミラー及びシュミットトリガ
回路を備えて構成している。定電流オン、オフ回路は、
セット入力端子とリセット入力端子と電流流入端子と電
流流出端子とを有し、該セット入力端子から入力された
トリガ電流に基づきオンとなって電流流入端子と電流流
出端子の間に定電流を流し、リセット入力端子から入力
されたトリガ電流に基づき該定電流をオフする機能を有
している。スイッチ回路は、前記定電流オン、オフ回路
の前記電流流出端子に電流流入端子が接続され、セット
入力端子とリセット入力端子とを有し、該セット入力端
子から入力されたトリガ電流に基づきオンして短絡状態
となり、該リセット入力端子からのトリガ電流の入力ま
たは自回路に流れる電流がオフすることでオフ状態に戻
る機能を有している。時定数キャパシタは、前記定電流
オン、オフ回路と前記スイッチ回路の前記接続点とグラ
ンドとの間に接続されている。時定数キャパシタ放電回
路は、定電流オン、オフ回路のセット入力端子に入力端
子が接続され、該入力端子にトリガ電流が入力される時
に前記時定数キャパシタを短絡放電させるものである。
【００３７】第１の線形電流ミラーは、電流流出入力端
子、複数の電流流出出力端子、及びそれら入出力電流の
和電流が流入するコモン端子を持ち、コモン端子が正電
源に接続され、電流流出入力端子が前記定電流オン、オ
フ回路の電流流入端子に接続されている。第２の線形電
流ミラーは、電流流入入力端子、電流流入出力端子及び
それら入出力電流の和電流が流出するコモン端子を持
ち、電流流入入力端子に前記スイッチ回路の電流流出端
子が接続され、該電流流入出力端子が前記定電流オン、
オフ回路の前記リセット入力端子に接続され、該コモン
端子が負電源に接続されている。シュミットトリガ回路
は、第１の線形電流ミラー回路の電流流出出力端子のう
ちの必要数の電流出力を定電流負荷として動作し、前記
定電流オン、オフ回路と前記スイッチ回路と前記時定数
キャパシタとの接続点に入力端子が接続され、グランド
が負電源に接続し、入力電圧が高電圧の場合には、正相
出力端子を介して出力電流を該スイッチ回路のセット入
力端子に出力し、低電圧の場合には逆相出力端子を介し
て出力電流を該スイッチ回路のリセット入力端子に出力
する機能を有している。そして、前記定電流オン、オフ
回路の前記セット入力端子は全体のトリガ入力端子を構
成し、前記第１の線形電流ミラーの複数の電流流出出力
端子のうちの一つが、全体の出力端子を形成する構成に
している。
【００３８】第３１の発明は、モノマルチにおいて、次
のような定電流オン、オフ回路、スイッチ回路、時定数
キャパシタ、時定数キャパシタ放電回路、第１の線形電
流ミラー、第２の線形電流ミラー及びシュミットトリガ
回路を備えて構成している。定電流オン、オフ回路は、
セット入力端子とリセット入力端子と電流流入端子と電
流流出端子とを有し、該セット入力端子から入力された
トリガ電流に基づきオンとなって電流流入端子と電流流
出端子の間に定電流を流し、該リセット入力端子から入
力されたトリガ電流に基づき定電流をオフする機能を有
している。スイッチ回路は、前記定電流オン、オフ回路
の前記電流流出端子に電流流入端子が接続され、セット
・リセット入力端子を有し、セット・リセット入力端子
からの電流流入または電流流出によりオンして短絡状態
となり、該セット・リセット入力端子からの電流流出ま
たは電流流入されることで、または自回路に流れる電流
がオフすることでオフ状態に戻る構成である。時定数キ
ャパシタは、前記定電流オン、オフ回路と前記スイッチ
回路との前記接続点とグランドとの間に接続されてい
る。時定数キャパシタ放電回路は、前記定電流オン、オ
フ回路の前記セット入力端子に入力端子が接続され、該
入力端子にトリガ電流が入力される時に時定数キャパシ
タを短絡放電させるものである。
【００３９】第１の線形電流ミラーは、電流流出入力端
子、複数の電流流出出力端子、及びそれら入出力電流の
和電流が流入するコモン端子を持ち、このコモン端子が
正電源に接続され、電流流出入力端子が前記定電流オ
ン、オフ回路の前記電流流入端子に接続されている。第
２の線形電流ミラーは、電流流入入力端子、電流流入出
力端子及びそれら入出力電流の和電流が流出するコモン
端子を持ち、該電流流入入力端子に前記スイッチ回路の
前記電流流出端子が接続され、該電流流入出力端子が前
記定電流オン、オフ回路の前記リセット入力端子に接続
され、該コモン端子が負電源に接続されている。シュミ
ットトリガ回路は、第１の線形電流ミラー回路の電流流
出出力端子のうちの必要数の電流出力を定電流負荷とし
て動作し、前記定電流オン、オフ回路と前記スイッチ回
路と前記時定数キャパシタとの前記接続点に入力端子が
接続され、グランドが負電源に接続され、入力電圧が高
電圧の場合には、スイッチ回路のセット・リセット入力
端子に対してセット出力電流を流出または流入させ、低
電圧の場合には該スイッチ回路のセット・リセット入力
端子に対してリセット出力電流を流入または流出させる
構成である。そして、前記定電流オン、オフ回路の前記
セット入力端子は、全体のトリガ入力端子を構成し、前
記第１の線形電流ミラーの複数の電流流出出力端子のう
ちの一つが、全体の出力端子を形成する構成にしてい
る。
【００４０】第３２の発明は、第１９〜第２８記載の緩
転極検出回路において、前記モノマルチは、トリガ入力
端子を、第１の検出信号形成回路の出力端子に接続した
請求項２９、３０または３１記載のモノマルチで構成し
ている。第３３の発明は、一対の通信回線上の起動信号
及び復旧信号である極性反転情報を検出する回路に設け
られ、通信回線間の電圧がゼロの時も負荷回路の動作を
維持させる電源供給を行う制御電源回路において、次の
ような定電流ループ、出力保持キャパシタ、レベルシフ
トダイオード、ツェナーダイオード、保護抵抗、及びＮ
ＰＮ形帰還トランジスタを備えて構成している。定電流
ループは、電流流出または電流流入する入力端子、電流
流出または電流流入する出力端子、及びそれら入出力電
流の和電流が流入または流出するコモン端子を持ち該入
出力電流間の線形増幅を行う線形電流ミラーと、電流流
入または電流流出する入力端子、電流流入または電流流
出する出力端子、及びこれら入出力電流の和電流が流出
または流入するコモン端子を有し、入力電流ゼロ付近に
最大電流利得を持ちかつ入力電流増大に伴い電流利得が
ゼロに向けて単調減少する特性を持つ非線形電流アンプ
とを有し、該非線形電流アンプの入力端子と該線形電流
ミラーの出力端子が接続され、該非線形電流アンプの出
力端子と該線形電流ミラーの入力端子が接続されてルー
プ電流増幅を行うと共に、該線形電流ミラーのコモン端
子と該非線形電流アンプのコモン端子間を電流流路と
し、その電流流入側のコモン端子が電源に接続され、電
流流出側のコモン端子を出力端子として、電圧印加によ
り定電流を流す機能を有している。
【００４１】出力保持キャパシタは、前記定電流電流ル
ープの出力端子とグランドとの間に接続されている。レ
ベルシフトダイオードは、前記定電流ループの電流流出
側のコモン端子を持つ該非線形電流アンプまたは該線形
電流ミラーの入力端子にアノードが接続されている。ツ
ェナーダイオードにおいては、前記レベルシフトダイオ
ードのカソードにプラス電圧印加端子が接続され、マイ
ナス電圧印加端子がグランドに接続されている。ＮＰＮ
形帰還トランジスタは、前記定電流ループの電流流入側
の前記コモン端子を持つ該線形電流ミラーまたは該非線
形電流アンプの入力端子にコレクタが接続され、ベース
がその定電流ループの出力端子に接続され、エミッタが
保護抵抗を介して、レベルシフトダイオードとツェナー
ダイオードの接続点に接続されている。そして、定電流
ループの出力する前記定電流値は、電源としての許容最
大電流値に設定し、ツェナーダイオードのブレークダウ
ン電圧は、負荷の高側保護電圧値に設定し、レベルシフ
トダイオードのシフト電圧は、定電流ループがアクティ
ブ状態のときに、ＮＰＮ形帰還トランジスタがカットオ
フ状態となる電圧値に設定している。さらに、出力保持
キャパシタの容量は、通信回線を介して与えられるベル
信号受信最長時間に対し、負荷回路の動作を保証できる
電荷量を保持するように設定して構成している。
【００４２】第３４の発明は、制御電源回路において、
第３３の発明の定電流ループ、出力保持キャパシタ、保
護抵抗、レベルシフトダイオード及びツェナーダイオー
ドと、次のようなＮＰＮ形帰還トランジスタ及びＰＮＰ
形帰還トランジスタとを、備えて構成している。ＮＰＮ
形帰還トランジスタは、定電流ループの電流流入側のコ
モン端子を持つ線形電流ミラーまたは非線形電流アンプ
の入力端子にコレクタが接続され、ベースがその定電流
ループの出力端子に接続され、エミッタが保護抵抗の一
端に接続されている。ＰＮＰ形帰還トランジスタは、コ
レクタが前記グランドに接続され、ベースがレベルシフ
トダイオードとツェナーダイオードの接続点に接続さ
れ、エミッタが保護抵抗の他端に接続されている。そし
て、定電流ループの出力する定電流値は、電源としての
許容最大電流値に設定し、ツェナーダイオードのブレー
クダウン電圧は、負荷の高側保護電圧値に設定し、レベ
ルシフトダイオードのシフト電圧は、前記定電流ループ
がアクティブ状態のときに、それらＮＰＮ形帰還トラン
ジスタとＰＮＰ形帰還トランジスタとがカットオフ状態
となる電圧値に設定している。さらに、出力保持キャパ
シタの容量は、通信回線を介して与えられるベル信号受
信最長時間に対し、負荷回路の動作を保証できる電荷量
を保持するように設定し、保護抵抗が、定電流ループを
アクティブ状態にさせるときの最大電流値を制限する構
成にしている。
【００４３】第３５の発明は、第２０、第２２、第２
４、第２５、または第２８の発明の緩転極検出回路にお
いて、前記制御電源回路は、電源を第２の全波整流回路
の出力端子の電位レベルとし、グランドは第１の全波整
流回路の負極性端子の電位レベルとした第３３または第
３４の発明の制御電源回路で構成している。第３６の発
明は、端末に設けられ、一対の第１及び第２の回線で構
成された通信回線を介して与えられた極性反転情報から
ベル信号を検出するベル信号検出回路において、次のよ
うな構成にしている。即ち、この第３６の発明における
ベル信号検出回路は、通信回線に流れる電流を全波整流
し、正極性端子と負極性端子から一定の極性の電圧を出
力して後段の回路に電源供給を行う全波整流回路と、全
波整流回路の負極性端子と第１の回線間との間に接続さ
れ、起動信号または復旧信号の極性反転エッジを検出し
て第１のエッジ検出トリガ電流を出力する第１のエッジ
検出回路と、全波整流回路の負極性端子と第２の回線と
の間に接続され、復旧または起動信号の極性反転エッジ
を検出して第２のエッジ検出トリガ電流を出力する第２
のエッジ検出回路とを備え、さらに、次のような第１及
び第２のパルス幅拡大回路と、ＡＮＤ回路とが設けられ
ている。第１のパルス幅拡大回路は、第１のエッジ検出
回路からの第１のエッジ検出トリガ電流を電圧信号又は
電流信号に変換し、一定時間または外部からリセット信
号の入力があるまで論理“１”レベルを維持出力するも
のである。第２のパルス幅拡大回路は、第２のエッジ検
出回路からの第２のエッジ検出トリガ電流を電圧信号又
は電流信号に変換し、一定時間または外部からリセット
信号の入力があるまで、論理“１”レベルを維持出力す
るものである。ＡＮＤ回路は、第１のパルス幅拡大回路
及び第２のパルス幅拡大回路の出力論理の論理積を求め
る構成である。ＡＮＤ回路には出力手段が接続され、該
出力手段がＡＮＤ回路の出力信号をベル信号検出信号に
変換して外部回路に伝える構成になっている。
【００４４】第３７及び３８の発明は、端末に設けら
れ、一対の第１及び第２の回線で構成された通信回線を
介して与えられたベル信号を検出するベル信号検出回路
において、次のように構成している。即ち、通信回線に
流れる電流を全波整流し、正極性端子と負極性端子から
一定の極性の電圧を出力して後段の回路に電源供給を行
う全波整流回路と、全波整流回路の正極性端子と負極性
端子の間に接続され、該正極性端子と該負極性端子の間
の電圧が所定の電圧よりも高いことを検出して定電流を
出力する高電圧検出回路と、前記高電圧検出回路の出力
電流をベル信号検出信号に変換して外部回路に伝える出
力手段とを、備えている。第３９の発明は、端末に設け
られ、一対の第１及び第２の回線で構成された通信回線
を介して与えられたベル信号を検出するベル信号検出回
路において、次のような全波整流回路、高電圧検出回
路、逆流防止ダイオード、ベル信号送出手段及びパルス
幅拡大回路を備えて構成している。全波整流回路は、通
信回線に流れる電流を全波整流し、正極性端子と負極性
端子から一定の極性の電圧を出力して後段の回路に電源
供給を行う機能を有している。
【００４５】高電圧検出回路は、第１のツェナーダイオ
ードと第１の定電流回路とを第１の電流ミラーに直列接
続して構成し、前記全波整流回路の前記正極性端子と前
記負極性端子との間に接続され、設定する電圧値以上の
高電圧を検知して設定する定電流を該第１の電流ミラー
より出力する構成である。パルス幅拡大回路は、前記ベ
ル信号送出手段に第２の定電流回路を直列接続し、さら
に、キャパシタと第２のツェナーダイオードとを並列接
続し、前記高電圧検出回路の出力電流の逆流を防止する
逆流防止ダイオードを介して前記高電圧検出回路の出力
に接続して、前記高電圧検出回路が高電圧印加を検出し
て前記定電流を出力するときには、該定電流出力の一部
を該第２の定電流回路により定電流化して前記ベル信号
送出手段に供給するとともに該キャパシタに残りの電流
で充電を行い、該キャパシタの過充電は第２のツェナー
ダイオードで防止し、該高電圧検出回路が該電流の出力
を停止した直後の一定時間には、該キャパシタの蓄積電
荷を用いて出力手段の駆動を維持するようにしている。
【００４６】第４０の発明は、前記第３９の発明のベル
信号検出回路において、高電圧検出回路を第１のツェナ
ーダイオードと第１の定電流回路とを直列接続して構成
し、前記ベル信号送出手段と前記パルス幅拡大回路との
接続回路を、前記高電圧検出回路に直列接続し、前記全
波整流回路の正極性端子と負極性端子間に接続して構成
している。第４１の発明は、端末に設けられ、一対の第
１及び第２の回線で構成された通信回線を介して与えら
れたベル信号を検出するベル信号検出回路において、次
のような全波整流回路、高電圧検出回路、逆流防止ダイ
オード、ベル信号送出手段、第１のパルス幅拡大回路と
を、備えて構成している。全波整流回路は、通信回線に
流れる電流を全波整流し、正極性端子と負極性端子から
一定の極性の電圧を出力して後段の回路に電源供給を行
う機能を有している。高電圧検出回路は、第１のツェナ
ーダイオードと第１の定電流回路とを第１の電流ミラー
の入力に直列接続して構成し、前記全波整流回路の前記
正極性端子と前記負極性端子の間に接続され、設定する
電圧値以上の高電圧印加を検知して電流ミラーの出力端
子より出力する構成である。
【００４７】第２の定電流回路を入力端子に直列接続さ
れた第２の電流ミラー回路の入力部に、さらに、キャパ
シタと第２のツェナーダイオードとを並列接続して構成
するパルス幅拡大回路は、一端が前記全波整流回路の前
記正極性端子に接続されているベル信号送出手段の他端
に出力端子が接続され、入力に前記逆流防止ダイオード
を介して前記高電圧検出回路の出力が接続され、前記高
電圧検出回路が前記定電流を出力している期間には、該
第２の定電流回路による定電流により前記ベル信号送出
手段を駆動し、該第２の電流ミラー入力に流れない残り
の電流分で該キャパシタを充電し、該キャパシタの過充
電を第２のツェナーダイオードで防止し、該高電圧検出
回路が電流出力を停止した直後の一定時間には、そのキ
ャパシタの蓄積電荷を用いて該ベル信号送出手段を駆動
する構成にしている。
【００４８】第４２の発明は、前記第４１の発明のベル
信号検出回路において、高電圧検出回路を第１のツェナ
ーダイオードと第１の定電流回路とを直列接続して構成
し、前記パルス幅拡大回路の入力部と前記逆流防止ダイ
オードと前記高電圧検出回路とを直列接続し、前記全波
整流回路の正極性端子と負極性端子間に接続し構成して
いる。第４３の発明は、第４１及び第４２の発明のベル
信号検出回路において、前記第１のパルス幅拡大回路の
出力端子と前記ベル信号送出手段との間に、定電流回路
と、キャパシタと、ツェナーダイオードとで構成し、前
記全波整流回路がゼロパワー出力時のベル信号検出信号
の瞬断を防止する第２のパルス幅拡大回路を設けてい
る。第４４の発明は、高電圧の印加を検出する高電圧検
出回路において、次のような定電流ループ及び定電圧素
子で構成している。定電流ループは、電流流出または電
流流入する入力端子、電流流出または電流流入する出力
端子、及びこれらの入出力電流の和電流が流入または流
出するコモン端子を持ち入出力電流間の線形増幅を行う
線形電流ミラーと、電流流入または電流流出する入力端
子、電流流入または電流流出する出力端子、及びこれら
入出力電流の和電流が流出または流入するコモン端子を
有し、入力電流ゼロ付近に最大電流利得を持ちかつ入力
電流増大に伴い電流利得がゼロに向けて単調減少する特
性を持つ非線形電流アンプとを備え、非線形電流アンプ
の入力端子と線形電流ミラーの出力端子とが接続されか
つ非線形電流アンプの出力端子と線形電流ミラーの入力
端子とが接続され、ループ電流増幅を行い、線形電流ミ
ラーのコモン端子と非線形電流アンプのコモン端子を電
流経路として外部からの電圧印加で、定電流を流す機能
を有している。定電圧素子は、定電流ループ内に接続さ
れるかまたは定電流ループに直列に接続され、定電流ル
ープに定電流の流れ始める電圧を設定するものである。
【００４９】第４５の発明は、第４４の発明の高電圧回
路において、定電流ループに直列に接続されて定電流ル
ープに流れる定電流を出力電流に変換増幅する電流ミラ
ーを設けている。第４６の発明は、第３８、４０、４２
または４３の発明のベル信号検出回路において、前記高
電圧検出回路は、第４４の発明の高電圧検出回路で構成
している。第４７の発明は、第３７、３９、４１または
４３の発明のベル信号検出回路において、前記高電圧検
出回路は、第４５の発明の高電圧検出回路で構成してい
る。第４８の発明は、前記第３８、４０、４２または４
３の発明のベル信号検出回路において、前記高電圧検出
回路として、第８の発明である設定された高低の二つの
電圧範囲内でのみ定電流を流す定電流回路を用いて構成
している。これにより、局側から送られるベル信号より
もさらに高電圧である絶縁試験時には、ベル信号検出回
路全体の電流をオフできる。第４９の発明は、前記第３
７、３９、４１または４３の発明のベル信号検出回路に
おいて、前記高電圧検出回路として、第９の発明である
設定された高低の二つの電圧範囲内でのみ定電流を出力
するパルスエッジ検出回路を用いて構成している。これ
により、局側から送られるベル信号よりもさらに高電圧
である絶縁試験時には、ベル信号検出回路全体の電流を
オフできる。
【００５０】第５０の発明は、パルス幅拡大回路におい
て、次のような定電流回路、トランジスタ、ホールドキ
ャパシタ、ツェナーダイオード、エミッタ抵抗、及びレ
ベルシフト素子群を設けて構成している。定電流回路
は、電源に接続されて電圧印加により定電流を流す機能
を有している。トランジスタのコレクタは、定電流回路
が接続され、ベースに信号入力端子が接続され、このト
ランジスタのベースとコレクタ間にホールドキャパシタ
が接続されている。ツェナーダイオードは、トランジス
タのコレクタとグランドとの間に接続され、該コレクタ
の電位をツェナー電圧でクランプし、ホールドキャパシ
タの過充電を防止するものである。エミッタ抵抗は、ト
ランジスタのエミッタとグランドとの間に接続されてい
る。レベルシフト素子群は、トランジスタのエミッタと
グランドとの間に接続され、エミッタの電位をレベルシ
フト電圧でクランプし、出力電圧振幅レベルを決定する
構成である。そして、入力端子から入力された入力パル
スの電流レベルをｉp 、定電流回路が流す定電流を
ｉon、トランジスタのエミッター接地電流増幅率をβと
おくと、それらの関係は（ｉp ×β／ｉon）＞１となる
ように設定している。
【００５１】第５１の発明は、第５０の発明のパルス幅
拡大回路において、トランジスタと相俟ってダーリント
ン増幅器を形成する第２のトランジスタを設けている。
そして、ダーリントン増幅器のコレクタには定電流回路
を接続し、ベースには信号入力端子を接続し、ダーリン
トン増幅器のベースとコレクタ間には、ホールドキャパ
シタが接続している。さらに、ダーリントン増幅器のコ
レクタとグランドとの間には、前記ツェナーダイオード
を接続し、ダーリントン増幅器のエミッタとグランドと
の間には、エミッタ抵抗とレベルシフト素子群とを接続
して構成している。第５２の発明は、第５０または第５
１の発明のパルス幅拡大回路において、前記定電流ルー
プと前記コレクタの間に、このコレクタに対して順方向
となるように接続された第１の逆流防止ダイオードを設
けている。第５３の発明は、第５０〜５２の発明のパル
ス幅拡大回路において、信号入力端子と前記ベースとの
間に、そのベースに対して順方向となるように接続され
た第２の逆流防止ダイオードを設けている。第５４の発
明は、第５０〜５３の発明のパルス幅拡大回路におい
て、前記ベースとグランドとの間に、そのベースに対し
て順方向となるように接続された保護ダイオードを設け
ている。
【００５２】第５５の発明は、第３６の発明のベル信号
検出回路において、第１及び第２のパルス幅拡大回路
は、第５０、５１、５２、５３、または５４の発明のパ
ルス幅拡大回路で構成している。第５６の発明は、パル
ス幅拡大回路において、次のようなホールドキャパシ
タ、ツェナーダイオード、定電流回路及び電流ミラーを
備えて構成している。ホールドキャパシタは、信号入力
端子とグランドとの間に接続され、入力電流の過剰電荷
分を蓄積する機能を有している。ツェナーダイオード
は、信号入力端子とグランドとの間に、そのホールドキ
ャパシタと並列に接続され、該ホールドキャパシタの過
充電を防止するものである。定電流回路は、信号入力端
子とホールドキャパシタとに電流流入端子が接続され、
出力電流の基準電流を発生するものである。電流ミラー
は、定電流回路の電流流出端子に入力端子が接続され、
コモン端子がグランドに接続され、出力端子からパルス
電流を出力する構成である。そして、信号入力端子から
入力された入力パルスの電流レベルをｉp 、定電流回路
の基準電流ｉonとおいたとき、それらの電流は（ｉp ＞
ｉon）となるように設定している。第５７の発明は、第
３９〜第４３、第４６〜第４９の発明のベル信号検出回
路において、前記パルス幅拡大回路、前記第１のパルス
幅拡大回路及び前記第２のパルス幅拡大回路は、第５６
の発明のパルス幅拡大回路で構成している。
【００５３】第１の発明によれば、前述のように極性反
転検出回路を構成したので、全波整流回路によって通信
回線に流れる電流が全波整流され、この全波整流回路か
ら一定の極性の電圧が出力される。第１のエッジ検出回
路により、第１の回線側の起動信号または復旧信号の極
性反転エッジが検出され、第１のエッジ検出トリガ電流
が出力される。第２のエッジ検出回路により、第２の回
線側の復旧または起動信号の極性反転エッジが検出さ
れ、第２のエッジ検出トリガ電流が出力される。ここ
で、検出信号生成部は、第１及び第２のエッジ検出トリ
ガ電流を合成して当該ノーリンギング端末に起動信号ま
たは復旧信号が与えられたことを示す検出信号を出力す
る。保持回路は検出信号によってセットされ、該保持回
路によって極性反転情報が保持出力され、外部からのリ
セット信号によって保持出力が解除される。第２及び第
３の発明によれば、第１の発明の極性反転検出回路にお
いて、全波整流回路の負極性端子と第１または第２の回
線との間の電圧が通信回線の待機時における電圧値未満
の一定電圧値範囲のときのみ、第１及び第２のエッジ検
出回路から定電流が出力される。よって、キャパシタを
用いず、かつ、回線に存在する雑音電圧で誤動作しない
極性反転検出回路となる。
【００５４】第４の発明によれば、第１及び第２のエッ
ジ検出回路の出力するエッジ検出トリガ電流の電流値と
保持回路における入力トリガスレッショルド電流値と該
保持回路のオン時の定電流値との３つの電流値は、各第
１及び第２のエッジ検出回路及び該保持回路内のトラン
ジスタサイズ比に基づくバンドギャップ電圧と抵抗値と
でそれぞれ設定される。よって、温度が変化しても、３
つの電流値の比が変動しない極性反転検出回路となる。
第５〜７の発明によれば、全波整流回路と第１及び第２
の検出回路が、第１の発明と同等に機能して、第１及び
第２のエッジ検出トリガ電流が得られる。第１及び第２
のエッジ検出トリガ電流は、保持回路に与えられる。保
持回路からは、起動信号が与えられた情報、復旧信号が
与えられた情報、またはそれらの両方がリセットされた
待機の状態を示す情報が、第１及び第２のエッジ検出ト
リガ電流出力及びリセット信号に基づいて選択されて出
力される。よって、前記１〜４の発明の特長をもち、起
動信号か復旧信号かをも識別可能な極性反転検出回路と
なる。
【００５５】第８の発明によれば、前述のように定電流
回路を構成したので、定電流ループには、印加電圧が第
１の定電圧素子で設定される電圧Ｖｏｎより高いとき、
定電流が流れる。一方、帰還ループは、第２の定電圧素
子により動作が制限され、動作をしているときには、全
回路に流れる電流を減じてゼロにする。即ち、印加電圧
が電圧Ｖｏｆｆ以上の場合、全回路に流れる電流がゼロ
になる。以上により、Ｖｏｎ〜Ｖｏｆｆの範囲（Ｖｏｎ
＜Ｖｏｆｆ）でのみ定電流が流れる回路が実現する。第
９の発明によれば、第８の発明の定電流回路を用いてパ
ルスエッジ検出回路を構成しているので、第８の発明に
おける定電流回路に流れる電流が、電流ミラーによっ
て、出力電流に変換される。ここで、対象電圧パルスの
パルスエッジ通過時以外の入力信号の低電圧と高電圧の
平坦レベルの領域では前記定電流ループで設定する電流
がオフされ、入力信号中の対象電圧パルスのパルスエッ
ジが擬似微分されて定電流のトリガパルスが出力され
る。よって、キャパシター不用のパルスエッジ検出回路
となる。
【００５６】第１０の発明によれば、第９の発明のパル
スエッジ検出回路で、第１〜第５の発明における第１及
び第２のエッジ検出回路が構成される。これにより、第
１及び第２のエッジ検出トリガ電流は、各転極エッジに
おける一定電圧範囲でのみ発生する定電流になる。よっ
て、キャパシター不用の極性反転検出回路が実現する。
第１１及び第１２の発明によれば、第８の発明の定電流
回路を用いた直流電源監視回路である。直流電源の出力
電圧が一定電圧範囲のとき、定電流回路に定電流が流
れ、このときに、発光素子またはアイソレータが、信号
を出力することになる。つまり、電源電圧正常を示す表
示回路が実現する。第１３の発明によれば、定電流オ
ン、オフ形スイッチ回路は、検出信号をセット入力端子
から入力することでオン状態となって定電流を流し、外
部からのリセット信号の入力によってその定電流をオフ
する。オン、オフ形スイッチ回路の内蔵するトランジス
タのトランジスタサイズ比に基づくバンドギャップ電圧
及び抵抗が、定電流オン、オフ形スイッチ回路のオン時
に出力する定電流値とそのオン、オフ状態を切り分ける
入力スレッショルド電流値とを設定している。よって、
温度が変動してもオン電流値と、オン、オフスレッショ
ルド電流値の比が変動しない極性反転検出回路となる。
【００５７】第１４及び第１５の発明によれば、インタ
ーフェイス回路からは、第１及び第２のエッジ検出回路
の出力状態に基づき起動信号または復旧信号が与えられ
たことを示す検出信号と、起動信号検出パルスと復旧信
号検出パルスとが出力される。定電流オン、オフ形スイ
ッチ回路は、その検出信号によってオン状態になって定
電流を流し、リセット信号により該定電流をオフする。
定電流オン、オフ形スイッチ回路を定電流源部とする電
流切替え形スイッチ回路は、起動信号検出パルスと復旧
信号検出パルスとに基づき、該定電流オン、オフ形スイ
ッチ回路の出力する電流の流路を２つの出力端子に切替
えて出力する。第１の出力部は、電流切換え形スイッチ
回路の一方の出力端子から与えられた電流を出力信号に
変換する。第２の出力部は、電流切換え形スイッチ回路
の他方の出力端子から与えられた電流を出力信号に変換
する。第３の出力部は、定電流オン、オフ形スイッチ回
路のオン、オフ状態を出力する。即ち、第５及び第６の
発明における３つの出力状態が実現される。つまり、起
動信号と復旧信号とを識別可能な極性反転検出回路とな
る。
【００５８】第１６の発明によれば、定電流ループは、
任意に設定された第１の設定電流値以下ではループ電流
利得が１以上で、第１の設定電流値以上ではループ電流
利得がｌ未満のループ電流増幅を行い、第１の線形電流
ミラーのコモン端子と第１の非線形電流アンプのコモン
端子には、外部からの電圧印加でその第１の設定電流に
比例した定電流が流れる。スイッチループは、第２の設
定電流値以下ではループ電流利得が１未満でその第２の
設定電流値以上ではループ電流利得が１以上であるルー
プ電流増幅を行う。スイッチループを定電流ループ内に
挿入することにより第２の非線形電流アンプのコモン端
子と第２の線形電流ミラーのコモン端子とをオン、オフ
する。よって、定電流ループのコモン端子間がオン、オ
フされる。即ち、オン電流値と、オン、オフスレッショ
ルド電流値とを、独立に設定できる定電流オン、オフ回
路となる。
【００５９】第１７の発明によれば、スイッチループ
は、任意に設定する第１の設定電流値以下ではループ電
流利得が１未満でその第１の設定電流値以上ではループ
電流利得が１以上であるループ電流増幅を行い、第１の
非線形電流アンプのコモン端子と第１の線形電流ミラー
のコモン端子とをオン、オフするスイッチ端子間とし、
オン、オフ制御入力端子に流れる電流でそのスイッチ端
子間をオン、オフする。定電流ループは、スイッチルー
プのオン、オフ制御端子に対し、任意に設定された第２
の設定電流値以下ではループ電流利得が１以上で、第２
の設定電流値以上ではループ電流利得がｌ未満のループ
電流増幅を行う。第２の線形電流ミラーのコモン端子と
第２の非線形電流アンプのコモン端子を電流経路として
外部からの電圧印加で、設定電流に比例した定電流を流
す。ここで、定電流ループをスイッチループ内に挿入す
ることにより定電流ループ内の第２の非線形電流アンプ
と第２の線形ミラーの接続点のいずれかが、全体のオン
制御入力端子となり、第１及び第２の線形電流ミラー及
び第１及び第２の非線形電流アンプ入力端子がオフ制御
入力端子となり、スイッチループのオン、オフ制御端子
に流れる電流をオン、オフする。よって、オン電流値
と、オン、オフスレッショルド電流値とを独立に設定で
きる定電流オン・オフスイッチ回路となる。
【００６０】第１８の発明によれば、第１の定電流ルー
プは、任意に設定された第１の設定電流値以下ではルー
プ電流利得が１以上で、第１の設定電流値以上ではルー
プ電流利得がｌ未満のループ電流増幅を行い、第１の線
形電流ミラーのコモン端子と第１の非線形電流アンプの
コモン端子を電流経路として外部からの電圧印加で、第
１の設定電流に比例した定電流を流す。第２の定電流ル
ープは、第２の設定電流値以上ではループ電流利得がｌ
未満のループ電流増幅し、第２の線形電流ミラーのコモ
ン端子と第２の非線形電流アンプのコモン端子を電流経
路として外部からの電圧印加で、第２の設定電流に比例
した定電流を流す。第１の定電流ループを開き、第２の
定電流ループの電流を減じるループとなるように接続
し、第１の設定電流に対し、第２の設定電流を十分に大
きく設定しておく。第１の定電流ループは、低電流領域
では大きなゲインで第２の定電流ループに作用するが、
大電流領域では小さなゲインでしか第２の定電流ループ
に作用しない。従って、接続された第１の定電流ループ
が有効に作用する様な低電流領域では全回路の電流がオ
フとなり、作用が無視できる大電流領域ではオン状態が
維持される。トリガ電流により第２の定電流ループに流
れる電流を、前述のオン維持近辺の電流にするか、オフ
に至る様な低電流にするかにより、定電流をオン、オフ
する。
【００６１】第１９及び第２０の発明によれば、第１の
全波整流回路により、通信回線に流れる電流が全波整流
されて正極性端子と負極性端子から後段の回路に電源供
給される。第２の全波整流回路により、通信回線に流れ
る電流が全波整流され、それが電流制限抵抗を介して電
源キャパシタに与えられるか、または制御電源回路に与
えられる。第１の転極フォールエッジ検出部は、電源キ
ャパシタまたは制御電源回路から電源供給を受け、起動
信号又は復旧信号となる第１の回線の転極回線間電圧減
少エッジを検出してトリガ電流を出力する。第２の転極
フォールエッジ検出部は、電源キャパシタまたは制御電
源回路から電源供給を受け、復旧信号又は起動信号とな
る第２の回線の転極回線間電圧減少エッジを検出してト
リガ電流を出力する。第１の検出信号形成部により、第
１及び第２のフォールエッジ検出部の出力するトリガ電
流を合成したフォールエッジ検出信号が形成される。モ
ノマルチからは、フォールエッジ検出信号が形成された
後、一定時間のパルスが出力される。一方、第１の転極
ライズエッジ検出回路により、起動信号又は復旧信号と
なる第１の回線の転極回線間電圧増大エッジが検出さ
れ、トリガ電流が出力される。同様に、第２の転極ライ
ズエッジ検出回路により、復旧信号又は起動信号となる
第２の回線の転極回線間電圧増大エッジが検出されてト
リガ電流が出力される。第２の検出信号形成部は、第ｌ
及び第２の転極ライズエッジ検出回路の出力するトリガ
電流を合成し、ライズエッジ検出信号を形成する。
【００６２】リセットパルス形成回路は、モノマルチか
らのパルスと外部回路からのリセット信号を合成してリ
セットパルスを出力する。保持回路は、第２の検出信号
形成部の出力するトリガ電流をセット入力端子に入力し
て転極情報を保持して外部回路に出力し、前記リセット
パルス形成回路からのパルスをリセット入力端子に入力
して待機状態に戻る。ここで、モノマルチの出力するパ
ルスが、リセットパルス形成回路を介して保持回路に与
えられている期間には、リセットされる。通常通話の場
合、極性反転は非常に短い期間に行われるが、ノーリン
ギング通信では、極性反転の途中に、第１及び第２の回
線の電圧がゼロになる期間が設けられている（緩転
極）。極性反転が開始され、例えば第１のフォールエッ
ジ検出回路が第１の回線の立ち下がりを検出し、モノマ
ルチが一定時間のパルスを出力している期間に、第２の
転極ライズエッジ検出が第２の回線の電圧上昇を検出し
てトリガ電流を出力し、保持回路をセットしようとして
も、モノマルチの出力するパルスがそれをマスクして、
保持回路がリセット状態を維持する。よって、通常通話
では転極情報が出力されない。ゼロ電圧期間を有するノ
ーリンギング通信の場合のみ、転極情報が出力される。
ゼロ電圧期間においては、電源キャパシタの蓄積してい
る電荷エネルギーまたは制御電源回路からの電源供給
で、第１及び第２の転極フォールエッジ検出回路とモノ
マルチの動作が維持される。
【００６３】第２１及び第２２の発明によれば、第１及
び第２の保持回路は、それらは共通にリセットされる
が、該第１及び第２の保持回路からは、第１の回線と第
２の回線の緩転極情報が独立に出力される。第２３及び
第２４の発明によれば、３ステート保持回路により、起
動信号または復旧信号に対する第１の緩転極情報が保持
出力されるか、待機状態が出力されるか、または、第２
の緩転極情報が保持出力される。第２５の発明によれ
ば、回線間の電圧増大エッジ検出に第９の発明のパルス
エッジ検出回路を用いることにより、エッジ検出時に、
回線間のｄＶ／ｄｔに影響されない定電流のエッジ検出
パルスが出力される。第２６の発明によれは、パルスが
入力されると、ピークホールド用整流ダイオードによ
り、信号線上のパルスが整流され、ピークホールド用キ
ャパシタに与えられる。ピークホールド用キャパシタに
より、パルス電圧のピークが保持される。この状態で
は、定電流回路が電流を流さず、第１の電流ミラーと第
２の電流ミラーにも電流が流れない。信号線の電位が降
下すると、第１の電流ミラーのコモン端子と前記定電流
回路の電流流出端子間の電圧が大きくなり、その電圧が
該定電流回路の電流を流す電圧範囲に入る。これで、第
１の電流ミラーと第２の電流ミラーにも電流が流れ、パ
ルスの立ち下がりが検出される。
【００６４】第２７及び第２８の発明によれば、第２６
の発明のパルスフォールエッジ回路を、平衡型通信回線
のパルスの立ち下がりを検出する第１９〜２５の発明の
緩転極検出回路に適用したものである。即ち、第２の整
流回路と電流制限抵抗と電源キャパシタと第１及び第２
の転極フォールエッジ検出部の組、あるいは第２の整流
回路と制御電源回路と第１及び第２の転極フォールエッ
ジ検出部の組が、第２６の発明のパルスフォールエッジ
回路の２回路分を構成している。これらの基本的動作
は、第２６の発明のパルスフォールエッジ検出回路と同
様である。第２９の発明によれば、待機状態から、定電
流オン、オフ回路のセット入力端子にトリガ電流が入力
されると該定電流オン、オフ回路がオン状態になり、第
１の線形電流ミラーを介してシュミットトリガ回路をア
クティブにする。このときには、時定数キャパシタはま
だ低電圧状態であり、シュミットトリガ回路は出力電流
を出さない。従って、スイッチ回路にセット入力が入ら
ず、オフ状態を保ち、第２の線形電流ミラーもオフ状態
である。そのため、定電流回路にリセット信号が入らず
定電流を出力しつづける。この定電流で時定数キャパシ
タが充電される。十分な充電ののち、シュミットトリガ
回路が電流を出力する。シュミットトリガ回路の出力電
流によって、スイッチ回路がオンして第２の線形電流ミ
ラーがオンする。第２の線形電流ミラーがオンすること
で、定電流オン、オフ回路がリセットされる。そして、
第１の線形電流ミラーの出力電流が停止される。即ち、
トリガ電流が入力されてから一定時間幅のパルス出力電
流が得られる。
【００６５】第３０及び第３１の発明によれば、一定時
間幅のパルス出力電流を得る動作は、第２９の発明のモ
ノマルチと同様である。ここで、時定数キャパシタ放電
回路は、定電流オン、オフ回路にトリガ電流が入力され
ているときに、時定数キャパシタを放電させる。これに
より、時定数キャパシタは強制的に初期状態に戻され
る。第３２の発明によれば、第１９〜第２５、第２７及
び第２８の発明の緩転極検出回路におけるモノマルチ
が、第２９〜第３１の発明のモノマルチで構成され、該
各モノマルチからは、一定時間幅のパルスが出力され
る。第３３、第３４の発明によれば、出力保持キャパシ
タがチャージされていない状態で、通信回線から電圧が
印加されると、定電流ループがオンして定電流を出力す
る。この定電流で出力保持キャパシタは充電される。ツ
ェナーダイオードにより、例えば高電圧が印加されて
も、当該制御電源回路の出力電圧は、ブレークダウン電
圧に基づいてクランプされる。帰還トランジスタは、放
電やリークがあっても、定電流ループがカットオフ状態
から元の状態に戻すように機能する。充電された出力保
持キャパシタから、通信回線間の電圧がゼロになって
も、後段の回路に電源が供給される。第３５の発明によ
れば、第３３、第３４の発明の制御電源回路が用いられ
るので、緩転極検出回路において、通信回線間の電圧が
ゼロになっても、後段の回路に電源が供給される。
【００６６】第３６の発明によれば、第１及び第２のエ
ッジ検出回路により、ベル信号のエッジが検出され、第
１及び第２のエッジ検出トリガ電流が出力される。第１
及び第２のパルス幅拡大回路により、第１及び第２のエ
ッジ検出トリガ電流の幅が拡大される。ＡＮＤ回路は、
第１のパルス幅拡大回路及び第２のパルス幅拡大回路の
出力論理の論理積を求める。よって、単発の転極の場合
には、ＡＮＤ回路は“１”の論理を出力しない。ＡＮＤ
回路の出力する“１”の論理の期間、ベル信号検出信号
が出力される。第３７及び第３８の発明によれば、高電
圧検出回路により、ベル信号の高電圧期間が検出され
る。第３９〜第４３の発明によれば、高電圧検出回路に
より、ベル信号の高電圧期間が検出される。パルス幅拡
大回路または第１及び第２のパルス幅拡大回路により、
その検出パルス幅が拡大される。第４４及び第４５の発
明によれば、定電圧素子で設定された電圧以上の電圧が
印加されると、定電流ループに電流が流れる。これによ
り、高電圧の印加が検出される。
【００６７】第４６及び第４７の発明によれば、第４４
及び第４５の発明の高電圧検出回路によって、ベル信号
の高電圧領域が検出される。第４８及び第４９の発明に
よれば、第３７から第４３の発明と同様にベル信号を検
出できる。設定された高低の二つの電圧範囲内でのみ定
電流を流す定電流回路の高側電圧を、ベル信号の最高電
圧値以上、回線間絶縁試験電圧の下限値以下に、設定す
ることにより、絶縁試験時には電流を流さない。第５０
〜第５４の発明によれば、トランジスタのミラー効果に
よって、ホールドキャパシタが充放電され、入力電流パ
ルスの幅が拡大される。第５６の発明よれば、パルスが
入力されている期間にホールドキャパシタが充電され
る。パルスの入力が終了しても、ホールドキャパシタの
充電電荷により、定電流ループのオン状態が維持され
る。第５５及び第５７の発明によれば、第５０〜第５４
及び第５６の発明のパルス幅拡大回路により、ベル信号
における転極情報の幅が拡大される。従って前記課題を
解決することができる。
【００６８】
【発明の実施の形態】第１の実施形態 図１は、本発明（請求項１〜４）の第１の実施形態を示
す極性反転検出回路の回路図である。この極性反転検出
回路はノーリンギング端末、あるいは必要に応じて他の
通信端末等に設けられ、対をなす第１の回線Ｌ１と第２
の回線Ｌ２で構成された通信回線を介して、局から送ら
れる起動信号及び復旧信号である極性反転情報を検出す
るものであり、通信回線Ｌ１，Ｌ２間に接続された全波
整流回路２０と、該整流回路２０の負極性端子（−）と
回線Ｌ１との間に接続された第１のエッジ検出回路３０
Ａと、該整流回路２０の負極性端子（−）と回線Ｌ２と
の間に接続された第２のエッジ検出回路３０Ｂとを備え
ている。各エッジ検出回路３０Ａ，３０Ｂの出力側は、
検出信号形成部であるＯＲ回路４０の各入力端子にそれ
ぞれ接続されている。ＯＲ回路４０は例えばワイヤード
ＯＲであり、エッジ検出回路３０Ａ，３０Ｂの出力信号
を合成する構成である。整流回路２０の正極性端子と負
極性端子との間には、さらに、定電流オン、オフ形保持
回路（以下、定電流ON/OFF形保持回路という）５０が接
続されている。定電流ON/OFF形保持回路５０はセット入
力端子Ｓとリセット入力端子Ｒを有し、ＯＲ回路４０の
出力信号がそのセット入力端子Ｓに、外部制御機器から
のリセット信号がリセット入力端子Ｒにそれぞれ与えら
れるようになっている。定電流ON/OFF形保持回路５０か
ら、極性反転の検出結果が出力される構成である。以下
に、図１の極性反転検出回路の各部の構成及び機能
［Ｉ］と動作［II］とを、分けて説明し、［III]で図１
の極性反転検出回路の効果を説明する。
【００６９】［Ｉ］ 図１の極性反転検出回路の各部の
構成及び機能 図１の極性反転検出回路中の整流回路２０の構成と機能
を［Ｉ］（１）で説明し、エッジ検出回路３０Ａ，３０
Ｂの構成と機能を［Ｉ］（２）で説明し、定電流ON/OFF
形保持回路５０の構成と機能を［Ｉ］（３）で説明す
る。 ［Ｉ］（１） 整流回路２０ 整流回路２０は、通信回線Ｌ１，Ｌ２に流れる電流を全
波整流して一定の極性の電圧を出力するものであり、例
えば、半導体整流素子のダイオードをブリッジの４辺に
それぞれ組込んで構成されている。ブリッジの対向する
２コーナーが、通信回線Ｌ１，Ｌ２にそれぞれ接続さ
れ、ブリッジの他の対向する２コーナーが、正極性出力
端子（＋）と負極性出力端子（−）になっている。 ［Ｉ］（２） エッジ検出回路３０Ａ，３０Ｂ 各エッジ検出回路３０Ａ，３０Ｂは、通信回線Ｌ１，Ｌ
２を介した復旧信号または起動信号の極性反転エッジを
検出し、エッジ検出トリガパルスを出力するものであ
る。以下の［Ｉ］（２）（ｉ）〜［Ｉ］（２）（iii)で
エッジ検出回路３０Ａ，３０Ｂの詳細を説明する。
【００７０】［Ｉ］（２）（ｉ） エッジ検出回路３０
Ａ，３０Ｂの要素 図３は、図１中のエッジ検出回路３０Ａ，３０Ｂの要素
を示すブロック図である。２個のエッジ検出回路３０
Ａ，３０Ｂは、同等の構成であり、電圧を印加すると定
電流ｉonが流れる第１の定電流ループ３１と、該電流ル
ープ３１内に接続されて定電流ループ３１の電流ループ
増幅動作を制限するか、または、定電流ループ３１の電
流経路に直列に接続されて該定電流ループ３１の印加電
圧の値を制限するかのどちらかにより、その印加電圧が
Ｖon以下では定電流ループ３１に電流ｉonを流させない
第１の定電圧素子３２と、該定電流ループ３１にフィー
ドバック回路として作用し、その定電流ループ３１を含
む全回路のループ電流増幅率を１未満とさせ、全回路の
電流をゼロにさせる帰還ループ３３と、帰還ループ３３
内に接続され、印加電圧Ｖoff 以下では帰還ループ３３
の帰還動作を停止させる定電圧素子３４とを備えてい
る。定電流ループ３１と帰還ループ３３と定電圧素子３
２，３４とが定電流回路（請求項８）を構成する。定電
流回路からのオン、オフする定電流ｉonが、２個の出力
用電流ミラー回路３５，３６によって、出力電流に変換
される構成である。定電圧素子３２及び帰還ループ３３
（定電圧素子３４を内包）を付加した定電流ループ３１
と、電流ミラー回路３５，３６とが、通信回路Ｌ１また
はＬ２に接続された入力端子とグランドとの間に接続さ
れている。各電流ミラー回路３５，３６の出力端子が、
パルスエッジ検出の出力端子となっている。定電流ルー
プ３１がオンとなり、そこに電流ｉonが流れられるの
は、定電圧素子３２が導通状態で、かつ、帰還ループ３
３が帰還動作停止中の時のみである。定電圧素子３２が
不導通、または、帰還ループ３３が動作を開始すると、
定電流ループ３１はオフさせられて電流ｉonは流れない
構成である。帰還ループ３３は、定電圧素子３４が導通
時に動作状態となり、定電圧素子３２，３４の関係は、
Ｖon＜Ｖoff となるように、各素子値が設定されてい
る。結果として、印加電圧ＶがＶon〜Ｖoff の範囲のと
きのみ、電流ｉonが流れるようになっている。
【００７１】［Ｉ］（２）（ii）エッジ検出回路３０
Ａ，３０Ｂの具体的回路構成 エッジ検出回路３０Ａ，３０Ｂの具体的回路構成を説明
する前に、次の図４〜図６を参照しつつ、エッジ検出回
路３０，４０及び本明細書の他の回路の具体的回路に用
いられる線形電流ミラー回路と、２種類の非線形電流ア
ンプを説明する。図４（ａ）〜（ｆ）は、線形電流ミラ
ー回路を説明する図であり、同図４（ａ）がシンボリッ
ク表記記号であり、同図（ｂ）〜（ｆ）が回路例であ
る。線形電流ミラー回路は、電流流出（流入）入力端子
Ｉと、電流流出（流入）の出力端子Ｏと、入力端子と出
力端子の入出力電流の和の電流が流れる電流流入（流
出）コモン端子ＣＯＭとの３端子を持ち、入出力間が線
形増幅となる構成である。図４（ｂ）の回路では、コモ
ン端子ＣＯＭにエミッタの接続された２個のＰＮＰトラ
ンジスタＴｒ１，Ｔｒ２を有している。各トランジスタ
Ｔｒ１，Ｔｒ２のベースは、共にそのトランジスタＴｒ
１のコレクタに接続されている。トランジスタＴｒ１の
コレクタが入力端子Ｉであり、トランジスタＴｒ２のコ
レクタが出力端子Ｏである。
【００７２】図４（ｃ）の回路は、同図（ｂ）の各トラ
ンジスタＴｒ１，Ｔｒ２のエミッタとコモン端子ＣＯＭ
との間に、エミッタ抵抗Ｒ１，Ｒ２をそれぞれ設けた構
成である。図４（ｄ）の回路は、同図（ｂ）の回路に対
して、トランジスタＴｒ３，Ｔｒ４を設けている。トラ
ンジスタＴｒ３のエミッタがコモン端子ＣＯＭに接続さ
れ、該トランジスタＴｒ３のコレクタがトランジスタＴ
ｒ１のエミッタに接続されている。トランジスタＴｒ４
のエミッタはコモン端子ＣＯＭに接続され、該トランジ
スタＴｒ４のコレクタがトランジスタＴｒ２のエミッタ
に接続されている。トランジスタＴｒ３とＴｒ４のベー
スが、トランジスタＴｒ４のコレクタに接続されてい
る。図４（ｅ）の回路は、同図（ｄ）の各トランジスタ
Ｔｒ３，Ｔｒ４のエミッタとコモン端子ＣＯＭとの間
に、エミッタ抵抗Ｒ３，Ｒ４をそれぞれ設けた構成であ
る。図４（ｆ）の回路は、同図（ｂ）の各トランジスタ
Ｔｒ１，Ｔｒ２をＰＭＯＳトランジスタＰＴｒ１，ＰＴ
ｒ２で置き換えて構成している。即ち、各ＰＭＯＳトラ
ンジスタＰＴｒ１，ＰＴｒ２のソースがコモン端子ＣＯ
Ｍに接続され、各ＰＭＯＳトランジスタＰＴｒ１，ＰＴ
ｒ２のゲートは、共にトランジスタＰＴｒ１のドレイン
に接続されている。ＰＭＯＳトランジスタＰＴｒ１のド
レインが入力端子Ｉになり、ＰＭＯＳトランジスタＰＴ
ｒ２のドレインが出力端子Ｏになっている。図４（ｂ）
〜（ｅ）の各回路では、ＰＮＰ形トランジスタを用いて
いるが、ＮＰＮ形トランジスタを用いて構成することも
可能である。図４（ｆ）の回路ではＰＭＯＳトランジス
タで構成されているが、ＮＭＯＳトランジスタで構成す
る事も可能である。図４（ｂ）をＭＯＳトランジスタで
置きかえて図４（ｆ）としたごとく、図４（ｂ）〜
（ｅ）をＭＯＳトランジスタに置きかえて構成すること
も可能である。
【００７３】図５（ａ）〜（ｆ）は、非線形電流アンプ
（定電流源形電流アンプ）を説明する図であり、同図５
（ａ）がシンボリック表記記号であり、同図（ｂ）〜
（ｆ）が回路例である。これらの非線形電流アンプは、
電流流入（流出）入力端子Ｉと、電流流入（流出）出力
端子Ｏと、入力端子と出力端子の和の電流が流れる電流
流出（流入）コモン端子ＣＯＭとの３端子からなり、入
力電流ゼロ付近に最大電流利得を持ち、入力電流増大に
対し電流利得がゼロに向けて単調減少する特性を持って
いる。この形式の非線形電流アンプは、図４の線形電流
ミラー回路と組合わせることで定電流回路を構成できる
ので、以下、定電流源形電流アンプと記す。なお、図５
（ｂ）〜（ｆ）及び後に説明する図に記載される抵抗Ｒ
onは、定電流回路を構成したときに、その定電流の値を
設定する抵抗を示している。また、トランジスタの近傍
に示されるｎは、後述する入力スレッショルド電流を設
定するトランジスタサイズ比を示している。図５（ｂ）
の回路は、入力端子Ｉにベースとコレクタが接続された
トランジスタＴｒ５と、出力端子Ｏにコレクタが接続さ
れたトランジスタＴｒ６とを、備えている。トランジス
タＴｒ５のエミッタは、コモン端子ＣＯＭに接続され、
トランジスタＴｒ６のエミッタは、抵抗Ｒonを介してコ
モン端子ＣＯＭに接続されている。そのトランジスタＴ
ｒ５，Ｔｒ６のベースは、共にトランジスタＴｒ５のコ
レクタに接続されている。
【００７４】図５（ｃ）の回路は、同図（ｂ）の各トラ
ンジスタＴｒ５のエミッタとコモン端子ＣＯＭとの間
に、ダイオードｄ１を設けた構成である。図５（ｄ）の
回路は、同図（ｂ）の回路に対して、トランジスタＴｒ
７，Ｔｒ８を設けた構成である。トランジスタＴｒ７の
エミッタが、コモン端子ＣＯＭに接続され、該トランジ
スタＴｒ７のコレクタが、トランジスタＴｒ５のエミッ
タに接続されている。トランジスタＴｒ８のエミッタ
は、抵抗Ｒonを介してコモン端子ＣＯＭに接続され、該
トランジスタＴｒ８のコレクタが、トランジスタＴｒ６
のエミッタに接続されている。トランジスタＴｒ７とＴ
ｒ８のベースは、トランジスタＴｒ８のコレクタに接続
されている。図５（ｅ）の回路は、同図（ｄ）のトラン
ジスタＴｒ７のエミッタとコモン端子ＣＯＭとの間に、
ダイオードｄ１を設けた構成である。図５（ｆ）の回路
は、同図（ｂ）の各トランジスタＴｒ５，Ｔｒ６をＮＭ
ＯＳトランジスタＮＴｒ１，ＮＴｒ２で置き換えて構成
している。即ち、ＮＭＯＳトランジスタＮＴｒ１のソー
スが、コモン端子ＣＯＭに接続され、各ＮＭＯＳトラン
ジスタＮＴｒ１，ＮＴｒ２のうち、ゲート幅の大きい方
のＮＭＯＳトランジスタＮＴｒ２のソースが、抵抗Ｒon
を介してコモン端子ＣＯＭに接続されている。ＮＭＯＳ
トランジスタＮＴｒ２のバックゲートが、コモン端子Ｃ
ＯＭに接続され、各ＮＭＯＳトランジスタＮＴｒ１，Ｎ
Ｔｒ２のゲートは、共にトランジスタＮＴｒ１のドレイ
ンに接続されている。ＮＭＯＳトランジスタＮＴｒ１の
ドレインが、入力端子Ｉになり、ＮＭＯＳトランジスタ
ＮＴｒ２のドレインが、出力端子Ｏになっている。図５
（ｂ）〜（ｅ）の各回路では、ＮＰＮトランジスタを用
いているが、ＰＮＰトランジスタを用いて構成すること
も可能である。図５（ｂ）を図５（ｆ）に置き換えたご
とく、図５（ｂ）〜（ｅ）の形式をＭＯＳトランジスタ
で構成することも可能である。
【００７５】図６（ａ）〜（ｇ）は、非線形電流アンプ
（スイッチ形電流アンプ）を説明する図であり、同図６
（ａ）がシンボリック表記記号であり、同図（ｂ）〜
（ｇ）が回路例である。これら図６（ａ）〜（ｇ）の非
線形電流アンプは、電流流入（流出）入力端子Ｉと、電
流流入（流出）出力端子Ｏと、入力端子と出力端子の和
の電流が流れる電流流出（流入）コモン端子ＣＯＭとの
３端子からなり、入力電流ゼロ付近に最小電流利得を持
ち、入力電流増大に対し電流利得が単調増加する特性を
持っている。この形式の非線形電流アンプは、図４の線
形電流ミラー回路と組み合わせることでスイッチ回路を
構成できるので、以下、スイッチ形電流アンプと記す。
なお、図６（ｂ）〜（ｆ）及び後に説明する図に記載さ
れる抵抗Ｒthは、スイッチ回路を構成したときに、その
入力スレッショルド電流の値を設定する抵抗を示してい
る。また、トランジスタの近傍に示されるｍも、後述す
る入力スレッショルド電流を設定するトランジスタサイ
ズ比を示している。図６（ｂ）の回路は、入力端子Ｉに
ベースとコレクタが接続されたトランジスタＴｒ９と、
出力端子Ｏにコレクタが接続されたトランジスタＴｒ１
０とを、備えている。トランジスタＴｒ９のエミッタ
は、抵抗Ｒthを介してコモン端子ＣＯＭに接続され、ト
ランジスタＴｒ１０のエミッタは、コモン端子ＣＯＭに
直接接続されている。そのトランジスタＴｒ１０のベー
スは、トランジスタＴｒ９のコレクタに接続されてい
る。
【００７６】図６（ｃ）の回路では、入力端子Ｉにトラ
ンジスタＴｒ１１のベースと抵抗Ｒthの一端が接続され
ている。トランジスタＴｒ１１のコレクタは、出力端子
Ｏに接続され、該トランジスタＴｒ１１のエミッタと抵
抗Ｒthの他端が、コモン端子ＣＯＭに接続されている。
図６（ｄ）の回路は、同図（ｂ）のトランジスタＴｒ１
０のエミッタとコモン端子ＣＯＭ間に、ダイオードｄ２
を設けた構成である。図６（ｅ）の回路は、同図（ｂ）
の回路に対して、トランジスタＴｒ１２，Ｔｒ１３を設
けて構成されている。トランジスタＴｒ１２のエミッタ
は、抵抗Ｒthを介してコモン端子ＣＯＭに接続され、該
トランジスタＴｒ１２のコレクタが、トランジスタＴｒ
９のエミッタに接続されている。トランジスタＴｒ１３
のエミッタは、コモン端子ＣＯＭに接続され、該トラン
ジスタＴｒ１３のコレクタが、トランジスタＴｒ１０の
エミッタに接続されている。トランジスタＴｒ１２とＴ
ｒ１３のベースは、トランジスタ１３のコレクタに接続
されている。図６（ｆ）の回路は、同図（ｄ）の回路に
対して、トランジスタＴｒ１２，Ｔｒ１３を設けた構成
である。
【００７７】図６（ｇ）の回路は、同図（ｂ）の各トラ
ンジスタＴｒ９，Ｔｒ１０をＮＭＯＳトランジスタＮＴ
ｒ３，ＮＴｒ４で置き換えて構成している。ＮＭＯＳト
ランジスタＮＴｒ３，ＮＴｒ４のうち、ゲート幅の大き
い方のＮＭＯＳトランジスタＮＴｒ３のソースが、抵抗
Ｒthを介してコモン端子ＣＯＭに接続され、ＮＭＯＳト
ランジスタＮＴｒ４のソースが、コモン端子ＣＯＭに直
接接続されている。各ＮＭＯＳトランジスタＮＴｒ３，
ＮＴｒ４のゲートは、共にトランジスタＮＴｒ３のドレ
インに接続されている。ＮＭＯＳトランジスタＮＴｒ３
のドレインが、入力端子Ｉになり、ＮＭＯＳトランジス
タＮＴｒ４のドレインが、出力端子Ｏになっている。図
６（ｂ）〜（ｆ）の各回路では、ＮＰＮトランジスタを
用いているが、ＰＮＰトランジスタ及びＭＯＳトランジ
スタを用いて構成することも可能である。
【００７８】次に、エッジ検出回路の回路例を説明す
る。図７は、図３のエッジ検出回路（請求項９）の構成
例を示す回路図であり、図３と共通する要素には共通の
符号が付されている。このエッジ検出回路は、例えば図
４（ｂ）の線形電流ミラー回路で構成された第１の電流
ミラー回路Ｍ１と、第１の非線形電流アンプである定電
流源形電流アンプＣ１と、ツェナーダイオードで構成し
た定電圧素子３２と、キャパシタＣｐ１とを備えてい
る。定電流源形電流アンプＣ１の出力端子Ｏが電流ミラ
ー回路Ｍ１の入力端子Ｉに、該電流ミラー回路Ｍ１の出
力端子Ｏが定電圧素子３２のカソードに、定電圧素子３
２のアノードが定電流源形電流アンプＣ１の入力端子Ｉ
にそれぞれ接続され、電流増幅ループが構成されてい
る。この接続のうち、定電圧素子３２のカソードとアノ
ードを短絡した回路が、定電流ループ３１に相当する。
定電圧素子３２は、定電流源形電流アンプＣ１の出力端
子Ｏと電流ミラー回路Ｍ１の入力端子Ｉの間に挿入して
も同じ効果が得られる。定電流ループ３１のオンを確実
にするために、電流ミラー回路Ｍ１の入出力端子間にキ
ャパシタＣｐ１が接続されている。
【００７９】このエッジ検出回路には、定電流ループ３
１の他に、図４（ｂ）の線形電流ミラー回路で構成され
た第２の線形電流ミラー回路Ｍ２と、図６（ｂ）の第２
の非線形電流アンプであるスイッチ形電流アンプＳ１
と、ツェナーダイオードで構成した定電圧素子３４とが
設けられている。電流ミラー回路Ｍ２の出力端子Ｏが定
電圧素子３４のカソードに、定電圧素子３４のアノード
がスイッチ形電流アンプＳ１の入力端子Ｉに、それぞれ
接続されている。この接続のうち、定電圧素子３４のカ
ソードとアノードを短絡した回路が、図３の帰還ループ
３３に相当する。帰還ループ３３が定電流ループ３１に
作用できるために、定電流ループ３１中の電流ミラー回
路Ｍ１のコモン端子ＣＯＭが帰還ループ３３中の電流ミ
ラー回路Ｍ２の入力端子Ｉに接続され、帰還ループ３３
のスイッチ形電流アンプＳ１の出力端子Ｏが、定電流ル
ープ３１中の定電流源形電流アンプＣ１の入力端Ｉに、
それぞれ接続されている。帰還ループ３３の電流ミラー
回路Ｍ２のコモン端子ＣＯＭが、電流ミラー回路３５の
入力端子Ｉに接続され、スイッチ形電流アンプＳ１のコ
モン端子ＣＯＭと定電流源形電流アンプＣ１のコモン端
子ＣＯＭとが、電流ミラー回路３６の入力端子Ｉに接続
されている。
【００８０】電流ミラー回路３６のコモン端子ＣＯＭ
は、図１のエッジ検出回路３０Ａ，３０Ｂとしてのグラ
ンド端子ＧＮＤに接続され、電流ミラー回路３５のコモ
ン端子ＣＯＭがエッジ検出回路３０Ａ，３０Ｂとしての
入力端子ＩＮに接続されている。電流ミラー回路３５の
出力端子Ｏが極性反転エッジ検出回路の電流流出出力端
子ＯＵＴ−に接続され、電流ミラー回路３６の出力端子
Ｏがエッジ検出回路３０Ａ，３０Ｂの電流流入出力端子
ＯＵＴ＋に接続されている。各電流ミラー回路Ｍ１，Ｍ
２は、例えば図４（ｂ）に示された回路でそれぞれ構成
されている。定電流源形電流アンプＣ１は、例えば図５
（ｂ）に示された回路で構成されている。スイッチ形電
流アンプＳ１は、図６（ｂ）に示された回路で構成され
ている。電流ミラー回路３５は、エミッタがコモン端子
ＣＯＭに接続された２個のＰＮＰトランジスタＴｒ１
４，１５を有している。トランジスタＴｒ１４のコレク
タとベースが、電流ミラー回路３５の入力端子Ｉに接続
され、トランジスタＴｒ１５のコレクタが、電流ミラー
回路３５の出力端子Ｏを介して出力端子ＯＵＴ−に接続
されている。トランジスタＴｒ１５のベースは、トラン
ジスタＴｒ１４のコレクタ及びベースと共に、電流ミラ
ー回路３５の入力端子Ｉに接続されている。
【００８１】電流ミラー回路３６は、エミッタがコモン
端子ＣＯＭにそれぞれ接続された２個のＮＰＮトランジ
スタＴｒ１６，１７を有している。トランジスタＴｒ１
６のコレクタとベースが、電流ミラー回路３６の入力端
子Ｉに接続され、トランジスタＴｒ１７のコレクタが、
電流ミラー回路３６の出力端子Ｏを介して出力端子ＯＵ
Ｔ＋に接続されている。トランジスタＴｒ１７のベース
は、トランジスタＴｒ１６のコレクタ及びベースと共
に、電流ミラー回路３６の入力端子Ｉに接続されてい
る。なお、これら電流ミラー回路３５，３６は、出力を
取り出すために設けられたものであり、流入方向或いは
流出方向のいずれかの出力電流が不要のときには、電流
ミラー回路３５または電流ミラー回路３６を省略でき
る。定電流ループ３１を構成する、電流ミラーＭ１の位
置に定電流源形電流アンプＣ１を、定電流源形電流アン
プＣ１の位置に電流ミラーＭ１を置き換えても、トラン
ジスタのＰＮＰ、ＮＰＮのタイプを変えて入れかえても
同機能を実現できる。
【００８２】［Ｉ］（２）（iii)エッジ検出回路３０
Ａ，３０Ｂの機能 図８は、エッジ検出回路の印加電圧と流れる電流の関係
を示す図であり、図９は、エッジ検出過渡時の印加電圧
と流れる電流の波形を示す図である。これらの図８，図
９を参照しつつ、図３及び図７のエッジ検出回路の機能
を説明する。図３に示されたエッジ検出回路において、
入力端子とグランド間の入力電圧Ｖをゼロから高めてい
った場合について説明する。入力電圧Ｖを高めていく
と、定電流ループ３１は、定電圧素子３２や帰還ループ
３３が付加されていなければ、低い印加電圧でオンとな
り、定電流ループ３１に定電流ｉonが流れ始める。とこ
ろが、ツェナーダイオード等の定電圧素子３２が入り、
それがブレークダウンしていなければ、定電圧素子３２
が定電流ループ３１のループ電流増幅を阻止するか（定
電流ループ３１内部に接続された場合）、又は、定電流
ループ３１に印加される電圧Ｖをオン不能な低電圧に保
つ（定電流ループ３１に直列接続された場合）ので、定
電流ループ３１はオフ状態に保たれる。さらに入力電圧
Ｖを高めてそれが電圧Ｖonを越えると、定電圧素子３２
がブレークダウンする。
【００８３】定電圧素子３２がブレークダウンすると、
定電流ループ３１をオフに保っていた条件が解除される
ので、定電流ループ３１はオンとなり、定電流ｉonが流
れ始める。定電圧素子３４のブレークダウンを、定電圧
子素子３２のブレークダウンより高く設定しておけば、
この時点で、定電圧素子３４はブレークダウンしておら
ず、不導通状態なので帰還ループ３３は、オフに向かわ
せる帰還動作はできない。さらに、入力電圧を高めそれ
がＶoff を越えると、定電圧素子３４がブレークダクン
して帰還ループ３３が機能し始める。帰還ループ３３が
機能すると、帰還ループ３３を含む定電流ループ３１の
ループ電流利得が、常に１より小となり、しだいに電流
が少なくなって行き、オフ状態になる。以後、入力電圧
Ｖを高めても行っても、電流は流れない。定電流ｉonに
対応する電流が、電流ミラー回路３５，３６を通じて出
力される。入力パルスの波高値をＶｐとして、Ｖon，Ｖ
off ，Ｖp の間の関係が次の（１）式になるように、定
電圧素子３２、３４のブレークダウン電圧を選んでおく
と、入力パルスの立ち上がり電圧のＶonからＶoff の間
を通過する短い時間のみ電流ｉonが流れ、エッジ検出の
パルスであるトリガ電流が得られる。流れる電流値ｉon
は、定電流ループ３１の設定電流値で決まり、入力パル
スの速度ｄＶ／ｄｔの大きさの影響を受けない擬似微分
が実現できる。
【００８４】 ０＜Ｖon＜Ｖoff ＜Ｖp ・・・（１） さらに、次の（２）式のように設定すれば、待機時の入
力印加電圧Ｖは、常にＶoff 以上となり、誤動作の元に
なる誤トリガを出力せず、誤動作を防止する機能を持て
る。 （Ｖp ―Ｖoff ）＞（待機時ノイズ振幅）・・・（２） ここで、図７の具体的エッジ検出回路の機能を、動作を
交えて説明する。定電圧素子３２を短絡状態にした場合
の定電流ループ３１を考える。電流ミラー回路Ｍ１から
定電流源形電流アンプＣ１を一巡する電流増幅率（２つ
電流アンプの電流増幅率の積。以後、ループ電流増幅率
と記す）を、電流ｉ＝ｉonで１となるように設定する
と、定電流源形電流アンプの電流利得特性から、ｉ＜ｉ
onではループ電流増幅率が１より大、ｉ＝ｉonではルー
プ電流増幅率が１、ｉ＞ｉonではループ電流増幅率が１
より小となるので、結局、ｉ＝ｉonでバランスして、定
電流ｉonが流れる。コモン端子ＣＯＭの電流も、その電
流ｉonによって一元的に決まる定電流となる。定電流ル
ープ３１に流れる電流ｉが、トランジスタサイズ比ｎで
決まるバンドギヤップ電圧と抵抗Ｒonとで決定される。
定電流源形電流アンプＣ１のトランジスタサイズ比を
ｎ、抵抗の抵抗値をｒon、電流ミラー回路Ｍ１の電流利
得をＫ、ヴォルツマン定数をｋ、電子の電荷をｑ、絶対
温度をＴとし、コモン端子ＣＯＭに流れる電流値を改め
てｉonとすると、次の（３）式で近似できる。
【００８５】 ｉon＝（１＋Ｋ）（ｋＴ／ｑｒon）ｌｎ（ｎＫ）・・・・（３） 入力端子ＩＮとグランドＧＮＤ間にあたる電流ミラー回
路３５のトランジスタＴｒ１４、電流ミラー回路Ｍ２の
トランジスタＴｒ１、定電流ループ３１、及び電流ミラ
ー回路３６のトランジスタＴｒ１６を通る電流経路は、
定電圧素子３２が短絡状態であれば、ダイオード順バイ
アス数個分のオンする電圧を印加することで、簡単にオ
ン状態となる。そして、定電流ループ３１で決まる定電
流ｉonが流れる。定電圧素子３２が挿入されている場合
は、同素子がブレークダウンしなければ、定電流ループ
３１はループ電流増幅ができず、カットオフ状態となる
ので、定電圧素子３２のブレークダウン電圧を選ぶこと
により、導通開始電圧を制御できることになる。前述の
電流経路に電流が流れると、電流ミラー回路Ｍ２では、
帰還ループ３３の電流経路となる電流ミラー回路Ｍ２の
出力トランジスタＴｒ２→定電圧素子３４→スイッチ形
電流アンプＳ１の入力端子の経路に、定電流ループ３１
に流れる電流に比例した電流を流そうとするが、定電圧
素子３４がブレークダウンしなければ電流は流れない。
定電圧素子３４が帰還ループ３３の導通開始電圧を制御
する。
【００８６】定電圧素子３４がブレークダウンし、帰還
ループ３３に電流が流れると、スイッチ形電流アンプＳ
１の出力電流が、定電流ループ３１の定電流源形電流ア
ンプＣ１の入力端子Ｉに流れ込む電流を横取りするの
で、帰還ループ３３を含む定電流ループ３１のループ電
流利得を１以下にし、オフに向かうループとして働くこ
とになる。最終電流値をゼロにするか微小電流を残すか
は、スイッチ形電流アンプＳ１によって設定できる。定
電圧素子３２による定電流ループ３１の導通開始電圧Ｖ
onと、定電圧素子３４による帰還ループ３３の導通開始
電圧Ｖoff の関係をＶon＜Ｖoff と設定し、入力端子Ｉ
ＮとＧＮＤ間の電圧をゼロから高めていくと、Ｖonで導
通を開始しＶoff で導通を停止する。Ｖon〜Ｖoff の印
加電圧範囲でのみ、定電流ループ３１で決まる定電流ｉ
onが流れるように機能する。電流ミラーＭ２の電流利得
をＪ、スイッチ形アンプＳ１のトランジスタサイズ比を
ｍとし、抵抗Ｒthの抵抗値ｒthがｒth＞＞ｒonと仮定す
ると、最後に残るトータル電流値ｉoff は、次の（４）
式で近似できる。 ｉoff ＝（ｋＴ／ｑｒth）（（１＋Ｊ）／Ｊ） ×１ｎ（ｍ（ｎＫ―１）／ｎＪ（１＋Ｋ））・・・・（４） Ｋ＝Ｊ＝１とすると、 ｉoff ＝２（ｋＴ／ｑｒth）×ｌｎ（ｍ（ｎ―１）／２ｎ） ・・・・（５） になり、（ｍ（ｎ―１）／２ｎ）＜１とすれば、ｉoff
＝０を実現できる。即ち、各定電圧素子３２、３４のブ
レークダウン電圧を選べば、入力パルスの立上がり電圧
が、ＶonからＶoff の間を通過する短い時間のみ電流ｉ
onが流れ、Ｖoff 以上では電流が流れないことになり、
パルスエッジの検出ができる。
【００８７】一方、印加電圧Ｖの上昇時のキャパシタＣ
ｐ１の充電電流は、定電流ループ３１のオンを容易にす
るが、印加電圧下降時のキャパシタＣｐ１の放電電流は
定電流ループ３１のオンを阻害するため、過渡応答にお
いて、印加電圧の上昇エッジは検出する（電流が流れ
る）が、下降エッジは検出しない（電流が流れない）結
果となる。流れる電流値は、キャパシタＣｐ１の容量値
を大きくしない限り定電流ループ３１の設定電流値で決
まり、入力パルスの変化速度ｄＶ／ｄｔの大きさの影響
は受けない。定電圧素子３２は、定電流ループ３１のオ
ン開始電圧Ｖonを設定することが目的であるので、最初
に導通する経路である、電流ミラー回路Ｍ２、各カレン
トミラー回路３５，３６中のトランジスタ、定電流ルー
プ３１のどこかに直列に接続すれば同様な効果が得られ
る。特に、帰還ループ３３を含む経路の外側となる、カ
レントミラー回路３５，３６中のトランジスタに直列に
接続すると、電圧Ｖon、Ｖoff を共にシフトすることが
可能となる。
【００８８】図１０は、図３中の定電圧素子３１，３２
の挿入位置を示すブロック図である。この図１０では、
エッジ検出回路３０Ａ，３０Ｂ中の電流ミラー回路、定
電流源形電流アンプ及びスイッチ形電流アンプを、図４
（ａ）、図５（ａ）及び図６（ａ）のシンボリック表現
を用いて表し、カレントミラー回路３５，３６は省略し
ている。定電圧素子３２、３４は、図１０のように、エ
ッジ検出回路中の異なる位置に挿入可能である。図１０
中のＰＬ１と付された位置に定電圧素子を挿入するとＶ
onに影響を与え、ＰＬ２と付された位置に挿入するとＶ
off に影響を与え、ＰＬ１，ＰＬ２と付された位置に挿
入するとＶonとＶoff の双方の電圧値に影響を与える。
図１１は、複数の電流ミラー回路を１つの電流ミラー回
路で置換えた図７の変形例を示すブロック図である。な
お、カレントミラー回路３５，３６は簡単のため省略し
ている。カスケード接続された電流ミラー回路Ｍｌ、Ｍ
２及びカレントミラー回路３５のアクティブ状態におけ
る出力電流は、全て電流ミラー回路Ｍ１の入力電流に比
例したものとなる、従って、電流ミラー回路Ｍｌ、Ｍ２
及びカレントミラー回路３５を、１入力電流で３個の出
力端子Ｏ１，Ｏ２，Ｏ３から３出力電流を得る電流ミラ
ー回路Ｍ３に置き換えることも可能である。図１１のよ
うに、電流ミラーＭ３に置き換えても、同様の機能が得
られる。
【００８９】図１２は、帰還ループ３３にＭＯＳトラン
ジスタを用いた図７の回路例を示す回路図である。な
お、カレントミラー回路３５，３６は、簡単のため省略
している。帰還ループ３３は、印加電圧Ｖが一定値Ｖof
f 以上となった時に、定電流ループ３１のループ電流増
幅率を１未満とすることと、待機時の消費電力がゼロで
あることを満足すればよく、図１２のように、ＭＯＳ型
トランジスタＮｔｒ３８，ＮＴｒ３９を用いると、さら
に簡単な回路で実現できる。図１３（ａ）〜（ｅ）は、
図７の他の構成例を示す回路図であり、線形出力をする
定電流ループ３１を示している。定電流ループ３１内の
定電流源形電流アンプも、線形性出力を得るトランジス
タを付加することで、電流ミラー回路と同様に線形出力
を得ることが、可能である。
【００９０】［Ｉ］（３）定電流ON/OFF形保持回路５０ 図１４は、図１中の定電流ON/OFF形保持回路５０の構成
例を示すブロック図である。定電流ON/OFF形保持回路５
０は、図４の線形電流ミラー回路で構成された電流ミラ
ー回路Ｍ１１と、定電流オン、オフ形スイッチ回路（以
下、定電流ON/OFF形電流スイッチという）５１と、例え
ばフォトカプラ５２で構成された出力部と、図４の線形
電流ミラー回路で構成された電流ミラー回路Ｍ１２と
を、備えている。電流ミラー回路Ｍ１１のコモン端子Ｃ
ＯＭが、全波整流回路２０の正極性端子からのＶ＋電源
に接続され、該電流ミラー回路Ｍ１１の入力端子Ｉが定
電流ON/OFF形電流スイッチ５１の電流経路流入端子に接
続されている。定電流ON/OFF形電流スイッチ５１の電流
経路流出端子がフォトカプラ５２の入力アノード端子に
接続され、このフォトカプラ５２の入力カソード端子が
電流ミラー回路Ｍ１２の入力端子Ｉに接続されている。
電流ミラー回路Ｍ１２のコモン端子ＣＯＭが全波整流回
路２０の負極性端子からのＶ−電源に接続されている。
【００９１】定電流ON/OFF形電流スイッチ５１は、セッ
ト入力端子Ｓとリセット入力端子Ｒとを有している。電
流ミラー回路Ｍ１１は流出電流を出力とし、電流ミラー
回路Ｍ１２が流入電流を出力とし、フォトカプラ５２
は、グランドレベルの異なる他の回路へ出力する構成で
ある。ただし、フォトカプラ５２と電流ミラー回路Ｍ１
１と電流ミラー回路Ｍ１２のいずれかは、図示しない後
段の回路との関係で不要な場合は省略できる。定電流ON
/OFF形電流スイッチ５１については、後で詳述するが、
セット入力端子Ｓからトリガ電流が流入（流出）すると
オン状態となり、電流経路流入端子と電流経路流出端子
間に定電流が流れ、リセット入力端子Ｒよリトリガ電流
を流出（流入）するとオフ状態となり、その定電流がゼ
ロとなる。オン時の定電流値ｉONと、オン、オフ状態を
切りわける入力スレッショルド電流値ｉthは、それぞれ
独立に、トランジスタサイズ比によるバンドギヤップ電
圧と抵抗とで決まる構成とすると、温度変動に対してオ
ン時定電流値ｉonと入力スレッショルド電流ｉthとの比
を一定に保つことができる。フォトカプラ５２と電流ミ
ラー回路Ｍ１１、Ｍ１２の入力部は、何れもダイオード
の順方向接続となっており、それらを流れる電流値とオ
ン、オフの状態とは、定電流ON/OFF形電流スイッチ５１
の状態で決定される。このオン、オフする定電流ｉ
onは、電流ミラー回路Ｍ１１によって流出電流出力信号
に変換されると共に、電流ミラー回路Ｍ１２によつて流
入電流出力に変換される。また、オン、オフする定電流
ｉonに応じて、フォトカプラ５２を通しグランドレベル
の異なる外部装置へオン、オフ信号が送られる。
【００９２】［１］（３）（ｉ）定電流ON/OFF形保持回
路５０中の定電流ON/OFF形電流スイッチ（請求項１６〜
１８）の構成 図１５は、図１４中の定電流ON/OFF形電流スイッチを説
明する図である。定電流ON/OFF形電流スイッチ５１は、
図１５のスイッチループＳＷＬと、定電流ループＩＬＰ
とを組み合わせて構成する。スイッチループＳＷＬは、
図４の電流ミラー回路で構成された電流ミラー回路５１
−１と、図６のスイッチ形電流アンプで構成された非線
形電流アンプであるスイッチ形電流アンプ５１−２とを
備えている。電流ミラー回路５１−１の入力端子Ｉは、
スイッチ形電流アンプ５１−２の出力端子Ｏに接続さ
れ、スイッチ形電流アンプ５１−２の入力端子Ｉが電流
ミラー回路５１−１の出力端子Ｏに接続され、電流のル
ープが形成されている。電流ミラー回路５１−１からス
イッチ形電流アンプ５１−２を一巡するループ電流増幅
率をｉ＝ｉonのときで１となるように設定する。このス
イッチループＳＷＬの電流ループは、電流ミラー回路５
１−１とスイッチ形電流アンプ５１−２の両コモン端子
ＣＯＭ間を電流流路とし、電流ミラー回路５１−１とス
イッチ形電流アンプ５１−２の入出力接続点のどちらか
にトリガ電流を流して、回路内の電流レベルをｉth以上
にするか否かにすることによって、回路内のオン、オフ
を制御するスイッチ素子として動作する。
【００９３】一方、定電流ループＩＬＰは、電流ミラー
回路５１−１と同様の構成の電流ミラー回路５１−３
と、図５に示された非線形電流アンプである定電流源形
電流アンプ５１−４とで構成されている。定電流源形電
流アンプ５１−４の出力端子Ｏが、電流ミラー回路５１
−３の入力端子Ｉに接続され、電流ミラー回路５１−３
の出力端子Ｏが定電流源形電流アンプ５１−４の入力端
子Ｉに接続され、電流増幅ループが形成されている。こ
のように定電流ループＩＬＰを形成すると、定電流源形
電流アンプ５１−４のコモン端子ＣＯＭと電流ミラー回
路５１−３のコモン端子ＣＯＭとの間が、［１］（２）
（iii)のエッジ検出回路の説明と同様に、定電流特性に
なる。
【００９４】［１］（３）（ii） 定電流ON/OFF形電流
スイッチの第１の具体例 図１６及び図１７は、図１４の定電流ON/OFF形電流スイ
ッチの第１の具体例（その１，２）を示す図である。図
１６の定電流ON/OFF形電流スイッチ５１（請求項１６）
は、定電流ループＩＬＰ中の電流ミラー回路５１−３の
入力端子Ｉと、定電流源形電流アンプ５１−４の出力端
子Ｏとの間に、スイッチループＳＷＬを挿入した構成で
ある。即ち、電流ミラー回路５１−３の入力端子Ｉとス
イッチループＳＷＬ中の電流ミラー回路５１−１のコモ
ン端子ＣＯＭとが接続され、定電流源形電流アンプ５１
−４の出力端子Ｏと、スイッチループＳＷＬ中のスイッ
チ形電流アンプ５１−２のコモン端子ＣＯＭが接続され
ている。定電流ループＩＬＰの電流とスイッチループＳ
ＷＬの電流方向が一致する構成である。図１７の定電流
ON/OFF形電流スイッチ５１は、定電流ループＩＬＰ中の
電流ミラー回路５１−３の出力端子Ｏと、定電流源形電
流アンプ５１−４の入力端子Ｉとの間に、スイッチルー
プＳＷＬを挿入した構成である。電流ミラー回路５１−
３の出力端子ＯとスイッチループＳＷＬ中の電流ミラー
回路５１−１のコモン端子ＣＯＭとが接続され、定電流
源形電流アンプ５１−４の入力端子Ｉと、スイッチルー
プＳＷＬ中のスイッチ形電流アンプ５１−２のコモン端
子ＣＯＭが接続されている。定電流ループＩＬＰの電流
とスイッチループＳＷＬの電流方向が一致する構成であ
る。
【００９５】なお、電流ミラー回路５１−３及び定電流
源形アンプ５１−４は、図１４中の定電流ON/OFF保持回
路の電流ミラー回路Ｍ１１，Ｍ１２と内部トランジスタ
を共有することも可能である。また、電流ミラー回路５
１−３と定電流源形電流アンプ５１−４は、トランジス
タのＰ形とＮ形を相互に反転させて、電流ミラー回路５
１−３と定電流源形電流アンプ５１−４を入れ換えて
も、全く同様に動作する。図１８は、図１６を用いた図
１４の定電流ON/OFF形保持回路の回路例を示す回路図で
あり、図１９（ａ），（ｂ）は、図１７を用いた図１４
の定電流ON/OFF形保持回路の回路例を示す回路図であ
る。なお、フォトカプラ５２は省略している。
【００９６】次に、図１６と図１７の定電流ON/OFF形電
流スイッチの動作を説明する。定電流ループＩＬＰは、
スイッチループＳＷＬが挿入されていない状態で定電流
流路に電圧が印加されれば、雑音レベルでも簡単にオン
し定電流が流れる。ところが、スイッチループＳＷＬが
挿入されており、かつ、該スイッチループＳＷＬがオフ
の状態にあると、定電流ループＩＬＰは、ループ利得が
ゼロとなるのでオンできない。トリガ入力端子から、定
電流ループＩＬＰの±のコモン端子ＣＯＭまでをたどる
と、どちらかの方向に必ず（入力端子Ｉ→コモン端子Ｃ
ＯＭ→入力端子Ｉ→コモン端子ＣＯＭ）とたどれる方向
がある。例えば、図１６では電流ミラー回路５１−１→
電流ミラー回路５１−３の方向があり、図１７ではスイ
ッチ形電流アンプ５１−２→定電流源形電流アンプ５１
−４の方向がある。この点から、ダイオード順方向とな
るようなトリガ電流を流せば、内外の２つのループＳＷ
Ｌ，ＩＬＰを一緒にオンさせることができる。内側のス
イッチループＳＷＬ単独のオン、オフスレッショルド電
流値をｉth、外側の定電流ループＩＬＰ単独で流れる定
電流値をｉonとし、ｉth＜ｉonとしておき、トリガ入力
端子からスイッチループＳＷＬに流れる電流がｉth以上
となるトリガ電流を入力すると、内外の電流増幅ループ
が同時オンに向かい、内側スイッチループＳＷＬは短絡
状態、外側定電流ループＩＬＰは、定電流Ｉonを流す状
態となつて安定する。オフさせる場合は、どこの入力点
からでも、スイッチループＳＷＬの電流がｉth未満とな
るように、トリガ電流を流せばよい。
【００９７】［１］（３）（iii) 定電流ON/OFF形電流
スイッチの第２の具体例 図２０は、図１４の定電流ON/OFF形電流スイッチの第２
の具体例を示す図である。この定電流ON/OFF形電流スイ
ッチ５１（請求項１７）は、スイッチループＳＷＬ中の
スイッチ形電流アンプ５１−２の出力端子Ｏと電流ミラ
ー回路５１−１の入力端子Ｉとの間に、電流方向が一致
するように、定電流ループＩＬＰを挿入している。スイ
ッチ形電流アンプ５１−２の出力端子Ｏに、定電流ルー
プＩＬＰ中の定電流源形アンプ５１−４のコモン端子Ｃ
ＯＭが接続され、スイッチループＳＷＬ中の電流ミラー
回路５１−１の入力端子Ｉに、定電流ループＩＬＰ中の
電流ミラー回路５１−３のコモン端子ＣＯＭが接続され
ている。スイッチループＳＷＬの±コモン端子ＣＯＭ間
がオン、オフする定電流流路を形成する構成である。
【００９８】スイッチループＳＷＬ内への定電流ループ
ＩＬＰの挿入点において、電流ミラー回路５１−１の入
力端子Ｉに接続している電流ミラー回路５１−３または
定電流源形電流アンプ５１−４の入力端子Ｉが、内外の
２つのループＩＬＰ，ＳＷＬを同時にオンさせる、トリ
ガ入力端子となる。即ち、図２０の例では、電流ミラー
回路５１−３の入力端子Ｉが、定電流ON/OFF形電流スイ
ッチ５１のオントリガ入力端子であるが、定電流ループ
ＩＬＰの構成を、電流ミラー回路５１−３と定電流源形
電流アンプ５１−４を構成するトランジスタのＰ形とＮ
形を反転させて入れ換えた場合は、定電流源形電流アン
プ５１−４の入力端子Ｉが、定電流ON/OFF形電流スイッ
チ５１のトリガ入力端子になる。
【００９９】図２１（ａ），（ｂ），（ｃ）は、図２０
の定電流ON/OFF形電流スイッチの変形例を説明する回路
図であり、同図（ａ），（ｂ）が各電流ミラー回路５１
−１，５１−３のトランジスタを示し、同図（ｃ）が定
電流ON/OFF形電流スイッチを示している。図２１（ａ）
のように、定電流ループＩＬＰ中の電流ミラー回路５１
−３を形成するトランジスタを５３，５４とし、トラン
ジスタ５４がトランジスタ５３のｎ倍の電流増幅率を持
っているものとする。同様に、スイッチループＳＷＬ中
の電流ミラー回路５１−１を形成するトランジスタを５
５，５６とし、トランジスタ５６がトランジスタ５５の
ｍ倍の電流増幅率を持っているものとする。電流ミラー
回路５１−３と電流ミラー回路５１−１の出力電流
ｉo1，ｉo2は、常に電流ミラー回路５１−３の入力電流
ｉに比例する。よって、電流ミラー回路５１−３と電流
ミラー回路５１−１とを合成して、一入力二出力の電流
ミラー回路Ｍ１３に置き換えることができる。この場
合、電流ミラー回路Ｍ１３は、図２１（ｂ）のような、
３個のトランジスタ５７，５８，５９で構成される。ト
ランジスタ５８には、トランジスタ５７のｎ倍の電流増
幅率を持たせ、トランジスタ５９には（１＋ｎ）ｍ倍の
電流増幅率を持たせれば、図２１（ａ）と同様の出力電
流ｉo1，ｉo2が得られる。従って、図２０の定電流ON/O
FF形電流スイッチは、図２１（ｃ）に変形することがで
きる。
【０１００】図２２は、図２１を用いた図１４の定電流
ON/OFF形保持回路の回路例である。この定電流ON/OFF形
保持回路は、セット入力端子Ｓにカソードが接続された
ダイオードｄ１６と、リセット入力端子Ｒにアノードが
接続されたダイオードｄ１７を備えている。ダイオード
ｄ１７のカソードはダイオードｄ１６のアノードに接続
されている。ダイオードｄ１６のアノードは、エミッタ
が電源Ｖ＋に接続された４個のＰＮＰ型トランジスタＴ
ｒ１１０，Ｔｒ１１１，Ｔｒ１１２，Ｔｒ１１３のベー
スと、そのトランジスタＴｒ１１０のコレクタに接続さ
れている。トランジスタＴｒ１１０のコレクタには、さ
らに、ＮＰＮ型トランジスタＴｒ１１４のコレクタに接
続され、該トランジスタＴｒ１１４のエミッタには、抵
抗Ｒonの一端が接続されている。トランジスタＴｒ１１
１のコレクタは、ＮＰＮ型トランジスタＴｒ１１５のコ
レクタと該トランジスタＴｒ１１５及びトランジスタＴ
ｒ１１４のベースとに接続されている。トランジスタＴ
ｒ１１５のエミッタは、抵抗Ｒonの他端に接続されると
共に、ＮＰＮ型トランジスタＴｒ１１６のコレクタに接
続されている。トランジスタＴｒ１１６のエミッタが電
源Ｖ−に接続されている。トランジスタＴｒ１１２のコ
レクタは、ＮＰＮ型トランジスタＴｒ１１７のコレクタ
と該トランジスタＴｒ１１７のベースとトランジスタＴ
ｒ１１６のベースとＮＰＮ型トランジスタＴｒ１１８の
ベースとに共通に接続されている。トランジスタＴｒ１
１７のエミッタが抵抗Ｒthを介して電源Ｖ−に接続され
ている。トランジスタＴｒ１１３のコレクタとトランジ
スタＴｒ１１８のコレクタとが、電流流出出力端子と電
流流入出力端子を構成している。
【０１０１】次に、図２０の定電流ON/OFF形電流スイッ
チの機能を説明する。図１６の定電流ON/OFF形電流スイ
ッチとは逆に、外包するスイッチループＳＷＬがオン、
オフを決めていることになる。トリガ入力端子から、外
側スイッチループＳＷＬの電流ミラー回路５１−１のコ
モン端子ＣＯＭまでをたどると、入力端子Ｉ→コモン端
子ＣＯＭ→入力端子Ｉ→コモン端子ＣＯＭとなる。この
点から、ダイオード順方向となるようなトリガ電流を流
せば、内外の２つのループＳＷＬ，ＩＬＰを一緒にオン
させることができる。外側のスイッチループＳＷＬ単独
のオン、オフスレッショルド電流値をｉth、内側の定電
流ループＩＬＰ単独で流れる定電流値をｉonとし、ｉth
＜ｉonとしておき、トリガ入力端子から、スイッチルー
プＳＷＬに流れる電流がｉth以上となるトリガ電流を入
力すると、内外の電流増幅ループが同時オンに向かい、
外側スイッチループＳＷＬは短絡（スイッチ形電流アン
プ５１−２が飽和する）状態になり、定電流ループＩＬ
Ｐは定電流ｉonが流れる状態となつて安定する。スイッ
チループＳＷＬにおける定電流ループＩＬＰが挿入され
ていない、電流ミラー回路５１−１の出力端子Ｏと定電
流源形アンプ５１−２の入力端子Ｉとの間にも、該電流
ミラー回路５１−１の動作により、電流ｉonに比例した
電流が流れることになる。オフさせる場合は、どの入力
点からでもスイッチループＳＷＬに流れる電流がｉth以
下となるようにトリガ電流を入力すればよい。
【０１０２】［１］（３）（iV) 定電流ON/OFF形電流
スイッチの第３の具体的例 図２３は、定電流ON/OFF形電流スイッチの第３の具体例
を示すブロック図である。前述の［１］（３）（ii) 及
び［１］（３）（iii)では、図１５の定電流ループＩＬ
ＰとスイッチループＳＷＬを用いて定電流ON/OFF形電流
スイッチを構成しているが、図２３のように、第１及び
第２の二つの定電流ループＩＬＰａ、ＩＬＰｂで定電流
ON/OFF形電流スイッチを構成することも可能である（請
求項１８）。定電流ループＩＬＰａは、第１の線形電流
ミラー回路５１ａ−１と第１の非線形電流アンプである
定電流源形電流アンプ５１ａ−２とを備えている。電流
ミラー回路５１ａ−１の出力端子Ｏと定電流源形電流ア
ンプ５１ａ−２の入力端子Ｉが接続されている。一方、
定電流ループＩＬＰｂは、第２の線形電流ミラー回路５
１ｂ−１と第２の非線形電流アンプである定電流源形電
流アンプ５１ｂ−２とを備えている。電流ミラー回路５
１ｂ−１の出力端子Ｏが定電流源形電流アンプ５１ｂ−
２の入力端子Ｉに接続され、該定電流源形電流アンプ５
１ｂ−２の出力端子Ｏが、電流ミラー回路５１ｂ−１の
入力端子Ｉに接続されている。電流ミラー回路５１ｂ−
１のコモン端子ＣＯＭが、定電流ループＩＬＰａ中の電
流ミラー回路５１ａ−１の入力端子Ｉに接続され、定電
流源形電流アンプ５１ｂ−２のコモン端子ＣＯＭは、定
電流ループＩＬＰａ中の定電流源形電流アンプ５１ａ−
２のコモン端子ＣＯＭに接続されている。電流ミラー回
路５１ｂ−１の出力端子Ｏ及び定電流源形電流アンプ５
１ｂ−２の入力端子Ｉが、定電流源形電流アンプ５１ａ
−２の出力端子Ｏに接続されている。電流ミラー回路５
１ａ−１のコモン端子ＣＯＭと各定電流源形電流アンプ
５１ａ−２，５１ｂ−２のコモン端子ＣＯＭの結合点を
電流流路とし、電流ミラー回路５１ｂ−１の入力端子Ｉ
または定電流源形電流アンプ５１ｂ−２の入力端子Ｉを
全体のオン、オフを制御するトリガ入力端子としてい
る。
【０１０３】図２４は、図２３の変形例を示す図であ
る。図２３中の電流ミラー回路５１ａ−１と電流ミラー
回路５１ｂ−１の関係は、図２１と同じであるので、そ
れら電流ミラー回路５１ａ−１と電流ミラー回路５１ｂ
−１を統合して電流ミラー回路Ｍ１４にすると、図２４
のようになる。図２５は、図２４の定電流ON/OFF形電流
スイッチを用いた図１４の定電流ON/OFF形保持回路の回
路例を示す回路図である。図２５には、２つのセット入
力端子Ｓ１，Ｓ２と２つのリセット入力端子Ｒ１，Ｒ２
が示されている。この定電流ON/OFF形電流スイッチは、
セット入力端子Ｓ１にカソードの接続されたダイオード
ｄ１９と、リセット入力端子Ｒ１にアノードが接続され
たダイオードｄ２０と、セット入力端子Ｓ２にアノード
の接続されたダイオードｄ２１と、リセット入力端子Ｒ
２にカソードが接続されたダイオードｄ２２を備えてい
る。ダイオードｄ１９のアノードはダイオードｄ２０の
カソードに接続されている。ダイオードｄ１９のアノー
ドは、エミッタが電源Ｖ＋に接続された４個のＰＮＰ型
トランジスタＴｒ１２０，Ｔｒ１２１，Ｔｒ１２２，Ｔ
ｒ１２３のベースと、そのトランジスタＴｒ１２０のコ
レクタに接続されている。トランジスタＴｒ１２０のコ
レクタには、ＮＰＮ型トランジスタＴｒ１２４のコレク
タに接続され、該トランジスタＴｒ１２４のエミッタ
は、抵抗Ｒonを介して電源Ｖ−に接続されている。トラ
ンジスタＴｒ１２１のコレクタにはＮＰＮ型トランジス
タＴｒ１２５のコレクタと該トランジスタＴｒ１２５及
びトランジスタＴｒ１２４のベースに接続されている。
ダイオードｄ２１のカソードはダイオードｄ２２のアノ
ードに接続され、該ダイオードｄ２１のカソードが、ト
ランジスタＴｒ１２４，Ｔｒ１２５のベースと、ＮＰＮ
型トランジスタＴｒ１２６のコレクタに接続されてい
る。トランジスタＴｒ１２５のエミッタは、電源Ｖ−に
接続されている。トランジスタＴｒ１２２のコレクタ
は、ＮＰＮ型トランジスタＴｒ１２７のコレクタと該ト
ランジスタＴｒ１２７のベースとトランジスタＴｒ１２
６のベースとＮＰＮ型トランジスタＴｒ１２８のベース
とに共通に接続されると共に、ダイオードｄ２３のアノ
ードに接続されている。ダイオードｄ２３のカソード
は、電源Ｖ＋に接続されている。トランジスタＴｒ１２
６のエミッタが抵抗Ｒthを介して電源Ｖ−に接続されて
いる。トランジスタＴｒ１２３のコレクタとトランジス
タＴｒ１２８のコレクタとが、電流流出出力端子と電流
流入出力端子を構成している。
【０１０４】次に、この第３の具体例の定電流ON/OFF形
電流スイッチの機能を図２３の例を用いて説明する。定
電流源形電流アンプ５１ｂ−２と電流ミラー回路５１ｂ
−１とは、定電流ループＩＬＰｂを構成しており、定電
流源形電流アンプ５１ａ−２の出力端子Ｏが接続されて
いない場合、電流ミラー回路５１ａ−１のコモン端子Ｃ
ＯＭから電流ミラー回路５１ｂ−１を通って定電流源形
電流アンプ５１ｂ−２のコモン端子ＣＯＭに抜ける経路
には、定電流ループＩＬＰｂで決定される電流が流れ
る。定電流源形電流アンプ５１ａ−２の出力端子を図２
３のように接続すると、定電流源形電流アンプ５１ｂ−
２の入力電流を横取りする形となり、定電流ループＩＬ
Ｐｂの電流を減じる帰還ループとして動作する。帰還量
は、電流ミラー回路５１ａ−１と定電流源形電流アンプ
５１ａ−２の利得積で決まるが、定電流源形電流アンプ
５１ａ−２の性質から、電流ミラー回路５１ａ−１の入
力する定電流ループＩＬＰｂに流れる電流値が小さい時
は、帰還量が大きく、同電流値が大きいと同帰還量は小
さくなる。
【０１０５】以上の特質を利用して、電流をオフとした
い電流値ｉth近辺以下では、定電流源形電流アンプ５１
ａ−２と電流ミラー回路５１ａ−１で構成する帰還ルー
プが有効に動作し、回路全体のループ電流利得が１より
小さくなり、電流値がゼロに向う。流したい電流値付近
では、定電流源形電流アンプ５１ａ−２と電流ミラー回
路５１ａ−１で構成する帰還ループが無視でき、定電流
ループＩＬＰｂで決定される定電流ｉonが流れるように
できる。ここで、具体的回路の図２５を参照して、電流
ｉonと電流ｉthに関して説明する。絶対温度をＴ、ヴォ
ルツマン定数をｋ、及び電子の電荷値をｑとし、トラン
ジスタサイズをｎ≒ｍ、抵抗値をｒth＞＞ｒonのように
設定すると、オン時電流ｉon近辺ではトランジスタＴｒ
１２５に流れる電流ｉ１とトランジスタＴｒ１２６に流
れる電流ｉ２の関係はｉ２＜＜ｉ１と仮定できるので、
次の（６）〜（８）式となる。
【０１０６】 ｉ＝ｉ１ ・・・（６） ｉ＝（ｋＴ／ｑｒon）ｌｎ（ｎ） ・・・（７） ｉon＝３×ｉ＝３（ｋＴ／ｑｒon）ｌｎ（ｎ） ・・・（８） スレッショルド電流ｉth近辺ではｒonｉ＝０と近似でき
るので ｉ１＝ｉ／ｎ→ｉ２＝ｉ（ｎ―ｌ）／ｎ ・・・（９） ｉ＝（ｋＴ／ｑｒth) ｎ／（ｎ―ｌ）ｌｎ（ｍｎ／（ｎ―１）） ・・・（１０） ｉth＝３×ｉ ＝３（ｋＴ／ｑｒth）ｎ／（ｎ―ｌ）ｌｎ（ｍｎ／（ｎ―ｌ）） ・・・（１１） となり、電流ｉonと電流ｉthは、抵抗値とトランジスタ
サイズ比で決まるバンドギャップ電圧値とで決定される
形となる。Ｐ形、Ｎ形のタイプを反転させて、定電流源
形電流アンプ５１ｂ−２と電流ミラー回路５１ｂ−１を
入れ換えた回路、定電流源形電流アンプ５１ａ−２と電
流ミラー回路５１ａ−１を入れ換えた回路も、同様に、
電流ｉonと電流ｉthは、抵抗値とトランジスタサイズ比
で決まるバンドギャップ電圧値で決定される形となる。
トリガ入力端子からトリガ電流を流入或は流出させて、
ｉthより大きな電流にするか小さな電流にするかによっ
て、オン時電流をｉon、オフ時電流をゼロとしてオン、
オフ動作をさせることができる。
【０１０７】［II］図１の極性反転検出回路の動作 図２６は、図１の動作を説明するタイムチャートであ
り、この図を参照しつつ、第１の実施形態の極性反転検
出回路の動作を説明する。一対の通信回線Ｌ１，Ｌ２に
は、局側からの起動信号または復旧信号が与えられる。
起動か復旧かによって、通信回線Ｌ１，Ｌ２の極性反転
の向きは逆となる。まず、通信回線Ｌ１が低電位で通信
回線Ｌ２が高電位の状態から、通信回線Ｌｌが高電位で
通信回線Ｌ２が低電位の状態となる極性反転が生じた場
合について説明する。極性反転が開始されると、通信回
線Ｌ１に対する通信回線Ｌ２の電位が次第に下がり、や
がて通信回線Ｌ１と通信回線Ｌ２間の電位差がゼロの状
態となる。電位差ゼロでは、全ての回路の電流がゼロで
あり、全回路がクリアされる。さらに、極性反転が進む
と、通信回線Ｌ２に対する通信回線Ｌ１の電位が高くな
っていく、定電流ON/OFF形保待回路５０には、通信回線
Ｌ１，Ｌ２の電位差に応じた電源電圧が整流回路２０か
ら供給され、該定電流ON/OFF形保待回路５０は正常動作
可能な状態に達する。エッジ検出回路３０Ａ及び３０Ｂ
のグランド端子Ｇは、整流回路２０の出力の負極性端子
に接続されているので、通信回線Ｌ１，Ｌ２の低電位側
（現時点では通信回線Ｌ２が低電位側）から、整流ダイ
オードの順方向電圧分だけ高い電位にクランプされる。
【０１０８】エッジ検出回路３０Ａの入力端子は、通信
回線Ｌ１側に接続されており、エッジ検出回路３０Ａの
入力端子とグランド端子Ｇ間には、通信回線Ｌ１と通信
回線Ｌ２間の電位差よりも整流ダイオードの順方向電圧
分だけ低い電圧が印加される。極性反転がさらに進む
と、やがて電流が流れ始める電圧値Ｖonを越え、エッジ
検出回路３０Ａに電流Ｉｔｒｉが流れ始める、さらに電
圧が高くなり、電流が流れなくなる電圧値Ｖoff を越え
ると、流れていた電流Ｉｔｒｉはゼロとなり、以後、電
圧が高くなっても電流は流れない。以上、エッジ検出回
路３０Ａは、極性反転過渡時の電圧がＶonからＶoff と
なる短時間だけ、電流Ｉｔｒｉに比例する第１のエッジ
検出トリガ電流Ｉtaを出力する。つまり、疑似微分が実
現される。
【０１０９】―方、エッジ検出回路３０Ｂの入力端子
は、低電位側となっている通信回線Ｌ２に接続されてお
り、入力端子とグランド端子間には整流ダイオードの準
方向電圧分だけ低い電圧が加わるだけなので、電流は流
れない。従って、エッジ検出回路３０Ｂからはトリガ電
流は出力されない。エッジ検出回路３０Ａから出力され
たトリガ電流Ｉtaは、０Ｒ回路４０を通じて定電流ON/O
FF形保持回路５０をセットし、該保持回路５０に定電流
が流れ始める。定電流ON/OFF形保持回路５０によって、
トリガ電流Ｉtaの短時間のパルスが、持続的な極性反転
検出信号に変換され、図示しない外部回路へ極性反転情
報が出力される。極性反転情報検出後に行われる通信が
終了した時点で、外部回路からリセット信号が送られ、
定電流ON/OFF形保持回路５０はリセットされて、待機状
態に戻る。通信回線Ｌ１が高電位で通信回線Ｌ２が低電
位の状態から、該通信回線Ｌ１が低電位で通信回線Ｌ２
が高電位の状態となる極性反転が生じた場合は、それら
通信回線Ｌ１，Ｌ２が同電位に揃った後、通信回線Ｌ１
がグランド電位側に、通信回線Ｌ２が高電位側となる。
そのため今度は、エッジ検出回路３０Ｂより第２のエッ
ジ検出トリガ電流Ｉtbが出力され、エッジ検出回路３０
Ａ側はオフ状態を維持する。エッジ検出回路３０Ａとエ
ッジ検出回路３０Ｂの働きが入れ替わる以外は、前述と
同様の動作が行われ、極性反転を検出できる。
【０１１０】電流Ｉta，Ｉtbは、入力電圧の変化速度ｄ
Ｖ／ｄｔの値には、無関係に決まるトランジスタのバン
ドギャップ電圧と各回路内の抵抗値で決定される。テレ
メータ等のノーリンギング端末において、待機時及び極
性反転検出時には殆ど電流が流れないので、交換機から
通信回線Ｌ１，Ｌ２を介して送られてくる電圧Ｖｌは、
ほぼ電源電圧の４８Ｖ（ボルト）になっている。そこ
で、各エッジ検出回路３０Ａ，３０Ｂが電流オンをする
電圧Ｖon、電流が流れる上限電圧Ｖoff を（１２）式の
ように設定しておけば、図２６の期間Ｔ等の待機時に電
圧Ｖｎの雑音があっても、エッジ検出回路３０Ａ，３０
Ｂの入力電圧がＶoff 以下とならないので、誤トリガを
出力せず誤動作しない。 ０＜Ｖon＜Ｖoff ＜４８Ｖ （４８Ｖ―Ｖoff ) ＞（待機時雑音レベルＶｎ） ・・・（１２）
【０１１１】［III] 図１の極性反転検出回路の効果 以上のように、この第１の実施形態の極性反転検出回路
は、［Ｉ］（２）で説明したエッジ検出回路３０Ａ，３
０Ｂを備えて構成している。エッジ検出回路３０Ａ，３
０Ｂには、次の（１−１）〜（１−４）の利点を有しい
る。 （１−１） 極性反転エッジ検出回路部分にキャパシタ
を用いないので、大きな容量を必要とするキャパシタが
不要となり、ＩＣ化に適するとともにエッジ検出時以外
では電流が流れず、低消費電力な構成にできる。 （１−２） 出力電流、つまり、トリガ電流Ｉta，Ｉtb
のレベルは、入力パルスの変化速度ｄＶ／ｄｔの影響を
受けず、定電流ループ３１の電流設定値で決まるので、
入力パルスの波形に無関係に安定したトリガレベルが得
られる。 （１−３） 電圧Ｖon，Ｖoff の設定で、雑音による誤
動作を防止できる。 （１−４） 流入電流出力と流出電流出力との両タイプ
の出力信号が得られるので、後段の定電流ON/OFF形保待
回路５０の構成の自由度が大きくなる。この第１の実施
形態の極性反転検出回路には、［Ｉ］（３）で説明した
定電流ON/OFFスイッチ５１を用いた定電流ON/OFF形保持
回路５０が用いられている。定電流ON/OFFスイッチ５１
には（１−５），（１−６）の利点があり、定電流ON/O
FF形保持回路５０には（１−７）の利点がある。 （１−５） 定電流ON/OFFスイッチ５１は、オン時の電
流ｉonと、オン、オフのスレッショルド電流ｉthとを独
立に設定できる。定電流源形電流アンプを例えば図５
（ｂ），図５（ｄ）、スイッチ形電流アンプを図６
（ｂ），図６（ｅ）のような、バンドギャップ電圧と抵
抗とで、オン時の電流ｉonとオン、オフのスレッショル
ド電流ｉthとが決まる回路を用いることにより、ｉon／
ｉth比が温度変動や製造バラッキの影響を受けない回路
になる。
【０１１２】（１−６） 定電流ON/OFFスイッチ５１に
おけるオン時の電流ｉonとオン、オフのスレッショルド
電流ｉthとは、ノイズレベルより大きく設定する必要が
あるが、ｉon／ｉth比が安定しているので、電流ｉonの
値を下げて同比を小さくしても安定動作する。電流ｉon
を小さくできるので、省電力化が可能となる。 （１−７） 定電流ON/OFF形保持回路５０は、出力回路
となる電流ミラー回路Ｍ１１、Ｍ１２とフォトカプラ５
２とに、オン、オフする全電流を流すので、高効率な保
持回路となる。従って、図１の極性反転検出回路は、次
の（１−８）〜（１−１３）の効果を奏することにな
る。 （１−８） 従来、微分動作に不可欠とされていた容量
の大きなキャパシタを不要とすることと、待機時ゼロパ
ワーの両立を可能にしている。 （１−９） 待機時の誤動作を防止できる。 （１−１０） 極性反転時に、その電位変化速度ｄＶ／
ｄｔに関係しない、一定レベルのトリガ電流Ｉta，Ｉtb
が得られるので、雑音耐力のある極性反転検出回路を実
現できる。
【０１１３】（１−１１） エッジ検出回路３０Ａ，３
０Ｂの電流値Ｉｔｒｉと、定電流ON/OFF形保持回路５０
のオン時の定電流値ｉonと、定電流ON/OFF形保持回路５
０がオン、オフのどちらに移行するかを分ける入力トリ
ガ電流スレッショルド電流ｉthとの、３つの電流値を、
回路内トランジスタのサイズ比で決まるバンドギャップ
電圧と回路内抵抗値のみで決定される構成としたので、
温度が変化しても、（ｉon／ｉth）と（Ｉｔｒｉ／
ｉth）の比を一定値に保てるので、各電流値を下げ、か
つ、各電流値間のマージンを小さく（電流比を小さく）
しても安定動作が可能となる。結果、省電力化、或は本
発明回路用いた通信端末の高並列回路数化が可能とな
る。 （１−１２） 極性反転エッジ検出回路部分にキャパシ
タを用いていないので、ベル信号入力時のように、極性
反転が短時間内に複数発生し、かつ、ラインの極性によ
ってライン間電圧が異なる場合も、極性反転の周期数履
歴にも関係なく、流れる電流値を一定に保つので、局線
の平衡性を崩さない。 （１−１３） エッジ検出回路３０Ａ，３０Ｂの出力信
号をワイヤードＯＲのＯＲ回路４０で合成するので、従
来では２回路を要していた保持回路を、定電流ON/OFF形
保持回路５０の１回路にすることができる。その結果、
回路数の削減と、外付け部品（キャパシタやフォトカプ
ラ等）の削減ができる。
【０１１４】第２の実施形態 図２７は、本発明（請求項５〜７）の第２の実施形態を
示す極性反転検出回路の構成ブロック図であり、図１に
共通する要素には共通の符号が付されている。この極性
反転検出回路は、一対の通信回線Ｌｌ，Ｌ２からの起動
信号及び復旧信号である極性反転情報を検出するための
ノーリンギング端末等の極性反転検出回路であり、通信
回線Ｌｌ、Ｌ２に流れる電流を全波整流して一定の極性
の電圧を出力する全波整流回路２０と、起動信号または
復旧信号の極性反転エッジを検出して第１のエッジ検出
トリガ電流Ｉtaを出力する第１のエッジ検出回路３０Ａ
と、復旧信号または起動信号の極性反転エッジを検出し
て第２のエッジ検出トリガ電流Ｉtbを出力する第２のエ
ッジ検出回路３０Ｂとを備えている。整流回路２０とエ
ッジ検出回路３０Ａ，３０Ｂは、第１の実施形態と同様
の構成であり、通信回線Ｌ１，Ｌ２に対して同様に接続
されている。整流回路２０の正極性端子（＋）と負極性
端子（−）の間には、定電流ON/OFF＆切替形保持回路６
０が接続され、この定電流ON/OFF＆切替形保持回路６０
には、各エッジ検出回路３０Ａ，３０Ｂからのトリガ電
流Ｉta，Ｉtbが入力されると共に、外部からのリセット
信号が入力されるようになっている。定電流ON/OFF＆切
替形保持回路６０は３つの出力端子を有している。通信
回線Ｌ１の極性反転の立ち上がりを示す論理Ｑ１と、通
信回線Ｌ２の立ち上がりを示す論理Ｑ２と、極性反転の
有無を示す論理（Ｑ１＋Ｑ２）を示すようになってい
る。つまり、（Ｑ１＝１＆Ｑ２＝０）、（Ｑ１＝０＆Ｑ
２＝１）、及び（Ｑ１＝Ｑ２＝０）の３状態が示される
ようになっている。定電流ON/OFF＆切替形保持回路６０
の構成及び機能［IV］と、図２７の極性反転検出回路の
動作［Ｖ］と、その効果［VI］とを別けて説明する。
【０１１５】［IV］ 定電流ON/OFF＆切替形保持回路６
０の構成及び機能 図２８は、図２７中の定電流ON/OFF＆切替形保持回路６
０（請求項１４）を示す構成ブロック図である。定電流
ON/OFF＆切替形保持回路６０は、電流ミラー回路Ｍ２０
と、インターフェイス部６１と、定電流ON/OFF形スイッ
チ６２と、電流切替形スイッチ６３と、該電流切替形ス
イッチ６３に接続された２個のフォトカプラ６４，６５
とを、備えている。電流ミラー回路Ｍ２０は、第１の実
施形態で説明した図４から選択された電流ミラー回路で
構成されている。電流ミラーＭ２０のコモン端子ＣＯＭ
が電源Ｖ＋に接続されている。定電流ON/OFF形スイッチ
６２は、第１の実施形態の図１４〜図２４で説明した定
電流ON/OFF形スイッチ５１と同等な構成である。電流ミ
ラー回路Ｍ２０の入力端子Ｉに、定電流ON/OFF形スイッ
チ６２の定電流流路の流入側端子が接続されている。定
電流ON/OFF形スイッチ６２の定電流流路の流出側端子が
電流切替形スイッチ６３のプラス電源端子に接続され、
電流切替形スイッチ６３のマイナス電源端子が電源Ｖ―
に接続されている。
【０１１６】電流切替形スイッチ６３は、２つの電流出
力端子Ｑ，Ｑ／を有し、該出力部Ｑ，Ｑ／を選択して電
流を出力する構成である。一方の電流出力端子部Ｑに第
１の出力部であるフォトカプラ６４が接続され、他方の
電流出力端子Ｑ／に第２の出力部であるフォトカプラ６
５が接続されている。各フォトカプラ６４，６５の出力
先がグランドレベルの異なる外部機器になっている。エ
ッジ検出回路３０Ａの出力するトリガ電流Ｉtaは、起動
側又は復旧側極性反転を示すものであり、該トリガ電流
Ｉtaはインターフェイス回路６１の入力端子ＩＮ１に入
力される構成である。エッジ検出回路３０Ｂの出力する
トリガ電流Ｉtbは、復旧側又は起動側極性反転を示すも
のであり、該トリガ電流Ｉtbがインターフェイス回路６
１の入力端子ＩＮ２に入力される構成である インターフェイス回路６１の入力端子ＩＮ１に対応する
出力端子Ｏ１は電流切替形スイッチ６３のセット端子Ｓ
に、インターフェイス回路６１の入力端子ＩＮ２に対応
する出力端子Ｏ２が、電流切替形スイッチ６３のリセッ
ト端子Ｒに接続されている。インターフェイス回路の入
力端子ＩＮｌ、ＩＮ２のＯＲを求めた結果を出力する出
力端子Ｏ３が、定電流ON/OFF形スイッチ６２のセット端
子Ｓに接続されている。定電流ON/OFF形スイッチ６２の
リセット端子Ｒには、図示しない外部回路からのリセッ
ト信号が入力される構成である。電流ミラー回路Ｍ２０
の出力端子が、定電流ON/OFF＆切替形保持回路６０の出
力端子になっている。
【０１１７】［IV］（１） 電流切替形スイッチ６３の
構成と機能 図２９（ａ），（ｂ）は、図２８中の電流切替形スイッ
チ６３の具体的回路例（その１，２）を示す回路図であ
る。図２９（ａ）は、４個のＮＰＮトランジスタＴｒ１
３１〜Ｔｒ１３４を備えている。トランジスタＴｒ１３
１のコレクタとプラス電源端子間に負荷抵抗Ｒｃ１が接
続され。トランジスタＴｒ１３２のコレクターとプラス
電源端子間には抵抗Ｒｃ２が接続されている。トランジ
スタＴｒ１３１のコレクタとトランジスタＴｒ１３２の
ベース間に抵抗Ｒｂ１が接続され、トランジスタＴｒ１
３２のコレクタとトランジスタＴｒ１３１のべース間に
は抵抗Ｒｂ２が接続されている。各トランジスタ１３
３，１３４のベースが、この電流切替形スイッチ６３の
セット入力端子Ｓとリセット入力端子Ｒにそれぞれなっ
ており、該各トランジスタ１３３，１３４はトリガ入力
バッファトランジスタを構成している。トリガ入力バッ
ファトランジスタになるトランジスタＴｒ１３３のコレ
クタが、トランジスタＴｒ１３１のコレクターに接続さ
れている。トリガ入力バッファトランジスタになるトラ
ンジスタＴｒ１３４のコレクタが、トランジスタＴｒ１
３２のコレクターに接続されている。各トランジスタ１
３１〜１３４のエミッタは、まとめてマイナス電源端子
に接続されている。負荷抵抗Ｒｃ１の両端が電流出力部
Ｑに、負荷抵抗Ｒｃ２の両端が電流出力部Ｑ／である。
各電流出力部Ｑ，Ｑ／にフォトカプラ６４，６５が接続
される構成である。
【０１１８】図２９（ｂ）も、４個のＮＰＮトランジス
タＴｒ１４１〜Ｔｒ１４４を備えている。トランジスタ
Ｔｒ１４１のコレクタとプラス電源端子間に負荷抵抗Ｒ
ｃ３が接続され。トランジスタＴｒ１４２のコレクター
とプラス電源端子間にはＲｃ４が接続されている。トラ
ンジスタＴｒ１４１のコレクタとトランジスタＴｒ１４
２のベース間に抵抗Ｒｂ３が接続され、トランジスタＴ
ｒ１４２のコレクタとトランジスタＴｒ１４１のべース
間には抵抗Ｒｂ４が接続されている。各トランジスタ１
４３，１４４のベースが、セット入力端子Ｓとリセット
入力端子Ｒに接続され、該各トランジスタ１４３，１４
４はトリガ入力バッファトランジスタを構成している。
トリガ入力バッファトランジスタになるトランジスタＴ
ｒ１４３のコレクタが、トランジスタＴｒ１４２のベー
スに接続されている。トリガ入力バッファトランジスタ
になるトランジスタＴｒ１４４のコレクタが、トランジ
スタＴｒ１４１のベースに接続されている。各トランジ
スタ１４１〜１４４のエミッタは、まとめてマイナス電
源端子に接続されている。負荷抵抗Ｒｃ３の両端が電流
出力部Ｑであり、負荷抵抗Ｒｃ４の両端が電流出力部Ｑ
／である。図２９（ａ），（ｂ）の回路は、良く知られ
た正帰還ループ回路である。例えば、図２９（ａ）のト
ランジスタＴｒ１３１とＴｒ１３２のどちらか一方がオ
ンし始めると、他方はオフに向う。セット入力端子Ｓ又
はリセット入力端子Ｒからのトリガ電流入力により任意
の側をオンに向かわせることができ、安定状態では一方
がオンで他方がオフとなる構成である。図２９（ｂ）中
のトランジスタＴｒ１４１とＴｒ１４２も、トランジス
タＴｒ１３１，Ｔｒ１３２と同等の関係である。
【０１１９】［IV］（２） インタフェイス回路６１の
構成 図３０（ａ）〜（ｄ）及び図３１（ａ），（ｂ）は、図
２８中のインタフェイス回路６１の構成例を示す図であ
る。インタフェイス回路６１は、各入力端子ＩＮ１，Ｉ
Ｎ２につながる前段回路と、各出力端子Ｏ１，Ｏ２，Ｏ
３につながる後段の定電流ON/OFF形スイッチ６２及び電
流切替形スイッチ６３との間で、前段回路の出力電流で
後段回路が正しく動作できるように、端子ＩＮ１→端子
Ｏ１及び端子ＩＮ２→端子Ｏ２では電流方向の整合を行
い、（端子ＩＮ１，端子ＩＮ２）→端子Ｏ３では該端子
ＩＮ１と端子ＩＮ２のＯＲ機能の実現と電流方向の整合
の両方を実現する構成である。電流方向の反転は内部の
電流ミラー回路で実現し、ＯＲ機能はワイヤードＯＲに
て実現している。入力端子ＩＮｌにトリガパルス電流を
入力すると、出力端子Ｏ１とＯ３に出力する。入力端子
ＩＮ２にトリガパルス電流を入力すると、出力端子Ｏ２
とＯ３に出力する構成である。
【０１２０】図３０（ａ）では、入力が流入電流のオ
ン、オフである場合のインタフェイス回路を示し、各コ
モン端子ＣＯＭが電源Ｖ−に接続された２個の電流ミラ
ー回路Ｍ２１，Ｍ２２を備えている。入力端子ＩＮ１
は、インタフェイス回路の出力端子Ｏ１に接続されると
共に電流ミラー回路Ｍ２１の入力端子Ｉに接続され、該
電流ミラー回路Ｍ２１の出力端子Ｏが、ワイヤードＯＲ
６１ａを介してインタフェイス回路の出力端子Ｏ３に接
続されている。入力端子ＩＮ２はインタフェイス回路の
出力端子Ｏ２に接続されると共に電流ミラー回路Ｍ２２
の入力端子Ｉに接続され、該電流ミラー回路Ｍ２２の出
力端子Ｏが、ワイヤードＯＲ６１ａを介してインタフェ
イス回路の出力端子Ｏ３に接続されている。
【０１２１】図３０（ｂ）でも、入力が流入電流のオ
ン、オフである場合のインタフェイス回路を示し、各コ
モン端子ＣＯＭが電源Ｖ−に接続された２個の電流ミラ
ー回路Ｍ２３，Ｍ２４と、コモン端子ＣＯＭが電源Ｖ＋
に接続された電流ミラー回路Ｍ２５とを備えている。入
力端子ＩＮ１は、インタフェイス回路の出力端子Ｏ１に
接続されると共に電流ミラー回路Ｍ２３の入力端子に接
続され、該電流ミラー回路Ｍ２３の出力端子Ｏが、ワイ
ヤードＯＲ６１ｂを介して電流ミラー回路Ｍ２５の入力
端子Ｉに接続されている。入力端子ＩＮ２はインタフェ
イス回路の出力端子Ｏ２に接続されると共に電流ミラー
回路Ｍ２４の入力端子Ｉに接続され、該電流ミラー回路
Ｍ２４の出力端子Ｏが、ワイヤードＯＲ６１ｂを介して
電流ミラー回路Ｍ２５の入力端子Ｉに接続されている。
電流ミラー回路Ｍ２５の出力端子Ｏがインタフェイス回
路の出力端子Ｏ３に接続されている。
【０１２２】図３０（ｃ）は、入力が流出電流のオン、
オフである場合のインタフェイス回路を示し、各コモン
端子ＣＯＭが電源Ｖ＋に共通接続された２個の二出力電
流ミラー回路Ｍ２６，Ｍ２７を備えている。入力端子Ｉ
Ｎ１は電流ミラー回路２６の入力端子Ｉに接続され、入
力端子ＩＮ２が電流ミラー回路２７の入力端子Ｉに接続
されている。電流ミラー回路２６の一方の出力端子がイ
ンタフェイス回路の出力端子Ｏ１に接続され、他方の出
力端子がワイヤードＯＲ６１ｃを介してインタフェイス
回路の出力端子Ｏ３に接続されている。電流ミラー回路
２７の一方の出力端子がインタフェイス回路の出力端子
Ｏ２に接続され、他方の出力端子がワイヤードＯＲ６１
ｃを介して出力端子Ｏ３に接続されている。
【０１２３】図３０（ｄ）も、入力が流出電流のオン、
オフである場合のインタフェイス回路を示し、各コモン
端子ＣＯＭが電源Ｖ＋に共通接続された２個の二出力電
流ミラー回路Ｍ２８，Ｍ２９と、コモン端子ＣＯＭが電
源Ｖ−に接続された電流ミラー回路Ｍ３０とを備えてい
る。入力端子ＩＮ１は電流ミラー回路２８の入力端子Ｉ
に接続され、入力端子ＩＮ２が電流ミラー回路２９の入
力端子Ｉに接続されている。電流ミラー回路２８の一方
の出力端子がインタフェイス回路の出力端子Ｏ１に接続
され、他方の出力端子がワイヤードＯＲ６１ｄを介して
電流ミラー回路Ｍ３０の入力端子Ｉに接続されている。
電流ミラー回路２９の一方の出力端子はインタフェイス
回路の出力端子Ｏ２に接続され、他方の出力端子がワイ
ヤードＯＲ６１ｄを介して電流ミラー回路Ｍ３０の入力
端子Ｉに接続されている。電流ミラー回路Ｍ３０の出力
端子Ｏがインタフェイス回路の出力端子Ｏ３に接続され
ている。
【０１２４】図３１（ａ）は、入力が流入／流出の両方
の電流形式を持つ場合のインタフェイス回路を示し、カ
ソードが共通に電源Ｖ−に接続された２個のダイオード
ｄ６１，ｄ６２を備えている。入力端子ＩＮ１の電流流
入側がインタフェイス回路の出力端子Ｏ１に接続される
と共に、ダイオードｄ６１のアノードに接続されてい
る。入力端子ＩＮ２の電流流入側がインタフェイス回路
の出力端子Ｏ２に接続されると共にダイオードｄ６２の
アノードに接続されている。入力端子ＩＮ１，ＩＮ２の
電流出力側がワイヤードＯＲ６１ｅで接続されると共に
インタフェイス回路の出力端子Ｏ３に接続されている。
図３１（ｂ）も、入力が、流入／流出の両方の電流形式
を持つ場合のインタフェイス回路を示し、カソードが共
通に電源Ｖ−に接続された２個のダイオードｄ６３，ｄ
６４と、コモン端子ＣＯＭが電源Ｖ＋に接続された電流
ミラー回路Ｍ３１とを、備えている。入力端子ＩＮ１の
電流流入側が、インタフェイス回路の出力端子Ｏ１に接
続されると共に、ダイオードｄ６３のアノードに接続さ
れている。入力端子ＩＮ２の電流流入側が、インタフェ
イス回路の出力端子Ｏ２に接続されると共にダイオード
ｄ６４のアノードに接続されている。入力端子ＩＮ１，
ＩＮ２の電流出力側が、ワイヤードＯＲ６１ｆで接続さ
れている。ワイヤードＯＲ６１ｆの出力側が、電流ミラ
ー回路Ｍ３１の入力端子Ｉに接続され、該電流ミラー回
路Ｍ３１の出力端子Ｏが、インタフェイス回路の出力端
子Ｏ３に接続されている。図３０（ａ），（ｃ）及び図
３１（ａ）は、後段の定電流ON/OFF形スイッチ６２が、
流出電流トリガでオンとなる回路（図１６，１８，２
０，２１，２２等）に用いるインタフェイス回路であ
り、図３０（ｂ），（ｄ）及び図３１（ｂ）は、流入電
流トリガでオンとなる回路（図１７，１９等）に用いる
インタフェイス回路である。
【０１２５】［IV］（３）定電流ON/OFF＆切替形保持回
路６０の機能 待機の状態では、トリガ電流Ｉta，Ｉtbと外部からリセ
ット信号の各入力電流がゼロであり、定電流ON/OFF形ス
イッチ６２もオフである。定電流ON/OFF形スイッチ６２
がオフであると、電源Ｖ＋と電源Ｖ−との間に定電流ON
/OFF形スイッチ６２と直列に接続されている電流切替形
スイッチ６３と電流ミラー回路Ｍ２０とに電流が流れ
ず、電流ミラー回路Ｍ２０の出力電流がゼロである。ま
た、フォトカプラ６４，６５に流れる電流もゼロ（フォ
トカプラ出力オープン）である。今、入力端子ＩＮ１か
らトリガ電流Ｉtaを入力すると、インタフェイス回路６
１により、電流切替形スイッチ６３と定電流ON/OFF形ス
イッチ６２の、それぞれのセット入力端子Ｓにトリガ電
流Ｉtaが供給される。結果、定電流ON/OFF形スイッチ６
２がオンとなり、電流切替形スイッチ６３と電流ミラー
回路Ｍ２０に電流が流れ、同電流ミラー回路の出力端子
Ｏから定電流が出力される。この時、電流切替形スイッ
チ６３はセット入力に対応し、電流出力部Ｑから電流を
出力する。よって、フォトカプラ６４に電流が流れる。
一方、電流出力部Ｑ／からは電流を出力せず、フォトカ
プラ６５には電流が流れない。待機の状態から、入力端
ＩＮ２を介してトリガ電流Ｉtbが入力されると、インタ
フェイス回路６１により、電流切替形スイッチ６３のリ
セット入力端子Ｒと定電流ON/OFF形電流スイッチ６２の
セット入力端子Ｓとに、そのトリガ電流電流Ｉtbが供給
される。結果、定電流ON/OFF形スイッチ６２がオンとな
り、電流切替形スイッチ６２と電流ミラー回路Ｍ２０に
電流が流れ、その電流ミラー回路Ｍ２０の出力端子Ｏか
ら定電流が出力される。
【０１２６】この時、電流切替形スイッチ６３はリセッ
ト入力に対応し、電流出力部Ｑ／から電流を出力する。
よって、フォトカプラ６５に電流が流れる。一方、電流
出力部Ｑからは電流を出力せず、フォトカプラ６４には
電流が流れない。定電流ON/OFF形スイッチ６２がオン
（出力端子Ｑ又はＱ／が電流を出力）した状態で、定電
流ON/OFF形スイッチ６２のリセット入力端子Ｒにトリガ
電流を入力すると、この定電流ON/OFF形スイッチ６２が
オフとなり、待機の状態に戻る。定電流ON/OFF形スイッ
チ６２がオン、電流切替形スイッチ６３の出力端子Ｑが
電流を出力してフォトカプラ６４がオン、フォトカプラ
６５がオフ、電流ミラー回路Ｍ２０が定電流を出力して
いる状態で、入力端子ＩＮ２よりトリガ電流Ｉtbを入力
した場合、電流切替形スイッチ６３のリセット入力端子
Ｒと定電流ON/OFF形電流スイッテ６２のセット入力端子
Ｓにトリガ電流が入力されることになり、出力部端子Ｑ
／が電流を送出してフォトカプラ６５に電流が流れ、出
力端子Ｑは電流の送出を停止する。つまり、フォトカプ
ラ６４には電流がない。電流ミラー回路Ｍ２０は定電流
出力を維持する。
【０１２７】定電流ON/OFF形スイッチ６２がオン、電流
切替形スイッチ６３の出力端子Ｑ／が電流を出力してフ
ォトカプラ６５がオン、出力端子Ｑが電流を供給せずに
フォトカプラ６４がオフ、電流ミラー回路Ｍ２０が定電
流出力を行っている状態で、入力端子ＩＮ１からトリガ
電流Ｉtaを入力した場合は、電流切替形スイッチ６３と
定電流ON/OFF形スイッチ６２のセット入力端子Ｓにトリ
ガ電流が入力され、出力端子Ｑが電流を出力してフォト
カプラ６４に電流が流れる。出力端子Ｑ／は電流の供給
を停止してフォトカプラ６５には電流が流れなくなる。
電流ミラー回路Ｍ２０は定電流出力を維持する。以上を
整理すると、定電流ON/OFF形スイッチ６２ヘのリセット
信号が入力されると、全ての出力がオフの待機の状態に
戻る。入力端子ＩＮ１からのトリガ電流Ｉtaが入力され
ることにより、フォトカプラ６４がオン、フォトカプラ
６５がオフとなる。入力端子ＩＮ２からのトリガ電流Ｉ
tbが入力されると、フォトカプラ６５がオンとなり、フ
ォトカプラ６４がオフとなる。電流ミラー回路Ｍ２０
は、入力端子ＩＮ１，ＩＮ２のいずれのトリガ電流の入
力の場合もオンして、電流を出力する。即ち、極性反転
検出結果を保持して示すことになる。定電流ON/OFF形ス
イッチ６２と、電流切替形スイッチ６３と、電流ミラー
回路Ｍ２０との位置関係は、電源間に直列接続されてい
ればよいので、挿入順序を換え（インターフェイス回路
での調整は必要になるが）ても同じ機能を果たす。
【０１２８】［Ｖ］ 図２７の極性反転検出回路の動作 図３２は、図２７の極性反転検出回路の動作を示すタイ
ムチャートであり、この図３２を参照しつつ、第２の実
施形態の極性反転検出回路の動作を説明する。通信回線
Ｌ１，Ｌ２の起動か復旧かにより、該通信回線Ｌ１，Ｌ
２の極性反転の向きは逆となる。まず、通信回線ＬＩが
低電位で通信回線Ｌ２が高電位の状態から、通信回線Ｌ
１が高電位で通信回線Ｌ２が低電位の状態となる極性反
転が生じた場合について説明する。極性反転が開始され
ると、通信回線Ｌ１に対する通信回線Ｌ２の電位が次第
に下がり、これら通信回線Ｌ１と通信回線Ｌ２間の電位
差がゼロの状態となる。電位差ゼロでは、全ての回路の
電流がゼロとなり全回路がクリアされる。さらに、極性
反転が進むと、通信回線Ｌ２に対する通信回線Ｌ１の電
位が上昇し、定電流ON/OFF＆切替形保持回路６０は、通
信回路Ｌ１，Ｌ２の電位差に応じた電源電圧を整流回路
２０から供給され、正常動作可能な状態に達する。
【０１２９】各エッジ検出回路３０Ａ，３０Ｂのグラン
ド端子Ｇは、整流回路２０の負極性端子（−）側に接続
されているので、通信回線Ｌ１，Ｌ２の低電位側（現時
点ではＬ２が低電位側）から整流ダイオードの順方向電
圧分だけ高い電位に、それぞれクランプされる。エッジ
検出回路３０Ａの入力端子は通信回線Ｌ１に接続されて
おり、エッジ検出回路３０Ａの入力端子とグランド端子
Ｇ間には、通信回線Ｌ１−Ｌ２間の電位差よりも整流ダ
イオードの順方向電圧分だけ低い電圧が印加される。極
性反転がさらに進むと、やがて電流が流れ始める電圧値
Ｖonを越え、エッジ検出回路３０Ａに電流Ｉｔｒｉが流
れ始める。さらに電圧が高くなり、電流が流れなくなる
電圧値Ｖoff 越えると、流れていた電流Ｉｔｒｉはゼロ
となり、以後、電圧が高くなっても電流は流れない。以
上、エッジ検出回路３０Ａは、極性反転過渡時電圧の、
ＶonからＶoff となる短時間だけ、電流Ｉｔｒｉに比例
するトリガ電流Ｉtaを出力する。つまり、疑似微分が実
現される。一方、エッジ検出回路３０Ｂの入力端子は、
低電位側となっている通信回線Ｌ２に接続されており、
入力端子とグランド端子Ｇ間には整流ダイオードの順方
向電圧分だけ低い電圧が加わるだけなので電流は流れな
い。従って、エッジ検出回路３０Ｂからは、トリガ電流
は出力されない。
【０１３０】エッジ検出回路３０Ａ，３０Ｂの出力する
トリガ電流は、エッジ検出トリガ信号として、定電流ON
/OFF＆切替形保持回路６０のインタフェイス回路６１に
入力する。インタフェイス回路６１は、エッジ検出回路
３０Ａ，３０Ｂからのエッジ検出トリガ電流の信号レベ
ルを加工して電流切替形スイッチ６３の切替動作を誘起
するトリガ電流と、信号レベルを加工すると共にＯＲ機
能で合成して定電流ON/OFF形スイッチ６２をオンさせる
トリガ電流とをつくる。定電流ON/OFF＆切替形保持回路
６０は、待機の状態では電流は流れていない。定電流ON
/OFF＆切替形保持回路６０は、エッジ検出回路３０Ａか
らのトリガ電流を得ると、定電流ON/OFF形スイッチ６２
をオンさせて電流切替形スイッチ６３のコモン電流とな
る定電流を流し、あわせて電流切替形スイッチ６２の出
力端子Ｑから電流を出力する（フォトカプラ６４がオン
する）。同様に、エッジ検出回路３０Ｂからのトリガ電
流Ｉtbを得ると、定電流ON/OFF＆切替形保持回路６０
は、定電流ON/OFF形スイッチ６２をオンさせて、電流切
替形スイッチ６３のコモン定電流を流すと共に、電流切
替形スイッチ６３の出力端子Ｑ／から電流を出力する
（フォトカプラ６５がオンする）。外部機器からのリセ
ット信号は、定電流ON/OFF形スイッチ６２をオフさせる
ので、電流切替形スイッチ６３のコモン電流がゼロとな
り、各出力端子Ｑ，Ｑ／からは電流が出力されず、フォ
トカプラ６４，６５がともにオフする。
【０１３１】以上、極性反転の方向によって、エッジ検
出回路３０Ａまたはエッジ検出回路３０Ｂが、極性反転
エッジを検出してトリガパルス電流Ｉta，Ｉtbをそれぞ
れ出力し、定電流ON/OFF＆切替形保持回路６０の出力端
子Ｑまたは出力端子Ｑ／から電流を出力する。通信終了
など、極性反転情報の保持の必要が無くなった時点で、
外部回路から出力されるリセット信号でリセットされ、
定電流ON/OFF＆切替形保持回路６０は、待機の状態（Ｑ
１＝Ｑ２＝０、電流ゼロ）に戻る。例えば、ベル信号入
力時のように、外部機器からのリセット信号がないまま
極性反転が生ずる場合も、エッジ検出回路３０Ａ，３０
Ｂからは、極性反転に応じて交互にトリガ電流Ｉta，Ｉ
tbが出力され、それに応じて、定電流ON/OFF＆切替形保
持回路６０の出力端子Ｑ，Ｑ／からは、交互に電流が出
力される。そして、最後に残った極性状態に応じて出力
端子Ｑまたは出力端子Ｑ／が電流を出力する。この場合
も、通信終了など極性反転情報の保持の必要が無くなっ
た時点で、外部回路からのリセット信号によってリセッ
トされ、待機の状態に戻る。
【０１３２】［VI］ 図２７の極性反転検出回路の効果 以上のように、この第２の実施形態の極性反転検出回路
は、第１の実施形態と同様のエッジ検出回路３０Ａ，３
０Ｂを用いて、通信回路Ｌ１，Ｌ２の極性反転の検出を
行う構成であり、第１の実施形態の（１−１）から（１
−７）の利点を持つ。そのうえ、第２の実施形態の極性
反転検出回路は、定電流ON/OFF＆切替形保持回路６０を
備えている。定電流ON/OFF＆切替形保持回路６０では、
第１の実施形態と同様の定電流ON/OFF形スイッチ６２の
定電流値によって、２つのフォトカプラ６４，６５に流
れる電流の大きさを決定できるため、１本の抵抗値で双
方の電流値をばらつき無く決定できる。従来、起動と復
旧に対応する２つのフォトカプラ６４，６５の出力を得
ようとすると、それぞれのフォトカプラに対応する２つ
の保持回路が必要であり、双方が同時オンの誤動作をす
る可能性があったが、これを一つの回路で３つの出力状
態（フォトカプラ６４のみがオン、フォトカプラ６５の
みがオン、両方がオフ）が得られるようにしているの
で、部品点数の少ない回路を実現し、双方同時オンの誤
動作を皆無にできる。従って、図２７の極性反転検出回
路は、次の（２−１）〜（２−７）等の利点を有するこ
とになる。
【０１３３】（２−１） 従来、微分動作に不可欠とさ
れていた大容量のキャパシタを不要とすることと、待機
時ゼロパワーの両立を可能にしている。 （２−２） 待機時の誤動作を防止できる。 （２−３） 極性反転時に、その電位変化速度ｄＶ／ｄ
ｔに関係しない、一定レベルのトリガ電流Ｉta，Ｉtbが
得られるので、雑音耐力のある極性反転検出回路を実現
できる。 （２−４） エッジ検出回路３０Ａ，３０Ｂの電流値Ｉ
ｔｒｉと、定電流ON/OFF＆切替形保持回路６０のオン時
の定電流値ｉonと、定電流ON/OFF＆切替形保持回路６０
がオン、オフのどちらに移行するかを分ける入力トリガ
電流スレッショルド電流ｉthとの、３つの電流値を、回
路内トランジスタのサイズ比で決まるバンドギャップ電
圧と回路内抵抗値のみで決定される構成としたので、温
度が変化しても、（ｉon／ｉth）と（Ｉｔｒｉ／ｉth）
の比を一定値に保てるので、各電流値を下げ、かつ、各
電流値間のマージンを小さく（電流比を小さく）しても
安定動作が可能となる。結果、省電力化、或は本回路を
用いて構成する通信端末装置の高並列回路数化が可能と
なる。
【０１３４】（２−５） 極性反転エッジ検出回路部分
にキャパシタを用いていないので、ベル信号入力時のよ
うに、極性反転が短時間内に複数発生し、かつ、±の電
位状態でライン間電圧が異なる場合も、極性反転の周期
数履歴にも関係なく、流れる電流値を一定に保つので、
局線の平衡性を崩さない。 （２−６） 回路数の削減と、外付け部品（キャパシタ
やフォトカプラ等）の削減ができる。 （２−７） ベル信号のように、短時間に複数の極性反
転が現れる場合も、出力端子Ｑ，Ｑ／からの安定した交
互の電流出力が得られるので、図示しない外部回路で、
「短時間に、リセットの入らない複数の交互出力保持出
力がある」こと、または周波数を検出することで、ベル
信号の検出も可能になる。
【０１３５】第３の実施形態 図３３は、本発明（請求項１９）の第３の実施形態を示
す緩転極検出回路の全体構成を示す回路図である。ノー
リンギング通信は、電話回線における通常通話の空き時
間を利用して行われており、着信時にノーリンギング通
信と通常通話とを区別できるように、次のような違いが
設けられている。 通常通信…極性反転（転極時間が約１０ｍｓ）＋ベル鳴
動 ノーリンギング通信…緩転極（転極時間が約２９０ｍ
ｓ）＋ベル無鳴動 従来の極性反転検出回路と第１及び第２の実施形態の極
性反転検出回路は、極性反転情報を検出できるが、転極
時間の長い緩転極と通常の極性反転を区別して検出する
ことはできない。そのため、２種類の通信の区別を、極
性反転後に送られてくるベル信号の有無を検出すること
で行う必要がある。ノーリンギング通信は、通常通話を
１００％優先し、通常通話の空き時間を利用して行って
おり、ノーリンギング通信を短時間で完了することが通
信を成功させるために重要である。ベル信号有無の判断
に要する数秒は、本来の通信とは無関係な無駄時間であ
る。この第３の実施形態の緩転極検出回路は、通常通話
の極性反転と緩転極の混在する中からその緩転極を選択
検出し、ベル信号の有無の検出を必要とせずに直ちにノ
ーリンギング通信への移行を可能にするものである。
【０１３６】図３３の緩転極検出回路は、図示しない電
話局に接続された通信回線Ｌ１，Ｌ２の電圧を全波整流
して後段の回路に電源Ｖ＋，Ｖ−を供給する第ｌの全波
整流回路１００と、通信回線Ｌｌ、Ｌ２間の電圧を全波
整流し電流制限抵抗Ｒ７０を介して電源キャパシタＣｐ
３０の一方の電極に電源を供給する第２の全波整流回路
１１０とを、備えている。キャパシタＣｐ３０の他方の
電極は、整流回路１００の負極性端子（−）に接続され
ている。電流制限抵抗Ｒ７０とキャパシタＣｐ３０との
接続点と負極性端子（−）との間には、転極フォールエ
ッジ検出部１２０と、転極フォールエッジ検出部１３０
と、定電流ON/OFFモノマルチ１４０とが接続されてい
る。転極フォールエッジ検出部１２０は、整流回路１０
０、整流回路１１０、抵抗Ｒ７０及びキャパシタＣｐ３
０と相俟って、後述する第１の転極フォールエッジ検出
回路Ｋ１を構成し、通信回線Ｌ１における電位降下が
（Ｈ→０）の転極フォールエッジを検出する構成であ
る。転極フォールエッジ検出部１３０は、整流回路１０
０、整流回路１１０、抵抗Ｒ７０及びキャパシタＣｐ３
０と相俟って、後述する第２の転極フォールエッジ検出
回路Ｋ２を構成し、通信回線Ｌ２における電位降下（Ｈ
→０）の転極フォールエッジを検出する構成である。転
極フォールエッジ検出部１２０及び転極フォールエッジ
検出部１３０の出力側には、第１の検出信号形成部であ
るＯＲ回路１５０が設けられ、転極フォールエッジ検出
部１２０，１３０の出力トリガ電流が合成されて定電流
ON/OFFモノマルチ１４０に入力される構成である。定電
流ON/OFFモノマルチ１４０は、０Ｒ回路１５０からのト
リガ出力電流を受け、一定時間の定電流パルス（通常通
信の極性反転検出をマスクするパルス）を出力するもの
である。
【０１３７】通信回線Ｌ１と整流回路１００の負極性端
子の間には、通信回線Ｌ１における電位上昇（０→Ｈ）
の転極ライズエッジを検出する第１の転極ライズエッジ
検出回路１６０が接続されている。通信回線Ｌ２と整流
回路１００の負極性端子の間には、通信回線Ｌ２におけ
る電位上昇（０→Ｈ）の転極ライズエッジを検出する第
２の転極ライズエッジ検出回路１７０が接続されてい
る。転極ライズエッジ検出回路１６０，１７０の出力側
には、第２の検出信号形成部であるＯＲ回路１９０が設
けられ、転極ライズエッジ検出回路１６０，１７０の出
力トリガ電流が合成されるようになっている。一方、定
電流ON/OFFモノマルチ１４０の出力側には、リセットパ
ルス形成回路であるＯＲ回路１８０が設けられ、外部か
らのリセット信号と該定電流ON/OFFモノマルチ１４０の
出力信号が合成されるようになっている。
【０１３８】整流回路１００の正極性端子と負極性端子
には、それらの端子から与えられた電源Ｖ＋，Ｖ−で動
作する保持回路２００が接続されている。保持回路２０
０のセット入力端子Ｓに、ＯＲ回路１９０の出力端子が
接続され、保持回路２００のリセット入力端子ＲにＯＲ
回路１８０の出力端子が接続されている。保持回路２０
０は、各ＯＲ回路１８０，１９０からのパルス電流に基
づき、転極情報を保持して図示しない外部回路に出力す
る構成である。転極ライズエッジ検出回路１６０，１７
０は、第１及び第２の実施形態におけるエッジ検出回路
３０Ａ，３０Ｂと同等の内部構成であり、入力端子とグ
ランド端子間の印加電圧がＶon〜Ｖoff の範囲内（Ｖon
＜Ｖoff ）の時、定電流Ｉｔｒｉを出力する回路を用い
て、疑似微分を実現する機能を有している。具体的に
は、低電位にある回線が、回線間電位差ゼロから高電位
側へ移行するライズエッジでトリガ電流Ｉta，Ｉtbを出
力する。各転極フォールエッジ検出部１２０，１３０の
詳細は後述するが、これらは、エッジ検出回路３０Ａ，
３０Ｂに電流ミラー回路と逆電流防止ダイオードを付加
して転極フォールエッジを検出する疑似微分を実現する
構成にしたもので、プラス電源端子と入力端子間の差の
電圧がＶL 〜ＶH の範囲内（ＶL ＜ＶH ）の時、定電流
Ｉｔｒｉを出力する。具体的には、転極フォールエッジ
検出部の入力端子を接続している高電位にある回線が、
高電位側から回線間電位差ゼロへ移行するフォールエッ
ジでトリガ電流を出力することになる。
【０１３９】定電流ON/OFFモノマルチ１４０は、トリガ
電流を入力することにより、安定した電流パルスを出力
する。定電流ON/OFFモノマルチ１４０に電流が流れるの
はパルス出力時のみで、待機時はゼロパワーを実現して
いる。定電流ON/OFFモノマルチ１４０の詳細も、後述す
る。保持回路２００は、定電流をオン、オフするスイッ
チ回路（セット入力でオン、リセット入力でオフ。リセ
ット優先）と、オン、オフする電流を出力電流に換える
電流ミラー回路と、図示しないグランドレベルの異なる
外部機器に転極情報を伝達するフォトカプラとで構成し
ている。例えば、保持回路２００は、第１の実施形態に
おける図１４のように構成されている。ＯＲ回路１５
０，１８０，１９０は全て、電流信号を０Ｒ合成する形
式であり、ワイヤード０Ｒで実現している。次に、図３
３の緩転極検出回路の構成及び機能［VII]と、緩転極検
出回路の動作［VIII］と、緩転極検出回路の効果［IX］
とを、分けて説明する。
【０１４０】［VII]緩転検出回路Ｋ１，Ｋ２の構成及び
その機能 ここでは、緩転極検出回路の構成を説明するために、次
の［VII]（１），（２）で、転極フォールエッジ検出回
路Ｋ１，Ｋ２と、定電流モノマルチ１４０の説明を行
う。 ［VII]（１） 転極フォールエッジ検出回路Ｋ１，Ｋ２ 転極フォールエッジ検出回路は、入力パルスのフォール
エッジを検出するパルスフォールエッジ検出回路に基づ
いて、構成されている。まず、パルスフォールエッジ検
出回路［VII]（１）（ｉ）を説明し、その後、転極フォ
ールエッジ検出回路の構成［VII]（１）（ii）と、該転
極フォールエッジ検出回路Ｋ１，Ｋ２の機能［VII]
（１）（iii)とを、順に説明する。 ［VII]（１）（ｉ） パルスフォールエッジ検出回路 図３４は、パルスフォールエッジ検出回路（請求項２
６）のブロック図である。パルスフォールエッジ検出回
路は、フォールエッジ検出部２１０とピークホールド部
２２０とを備えている。フォールエッジ検出部２１０
は、極性反転ライズエッジ検出回路にも用いられている
「設定した―定の電圧範囲内でのみ定電流が流れる回路
２１１」と、電流流出入力端子Ｉp と２つの電流流出出
力端子Ｏp1，Ｏp2と、それら入出力端子の和の電流が流
入するコモン端子ＣＯＭp とを持つ第１の線形電流ミラ
ー回路Ｍ４０と、電流流入入力端子Ｉn1と２つの電流流
入出力端子Ｏn1，Ｏn2と入出力電流の和電流が流出する
コモン端子ＣＯＭn とを持つ第２の線形電流ミラーＭ４
１と、逆流防止ダイオード２１２とで構成されている。
ピークホールド部２２０は、ピークホールド用整流ダイ
オード２２１とピークホールド用キャパシタ２２２とで
構成されている。設定した一定の電圧範囲内でのみ定電
流が流れる回路２１１としては、例えば、第１の実施形
態の図１３（ａ）の回路や図１３（ｄ）の回路等の定電
流回路が用いられる。
【０１４１】図３５は、図３４中の設定した一定の電圧
範囲内でのみ定電流が流れる回路２１１の入力電圧と出
力電流波形を示す図である。フォールエッジ検出部２１
０内の接続において、電流ミラー回路Ｍ４０のコモン端
子ＣＯＭp をフォールエッジ検出部２１０としてのプラ
ス電源端子とする。電流ミラー回路Ｍ４１のコモン端子
ＣＯＭn をフォールエッジ検出部２１０としてのマイナ
ス電源端子とする。電流ミラー回路Ｍ４０の入力端子Ｉ
p に、回路２１１の電流流入端子が接続されている。回
路２１１の電流流出端子に逆流防止ダイオード２１２の
アノードが接続されている。電流ミラー回路Ｍ４１の入
力端子Ｉn に電流ミラー回路Ｍ４０の出力端子Ｏp1が接
続されている。ダイオード２１２のカソードに、電流ミ
ラー回路Ｍ４１の出力端子Ｏn1が接続され、フォールエ
ッジ検出部２１０としての入力端子ＩＮになっている。
電流ミラー回路Ｍ４０の出力端子Ｏp2と、電流ミラー回
路Ｍ４１の出力端子Ｏn2とが、フォールエッジ検出部２
１０としての出力端子ＯＵＴになっている。ただし、出
力端子Ｏp2，Ｏn2のいずれかが不要の場合、それは削除
される。
【０１４２】ピークホールド部２２０では、ダイオード
２２１のアノードを入力端子とし、ダイオード２２１の
カソードを出力端子として、キャパシタ２２２がその出
力端子とグランド間に接続されている。パルスフォール
エッジ検出回路としての接続は、フォールエッジ検出部
２１０の入力端子と、ピークホールド部２２０の入力端
子とが、信号線Ｌに接続されている。ピークホールド部
２２０の出力端子と、フォールエッジ検出部２１０のプ
ラス電源端子ＣＯＭp とが接続されている。フォールエ
ッジ検出部２１０のマイナス電源端子ＣＯＭp と、ピー
クホールド部２２０のグランドが信号グランド線Ｌｇに
接続されている。フォールエッジ検出部２１０内の電流
ミラー回路Ｍ４０は、回路２１１の一部として構成する
ことも可能であり、その具体的回路例は、図３６のよう
になる。
【０１４３】図３６（ａ），（ｂ）は、図３４中のフォ
ールエッジ検出部２１０の具体例をそれぞれ示す回路図
である。図３６（ａ）のエッジ検出部２１０は、プラス
電源端子にエミッタの接続された４個のＰＮＰ形トラン
ジスタＴｒ１５１〜Ｔｒ１５４を備えている。トランジ
スタＴｒ１５１のコレクタには、ツェナーダイオードｄ
７１のカソードが接続され、該ダイオードｄ７１のアノ
ードが、ツェナーダイオードｄ７２のカソードに接続さ
れている。ダイオードｄ７２のアノードは、ＮＰＮ形ト
ランジスタＴｒ１５５のコレクタとベースに接続され、
該トランジスタＴｒ１５５のエミッタには、抵抗Ｒthの
一端が接続されている。トランジスタＴｒ１５２のコレ
クタは、トランジスタＴｒ１５１〜Ｔｒ１５４のベース
に接続されると共に、２個のＰＮＰ形トランジスタＴｒ
１５６，Ｔｒ１５７のエミッタに接続されている。トラ
ンジスタＴｒ１５６のコレクタは、トランジスタＴｒ１
５６，Ｔｒ１５７のベースに接続されると共に、ＮＰＮ
形トランジスタＴｒ１５８のコレクタに接続されてい
る。トランジスタＴｒ１５８のエミッタには、抵抗Ｒon
の一端が接続されている。トランジスタＴｒ１５７のコ
レクタには、ツェナーダイオードｄ７３のカソードが接
続され、該ダイオードｄ７３のアノードがトランジスタ
Ｔｒ１５８と、ＮＰＮ形トランジスタＴｒ１５９のベー
スと、ＮＰＮ形トランジスタＴｒ１５９とＮＰＮ形トラ
ンジスタＴｒ１６０のコレクタとに、接続されている。
トランジスタＴｒ１６０のベースは、トランジスタ１５
５のベースに接続されている。
【０１４４】抵抗Ｒthの他端と、抵抗Ｒonの他端と、ト
ランジスタＴｒ１５９のエミッタとトランジスタＴｒ１
６０のエミッタとは、ダイオードｄ７４のアノードに接
続されている。ダイオードｄ７４は、図３４中のダイオ
ード２１２に相当するものであり、該ダイオードｄ７４
のカソードがＮＰＮ形トランジスタＴｒ１６１のコレク
に接続されている。トランジスタＴｒ１５３のコレクタ
は、トランジスタＴｒ１６１のベースに接続されると共
に、ＮＰＮ形トランジスタＴｒ１６２のコレクタ及びベ
ースと、ＮＰＮ形トランジスタＴｒ１６３のベースと
に、接続されている。トランジスタＴｒ１６１〜Ｔｒ１
６３のエミッタが、グランドに接続されている。トラン
ジスタＴｒ１５４のコレクタが、電流ミラー回路Ｍ４０
の出力端子Ｏp2であり、トランジスタＴｒ１６３のコレ
クタが電流ミラー回路Ｍ４１の出力端子Ｏn2になってい
る。図３６（ｂ）の具体的回路例では、プラス電源端子
にエミッタの接続された４個のＰＮＰ形トランジスタＴ
ｒ１７１〜Ｔｒ１７４を備えている。トランジスタＴｒ
１７１のコレクタは、トランジスタＴｒ１７１〜Ｔｒ１
７４のベースに接続されていると共に、ツェナーダイオ
ードｄ７５のカソードに接続されている。ダイオードｄ
７５のアノードは、ＰＮＰ形トランジスタＴｒ１７５の
エミッタに接続され、該トランジスタＴｒ１７５のコレ
クタがツェナーダイオードｄ７６のカソードに接続され
ている。ダイオードｄ７６のアノードは、ＮＰＮ形トラ
ンジスタＴｒ１７６のコレクタどベースに接続され、該
トランジスタＴｒ１７６のエミッタには、抵抗Ｒthの一
端が接続されている。
【０１４５】トランジスタＴｒ１７２のコレクタは、Ｐ
ＮＰ形トランジスタＴｒ１７７のエミッタに接続されて
いる。トランジスタＴｒ１７７のコレクタは、該トラン
ジスタＴｒ１７７とトランジスタＴｒ１７５のベースに
共通接続されると共に、２個のＰＮＰ形トランジスタＴ
ｒ１７８，Ｔｒ１７９のエミッタに接続されている。ト
ランジスタＴｒ１７８のコレクタは、ＰＮＰ形トランジ
スタＴｒ１８０のエミッタに接続され、該トランジスタ
Ｔｒ１８０のコレクタは、そのトランジスタＴｒ１８０
のベースと、ＮＰＮ形トランジスタＴｒ１８１のコレク
タに接続されている。トランジスタＴｒ１８１のエミッ
タが、抵抗Ｒonの一端に接続されている。トランジスタ
Ｔｒ１７９のコレクタは、該トランジスタＴｒ１７９及
びトランジスタＴｒ１７８のベースに接続されると共
に、ＰＮＰ形トランジスタＴｒ１８２のエミッタに接続
されている。トランジスタＴｒ１８２のベースはトラン
ジスタＴｒ１８０のベースに接続されている。トランジ
スタＴｒ１８２のコレクタはＮＰＮ形トランジスタＴｒ
１８３のコレクタ及びベースと、トランジスタＴｒ１８
１のベースと、ＮＰＮ形トランジスタＴｒ１８４のコレ
クタとに接続されている。トランジスタＴｒ１８４のベ
ースは、トランジスタＴｒ１７６のベースに接続されて
いる。
【０１４６】一方、トランジスタＴｒ１７３のコレクタ
には、ＰＮＰ形トランジスタＴｒ１８５のエミッタに接
続され、トランジスタＴｒ１７４のコレクタには、ＰＮ
Ｐ形トランジスタＴｒ１８６のエミッタに接続されてい
る。トランジスタＴｒ１８５，Ｔｒ１８６のべースも、
トランジスタＴＲ１７７のコレクタに接続されている。
抵抗Ｒthの他端、抵抗Ｒonの他端、トランジスタＴｒ１
８３のエミッタ、及びトランジスタＴｒ１８４のエミッ
タが、ダイオードｄ７７のアノードに接続されている。
ダイオードｄ７７は、図３４のダイオード２１２に相当
するものである。ダイオードｄ７７のカソードが、ＮＰ
Ｎ形トランジスタＴｒ１８７のコレクタに接続され、該
トランジスタＴｒ１８７のエミッタがグランドに接続さ
れている。トランジスタＴｒ１８５のコレクタは、トラ
ンジスタＴｒ１８７のベースに接続されると共に、ＮＰ
Ｎ形トランジスタＴｒ１８８のコレクタ及びベースと、
ＮＰＮ形トランジスタＴｒ１８９のベースに接続されて
いる。
【０１４７】トランジスタＴｒ１８６のコレクタが、電
流ミラー回路Ｍ４０の出力端子Ｏp2であり、トランジス
タＴｒ１８９のコレクタが、電流ミラー回路Ｍ４１の出
力端子Ｏn2になっている。設定した一定の電圧範囲内で
のみ定電流が流れる回路２１１は、電流が流れ始める電
圧をＶL 、流れなくなる電圧をＶH 、入力パルス波高値
をＶP と置いた時、ＶL 〜ＶH （０＜ＶL ＜ＶH ＜ＶP
）の範囲内で電流が流れるように設定される。電流ミ
ラー回路Ｍ４０の電流流出入力端子Ｉp から、電流ミラ
ー回路Ｍ４１の電流流入出力端子Ｏn1迄（Ｉp →Ｏp1→
Ｉn →Ｏn1）におけるループ電流増幅倍率が、ほぼ１と
なるように設定しておく。電流増幅倍率を、１より小と
すると、フォールエッジ検出トリガ電流出力時に入力に
電流が流れ出し、１より大とすると、出力時に入力電流
を吸い込む。入力への影響はほぼ１が最小となる。
【０１４８】次に、図３４で示されるパルスフォールエ
ッジ検出回路の動作を説明する。入力信号の信号線Ｌの
電位がゼロ状態では、当然どこにも電流は流れない。パ
ルスが入力され、パルスのライズエッジが与えられた状
態では、ピークホールド部２２０が、パルス電圧ピーク
値をキャパシタ２２２に充電・保持し、フォールエッジ
検出部２１０のプラス電源端子ＣＯＭp に、入力パルス
ピーク電圧を供給する。フォールエッジ検出部２１０の
入力端子ＩＮのレベルも、当然、入力パルスピーク電圧
になる。この状態では、フォールエッジ検出部２１０内
の回路２１１には電圧が加わらないので電流は流れな
い。逆流防止ダイオード２１２は、入力ライズ速度が速
い時、回路２１１に逆電圧が加わるのを防止する。キャ
パシタ２２２ヘの充電が完了すれば、ピークホールド部
２２０への流入電流もゼロとなる。入力パルスがフォー
ル状態に入ると、フォールエッジ検出部２１０の入力端
子ＩＮは入力パルスの低下に添って低下していくが、プ
ラス電源端子ＣＯＭp はピークホールド部２２０の出力
するパルスピーク電圧値に維持される。フォールエッジ
検出部２１０のプラス電源端子ＣＯＭp と入力端子間Ｉ
Ｎに、パルスピーク電圧と入力端子ＩＮからの入力電圧
との差の電圧ΔＶが加わることになる。電流ミラー回路
Ｍ４０と、逆流防止ダイオード２１２の電圧降下を無視
（いずれもダイオード順方向電圧）すると、その電圧Δ
Ｖは、回路２１１に加わることになる。
【０１４９】電圧ΔＶが、回路２１１のオン開始電圧Ｖ
L に達すると該回路２１１に電流が流れ始め、電流ミラ
ー回路Ｍ４０と電流ミラー回路Ｍ４１に順次電流を流
し、フォールエッジ検出２１０の出力電流が流れ始め
る。入力端子ＩＮには、回路２１１に流れる電流と、該
電流が２つの電流ミラー回路Ｍ４０，Ｍ４１（Ｉp →Ｏ
p1→Ｉn →Ｏn1）を通じて増倍されてくる電流（若干の
遅延あり）との差の電流が流れるので、電流増倍率が１
より小ならば入力端子ＩＮに電流が流れ出し、同増倍率
が１より大ならば電流を吸い込むことになる。その増倍
率が１の時に入力電流が最小となる。入力信号の電位が
さらに下がり、電圧ΔＶが大きくなって回路２１１に電
流が流れなくなる電圧ＶH に達すると、該回路２１１の
電流は再びゼロとなり、電流ミラー回路Ｍ４０及び電流
ミラー回路Ｍ４１に流れる電流もゼロとされ、フォール
エッジ検出部２１０の出力電流がゼロとなる。
【０１５０】このように、パルスフォールエッジにおけ
る電圧ΔＶが、ＶL 〜ＶH となる短時間に回路２１１で
設定する定電流が流れ、そのパルスフォールエッジを検
出する疑似微分が実現する。この間の動作は、ピークホ
ールド部２２０のキャパシタ２２２に蓄えられた電荷エ
ネルギーを使って行われる。入力レベルがゼロに戻った
状態では、フォールエッジ検出部２１０とピークホール
ド部２２０は、共に電流ゼロの状態であり、ピークホー
ルド部２２０は、フォールエッジ検出出力時に消費され
た電荷の残り分を保持し、次回のパルスフォールエッジ
検出に備える。即ち、パルスのフォールエッジを検出し
て図３５のようなトリガ電流を出力する。以上のよう
な、パルスフォールエッジ検出回路には、次のような利
点がある。 ・入力パルスのフォールエッジを検出できる。 ・キャパシタを微分動作に使わない微分回路（疑似微
分）を実現できる。 ・パルスフォールの速度（ｄＶ／ｄｔ）の大きさに無関
係に、一定したトリガ出力電流が得られる。 ・パルスエッジ検出時以外のパワー消費をゼロとするこ
とができる。
【０１５１】［VII]（１）（ii）第１及び第２の転極フ
ォールエッジ検出回路の構成 図３７は、転極フォールエッジ検出回路Ｋ１を示すブロ
ック図である。図３３の緩転極検出回路では、平衡型通
信回線Ｌ１，Ｌ２に接続された第１及び第２の転極フォ
ールエッジ検出回路を図３４のパルスフォールエッジ検
出回路に準じて構成している（請求項２７）。例とし
て、第１の転極フォールエッジ検出回路Ｋ１が、図３７
に示されている。転極フォールエッジ検出回路Ｋ１は、
図３４のパルスフォールエッジ検出回路中のピークホー
ルド部２２０を、図３３中の全波整流回路１１０と電流
制限抵抗Ｒ７０と電源キャパシタＣｐ３０とで構成した
ピークホールド部２２０ａで置き換えると共に、図示し
ない後段回路に電源を供給する全波整流回路１００を追
加して構成している。そして、転極フォールエッジ検出
部１２０中の回路構成を、図３４の転極フォールエッジ
検出部２１０と同様にしている。
【０１５２】転極フォールエッジ検出部２１０（１２
０）中の第１の電流ミラー回路Ｍ４０の電流流出入力端
子Ｉp から、第２の電流ミラー回路Ｍ４１の電流流入出
力端子Ｏn1（Ｉp →Ｏp1→Ｉn →Ｏn1）迄のループ電流
増幅倍率を１以上に設定している。設定した一定の電圧
範囲内でのみ定電流が流れる定電流回路２１１は、電流
が流れ始める電圧をＶL 、流れなくなる電圧をＶH 、待
機時回線間電圧をＶP と置いた時に、ＶL 〜ＶH （０＜
ＶL ＜ＶH ＜ＶP ）の範囲で電流が流れるように設定さ
れている。通信回線Ｌｌを転極フォールエッジ検出部２
１０の入力端子ＩＮに接続しており、通信回線Ｌ１側が
（Ｈ→０）となる転極フォールエッジを検出する構成で
ある。図示しない第２の転極フォールエッジ検出回路Ｋ
２も同様の構成であるが、図３４のフォールエッジ検出
部２１０で転極フォールエッジ検出部１３０を構成して
いる。そして、通信回線Ｌ２を転極フォールエッジ検出
部１３０の入力端子ＩＮに接続しておく。そして、通信
回線Ｌ２側が（Ｈ→０）となる転極フォールエッジを検
出する。即ち、通信回線Ｌ１、Ｌ２の両方の転極フォー
ルエッジを検出するには、通信回線Ｌ１用，Ｌ２用の２
つの転極フォールエッジ検出部１２０，１３０を必要と
するが、整流回路１００と全波整流ピークホールド部２
２０ａとは共有できる。
【０１５３】［VII]（１）（iii)転極フォールエッジ検
出回路Ｋ１，Ｋ２の機能 第１及び第２の転極フォールエッジ検出回路の機能を、
動作を踏まえて説明する。通信回線Ｌ１側が（Ｈ→０）
となる転極フォールエッジについて説明する。待機の状
態では、回路電流がトランジスタのＰＮ接合リーク電流
程度なので、整流回路１００の出力電圧Ｖ+1と、全波整
流ビークホールド回路２２０ａの出力電圧Ｖ+2とは、ほ
ぼ待機時の回線間電圧となっている。極性反転が開始さ
れ、通信回線Ｌ１の電位が下がり始めると、整流回路１
００の出力電圧Ｖ+1側は、回線Ｌ１の電位の低下と一緒
に電圧が低下する。整流回路１００の正極性端子から図
示しない負荷に流れる電流は、ＰＮ接合リーク電流レベ
ル程度であるが殆ど変化せず流れ続ける。結果、整流回
路１００の負側ダイオードの導通が維持されるため、電
源負側Ｖ- （グランド）と低電位側の通信回線Ｌ２と
は、ほぼ同電位に保たれる。一方、全波整流ピークホー
ルド回路２２０ａの出力電圧Ｖ+2と電源負側Ｖ- （グラ
ンド）との間の電圧は、キャパシタＣｐ３０の充電電荷
により、待機時の電圧が維持され続ける。そのため、転
極フォールエッジ検出部１２０の入力端子が接続されて
いる通信回線Ｌ１の下がった変化分電圧ΔＶが、ピーク
ホールド部２２０ａの出力電圧Ｖ+2と通信回線Ｌ１との
間に印加されることになる。この変化分電圧ΔＶが、転
極フォールエッジ検出部１２０内の回路２１１における
電流が流れ始める電圧ＶL に達すると、該転極フォール
エッジ検出部１２０に電流が流れ、転極フォールエッジ
検出出力電流が流れ始める。
【０１５４】ところで、通信回線Ｌ２には、回路２１１
に流れる電流と同電流が２つの線形電流ミラー回路Ｍ４
０，Ｍ４１を通して増倍されてくる電流との差の電流が
流れる。増倍率が１以上のため、通信回線Ｌ１に流れる
電流は、局側から流出方向の電流となり、次の効果があ
る。 ・定電流動作の制限があるので発振に至ることはない
が、回線間の電圧を小さくする正帰還的な動作となり、
回路入力波形をシャープにする。 ・局側からみて、緩転極検出回路が負荷に見える。（局
側に電流が流れだすと通信端末側に電源が存在するよう
に見える） ・整流回路１００の負極性端子つまり電源負側Ｖ- （グ
ランド）と低電位側回線（現状では通信回線Ｌ２）とを
結ぶダイオードに流れる電流を補強し、両者間の同電位
性を確実にする。 極性反転がさらに進んで、通信回線Ｌ１―Ｌ２間の電圧
がゼロに近くなり、電圧ΔＶが大きくなり、転極フォー
ルエッジ検出部１２０内の回路２１１に電流が流れなく
なる電圧ＶH に達すると、該転極フォールエッジ検出部
１２０の電流は再びゼロとなり、転極フォールエッジ検
出出力電流もゼロに戻る。
【０１５５】以上のようにして、極性反転過渡において
電圧ΔＶがＶL 〜ＶH となる短時間に、転極フォールエ
ッジ検出部１２０内の回路２１１で設定する定電流が流
れ、通信回線Ｌ１の電位がＨ→０となるパルスフォール
エッジを検出する疑似微分が実現する。さらに、極性反
転が進み、通信回線ＬＩが低電位側になると、通信回線
Ｌｌと電源負側Ｖ- （グランド）とがほぼ同電位とな
り、転極フォールエッジ検出部１２０にＶH 以上の電圧
の印加が継続するので電流は流れない。完全に極性が反
転すると、新たに高電位側となった通信回線Ｌ２より、
電源キャパシタＣｐ３０が補充電され、全ての電流がゼ
ロとなり待機状態に戻る。一方、転極フォールエッジ検
出部１３０を備えた第２の転極フォールエッジ回路は、
通信回線Ｌ２に対して、同様に機能する。
【０１５６】従って、第１及び第２の転極フォールエッ
ジ検出回路は、次のように機能する。 ・通信回線間の電圧が（Ｈ→０）となる転極フォールエ
ッジを検出する。 ・キャパシタを微分動作に使わない微分回路（疑似微
分）を実現する。 ・極性反転速度（ｄＶ／ｄｔ）の大きさに無関係に、一
定したトリガ出力電流を出力する。 ・パルスフォールエッジ検出時以外のパワー消費はゼロ
である。 ・キャパシタへの初期充電電流は大電流になる。半波整
流ピークホールドを用いた場合は、長期でゼロ電圧状態
がつづくと微小リーク電流によりキャパシタが放電する
ので、その都度初期充電電流並の電流が流れて動作が不
安定になる。ところが、全波整流回路でピークホールド
部２２０ａをいったん充電すれば常にピーク電圧を確保
しているので、検出回路側が長期に低電圧状態になるこ
となく安定に動作する。
【０１５７】［VII]（２）定電流ON/OFFモノマルチ ここでは、定電流ON/OFFモノマルチ１４０に適用できる
ＡタイプとＢタイプ（仮称）の２つタイプの定電流ON/O
FFモノマルチについて説明する。Ａタイプ定電流ON/OFF
モノマルチに関して、Ａタイプ定電流ON/OFFモノマルチ
の構成［VII]（２）（ｉ）と、Ａタイプ定電流ON/OFFモ
ノマルチの機能［VII]（２）（ii）とに分け、Ｂタイプ
定電流ON/OFFモノマルチは、Ｂタイプ定電流ON/OFFモノ
マルチの構成［VII]（２）（iii)と、Ｂタイプ定電流ON
/OFFモノマルチの機能［VII]（２）（iv）とに分けて、
それぞれ説明する。 ［VII]（２）（ｉ）Ａタイプの定電流ON/OFFモノマルチ
の構成 図３８は、Ａタイプの定電流ON/OFFモノマルチ（請求項
２９）の構成を示すブロック図である。
【０１５８】この定電流ON/OFFモノマルチは、定電流ON
/OFF回路１４１Ａと、スイッチ回路１４２Ａと、時定数
キャパシタ１４３Ａと、第１の線形電流ミラー回路Ｍ５
０Ａと、第２の線形電流ミラー回路Ｍ５１Ａと、シュミ
ットトリガ回路１４４Ａとを、備えている。定電流ON/O
FF回路１４１Ａは、セット入力端子Ｓからのトリガパル
ス電流の入力でオンとなって定電流を流し、リセット入
力端子Ｒからのトリガ信号入力によって電流オフとなる
構成であり、該定電流ON/OFF回路１４１Ａにはオン、オ
フ状態を分けるトリガスレッショルド電流Ｉｔｒｉと、
オン時の定常電流値ｉonとが設定されている。スイッチ
回路１４２Ａは、セット入力端子Ｓからのトリガ信号入
力でオンして短絡状態（オン抵抗のみの制限で電流が流
れる）となり、自回路に流れる電流のオフによってオフ
状態に戻る構成である。スイッチ回路１４２Ａには、オ
ン、オフ状態を分けるトリガスレッショルド電流Ｉｔｒ
ｉが設定されている。電流ミラー回路Ｍ５０Ａは、電流
流出入力端子Ｉp と、複数の電流流出出力端子Ｏp1，Ｏ
p2，Ｏp3と、入出力電流の和が流入するコモン端子ＣＯ
Ｍとを持っている。電流ミラー回路Ｍ５１Ａは、電流流
入入力端子Ｉn と、電流流入出力端子Ｏn と、入出力電
流の和が流出するコモン端子ＣＯＭとを持っている。シ
ュミットトリガ回路１４４Ａは、入力が電圧で、出力は
電流で、定電流源を負荷として動作し、入力電圧が
“Ｌ”で出力電流をオフし、入力電圧が“Ｈ”で電流を
出力する構成である。
【０１５９】電流ミラー回路Ｍ５０Ａのコモン端子ＣＯ
Ｍは、正電源端子Ｖ+ に接続され、該電流ミラーＭ５０
Ａの入力端子が定電流ON/OFF回路１４１Ａの電流流路の
流入端子に接続されている。電流ミラー回路Ｍ５０Ａの
出力端子Ｏp1，Ｏp2が、シュミットトリガ回路１４４Ａ
の定電流負荷として接続されている。定電流ON/OFF回路
１４１Ａの電流流路の流出端子には、スイッチ回路１４
２Ａの電流流路の流入端子と、キャパシタ１４３Ａの一
方の電極と、シュミットトリガ回路１４４Ａの入力端子
が接続されている。スイッチ回路１４２Ａの電流流路の
流出端子は、電流ミラー回路Ｍ５１Ａの入力端子Ｉn に
接続され、スイッチ回路１４２Ａのセット入力端子Ｓに
は、シュミットトリガ回路１４４Ａの出力端子が接続さ
れている。電流ミラー回路Ｍ５１Ａの出力端子Ｏn が、
定電流ON/OFF回路１４１Ａのリセット入力端子Ｒに接続
されている。時定数キャパシタ１４３Ａの他方の電極
と、電流ミラー回路Ｍ５１Ａのコモン端子ＣＯＭと、シ
ュミットトリガ回路１４４Ａのグランド端子が、負電源
端子Ｖ−に接続されている。定電流ON/OFF回路１４１Ａ
のセット入力端子Ｓが、定電流ON/OFFモノマルチ１４０
の入力端子となる。電流ミラー回路Ｍ５０Ａの出力端子
Ｏp3はモノマルチ回路の出力端子となる。
【０１６０】図３９は、図３８のＡタイプ定電流ON/OFF
モノマルチの具体的回路例を示す回路図である。電流ミ
ラー回路Ｍ５０Ａは、正電源端子Ｖ+ に各エミッタのそ
れぞれ接続された４個のＰＮＰ形トランジスタＴｒ２０
１〜Ｔｒ２０４で構成されている。各トランジスタＴｒ
２０１〜Ｔｒ２０４のベースは、トランジスタＴｒ２０
１のコレクタが共通に接続されている。定電流ON/OFF回
路１４１Ａは、各エミッタがトランジスタＴｒ２０１の
コレクタに接続された２個のＰＮＰ形トランジスタＴｒ
２０５，Ｔｒ２０６と、該各トランジスタＴｒ２０５，
Ｔｒ２０６のコレクタにコレクタがそれぞれ接続された
ＮＰＮ形トランジスタＴｒ２０７，Ｔｒ２０８とを備え
ている。各トランジスタＴｒ２０５，Ｔｒ２０６のベー
スは、トランジスタＴｒ２０５のコレクタに共に接続さ
れている。各トランジスタＴｒ２０７，Ｔｒ２０８のベ
ースには、トランジスタＴｒ２０６のコレクタが共通に
接続されている。トランジスタＴｒ２０７のエミッタに
は、抵抗Ｒonの一端が接続され、それらトランジスタＴ
ｒ２０７，Ｔｒ２０８のベースには、抵抗Ｒth１の一端
が共通に接続されている。
【０１６１】抵抗Ｒonの他端と抵抗Ｒth１の他端とトラ
ンジスタＴｒ２０８のエミッタが、スイッチ回路１４２
Ａの電流流入端子に接続されている。この電流流入端子
と負電源端子Ｖ- 間に、キャパシタ１４３Ａが接続され
ている。スイッチ回路１４２Ａは、電流流入端子に各エ
ミッタがそれぞれ接続された２個のＰＮＰ形トランジス
タＴｒ２０９，Ｔｒ２１０を備えている。各トランジス
タＴｒ２０９，Ｔｒ２１０のコレクタには、ＮＰＮ形ト
ランジスタＴｒ２１１，Ｔｒ２１２のコレクタがそれぞ
れ接続されている。各トランジスタＴｒ２０９，Ｔｒ２
１０のベースには、トランジスタＴｒ２０９のコレクタ
が接続されている。各トランジスタＴｒ２１１，Ｔｒ２
１２のベースには、トランジスタＴｒ２１０のコレクタ
が共通に接続されている。トランジスタＴｒ２１２のエ
ミッタに、抵抗Ｒthの一端が接続され、該抵抗Ｒthの他
端とトランジスタＴｒ２１１のエミッタが電流ミラー回
路Ｍ５１Ａの入力端子Ｉn であるＮＰＮ形トランジスタ
Ｔｒ２１３のコレクタに接続されている。電流ミラー回
路Ｍ５１Ａでは、トランジスタＴｒ２１３のコレクタ
は、該トランジスタＴｒ２１３のべースと、ＮＰＮ形ト
ランジスタＴｒ２１４のベースとに接続されている。各
トランジスタＴｒ２１３，Ｔｒ２１４のエミッタが負電
源端子Ｖ- に接続されている。トランジスタＴｒ２１４
のコレクタは、トランジスタＴｒ２０７，Ｔｒ２０８の
ベースと共に、Ａタイプ定電流ON/OFF回路のトリガ電流
入力端子に接続されている。
【０１６２】シュミットトリガ回路１４４Ａは、正電源
端子Ｖ+ にコレクタが接続されたＮＰＮ形トランジスタ
Ｔｒ２１５と、トランジスタＴｒ２０２のコレクタにコ
レクタが接続されたＮＰＮ形トランジスタＴｒ２１６
と、トランジスタＴｒ２０３のコレクタにコレクタが接
続されたＮＰＮ形トランジスタＴｒ２１７と、そのトラ
ンジスタＴｒ２０３のコレクタにエミッタが接続された
ＰＮＰ形トランジスタＴｒ２１８とを備えている。トラ
ンジスタＴｒ２１７，Ｔｒ２１８のベースには、トラン
ジスタＴｒ２０２のコレクタが接続されている。トラン
ジスタＴｒ２１５のエミッタは、エミッタ抵抗Ｒ１４５
を介してトランジスタＴｒ２１６のベースに接続されて
いる。各トランジスタＴｒ２１６，Ｔｒ２１７のエミッ
タは、共通のエミッタ抵抗Ｒ１４６を介して負電源端子
Ｖ- に接続されている。トランジスタＴｒ２１８のコレ
クタは、トランジスタＴｒ２１１，Ｔｒ２１２のベース
に接続されている。トランジスタＴｒ２１５のベース
は、トランジスタＴｒ２０９，Ｔｒ２１０のエミッタに
接続されている。
【０１６３】［VII]（２）（ii）Ａタイプ定電流ON/OFF
モノマルチの機能 図３８のＡタイプ定電流ON/OFFモノマルチの機能を、動
作を交えて説明する。待機の状態では、定電流ON/OFF回
路１４１Ａがオフ状態となっている。シュミットトリガ
回路１４４Ａには、電流ミラー回路Ｍ５０Ａを通して定
電流ON/OFF回路１４１Ａに流れる電流に比例する電流が
供給される関係なので、同じく流れる電流はゼロとなっ
ている。従って、シュミットトリガ回路１４４Ａからス
イッチ回路１４２Ａヘのセット電流出力もゼロとなって
いる。電源投入時など何等かの原因で、定電流ON/OFF回
路１４１Ａとスイッチ回路１４２Ａとが共にオンし、定
電流が流れ続ける可能性があるので、定電流ON/OFF回路
１４１Ａを電流ミラー回路Ｍ５１Ａが確実にリセットで
きるように、電流ミラー回路Ｍ５１Ａの電流増倍率（定
電流ON/OFF回路１４１Ａ〜電流ミラー回路Ｍ５１Ａの間
のループ電流利得を１以下に）を設定しておく。Ａタイ
プ定電流ON/OFFモノマルチとしての入力端子でもある定
電流ON/OFF回路１４１Ａのセット入力端子Ｓにトリガパ
ルス電流を流すと、定電流ON/OFF回路１４１Ａがオンと
なり、それに応じて電流ミラー回路Ｍ５０Ａは、シュミ
ットトリガ回路１４４Ａをアクティブにする電流と、モ
ノマルチ回路としての出力電流とを流す。
【０１６４】定電流ON/OFF回路１４１Ａがオンとなる
と、シュミットトリガ回路１４４Ａはアクティブとなる
が、入力端子がキャパシタ１４３Ａに接続されて低電圧
入力になっているのでその出力電流はゼロである。従っ
て、スイッチ回路１４２Ａにはセット入力が入らず、該
スイッチ回路１４２Ａはオフ状態を維持する。よって、
電流ミラー回路Ｍ５１Ａも電流オフであり、結果、定電
流ON/OFF回路１４１Ａのリセット入力もゼロ状態のまま
で、定電流オンを維持してキャパシタ１４３Ａの充電を
開始する。キャパシタ１４３Ａが充電され、シュミット
トリガ回路１４４Ａの入力が“Ｈ”判定レベルに達する
と、シュミットトリガ回路１４４Ａは、スイッチ回路１
４２Ａをセットする電流を出力する。そのセット入力電
流を受けたスイッチ回路１４２Ａはオンし、キャパシタ
１４３Ａを放電させると共に電流ミラー回路Ｍ５１Ａを
動作させて定電流ON/OFF回路１４１Ａにリセット用電流
を送る。リセット用電流を入力した定電流ON/OFF回路１
４１Ａはオフとなり、キャパシタ１４３Ａヘの充電を停
止すると共に電流ミラー回路Ｍ５０Ａの入力電流をゼロ
にする。結果、電流ミラー回路Ｍ５０Ａの出力電流がゼ
ロとなり、モノマルチ回路としての出力電流もゼロとな
り、シュミットトリガ回路１４４Ａも供給電流がゼロと
なるので、出力電流がゼロとなる。シュミットトリガ回
路１４４Ａの出力電流がゼロになっても、スイッチ回路
１４２Ａのオン動作（オン抵抗のみの短絡状態）は持続
し、キャパシタ１４３Ａを短時間に放電させる。スイッ
チ回路１４２Ａは、放電完了で電流がゼロとなるのでオ
フ状態に戻り、モノマルチ回路としての待機状態に戻
る。以上のように、Ａタイプ定電流ON/OFFモノマルチ
は、キャパシタ１４３Ａに充電されている時間幅で、定
電流を出力する機能を有している。モノマルチ時定数
（パルス幅）は、キャパシタ１４３Ａの値、定電流ON/O
FF回路１４１Ａに流れる定電流値、及びシュミットトリ
ガ回路１４４Ａの入力“Ｈ”レベル値で決定される。
【０１６５】［VII]（２）（iii)Ｂタイプ定電流ON/OFF
モノマルチの構成 図４０は、Ｂタイプ定電流ON/OFFモノマルチ（請求項３
０）の構成ブロック図である。定電流ON/OFF回路１４１
Ｂと、スイッチ回路１４２Ｂと、時定数キャパシタ１４
３Ｂと、第１の線形電流ミラー回路Ｍ５０Ｂと、第２の
線形電流ミラー回路Ｍ５１Ｂと、シュミットトリガ回路
１４４Ｂとを備え、さらに、時定数キャパシタ放電回路
１４５を備えている。定電流ON/OFF回路１４１Ｂは、セ
ット入力端子Ｓからのトリガパルス電流の入力でオンと
なって定電流を流し、リセット入力端子Ｒからのトリガ
信号入力によって電流オフするものである。スイッチ回
路１４２Ｂは、セット入力端子Ｓからのトリガ信号入力
でオンして短絡状態（オン抵抗のみの制限で電流が流れ
る）となり、リセット入力端子Ｒからのリセット入力電
流または自回路に流れる電流のオフによってオフ状態に
戻る構成である。電流ミラー回路Ｍ５０Ｂは、電流流出
入力端子Ｉp と、複数の電流流出出力端子Ｏp1，Ｏp2，
Ｏp3と、入出力電流の和が流入するコモン端子ＣＯＭと
を持っている。電流ミラー回路Ｍ５１Ｂは、電流流入入
力端子Ｉn と、電流流入出力端子Ｏn と、入出力電流の
和が流出するコモン端子ＣＯＭとを持っている。シュミ
ットトリガ回路１４４Ｂは、入力が電圧で、出力は電流
であり、定電流源を負荷として動作する構成である。シ
ュミットトリガ回路１４４Ｂは、入力電圧が“Ｌ”で逆
相出力電流をオンし、入力電圧が“Ｈ”で正相出力電流
をオンにして出力する構成である。時定数キャパシタ放
電回路１４５は、トリガ電流入力時に、キャパシタ１４
３Ｂを短絡放電させるものである。
【０１６６】電流ミラー回路Ｍ５０Ｂのコモン端子ＣＯ
Ｍは、正電源端子Ｖ+ に接続され、該電流ミラーＭ５０
Ｂの入力端子Ｉp が定電流ON/OFF回路１４１Ｂの電流流
路の流入端子に接続されている。電流ミラー回路Ｍ５０
Ｂの出力端子Ｏp1，Ｏp2が、シュミットトリガ回路１４
４Ｂの定電流負荷として接続されている。定電流ON/OFF
回路１４１Ｂの電流流路の流出端子には、スイッチ回路
１４２Ｂの電流流路の流入端子と、キャパシタ１４３Ｂ
の一方の電極と、シュミットトリガ回路１４４Ｂの入力
端子と、時定数キャパシタ放電回路１４５の出力端子と
が、接続されている。スイッチ回路１４２Ｂの電流流路
の流出端子は、電流ミラー回路Ｍ５１Ｂの入力端子Ｉn
に接続されている。スイッチ回路１４２Ｂのセット入力
端子Ｓには、シュミットトリガ回路１４４Ｂの正相出力
端子が接続され、スイッチ回路１４２Ｂのリセット入力
端子Ｒには、シュミットトリガ回路１４４Ｂの逆相出力
端子が接続されている。電流ミラー回路Ｍ５１Ｂの出力
端子Ｏn が、定電流ON/OFF回路１４１Ｂのリセット入力
端子Ｒに接続されている。時定数キャパシタ１４３Ｂの
他方の電極と、時定数キャパシタ放電回路１４５のグラ
ンド端子と、電流ミラー回路Ｍ５１Ｂのコモン端子ＣＯ
Ｍと、シュミットトリガ回路１４４Ｂのグランド端子と
が、負電源端子Ｖ−に接続されている。定電流ON/OFF回
路１４１Ｂのセット入力端子Ｓと時定数キャパシタ放電
回路１４５の入力端子とが接続され、該接続点が、定電
流ON/OFFモノマルチ１４０の入力端子となっている。電
流ミラー回路Ｍ５０Ｂの出力端子Ｏp3はモノマルチ回路
の出力端子となる。但し、スイッチ回路１４２Ｂが独立
したセット入力端子Ｓとリセット入力端子Ｒとを持た
ず、単一の入力端子に対する電流の流入（流出）＆流出
（流入）でセット＆リセットとなる単一入力構成（請求
項３１）の場合には、シュミットトリガ回路１４４Ｂも
対応して、入力電圧が“Ｌ”で流入（流出）出力電流、
入力電圧が“Ｈ”で流出（流入）出力電流を出力する単
一出力の構成にする。
【０１６７】図４１は、図４０のＢタイプ定電流ON/OFF
モノマルチの具体的回路例を示す回路図である。電流ミ
ラー回路Ｍ５０Ｂは、正電源端子Ｖ+ に各エミッタの接
続された４個のＰＮＰ形トランジスタＴｒ２２１〜Ｔｒ
２２４で構成されている。各トランジスタＴｒ２２１〜
Ｔｒ２２４のベースは、そのトランジスタＴｒ２２１の
コレクタが共通に接続されている。定電流ON/OFF回路１
４１Ｂは、エミッタが正電源端子Ｖ+ に接続されたＰＮ
Ｐ形トランジスタＴｒ２２５と、該トランジスタＴｒ２
２５のコレクタにコレクタが接続されたＮＰＮ形トラン
ジスタＴｒ２２７と、トランジスタＴｒ２２１のコレク
タにコレクタが接続されたＮＰＮ形トランジスタＴｒ２
２８とを備えている。そして、定電流ON/OFF回路１４１
Ｂは、電流ミラー回路Ｍ５０ＢのトランジスタＴｒ２２
１を共有する構成であり、トランジスタＴｒ２２５のベ
ースもトランジスタＴｒ２２１のコレクタに接続されて
いる。各トランジスタＴｒ２２７，Ｔｒ２２８のベース
には、トランジスタＴｒ２２７のコレクタが共通に接続
されると共に、抵抗Ｒth１の一端が接続されている。ト
ランジスタＴｒ２２８のエミッタに抵抗Ｒonの一端が接
続されている。トランジスタＴｒ２２７のエミッタと、
抵抗Ｒth１の他端と、抵抗Ｒonの他端が共通にスイッチ
回路１４２Ｂの電流流入端子に接続されている。また、
スイッチ回路１４２Ｂの電流流入端子と負電源端子Ｖ-
間に、キャパシタ１４３Ｂが接続されている。
【０１６８】スイッチ回路１４２Ｂは、電流流入端子に
各エミッタがそれぞれ接続された２個のＰＮＰ形トラン
ジスタＴｒ２２９，Ｔｒ２３０を備えている。各トラン
ジスタＴｒ２２９，Ｔｒ２３０のコレクタには、ＮＰＮ
形トランジスタＴｒ２３１，Ｔｒ２３２のコレクタがそ
れぞれ接続されている。各トランジスタＴｒ２２９，Ｔ
ｒ２３０のベースには、トランジスタＴｒ２２９のコレ
クタが接続されている。各トランジスタＴｒ２３１，Ｔ
ｒ２３２のベースには、トランジスタＴｒ２３０のコレ
クタが共通に接続されている。トランジスタＴｒ２３２
のエミッタに、抵抗Ｒthの一端が接続され、該抵抗Ｒth
の他端とトランジスタＴｒ２３１のエミッタが負電源端
子Ｖ- に接続されている。電流ミラー回路Ｍ５１Ｂは、
トランジスタＴｒ２３２を、スイッチ回路１４２Ｂと共
有する構成であり、トランジスタＴｒ２３２のコレクタ
は、電流ミラー回路Ｍ５１Ｂの入力端子Ｉn にもなって
いる。トランジスタＴｒ２３２のコレクタは、ＮＰＮ形
トランジスタＴｒ２３４のベースに接続されている。ト
ランジスタＴｒ２３４のエミッタが負電源端子Ｖ- に接
続されている。トランジスタＴｒ２３４のコレクタが、
電流ミラー回路Ｍ５１Ｂの出力端子Ｏn になっており、
該トランジスタＴｒ２３４のコレクタは、定電流ON/OFF
回路１４１Ｂのリセット入力端子Ｒであるトランジスタ
Ｔｒ２２７，Ｔｒ２２８のベースに接続されている。
【０１６９】シュミットトリガ回路１４４Ｂは、正電源
端子Ｖ+ にコレクタが接続され、トランジスタＴｒ２２
９，Ｔｒ２３０のエミッタにベースが接続されたＮＰＮ
形トランジスタＴｒ２３５を備えている。トランジスタ
Ｔｒ２３５のエミッタは、エミッタ抵抗Ｒ１４８を介し
てＮＰＮ形トランジスタＴｒ２３６のべースに接続され
ている。電流ミラー回路Ｍ５０Ｂ中のトランジスタＴｒ
２２２のコレクタは、ダイオードｄ８０のアノードに接
続され、該ダイオードｄ８０のカソードがトランジスタ
Ｔｒ２３６のコレクタに接続されている。トランジスタ
Ｔｒ２２２のコレクタは、ＰＮＰ形トランジスタＴｒ２
３７のエミッタにも接続されている。トランジスタＴｒ
２３７のコレクタは、ＮＰＮ形トランジスタＴｒ２３８
のコレクタとＰＮＰ形トランジスタＴｒ２３９のエミッ
タと、ＰＮＰ形トランジスタＴｒ２４０のベースと、ト
ランジスタＴｒ２２３のコレクタとに接続されている。
【０１７０】トランジスタＴｒ２３７のベースは、該ト
ランジスＴｒ２３７のコレクタに接続されている。トラ
ンジスタＴｒ２３８のベースとトランジスタＴｒ２３９
のベースには、ダイオードｄ８０のカソードが接続され
ている。トランジスタＴｒ２３６のエミッタ、トランジ
スタＴｒ２３８のエミッタが、共通にエミッタ抵抗Ｒ１
４９を介して負電源端子Ｖ- に接続されている。トラン
ジスタＴｒ２３９のコレクタは、ＮＰＮ形トランジスタ
Ｔｒ２４１のコレクタに接続され、該トランジスタＴｒ
２４１のエミッタは、負電源端子Ｖ- に接続されてい
る。一方、トランジスタＴｒ２４０のエミッタは、トラ
ンジスタＴｒ２２２のコレクタに接続されている。トラ
ンジスタＴｒ２４０のコレクタがＮＰＮ形トランジスタ
Ｔｒ２４２のコレクタに接続され、このトランジスタＴ
ｒ２４２のエミッタが負電源端子Ｖ- に接続されてい
る。トランジスタＴｒ２４１，２４２のベースには、ト
ランジスタ２４２のコレクタが接続されている。トラン
ジスタＴｒ２３９のコレクタとトランジスタＴｒ２４１
のコレクタの接続点が、シュミットトリガ回路１４４Ｂ
の単一化された出力端子であり、該接続点は、スイッチ
回路１４２Ｂの各トランジスタＴｒ２３１，Ｔｒ２３２
のベースと、電流ミラー回路Ｍ５１ＢのトランジスタＴ
ｒ２３４のベースに接続されている。
【０１７１】時定数キャパシタ放電回路１４５は、コレ
クタが正電源端子Ｖ+ に接続されてベースがＢタイプ定
電流ON/OFF回路の入力端子に接続されたＮＰＮ形トラン
ジスタＴｒ２４３と、その入力端子にアノードが接続さ
れたダイオードｄ８１とを備えている。トランジスタＴ
ｒ２４３のエミッタには、抵抗Ｒ１５０を介してＮＰＮ
形トランジスタＴｒ２４４のベースと、ダイオードｄ８
２のアノードに接続されている。ダイオードｄ８２のカ
ソードは、抵抗Ｒ１５１を介して負電源端子Ｖ- に接続
されている。トランジスタＴｒ２４４のコレクタには、
アノードがキャパシタ１４３Ｂの一端に接続されたダイ
オードｄ８３のカソードが接続されている。トランジス
タＴｒ２４４のエミッタは、負電源端子Ｖ- に接続され
ている。一方、入力端子にアノードの接続されたダイオ
ードｄ８１のカソードは、トランジスタＴｒ２２７，Ｔ
ｒ２２８のベースに接続されている。図４０では、それ
ぞれ独立に、セット端子とリセット端子を設けた回路例
であり、図４１は、単―端子として電流の流入＆流出の
方向により、セットとリセットの役割を果たすようにし
た具体的回路例である。
【０１７２】［VII]（２）（iv） Ｂタイプ定電流ON/O
FFモノマルチの機能動作 トリガパルス電流の入力に応じて、出力端子Ｏp3から安
定電流パルスが出る仕組みと、同出力パルス幅を決定す
る仕組みは、Ａタイプ定電流ON/OFFモノマルチの動作と
同様なので説明は省略する。電源投入時など、何等かの
原因で定電流ON/OFF回路１４１Ｂとスイッチ回路１４２
Ｂとが共にオンし、定電流が流れ続ける可能性があるの
で、該定電流ON/OFF回路１４１Ａを電流ミラー回路Ｍ５
１Ｂが確実にリセットできるように、その電流ミラー回
路Ｍ５１Ｂの電流増倍率（定電流の値と増倍率下限）を
設定しておくか、シュミットトリガ回路１４４Ｂが
“Ｌ”入力の時、スイッチ回路１４２Ｂを確実にリセッ
トできる設定にしておく必要がある。図４０，図４１で
は、時定数キャパシタ放電回路１４５を付加しており、
トリガ入力時も、時定数設定用キャパシタ１４３Ｂを短
絡放電させるようになっている。パルス電流出力中はキ
ャパシタ１４３Ｂが中間的な充電状態となっているが、
この時再度トリガ入力をおこなうと、キャパシタ１４３
Ｂが短絡放電されて初期の状態に戻り充電をやり直すこ
ととなり、リトリガ機能を有することになる。
【０１７３】シュミットトリガ回路１４４Ｂの逆相出力
端子とスイッチ回路１４２Ｂのリセット端子Ｒの役割
は、電源投入時に定電流ON/OFF回路１４１Ｂとスイッチ
回路１４２Ｂが同時オンした場合、スイッチ回路１４２
Ｂをオフさせる役割と、定電流ON/OFFモノマルチとして
のパルス出力中（スイッチ回路１４２Ｂがリセット入力
中）のスイッチ回路１４２Ｂのスレッショルド電流値を
―時的に高めて雑音耐力を強化して、動作を安定化させ
る役割の２つである。Ｂタイプ定電流ON/OFFモノマルチ
の機能をまとめると、次のようになる。 ・パルス出力時のみ電流が流れ、待機時には電流が流れ
ない、電力効率の良いモノマルチ回路である。 ・シュミットトリガ回路１４４Ｂの入力判定レベルを除
き、他はすべて電流動作であり、動作電源電圧範囲が広
いモノマルチ回路である。 ・リトリガ機能を有している。 ・スイッチ回路１４２Ｂに対するリセット機能を有して
いるので、動作の安定化（リトリガ入力等で誤動作しな
い）の強化ができる。
【０１７４】［VIII］緩転極検出回路の動作 ［VII]（２）で説明した定電流ON/OFFモノマルチの正電
源端子Ｖ+ をピークホールド部２２０ａを介して整流回
路１１０の出力端子に接続し、負電源端子Ｖ-を整流回
路１００の負極性端子に接続して構成した図３３の緩転
極検出回路の動作を説明する。緩転極と通常の極性反転
との違いは、緩転極の場合は極性反転開始後に一旦通信
回線Ｌ１，Ｌ２間の電圧がほぼゼロの状態となり、この
中間状態が１５０ｍｓ程度持続され、続いて、当初とは
逆の電位関係へと移行していく。一方、通常の極性反転
では、その中間状態が無く一気に極性反転（１０ｍｓ程
度）する。図４２は、図３３の緩転極検出回路の動作を
示すタイムチャートであり、この図４２を参照しつつ、
第３の実施形態の緩転極検出回路の動作を説明する。通
信回線Ｌ１，Ｌ２のうち回線Ｌｌが“Ｈ”及び回線Ｌ２
が“Ｌ”の状態から、回線Ｌ１が“Ｌ”及び回線Ｌ２が
“Ｈ”の状態に遷移する極性反転を例に説明する。通信
回線Ｌ１が“Ｈ”、及び通信回線Ｌ２が“Ｌ”の待機の
状態では、転極フォールエッジ検出部１２０，１３０
と、転極ライズエッジ検出回路１６０，１７０と、定電
流ON/OFFモノマルチ１４０と、保持回路２００とは、全
てオフ状態であり、それらに電流が流れていない。
【０１７５】電源キャパシタＣｐ３０ヘの充電は、抵抗
Ｒ７０を通して行われるが、負荷となっている転極フォ
―ルエッジ検出部１２０，１３０、定電流ON/OFFモノマ
ルチ１４０とに流れる電流がゼロなので、該電源キャパ
シタＣｐ３０はほぼ回線間電圧に充電されている。転極
フォールエッジ検出部１２０，１３０の正電源端子Ｖ+
の電位は、電源キャパシタＣｐ３０により待機時の電位
に保たれている。一方、転極フォールエッジ検出部１２
０の入力端子Ｉは、極性反転が開始されると、通信回線
Ｌ１の電位と同電位の状態で下がるので、転極フォール
エッジ検出部１２０の入力端子Ｉと正電源端子Ｖ+ 間の
電位差ΔＶが大きくなり、この電位差ΔＶが、電圧範囲
Ｖon〜Ｖoff を通過する期間、転極フォールエッジ検出
部１２０に定電流が流れ、対応するトリガパルス電流を
出力する。転極開始から回線間電圧ゼロまでの転極フォ
ールエッジ検出トリガ電流が出力される。トリガ電流
は、ＯＲ回路１５０を通り定電流ON/OFFモノマルチ１４
０をトリガリングするので、該モノマルチ１４０から一
定時間（約１００ｍｓ）の単安定電流パルスを出力す
る。モノマルチ１４０からの単安定電流パルスは、０Ｒ
回路１８０を通って保持回路２００のリセット端子Ｒに
与えられる。単安定電流パルスは、保持回路に流れる電
流をオフさせるように働く。
【０１７６】この間、通信回線Ｌ２の電位は、整流回路
１００の負極性出力端子（−）の電位とほぼ同じとなっ
ているので、転極フォールエッジ検出部１３０と転極ラ
イズエッジ検出回路１７０とは、共にトリガ電流を出力
しない。転極開始から通信回線Ｌ１，Ｌ２の電位差ゼロ
の間の、各転極フォールエッジ検出部１２０，１３０と
定電流ON/OFFモノマルチ１４０の動作は、電源キャパシ
タＣｐ３０に蓄えられている電荷エネルギーが用いられ
る。さらに、極性反転が進むと、通信回線Ｌｌ，Ｌ２間
の電位関係が反転する。電位が反転すると、通信回線Ｌ
１の電位は整流回路１００の負極出力端子の電位（グラ
ンド）とほぼ同じとなり、今度は、通信回線Ｌ２側の電
位が正電位側のライズエッジとなって、該回線Ｌ２に入
力端子が接続している転極ライズエッジ検出回路１７０
の入力端子とグランド端子間の電圧ΔＶがＶon〜Ｖoff
の範囲を通過する間、定電流が流れる。よって、転極ラ
イズエッジ検出回路１７０は、回線間電圧がゼロから転
極終了間でのライズエッジ検出トリガ電流を出力する。
【０１７７】今度のトリガ電流は、０Ｒ回路１９０を通
って保持回路２００のセット端子に与えられる。このト
リガ電流は、保持回路２００の電流をオンさせるように
働く。ところで、通信回線Ｌ１，Ｌ２間の電位差ゼロか
ら回線間の電位関係が逆転していく過程が、通常極性反
転では「電位差ゼロの時間」が―瞬であり、緩転極では
「電位差ゼロの時間」が１５０ｍｓ程度存在する。結
果、フォールエッジ検出トリガ電流が出力されてから、
ライズエッジ検出トリガ電流が出力されるまでの時間
が、通常の極性反転では殆ど無い（１０ｍｓ程度）の
と、緩転極では１５０ｍｓ程度あるのとの差が出る。結
果、通常の極性反転では、保持回路２００に転極ライズ
エッジ検出回路１７０からのセット信号が入力される時
に、定電流ON/OFFモノマルチ１４０からのリセット信号
（１００ｍｓ幅程度のパルス）も入力されている。リセ
ット優先のためセット信号はマスクされて保持回路２０
０はオンできない。つまり、通常の極性反転は検出され
ない。―方、緩転極では、保持回路２００に転極ライズ
エッジ検出回路１７０からのセット信号が入力される時
には、リセット信号である定電流ON/OFFモノマルチ１２
０からのパルスは既にゼロに戻っている。よって、セッ
ト信号はマスクされず保持回路２００をオンさせること
ができ、該保持回路２００は持続的な保持信号を出力す
る。つまり、緩転極が検出される。
【０１７８】以上のように、通信回線Ｌ１，Ｌ２のうち
回線Ｌｌが“Ｈ”及び回線Ｌ２が“Ｌ”の状態から、回
線Ｌ１が“Ｌ”及び回線Ｌ２が“Ｈ”の状態にへ遷移す
る場合の緩転極が選択的に検出される。緩転極検出結果
を保持する必要がなくなった時点で、図示しない外部回
路からのリセット信号が、ＯＲ回路１８０を介して保持
回路２００のリセット端子Ｒに与えられ、保持回路２０
０がリセットされて待機の状態に戻る。通信回線Ｌ１，
Ｌ２のうち回線Ｌｌが“Ｌ”及び回線Ｌ２が“Ｈ”の状
態から、回線Ｌ１が“Ｈ”及び回線Ｌ２が“Ｌ”の状態
に遷移する場合の極性反転の説明は、転極フォールエッ
ジ検出部１２０と１３０、転極ライズエッジ検出回路１
７０と１６０の役割を入れ換えるだけで同様となる。ベ
ル信号入力も振幅レベルが大きいが、回線間電圧ゼロの
保持時間が無いので、通常の極性反転時と同じ様にマス
クされ、極性反転情報として検出されることはない。但
し、短時間に連続して極性反転が生じることになるの
で、定電流ON/OFFモノマルチ１４０をリトリガタイプの
ものにしておく必要がある。 ［VIII］緩転極検出回路の効果 図３３の緩転極検出回路は、次のような利点がある。 （３−１） 緩転極と通常の極性反転とを識別し、緩転
極情報だけを検出できる。 （３−２） ベル信号も緩転極検出から除外し、緩転極
検出情報だけを検出できる。 以上、緩転極を選択して検出後、直ちにノーリンギング
通信に移行することが可能になり、通信における無駄時
間を省くことができる。
【０１７９】第４の実施形態 図４３は、本発明（請求項２０）の第４の実施形態を示
す緩転極検出回路の構成ブロック図であり、図３３中と
共通する要素には共通の符号が付されている。この緩転
極検出回路は、通信回線Ｌ１，Ｌ２に接続された第３の
実施形態と同様の整流回路１００と、整流回路１１０と
を備えている。整流回路１１０の出力端子と整流回路１
００の負極性端子（−）間に、制御電源回路２３０が接
続されている。制御電源回路２３０の出力端子と、整流
回路１００の負極性端子（−）との間に、転極フォール
エッジ検出部１２０と、転極フォールエッジ検出部１３
０と、定電流ON/OFFモノマルチ１４０が接続されてい
る。転極フォールエッジ検出部１２０は、整流回路１０
０と整流回路１１０と制御電源回路２３０と相俟って、
後述する第１の転極フォールエッジ検出回路Ｋ３を構成
し、通信回線Ｌ１における電位降下（Ｈ→０）の転極フ
ォールエッジを検出するものである。転極フォールエッ
ジ検出部１３０は、整流回路１００と整流回路１１０と
制御電源回路２３０と相俟って、後述する第２の転極フ
ォールエッジ検出回路Ｋ４を構成し、通信回線Ｌ２にお
ける電位降下（Ｈ→０）の転極フォールエッジを検出す
るものである。転極フォールエッジ検出部１２０及び転
極フォールエッジ検出部１３０の出力側には、ＯＲ回路
１５０が設けられ、転極フォールエッジ検出部１２０，
１３０のトリガ出力電流が合成されて定電流ON/OFFモノ
マルチ１４０に入力される構成である。定電流ON/OFFモ
ノマルチ１４０は、０Ｒ回路１５０からのトリガ出力電
流を受け、一定時間の定電流パルス（通常極性反転をマ
スクするパルス）を出力するものである。
【０１８０】通信回線Ｌ１と整流回路１００の負極性端
子の間には、通信回線Ｌ１における電位上昇（０→Ｈ）
の転極ライズエッジを検出する第１の転極ライズエッジ
検出回路１６０が接続されている。通信回線Ｌ２と整流
回路１００の負極性端子の間には、通信回線Ｌ２におけ
る電位上昇（０→Ｈ）の転極ライズエッジを検出する第
２の転極ライズエッジ検出回路１７０が接続されてい
る。転極ライズエッジ検出回路１６０，１７０の出力側
には、ＯＲ回路１９０が設けられ、転極ライズエッジ検
出回路１６０，１７０の出力トリガ電流が合成されるよ
うになっている。一方、定電流ON/OFFモノマルチ１４０
の出力側には、ＯＲ回路１８０が設けられ、外部からの
リセット信号と該定電流ON/OFFモノマルチ１４０の出力
信号が合成されるようになっている。整流回路１００の
正極性端子と負極性端子には、該各端子からの電源Ｖ
＋，Ｖ−で動作する保持回路２００が接続されている。
保持回路２００のセット端子Ｓに、ＯＲ回路１９０の出
力端子が接続され、保持回路２００のリセット端子Ｒに
ＯＲ回路１８０の出力端子が接続されている。保持回路
２００は、各ＯＲ回路１８０，１９０からのパルス出力
電流に基づき、転極情報を保持し図示しない外部回路に
出力する構成である。
【０１８１】各転極フォールエッジ検出部１２０，１３
０、ＯＲ回路１５０，１８０，１９０、定電流ON/OFFモ
ノマルチ１４０、転極ライズエッジ検出回路１６０，１
７０、及び保持回路２００は、第３の実施形態で用いた
ものと同じであり、同様に機能する。制御電源回路２３
０は、出力電流を一定値以下に制限して局側の誤動作を
防止する電流リミッタ機能と、ベル信号等の大入力電圧
時に出力側電圧をクランプして自回路内の電源キャパシ
タの絶縁破壊を防止する出力電圧リミッタ機能と、リミ
ッタ機能により動作不安定となるのを防止するオートス
タート機能と、入力電圧がゼロとなっても一定時間出力
を維持できるための電源キャパシタとを持ち、転極フォ
ールエッジ検出部１２０，１３０と、定電流ON/OFFモノ
マルチ１４０とに電力を供給する構成である。
【０１８２】次に、この第４の実施形態における転極フ
ォールエッジ検出回路の構成及び機能［IX］と、緩転極
検出回路の動作［Ｘ］と、緩転極検出回路の効果［XI］
とを、分けて説明する。 ［IX］転極フォールエッジ検出回路の構成及び機能 図４４は、図４３中の転極フォールエッジ検出回路Ｋ３
の構成を示す回路図である。転極フォールエッジ検出回
路Ｋ３は、第３の実施形態における転極フォールエッジ
検出回路Ｋ１のピークホールド部２２０ａを、全波整流
回路１１０と制御回路２３１と電源キャパシタ２３２と
で構成する過電流過電圧防止リミッタ付全波整流ピーク
ホールド部２４０に置き換えた構成になっており、他
は、図３の転極フォールエッジ検出回路Ｋ１と同じ構
成、同じ設定である。制御回路２３１と電源キャパシタ
２３２が制御電源回路２３０を形成している。過電流過
電圧防止リミッタ付全波整流ピークホールド回路２４０
は、自回路内のキャパシタ２３２の充電電流を含む負荷
電流の最大値を制限する過電流防止機能と、出力最大電
圧値を制限（クランプ）する過電圧防止機能と、ゼロ入
力電圧時の負荷回路の動作を維持する蓄電機能とを持っ
ており、かつ、待機時の消費電流はゼロとするものであ
る。
【０１８３】以下の［IX］（１），［IX］（２）で、制
御電源回路２３０の例を２つ説明し、［IX］（３）で図
４４の転極フォールエッジ回路の機能を説明する。 ［IX］（１） 制御電源回路（その１） 図４５は、制御電源回路（その１）を示す概略の回路図
であり、図４６は、図４５の具体的回路例を示す回路図
である。この制御電源回路（請求項３３）では、制御回
路２３１に定電流ループ２３１ａを備えている。定電流
ループ２３１ａは電流流出（流入）入力端子Ｉと電流流
出（流入）出力端子Ｏと入出力端子の和の電流が流入
（流出）するコモン端子ＣＯＭとを有した第１の実施形
態における図４の回路を用いた電流ミラー回路と、電流
流入（流出）入力端子Ｉと電流流入（流出）出力端子Ｏ
と入出力端子の和電流が流出（流入）するコモン端子Ｃ
ＯＭとからなり、入力電流ゼロ付近に最大電流利得を持
ち、入力電流増大と共に電流利得がゼロに向け単調減少
の特性を持つ図５の回路を用いた非線形電流アンプと
で、構成されている。その非線形電流アンプの入力端子
Ｉと線形電流ミラー回路の出力端子Ｏを接続し、非線形
電流アンプの出力端子Ｏと線形電流ミラーの入力端子Ｉ
を接続して、ループ電流増幅をするようにし、線形電流
ミラーのコモン端子ＣＯＭと非線形電流アンプのコモン
端子ＣＯＭ間を電流流路とし、電圧印加により定電流が
流れるようにしたものである。
【０１８４】図４５及び図４６は、電源のマイナス側を
グランドとするケースを示している。制御電源回路２３
０は、定電流ループ２３１ａの他に、レベルシフトダイ
オードｄ９１と、ツェナーダイオードｄ９２と、帰還Ｎ
ＰＮ形トランジスタＴｒ２５１と、保護抵抗Ｒ１６０
と、後段の電源キャパシタとなる出力保持キャパシタ２
３２とを有している。定電流ループ２３１ａの電流流入
端子を電源（プラス側）に接続し、電流流出端子を本制
御電源回路２３０の出力端子とする。制御電源回路２３
０の出力端子とグランド（電源マイナス側）間に、出力
保持キャパシタ２３２が接続されている。電流ループ２
３１ａの電流流出端子をコモン端子ＣＯＭとする定電流
ループ２３１ａ内の非線形電流アンプ又は電流ミラー回
路の入力端子に、レベルシフトダイオードｄ９１のアノ
ードが接続され、該ダイオードｄ９１のカソードがツェ
ナーダイオードｄ９２のプラス電圧印加端子に接続され
ている。ダイオードｄ９２のマイナス電圧印加端子がグ
ランドに接続されている。
【０１８５】電流ループ２３１ａの電流流入端子をコモ
ン端子ＣＯＭとする電流ループ２３１ａ内の、線形電流
ミラー又は非線形電流アンプの入力端子に、トランジス
タＴｒ２５１のコレクターが接続され、トランジスタＴ
ｒ２５１のベースは、制御電源回路２３０の出力端子に
接続されると共に、エミッタが抵抗Ｒ１６０を通してダ
イオードｄ９１のカソードとダイオードｄ９２のプラス
電圧印加端子との接続点に接続されている。定電流ルー
プ２３１ａの定電流値は、電源としての許容最大電流値
に設定されている。ダイオードｄ９２のブレークダウン
電圧は最大許容負荷電圧（通常、待機時回線間電圧より
若干大きい電圧）値に設定されている。ダイオードｄ９
１のシフト電圧は定電流ループ２３１ａがアクティブ状
態の時にトランジスタＴｒ２５１がカットオフ状態とな
るようにシフト電圧値を設定されている。出力保持キャ
パシタ２３２の容量は想定されるベル信号入力最長時間
で、負荷回路の動作を保証できる電荷量を保持できる値
に設定する。抵抗Ｒ１６０は、定電流ループ２３１ａを
アクティブ状態にさせる時の最大電流を制限する抵抗で
ある。なお、定電流ループ２３１ａの電流方向、ダイオ
ードｄ９１の方向、及びダイオードｄ９２の方向を逆に
し、トランジスタＴｒ２５１をＰＮＰ形に変更すれば、
負電源用の制御電源回路２３０となる。
【０１８６】次に、図４５の電源回路２３０の動作を説
明する。制御電源回路２３０の目的は、通信回線間電圧
がゼロ近辺まで下がった時にも負荷回路の動作を保証で
きる電力を供給（キャパシタが必要）することと、ベル
信号入力時等の高入力電圧から自回路内の出力保持キャ
パシタを保護（低耐圧キャパシタで済ませられるように
する）することにある。出力保持キャパシタ２３２にチ
ャージがない状態で電圧が印加されると、印加電圧の上
昇がトリガとなり、定電流ループ２３１ａがオンして定
電流を流す。これにより、出力保持キャパシタ２３２が
充電（負荷電流があると、その分、充電時間が延びる）
される。負荷が大きくて大電流が流れようとしても、定
電流ループ２３１ａの動作により定電流が維持される。
ダイオードｄ９２は、ブレークダウン電圧を待機時の回
線間電圧より若干高く設定してあるので、通常の回線間
電圧印加ではブレークダウンしないので、前記動作に直
接関係しないが、ベル信号入力時のように、回線間に高
電圧が印加されるとブレークダウンして定電流ループ２
３１ａの電流の一部を抜き取るため、制御電源回路２３
０の出力電圧は、ダイオードｄ９２のブレークダウン電
圧によってクランプされる。
【０１８７】待機時には、負荷電流がゼロ（正確にはＰ
Ｎ接合リーク電流程度）なので、出力保持キャパシタ２
３２の充電が終了すると、制御電源回路に流れる電流も
同様にゼロとなる。よって、定電流ループ２３１ａがオ
ン、オフの臨界状態ないしはカットオフ状態に陥る。仮
に、トランジスタＴｒ２５１と抵抗Ｒ１６０とからなる
帰還回路がない場合、定電流ループ２３１ａがカットオ
フ状態に陥ると、出力保持キャパシタ２３２を備えた制
御電源回路２３０の出力電圧は微小負荷電流によってゆ
っくり低下していく。定電流ループ２３１ａ内のダイオ
ードｄ９１，ｄ９２の接統点の電位も、該ダイオードｄ
９２のリーク電流により電位が低下していくが、こちら
は出力保持キャパシタが無いので電圧の低下速度が速
い。結果、定電流ループ２３１ａは、さらに強いカット
オフ状態となり、回線間などに存在する微小雑音程度で
はアクティブ状態を回復できなくなり長期に渡ってカッ
トオフ状態が続く。出力保持キャパシタ２３２が接続さ
れている制御電源回路２３０の出力であっても、長期の
放電が続けば、電圧が低下し負荷の回路の動作を保証で
きない充電状態になる。
【０１８８】トランジスタＴｒ２５１と抵抗Ｒ１６０を
設けた場合、制御電源回路２３０の出力電位によってダ
イオードｄ９１，ｄ９２の接続点の電位が下がってくる
と、トランジスタＴｒ２５１のベース−エミッタ間が順
バイアスされる。そのため、トランジスタＴｒ２５１の
コレクターに電流が流れるようになる。この電流は、定
電流ループ２３１ａをオンさせるように働く。結果、定
電流ループ２３１ａは動作を回復し、出力保持キャパシ
タ２３２の電荷を補充する。定電流ループ２３２が動作
を回復すると、ダイオードｄ９１，ｄ９２の接続点の電
位が初期の状態に戻るため、トランジスタＴｒ２５１は
カットオフ状態に戻る。以上の動作により、制御電源回
路２３０の出力は、ほぼ待機時の回線間電圧に維持され
る。緩転極の中間における回線間電圧がゼロの時の負荷
回路の動作には、出力保持キャパシタ２３２に充電され
た電荷をパワーとして供給する。以上のように、図４５
の構成の制御電源回路２３０には、次のような利点があ
る。 ・高電圧入力時も、出力電圧を設定値以下にクランプで
きるので、出力保持キャパシタ２３２の耐圧もクランプ
電圧でよい。（要高耐圧化を回避できる） ・繰り返し数の多いベル信号入力時（高電圧入力）も、
出力電圧が安定してほぼ待機時の回線間電圧を維持する
ので、後段回路での誤動作が防止できる。 ・待機時（負荷電流ゼロ）の消費電力がゼロである。
【０１８９】［IX］（２） 制御電源回路（その２） 図４７は、制御電源回路（その２）を示す概略の回路図
であり、図４８は、図４７の具体的回路例を示す回路図
である。この制御電源回路（請求項３４）は、制御回路
２３１に定電流ループ２３１ｂを備えている。定電流ル
ープ２３１ｂは、［IX］（１）の制御電源回路（その
１）と同様に、図４の電流ミラー回路と図５の非線形電
流アンプとで構成されている。非線形電流アンプの入力
端子Ｉと線形電流ミラー回路の出力端子Ｏを接続し、非
線形電流アンプの出力端子Ｏと線形電流ミラーの入力端
子Ｉを接続して、ループ電流増幅をするようにし、線形
電流ミラーのコモン端子ＣＯＭと非線形電流アンプのコ
モン端子ＣＯＭ間を電流流路とし、電圧印加により定電
流が流れるようにしたものである。
【０１９０】各図４７，図４８は、電源のマイナス側を
グランドとするケースをそれぞれ示している。制御電源
回路２３０は、定電流ループ２３１ｂの他に、レベルシ
フトダイオードｄ９３と、ツェナーダイオードｄ９４
と、第１の帰還ＮＰＮ形トランジスタＴｒ２５２と、第
２の帰還ＰＮＰ形トランジスタＴｒ２５３と、保護抵抗
Ｒ１６１と、出力保待キャパシタ２３２とを、有してい
る。定電流ループ２３１ｂの電流流入端子を電源（プラ
ス側）に接続し、電流流出端子を制御電源回路２３０の
出力端子とする。出力保持キャパシタ２３２が、制御電
源回路２３０の出力端子とグランド（電源マイナス側）
間に接続されている。定電流ループ２３１ｂの電流流出
端子をコモン端子ＣＯＭとする定電流ループ２３１ｂ内
の非線形電流アンプ又電流ミラー回路の入力端子に、ダ
イオードｄ９３のアノードが接続され、該ダイオードｄ
９３のカソードが、ダイオードｄ９４のプラス電圧印加
端子に接続されている。ダイオードｄ９４のマイナス電
圧印加端子はグランドに接続されている。定電流ループ
２３１ｂの電流流入端子をコモン端子ＣＯＭとする線形
電流ミラー又は非線形電流アンプの入力端子に、トラン
ジスタ２５２のコレクターが接続され、該トランジスタ
Ｔｒ２５２のベースは制御電源回路２３０の出力端子に
接続され、エミッタは抵抗Ｒ１６１を通してトランジス
タＴｒ２５３のエミッタに接続されている。トランジス
タＴｒ２５３のベースは、ダイオードｄ９３のカソード
とダイオードｄ９４のプラス電圧印加端子との接続点に
接続され、コレクターはグランドに接続されている。
【０１９１】定電流ループ２３１ｂの定電流値は電源と
しての許容最大電流値に設定されている。ダイオードｄ
９４のブレークダウン電圧は最大許容負荷電圧（通常、
待機時回線間電圧より若干大きい電圧）値に設定されて
いる。ダイオードｄ９３のシフト電圧は定電流ループ２
３１ｂがアクティブ状態の時に、各トランジスタＴｒ２
５２，２５３がカットオフ状態となるシフト電圧値に設
定されている。出力保持キャパシタ２３２の容量は想定
されるベル信号入力最長時間、負荷回路の動作を保証で
きる電荷量を保持できる値に設定されている。抵抗Ｒ１
６１は、定電流ループ２３１ｂをアクティブ状態にさせ
る時の最大電流を制限する抵抗である。なお、定電流ル
ープ２３１ｂの電流方向、ダイオードｄ９３の方向、ダ
イオードｄ９４の方向を逆にし、各トランジスタＴｒ２
５２，２５３におけるＮＰＮ形とＰＮＰ形に入れ換えれ
ば、負電源用の制御電源回路となる。
【０１９２】次に、図４７の制御電源回路の動作を説明
する。図４７の制御電源回路２３０の出力が保持される
仕組みは、基本的に図４５の制御電源回路（その１）と
同じである。違いは、カットオフ状態に陥った定電流ル
ープ２３１ｂを再起動させるトランジスタに、トランジ
スタＴｒ２５３を追加した点である。図４５の制御電源
回路では、定電流ループ２３１ａを再起動する電流はダ
イオードｄ９２のリーク電流値にも制限されるため、ダ
イオードｄ９２のリーク電流値が小さく、定電流ループ
２３１ａの起動トリガ電流レベルが大きいケースでは不
安定動作となる。図４７の制御電源回路２３０では、ダ
イオードｄ９４にはトランジスタＴｒ２５３のベースが
接続されており、トランジスタＴｒ２５３で電流増幅す
る（抵抗Ｒ１６１で起動電流を制御）ので、定電流ルー
プ２３１ｂを安定に再起動することができる。
【０１９３】このように、図４７の制御電源回路には、
次のような利点がある。 ・高電圧入力時も、出力電圧を設定値以下にクランプで
きるので、出力保持キャパシタの耐圧もクランプ電圧で
よい。（要高耐圧化を回避できる） ・繰り返し数の多いベル信号入力時（高電圧入力）も、
出力電圧が安定（ほぼ待機時の回線間電圧）しているの
で、後段側回路の誤動作を防止できる。 ・待機時（負荷電流ゼロ）の消費電力がゼロである。 ・ダイオードｄ９４のリーク電流を、トランジスタＴｒ
２５３で増幅して定電流ループ２３１ｂを再起動する電
流としているので、低リークのダイオードｄ９４と、再
起動電流が大きい定電流２３１ｂとの組み合わせとなっ
ても、安定に動作する。
【０１９４】［IX］（３） 図４４の転極フォールエッ
ジ回路の機能 図４４では、通信回線Ｌ１の転極フォールエッジ検出回
路となっている。通信回線Ｌ１側が（Ｈ→０）となる転
極フォールエッジが検出される仕組みについては、［VI
I]（１）（iii)で説明した転極フォールエッジ検出回路
と同じである。また、転極フォールエッジ検出部の入力
端子を、回線Ｌ２に変更すれば、回線Ｌ２の電位が（Ｈ
→０）となる転極フォールエッジを検出する疑似微分が
実現できる点も、［VII]（１）（iii)の転極フォールエ
ッジ検出回路と同様である。過電流過電圧防止リミッタ
付全波整流ピークホールド部２４０の過電流防止機能に
より、交換機側誤動作の恐れのあるキャパシタ２３２充
電時の回線大電流を防止している。さらに、過電圧防止
クランプ機能により、大電圧入力となるベル信号入力時
においても過電圧出力を防止し、電源キャパシタの絶縁
破壊防止と低耐圧化を実現する。よって、図４４の転極
フォールエッジ検出回路は、次の機能を有することにな
る。 ・通信回線Ｌ１，Ｌ２間の電圧が（Ｈ→０）となる転極
フォールエッジを検出できる。 ・キャパシタを微分動作に使わない微分回路（疑似微
分）を実現できる。 ・極性反転速度（ｄＶ／ｄｔ）の大きさに無関係に、一
定したトリガ出力電流が得られる。 ・転極フォールエッジ検出時以外のパワー消費はゼロで
ある。 ・過電流を防止しているので、交換機側の誤動作の恐れ
がない。 ・低電圧印加でも―定値迄の電流を流すので、電源キャ
パシタ２３２の補充電が速い。 ・キャパシタ２３２ヘの過電圧印加を防止しているの
で、キャパシタ２３２として、低耐圧のものを使用でき
る。
【０１９５】［Ｘ］ 図４３の緩転極検出回路の動作 図４３の緩転極検出回路は、図３３の整流回路１１０の
出力に接続した抵抗Ｒ７０と、電源キャパシタＣｐ３０
との組み合わせを、制御電源回路２３０に置き換えただ
けであり、緩転極と通常の極性反転との混在から緩転極
を選択的に検出する動作は、［VIII］の緩転極検出回路
の動作の説明と同じであり、説明を省略する。ここで
は、制御電源回路２３０について補足的説明をおこな
う。回線待機の状態では、各転極フォールエッジ検出部
１２０，１３０、転極ライズエッジ検出回路１６０，１
７０、定電流ON/OFFモノマルチ１４０、及び保持回路２
００は、全てオフ状態で電流は流れていない。制御電源
回路２３０は、転極フォールエッジ検出部１２０，１３
０と定電流ON/OFFモノマルチ１４０とに、おおむね回線
間電圧の電圧供給をしている。制御電源回路２３０に
も、負荷電流（キャパシタ２３２の充電電流を含む）が
ゼロであれば電流は流れない。
【０１９６】緩転極過渡中間の通信回線Ｌｌ，Ｌ２の電
位差がゼロの間、転極フォールエッジ検出部１２０と定
電流ON/OFFモノマルチ１４０の動作は、制御電源回路２
３０のキャパシタ２３２に蓄えられている電荷エネルギ
ーを使って行われる。ベル信号入力時は、転極後の回線
間の直流電圧に交流ベル信号が重畳してくる。結果、回
線間の電圧は大電圧となり、かつ、回線Ｌ１が“Ｈ”の
時と回線Ｌ２が“Ｈ”の時とで回線間電圧が異なってく
る。図３３の緩転極検出回路における整流回路１１０→
抵抗Ｒ７０→キャパシタＣｐ３０の電流ルートは、ＣＲ
積を時定数とするピークホールド回路となり、時定数が
小さく、かつ、ベル信号入力時間が長いと、キャパシタ
Ｃｐ３０の充電電荷量と負荷の消費電荷量の差により、
キャパシタＣｐ３０の電圧が、増大或いは減少して変動
する。これとピーク電圧が不平衡であることとが重な
り、設定条件によっては、緩転極検出回路での緩転極の
検出動作が不安定になる可能性がある。ところが、図４
３の緩転極検出回路の制御電源回路２３０は、この場合
にも安定した出力電圧を後段の回路に供給する。よっ
て、誤動作発生を防止する。
【０１９７】［XI］ 図４３の緩転極検出回路の効果 以上のように、この第４の実施形態の緩転極検出回路で
は、次のような効果が得られる。 （４−１） 緩転極と通常の極性反転とを識別し、緩転
極情報だけを検出できる。 （４−２） ベル信号入力も、緩転極検出から除外でき
る。 （４−３） ベル信号入力時においても、制御電源回路
２３０により、電源キャパシタ２３２に印加される電圧
を待機時の回線間電圧値近辺にクランプしているので、
低耐圧キャパシタを使用できる。 （４−４） 制御電源回路２３０により、低電圧印加時
でも一定値の電流を流せるので、キャパシタのレカバリ
ーが速い。
【０１９８】第５の実施形態 図４９は、本発明（請求項２２）の第５の実施形態を示
す緩転極検出回路の回路図であり、図４３中と共通の要
素には共通の符号が付されている。この緩転極検出回路
では、第４の実施形態と同様の整流回路１００、整流回
路１１０、制御電源回路２３０、転極フォールエッジ検
出部１２０，１３０、定電流ON/OFFモノマルチ１４０、
ＯＲ回路１５０，１８０、及び転極ライズエッジ検出回
路１６０，１７０を備え、それらが図４３と同様に接続
されている。図４９の緩転極検出回路には、２個の保持
回路２５０，２６０が設けられている。各保持回路２５
０，２６０の内部構成は、第３及び第４の実施形態の保
持回路２００とそれぞれ同様である。転極ライズエッジ
検出回路１６０の出力信号が、保持回路２５０のセット
端子Ｓに入力され、転極ライズエッジ検出回路１７０の
出力信号が、保持回路２６０のセット端子Ｓに入力され
る接続である。そして、ＯＲ回路１８０の出力信号が各
保持回路２５０，２６０のリセット端子に与えられる接
続である。
【０１９９】図５０は、図４９の緩転極検出回路の動作
を示すタイムチャートであり、この図５０を参照しつ
つ、第５の実施形態の緩転極検出回路の動作を説明す
る。回路構成が、図４３の緩転極検出回路２と殆ど同じ
である。よって、転極フォールエッジ回路１２０，１３
０における検出トリガのマスクパルス形成と、転極ライ
ズエッジ回路１６０，１７０における検出トリガとにつ
いては、動作が同じなので説明を省略する。第４の実施
形態の緩転極検出回路では、２つの転極ライズエッジ検
出回路１６０，１７０の出力する検出トリガを合成した
が、第５の実施形態の緩転極検出回路では、エッジ検出
トリガを０Ｒ合成せずに、それぞれに独立の保持回路２
５０，２６０に直接入力している。エッジ検出トリガを
０Ｒ合成せず、独立の保持回路２５０，２６０に直接入
力したので、通信回線Ｌ１が“Ｌ”から“Ｈ”となる緩
転極時には、図５０のように、転極ライズエッジ検出回
路１６０からエッジ検出トリガが出力され、保持回路２
５０から、起動又は復旧の緩転極検出保持情報Ｏｕｔ１
が出力される。回線Ｌ２が“Ｌ”から“Ｈ”となる緩転
極時には、転極ライズエッジ検出回路１７０からエッジ
検出トリガが出力され、保持回路２６０から復旧又は起
動の緩転極検出保持情報Ｏｕｔ２が出力される。図示し
ない外部回路からのリセット信号により、保持回路２５
０及び保持回路２６０が共にリセットされ待機状態に戻
る。
【０２００】以上のように、この第５の実施形態の緩転
極検出回路では、次のような効果が得られる。 （５−ｌ） 緩転極と通常の極性反転とを識別し、緩転
極情報だけを検出できる。 （５−２） ベル信号入力も、緩転極検出から除外でき
る。 （５−３） ベル信号入力時においても、制御電源回路
２３０が電源キャパシタ２３２に印加される電圧を待機
時の回線間電圧値近辺にクランプしているので、低耐圧
キャパシタを使用できる。 （５−４） 緩転極の方向、回線Ｌ１側が（“Ｌ”→
“Ｈ”）なのか、回線Ｌ２側が（“Ｌ”→“Ｈ”）なの
かを表示できるので、起動信号と復旧信号を区別して明
示できる。 制御電源回路２３０を、第３の実施形態で用いた電流制
限抵抗Ｒ７０と電源キャパシタＣｐ３０とで構成する電
源回路におきかえても、起動信号と復旧信号を区別して
明示する緩転極検出回路を実現できる。
【０２０１】第６の実施形態 図５１は、本発明（請求項２３及び２４）の第６の実施
形態を示す緩転極検出回路の回路図であり、図４３及び
図４９中と共通の要素には共通の符号が付されている。
この緩転極検出回路では、第４及び第５の実施形態と同
様の整流回路１００、整流回路１１０、制御電源回路２
３０、転極フォールエッジ検出部１２０，１３０、定電
流ON/OFFモノマルチ１４０、ＯＲ回路１５０，１８０、
及び転極ライズエッジ検出回路１６０，１７０を備え、
それらが、図４３及び図４９と同様に接続されている。
図５１の緩転極検出回路には、さらに、第１の実施形態
における図２８の定電流ON/OFF＆切替形保持回路で構成
された３ステート保持回路２７０が設けられている。３
ステート保持回路の第１のセット端子Ｓ１には、転極ラ
イズエッジ検出回路１６０の出力端子が接続され、この
３ステート保持回路の第２のセット端子Ｓ２には、転極
ライズエッジ検出回路１７０の出力端子が接続されてい
る。そして、ＯＲ回路１８０の出力信号が、３ステート
保持回路２７０のリセット端子Ｒに与えられる接続であ
る。３ステート保持回路２７０は、２つの出力端子Ｑ
ｌ，Ｑ２を持ち、セット端子Ｓｌにトリガ入力がある
と、出力端子Ｑ１側の出力信号がオンし、セット端子Ｓ
２にトリガ入力があると出力端子Ｑ２側の出力信号がオ
ンする構成であり、リセット端子Ｒから入力信号がある
と、出力端子Ｑ１，Ｑ２の出力信号が共にオフするよう
になっている。即ち、３ステート保持回路２７０は、
（Ｑ１オン）／（Ｑ２オン）／（Ｑ１，Ｑ２共にオフ）
の３つの出力状態のみをつくることができる保持回路で
ある。
【０２０２】次に、図５１の緩転極検出回路の動作を説
明する。回路構成は、図４３及び図４９の緩転極検出回
路と殆ど同じであり、違うのはひとつ３ステート保持回
路２７０にエッジ検出トリガを入力し、該３ステート保
持回路２７０から３つの状態を出力する構成にしている
点である。よって、フォールエッジ回路１２０，１３０
における検出トリガのマスクパルス形成と、転極ライズ
エッジ回路１６０，１７０における検出トリガとについ
ては、動作が同じなので説明を省略する。待機時は、３
ステート保持回路２７０の出力端子Ｑ１、Ｑ２からの出
力信号は、共にオフ状態（保持回路に電流が流れていな
い）となっている。通信回線Ｌ１が“Ｌ”から“Ｈ”と
なる緩転極時には、転極ライズエッジ検出回路１６０か
らエッジ検出トリガ電流が出力され、それが保持回路２
７０のセット端子Ｓ１に入力される。保持回路２７０の
出力端子Ｑ１から、起動又は復旧の緩転極検出保持情報
が出力される。回線Ｌ２が“Ｌ”から“Ｈ”となる緩転
極時には、転極ライズエッジ検出回路１７０からエッジ
検出トリガ電流が出力され、保持回路２７０のセット端
子Ｓ２に入力される。保持回路２７０の出力端子Ｑ２か
ら、復旧又は起動の緩転極検出保持情報が出力される。
図示しない外部回路からのリセット信号により、出力端
子Ｑ１または出力端子Ｑ２から出力されている情報が共
にオフされ、待機状態に戻る。
【０２０３】以上のように、この第６の実施形態の緩転
極検出回路では、次のような効果が得られる。 （６−１） 緩転極と通常の極性反転とを識別し、緩転
極情報だけを検出できる。 （６−２） ベル信号入力も、緩転極検出から除外でき
る。 （６−３） ベル信号入力時においても、制御電源回路
２３０により、キャパシタ２３２に印加される電圧を待
機時の回線間電圧値近辺にクランプしているので、低耐
圧キャパシタを使用できる。 （６−４） 緩転極の方向、通信回線Ｌ１側が（Ｌ→
Ｈ）なのか、回線Ｌ２側が（Ｌ→Ｈ）なのかを表示する
ので、起動信号と復旧信号とを区別して明示できる。 （６−５） ２つの独立した保持回路では、それら保持
回路が共にオンする誤動作の可能性があるが、出力端子
Ｑ１と出力端子Ｑ２の出力する情報は、互いに排他的と
なるので、誤動作が生じない。 （６−６） 出力端子Ｑ１と出力端子Ｑ２の出力レベル
は、それらに共通な定電流ON/OFF形スイッチで設定され
るので、該出力端子Ｑ１と出力端子Ｑ２の出力する情報
のレベルが揃う。 （６−７） ２つの保持回路を備える方式に比べ、保持
回路に要する回路素子数が少ない。 なお、制御電源回路を、電流制限抵抗Ｒ７０と電源キャ
パシタＣｐ３０で構成しても、前記（６−３）の効果を
除く効果が得られる。
【０２０４】第７の実施形態 図５２は、本発明（請求項３６）の第７の実施形態を示
すベル信号検出回路の概略の回路図である。テレメータ
等のベル信号無鳴動端末であるノーリンギン端末等で
は、一般通話かノーリンギング通信かを、一対の通信回
線Ｌ１，Ｌ２の極性反転から判定する必要があり、ベル
信号無鳴動端末は、ベル信号を検出するベル信号検出回
路を備えている。従来のベル信号検出回路は、図２中の
ツェナーダイオード１１，１５と抵抗１２，１４とキャ
パシタ１３と極性反転検出増幅回路９，１０とで生成さ
れる極性反転の検出トリガパルスを用いて、ベル信号の
検出を行っていた。しかし、従来の回路では、着信を示
すだけの極性反転でも単発の検出トリガパルスが出力さ
れるので、それを誤パルスとしてリジェクトする処理が
必要であった。さらに、ベル信号を検出した場合でも、
該ベル信号に同期（２逓倍された例えば３２Ｈｚ）した
ヒゲパルス列であり、外部の認識回路からみると、扱い
にくいベル信号検出結果になっていた。第７の実施形態
では、パルス列の各パルス幅を拡大し、処理のしやすい
ベル信号検出結果を得るものである。
【０２０５】図５２のベル信号検出回路は、図示しない
電話局からの通信回線Ｌ１、Ｌ２の電圧を全波整流し後
段回路に電源を供給する全波整流回路３００と、該通信
回線回線Ｌ１側が“Ｌ”から“Ｈ”に変化する極性反転
エッジを検出する第１のエッジ検出回路３１０と、回線
Ｌ２側が“Ｌ”から“Ｈ”に変化する極性反転エッジを
検出する第２のエッジ検出回路３２０とを備えている。
各エッジ検出回路３１０，３２０は、例えば、第１の実
施形態における図７，１３に示された回路或いは図１
０，１１，１２の回路に出力用電流ミラーを付加した回
路で構成されている。エッジ検出回路３１０の出力側に
は、第１のパルス幅拡大回路３３０が接続され、エッジ
検出回路３２０の出力側には、第２のパルス幅拡大回路
３４０が接続されている。パルス幅拡大回路３３０は、
整流回路３００の出力する電圧で動作し、エッジ検出回
路３１０からの第１のエッジ検出トリガ電流を電圧出力
又は電流出力に変換し、―定時間又はリセット入力があ
るまで論理“１”を維持するものである。パルス幅拡大
回路３４０は、整流回路３００の出力する電圧で動作
し、エッジ検出回路３２０からの第２のエッジ検出トリ
ガ電流を電圧出力又は電流出力に変換し、―定時間又は
リセット入力があるまで論理“１”を維持するものであ
る。パルス幅拡大回路３３０及びパルス幅拡大回路３４
０の出力が、これらパルス幅拡大回路３３０及びパルス
幅拡大回路３４０の出力パルスをＡＮＤ合成するＡＮＤ
回路３５０の入力に接続されている。各パルス幅拡大回
路３３０，３４０とＡＮＤ回路３５０とで、最終的な検
出信号を形成する信号形成部３７０を構成し、図５２中
では破線で示されている。ＡＮＤ回路３５０の出力が、
ベル信号送出手段であるフォトカプラ３６０に接続され
ている。フォトカプラ３６０は、ＡＮＤ回路３５０の出
力信号を、グランドレベルの異なる外部回路に伝えるも
のである。パルス幅拡大回路３３０，３４０としては、
種々の回路を用いることが可能であり、ＭＯＳトランジ
スタで構成する積分回路を用いた例［XII]、バイポーラ
素子で構成する積分回路を用いた例［XIII] 、及びモノ
マルチを用いた例［XIV]を説明した後、図５２のベル検
出回路の動作［XV] と効果［XVI]を説明する。
【０２０６】［XII] パルス幅拡大回路３３０，３４０
にＭＯＳトランジスタで構成する積分回路を用いた例 図５３は、図５２中の信号形成部３７０の構成（その
１）を示すブロック図であり、図５４は、図５３の具体
的回路例を示す回路図である。各パルス幅拡大回路３３
０，３４０を積分回路３３０Ａ，３４０Ａでそれぞれで
構成する場合、図５３のように、各積分回路３３０Ａ，
３４０Ａには、共通にリセット信号が入力されるように
なっている。各積分回路３３０Ａ，３４０Ａのの出力信
号が、２入力ＡＮＤ回路３５０Ａの入力端子にそれぞれ
入力される接続である。図５４の具体的回路例の積分回
路３３０Ａは、ダイオードｄ１０１と、ツェナーダイオ
ードｄ１０２と、ＭＯＳトランジスタＴｒ３０１と、キ
ャパシタＣｐ６１とを備えている。積分回路３４０Ａ
は、積分回路３３０Ａと同様の接続で、ダイオードｄ１
０３と、ツェナーダイオードｄ１０４と、ＭＯＳトラン
ジスタＴｒ３０２と、キャパシタＣｐ６２とを備えてい
る。
【０２０７】ＡＮＤ回路３５０Ａは、各積分回路３３０
Ａ，３４０Ａの出力信号をゲートにそれぞれ入力する直
列のＭＯＳトランジスタＴｒ３１１，Ｔｒ３１２で構成
されている。直列のＭＯＳトランジスタＴｒ３１１，Ｔ
ｒ３１２が、ベル信号検出出力のフォトカプラ３６０に
接続され、該ＭＯＳトランジスタＴｒ３１１，Ｔｒ３１
２が共にオン状態のとき、そのフォトカプラ３６０を駆
動するように接続している。また、この具体的回路例で
は、リセット入力用フォトカプラ３６１を備え、外部か
らリセット信号が入力されると、各積分回路３３０Ａ，
３４０Ａ中のトランジスタＴｒ３０１，Ｔｒ３０２を共
にオンする構成である。２つのパルスエッジ検出回路３
１０，３２０からのトリガパルス電流は、積分回路３３
０Ａ，３４０Ａの入力端子Ｉ1 ，Ｉ２にそれぞれ与えら
れる。トリガパルス電流は、各逆流防止ダイオードｄ１
０１，ｄ１０３を通り、各キャパシタＣｐ６１，Ｃｐ６
２に充電（積分）される。これにより、電圧変換が施さ
れる。入力電流を時間で積分した電荷が、各キャパシタ
Ｃｐ６１，Ｃｐ６２にそれぞれ蓄積される。長いベル信
号受信時は、過剰チャージとなるが、その過剰となる部
分はツェナーダイオーｄ１０２，ｄ１０４でそれぞれバ
イパスされ、蓄積されない。図示しない外部回路から、
フォトカプラ３６１をオンさせると、各ＭＯＳトランジ
スタＴｒ３０１，Ｔｒ３０２がともに導通し、キャパシ
タＣｐ６１，Ｃｐ６２の蓄積電荷が放電されて、リセッ
ト状態になる。
【０２０８】２つの積分出力電圧（各キャパシタＣｐ６
１，Ｃｐ６２の端子間電圧）は、ＡＮＤ回路３５０Ａで
合成され、ベル信号の時は、キャパシタＣｐ６１，Ｃｐ
６２が共に充電されるので、ＡＮＤ回路３５０Ａがオン
となり、フォトカプラ３６０を通じ、図示しない外部回
路にべル信号検出情報を送る。回線の起動または復旧を
示す１回だけの極性反転では、キャパシタＣｐ６１，Ｃ
ｐ６２の何れか一方が充電されるだけで、ＡＮＤ回路３
５０はオンとならない。即ち、誤信号出力が防止され
る。つまり、この回路は、１回目の極性反転からリセッ
トするまでの一定時間内に複数の極性反転が生じた場
合、それをベル信号と判断する。キャパシタＣｐ６１，
Ｃｐ６２が、そのベル信号保持の機能を持つ。そして、
図示しない制御回路からのリセット信号により、リセッ
トされる。
【０２０９】［XIII] パルス幅拡大回路３３０，３４
０にバイポーラ素子で構成した積分回路を用いた例 図５５は、図５２中の信号形成部３７０の構成（その
２）を示すブロック図であり、パルス幅拡大回路３３
０，３４０にミラー積分型回路を用いた場合を示してい
る。信号形成部３７０中の各パルス幅拡大回路３３０，
３４０をミラー積分型回路３３０Ｂ，３４０Ｂでそれぞ
れ構成すると、ミラー積分型回路３３０Ｂ，３４０Ｂの
出力側が、２入力ＡＮＤ回路３５０Ｂの各入力端子に接
続されることになる。ここで、ＡタイプとＢタイプ（仮
称）の２種類のバイポーラ素子を用いた積分回路で構成
されたパルス幅拡大回路を説明する。次の［XIII]
（１）はＡタイプのミラー積分型パルス幅拡大回路の説
明であり、［XIII] （２）がＢタイプの積分型パルス幅
拡大回路の説明である。そして、［XIII] （３）で、図
５５の具体的回路を説明する。
【０２１０】［XIII] （１）Ａタイプのミラー積分型パ
ルス幅拡大回路 図５６は、Ａタイプのミラー積分型パルス幅拡大回路の
回路図である。このパルス幅拡大回路は、プラス電源Ｖ
+ に接続された逆流電流防止ダイオードｄ１１０と、該
ダイオードｄ１１０に直列に接続された定電流ループＩ
ＬＰ１とを備えている。定電流ループＩＬＰ１には、Ｎ
ＰＮ形トランジスタＴｒ３２０のコレクターが接続され
ている。トランジスタＴｒ３２０のベースとコレクター
との間にキャパシタＣｐ７１が接続され、該トランジス
タＴｒ３２０のベースとパルス幅拡大回路の入力端子と
の間には、該トランジスタＴｒ３２０のベースに対し順
方向となるように、逆流電流防止ｄ１１１が接続されて
いる。さらに、トランジスタＴｒ３２０のベースとマイ
ナス電源Ｖ- との間には、保護ダイオードｄ１１２が、
このトランジスタＴｒ３２０のベースに対し順方向とな
るように接続されている。マイナス電源Ｖ- とトランジ
スタＴｒ３２０のコレクターとの間には、キャパシタＣ
ｐ７１の過充電（過電圧）を防止するツェナーダイオー
ドｄ１１３が、同トランジスタＴｒ３２０のコレクター
電位をツェナー電圧でクランプするように接続されてい
る。トランジスタＴｒ３２０のエミッタとマイナス電源
Ｖ- との間には、同トランジスタＴｒ３２０のエミッタ
電位をレベルシフト電圧でクランプするように、レベル
シフトダイオード群ｄ１１４〜ｄ１１６が接続されてい
る。ダイオード群ｄ１１４〜ｄ１１６に並列にエミッタ
抵抗Ｒ１７０が接続されている。定電流ループＩＬＰ１
の構成法は、図１５に示す定電流ループＩＬＰと同じで
ある。なお、保護ダイオードｄ１１２は、誤入力や電源
瞬断等の問題がなければ省略してもよい。
【０２１１】図５６のパルス幅拡大回路の入力端子に電
流パルス源Ｐｉを接続し、入力の無い状態で電源Ｖ+ を
供給すると、定電流ループＩＬＰ１がオンとなり、キャ
パシタＣｐ７１を充電する。即ち、トランジスタＴｒ３
２０のミラー効果により、キャパシタＣｐ７１は、充電
電流（ｉon／β）で充電される。但し、ｉonは定電流ル
ープＩＬＰ１の出力電流、βはトランジスタＴｒ３２０
のエミッタ接地電流増幅率である。充電中は、電流ｉon
が、ダイオード群ｄ１１４〜ｄ１１６とエミッタ抵抗Ｒ
１７０との並列接続部に流れ、出力が“Ｈ”となる。充
電によってキャパシタＣｐ７１の端子電位が、ツェナー
ダイオードｄ１１３のブレークダウン電圧に達すると、
同ダイオードｄ１１３がオンとなり、電流ｉonが該ダイ
オードｄ１１３に流れる。そして、キャパシタＣｐ７１
の端子電位はブレークダウン電圧でクランプされる。ブ
レークダウン電圧が電源電圧より高いと、ブレークダウ
ンが生ずることなく、定電流ループＩＬＰ１は、ツェナ
ーダイオードｄ１１３のリーク電流等があるのでギリギ
リ「オン」状態でショート状態を保つものの、電流ｉon
は流れない状態となる。ダイオード群ｄ１１４〜ｄ１１
６とエミッタ抵抗Ｒ１７０との並列接続部に流れていた
電流もゼロとなって、出力レベルは“Ｌ”となる。通常
の待機の状態では電流が流れないように、ツェナー電圧
を電源電圧より高く設定しておく。
【０２１２】パルス幅がｔ１の電流パルスを入力する
と、トランジスタＴｒ３２０のミラー効果により、電流
パルスの入力電流ｉp は殆どキャパシタＣｐ７１に流
れ、該キャパシタＣｐ７１の電荷量を（ｑ＝ｉp ×ｔ
１）だけ放電させる。放電がおこると、（ΔＶ＝ｑ／
ｃ）だけトランジスタＴｒ３２０のコレクターの電位が
下がり、定電流ループＩＬＰ１の端子間電圧が増加する
ので、定電流ループＩＬＰが再びオンする。これによ
り、キャパシタＣｐ７１の充電が始まる。定電流ループ
ＩＬＰ１がオンすると、ダイオード群ｄ１１４〜ｄ１１
６とエミッタ抵抗Ｒ１７０との並列接続部に電流が流
れ、出力レベルが“Ｈ”になる。定電流ＩＬＰ１は、
（ΔＶ＝０）となるまで電流ｉonを出力し、その間、キ
ャパシタＣｐ７１には、充電電流（ｉon／β）が流れ
る。この期間ｔ２は、（ｔ２＝ｑ×β／ｉon＝ｔ１×ｉ
p ×β／ｉon）である。従って、（（β×ｉp ／ｉon）
＞１）となるように設定すれば、入力パルスのパルス幅
より出力パルスの幅が広くなる。つまり、パルスの時間
幅が拡大される。充電時間中に極性反転があると、極性
反転動作中間の全波整流回路出力Ｖ+ のゼロパワー時
に、充電動作が瞬断するが、瞬断しても、逆流防止ダイ
オードｄ１１０があるので、キャパシタＣｐ７１の充放
電はなく、充電動作再開後も時間情報は維持される。そ
して、（ΔＶ＝０）になると、待機の状態に戻る。
【０２１３】ここで、トランジスタＴｒ３２０をダーリ
ントン接続にすれば、増幅率が（β→β2 ）になるの
で、さらに効果的なパルス幅の拡大ができる。キャパシ
タＣｐ７１の充電が終了しないうちに、次の電流パルス
ｉp が入力されるケースでは、キャパシタＣｐ７１の放
電が進み、その放電分が最終入力パルス後の充電時間の
長さ（出力パルスの長さ）となって現れる。さらに入力
パルス数が増加し、キャパシタＣｐ７１の放電が進んで
トランジスタＴｒ３２０が飽和動作に至ると、それ以上
の放電は生じなくなり、出力パルス幅の最大値が制限さ
れることになる。以上のように、図５６の構成のパルス
幅拡大回路には、次の機能を有している。 ・電流パルスのパルス幅時間を拡大した電圧パルスが得
られる。 ・極性反転により電源が瞬断しても時間情報を維持でき
る。 ・待機の状態では、電力を消費しない（リーク電流程度
の消費）。
【０２１４】［XIII] （２）Ｂタイプの積分型パルス幅
拡大回路 図５７は、Ｂタイプの積分型パルス幅拡大回路の回路図
である。このパルス幅拡大回路では、電圧を印加すると
基準電流ｉonを発生する定電流ループＩＬＰ２と、定電
流ループＩＬＰ２の発生した電流ｉonを出力電流に変換
する電流ミラー回路Ｍ６０の入力部とが、入力端子Ｉと
グランド端子間に直列に接続されている。さらに、入力
端子Ｉとグランド端子との間には、入力電流の過剰電荷
分を蓄積するキャパシタＣｐ７２と、キャパシタＣｐ７
２の過充電（過電圧）を防止するツェナーダイオードｄ
１２０とが、並列に接続されている。電流ミラー回路Ｍ
６０の出力部が、パルス幅拡大回路の出力となる。以上
により構成する。フォトカプラを、定電流ループＩＬＰ
２に直列に接続あるいは電流ミラー回路Ｍ６０の出力と
適当な電源間に接続した構成とすれば、グランドレベル
の異なる回路にも出力できる。
【０２１５】図５７のパルス幅拡大回路の入力端子Ｉに
電流パルス源Ｐｉを接続し、入力電流パルス源Ｐｉの出
力する電流ｉp と定電流ループＩＬＰ２に流れる電流ｉ
onとを、（ｉp ＞ｉon）となる関係に設定しておく。入
力電流パルスｉp が、パルス幅ｔ３で入力すると、定電
流ループＩＬＰ２に電流ｉonが流れると共に、電流ｉp
と電流ｉonの差分の電流がキャパシタＣｐ７２に流れ
る。これにより、キャパシタＣｐ７２は充電される。そ
の充電電荷量ｑは、（ｑ＝（ｉp −ｉon）×ｔ３）とな
る。入力電流がゼロとなった後も、充電電荷ｑの放電に
より、定電流ループＩＬＰ２の電流発生が維持される。
その時間ｔ４は、（ｔ４＝ｑ／ｉon＝ｔ３（ｉp −
ｉon）／ｉon）となり、出力信号は、（ｔ３＋ｔ４）の
時間幅のパルスとなる。キャパシタＣｐ７２の放電が終
了しないうちに、次の電流パルスｉp が入力されるケー
スでは、キャパシタＣｐ７２の充電が進み、その充電分
が最終入力パルス後の放電時間の長さ（出力パルスの長
さ）となって現れる。さらに入力パルス数が増加し、キ
ャパシタＣｐ７２の充電が進んで、ツェナーダイオード
ｄ１２０のブレークダウン電圧に至ると、同ダイオード
ｄ１２０のブレークダウンによって、それ以上の充電が
防止される。よって、出力パルス幅の最大値が制限され
ると同時に、キャパシタＣｐ７２ヘの印加過電圧も防止
される。以上のように、図５７の構成のパルス幅拡大回
路には、次の機能を有している。 ・電流パルスの、パルス幅時間を拡大した電流パルスが
得られる。 ・特別な電源が不要である。（定電流回路ＩＬＰ２に出
力部を直列接続して出力する場合） ・電流ミラー回路Ｍ６０の電流増幅比の設定により、大
きな電流出力を得られる。
【０２１６】［XII]（３）図５５の信号形成部の具体的
回路の説明 図５８は、図５５の信号形成部の具体的回路例である。
この信号形成部３７０は、各ミラー積分型回路３３０
Ｂ，３４０Ｂに図５６のＡタイプのミラー積分型回路の
構成をそれぞれ採用したものである。第ｌのパルス幅拡
大回路であるミラー積分型回路３３０Ｂは、図５６と同
様の構成で、電圧を印加すると一定電流ｉonが流れる定
電流ループＩＬＰ１１と、２個の逆流防止ダイオードｄ
１３０，ｄ１３１と、保護用ダイオードｄ１３２と、ツ
ェナーダイオードｄ１３３と、レベルシフトダイオード
群ｄ１３４〜ｄ１３６と、トランジスタＴｒ３３０と、
抵抗Ｒ１８１と、キャパシタＣｐ８１とを備えている。
第２のパルス幅拡大回路であるミラー積分型回路３４０
Ｂは、電圧を印加すると―定電流ｉonが流れる定電流ル
ープＩＬＰ１２と、２個の逆流防止ダイオードｄ１４
０，ｄ１４１と、保護用ダイオードｄ１４２と、ツェナ
ーダイオードｄ１４３と、レベルシフトダイオード群ｄ
１４４〜ｄ１４６と、トランジスタＴｒ３４０と、抵抗
Ｒ１８２と、キャパシタＣｐ８２とを備えている。ＡＮ
Ｄ回路３５０Ｂは、フォトカプラ３６０とマイナス電源
Ｖ- との間に直列接続されたトランジスタＴｒ３５１，
Ｔｒ３５２及び抵抗Ｒ１８３とを備えている。
【０２１７】待機の状態では、各電流ループＩＬＰ１
１，ＩＬＰ１２により、キャパシタＣｐ８１、Ｃｐ８２
の端子間がライン間電圧近辺となるまで充電され、パル
ス幅拡大回路３３０Ｂ、３４０Ｂには電流が流れない
（定電流ループＩＬＰ１１，ＩＬＰ１２の端子間電圧
が、それぞれほぼゼロの為）状態となっている。定電流
ループＩＬＰ１１，ＩＬＰ１２に電流が流れなければ、
抵抗Ｒ１８１、Ｒ１８２の端子間電圧もゼロとなり、Ａ
ＮＤ回路３５０Ｂにおいても、論理０が入力となるので
電流が流れない。ベル信号の受信により、各パルスエッ
ジ検出回路３１０，３２０からパルス幅拡大回路の入力
端子Ｉ１，Ｉ２に電流を交互に流すと、各トランジスタ
Ｔｒ３３０，Ｔｒ３４０のミラー効果動作によって、そ
の電流の殆どがキャパシタＣｐ８１，Ｃｐ８２に流れ、
それぞれ蓄積電荷を放電させる。よって、キャパシタＣ
ｐ８１、Ｃｐ８２の端子間電圧が小さくなる。キャパシ
タＣｐ８１、Ｃｐ８２の端子間電圧が下がった分、定電
流ループＩＬＰ１１，ＩＬＰ１２の端子間電圧が大きく
なるので、各定電流ループＩＬＰ１１，ＩＬＰ１２は、
定電流ｉonを流せるようになる。定電流ｉonは、キャパ
シタＣｐ８１、Ｃｐ８２の充電状態が待機時の状態に戻
るまで流れる。充電動作時において、各キャパシタＣｐ
８１、Ｃｐ８２は、各トランジスタＴｒ３３０，Ｔｒ３
４０のミラー効果動作によってβ倍のキャパシタとして
動作する。定電流ループＩＬＰ１１，ＩＬＰ１２に電流
ｉonが流れると、パルス幅拡大回路３３０Ｂ，３４０Ｂ
の出力部であるトランジスタＴｒ３３０，Ｔｒ３４０の
エミッタの電位が高くなり、ＡＮＤ回路３５０Ｂにおけ
る両入力が論理“１”になり、ＡＮＤ回路３５０Ｂがオ
ンし、フォトカプラ３６０が駆動されて、図示しない外
部回路にべル信号検出情報が伝達される。定電流ｉonが
流れている間、ベル信号検出信号出力が続く事になる。
起動または復旧を示す１回だけの極性反転では、定電流
ループＩＬＰ１１，ＩＬＰ１２の、どちらか―方しか定
電流ｉonを流さないので、ＡＮＤ回路３５０Ｂは、オン
できない。ツェナーダイオードｄ１３３，１４３は、異
常高圧が印加された場合に、異常過充電を防止する働き
をするが、待機時に無駄電力の消費をしないようにする
ためには、ツェナー電圧は、待機時の回線間電圧より若
干高い値に設定する必要がある。
【０２１８】［XIV ］パルス幅拡大回路３３０，３４０
にモノマルチを用いた例 図５９は、パルス幅拡大回路をモノマルチで構成した図
５２中の信号形成部の構成（その３）を示す図である。
この場合の信号形成部では、モノマルチで構成されたパ
ルス幅拡大回路３３０Ｃ及びパルス幅拡大回路３４０Ｃ
の出力側が、２入力ＡＮＤ回路３５０Ｃの入力端子にそ
れぞれ接続されている。各パルス幅拡大回路３３０Ｃ，
３４０Ｃを構成するモノマルチは、第３の実施形態の緩
転極検出回路で用いた図３８〜図４１のモノマルチが適
用されている。モノマルチ回路を使った信号形成部の動
作は、ミラー積分型回路を用いた場合とほぼ同様にな
る。ミラー積分回路を使うと、ベル信号が途切れた後の
べル検出信号パルスの伸びる継続時間には、以前の充電
状態による不確定さがあったが、モノマルチの場合はモ
ノマルチの出力パルス幅で決まる一定時間となる。ベル
信号検出のためにモノマルチを使うには、極性反転時の
ゼロパワー部分もモノマルチヘ電源供給をしなければな
らず、電源キャパシタ又は制御電源回路等をモノマルチ
の電源として付加しなければならない。さらに、モノマ
ルチのパルス幅を、ベル信号の１サイクル分以上になる
ように、設定リトリガタイプのモノマルチを使うと、ベ
ル信号受信時に完全にパルスが繋がることとなる。制御
電源回路は、第４の実施形態で説明した図４５〜図４８
に対応する回路が使用されている。モノマルチを、パル
ス幅拡大回路３３０Ｃ，３４０Ｃに用いると、電流を出
力するので、その出力電流に対応したＡＮＤ回路３５０
Ｃとしなければならない。
【０２１９】図６０（ａ），（ｂ）は、図５９中のＡＮ
Ｄ回路３５０Ｃの構成例を示す回路図である。図６０
（ａ）のＡＮＤ回路３５０Ｃは、コレクタが出力端子Ｏ
に接続されたＮＰＮ型トランジスタＴｒ３５３と、該ト
ランジスタＴｒ３５３のエミッタにコレクタが接続され
たＮＰＮ型トランジスタＴｒ３５４とを備えている。ト
ランジスタＴｒ３５４のエミッタが抵抗Ｒ１８５を介し
てマイナス電源Ｖ- に接続されている。トランジスタＴ
ｒ３５３のベースに、モノマルチのパルス幅拡大回路３
３０Ｃから、ダイオード群ｄ１５１で電圧クランプされ
た電流パルスが入力される接続である。トランジスタＴ
ｒ３５４のベースに、モノマルチのパルス幅拡大回路３
４０Ｃから、ダイオード群ｄ１５２で電圧クランプされ
た電流パルスが入力される接続である。図６０（ｂ）の
ＡＮＤ回路３５０Ｃは、コレクタが出力端子Ｏに接続さ
れたＮＰＮ形トランジスタＴｒ３５５と、該トランジス
タＴｒ３５５のエミッタにコレクタが接続されたＮＰＮ
形トランジスタＴｒ３５６と、該Ｔｒ３５６のベースに
ベースとコレクタが接続されたＮＰＮ形トランジスタＴ
ｒ３５７とを備えている。トランジスタＴｒ３５７のエ
ミッタは、マイナス電源Ｖ- に接続され、トランジスタ
Ｔｒ３５６のエミッタもマイナス電源Ｖ- に接続されて
いる。
【０２２０】トランジスタＴｒ３５５のベースには、モ
ノマルチのパルス幅拡大回路３３０Ｃから、ダイオード
群ｄ１５３で電圧クランプされた電流パルスが入力され
る接続である。トランジスタＴｒ３５６，Ｔｒ３５７は
電流ミラー回路を形成し、その電流ミラー回路に、モノ
マルチのパルス幅拡大回路３４０Ｃからの電流パルスが
入力される構成である。図６０（ａ）及び（ｂ）を構成
するトランジスタ及びダイオードのＰＮ極性と電源極性
とを反転したＡＮＤ回路と、電流出力形式である図５７
のＢタイプの積分回路パルス幅拡大回路とを用いて、図
５５形式の信号形成部３７０を構成できる。
【０２２１】［XV] 図５２のベル信号検出回路の動作 信号形成部３７０を、［XI］〜［XIII］のように、積分
回路、ミラー積分型回路或いはモノマルチで構成した場
合のベル信号検出回路の動作を説明する。全波整流回路
３００は、通信回線Ｌ１，Ｌ２間の電圧を整流して、パ
ルス幅拡大回路３３０，３４０やＡＮＤ回路３５０のプ
ラス電源Ｖ+ とマイナス電源Ｖ-を生成する。エッジ検
出回路３１０は、通信回線Ｌ１側が“Ｌ”から“Ｈ”に
変化する極性反転時に、短い期間の第１のエッジ検出ト
リガ電流を出力する。パルス状のエッジ検出トリガ電流
は、パルス幅拡大回路３３０を通り、例えばベル信号の
１サイクル分以上のパルス幅（ベル信号受信中間では、
前後の小パルスが繋がる）に拡大される。同様に、パル
スエッジ検出回路３２０は、通信回線Ｌ２側が“Ｌ”か
ら“Ｈ”に変化する極性反転時に第２のエッジ検出トリ
ガ電流を出力し、このトリガ電流は、パルス幅拡大回路
３４０を通り、ベル信号の１サイクル分以上のパルス幅
に拡大される。
【０２２２】ベル信号受信時は、各エッジ検出回路３１
０，３２０から、ベル信号の周期で、半サイクル分位相
がずれたトリガ電流の検出パルスが出力される。２つの
検出パルスは、パルス幅拡大回路３３０，３４０により
１サイクル分以上にパルス幅が拡大されてそれぞれロン
グパルス的になる。パルス幅拡大回路３３０，３４０の
出力パルスをＡＮＤ合成しているＡＮＤ回路３５０は、
極性反転時の整流回路３００の出力電圧が無いとき、つ
まりゼロ電力部分でのみ瞬断するパルス列を出力するこ
とになる。このパルス列の瞬断部分は、ＡＮＤ回路３５
０が整流回路３００の出力によって動作しない部分であ
り、時間的にはヒゲ状の短時間のとぎれである。ＡＮＤ
回路３５０の出力するパルス列がベル信号の検出信号で
あり、フォトカプラ３６０を介して図示しない外部回路
に伝達される。一方、回線の起動または復旧を示す１回
だけの極性反転では、極性反転検出トリガパルスとそれ
を拡大したロングパルスとが、いずれか一方しか出力さ
れないので、ＡＮＤ合成しているＡＮＤ回路３５０から
は、何も出力されない。つまり、通常の極性反転時で
は、誤信号が出力されない。
【０２２３】［XVI] 図５２のベル信号検出回路の効果 以上のようなベル信号検出回路には、次のような効果が
ある。 （７−１） ベル信号ではない極性反転時に、誤信号が
出ないベル信号検出回路が実現できる。 （７−２） 従来、ヒゲ状パルス列となっていたベル信
号の検出信号を、幅広のパルス列とできる。 （７−３） ベル信号の検出信号が幅広のパルス列とな
るので、検出出力実効パワーが増大する。
【０２２４】第８の実施形態 図６１は、本発明（請求項３８）の第８の実施形態を示
すベル信号検出回路の回路図である。このベル信号検出
回路は、図示しない電話局からの通信回線Ｌ１、Ｌ２の
電圧を全波整流し、後段回路にプラス電源Ｖ+ とマイナ
ス電源Ｖ- を供給する全波整流回路３７０と、設定電圧
以上の電圧が印加されると、それを検出して定電流を流
す高電圧検出回路３８０と、ベル信号検出信号を図示し
ないグランドレベルの異なる外部回路に伝えるベル信号
送出手段であるフォトカプラ３９０とを備えている。高
電圧検出回路３８０とフォトカプラ３９０とが直列に接
続され、それらが全波整流回路の出力するプラス電源Ｖ
+ とマイナス電源Ｖ- の間に接続されている。
【０２２５】図６２（ａ）〜（ｃ）は、図６１中の高電
圧検出回路（請求項４４，４５）を示す図であり、同図
（ａ）はブロック図、及び同図（ｂ），（ｃ）は具体的
構成例を示す回路図である。図６２（ａ）のように、高
電圧検出回路３８０は、一定電圧以上を印加すると定電
流が流れる定電流ループＩＬＰ２０と、定電流ループに
直列に接続、又は、定電流ループＩＬＰ２０内に接続さ
れて、定電流ループに電流が流れ始める電圧を設定する
定電圧素子３８１と、定電流ループＩＬＰ２０に直列接
続されて該定電流ループＩＬＰ２０に流れる電流を出力
電流に変換する電流ミラー回路Ｍ７０とで構成されてい
る。電流ミラー回路Ｍ７０は、図示しない外部回路の関
係で不要な場合は省略できる。
【０２２６】定電流ループＩＬＰ２０は、図１５（ｂ）
と同様であり、電流流入（流出）入力端子Ｉ、電流流入
（流出）出力端子Ｏ、及び入出力端子の和の電流が流出
（流入）するコモン端子ＣＯＭを有し、入力電流ゼロ付
近に最大電流利得を持ち、入力電流増大と共に電流利得
がゼロに向け単調減少する特性を持つ非線形電流アンプ
と、電流流出（流人）入力端子Ｉ、電流流出（流入）出
力端子Ｏ、及び入出力端子の和の電流が流入（流出）す
るコモン端子ＣＯＭとからなる線形電流ミラーとで構成
されている。そして、非線形電流アンプの入力端子Ｉと
線形電流ミラーの出力端子Ｏを接続し、非線形電流アン
プの出力端子Ｏと線形電流ミラーの入力端子Ｉを接続す
ることで、ループ電流増幅をするようにし、線形電流ミ
ラーのコモン端子ＣＯＭと非線形電流アンプのコモン端
子ＣＯＭ間を定電流流路にしている。以上の構成の高電
圧検出回路を整流回路３７０とフォトカプラ３９０にそ
れぞれ接続することで、ベル信号検出回路が構成され
る。
【０２２７】図６２（ｂ）の回路は、定電流ループＩＬ
Ｐ２０が、２個のＰＮＰ形トランジスタＴｒ３７１，Ｔ
ｒ３７２と、２個のＮＰＮ形トランジスタＴｒ３７３，
Ｔｒ３７４と、抵抗Ｒonで構成され、定電圧素子３８１
がツェナーダイオードｄ１６０で構成され、電流ミラー
回路Ｍ７０が２個のＮＰＮ形トランジスタＴｒ３７５，
Ｔｒ３７６で構成されている。図６２（ｃ）では、定電
流ループＩＬＰ２０が２個のＰＮＰ形トランジスタＴｒ
３７７，Ｔｒ３７８と、２個のＮＰＮ形トランジスタＴ
ｒ３７９，Ｔｒ３８０と、抵抗Ｒonとで構成され、定電
圧素子３８１が、定電流ループＩＬＰ２０中に組込まれ
たツェナーダイオードｄ１６１で構成されている。電流
ミラー回路Ｍ７０は、Ｔｒ３８０と相俟って動作するＮ
ＰＮ形トランジスタＴｒ３８１で構成されている。
【０２２８】図６２（ｂ），（ｃ）のいずれの回路例
も、各ツェナーダイオードｄ１６０，ｄ１６１がブレー
クダウンしない限り、定電流ループＩＬＰ２０はオンす
ることができない。よって、ツェナーダイオードｄ１６
０，ｄ１６１のブレークダウン電圧を適当な値に選ぶこ
とにより、検出電圧を設定できることになる。オン、オ
フする定電流は、電流ミラー回路Ｍ２０を通じて外部へ
出力される。従って、図６２（ａ）〜（ｃ）の高電圧検
出回路は使用部品点数の少ない、特にキャパシタを使わ
ない構成で、設定電圧以上の電圧の印加を検出し、定電
流を流す機能を持っている。
【０２２９】次に、図６１のベル信号検出回路の動作を
説明する。通常、電話局からは４８Ｖの直流電圧が、回
線抵抗（２ＫΩ以下）を介して回線端末機に供給され
る。また、待機時の回線端末抵抗は１０ＭΩ以上となっ
ている。従って、端末端子間の電圧は４８Ｖ以下ではあ
るが、ほぼ４８Ｖになっている。ベル信号入力時は、直
流電圧４８Ｖに７５Ｖｒｍｓの交流が重畳してくる。従
って、局側供給電圧振幅の最大値は４８±７５√２Ｖと
なり、これを全波整流すると５８Ｖまたは１５４Ｖがピ
ーク値として交互に現れる脈流となる。端末側で極性反
転検出回路等が動作してｌｍＡ程度の電流が流れたとし
ても、回線の電圧ドロップは２Ｖ以下なので、端末側の
いずれのべル信号受信ピーク電圧も、４８Ｖを越える。
高電圧検出回路３８０に電流が流れ始める電圧値Ｖon
を、次の（１３）式のように、待機時の局側給電電圧値
より大きく、ベル信号入力時の回線ドロップ電圧を考慮
したベル信号整流（脈流）の小側ピーク電圧未満に設定
しておけば、ベル信号が前記設定電圧を越える間のみ電
流が流れることなる。 （４８＋（回線間ノイズレベル））＜Ｖon＜（５８―２）（Ｖ）・・・（13） この電流が、ベル信号検出信号としてフォトカプラ３９
０に流れ、フォトカプラ３９０から、ベル信号検出情報
が図示しない外部回路に伝達される。流れる電流は定電
流なので、極性の向きによってピーク電圧が不平衡であ
っても同じ値（流通角の差はある）となる。
【０２３０】高電圧検出回路３８０の設定電圧Ｖonを下
げ４８Ｖに近づけると、ベル信号検出信号として流れる
電流の流通角が広く（極性反転時の電流瞬断時間が短く
なる）なるが、ノイズによる誤動作の確率が高くなる。
逆に高く設定すると、耐ノイズ性は向上するが、ベル信
号検出信号として流れる電流の流通角が狭く（極性反転
時の電流瞬断時間が長くなる）なる。設定電圧を５８〜
１５４Ｖの範囲としても、ベル信号検出回路として動作
できるが、脈流ピーク電圧の高い半サイクル側の―部の
時間領域のみに電流が流れる（半波電流）形となる。よ
って、適当な兼ねあいとなる設定電圧を選定しておく。
図６３は、図６１の変形例を示す回路図（請求項３７）
である。この変形例では、高電圧検出回路中の電流ミラ
ー回路を介して、フォトカプラ３９０を駆動する構成で
あるが、この場合の高電圧検出回路３８０も、上記と同
様に動作する。
【０２３１】以上のように、この第８の実施形態のベル
信号検出回路には、以下のような効果がある。 （８−１） ベル信号ではない極性反転時に、誤信号が
出ないベル信号検出回路が実現できる。 （８−２） 従来、ヒゲ状パルス列となっていたベル信
号の検出信号を、幅広のパルス列とできる。 （８−３） キャパシタを使用しない部品点数の少ない
ベル信号検出回路を実現できる。
【０２３２】第９の実施形態 図６４は、本発明（請求項４０）の第９の実施形態を示
すベル信号検出回路の回路図である。このベル信号検出
回路は、図示しない電話局からの通信回線Ｌ１、Ｌ２の
電圧を全波整流し、後段回路に電源供給する全波整流回
路４００と、設定電圧以上の電圧印加を検出して定電流
を流す高電圧検出回路４１０と、高電圧検出回路４１０
に接続されて、ベル信号検出情報を図示しないグランド
レベルの異なる外部回路に伝えるベル信号送出手段であ
るフォトカプラ４２０と、フォトカプラ４２０に流れる
電流の時間幅を拡大するパルス幅拡大回路４３０とを、
備えている。高電圧検出回路４１０は、定電圧素子であ
るツェナーダイオードｄ１７０と、第８の実施形態にお
ける定電流ループＩＬＰ２０と同様の構成の定電流ルー
プＩＬＰ３０とが直列接続、またはその定電圧素子が定
電流ループＩＬＰ３０内に接続されて構成されている。
パルス幅拡大回路４３０は、フォトカプラ４２０に接続
され、該フォトカプラ４２０に流れる電流を規定する定
電流ループＩＬＰ３１と、定電流ループＩＬＰ３１に直
列接続され、２個のＮＰＮ形トランジスタＴｒ３９１，
Ｔｒ３９２を用いてグランドレベルを共通とする後段回
路にべル信号検出信号を伝達する電流ミラー回路Ｍ８０
と、ベル信号検出時の高電圧検出回路４１０の電流がオ
フの時も、フォトカプラ４２０に流れる電流を維持する
為の電荷を蓄積するキャパシタＣｐ８０と、キャパシタ
Ｃｐ８０の過充電を防止する為のツェナーダイオードｄ
１７１とを備えている。後段回路との関係でパルス幅拡
大回路４３０中の電流ミラーＭ８０が不要な場合、該電
流ミラーＭ８０を省略してもよい。
【０２３３】次に、図６４のベル信号検出回路は、第８
の実施形態のべル信号検出回路に、パルス幅拡大回路４
３０を付加した構成であり、ベル信号検出の原理は第８
の実施形態と同様なので全体の動作の説明を省略し、付
加したパルス幅拡大回路４３０の動作を説明する。高電
圧検出回路４１０の中の定電流ルーブＩＬＰ３０に流れ
る電流値をｉ30と置き、パルス幅拡大回路４３０中の定
電流ループＩＬＰ３１に流れる電流の電流値をｉ31と置
いた時、（ｉ30＞ｉ31）となるように設定する。ベル信
号の整流結果で、整流回路４００の出力電圧の高電圧部
分で電流ｉ30が流れると、パルス幅拡大回路４３０中の
定電流ループＩＬＰ３１により、フォトカプラ４２０に
電流ｉ31が流れ、残りの電流（ｉ30−ｉ31）が、キャパ
シタＣｐ８０を充電する。この後、整流回路４００の出
力電圧の瞬時値が低電圧部分に入って電流ｉ30が流れな
くなると、今度は、キャパシタＣｐ８０の充電電荷をエ
ネルギー源として、定電流ループＩＬＰ３１は、引き続
きフォトカプラ４２０に定電流ｉ31を流す。
【０２３４】この定電流ｉ31は、放電電荷がなくなるま
で続く。ベル信号の周期をＴ、このうちの充電をしてい
る時間をＴ１、放電をしている時間をＴ２とすると、充
電電荷Ｑ１と放電電荷Ｑ２とは、 Ｑ１＝（ｉ30−ｉ31）×Ｔ１ Ｑ２＝ｉ31×Ｔ２ 但し、Ｔ≧（Ｔ１＋Ｔ２） さらに、（Ｑｌ＞Ｑ２）となるように設定すると、ベル
信号のサイクルの度に未放電電荷分（Ｑｌ―Ｑ２）が蓄
積され、Ｔ＝Ｔｌ＋Ｔ２とでき、連続したベル信号の検
出信号を出力することができる。連続的に流れる電流ｉ
31が電流ミラー回路Ｍ８０を通じ、後段回路に向けて連
続した電流出力を与える。放電しきれない電荷分によっ
てキャパシタＣｐ８０の端子間電圧が高まり、それがツ
ェナーダイオード１７１のツェナー電圧に達すると、キ
ャパシタＣｐ８０の端子間電圧が該ツェナーダイオード
ｄ１７１のブレークダウン電圧にクランプされる。
【０２３５】図６５は、図６４の変形例を示すベル信号
検出回路（請求項３９）の回路図である。このベル信号
検出回路は、高電圧検出回路４１０に、ＰＮＰトランジ
スタＴｒ３９３，Ｔｒ３９４からなる電流ミラー回路Ｍ
９０を付加し、全波整流回路４００の出力に並列接続
し、電流ミラー回路Ｍ９０の出力端子を、逆流防止ダイ
オードｄ１７２を介してパルス幅拡大回路４３０の入力
端子に接続している。この図６５のようなベル信号検出
回路においても、図６４と同様に動作する。以上のよう
に、本実施形態のベル信号検出回路は、次のような効果
を持つ。 （９−１） ベル信号ではない極性反転時に、誤信号が
出ないベル信号検出回路の実現ができる。 （９−２） 極性反転時の全波整流回路４００の出力電
圧がゼロ時にも瞬断しない、完全に連続したロングパル
スのベル信号検出情報を出力することができる。
【０２３６】第１０の実施形態 図６６は、本発明（請求項４２）の第１０の実施形態を
示すベル信号検出回路の回路図である。このベル信号検
出回路は、図示しない電話局からの通信回線Ｌｌ、Ｌ２
の電圧を全波整流し、後段回路に電源供給する全波整流
回路４４０と、設定電圧以上の高電圧印加を検出し、定
電流を流す高電圧検出回路４５０と、電源端子が全波整
流回路４４０の出力するプラス電源Ｖ+ に接続され、ベ
ル信号検出情報を図示しないグランドレベルの異なる外
部回路に伝えるベル信号送出手段のフォトカプラ４６０
と、フォトカプラ４６０に流れるパルス電流の時間幅を
拡大するパルス幅拡大回路４７０と、高電圧検出回路４
５０とパルス幅拡大回路４７０の間に接続された逆流防
止ダイオードｄ１８０とを、備えている。
【０２３７】高電圧検出回路４５０は、第９の実施形態
における高電圧検出回路４１０と同様のツェナーダイオ
ードｄ１８１と定電流ループＩＬＰ４０を有している。
パルス幅拡大回路４７０は、フォトカプラ４６０に流れ
る電流の基準をつくる定電流ループＩＬＰ４１と、この
定電流ループＩＬＰ４１に直列接続され、基準電流の設
定倍率（ｎ倍）の電流をフォトカプラ４６０に流すと共
に、グランドレベルを共通とする後段回路にベル信号の
検出信号を伝達する電流ミラー回路Ｍ１００と、ベル信
号検出時の高電圧検出回路４５０の出力電流がオフの
時、一定時間ベル信号の検出情報を維持するための電荷
を蓄積するキャパシタＣｐ８１と、キャパシタＣｐ８１
の過充電を防止する為のツェナーダイオードｄ１８２と
を備えている。なお、グランドレベルを共通にする後段
回路にベル信号の検出信号を伝達する必要が無い場合
は、電流ミラーＭ１００の後段回路向け出力トランジス
タを削除できる。
【０２３８】次に図６６のベル信号検出回路の動作を説
明する。べル信号検出回路は、第９の実施形態のパルス
幅拡大回路を改良した構成である。ベル信号検出の動作
と高電圧検出回路４５０の電流オフ時でも、引き続きフ
ォトカプラ４６０に電流を流せるパルス幅拡大の動作
は、第９の実施形態のベル信号検出回路と原理は同じで
あり、説明は省略する。ここでは、改良したパルス幅拡
大回路の動作を脱明する。第９の実施形態のベル信号検
出回路では、高電圧検出回路４１０の電流オフフェーズ
のとき、フォトカプラ４２０に流れる電流ｉ31にキャパ
シタＣｐ８０の放電電荷を直接用いており、大きな容量
を持つキャパシタＣｐ８０が必要である共に、高電圧検
出回路４１０が大きな電流ｉ30を出力する必要がある。
ベル信号と局側給電との重畳電圧を整流すると、非常に
大きな電圧（１５４Ｖ）とやや大きな電圧（５８Ｖ）が
交互に現れる脈流となり、ベル信号検出回路の高電圧検
出回路４１０には、主として大きな電圧となるフェーズ
に長い時間電流が流れ、やや大きな電圧のフェーズでは
短い時間しか流れないので、給電側からみると平衡性の
悪い電流となる。
【０２３９】この第１０の実施形態のベル信号検出回路
中のパルス幅拡大回路４７０では、定電流ループＩＬＰ
４０の出力する電流ｉ40と、定電流ループＩＬＰ４１に
流れる電流ｉ41と、キャパシタＣｐ８１の容量が、電流
ミラーＭ１００によって、第９の実施形態の（１／ｎ）
の値で済むことになる。ベル信号検出回路の電流の主要
を占めるフォトカプラ４６０に流れる電流は、電流ミラ
ーＭ１００により増倍される。その電流が、パルス幅拡
大機構の外側を、整流脈流のピーク値に関係なく一定量
が流れる（フォトカプラ４６０のダイオード電圧以上な
ら同じ電流）ので、給電側から見ての電流の平衡性は大
きく改善される。但し、極性反転時のゼロ給電部分にお
いて、フォトカプラ４６０の電流が瞬断する現象が現れ
るが、その時間は非常に短い。逆流防止ダイオードｄ１
８０は、高電圧検出回路４５０の電流ｉ40がゼロの時、
キャパシタＣｐ８１の充電電荷が、高電圧検出回路４５
０を逆方向に流れて放電するのを防止する。高電圧検出
回路４５０に逆流防止能力が十分にあれば、ダイオード
ｄ１８０は省略可能である。
【０２４０】図６７は、図６６の変形例を示すベル信号
検出回路（請求項４１）の回路図である。このベル信号
検出回路は、高電圧検出回路４５０に、ＰＮＰトランジ
スタＴｒ３９５，Ｔｒ３９６からなる電流ミラー回路Ｍ
１０１を付加し、全波整流回路４４０の出力側に並列接
続し、電流ミラー回路Ｍ１０１の出力端子を、逆流防止
ダイオードｄ１８１を介してパルス幅拡大回路４７０の
入力端子に接続している。この図６７のようなベル信号
検出回路においても、図６６と同様に動作する。以上の
ように、この第１０の実施形態のベル信号検出回路は、
次の効果を奏する。 （１０−１） ベル信号ではない極性反転時に、誤信号
が出ないベル信号検出回路を実現できる。 （１０−２） 従来、細いヒゲ状パルス列となっていた
ベル信号の検出出力を、時間幅の広いパルス（極性反転
時の全波整流出力のゼロパワー部分のみ瞬断）列にする
ことができる。 （１０−３） キャパシタＣｐ８１をキャパシタＣｐ８
０に比べて小容量値化できる。 （１０−４） 給電側からみて、給電電流の平衡性がよ
い。
【０２４１】第１１の実施形態 図６８は、本発明（請求項４３）の第１１の実施形態を
示すベル信号検出回路の回路図である。このべル信号検
出回路は、図示しない電話局からの通信回線ＬＬ、Ｌ２
の電圧を全波整流し、後段回路に電源供給する全波整流
回路４８０と、設定電圧以上の高電圧印加を検出して定
電流を流す高電圧検出回路４９０と、ベル信号検出情報
を図示しないグランドレベルの異なる外部回路に伝える
フォトカプラ５００と、高電圧検出回路４９０の出力電
流の時間幅を拡大する第１のパルス幅拡大回路５１０
と、それら高電圧検出回路４９０とパルス幅拡大回路５
１０との間に接続され、該パルス幅拡大回路５１０の逆
流電流を防止する逆流防止ダイオードｄ１８２と、ベル
信号受信中の極性反転時の全波整流回路４８０の出力ゼ
ロパワー部分のフォトカプラ５００ヘの出力電流を維持
する第２のパルス幅拡大回路５２０と、整流回路４８０
のプラス電源端子とパルス幅拡大回路５２０との間に接
続され、パルス幅拡大回路５２０の逆流電流を防止する
逆流防止ダイオードｄ１８３とを、備えている。
【０２４２】高電圧検出回路４９０は、第９の実施形態
における高電圧検出回路４１０と同様のツェナーダイオ
ードｄ１８４と定電流ループＩＬＰ５０を有している。
パルス幅拡大回路５１０は、パルス幅拡大回路５２０に
流れる電流の基準をつくる定電流ループＩＬＰ５１と、
定電流ループＩＬＰ５１に直列接続され、基準電流の設
定倍率（ｎ倍）の電流をそのパルス幅拡大回路５２０に
流すと共に、グランドレベルの共通する後段回路にべル
信号検出信号を伝達する電流ミラーＭ１１０と、ベル信
号検出時の高電圧検出回路４９０の出力電流がオフの時
も、ベル信号検出情報（電流）を維持する為の電荷を蓄
積するキャパシタＣｐ８３と、該キャパシタＣｐ８３の
過充電を防止するツェナーダイオードｄ１８５とを備え
ている。パルス幅拡大回路５２０は、フォトカプラ５０
０に流れる電流を決める定電流ループＩＬＰ５２と、ベ
ル信号受信中の極性反転時の全波整流回路４８０の出力
電圧のゼロパワー部分のフォトカプラ５００ヘの出力電
流を維持する為の電荷を蓄積するキャパシタＣｐ８４
と、そのキャパシタＣｐ８４の過充電を防止する為のツ
ェナーダイオードｄ１８６とを有している。なお、グラ
ンドレベルを共通にする後段回路にべル信号検出信号を
伝達する必要が無い場合は、電流ミラー回路Ｍ１１０の
後段回路向けの出力トランジスタは削除可能である。
【０２４３】次に、図６８のベル信号検出回路の動作を
説明する。第１０の実施形態のベル信号検出回路に、第
２のパルス幅拡大回路５２０を付加した構成であり、べ
ル信号検出の動作と、高電圧検出回路４９０の電流オフ
時も、引き続きフォトカプラ５００に電流を流せるパル
ス幅拡大する第１のパルス幅拡大回路５１０の動作は、
第１０のベル信号検出回路と同じであり、説明を省略
し、パルス幅拡大回路５２０の動作を説明する。第１０
の実施形態のベル信号検出回路では、キャパシタＣｐ８
１の小容量化と、局側から見ての電流平衡性の大幅改善
が図れる―方で、ベル信号受信中の極性反転時の全波整
流回路４４０の出力電圧のゼロパワー部分でベル信号検
出信号が瞬断する欠点がある。この欠点を、パルス幅拡
大回絡５２０は解消させる。つまり、パルス幅拡大回路
５２０は、第９の実施形態のパルス幅拡大回路４３０と
同様に、内部に有したキャパシタＣｐ８４の充放電で、
全波整流回路４８０の出力電圧がゼロパワーになったと
きにも、フォトカプラ５００を駆動する。
【０２４４】図６９は、図６８の変形例を示すベル信号
検出回路の回路図である。このベル信号検出回路は、高
電圧検出回路４９０に、ＰＮＰトランジスタＴｒ３９
７，Ｔｒ３９８からなる電流ミラー回路Ｍ１１１を付加
し、全波整流回路４８０の出力側に並列接続し、該高電
圧検出回路４９０の出力端子を、ダイオードｄ１８２を
介してパルス幅拡大回路５１０の入力端子に接続してい
る。この図６９のようなベル信号検出回路においても、
図６８と同様に動作する。以上のように、この第１１の
実施形態のベル信号検出回路は、次のような効果が期待
できる。 （１１−１） ベル信号でない極性反転時では、誤信号
が出ないベル信号検出回路を実現できる。 （１１−２） 極性反転時の全波整流回路４８０の出力
パワーがゼロパワーの時も、べル信号の検出信号が得ら
れ、完全に連続化したロングパルスのべル信号検出情報
が得られる。 （１１−３） キャパシタＣｐ８３の容量を、第９の実
施形態のベル信号検出回路のキャパシタＣｐ８０より
も、小容量値化できる。 （１１−４） 給電側からみて、給電電流の平衡性がよ
い。
【０２４５】第１２の実施形態 図７０（ａ），（ｂ）は、本発明（請求項４８及び４９
の一部）の第１２の実施形態を示すベル信号検出回路の
回路図であり、同図（ａ）が図６１に対応する回路であ
り、同図（ｂ）が図６３に対応する回路である。このベ
ル信号検出回路は、図示しない電話局からの通信回線Ｌ
１、Ｌ２の電圧を全波整流し、後段回路に対し、正極性
端子と負極性端子からプラス電源Ｖ+ とマイナス電源Ｖ
- を供給する全波整流回路５５０と、正極性端子と負極
性端子間の電圧が設定された高低の電圧範囲の電圧にな
ったときのみ、定電流を出力する定電流パルス出力回路
５６０、ベル信号検出情報を図示しないグランドレベル
の異なる外部回路に伝えるベル信号送出手段のフォトカ
プラ５７０とを備えている。定電流パルス出力回路５６
０は、例えば、図３，図７，図１３に示された回路や、
図１０〜図１２に示される回路に出力用電流ミラー回路
を接続した回路で構成されている。定電流パルス出力回
路５６０において、高側設定電圧Ｖ２は、電話機の絶縁
試験時の回線間電圧の下限値（約２００Ｖ）以下に設定
され、低側設定電圧Ｖ１を待機時の回線間電圧値（約４
８Ｖ）以上に、設定されている。なお、後段回路との関
係で、高低の２つの設定電圧の範囲内でのみ定電流を流
す定電流パルス出力回路５６０内に、不要な出力用電流
ミラー回路がある場合は、同電流ミラー回路を省略して
もよい。
【０２４６】この図７０のベル信号検出回路の動作にお
けるベル信号の検出動作については、第８の実施形態の
ベル信号検出回路と同じなので、該検出動作の説明を省
略する。通信回線Ｌ１，Ｌ２に高電圧が送られてくるも
う一つのケースとして、絶縁試験がある。高低の２つの
設定電圧の範囲内でのみ定電流を流す定電流パルス出力
回路５６０の高側設定電圧Ｖ２は、絶縁試験時の試験下
限電圧値以下に設定してあるので、絶縁試験定常電圧が
回線間に印加された場合、設定電圧Ｖ２を越えるので、
定電流パルス出力回路５６０に電流は流れない。絶縁試
験定常電圧に至る過渡状態では、過渡電圧が電流を流す
電圧範囲（Ｖ１とＶ２）を通過する瞬時のみ、電流が流
れる。以上のように、この第１２の実施形態のベル信号
検出回路には、次の効果がある。 （１２−１） ベル信号ではない通常の極性反転時に
は、誤信号を出さないベル信号検出回路を実現できる。 （１２−２） キャパシタを使わないベル信号検出回路
が実現できる。 （１２−３） 構成部品点数の少ないベル信号検出回路
が実現できる。 （１２−４） 絶縁試験時にも高電圧印加になるが、絶
縁試験時には、単発のヒゲパルスがでるだけであり、絶
縁試験をパスすることができる。
【０２４７】第１３の実施形態 図７１（ａ），（ｂ）は、本発明（請求項４８及び４９
の一部）の第１３の実施形態を示すベル信号検出回路
（その１，２）の回路図であり、同図（ａ）は図６４に
対応する回路であり、同図（ｂ）が図６５に対応する回
路を示している。図７１（ａ）のベル信号検出回路は、
図示しない電話局からの通信回線Ｌ１、Ｌ２の電圧を全
波整流し、正極性端子と負極性端子から後段回路に電源
供給する全波整流回路５８０と、全波整流回路５８０の
正極性端子と負極性端子の電圧が設定された高低の二つ
の電圧範囲内のとき定電流を出力する定電流パルス出力
回路５９０と、該高電圧検出回路５９０に接続されて、
ベル信号検出情報を図示しないグランドレベルの異なる
外部回路に伝えるベル信号送出手段であるフォトカプラ
６００と、フォトカプラ６００に流れる電流の時間幅を
拡大するパルス幅拡大回路６１０とを、備えている。定
電流パルス出力回路５９０は、第１２の実施形態におけ
る定電流パルス出力回路５６０と同じ構成であり、パル
ス幅拡大回路６１０は、第９の実施形態の図６４中のパ
ルス幅拡大回路と同じ構成である。即ち、図７１（ａ）
のベル信号検出回路は、図６４の高電圧回路を定電流パ
ルス出力回路に置き換えた構成である。定電流パルス出
力回路５９０における高低二つの設定電圧も第１２の実
施形態と同様に設定されるが、高側の設定電圧とパルス
幅拡大回路６１０中のツェナーダイオードのツェナー電
圧との和が、絶縁試験電圧の下限値以下になるように設
定されている。
【０２４８】図７１（ｂ）のベル信号検出回路は、図６
５のベル信号検出回路の高電圧検出回路４１０を、定電
流パルス出力回路５９０に置き換えた回路である。この
場合の定電流パルス出力回路５９０の高側の設定電圧
は、第１２の実施形態の定電流パルス出力回路５６０と
同様に設定されている。ベル信号検出動作は、第９の実
施形態のベル信号検出回路と同じである。絶縁試験電圧
印加に対する応答動作は、第１２の実施形態のべル信号
検出回路と同様である。以上のように、この第１３の実
施形態のベル信号検出回路には、次のような効果があ
る。 （１３ーｌ） ベル信号ではない通常の極性反転時に
は、誤信号を出さないベル信号検出回路を実現できる。 （１３−２） 極性反転時の全波整流回路出力ゼロ時
も、完全に連続したロングパルスのベル信号検出情報を
出力できる。 （１３−３） 絶縁試験時も高電圧印加となるが、絶縁
試験時には、単発のヒゲパルスがでるだけであり、絶縁
試験をパスすることができる。
【０２４９】第１４の実施形態 図７２（ａ），（ｂ）は、本発明（請求項４８及び４９
の一部）の第１４の実施形態を示すベル信号検出回路の
回路図であり、同図（ａ）が図６６に対応する回路、及
び同図（ｂ）が図６７に対応する回路を示している。こ
れらのベル信号検出回路は、図示しない電話局からの通
信回線Ｌｌ、Ｌ２の電圧を全波整流し、正極性端子と負
極性端子から後段回路に電源供給する全波整流回路６２
０と、正極性端子と負極性端子の間の電圧が設定された
高低二つの設定電圧範囲内のとき、定電流を流す定電流
パルス出力回路６３０と、電源端子が全波整流回路６２
０の出力するプラス電源Ｖ+ に接続され、ベル信号検出
情報を図示しないグランドレベルの異なる外部回路に伝
えるベル信号送出手段のフォトカプラ６４０と、フォト
カプラ６４０に流れるパルス電流の時間幅を拡大するパ
ルス幅拡大回路６５０と、定電流パルス出力回路６３０
とパルス幅拡大回路６５０の間に接続された逆流防止ダ
イオードｄ１８５とを、備えている。定電流パルス出力
回路６３０は、第１２の実施形態のベル信号検出回路に
おける定電流パルス出力回路５６０と同等の構成であ
り、全波整流回路６２０、フォトカプラ６４０、パルス
幅拡大回路６５０、及びダイオードｄ１８５は、第１０
の実施形態で用いられたものと同等の構成である。
【０２５０】図７２（ａ）のベル信号検出回路では、図
６６のベル信号検出回路における高電圧検出回路４５０
が定電流パルス出力回路６３０に置き換えられ、図６６
と同様の全波整流回路６２０、定電流パルス出力回路６
３０、フォトカプラ６４０、パルス幅拡大回路６５０、
及びダイオードｄ１８５が接続されている。図７２
（ｂ）のベル信号検出回路では、図６７のベル信号検出
回路における高電圧検出回路４５０が定電流パルス出力
回路６３０に置き換えられ、図６７と同様の全波整流回
路６２０、定電流パルス出力回路６３０、フォトカプラ
６４０、パルス幅拡大回路６５０、及びダイオードｄ１
８５が接続されている。図７２（ａ）のベル信号検出回
路において、定電流パルス出力回路６３０の高低二つの
設定電圧は第１２の実施形態と同様に設定されるが、高
側の設定電圧とパルス幅拡大回路６１０中のツェナーダ
イオードのツェナー電圧との和が、絶縁試験電圧の下限
値以下になるように設定されている。図７２（ｂ）のベ
ル信号検出回路においては、定電流パルス出力回路６３
０の高側の設定電圧は、第１２の実施形態の定電流パル
ス出力回路５６０と同様に設定されている。これらのベ
ル信号検出回路におけるベル信号検出動作は、第１０の
実施形態のベル信号検出回路と同じであり、絶縁試験電
圧印加に対する応答動作は、第１２の実施形態のべル信
号検出回路と同様となる。
【０２５１】従って、第１４の実施形態のベル信号検出
回路には、次のような効果がある。 （１４−ｌ） ベル信号ではない通常の極性反転時に
は、誤信号を出さないベル信号検出回路を実現できる。 （１４−２） 従来、細いヒゲ状パルス列となっていた
検出出力を、時間幅の広いパルス（極性反転時の全波整
流出力のゼロパワー部分のみ瞬断）列とすることができ
る。 （１４−３） 内蔵するキャパシタを、第１３の実施形
態よりも小容量値化できる。 （１４−４） 給電側からみて、給電電流の平衡性がよ
い。 （１４−５） 絶縁試験時も高電圧印加となるが、絶縁
試験時には、単発のヒゲパルスがでるだけであり、絶縁
試験をパスすることができる。
【０２５２】第１５の実施形態 図７３（ａ），（ｂ）は、本発明（請求項４８及び４
９）の第１５の実施形態を示すベル信号検出回路の回路
図であり、同図（ａ）が図６８に対応する回路、及び同
図（ｂ）が図６９に対応する回路を示している。これら
のベル信号検出回路は、図示しない電話局からの通信回
線Ｌｌ、Ｌ２の電圧を全波整流し、正極性端子と負極性
端子から後段回路に電源供給する全波整流回路６６０
と、正極性端子と負極性端子の間の電圧が設定された高
低二つの設定電圧範囲内のとき、定電流を流す定電流パ
ルス出力回路６７０と、ベル信号検出情報を図示しない
グランドレベルの異なる外部回路に伝えるベル信号送出
手段のフォトカプラ６８０と、定電流パルス出力回路６
７０の出力電流の時間幅を拡大する第１のパルス幅拡大
回路６９０と、それら定電流パルス出力回路６７０とパ
ルス幅拡大回路６９０との間に接続され、該パルス幅拡
大回路５１０の逆流電流を防止する逆流防止ダイオード
ｄ１８６と、ベル信号受信中の極性反転時の全波整流回
路６６０の出力ゼロパワー部分のフォトカプラ６８０ヘ
の出力電流を維持する第２のパルス幅拡大回路７００
と、整流回路６６０の正極性端子とパルス幅拡大回路７
００との間に接続され、パルス幅拡大回路７００の逆流
電流を防止する逆流防止ダイオードｄ１８７とを、備え
ている。定電流パルス出力回路６７０は、第１２の実施
形態のベル信号検出回路における定電流パルス出力回路
５６０と同等の構成であり、全波整流回路６６０、フォ
トカプラ６８０、パルス幅拡大回路６９０，７００及び
ダイオードｄ１８６，１８７は、第１１の実施形態で用
いられたものと同等の構成である。
【０２５３】図７３（ａ）のベル信号検出回路では、図
６８のベル信号検出回路における高電圧検出回路４９０
が定電流パルス出力回路６７０に置き換えられ、図６８
と同様の全波整流回路６６０、定電流パルス出力回路６
７０、フォトカプラ６８０、パルス幅拡大回路６９０，
７００、ダイオードｄ１８６，ｄ１８７が接続されてい
る。図７３（ｂ）のベル信号検出回路では、図６９のベ
ル信号検出回路における高電圧検出回路４９０が定電流
パルス出力回路６７０に置き換えられ、図６９と同様の
全波整流回路６６０、定電流パルス出力回路６７０、フ
ォトカプラ６８０、パルス幅拡大回路６９０，７００、
及びダイオードｄ１８６，ｄ１８７が接続されている。
図７３（ａ）のベル信号検出回路において、定電流パル
ス出力回路６７０の高低二つの設定電圧は第１２の実施
形態と同様に設定されるが、高側の設定電圧とパルス幅
拡大回路６９０中のツェナーダイオードのツェナー電圧
との和が、絶縁試験電圧の下限値以下になるように設定
されている。図７３（ｂ）のベル信号検出回路において
は、定電流パルス出力回路６７０の高側の設定電圧は、
第１２の実施形態の定電流パルス出力回路５６０と同様
に設定されている。これらのベル信号検出回路における
ベル信号検出動作は、第１１の実施形態のベル信号検出
回路と同じであり、絶縁試験電圧印加に対する応答動作
は、第１２の実施形態のべル信号検出回路と同様とな
る。
【０２５４】従って、第１５の実施形態のベル信号検出
回路には、次のような効果がある。 （１５−１） ベル信号ではない通常の極性反転時に
は、誤信号を出さないベル信号検出回路を実現できる。 （１５−２） 極性反転時の全波整流回路の出力パワー
がゼロの時も、完全に連続したロングパルスのベル信号
検出情報を出力できる。 （１５−３） 内蔵キャパシタを小容量化できる。 （１５−４） 給電側からみて、給電電流の平衡性がよ
い。 （１５−５） 絶縁試験時も高電圧印加となるが、絶縁
試験時には、単発のヒゲパルスがでるだけであり、絶縁
試験をパスすることができる。 なお、本発明は上記実施形態に限定されず、種々の変形
が可能である。例えば、エッジ検出回路３０Ａ，３０Ｂ
等で用いられた図３の回路に、発光素子やアイソレータ
を直列に接続し、または電流ミラー回路の入力端子を接
続して該電流ミラー回路の出力端子に発光素子やアイソ
レータを接続し、電圧Ｖonを正常電圧の下限値に設定
し、Ｖoff を正常電源電圧の上限値に設定することで、
直流電源を監視する直流電源監視回路を構成することが
できる。つまり、正常電圧を出力している時、発光素子
やアイソレータが動作する。
【０２５５】図３８から図４１の定電流ON/OFFモノマル
チは、最小動作電圧は若干大きいが、最大動作電圧は、
素子耐圧限界まで動作可能である。つまり、動作電圧範
囲が広く、待機時の消費電力はゼロと考えてよい。よっ
て、各種装置の遅延時間回路或いは一定時間オンさせる
時定数回路として使用することも、可能である。制御電
源回路２３０は、定電流ループ２３１ａ，２３１ｂを挿
入した形で動作して過電流を防止し、大電圧印加時等に
はツェナーダイオードｄ９２，ｄ９４が機能する。よっ
て、負荷がオープンの状態では消費電力がゼロであるの
で、電源に繋ぎっぱなしのサージ保護回路としても、利
用が可能である。さらに、ツェナーダイオードｄ９２，
ｄ９４が常時オンとなる設定にすると、低出力電流時
は、それらダイオードｄ９２，ｄ９４で決まる出力電
圧、重負荷時には定電流ループ２３１ａ，２３１ｂで定
まる定電流を出力する。つまり、定電圧定電流の電源回
路となる。よって、前段に全波整流回路を付加すること
で、固定電圧の定電圧定電流特性を持つ直流電源ができ
る。また、以上の発明回路は、全波整流回路出力の負側
をグランドとして、正側を電源とする回路であるが、ト
ランジスタのＰＮ極性を反転しダイオードのアノードと
カソードを逆向きに変更することにより、全波整流回路
出力の正側をグランドに負側を電源とする回路として、
同機能を実現できる。
【０２５６】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、全波整流回路と、第１及び第２の第１のエッ
ジ検出回路と、検出信号生成部と、保持回路とを、極性
反転検出回路に設けているので、保持回路を一つにする
ことができ、回路数と外付け部品を削減できると共に、
誤った極性反転検出情報を出力することがなくなる。第
２〜４の発明によれば、第１のエッジ検出回路は、全波
整流回路の負極性端子と第１の回線の間の電圧が通信回
線の待機時における電圧値未満の一定電圧値範囲での
み、定電流を前記第１のエッジ検出トリガ電流として出
力する構成とし、第２のエッジ検出回路は、負極性端子
と第２の回線との間の電圧が待機時における電圧値未満
の一定電圧値範囲でのみ、定電流を第２のエッジ検出ト
リガ電流として出力する構成にしたので、キャパシタを
用いない疑似微分回路が実現し、転極速度の影響を受け
ず安定したエッジ検出トリガ電流が得られる。さらに、
その電圧範囲の設定により、雑音耐力に優れた極性反転
検出回路を実現できる。第５の発明によれば、保持回路
が３つの出力状態をとるので、起動と復旧の両方の信号
に対する情報を出力することが可能になる。
【０２５７】第６及び第７の発明によれば、第５の発明
におけるエッジ検出回路は、全波整流回路の負極性端子
と第１の回線の間の電圧が通信回線の待機時における電
圧値未満の一定電圧値範囲でのみ、定電流を前記第１の
エッジ検出トリガ電流として出力する構成とし、第２の
エッジ検出回路は、負極性端子と第２の回線との間の電
圧が待機時における電圧値未満の一定電圧値範囲での
み、定電流を第２のエッジ検出トリガ電流として出力す
る構成にしたので、転極速度の影響を受けず安定したエ
ッジ検出トリガ電流が得られる。さらに、その電圧範囲
の設定により、雑音耐力に優れた極性反転検出回路を実
現できる。第８の発明によれば、第１の定電流ループと
帰還ループと第１及び第２の定電圧素子とを備えている
ので、一定電圧範囲でのみ定電流の流れる定電流回路を
実現できる。第９の発明によれば、第８の発明の定電流
回路を用いているので、微分動作を行うキャパシタを用
いないで疑似微分を実現し、信号線のパルスエッジ検出
回路が実現できる。第１０の発明によれば、第９の発明
のパルスエッジ回路を用いて第１〜第５の発明の極性反
転検出回路の第１及び第２のエッジ検出回路を構成して
いるので、極性反転検出回路に用いられていた、微分動
作を行うキャパシタが不要になり、集積化が容易にな
る。
【０２５８】第１１及び第１２の発明によれば、第８の
発明の定電流回路に接続された発光素子またはアイソレ
ータを備えているので、直流電源の出力状態の異常を検
出することができる。第１３の発明によれば、第１〜第
４の極性反転検出回路における保持回路は、定電流オ
ン、オフ型スイッチ回路と出力部とを備えているので、
低消費電力の極性反転検出回路を実現できる。第１４，
１５の発明によれば、第５または第６の発明における保
持回路は、インターフェイス回路と定電流オン、オフ形
スイッチ回路と電流切換え形スイッチ回路と第１〜第３
の出力部とを備えているので、第５または第６の発明の
極性反転検出回路を低消費電力のものとすることができ
る。第１６〜第１８の発明によれば、定電流オン、オフ
形スイッチ回路は、定電流ループとスイッチループで構
成したので、第１３の発明の定電流オン、オフ形スイッ
チ回路を集積化が可能な素子で構成することができる。
【０２５９】第１９及び第２０の発明によれば、第１及
び第２の全波整流回路と、第１及び第２の転極フォール
エッジ検出部と、第１及び第２の検出信号形成部と、モ
ノマルチと、第１及び第２の転極ライズエッジ検出回路
と、リセットパルスを出力するリセットパルス形成回路
と、保持回路とを備え、モノマルチの出力するパルス
が、リセットパルス形成回路を介して保持回路に与えら
れている期間には、該保持回路が強制的にリセットされ
て転極情報を出力しない構成にしたので、緩転極だけを
検出し、ベル信号の有無を判定しなくても、ノーリンギ
ング通信の着信を検出できる。第２１及び第２２の発明
によれば、第１９及び第２０の発明における保持回路を
第１及び第２の保持回路に分けて構成している。そのた
め、緩転極における起動と復旧を区別できる。第２３及
び第２４の発明によれば、緩転極検出回路に３ステート
保持回路を備えているので、一つの保持回路で、起動と
復旧の情報を両方出力することができる。第２５の発明
によれば、緩転極検出回路の転極ライズエッジ検出回路
に、一定電圧範囲で定電流を流す回路を用いたパルスエ
ッジ検出回路を用いたので、雑音による誤動作に強い緩
転極検出回路が得られる。
【０２６０】第２６の発明によれば、信号線上のパルス
を整流するピークホールド用整流ダイオードと、該ピー
クホールド用整流ダイオードとグランドとの間に接続さ
れたピークホールド用キャパシタと、第８の発明の定電
流回路と、ピークホールド用整流ダイオードと前記ピー
クホールド用キャパシタの接続点に接続された第１の線
形電流ミラーと、逆流防止ダイオードと、第２の線形電
流ミラーとを備えている。そのため、微分動作をするキ
ャパシタを用いずに、低消費電力で、パルスのフォール
エッジを検出して一定のトリガ電流を出力するパルスフ
ォールエッジ検出回路が得られる。第２７及び第２８の
発明によれば、第８の発明の定電流回路と、第１の線形
電流ミラーと、逆流防止ダイオードと、第２の線形電流
ミラーとを備えているので、第１９〜第２５の発明の緩
転極検出回路における第１及び第２フォールエッジ検出
回路を、微分動作をするキャパシタを用いずに、低消費
電力で転極フォールエッジを検出して、一定のトリガ電
流を出力する構成にできる。第２９〜第３１の発明によ
れば、セット入力端子及びリセット入力端子に入力され
たトリガ電流で定電流をオン、オフする定電流オン、オ
フ回路と、スイッチ回路と、時定数キャパシタと、第５
及び第６の電流ミラーと、シュミットトリガ回路とを備
えているので、動作電圧範囲が広く、かつ、パルスを出
力するときだけ電流の流れる電力効率のよいモノマルチ
ができる。
【０２６１】第３２の発明によれば、第１９〜第２８の
発明の緩転極検出回路におけるモノマルチを第２９〜第
３１の発明のモノマルチで構成したので、低消費電力の
緩転極検出回路を実現できる。第３３及び第３４の発明
によれば、定電流ループと、出力保持キャパシタと、レ
ベルシフトダイオードと、帰還トランジスタとを備えて
いるので、電源が途絶えても、一定時間は負荷回路の動
作を保証できると共に、該出力保持キャパシタの高耐圧
化を防止した制御電源回路を実現できる。第３６の発明
によれば、全波整流回路と、第１及び第２のエッジ検出
回路と、第１及び第２のパルス幅拡大回路と、ＡＮＤ回
路と、出力手段とを備えているので、ベル信号以外の単
発の極性反転は検出せず、ベル信号のみを検出すること
ができる。しかも、そのベル信号検出情報は、ヒゲハル
スの幅を拡大したものにすることができる。第３７，３
８の発明によれば、全波整流回路と高電圧検出回路と出
力手段とを備えているので、ベル信号の高電圧領域が検
出されて、パルス幅の広いベル信号検出信号を出力する
ことができる。
【０２６２】第３９〜４３の発明によれば、全波整流回
路と、高電圧検出回路と、パルス幅拡大回路または第１
のパルス幅拡大回路と、出力手段とを備えているので、
ベル信号による高電圧印加が検出され、その期間が拡大
されたベル信号検出信号を出力することができる。第４
４及び第４５の発明によれば、定電流ループと定電圧素
子とを備えているので、待機時では電力を消費しない設
定電圧値以上の印加を検出する高電圧検出回路を実現で
きる。第４６及び第４７の発明によれば、第３７〜４３
の発明における高電圧検出回路は、第４４または第４５
の発明の高電圧検出回路で構成したので、ベル信号検出
回路の部品点数を減じることができる。第４８，４９の
発明によれば、全波整流回路と定電流パルス出力回路と
出力手段と備えているので、ベル信号以外の単発の極性
反転は検出せず、ベル信号のみを検出することができベ
ル信号検出回路を、少ない部品点数で実現できる。しか
も、そのベル信号検出情報は、ヒゲハルスの幅を拡大し
たものにすることができる。そのうえ、絶縁試験をパス
することが可能になる。第５０〜第５４の発明によれ
ば、定電流ループとトランジスタとホールドキャパシタ
とツェナーダイオードと、エミッタ抵抗とレベルシフト
素子群とを備えているので、電源が瞬断したときも、電
流パルスの幅を拡大し、その時間情報を維持する低消費
電力のパルス幅拡大回路が実現できる。
【０２６３】第５１及び第５２〜第５４の発明によれ
ば、第５０のパルス幅拡大回路に第２のトランジスタを
設けてダーリン増幅器を形成しているので、第５０の発
明よりも、効率的なパルス幅拡大が可能になる。第５５
の発明によれば、第３６の発明のベル信号検出回路にお
ける第１及び第２のパルス幅拡大回路は、第５０〜第５
４の発明のパルス幅拡大回路で構成したので、通信回線
間電圧がゼロになっても、電流パルスの幅を拡大し、そ
の時間情報を維持することができる。低消費電力のパル
ス幅拡大回路が実現できる。第５６の発明によれば、ホ
ールドキャパシタとツェナーダイオードと電流ループと
電流ミラーとを備えているので、特別な電源が不要で、
電流パルスの時間幅を拡大した大きな出力電流が得られ
るパルス幅拡大回路を実現できる。第５７の発明によれ
ば、第３９〜第４３，第４６〜第４９の発明における各
パルス幅拡大回路は、第５６の発明のパルス幅拡大回路
で構成したので、確実なベル信号検出信号が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す極性反転検出回
路の回路図である。
【図２】従来の極性反転検出回路の回路図である。
【図３】図１中のエッジ検出回路の要素を示すブロック
図である。
【図４】図４は、線形電流ミラー回路を説明する図であ
る。
【図５】図５は、非線形電流アンプ（定電流源形電流ア
ンプ）を説明する図である。
【図６】図６は、非線形電流アンプ（スイッチ形電流ア
ンプ）を説明する図である。
【図７】図３のエッジ検出回路の構成例を示す回路図で
ある。
【図８】エッジ検出回路の印加電圧と流れる電流の関係
を示す図である。
【図９】エッジ検出過渡時の印加電圧と流れる電流の波
形を示す図である。
【図１０】図３中の定電圧素子３１，３２の挿入位置を
示すブロック図である。
【図１１】複数の電流ミラー回路を１つの電流ミラー回
路で置換えた図７の変形例を示すブロック図である。
【図１２】帰還ループ３３にＭＯＳトランジスタを用い
た図７の回路例を示す回路図である。
【図１３】図１３は、図７の他の構成例を示す回路図で
ある。
【図１４】図１中の定電流ON/OFF形保持回路５０の構成
例を示すブロック図である。
【図１５】図１４中の定電流ON/OFF電流スイッチの構成
要素を説明する図である。
【図１６】図１４の定電流ON/OFF電流スイッチの第１の
具体例（その１）を示す図である。
【図１７】図１４の定電流ON/OFF電流スイッチの第１の
具体例（その２）を示す図である。
【図１８】図１６を用いた図１４の定電流ON/OFF形保持
回路の回路例を示す回路図である。
【図１９】図１７を用いた図１４の定電流ON/OFF形保持
回路の回路例を示す回路図である。
【図２０】図１４の定電流ON/OFF電流スイッチの第２の
具体例を示す図である。
【図２１】図２０の定電流ON/OFF電流スイッチの変形例
を説明する回路図である。
【図２２】図２１を用いた図１４の定電流ON/OFF形保持
回路の回路図である。
【図２３】定電流ON/OFF電流スイッチの第３の具体例を
示すブロック図である。
【図２４】図２３の変形例を示す図である。
【図２５】図２４の定電流ON/OFF電流スイッチを用いた
図１４の定電流ON/OFF形保持回路の回路例を示す回路図
である。
【図２６】図１の動作を説明するタイムチャートであ
る。
【図２７】本発明の第２の実施形態を示す極性反転検出
回路の構成ブロック図である。
【図２８】図２７中の定電流ON/OFF＆切替形保持回路６
０を示す構成ブロック図である。
【図２９】図２８中の電流切替形スイッチ６３の具体的
回路例を示す回路図である。
【図３０】図２８中のインタフェイス回路６１の構成例
を示す図である。
【図３１】図２８中のインタフェイス回路６１の構成例
を示す図である。
【図３２】図２７の極性反転検出回路の動作を示すタイ
ムチャートである。
【図３３】本発明の第３の実施形態を示す緩転極検出回
路の全体構成を示す回路図である。
【図３４】パルスフォールエッジ検出回路のブロック図
である。
【図３５】図３４中の設定した一定の電圧範囲内でのみ
定電流が流れる回路２１１の入力電圧と出力電流波形を
示す図である。
【図３６】図３４中のフォールエッジ検出部２１０の具
体例を示す回路図である。
【図３７】転極フォールエッジ検出回路Ｋ１を示すブロ
ック図である。
【図３８】Ａタイプの定電流ON/OFFモノマルチの構成を
示すブロック図である。
【図３９】図３８のＡタイプ定電流ON/OFFモノマルチの
具体的回路例を示す回路図である。
【図４０】Ｂタイプ定電流ON/OFFモノマルチの構成ブロ
ック図である。
【図４１】図４０のＢタイプ定電流ON/OFFモノマルチの
具体的回路例を示す回路図である。
【図４２】図３３の緩転極検出回路の動作を示すタイム
チャートである。
【図４３】本発明の第４の実施形態を示す緩転極検出回
路の構成ブロック図である。
【図４４】図４３中の転極フォールエッジ検出回路Ｋ３
の構成を示す回路図である。
【図４５】制御電源回路（その１）を示す概略の回路図
である。
【図４６】図４５の具体的回路例を示す回路図である。
【図４７】制御電源回路（その２）を示す概略の回路図
である。
【図４８】図４７の具体的回路例を示す回路図である。
【図４９】本発明の第５の実施形態を示す緩転極検出回
路の回路図である。
【図５０】図４９の緩転極検出回路の動作を示すタイム
チャートである。
【図５１】本発明の第６の実施形態を示す緩転極検出回
路の回路図である。
【図５２】本発明の第７の実施形態を示すベル信号検出
回路の概略の回路図である。
【図５３】図５２中の信号形成部３７０の構成（その
１）を示すブロック図であり。
【図５４】図５３の具体的回路例を示す回路図である。
【図５５】図５２中の信号形成部３７０の構成（その
２）を示すブロック図である。
【図５６】Ａタイプのミラー積分型回路で構成したパル
ス幅拡大回路の回路図である。
【図５７】Ｂタイプの積分型パルス幅拡大回路の回路図
である。
【図５８】図５５の信号形成部の具体的回路例である
【図５９】パルス幅拡大回路をモノマルチで構成した図
５２中の信号形成部の構成（その３）を示す図である。
【図６０】図５９中のＡＮＤ回路３５０Ｃの構成例を示
す回路図である。
【図６１】本発明の第８の実施形態を示すベル信号検出
回路の回路図である。
【図６２】図６１中の高電圧検出回路を示す図である。
【図６３】図６１の変形例を示す回路図である。
【図６４】本発明の第９の実施形態を示すベル信号検出
回路の回路図である。
【図６５】図６４の変形例を示すベル信号検出回路の回
路図である。
【図６６】本発明の第１０の実施形態を示すベル信号検
出回路の回路図である。
【図６７】図６６の変形例を示すベル信号検出回路の回
路図である。
【図６８】本発明の第１１の実施形態を示すベル信号検
出回路の回路図である。
【図６９】図６８の変形例を示すベル信号検出回路の回
路図である。
【図７０】本発明の第１２の実施形態を示すベル信号検
出回路の回路図である。
【図７１】本発明の第１３の実施形態を示すベル信号検
出回路の回路図である。
【図７２】本発明の第１４の実施形態を示すベル信号検
出回路の回路図である。
【図７３】本発明の第１５の実施形態を示すベル信号検
出回路の回路図である。
【符号の説明】
２０，１００，１１０，３００，３７０，４００，４４
０，４８０，５５０，６２０，６６０
整流回路 ３０Ａ，３ＯＢ，３１０，３２０ エッジ検出回路 ３１，２３１ａ，２３１ｂ 定電流ループ ３３ 帰還ループ ３２，３３，３８１ 定電圧素子 ４０，６１ａ〜６１ｆ，１５０，１８０，１９０ Ｏ
Ｒ回路 ５０，６０ 定電流ON/OFF形保持
回路 ５１，６２ 定電流ON/OFF形スイ
ッチ ５２，６４，６５，３６０，３９０，４２０，４６０，
５００，５７０，６００，６４０，６８０
フォトカプラ ６３ 定電流切替形スイッ
チ １２０，１３０ フォールエッジ検出
部 １４０ 定電流ON/OFFモノマ
ルチ １４１Ａ，１４１Ｂ 定電流ON/OFF回路 １４２Ａ，１４２Ｂ スイッチ回路 １４４Ａ，１４４Ｂ シュミットトリガ回
路 １４５ 時定数キャパシタ放
電回路 １６０，１７０ 転極ライズエッジ検
出回路 ２００，２５０，２６０ 保持回路 ２１０ フォールエッジ検出
部 ２２０ ピークホールド部 ２３０ 制御電源回路 ２７０ ３ステート保持回路 ３３０，３４０，３３０Ａ，３４０Ａ，３３０Ｂ，３４
０Ｂ，４３０，４７０，５１０，５２０，６１０，６５
０，６９０，７００パルス幅拡大回路 ３５０ ＡＮＤ回路 ３８０，４１０，４５０ 高電圧検出回路 ５６０，５９０，６３０，６７０ 定電流パルス出力回
路 Ｍ１〜Ｍ５０Ｂ 電流ミラー回路 Ｃ１ 定電流源形電流アン
プ Ｓ１ スイッチ形電流アン
プ ＩＬＰ，ＩＬＰ１〜ＩＬＰ５２ 定電流ループ ＳＷＰ スイッチループ Ｒ７０ 電流制限抵抗 Ｃｐ３０ 電源キャパシタ Ｃｐ４０，Ｃｐ４１，Ｃｐ４２ 時定数キャパシタ Ｃ５０ 出力保持キャパシタ ｄ９２，ｄ９４，，ｄ１１３，ｄ１２０，ｄ１３３，ｄ
１４３，ｄ１６１，ｄ１７０，ｄ１７１，ｄ１８２，ｄ
１８５ツェナーダイオード Ｃ５０ 出力保持キャパシタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 5/04 Ｈ０４Ｍ 1/00 Ｊ 19/0175 Ｈ０３Ｋ 5/00 Ｅ Ｈ０４Ｍ 1/00 19/00 １０１Ａ (72)発明者 上原 啓靖 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (54)【発明の名称】 極性反転検出回路と緩転極検出回路とベル信号検出回路とそれらに用いられる定電流回路、パル スエッジ検出回路、定電流オン、オフ形スイッチ回路、パルスフォールエッジ検出回路、モノマ ルチ、パルス幅拡大回路、制御電源回路及び高電圧検出回路

Claims (57)

    【特許請求の範囲】
  1. 【請求項１】 端末に設けられ、一対の第１及び第２の
    回線で構成された通信回線を介して与えられた該端末に
    対する起動信号及び復旧信号の極性反転情報を検出する
    極性反転検出回路において、 前記通信回線に流れる電流を全波整流し、正極性端子と
    負極性端子から一定の極性の電圧を出力する全波整流回
    路と、 前記全波整流回路の前記負極性端子と前記第１の回線と
    の間に接続され、前記起動信号または復旧信号の極性反
    転エッジを検出して第１のエッジ検出トリガ電流を出力
    する第１のエッジ検出回路と、 前記全波整流回路の前記負極性端子と前記第２の回線と
    の間に接続され、前記復旧または起動信号の極性反転エ
    ッジを検出して第２のエッジ検出トリガ電流を出力する
    第２のエッジ検出回路と、 前記第１のエッジ検出回路の出力端子と前記第２のエッ
    ジ検出回路の出力端子とに接続され、前記第１及び第２
    のエッジ検出トリガ電流を合成して当該端末に前記起動
    信号または復旧信号が与えられたことを示す検出信号を
    出力する検出信号生成部と、 前記全波整流回路の前記出力電圧を電源として動作し、
    前記検出信号によってセットされ前記極性反転情報を保
    持出力し、外部からのリセット信号によって該保持出力
    を解除する保持回路とを、 備えたことを特徴とする極性反転検出回路。
  2. 【請求項２】 請求項１記載の極性反転検出回路におい
    て、前記第１のエッジ検出回路は、前記全波整流回路の
    前記負極性端子と前記第１の回線の間の電圧が前記通信
    回線の待機時における電圧値未満の一定電圧値範囲での
    み、定電流を前記第１のエッジ検出トリガ電流として出
    力する構成とし、前記第２のエッジ検出回路は、前記負
    極性端子と前記第２の回線との間の電圧が前記通信回線
    の待機時における電圧値未満の一定電圧値範囲でのみ、
    定電流を前記第２のエッジ検出トリガ電流として出力す
    る構成にしたことを特徴とする極性反転検出回路。
  3. 【請求項３】 請求項２記載の極性反転回路において、
    前記待機時の前記負極性端子と前記第１または第２の回
    線との間の電圧をＶｌ、該第１及び第２のエッジ検出回
    路で定電流が流れる該負極性端子と該第１または第２の
    回線との間の電圧の上限電圧をＶｈ、及び該待機時にお
    ける該負極性端子と該第１まはた第２の回線との間の雑
    音電圧をＶｎとおいたとき、（Ｖｌ―Ｖｈ）＞Ｖｎとな
    るように該上限電圧をそれぞれ設定したことを特徴とす
    る極性反転検出回路。
  4. 【請求項４】 請求項１、２または３記載の極性反転検
    出回路において、前記保持回路は、前記検出信号でオン
    状態になって定電流を流し、外部からのリセット信号で
    オフ状態になって該定電流の流れを停止し、該定電流に
    対応する前記極性反転情報を出力する構成とし、 前記第１及び第２のエッジ検出回路の出力する前記エッ
    ジ検出トリガ電流の電流値と前記保持回路における入力
    トリガスレッショルド電流値と該保持回路のオン時の前
    記定電流値との３つの電流値は、該各第１及び第２のエ
    ッジ検出回路及び該保持回路内のトランジスタサイズ比
    に基づくバンドギャップ電圧と抵抗値とでそれぞれ設定
    する構成にしたことを特徴とする極性反転検出回路。
  5. 【請求項５】 端末に設けられ、一対の第１及び第２の
    回線で構成された通信回線を介して与えられた該端末に
    対する起動信号及び復旧信号の極性反転情報を検出する
    極性反転検出回路において、 前記通信回線に流れる電流を全波整流し、正極性端子と
    負極性端子から一定の極性の電圧を出力する全波整流回
    路と、 前記全波整流回路の前記負極性端子と前記第１の回線と
    の間に接続され、前記起動または復旧信号の極性反転エ
    ッジを検出して第１のエッジ検出トリガ電流を出力する
    第１のエッジ検出回路と、 前記全波整流回路の前記負極性端子と前記第２の回線と
    の間に接続され、前記復旧信号または起動信号の極性反
    転エッジを検出して第２のエッジ検出トリガ電流を出力
    する第２のエッジ検出回路と、 前記全波整流回路の出力電圧を電源として動作し、前記
    第１のエッジ検出トリガ電流と前記第２のエッジ検出ト
    リガ電流と外部からのリセット信号とに基づき、前記起
    動信号が与えられた情報を保持出力するか、前記復旧信
    号が与えられた情報を保持出力するか、または外部から
    のリセット信号によって両保持出力解除の状態を出力す
    るかの３つの出力状態をとる保持回路とを、 備えたことを特徴とする極性反転検出回路。
  6. 【請求項６】 請求項５記載の極性反転検出回路におい
    て、前記第１のエッジ検出回路は、前記負極性端子と前
    記第１の回線との間の電圧が前記通信回線の待機時にお
    ける電圧値未満の一定電圧値範囲でのみ、定電流を前記
    第１のエッジ検出トリガ電流として出力する構成とし、
    前記第２のエッジ検出回路は、前記負極性端子と前記第
    ２の回線との間の電圧が前記通信回線の待機時における
    電圧値未満の一定電圧値範囲でのみ、定電流を前記第２
    のエッジ検出トリガ電流として出力する構成にしたこと
    を特徴とする極性反転検出回路。
  7. 【請求項７】 請求項５または６記載の極性反転回路に
    おいて、前記待機時の前記負極性端子と前記第１または
    第２の回線との間の電圧をＶｌ、該第１及び第２のエッ
    ジ検出回路で定電流が流れる該負極性端子と該第１また
    は第２の回線との間の電圧の上限電圧をＶｈ、及び該待
    機時における該負極性端子と該第１または第２の回線と
    の間の雑音電圧をＶｎとおいたとき、（Ｖｌ―Ｖｈ）＞
    Ｖｎとなるように該上限電圧を設定したことを特徴とす
    る極性反転検出回路。
  8. 【請求項８】 電流流出または電流流入する入力端子、
    電流流出または電流流入する出力端子、及びそれら入出
    力電流の和電流が流入または流出するコモン端子を持
    ち、該入出力電流間の線形増幅を行う第１の線形電流ミ
    ラーと、電流流入または電流流出する入力端子、電流流
    入または電流流出する出力端子、及びこれら入出力電流
    の和電流が流出または流入するコモン端子を有し、入力
    電流ゼロ付近に最大電流利得を持ちかつ入力電流増大に
    伴い電流利得がゼロに向けて単調減少する特性を持つ第
    １の非線形電流アンプとを備え、該第１の非線形電流ア
    ンプの該入力端子と該第１の線形電流ミラーの該出力端
    子とが接続され、かつ該第１の非線形電流アンプの該出
    力端子と該第１の線形電流ミラーの該入力端子とが接続
    され、任意に設定された設定電流値以下ではループ電流
    利得が１以上で、該設定電流値以上ではループ電流利得
    がｌ未満のループ電流増幅をし、該第１の線形電流ミラ
    ーの該コモン端子と該第１の非線形電流アンプの該コモ
    ン端子との間を電流経路として、外部からの電圧印加で
    該設定電流に比例した定電流を流す機能を有した定電流
    ループと、 前記定電流ループ内の経路に挿入されるかまたは前記電
    流ループに直列に接続され、前記印加電圧が一定の電圧
    Ｖｏｎ値以下では該電流ループをオフ状態とさせて電流
    を流させない第１の定電圧素子と、 電流流出または電流流入する入力端子、電流流出または
    電流流入する出力端子、及びこれら入出力電流の和電流
    が流入または流出するコモン端子を持ち入出力電流間の
    線形増幅を行う第２の線形電流ミラーと、電流流入また
    は電流流出する入力端子、電流流入または電流流出する
    出力端子、及びこれら入出力電流の和電流が流出または
    流入するコモン端子を有し、入力電流ゼロ付近に最小電
    流利得を持ちかつ入力電流増大に伴い電流利得が単調増
    加する特性を持つ第２の非線形電流アンプとを備え、該
    第２の線形電流ミラーの該入力端子が前記第１の線形電
    流ミラーのコモン端子に接続され、該第２の線形電流ミ
    ラーの該出力端子が該第２の非線形電流アンプの該入力
    端子に接続され、該第２の非線形電流アンプの出力端子
    が前記第１の非線形電流アンプの前記入力端子または前
    記第１の線形電流ミラーの前記出力端子に接続され、か
    つ該第１の非線形電流アンプの前記コモン端子と該第２
    の非線形電流アンプの該コモン端子が接続され、前記第
    １の定電流ループを含む全体のループ電流増幅率を１未
    満として全回路に流れる電流を短時間内で減じてゼロに
    する帰還ループと、 前記第２の線形電流ミラーの前記出力端子と前記第２の
    非線形電流アンプの前記入力端子との接続点に挿入接続
    され、外部からの印加電圧が―定の電圧値Ｖｏｆｆ以下
    では前記全回路に流れる電流を減じる帰還ループ動作を
    停止させる第２の定電圧素子とを備え、 前記第２の線形電流ミラーの前記コモン端子と前記第１
    及び第２の非線形電流アンプの前記コモン端子の間を電
    流流路とし、前記電圧値Ｖｏｎと前記電圧値Ｖｏｆｆと
    を、０＜Ｖｏｎ＜Ｖｏｆｆとなるように設定し、該電圧
    Ｖｏｎから該電圧Ｖｏｆｆの範囲で前記定電流ループで
    設定する電流が流れる構成にしたことを特徴とする定電
    流回路。
  9. 【請求項９】 入力信号中の対象電圧パルスのパルスエ
    ッジを検出するパルスエッジ検出回路において、 請求項８記載の定電流ループ、第１の定電圧素子、帰還
    ループ及び第２の定電圧素子を有した定電流回路と、 前記定電流ループで設定する電流を出力電流に変換する
    電流ミラー回路とを備え、 前記対象電圧パルスの波高値電圧をＶｐとしたとき、前
    記電圧値Ｖｏｎと前記電圧値Ｖｏｆｆとは、０＜Ｖｏｎ
    ＜Ｖｏｆｆ＜Ｖｐになるように設定し、 前記対象電圧パルスのパルスエッジ通過時以外の前記入
    力信号の低電圧と高電圧の平坦レベルの領域では前記定
    電流ループで設定する電流をオフし、該入力信号中の対
    象電圧パルスのパルスエッジを擬似微分して定電流トリ
    ガパルスを出力する構成にしたことを特徴とするパルス
    エッジ検出回路。
  10. 【請求項１０】 請求項１、２、３、４または５記載の
    極性反転検出回路において、 前記第１のエッジ検出回路は、前記第１の回線と前記全
    波整流回路の前記負極性端子から与えられる電圧信号を
    前記入力信号とする請求項９記載のパルスエッジ検出回
    路で構成し、 前記第２のエッジ検出回路は、前記第２の回線と前記全
    波整流回路の前記負極性端子から与えられる電圧信号を
    前記入力信号とする請求項９記載のパルスエッジ検出回
    路で構成したことを特徴とする極性反転検出回路。
  11. 【請求項１１】 監視対象直流電源の一端に接続された
    請求項８記載の定電流回路と、前記定電流回路と前記監
    視対象直流電源の他端の間に直列接続された発光素子ま
    たはアイソレータとを、備えたことを特徴とする直流電
    源監視回路。
  12. 【請求項１２】 監視対象直流電源の一端に接続された
    請求項８記載の定電流回路と、 電流流出または電流流入する入力端子、電流流出または
    電流流入する出力端子、及びこれら入出力電流の和電流
    が流入または流出するコモン端子を有し、該入力端子が
    前記定電流回路に接続され、かつ該コモン端子が前記監
    視対象直流電源の他端に接続された電流ミラーと、 前記電流ミラーの前記出力端子に接続された発光素子ま
    たはアイソレータとを、 備えたことを特徴とする直流電源監視回路。
  13. 【請求項１３】 請求項１、２、３、または４記載の極
    性反転検出回路において、 前記保持回路は、前記検出信号をセット入力端子から入
    力することでオン状態となって電流経路流入端子と電流
    経路流出端子間に定電流を流し、外部からのリセット信
    号をリセット入力端子から入力することでオフ状態とな
    ってその電流経路流入端子と電流経路流出端子の間の該
    定電流をオフする定電流オン、オフ形スイッチ回路と、 前記定電流オン、オフ形スイッチ回路によってオン、オ
    フして出力される前記定電流を出力用流出電流に変換す
    る第１の出力用電流ミラー、該定電流を出力用流入電流
    に変換する第２の出力用電流ミラー、または該定電流を
    グランドレベルの異なる外部回路へのオン、オフ信号と
    して出力するアイソレータで構成された出力部とを備
    え、 前記定電流オン、オフ形スイッチ回路と前記出力部と
    は、前記全波整流回路の前記正極性端子と前記負極性端
    子間に直列に接続され、 前記定電流オン、オフ形スイッチ回路のオン時に出力す
    る定電流値とそのオン、オフ状態を切り分ける入力スレ
    ッショルド電流値とがそれぞれ独立に、該スイッチ回路
    の内蔵するトランジスタのトランジスタサイズ比に基づ
    くバンドギャップ電圧及び抵抗によって設定された構成
    にしたことを特徴とする極性反転検出回路。
  14. 【請求項１４】 請求項５または６記載の極性反転検出
    回路において、 前記保持回路は、前記第１及び第２のエッジ検出回路の
    出力状態に基づき当該ノーリンギング端末に前記起動信
    号または復旧信号が与えられたことを示す検出信号と、
    前記各第１及び第２のエッジ検出トリガ電流にそれぞれ
    対応する起動信号検出パルス及び復旧信号検出パルスと
    を出力するインターフェイス回路と、 前記検出信号によってオン状態になって定電流を流し、
    外部からのリセット信号によってオフ状態となって該定
    電流をオフする定電流オン、オフ形スイッチ回路と、 前記定電流オン、オフ形スイッチ回路を定電流源部と
    し、前記起動信号検出パルスと復旧信号検出パルスに基
    づき、該定電流オン、オフ形スイッチ回路の出力する電
    流の流路を２つの出力端子に切替えて出力する電流切換
    え形スイッチ回路と、 前記電流切換え形スイッチ回路の一方の出力端子に接続
    され、該電流切換え形スイッチ回路の出力電流を出力用
    流出電流に変換する第１の出力用電流ミラーまたは該電
    流切換え形スイッチ回路からの電流をグランドレベルの
    異なる外部回路へのオン、オフ信号として出力するアイ
    ソレータを有した第１の出力部と、 前記電流切換え形スイッチ回路の他方の出力端子に接続
    され、該電流切換え形スイッチ回路からの電流を出力用
    流出電流に変換する第２の出力用電流ミラーまたは該電
    流切換え形スイッチ回路からの電流をグランドレベルの
    異なる外部回路へのオン、オフ信号として出力するアイ
    ソレータを有した第２の出力部と、 前記定電流オン、オフ形スイッチ回路のオン、オフ状態
    を出力する第３の出力部とを備え、 前記第１と第２の出力部を用いて、第１の出力オン、第
    ２の出力オン、第１及び第２の出力共にオフの３つの出
    力状態を実現する構成にしたことを特徴する極性反転検
    出回路。
  15. 【請求項１５】 請求項５または６記載の極性反転検出
    回路において、 前記保持回路は、前記第１及び第２のエッジ検出回路の
    出力状態に基づき当該ノーリンギング端末に前記起動信
    号または復旧信号が与えられたことを示す検出信号と、
    前記各第１及び第２のエッジ検出トリガ電流にそれぞれ
    対応する起動信号検出パルス及び復旧信号検出パルスと
    を出力するインターフェイス回路と、 前記検出信号によってオン状態になって定電流を流し、
    外部からのリセット信号によってオフ状態となって該定
    電流をオフする定電流オン、オフ形スイッチ回路と、 前記定電流オン、オフ形スイッチ回路を定電流源部と
    し、前記起動信号検出パルスと復旧信号検出パルスに基
    づき、該定電流オン、オフ形スイッチ回路の出力する電
    流の流路を２つの出力端子に切り換えて出力する電流切
    換え形スイッチ回路と、 前記電流切換え形スイッチ回路の一方の出力端子に接続
    され、該電流切換え形スイッチ回路の出力電流を出力用
    流出電流に変換する第１の出力用電流ミラーまたは該電
    流切換え形スイッチ回路からの電流をグランドレベルの
    異なる外部回路へのオン、オフ信号として出力するアイ
    ソレータを有した第１の出力部と、 前記電流切換え形スイッチ回路の他方の出力端子に接続
    され、該電流切換え形スイッチ回路の出力電流を出力用
    流出電流に変換する第２の出力用電流ミラーまたは該電
    流切換え形スイッチ回路からの電流をグランドレベルの
    異なる外部回路へのオン、オフ信号として出力するアイ
    ソレータを有した第２の出力部とを備え、 前記第１及び第２の出力部を用いて、第１の出力オン、
    第２の出力オン、第１及び第２の出力共にオフの、３つ
    の出力状態を実現する構成にしたことを特徴する極性反
    転検出回路。
  16. 【請求項１６】 請求項１３記載の定電流オン、オフ形
    スイッチ回路において、 電流流出または電流流入する入力端子、電流流出または
    電流流入する出力端子、及びこれらの入出力電流の和電
    流が流入または流出するコモン端子を持ち入出力電流間
    の線形増幅を行う第１の線形電流ミラーと、電流流入ま
    たは電流流出する入力端子、電流流入または電流流出す
    る出力端子、及びこれら入出力電流の和電流が流出また
    は流入するコモン端子を有し、入力電流ゼロ付近に最大
    電流利得を持ちかつ入力電流増大に伴い電流利得がゼロ
    に向けて単調減少する特性を持つ第１の非線形電流アン
    プとを備え、該第１の非線形電流アンプの該入力端子と
    該第１の線形電流ミラーの該出力端子とが接続され、か
    つ該第１の非線形電流アンプの該出力端子と該第１の線
    形電流ミラーの該入力端子とが接続され、任意に設定さ
    れた第１の設定電流値以下ではループ電流利得が１以上
    で、該第１の設定電流値以上ではループ電流利得がｌ未
    満のループ電流増幅をし、該第１の線形電流ミラーの該
    コモン端子と該第１の非線形電流アンプの該コモン端子
    を電流経路として、外部からの電圧印加で該設定電流に
    比例した定電流を流す機能を有した定電流ループと、 電流流出または電流流入する入力端子、電流流出または
    電流流入する出力端子、及びこれら入出力電流の和電流
    が流入または流出するコモン端子を持ち入出力電流間の
    線形増幅を行う第２の線形電流ミラーと、電流流入また
    は電流流出する入力端子、電流流入または電流流出する
    出力端子、及びこれら入出力電流の和電流が流出または
    流入するコモン端子を有し、入力電流ゼロ付近に最小電
    流利得を持ちかつ入力電流増大に伴い電流利得が単調増
    加する特性を持つ第２の非線形電流アンプとを備え、該
    第２の非線形電流アンプの該入力端子と該第２の線形電
    流ミラーの該出力端子が接続され、該第２の非線形電流
    アンプの該出力端子と該第２の線形電流ミラーの該入力
    端子とが接続され、任意に設定する第２の設定電流値以
    下ではループ電流利得が１未満でその第２の設定電流値
    以上ではループ電流利得が１以上であるループ電流増幅
    を行い、該第２の非線形電流アンプの該コモン端子と該
    第２の線形電流ミラーの該コモン端子とをオン、オフす
    るスイッチ端子間とし、該第２の非線形電流アンプと該
    第２の線形電流ミラーの接続点の何れかをオン、オフ制
    御入力端子として、そこに流れる電流の該第２の設定電
    流値をオン、オフ制御スレッショルド電流とするスイッ
    チループとを備え、 前記第１の設定電流値は、前記第２の設定電流値よりも
    大きな値が設定され、 前記スイッチループは、前記定電流ループ内の前記第１
    の非線形電流アンプと前記第１の線形電流ミラーの互い
    の前記入力端子と前記出力端子との接続点の何れか一方
    に挿入され、前記定電流ループの前記コモン端子間がオ
    ン、オフする定電流流路を構成し、 前記スイッチループのオン制御入力端子が全体のオン制
    御入力端子となり、前記第１及び第２の線形電流ミラー
    と前記第１及び第２の非線形電流アンプのいずれかの入
    力端子が全体のオフ制御入力端子となる構成にしたこと
    を特徴とする定電流オン、オフ形スイッチ回路。
  17. 【請求項１７】 請求項１３記載の定電流オン、オフ形
    スイッチ回路において、 電流流出または電流流入する入力端子、電流流出または
    電流流入する出力端子、及びこれら入出力電流の和電流
    が流入または流出するコモン端子を持ち入出力電流間の
    線形増幅を行う第１の線形電流ミラーと、電流流入また
    は電流流出する入力端子、電流流入または電流流出する
    出力端子、及びこれら入出力電流の和電流が流出または
    流入するコモン端子を有し、入力電流ゼロ付近に最小電
    流利得を持ちかつ入力電流増大に伴い電流利得が単調増
    加する特性を持つ第１の非線形電流アンプとを備え、該
    第１の非線形電流アンプの該入力端子と該第１の線形電
    流ミラーの該出力端子が接続され、該第１の非線形電流
    アンプの該出力端子と該第１の線形電流ミラーの該入力
    端子とが接続され、任意に設定する第１の設定電流値以
    下ではループ電流利得が１未満でその第１の設定電流値
    以上ではループ電流利得が１以上であるループ電流増幅
    を行い、該第１の非線形電流アンプの該コモン端子と該
    第１の線形電流ミラーの該コモン端子とをオン、オフす
    るスイッチ端子間とし、該第１の非線形電流アンプと該
    第１の線形電流ミラーの接続点の何れかをオン、オフ制
    御入力端子として、そこに流れる電流の該第１の設定電
    流値をオン、オフ制御スレッショルド電流値とするスイ
    ッチループと、 電流流出または電流流入する入力端子、電流流出または
    電流流入する出力端子、及びこれらの入出力電流の和電
    流が流入または流出するコモン端子を持ち入出力電流間
    の線形増幅を行う第２の線形電流ミラーと、電流流入ま
    たは電流流出する入力端子、電流流入または電流流出す
    る出力端子、及びこれらの入出力電流の和電流が流出ま
    たは流入するコモン端子を有し、入力電流ゼロ付近に最
    大電流利得を持ちかつ入力電流増大に伴い電流利得がゼ
    ロに向けて単調減少する特性を持つ第２の非線形電流ア
    ンプとを備え、該第２の非線形電流アンプの該入力端子
    と該第２の線形電流ミラーの該出力端子とが接続され、
    かつ該第２の非線形電流アンプの該出力端子と該第２の
    線形電流ミラーの入力端子とが接続され、任意に設定さ
    れた第２の設定電流値以下ではループ電流利得が１以上
    で、該第２の設定電流値以上ではループ電流利得がｌ未
    満のループ電流増幅をし、該第２の線形電流ミラーの該
    コモン端子と第２の非線形電流アンプの該コモン端子を
    電流経路として外部からの電圧印加で、該設定電流に比
    例した定電流を流す機能を有した定電流ループとを備
    え、 前記第１の設定電流値は、前記第２の設定電流値よりも
    小さな値が設定され、 前記定電流ループは、前記スイッチループ内の前記第１
    の非線形電流アンプの前記出力端子と前記第１の線形電
    流ミラーの前記入力端子との接続点に挿入され、該スイ
    ッチループの前記コモン端子間がオン、オフする定電流
    流路を形成し、 前記定電流ループ内の第２の非線形電流アンプと第２の
    線形ミラーの接続点のいずれかが、全体のオン制御入力
    端子となり、前記第１及び第２の線形電流ミラーと前記
    第１及び第２の非線形電流アンプのいずれかの入力端子
    が全体のオフ制御入力端子となる構成にしたことを特徴
    とする定電流オン、オフ形スイッチ回路。
  18. 【請求項１８】 請求項１３記載の定電流オン、オフ形
    スイッチ回路において、 電流流出または電流流入する入力端子、電流流出または
    電流流入する出力端子、及びこれらの入出力電流の和電
    流が流入または流出するコモン端子を持ち入出力電流間
    の線形増幅を行う第１の線形電流ミラーと、電流流入ま
    たは電流流出する入力端子、電流流入または電流流出す
    る出力端子、及びこれらの入出力電流の和電流が流出ま
    たは流入するコモン端子を有し、入力電流ゼロ付近に最
    大電流利得を持ちかつ入力電流増大に伴い電流利得がゼ
    ロに向けて単調減少する特性を持つ第１の非線形電流ア
    ンプとを備え、該第１の非線形電流アンプの該入力端子
    と該第１の線形電流ミラーの該出力端子とが接続され、
    かつ該第１の非線形電流アンプの該出力端子と該第１の
    線形電流ミラーの該入力端子とが接続され、任意に設定
    された第１の設定電流値以下ではループ電流利得が１以
    上で、該第１の設定電流値以上ではループ電流利得がｌ
    未満のループ電流増幅を行い、該第１の線形電流ミラー
    の該コモン端子と該第１の非線形電流アンプの該コモン
    端子を電流経路として外部からの電圧印加で、該第１の
    設定電流に比例した定電流を流す機能を有した第１の定
    電流ループと、 電流流出または電流流入する入力端子、電流流出または
    電流流入する出力端子、及びこれらの入出力電流の和電
    流が流入または流出するコモン端子を持ち入出力電流間
    の線形増幅を行う第２の線形電流ミラーと、電流流入ま
    たは電流流出する入力端子、電流流入または電流流出す
    る出力端子、及びこれら入出力電流の和電流が流出また
    は流入するコモン端子を有し、入力電流ゼロ付近に最大
    電流利得を持ちかつ入力電流増大に伴い電流利得がゼロ
    に向けて単調減少する特性を持つ第２の非線形電流アン
    プとを備え、該第２の非線形電流アンプの該入力端子と
    該第２の線形電流ミラーの該出力端子とが接続され、か
    つ該第２の非線形電流アンプの該出力端子と該第２の線
    形電流ミラーの該入力端子とが接続され、任意に設定さ
    れた第２の設定電流値以下ではループ電流利得が１以上
    で、該第２の設定電流値以上ではループ電流利得がｌ未
    満のループ電流増幅をし、該第２の線形電流ミラーの該
    コモン端子と第２の非線形電流アンプの該コモン端子を
    電流経路として外部からの電圧印加で、該第２の設定電
    流に比例した定電流を流す機能を有した第２の定電流ル
    ープとを備え、 前記第２の定電流ループ内の第２の線形電流ミラーの前
    記コモン端子は、前記第１の定電流ループ内の前記第１
    の線形電流ミラーの前記入力端子と該第１の非線形電流
    アンプの前記出力端子の間を開いて該第１の線形電流ミ
    ラーの該入力端子に接続され、該第１の非線形電流アン
    プの該出力端子は、その第２の定電流ループ内の第２の
    非線形電流アンプの前記入力端子及び該第２の線形電流
    ミラーの前記出力端子に接続され、かつ、前記第１の非
    線形電流アンプの前記コモン端子は、前記第２の非線形
    電流アンプの前記コモン端子に接続された構成とし、 前記第２の設定電流値は、前記第１の設定電流値よりも
    十分大きな値に設定され、 前記第２の非線形電流アンプの入力端子または前記第２
    の線形電流ミラーの入力端子が、全体のオン、オフ制御
    端子を構成し、 前記第１の線形電流ミラーと前記第１及び第２の非線形
    電流アンプの前記コモン端子間が、オン、オフして流れ
    る定電流の電流流路となる構成にしたことを特徴とする
    定電流オン、オフ形スイッチ回路。
  19. 【請求項１９】 端末に設けられ、一対の第１及び第２
    の回線で構成された通信回線を介して与えられた起動信
    号または復旧信号の極性反転情報に基づき、ノーリンギ
    ング通信の着信を検出する緩転極検出回路において、 前記通信回線に流れる電流を全波整流し、正極性端子と
    負極性端子から後段の回路に電源供給する第１の全波整
    流回路と、 前記通信回線に流れる電流を全波整流する第２の全波整
    流回路と、 前記第２の全波整流回路の出力端子に接続された電流制
    限抵抗と、 前記電流制限抵抗を介して前記第２の全波整流回路から
    電源供給を受け、前記第１及び第２の回線間の電圧がゼ
    ロの時も、後段の回路の動作を維持する電源キャパシタ
    と、 前記電源キャパシタから電源供給を受け、前記起動信号
    又は復旧信号となる前記第１の回線の転極回線間電圧減
    少エッジを検出してトリガ電流を出力する第１の転極フ
    ォールエッジ検出部と、 前記電源キャパシタから電源供給を受け、前記復旧信号
    又は起動信号となる前記第２の回線の転極回線間電圧減
    少エッジを検出してトリガ電流を出力する第２の転極フ
    ォールエッジ検出部と、 前記第１及び第２の転極フォールエッジ検出部の出力す
    るトリガ電流を合成したフォールエッジ検出信号を形成
    する第１の検出信号形成部と、 前記電源キャパシタから電源供給を受け、前記フォール
    エッジ検出信号を受けて一定時間のパルスを出力するモ
    ノマルチと、 前記起動信号又は復旧信号となる前記第１の回線の転極
    回線間電圧増大エッジを検出してトリガ電流を出力する
    第１の転極ライズエッジ検出回路と、 前記復旧信号又は起動信号となる前記第２の回線の転極
    回線間電圧増大エッジを検出してトリガ電流を出力する
    第２の転極ライズエッジ検出回路と、 前記第ｌ及び第２の転極ライズエッジ検出回路の出力す
    るトリガ電流を合成し、ライズエッジ検出信号を形成す
    る第２の検出信号形成部と、 前記モノマルチからの前記パルスと外部回路からのリセ
    ット信号を合成してリセットパルスを出力するリセット
    パルス形成回路と、 前記第１の全波整流回路の出力電圧を電源として動作
    し、前記第２の検出信号形成部の出力する前記トリガ電
    流をセット入力端子に入力して前記転極情報を保持して
    外部回路に出力し、前記リセットパルス形成回路からの
    前記パルスをリセット入力端子に入力して待機状態に戻
    る保持回路とを備え、 前記モノマルチの出力する前記パルスが、前記リセット
    パルス形成回路を介して前記保持回路に与えられている
    期間には、該保持回路が強制的にリセットされて前記第
    ２の検出信号形成部からセットトリガ電流を入力されて
    も前記転極情報を出力しない構成にしたことを特徴とす
    る緩転極検出回路。
  20. 【請求項２０】 端末に設けられ、一対の第１及び第２
    の回線で構成された通信回線を介して与えられた起動信
    号または復旧信号の極性反転情報に基づき、ノーリンギ
    ング通信の着信を検出する緩転極検出回路において、 請求項１９記載の第１の全波整流回路、第２の全波整流
    回路、第１の検出信号形成部、第１及び第２の転極ライ
    ズエッジ検出回路、第２の検出信号形成部及びリセット
    パルス形成回路と、 前記第２の全波整流回路の前記出力端子に接続されて該
    第２の全波整流回路から電源供給を受け、内蔵キャパシ
    タに対する過電圧及び過電流を防止しつつ、前記第１及
    び第２の回線間の電圧がゼロの時も、後段の回路の動作
    を維持する電源を供給する制御電源回路と、 前記制御電源回路から電源供給を受け、前記起動信号又
    は復旧信号となる前記第１の回線の転極回線間電圧減少
    エッジを検出してトリガ電流を出力する第１の転極フォ
    ールエッジ検出部と、 前記制御電源回路から電源供給を受け、前記復旧信号又
    は起動信号となる前記第２の回線の転極回線間電圧減少
    エッジを検出してトリガ電流を出力する第２の転極フォ
    ールエッジ検出部と、 前記制御電源回路の出力端子からの電源で動作し、前記
    フォールエッジ検出信号を受けて一定時間のパルスを出
    力するモノマルチとを備え、 前記第１または第２の全波整流回路もしくは前記制御電
    源回路から与えられた電源で動作し、前記第２の検出信
    号形成回路の出力する前記トリガ電流をセット入力端子
    に入力して前記転極情報を保持して外部回路に出力し、
    前記リセットパルス形成回路からの前記パルスをリセッ
    ト入力端子に入力して待機状態に戻る保持回路とを備
    え、 前記モノマルチの出力する前記パルスが、前記リセット
    パルス形成回路を介して前記保持回路に与えられている
    期間には、該保持回路が強制的にリセットされて前記第
    ２の検出信号形成部からセットトリガ電流を入力されて
    も前記転極情報を出力しない構成にしたことを特徴とす
    る緩転極検出回路。
  21. 【請求項２１】 請求項１９記載の第１の全波整流回
    路、第２の全波整流回路、電流制限抵抗、電源キャパシ
    タ、第１の転極フォールエッジ検出部、第２の転極フォ
    ールエッジ検出部、第１の検出信号形成部、モノマル
    チ、リセットパルス形成回路、第１の転極ライズエッジ
    検出回路及び第２の転極ライズエッジ検出回路と、 前記第１の全波整流回路から与えられた電源で動作し、
    前記第１の転極ライズエッジ検出回路の出力するトリガ
    電流をセット入力端子に入力して前記転極情報を保持し
    て外部回路に出力し、前記リセットパルス形成回路から
    のパルスをリセット入力端子に入力して待機状態に戻る
    第１の保持回路と、 前記第１の全波整流回路から与えられた電源で動作し、
    前記第２の転極ライズエッジ検出回路の出力する前記ト
    リガ電流をセット入力端子に入力して前記転極情報を保
    持して外部回路に出力し、前記リセットパルス形成回路
    からの前記パルスをリセット入力端子に入力して待機状
    態に戻る第２の保持回路とを備え、 前記モノマルチの出力する前記パルスが、前記リセット
    パルス形成回路を介して前記第１及び第２の保持回路に
    与えられている期間には、該第１及び第２の保持回路が
    強制的にリセットされて前記第１及び第２の転極ライズ
    エッジ検出回路からセットトリガ電流を入力されても前
    記転極情報を出力しない構成にしたことを特徴とする緩
    転極検出回路。
  22. 【請求項２２】 請求項２０記載の第１の全波整流回
    路、第２の全波整流回路、制御電源回路、第１の転極フ
    ォールエッジ検出部、第２の転極フォールエッジ検出
    部、第１の検出信号形成部、モノマルチ、リセットパル
    ス形成回路、第１の転極ライズエッジ検出回路及び第２
    の転極ライズエッジ検出回路と、 前記第１または第２の全波整流回路または前記制御電源
    回路から与えられた電源で動作し、前記第１の転極ライ
    ズエッジ検出回路の出力する前記トリガ電流をセット入
    力端子に入力して前記転極情報を保持して外部回路に出
    力し、前記リセットパルス形成回路からの前記パルスを
    リセット入力端子に入力して待機状態に戻る第１の保持
    回路と、 前記第１または第２の全波整流回路もしくは前記制御電
    源回路から与えられた電源で動作し、前記第２の転極ラ
    イズエッジ検出回路の出力する前記トリガ電流をセット
    入力端子に入力して前記転極情報を保持して外部回路に
    出力し、前記リセットパルス形成回路からの前記パルス
    をリセット入力端子に入力して待機状態に戻る第２の保
    持回路とを備え、 前記モノマルチの出力する前記パルスが、前記リセット
    パルス形成回路を介して前記第１及び第２の保持回路に
    与えられている期間には、該第１及び第２の保持回路が
    強制的にリセットされて前記第１及び第２の転極ライズ
    エッジ検出回路からセットトリガ電流を入力されても前
    記転極情報を出力しない構成にしたことを特徴とする緩
    転極検出回路。
  23. 【請求項２３】 請求項１９記載の第１の全波整流回
    路、第２の全波整流回路、電流制限抵抗、電源キャパシ
    タ、第１の転極フォールエッジ検出部、第２の転極フォ
    ールエッジ検出部、第１の検出信号形成部、モノマル
    チ、リセットパルス形成回路、第１の転極ライズエッジ
    検出回路及び第２の転極ライズエッジ検出回路と、 前記第１の全波整流回路から与えられた電源で動作し、
    前記第１の転極ライズエッジ検出回路の出力する前記ト
    リガ電流を第１のセット入力端子に入力して起動信号ま
    たは復旧信号に対する第１の転極情報を保持出力し、前
    記リセットパルス形成回路からの前記パルスをリセット
    入力端子から入力して待機状態に戻り、前記第２の転極
    ライズエッジ検出回路からの前記トリガ電流を第２のセ
    ット入力端子に入力して該復旧信号または起動信号に対
    する第２の転極情報を保持出力し、該リセットパルス形
    成回路からの前記パルスをリセット入力端子から入力し
    て第１及び第２の出力共にオフの待機状態に戻る３ステ
    ート保持回路とを備え、 前記モノマルチの出力する前記パルスが、前記リセット
    パルス形成回路を介して前記３ステート保持回路に与え
    られている期間には、該３ステート保持回路が強制的に
    リセットされて、前記第１及び第２の転極ライズエッジ
    検出回路からセットトリガ電流を入力されても前記転極
    情報を出力しない構成にしたことを特徴とする緩転極検
    出回路。
  24. 【請求項２４】 請求項２０記載の第１の全波整流回
    路、第２の全波整流回路、制御電源回路、第１の転極フ
    ォールエッジ検出部、第２の転極フォールエッジ検出
    部、第１の検出信号形成部、モノマルチ、リセットパル
    ス形成回路、第１の転極ライズエッジ検出回路及び第２
    の転極ライズエッジ検出回路と、 前記第１または第２の全波整流回路もしくは前記制御電
    源回路から与えられた電源で動作し、前記第１の転極ラ
    イズエッジ検出回路の出力するトリガ電流を第１のセッ
    ト入力端子に入力して起動信号または復旧信号に対する
    第１の転極情報を保持出力し、前記リセットパルス形成
    回路からの前記パルスをリセット入力端子から入力して
    待機状態に戻り、前記第２の転極ライズエッジ検出回路
    からのトリガ電流を第２のセット入力端子に入力して該
    復旧信号または起動信号に対する第２の転極情報を保持
    出力し、該リセットパルス形成回路からの前記パルスを
    リセット入力端子から入力して第１及び第２の出力共に
    オフの待機状態に戻る３ステート保持回路とを備え、 前記モノマルチの出力する前記パルスが、前記リセット
    パルス形成回路を介して前記３ステート保持回路に与え
    られている期間には、該３ステート保持回路が強制的に
    リセットされて、前記第１及び第２の転極ライズエッジ
    検出回路からセットトリガ電流を入力されても前記転極
    情報を出力しない構成にしたことを特徴とする緩転極検
    出回路。
  25. 【請求項２５】 請求項１９、２０、２１、２２、２３
    または２４記載の緩転極検出回路において、 前記第１の転極ライズエッジ検出回路は、前記第１の回
    線と前記第１の全波整流回路の前記負極性端子とから与
    えられる信号を前記入力信号とする請求項９記載のパル
    スエッジ検出回路で構成し、 前記第２の転極ライズエッジ検出回路は、前記第２の回
    線と前記全波整流回路の前記負極性端子とから与えられ
    る信号を前記入力信号とする請求項９記載のパルスエッ
    ジ検出回路で構成したことを特徴とする緩転極検出回
    路。
  26. 【請求項２６】 信号線のパルスの立ち下がりエッジを
    検出するパルスフォールエッジ検出回路において、 前記信号線にアノードが接続され、該信号線上の前記パ
    ルスを整流するピークホールド用整流ダイオードと、 前記ピークホールド用整流ダイオードのカソードとグラ
    ンドとの間に接続されたピークホールド用キャパシタ
    と、 設定した一定の電圧範囲内でのみ定電流が流れる請求項
    ８記載の定電流回路と、 電流流出入力端子、複数の電流流出出力端子、及びそれ
    ら入出力電流の和電流が流入するコモン端子を持ち、該
    コモン端子が前記ピークホールド用整流ダイオードのカ
    ソードと前記ピークホールド用キャパシタの接続点に接
    続され、該電流流出入力端子が前記定電流回路の電流流
    入端子に接続された第１の線形電流ミラーと、 前記定電流回路の電流流出端子にアノードが接続された
    逆流防止ダイオードと、 電流流入入力端子、複数の電流流入出力端子、及びそれ
    ら入出力電流の和電流が流出するコモン端子を持ち、こ
    のコモン端子が前記グランドに接続され、該複数の電流
    流入出力端子のうちのひとつが前記信号線と前記逆流防
    止ダイオードのカソードに接続され、該電流流入入力端
    子が前記第１の線形電流ミラー回路の前記複数の電流流
    出出力端子のうちの一つに接続された第２の線形電流ミ
    ラーとを備え、 前記第１の線形電流ミラーの前記電流流出出力端子また
    は前記第２の線形電流ミラーの前記電流流入出力端子
    は、前記パルスの立ち下がり情報を示す出力端子を構成
    し、 前記定電流回路は、前記電流が流れ始める電圧をＶＬ、
    該電流が流れなくなる電圧をＶＨ、及びパルス波高値を
    ＶＰと置いたとき、それらの電圧ＶＬと電圧ＶＨとを０
    ＜ＶＬ＜ＶＨ＜ＶＰを満たすように設定したことを特徴
    とするパルスフォールエッジ検出回路。
  27. 【請求項２７】 請求項１９、２１、２３または２５記
    載の緩転極検出回路において、 前記第１及び第２の転極フォールエッジ検出部は、 設定した一定の電圧範囲内でのみ定電流が流れる請求項
    ８記載の定電流回路と、 電流流出入力端子、複数の電流流出出力端子、及びそれ
    ら入出力電流の和電流が流入するコモン端子を持ち、該
    コモン端子が前記電流制限抵抗と前記電源キャパシタの
    接続点に接続され、該電流流出入力端子が前記定電流回
    路の電流流入端子に接続された第１の線形電流ミラー
    と、 前記定電流回路の電流流出端子にアノードが接続された
    逆流防止ダイオードと、 電流流入入力端子、複数の電流流入出力端子、及びそれ
    ら入出力電流の和電流が流出するコモン端子を持ち、こ
    のコモン端子が前記第１の全波整流回路の前記負極性端
    子に接続され、該複数の電流流入出力端子のうちの一つ
    の端子が前記第１または第２の通信回線と前記逆流防止
    ダイオードのカソードとに接続され、該電流流入入力端
    子が前記第１の線形電流ミラー回路の前記複数の電流流
    出出力端子のうちの一つに接続された第２の線形電流ミ
    ラーとを備え、 前記第１の線形電流ミラーの前記複数の電流流出出力端
    子のうちの他の一つの端子、または前記第２の線形電流
    ミラーの前記複数の電流流入出力端子のうちの他の一つ
    の端子は、通信回線の転極時の電圧減少エッジ情報を示
    す出力端子を構成し、 前記第１の線形ミラーの前記電流流出入力端子から該第
    １の線形電流ミラーの前記電流流出出力端子を通り、さ
    らに前記第２の線形電流ミラーの前記電流流入入力端子
    を通り、さらに該第２の線形電流ミラーの電流流入出力
    端子を通り、前記通信回線に至る電流経路の電流増倍率
    は、１以上に設定し、 前記定電流回路は、前記電流が流れ始める電圧をＶＬ、
    該電流が流れなくなる電圧をＶＨ、及び待機時の通信回
    線間の電圧をＶＰと置いたとき、それらの電圧ＶＬと電
    圧ＶＨとを０＜ＶＬ＜ＶＨ＜ＶＰを満たすように設定し
    たことを特徴とする緩転極検出回路。
  28. 【請求項２８】 請求項２０、２２、２４または２５記
    載の緩転極検出回路において、 前記第１及び第２の転極フォールエッジ検出部は、 設定した一定の電圧範囲内でのみ定電流が流れる請求項
    ８記載の定電流回路と、 電流流出入力端子、複数の電流流出出力端子、及びそれ
    ら入出力電流の和電流が流入するコモン端子を持ち、該
    コモン端子が前記制御電源回路の出力端子に接続され、
    該電流流出入力端子が前記定電流回路の電流流入端子に
    接続された第１の線形電流ミラーと、 前記定電流回路の電流流出端子にアノードが接続された
    逆流防止ダイオードと、 電流流入入力端子、複数の電流流入出力端子、及びそれ
    ら入出力電流の和電流が流出するコモン端子を持ち、こ
    のコモン端子が前記第１の全波整流回路の前記負極性端
    子に接続され、該複数の電流流入出力端子のうちの一つ
    の端子が前記第１または第２の通信回線と前記逆流防止
    ダイオードのカソードとに接続され、該電流流入入力端
    子が前記第１の線形電流ミラー回路の前記複数の電流流
    出出力端子のうちの一つの端子に接続された第２の線形
    電流ミラーとを備え、 前記第１の線形電流ミラーの前記複数の電流流出出力端
    子のうちの他の一つの端子または前記第２の線形電流ミ
    ラーの前記複数の電流流入出力端子のうちの他の一つの
    端子は、通信回線の転極時の電圧減少エッジ情報を示す
    出力端子を構成し、 前記第１の線形ミラーの前記電流流出入力端子から該第
    １の線形電流ミラーの前記電流流出出力端子を通り、さ
    らに前記第２の線形電流ミラーの前記電流流入入力端子
    を通り、さらに該第２の線形電流ミラーの前記電流流入
    出力端子を通り前記通信回線に至る電流経路の電流増倍
    率は、１以上に設定し、 前記定電流回路は、前記電流が流れ始める電圧をＶＬ、
    該電流が流れなくなる電圧をＶＨ、及び待機時の通信回
    線の電圧をＶＰと置いたとき、それらの電圧ＶＬと電圧
    ＶＨとを０＜ＶＬ＜ＶＨ＜ＶＰを満たすように設定した
    ことを特徴とする緩転極検出回路。
  29. 【請求項２９】 セット入力端子とリセット入力端子と
    電流流入端子と電流流出端子とを有し、該セット入力端
    子から入力されたトリガ電流に基づきオンとなって電流
    流入端子と電流流出端子の間に定電流を流し、該リセッ
    ト入力端子から入力されたトリガ電流に基づき該定電流
    をオフする定電流オン、オフ回路と、 前記定電流オン、オフ回路の前記電流流出端子に電流流
    入端子が接続され、セット入力端子から入力されたトリ
    ガ電流に基づきオンして短絡状態となり、自回路に流れ
    る電流がオフすることでオフ状態に戻るスイッチ回路
    と、 前記定電流オン、オフ回路と前記スイッチ回路の前記接
    続点と負電源間に接続された時定数キャパシタと、 電流流出入力端子、複数の電流流出出力端子、及びそれ
    ら入出力電流の和電流が流入するコモン端子を持ち、該
    コモン端子が正電源に接続され、該電流流出入力端子が
    前記定電流オン、オフ回路の前記電流流入端子に接続さ
    れた第１の線形電流ミラーと、 電流流入入力端子、電流流入出力端子及びそれら入出力
    端子の和電流が流出するコモン端子を持ち、該電流流入
    入力端子に前記スイッチ回路の電流流出端子が接続さ
    れ、該電流流入出力端子が前記定電流オン、オフ回路の
    前記リセット入力端子に接続され、該コモン端子が負電
    源に接続された第２の線形電流ミラーと、 前記第１の線形電流ミラー回路の前記電流流出出力端子
    のうちの必要数の電流出力を定電流負荷として動作し、
    前記定電流オン、オフ回路と前記スイッチ回路と前記時
    定数キャパシタとの前記接続点に入力端子が接続され、
    グランドが負電源に接続され、入力電圧が低電圧の場合
    には、出力電流をオフし、入力電圧が高電圧の場合に
    は、出力電流を該スイッチ回路の前記セット入力端子に
    出力するシュミットトリガ回路とを備え、 前記定電流オン、オフ回路の前記セット入力端子は、全
    体のトリガ入力端子を構成し、 前記第１の線形電流ミラーの複数の電流流出出力端子の
    うちの一つは、全体の出力端子を形成する構成にしたこ
    とを特徴とするモノマルチ。
  30. 【請求項３０】 セット入力端子とリセット入力端子と
    電流流入端子と電流流出端子とを有し、該セット入力端
    子から入力されたトリガ電流に基づきオンとなって該電
    流流入端子と該電流流出端子の間に定電流を流し、該リ
    セット入力端子から入力されたトリガ電流に基づき該定
    電流をオフする定電流オン、オフ回路と、 前記定電流オン、オフ回路の前記電流流出端子に電流流
    入端子が接続され、セット入力端子とリセット入力端子
    とを有し、該セット入力端子から入力されたトリガ電流
    に基づきオンして短絡状態となり、該リセット入力端子
    からのトリガ電流の入力または自回路に流れる電流がオ
    フすることでオフ状態に戻るスイッチ回路と、 前記定電流オン、オフ回路と前記スイッチ回路の前記接
    続点と負電源との間に接続された時定数キャパシタと、 前記定電流オン、オフ回路の前記セット入力端子に入力
    端子が接続され、該入力端子にトリガ電流が入力される
    時に前記時定数キャパシタを短絡放電させる時定数キャ
    パシタ放電回路と、 電流流出入力端子、複数の電流流出出力端子、及びそれ
    ら入出力電流の和電流が流入するコモン端子を持ち、該
    コモン端子が正電源に接続され、該電流流出入力端子が
    前記定電流オン、オフ回路の前記電流流入端子に接続さ
    れた第１の線形電流ミラーと、 電流流入入力端子、電流流入出力端子及びそれら出力電
    流の和電流が流出するコモン端子を持ち、該電流流入入
    力端子に前記スイッチ回路の電流流出端子が接続され、
    該電流流入出力端子が前記定電流オン、オフ回路の前記
    リセット入力端子に接続され、該コモン端子が負電源に
    接続された第２の線形電流ミラーと、 前記第１の線形電流ミラー回路の電流流出出力端子のう
    ちの必要数の電流出力を定電流負荷として動作し、前記
    定電流オン、オフ回路と前記スイッチ回路と前記時定数
    キャパシタとの前記接続点に入力端子が接続され、グラ
    ンドが負電源に接続され、入力電圧が高電圧の場合に
    は、正相出力端子を介して出力電流を該スイッチ回路の
    前記セット入力端子にセット信号を出力し、低電圧の場
    合には逆相出力端子を介して該スイッチ回路の前記リセ
    ット入力端子にリセット信号を出力するシュミットトリ
    ガ回路とを備え、 前記定電流オン、オフ回路の前記セット入力端子は全体
    のトリガ入力端子を構成し、 前記第１の線形電流ミラーの前記複数の電流流出出力端
    子のうちの一つは、全体の出力端子を形成する構成にし
    たことを特徴とするモノマルチ。
  31. 【請求項３１】 セット入力端子とリセット入力端子と
    電流流入端子と電流流出端子とを有し、該セット入力端
    子から入力されたトリガ電流に基づきオンとなって該電
    流流入端子と該電流流出端子の間に定電流を流し、該リ
    セット入力端子から入力されたトリガ電流に基づき該定
    電流をオフする定電流オン、オフ回路と、 前記定電流オン、オフ回路の前記電流流出端子に電流流
    入端子が接続され、セット・リセット入力端子を有し、
    該セット・リセット入力端子からの電流流入または電流
    流出によりオンして短絡状態となり、該セット・リセッ
    ト入力端子からの電流流出または電流流入されること
    で、または自回路に流れる電流がオフすることでオフ状
    態に戻るスイッチ回路と、 前記定電流オン、オフ回路の前記電流流出端子と前記ス
    イッチ回路の電流流入端子との接続点と負電源との間に
    接続された時定数キャパシタと、 前記定電流オン、オフ回路のセット入力端子に入力端子
    が接続され、該入力端子にトリガ電流が入力される時に
    前記時定数キャパシタを短絡放電させる時定数キャパシ
    タ放電回路と、 電流流出入力端子、複数の電流流出出力端子、及びそれ
    ら入出力電流の和電流が流入するコモン端子を持ち、該
    コモン端子が正電源に接続され、該電流流出入力端子が
    前記定電流オン、オフ回路の前記電流流入端子に接続さ
    れた第１の線形電流ミラーと、 電流流入入力端子、電流流入出力端子及びそれら入出力
    電流の和電流が流出するコモン端子を持ち、該電流流入
    入力端子に前記スイッチ回路の電流流出端子が接続さ
    れ、該電流流入出力端子が前記定電流オン、オフ回路の
    前記リセット入力端子に接続され、該コモン端子が負電
    源に接続された第２の線形電流ミラーと、 前記第１の線形電流ミラー回路の電流流出出力端子のう
    ちの必要数の電流出力を定電流負荷として動作し、前記
    定電流オン、オフ回路と前記スイッチ回路と時定数キャ
    パシタとの接続点に入力端子が接続され、グランドが負
    電源に接続され、入力電圧が高電圧の場合には、前記ス
    イッチ回路の前記セット・リセット入力端子に対してセ
    ット出力電流を流出または流入し、低電圧の場合には該
    スイッチ回路の該セット・リセット入力端子に対してリ
    セット出力電流を流入または流出するシュミットトリガ
    回路とを備え、 前記定電流オン、オフ回路の前記セット入力端子は、全
    体のトリガ入力端子を構成し、 前記第１の線形電流ミラーの複数の電流流出出力端子の
    うちの一つは、全体の出力端子を形成する構成にしたこ
    とを特徴とするモノマルチ。
  32. 【請求項３２】 請求項１９、２０、２１、２２、２
    ３、２４、２５、２７または２８記載の緩転極検出回路
    において、 前記モノマルチは、トリガ入力端子を、前記第１の検出
    信号形成回路の前記出力端子に接続した請求項２９、３
    ０または３１記載のモノマルチで構成したことを特徴と
    する緩転極検出回路。
  33. 【請求項３３】 一対の通信回線上の起動信号及び復旧
    信号である極性反転情報を検出する回路に設けられ、通
    信回線間の電圧がゼロの時も負荷回路の動作を維持させ
    る電源供給を行う制御電源回路において、 電流流出または電流流入する入力端子、電流流出または
    電流流入する出力端子、及びそれら入出力電流の和電流
    が流入または流出するコモン端子を持ち該入出力電流間
    の線形増幅を行う線形電流ミラーと、電流流入または電
    流流出する入力端子、電流流入または電流流出する出力
    端子、及びこれら入出力電流の和電流が流出または流入
    するコモン端子を有し、入力電流ゼロ付近に最大電流利
    得を持ちかつ入力電流増大に伴い電流利得がゼロに向け
    て単調減少する特性を持つ非線形電流アンプとを有し、
    該非線形電流アンプの該入力端子と該線形電流ミラーの
    該出力端子が接続され、該非線形電流アンプの該出力端
    子と該線形電流ミラーの該入力端子が接続されてループ
    電流増幅を行うと共に、該線形電流ミラーの該コモン端
    子と該非線形電流アンプの該コモン端子間を電流流路と
    し、その電流流入側の該コモン端子が電源に接続され、
    電流流出側の該コモン端子を出力端子として、電圧印加
    により定電流を流す定電流ループと、 前記定電流電流ループの前記出力端子とグランドとの間
    に接続された出力保持キャパシタと、 前記定電流ループの電流流出側の前記コモン端子を持つ
    前記非線形電流アンプまたは前記線形電流ミラーの前記
    入力端子にアノードが接続されたレベルシフトダイオー
    ドと、 前記レベルシフトダイオードのカソードとグランド間の
    電圧を一定値以下にクランプするツェナーダイオード
    と、 前記定電流ループの電流流入側の前記コモン端子を持つ
    前記線形電流ミラーまたは前記非線形電流アンプの入力
    端子にコレクタが接続され、ベースがその定電流ループ
    の前記出力端子に接続され、エミッタが保護抵抗を介し
    て、前記レベルシフトダイオードと前記ツェナーダイオ
    ードの接続点に接続されたＮＰＮ形帰還トランジスタと
    を備え、 前記ツェナーダイオードのブレークダウン電圧は、負荷
    の高側保護電圧値に設定し、 前記レベルシフトダイオードのシフト電圧は、前記定電
    流ループがアクティブ状態のときには、前記ＮＰＮ形帰
    還トランジスタがカットオフ状態となる電圧値に設定し
    構成したことを特徴とする制御電源回路。
  34. 【請求項３４】 一対の通信回線上の起動信号及び復旧
    信号である極性反転情報を検出する回路に設けられ、通
    信回線間の電圧がゼロのときも負荷回路の動作を維持さ
    せる電源供給を行う制御電源回路において、 請求項３３記載の定電流ループ、出力保持キャパシタ、
    レベルシフトダイオード及びツェナーダイオードと、 前記定電流ループの電流流入側の前記コモン端子を持つ
    前記線形電流ミラーまたは前記非線形電流アンプの前記
    入力端子にコレクタが接続され、ベースがその定電流ル
    ープの前記出力端子に接続され、エミッタが保護抵抗の
    一端に接続されたＮＰＮ形帰還トランジスタと、 コレクタが前記グランドに接続され、ベースが前記レベ
    ルシフトダイオードと前記ツェナーダイオードの接続点
    に接続され、エミッタが前記保護抵抗の他端に接続され
    たＰＮＰ形帰還トランジスタとを備え、 前記ツェナーダイオードのブレークダウン電圧は、負荷
    の高側保護電圧値に設定し、 前記レベルシフトダイオードのシフト電圧は、前記定電
    流ループがアクティブ状態のときに、前記ＮＰＮ形帰還
    トランジスタと前記ＰＮＰ形帰還トランジスタとがカッ
    トオフ状態となる電圧値に設定し構成したことを特徴と
    する制御電源回路。
  35. 【請求項３５】 請求項２０，２２、２４、２５または
    ２８記載の緩転極検出回路において、 前記制御電源回路は、前記電源を前記第２の全波整流回
    路の前記出力端子の電位レベルとし、前記グランドは前
    記第１の全波整流回路の前記負極性端子の電位レベルと
    した請求項３３または３４記載の制御電源回路で構成し
    たことを特徴とする緩転極検出回路。
  36. 【請求項３６】 端末に設けられ、一対の第１及び第２
    の回線で構成された通信回線を介して与えられた極性反
    転情報からベル信号を検出するベル信号検出回路におい
    て、 前記通信回線に流れる電流を全波整流し、正極性端子と
    負極性端子から一定の極性の電圧を出力して後段の回路
    に電源供給を行う全波整流回路と、 前記全波整流回路の前記負極性端子と前記第１の回線間
    との間に接続され、前記起動信号または復旧信号の極性
    反転エッジを検出して第１のエッジ検出トリガ電流を出
    力する第１のエッジ検出回路と、 前記全波整流回路の前記負極性端子と前記第２の回線と
    の間に接続され、前記復旧または起動信号の極性反転エ
    ッジを検出して第２のエッジ検出トリガ電流を出力する
    第２のエッジ検出回路と、 前記第１のエッジ検出回路からの前記第１のエッジ検出
    トリガ電流を電圧信号又は電流信号に変換し、一定時間
    または外部からリセット信号の入力があるまで論理
    “１”レベルを維持出力する第１のパルス幅拡大回路
    と、 前記第２のエッジ検出回路からの前記第２のエッジ検出
    トリガ電流を電圧信号又は電流信号に変換し、一定時間
    または外部からリセット信号の入力があるまで、論理
    “１”レベルを維持出力する第２のパルス幅拡大回路
    と、 前記第１のパルス幅拡大回路及び第２のパルス幅拡大回
    路の出力論理の論理積を求めるＡＮＤ回路と、 前記ＡＮＤ回路の出力信号をベル信号検出信号に変換し
    て外部回路に伝える出力手段とを、 備えたことを特徴とするベル信号検出回路。
  37. 【請求項３７】 端末に設けられ、一対の第１及び第２
    の回線で構成された通信回線を介して与えられたベル信
    号を検出するベル信号検出回路において、 前記通信回線に流れる電流を全波整流し、正極性端子と
    負極性端子から一定の極性の電圧を出力して後段の回路
    に電源供給を行う全波整流回路と、 ツェナーダイオードを、定電流ループに直列接続、また
    は該定電流ループ内に挿入接続し、線形電流ミラーの入
    力部に接続して構成し、前記全波整流回路の正極性端子
    と負極性端子間に接続され、該正極性端子と該負極性端
    子間の電圧が所定の電圧より高いことを検出して該線形
    電流ミラーの出力端子より定電流を出力する高電圧検出
    回路と、 前記高電圧検出回路の前記出力端子と該高電圧検出回路
    の出力電流をアクティブにする側の前記全波整流回路の
    出力端子との間に接続され、該高電圧検出回路の出力電
    流をベル信号検出信号に変換して外部回路に伝える出力
    手段とを、 備えたことを特徴とするベル信号検出回路。
  38. 【請求項３８】 端末に設けられ、一対の第１及び第２
    の回線で構成された通信回線を介して与えられたベル信
    号を検出するベル信号検出回路において、 前記通信回線に流れる電流を全波整流し、正極性端子と
    負極性端子から一定の極性の電圧を出力して後段の回路
    に電源供給を行う全波整流回路と、 ツェナーダイオードを、定電流ループと直列接続、また
    は該定電流ループ内に挿入接続して構成し、印加電圧が
    所定の電圧より高いことを検出して定電流を流す高電圧
    検出回路と、 前記高電圧検出回路に直列接続されて前記全波整流回路
    の正極性端子と負極性端子との間に接続され、前記高電
    圧検出回路の出力電流をベル信号検出信号に変換して外
    部回路に伝える出力手段とを、 備えたことを特徴とするベル信号検出回路。
  39. 【請求項３９】 端末に設けられ、一対の第１及び第２
    の回線で構成された通信回線を介して与えられたベル信
    号を検出するベル信号検出回路において、 前記通信回線に流れる電流を全波整流し、正極性端子と
    負極性端子から一定の極性の電圧を出力して後段の回路
    に電源供給を行う全波整流回路と、 第１のツェナーダイオードを、第１の定電流ループに直
    列接続、または該第１の定電流ループ内に挿入接続し、
    線形電流ミラーの入力部に接続して構成し、前記全波整
    流回路の正極性端子と負極性端子間に接続され、該正極
    性端子と該負極性端子間の電圧が所定の電圧より高いこ
    とを検出して該線形電流ミラーの出力端子より定電流を
    出力する高電圧検出回路と、 前記高電圧検出回路の出力端子に一端を接続され、該高
    電圧検出回路の出力電流の逆流を防止する逆流防止ダイ
    オードと、 電流駆動され、外部にベル信号検出信号を送出するベル
    信号送出手段と、 前記ベル信号送出手段に第２の定電流ループを直列接続
    し、さらに、キャパシタと第２のツェナーダイオードと
    を並列接続して構成し、前記逆流防止ダイオードの他端
    と前記高電圧検出回路の出力電流をアクティブにする側
    の前記全波整流回路の出力端子との間に接続され、前記
    高電圧検出回路の出力パルス幅を拡大して前記ベル信号
    送出手段を駆動するパルス幅拡大回路とを、 備えたことを特徴とするベル信号検出回路。
  40. 【請求項４０】 端末に設けられ、一対の第１及び第２
    の回線で構成された通信回線を介して与えられたベル信
    号を検出するベル信号検出回路において、 前記通信回線に流れる電流を全波整流し、正極性端子と
    負極性端子から一定の極性の電圧を出力して後段の回路
    に電源供給を行う全波整流回路と、 第１のツェナーダイオードを、第１の定電流ループと直
    列接続、または、該第１の定電流ループ内に挿入接続
    し、印加電圧が所定の電圧より高いことを検出して定電
    流を流す高電圧検出回路と、 電流駆動され、外部にベル信号検出信号を送出するベル
    信号送出手段と、 前記ベル信号送出手段に第２の定電流ループを直列接続
    し、さらに、キャパシタと第２のツェナーダイオードと
    を並列接続して構成し、前記高電圧検出回路と直列接続
    して、前記全波整流回路の正極性端子と負極性端子との
    間に接続され、前記高電圧検出回路の出力パルス幅を拡
    大して前記ベル信号送出手段を駆動するパルス幅拡大回
    路とを、 備えたことを特徴とするベル信号検出回路。
  41. 【請求項４１】 端末に設けられ、一対の第１及び第２
    の回線で構成された通信回線を介して与えられたベル信
    号を検出するベル信号検出回路において、 前記通信回線に流れる電流を全波整流し、正極性端子と
    負極性端子から一定の極性の電圧を出力して後段の回路
    に電源供給を行う全波整流回路と、 第１のツェナーダイオードを、第１の定電流ループに直
    列接続、または該第１の定電流ループ内に挿入接続し、
    第１の線形電流ミラーの入力部に接続して構成し、前記
    全波整流回路の正極性端子と負極性端子間に接続され、
    該正極性端子と該負極性端子間の電圧が所定の電圧より
    高いことを検出して該第１の線形電流ミラーの出力端子
    より定電流を出力する高電圧検出回路と、 前記高電圧検出回路の出力端子に一端が接続され、該高
    電圧検出回路の出力電流の逆流を防止する逆流防止ダイ
    オードと、 電流駆動され、外部にベル信号検出信号を送出するベル
    信号送出手段と、 第２の線形電流ミラーの入力部に第２の定電流ループを
    直列接続し、さらに、キャパシタと第２のツェナーダイ
    オードとを並列接続して入力部とし、該第２の線形電流
    ミラーの出力端子を出力部とし、前記高電圧検出回路の
    出力パルス幅を拡大して前記ベル信号送出手段を駆動す
    るパルス幅拡大回路とを備え、 前記逆流防止ダイオードの他端に前記パルス幅拡大回路
    の入力部を接続し、前記高電圧検出回路の出力電流をア
    クティブにする側の前記全波整流回路の出力端子に該パ
    ルス幅拡大回路のコモン端子を接続し、該全波整流回路
    の該出力端子の逆極性出力端子と該パルス幅拡大回路の
    出力部との間に、前記ベル信号送出手段を接続して構成
    したことを特徴するベル信号検出回路。
  42. 【請求項４２】 端末に設けられ、一対の第１及び第２
    の回線で構成された通信回線を介して与えられたベル信
    号を検出するベル信号検出回路において、 前記通信回線に流れる電流を全波整流し、正極性端子と
    負極性端子から一定の極性の電圧を出力して後段の回路
    に電源供給を行う全波整流回路と、 第１のツェナーダイオードを、第１の定電流ループに直
    列接続、または該第１の定電流ループ内に挿入接続し、
    印加電圧が所定の電圧より高いことを検出して定電流を
    流す高電圧検出回路と、 前記高電圧検出回路の出力電流の逆流を防止する逆流防
    止ダイオードと、 電流駆動され、外部にベル信号検出信号を送出するベル
    信号送出手段と、 線形電流ミラーの入力部に第２の定電流ループを直列接
    続し、さらに、キャパシタと第２のツェナーダイオード
    とを並列接続して入力部とし、該線形電流ミラーの出力
    端子を出力部とし、前記高電圧検出回路の出力パルス幅
    を拡大して前記ベル信号送出手段を駆動するパルス幅拡
    大回路とを備え、 前記高電圧検出回路と前記逆流防止ダイオードと前記パ
    ルス幅拡大回路の入力部とを直列接続して前記全波整流
    回路の出力間に接続し、前記パルス幅拡大回路の出力電
    流をアクティブにする側の該全波整流回路の出力端子と
    該パルス幅拡大回路の出力部との間に、前記ベル信号送
    出手段を接続して構成したことを特徴するベル信号検出
    回路。
  43. 【請求項４３】 請求項４１または４２のベル信号検出
    回路において、 前記全波整流回路と、前記高電圧検出回路と、該高電圧
    検出回路の出力パルス幅を拡大して負荷を駆動する前記
    第１のパルス幅拡大回路と、該高電圧検出回路の出力電
    流の逆流を防止する前記第１の逆流防止ダイオードと、
    電流駆動されて外部にベル信号を送出する前記ベル信号
    送出手段とを備え、 前記ベル信号送出手段に定電流回路を直列接続し、さら
    に、キャパシタとツェナーダイオードとを並列接続して
    構成し、前記全波整流回路のゼロパワー出力区間におけ
    る前記ベル信号検出信号の瞬断を解消する第２のパルス
    幅拡大回路に、前記第１のパルス幅拡大回路の出力電流
    の逆流を防止する第２の逆流防止ダイオードを直列接続
    して、前記全波整流回路の出力端子の一端と前記第１の
    パルス幅拡大回路の出力部間に接続して構成したことを
    特徴とするベル信号検出回路。
  44. 【請求項４４】 電流流出または電流流入する入力端
    子、電流流出または電流流入する出力端子、及びこれら
    の入出力電流の和電流が流入または流出するコモン端子
    を持ち入出力電流間の線形増幅を行う線形電流ミラー
    と、電流流入または電流流出する入力端子、電流流入ま
    たは電流流出する出力端子、及びこれら入出力電流の和
    電流が流出または流入するコモン端子を有し、入力電流
    ゼロ付近に最大電流利得を持ちかつ入力電流増大に伴い
    電流利得がゼロに向けて単調減少する特性を持つ非線形
    電流アンプとを備え、該非線形電流アンプの該入力端子
    と該線形電流ミラーの該出力端子とが接続されかつ該非
    線形電流アンプの該出力端子と該線形電流ミラーの該入
    力端子とが接続され、ループ電流増幅を行い、該線形電
    流ミラーの該コモン端子と該非線形電流アンプの該コモ
    ン端子を電流経路として外部からの電圧印加で、定電流
    を流す機能を有した定電流ループと、 前記定電流ループ内に接続されるかまたは該定電流ルー
    プに直列に接続され、該定電流ループに定電流の流れ始
    める電圧を設定する定電圧素子とを、 備えたことを特徴とする高電圧検出回路。
  45. 【請求項４５】 請求項４４記載の高電圧回路におい
    て、前記定電流ループに流れる電流を入力電流とし外部
    への出力電流に変換増幅する電流ミラーを設けたことを
    特徴とする高電圧検出回路。
  46. 【請求項４６】 請求項３８、４０、４２または４３記
    載のベル信号検出回路において、前記高電圧検出回路
    は、請求項４４記載の高電圧検出回路で構成したことを
    特徴とするベル信号検出回路。
  47. 【請求項４７】 請求項３７、３９、４１または４３記
    載のベル信号検出回路において、前記高電圧検出回路
    は、請求項４５記載の高電圧検出回路で構成したことを
    特徴とするベル信号検出回路。
  48. 【請求項４８】 請求項３８、４０、４２または４３記
    載のベル信号検出回路において、 前記高電圧検出回路は、請求項８記載の設定された高低
    ２つの電圧範囲内でのみ定電流を流す定電流回路を用い
    て構成したことを特徴とするベル信号検出回路。
  49. 【請求項４９】 請求項３７、３９、４１または４３記
    載のベル信号検出回路において、 前記高電圧検出回路は、請求項９記載の設定された高低
    ２つの電圧範囲内でのみ定電流を電流ミラーから出力す
    るパルスエッジ検出回路を用い、該パルスエッジ検出回
    路の入力端子とコモン端子を前記全波整流回路の出力端
    子間に接続して印加電圧が所定の電圧より高いことを検
    出し、該パルスエッジ検出回路の該電流ミラーの出力端
    子から定電流を検出出力として出力する構成にしたこと
    を特徴とするベル信号検出回路。
  50. 【請求項５０】 電源に接続されて電圧印加により定電
    流を流す定電流回路と、 コレクタに前記定電流ループが接続され、ベースに信号
    入力端子が接続されたトランジスタと、 前記トランジスタのベースと前記コレクタ間に接続され
    たホールドキャパシタと、 前記トランジスタのコレクタとグランドとの間に接続さ
    れ、該コレクタの電位をツェナー電圧でクランプし前記
    ホールドキャパシタの過充電を防止するツェナーダイオ
    ードと、 前記トランジスタのエミッタと前記グランドとの間に接
    続されたエミッタ抵抗と、 前記トランジスタのエミッタと前記グランドとの間に接
    続され、該エミッタの電位をレベルシフト電圧でクラン
    プし出力電圧振幅レベルを決定するレベルシフト素子群
    とを備え、 前記入力端子から入力された入力パルスの電流レベルを
    ｉp 、前記定電流回路が流す定電流をｉon、前記トラン
    ジスタのエミッター接地電流増幅率をβとおくと、それ
    らの関係は（ｉp ×β／ｉon）＞１となるように設定し
    たことを特徴とするパルス幅拡大回路。
  51. 【請求項５１】 請求項５０記載のパルス幅拡大回路に
    おいて、 前記トランジスタと相俟ってダーリントン増幅器を形成
    する第２のトランジスタを設け、 前記ダーリントン増幅器のコレクタには前記定電流回路
    を接続し、ベースには信号入力端子を接続し、 前記ダーリントン増幅器のベースとコレクタ間には、前
    記ホールドキャパシタが接続し、 前記ダーリントン増幅器のコレクタと前記グランドとの
    間には、前記ツェナーダイオードを接続し、 前記ダーリントン増幅器のエミッタと前記グランドとの
    間には、前記エミッタ抵抗と前記レベルシフト素子群と
    を接続して構成したことを特徴とするパルス幅拡大回
    路。
  52. 【請求項５２】 請求項５０または５１記載のパルス幅
    拡大回路において、前記定電流回路と前記コレクタの間
    に、該コレクタに対して順方向となるように接続された
    第１の逆流防止ダイオードを設けたことを特徴とするパ
    ルス幅拡大回路。
  53. 【請求項５３】 請求項５０、５１または５２記載のパ
    ルス幅拡大回路において、前記信号入力端子と前記ベー
    スとの間に、該ベースに対して順方向となるように接続
    された第２の逆流防止ダイオードを設けたことを特徴と
    するパルス幅拡大回路。
  54. 【請求項５４】 請求項５０、５１、５２または５３記
    載のパルス幅拡大回路において、前記ベースと前記グラ
    ンドとの間に、該ベースに対して順方向となるように接
    続された保護ダイオードを設けたことを特徴とするパル
    ス幅拡大回路。
  55. 【請求項５５】 請求項３６記載のベル信号検出回路に
    おいて、 前記第１及び第２のパルス幅拡大回路は、請求項５０、
    ５１、５２、５３または５４記載のパルス幅拡大回路で
    構成したことを特徴とするベル信号検出回路。
  56. 【請求項５６】 信号入力端子とグランドとの間に接続
    され、入力電流の過剰電荷分を蓄積するホールドキャパ
    シタと、 前記信号入力端子と前記グランドとの間に前記ホールド
    キャパシタと並列に接続され、該ホールドキャパシタの
    過充電を防止するツェナーダイオードと 前記信号入力端子と前記ホールドキャパシタとに電流流
    入端子が接続され、出力電流の基準電流を発生する定電
    流回路と、 前記定電流回路の前記電流流出端子に入力端子が接続さ
    れ、コモン端子がグランドに接続され、出力端子からパ
    ルス電流を出力する電流ミラーとを備え、 前記信号入力端子から入力された入力パルスの電流レベ
    ルをｉp 、前記定電流ループの発生する基準電流をｉon
    とおいたとき、それらの電流は（ｉp ＞ｉon）となるよ
    うに設定したことを特徴とするパルス幅拡大回路。
  57. 【請求項５７】 請求項３９、４０、４１、４２、４
    ３、４６、４７、４８または４９記載のベル信号検出回
    路において、前記パルス幅拡大回路、前記第１のパルス
    幅拡大回路及び前記第２のパルス幅拡大回路は、請求項
    ５６記載のパルス幅拡大回路で構成したことを特徴とす
    るベル信号検出回路。
JP03151097A 1996-06-26 1997-01-31 極性反転検出回路 Expired - Fee Related JP3728046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03151097A JP3728046B2 (ja) 1996-06-26 1997-01-31 極性反転検出回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18428496 1996-06-26
JP8-184284 1996-06-26
JP03151097A JP3728046B2 (ja) 1996-06-26 1997-01-31 極性反転検出回路

Publications (2)

Publication Number Publication Date
JPH1075323A true JPH1075323A (ja) 1998-03-17
JP3728046B2 JP3728046B2 (ja) 2005-12-21

Family

ID=26369988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03151097A Expired - Fee Related JP3728046B2 (ja) 1996-06-26 1997-01-31 極性反転検出回路

Country Status (1)

Country Link
JP (1) JP3728046B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057739A (ja) * 2003-07-31 2005-03-03 Agilent Technol Inc 精密な振幅と長さを有する高電圧パルスを低電圧エッジから生成するための回路および方法
US6978008B2 (en) 2002-02-28 2005-12-20 Oki Electric Industry Co., Ltd. Zero crossing detection circuit
JP2006039577A (ja) * 2004-07-29 2006-02-09 Magnachip Semiconductor Ltd パッシブマトリクス有機発光ダイオード用出力ドライバ
JP2006177724A (ja) * 2004-12-21 2006-07-06 Rohm Co Ltd 電圧検出回路
WO2014141746A1 (ja) * 2013-03-15 2014-09-18 オムロン株式会社 計測装置および計測方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6978008B2 (en) 2002-02-28 2005-12-20 Oki Electric Industry Co., Ltd. Zero crossing detection circuit
JP2005057739A (ja) * 2003-07-31 2005-03-03 Agilent Technol Inc 精密な振幅と長さを有する高電圧パルスを低電圧エッジから生成するための回路および方法
JP2006039577A (ja) * 2004-07-29 2006-02-09 Magnachip Semiconductor Ltd パッシブマトリクス有機発光ダイオード用出力ドライバ
JP2006177724A (ja) * 2004-12-21 2006-07-06 Rohm Co Ltd 電圧検出回路
JP4570950B2 (ja) * 2004-12-21 2010-10-27 ローム株式会社 電圧検出回路
WO2014141746A1 (ja) * 2013-03-15 2014-09-18 オムロン株式会社 計測装置および計測方法
JP2014178238A (ja) * 2013-03-15 2014-09-25 Omron Corp 計測装置および計測方法
CN105026940A (zh) * 2013-03-15 2015-11-04 欧姆龙株式会社 计测装置以及计测方法
US9945887B2 (en) 2013-03-15 2018-04-17 Omron Corporation Measuring apparatus and measuring method

Also Published As

Publication number Publication date
JP3728046B2 (ja) 2005-12-21

Similar Documents

Publication Publication Date Title
KR100423370B1 (ko) 극성반전검출회로와,완전극검출회로와,벨신호검출회로와,그것들에사용되는정전류회로,펄스엣지검출회로,정전류온,오프형스위치회로,펄스폴엣지검출회로,모노멀티,펄스폭확대회로,제어전원회로및고전압검출회로
CN101581764B (zh) 按键检测电路
US20130027999A1 (en) Discharge circuit and method
CN108173537B (zh) 重启动电路及电子设备
US5654884A (en) Multistand AC/DC converter with baseline crossing detection
JPH1075323A (ja) 極性反転検出回路と緩転極検出回路とベル信号検出回路とそれらに用いられる定電流回路、パルスエッジ検出回路、定電流オン、オフ形スイッチ回路、パルスフォールエッジ検出回路、モノマルチ、パルス幅拡大回路、制御電源回路及び高電圧検出回路
CN209946626U (zh) 具有自动调焦的投影机系统
CN109347314A (zh) 带保护功能的高压交直流余电泄放电路
JP2925409B2 (ja) ノーリンギング端末アナログフロントエンド
JPH05114957A (ja) ノーリンギング着信検出回路
JPH06237307A (ja) 極性反転検出回路
JPH06350741A (ja) 極性反転検出回路
JPS59105742A (ja) 呼出信号検出回路
US7991015B2 (en) Line terminal for determining operational status of a U interface
CN201571115U (zh) 一种电话振铃控制的开关
JP2642720B2 (ja) 地気信号発生回路
NO773222L (no) Samtalegebyrteller.
JPS6010896A (ja) 局線回路
JP2742845B2 (ja) 加入者回線試験方式
JPS58136166A (ja) 着信応答検知回路
CN2170611Y (zh) 同线电话机
JP3572212B2 (ja) サイリスタスイッチ駆動回路
JPH1169000A (ja) 電話回線端末装置
JPH06311256A (ja) 極性反転検出回路及びこの回路を用いた端末装置
JPH0423510A (ja) 電源周波数検知回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees