JPH1074895A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH1074895A JPH1074895A JP22912896A JP22912896A JPH1074895A JP H1074895 A JPH1074895 A JP H1074895A JP 22912896 A JP22912896 A JP 22912896A JP 22912896 A JP22912896 A JP 22912896A JP H1074895 A JPH1074895 A JP H1074895A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- integrated circuit
- bypass capacitor
- semiconductor chip
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】バイパスコンデンサの半導体チップに占める面
積を縮小させ信頼性の高い半導体集積回路装置を提供す
る。 【解決手段】半導体チップ上の電源用ボンディングパッ
ドと接地用ボンディングパッドとの間に形成されるバイ
パスコンデンサにおいて、下部電極と、前記下部電極上
に形成されたチタンナイトライドオキサイド膜と、前記
チタンナイトライドオキサイド膜を被覆するように形成
された上部電極とで前記バイパスコンデンサが構成され
る。
積を縮小させ信頼性の高い半導体集積回路装置を提供す
る。 【解決手段】半導体チップ上の電源用ボンディングパッ
ドと接地用ボンディングパッドとの間に形成されるバイ
パスコンデンサにおいて、下部電極と、前記下部電極上
に形成されたチタンナイトライドオキサイド膜と、前記
チタンナイトライドオキサイド膜を被覆するように形成
された上部電極とで前記バイパスコンデンサが構成され
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
に関し、特に電源ノイズ低減のためのコンデンサの構造
に関する。
に関し、特に電源ノイズ低減のためのコンデンサの構造
に関する。
【０００２】
【従来の技術】従来、半導体集積回路装置（以下、ＩＣ
という）が複数個接続された電子機器において、電源系
のインピーダンスを下げたり、雑音や信号が電源系に回
り込まないようにするために、電源配線と接地（ＧＮ
Ｄ）配線との間にバイパスコンデンサが付加される。
という）が複数個接続された電子機器において、電源系
のインピーダンスを下げたり、雑音や信号が電源系に回
り込まないようにするために、電源配線と接地（ＧＮ
Ｄ）配線との間にバイパスコンデンサが付加される。
【０００３】特に、高周波用のＩＣでは、ボンディング
ワイヤや、ＩＣパッケージのリードインダクタンスの寄
生素子の影響がないように、ＩＣ内部にバイパスコンデ
ンサが形成されるようになってきた。
ワイヤや、ＩＣパッケージのリードインダクタンスの寄
生素子の影響がないように、ＩＣ内部にバイパスコンデ
ンサが形成されるようになってきた。
【０００４】このようなＩＣ内部にバイパスコンデンサ
を付加する技術について特開昭６０−１７０９６３号公
報に記載されている。以下、この公開公報に記載されて
いる技術について図４乃至図６に基づいて説明する。こ
こで、図４は従来の技術のバイパスコンデンサの平面図
であり、図５は図４に記すＡ′−Ｂ′で切断した断面図
である。また、図６はこのバイパスコンデンサを有する
半導体チップの平面図である。
を付加する技術について特開昭６０−１７０９６３号公
報に記載されている。以下、この公開公報に記載されて
いる技術について図４乃至図６に基づいて説明する。こ
こで、図４は従来の技術のバイパスコンデンサの平面図
であり、図５は図４に記すＡ′−Ｂ′で切断した断面図
である。また、図６はこのバイパスコンデンサを有する
半導体チップの平面図である。
【０００５】図４に示すように、半導体チップ１０１の
周辺にスクライブ線１０２が形成されている。そして、
下部電極１０３がスクライブ線１０２の周りに形成され
ている。さらに、この下部電極１０３上であってそのパ
ターン内部に誘電体膜１０４が形成されている。そし
て、この誘電体膜１０４が上部電極１０５で被覆され、
半導体チップ１０１のスクライブ線に沿ってコンデンサ
が形成されるようになる。ここで、上部電極１０５は電
源用ボンディングパッド１０６に接続されている。ま
た、図示されていないが、下部電極１０３はＧＮＤ用ボ
ンディングパッドに接続されている。
周辺にスクライブ線１０２が形成されている。そして、
下部電極１０３がスクライブ線１０２の周りに形成され
ている。さらに、この下部電極１０３上であってそのパ
ターン内部に誘電体膜１０４が形成されている。そし
て、この誘電体膜１０４が上部電極１０５で被覆され、
半導体チップ１０１のスクライブ線に沿ってコンデンサ
が形成されるようになる。ここで、上部電極１０５は電
源用ボンディングパッド１０６に接続されている。ま
た、図示されていないが、下部電極１０３はＧＮＤ用ボ
ンディングパッドに接続されている。
【０００６】このコンデンサを断面構造で説明すると、
図５に示すように、シリコン半導体基板１０７の表面に
第１絶縁層１０８が形成されている。この第１絶縁層１
０８上に下部電極１０３が形成される。そして、第２絶
縁層１０９が形成され所定の領域が開口されて、この開
口された領域に誘電体膜１０４が形成されている。さら
に、この誘電体膜１０４を被覆するように上部電極１０
５が形成されている。そして、この上部電極１０５は電
源用ボンディングパッド１０６に接続されている。
図５に示すように、シリコン半導体基板１０７の表面に
第１絶縁層１０８が形成されている。この第１絶縁層１
０８上に下部電極１０３が形成される。そして、第２絶
縁層１０９が形成され所定の領域が開口されて、この開
口された領域に誘電体膜１０４が形成されている。さら
に、この誘電体膜１０４を被覆するように上部電極１０
５が形成されている。そして、この上部電極１０５は電
源用ボンディングパッド１０６に接続されている。
【０００７】次に、半導体チップ全体の構成について図
６で説明する。図６に示すように、半導体チップ１０１
上に電源用ボンディングパッド１０６が形成されてい
る。この電源用ボンディングパッド１０６は電源用リー
ド線１１０に接続されている。そして、電源配線１１１
に接続され、半導体集積回路に電源電圧が供給されるよ
うになる。同様に、半導体チップ１０１上にはＧＮＤ用
ボンディングパッド１１２が形成されている。そして、
このＧＮＤ用ボンディングパッド１１２はＧＮＤ用リー
ド線１１３に接続されている。そして、ＧＮＤ配線１１
１に接続され、半導体集積回路に接地電圧が供給される
ようになる。
６で説明する。図６に示すように、半導体チップ１０１
上に電源用ボンディングパッド１０６が形成されてい
る。この電源用ボンディングパッド１０６は電源用リー
ド線１１０に接続されている。そして、電源配線１１１
に接続され、半導体集積回路に電源電圧が供給されるよ
うになる。同様に、半導体チップ１０１上にはＧＮＤ用
ボンディングパッド１１２が形成されている。そして、
このＧＮＤ用ボンディングパッド１１２はＧＮＤ用リー
ド線１１３に接続されている。そして、ＧＮＤ配線１１
１に接続され、半導体集積回路に接地電圧が供給される
ようになる。
【０００８】このような構成において、電源用ボンディ
ングパッド１０６とＧＮＤ用ボンディングパッド１１２
の間にバイパスコンデンサ１１５が形成されるようにな
る。このバイパスコンデンサ１１５は、図４および図５
で説明した半導体チップのスクライブ線の周辺部に沿っ
て形成されるコンデンサで構成されることになる。
ングパッド１０６とＧＮＤ用ボンディングパッド１１２
の間にバイパスコンデンサ１１５が形成されるようにな
る。このバイパスコンデンサ１１５は、図４および図５
で説明した半導体チップのスクライブ線の周辺部に沿っ
て形成されるコンデンサで構成されることになる。
【０００９】
【発明が解決しようとする課題】しかし、この従来の技
術の場合には、バイパスコンデンサに用いられる誘電体
膜の誘電率が低いので、電源ノイズ低減に必要なコンデ
ンサは半導体チップの中で大面積を必要とするようにな
る。例えば、ノイズ対策用の容量値を２５ｐＦとする
と、従来の技術のようにバイパスコンデンサの誘電体膜
がシリコン窒化膜である場合には、コンデンサの占める
面積は１ｍｍ2 以上になってしまう。
術の場合には、バイパスコンデンサに用いられる誘電体
膜の誘電率が低いので、電源ノイズ低減に必要なコンデ
ンサは半導体チップの中で大面積を必要とするようにな
る。例えば、ノイズ対策用の容量値を２５ｐＦとする
と、従来の技術のようにバイパスコンデンサの誘電体膜
がシリコン窒化膜である場合には、コンデンサの占める
面積は１ｍｍ2 以上になってしまう。
【００１０】このようにバイパスコンデンサの半導体チ
ップに占める面積が増大すると、半導体集積回路の高集
積化が阻害されるようになる。また、バイパスコンデン
サの占める面積が増大すると、誘電体膜の絶縁破壊が生
じやすくなる。これは、面積が大きくなればなるほど、
誘電体膜で絶縁性の弱い領域が含まれやすくなるからで
ある。特に、バイパスコンデンサがスクライブ線の周辺
部に形成される場合には、このような誘電体膜の絶縁破
壊が顕著になる。そして、半導体集積回路装置の信頼性
は低下し、その製造上での生産歩留まりが低減するよう
になる。
ップに占める面積が増大すると、半導体集積回路の高集
積化が阻害されるようになる。また、バイパスコンデン
サの占める面積が増大すると、誘電体膜の絶縁破壊が生
じやすくなる。これは、面積が大きくなればなるほど、
誘電体膜で絶縁性の弱い領域が含まれやすくなるからで
ある。特に、バイパスコンデンサがスクライブ線の周辺
部に形成される場合には、このような誘電体膜の絶縁破
壊が顕著になる。そして、半導体集積回路装置の信頼性
は低下し、その製造上での生産歩留まりが低減するよう
になる。
【００１１】本発明の目的は、バイパスコンデンサの半
導体チップに占める面積を縮小させ信頼性の高い半導体
集積回路装置を提供することにある。
導体チップに占める面積を縮小させ信頼性の高い半導体
集積回路装置を提供することにある。
【００１２】
【課題を解決するための手段】このために本発明の半導
体集積回路装置では、半導体チップ上の電源用ボンディ
ングパッドと接地用ボンディングパッドとの間に形成さ
れるバイパスコンデンサにおいて、下部電極と、前記下
部電極上に形成されたチタンナイトライドオキサイド膜
と、前記チタンナイトライドオキサイド膜を被覆するよ
うに形成された上部電極とで前記バイパスコンデンサが
構成されている。
体集積回路装置では、半導体チップ上の電源用ボンディ
ングパッドと接地用ボンディングパッドとの間に形成さ
れるバイパスコンデンサにおいて、下部電極と、前記下
部電極上に形成されたチタンナイトライドオキサイド膜
と、前記チタンナイトライドオキサイド膜を被覆するよ
うに形成された上部電極とで前記バイパスコンデンサが
構成されている。
【００１３】ここで、前記下部電極がポリシリコン膜で
形成されている。あるいは、前記下部電極および上部電
極のうち前記チタンナイトライドオキサイド膜に接する
領域が窒化チタンで構成されている。
形成されている。あるいは、前記下部電極および上部電
極のうち前記チタンナイトライドオキサイド膜に接する
領域が窒化チタンで構成されている。
【００１４】そして、前記下部電極、チタンナイトライ
ドオキサイド膜および上部電極が、半導体チップのスク
ライブ線の周辺に沿って配置される。
ドオキサイド膜および上部電極が、半導体チップのスク
ライブ線の周辺に沿って配置される。
【００１５】半導体集積回路の中で、電源用ボンディン
グパッドとＧＮＤ用ボンディングパッドの間には最も高
い電圧が印加される。そこで、これらのボンディングパ
ッド間に形成されるバイパスコンデンサの誘電体膜とし
てチタンナイトライドオキサイド膜が用いられると、こ
の膜は比誘電率が高く膜の絶縁性に優れているため、高
い電圧下でのバイパスコンデンサの信頼性が向上するよ
うになる。また、バイパスコンデンサのための所要面積
が大幅に低減するようになる。
グパッドとＧＮＤ用ボンディングパッドの間には最も高
い電圧が印加される。そこで、これらのボンディングパ
ッド間に形成されるバイパスコンデンサの誘電体膜とし
てチタンナイトライドオキサイド膜が用いられると、こ
の膜は比誘電率が高く膜の絶縁性に優れているため、高
い電圧下でのバイパスコンデンサの信頼性が向上するよ
うになる。また、バイパスコンデンサのための所要面積
が大幅に低減するようになる。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態を図１
乃至図３に基づいて説明する。ここで、図１は本発明の
バイパスコンデンサの平面図であり、図２は図１に記す
Ａ−Ｂで切断した断面図である。また、図３は図１に記
すＣ−Ｄで切断したところの断面図である。
乃至図３に基づいて説明する。ここで、図１は本発明の
バイパスコンデンサの平面図であり、図２は図１に記す
Ａ−Ｂで切断した断面図である。また、図３は図１に記
すＣ−Ｄで切断したところの断面図である。
【００１７】図１に示すように、半導体チップ１の周辺
に沿ってスクライブ線２が形成されている。そして、下
部電極３がスクライブ線２の周辺に沿って形成されてい
る。ここで、この下部電極３は高濃度のリン不純物を含
有するポリシリコン膜で構成されている。
に沿ってスクライブ線２が形成されている。そして、下
部電極３がスクライブ線２の周辺に沿って形成されてい
る。ここで、この下部電極３は高濃度のリン不純物を含
有するポリシリコン膜で構成されている。
【００１８】さらに、この下部電極３上であってそのパ
ターン内部に誘電体膜４が形成されている。ここで、こ
の誘電体膜４はチタンナイトライドオキサイド（ＴｉＮ
Ｏ２）により構成される。そして、この誘電体膜４が上
部電極５で被覆され、半導体チップ１のスクライブ線２
の周辺に沿ってコンデンサが形成されるようになる。こ
こで、上部電極５はアルミニウム金属で構成され電源用
ボンディングパッド６に接続されている。
ターン内部に誘電体膜４が形成されている。ここで、こ
の誘電体膜４はチタンナイトライドオキサイド（ＴｉＮ
Ｏ２）により構成される。そして、この誘電体膜４が上
部電極５で被覆され、半導体チップ１のスクライブ線２
の周辺に沿ってコンデンサが形成されるようになる。こ
こで、上部電極５はアルミニウム金属で構成され電源用
ボンディングパッド６に接続されている。
【００１９】また、下部電極３は、図１に示すように、
コンタクト孔７を通して接続配線８に電気接続されＧＮ
Ｄ用ボンディングパッド９に接続されている。
コンタクト孔７を通して接続配線８に電気接続されＧＮ
Ｄ用ボンディングパッド９に接続されている。
【００２０】次に、このコンデンサを図１のＡ−Ｂでの
断面構造で説明する。図２に示すように、シリコン半導
体基板１０の表面に第１絶縁層１１が形成されている。
ここで、この第１絶縁層１１は膜厚３００ｎｍ程度のシ
リコン酸化膜である。この第１絶縁層１１上に下部電極
１２が形成される。そして、第２絶縁層１３が形成され
所定の領域が開口されて、この領域に誘電体膜４が形成
されている。ここで、この誘電体膜４はチタンナイトラ
イドオキサイドで構成される。
断面構造で説明する。図２に示すように、シリコン半導
体基板１０の表面に第１絶縁層１１が形成されている。
ここで、この第１絶縁層１１は膜厚３００ｎｍ程度のシ
リコン酸化膜である。この第１絶縁層１１上に下部電極
１２が形成される。そして、第２絶縁層１３が形成され
所定の領域が開口されて、この領域に誘電体膜４が形成
されている。ここで、この誘電体膜４はチタンナイトラ
イドオキサイドで構成される。
【００２１】さらに、この誘電体膜４を被覆するように
上部電極５が形成されている。そして、上部電極５は同
じアルミニウム金属である電源用ボンディングパッド６
に接続されている。
上部電極５が形成されている。そして、上部電極５は同
じアルミニウム金属である電源用ボンディングパッド６
に接続されている。
【００２２】次に、図１のＣ−Ｄでの断面構造でコンデ
ンサを説明する。図３に示すように、図２で説明したの
と同様に、シリコン半導体基板１０の表面に第１絶縁層
１１が形成されている。ここで、この第１絶縁層１１は
シリコン酸化膜である。この第１絶縁層１１上に下部電
極１３が形成される。そして、第２絶縁層１２が形成さ
れ所定の領域に２つの開口部が形成されている。そし
て、その１つめの開口部に誘電体膜４が形成されてい
る。ここで、この誘電体膜４はチタンナイトライドオキ
サイドで構成されている。さらに、この誘電体膜４を被
覆するように上部電極５が形成されている。
ンサを説明する。図３に示すように、図２で説明したの
と同様に、シリコン半導体基板１０の表面に第１絶縁層
１１が形成されている。ここで、この第１絶縁層１１は
シリコン酸化膜である。この第１絶縁層１１上に下部電
極１３が形成される。そして、第２絶縁層１２が形成さ
れ所定の領域に２つの開口部が形成されている。そし
て、その１つめの開口部に誘電体膜４が形成されてい
る。ここで、この誘電体膜４はチタンナイトライドオキ
サイドで構成されている。さらに、この誘電体膜４を被
覆するように上部電極５が形成されている。
【００２３】そして、２つめの開口部がコンタクト孔７
である。このコンタクト孔７を通して下部電極３は接続
配線８に電気接続されている。
である。このコンタクト孔７を通して下部電極３は接続
配線８に電気接続されている。
【００２４】なお、半導体チップ全体の構成について
は、図６で説明したのと全く同様になる。このようにし
て、電源用ボンディングパッド６とＧＮＤ用ボンディン
グパッド９の間に単位面積当たりの容量値が高いバイパ
スコンデンサが形成されるようになる。このバイパスコ
ンデンサは、半導体チップのスクライブ線の周辺部に沿
って形成されている。
は、図６で説明したのと全く同様になる。このようにし
て、電源用ボンディングパッド６とＧＮＤ用ボンディン
グパッド９の間に単位面積当たりの容量値が高いバイパ
スコンデンサが形成されるようになる。このバイパスコ
ンデンサは、半導体チップのスクライブ線の周辺部に沿
って形成されている。
【００２５】以上の発明の実施の形態では、下部電極が
ポリシリコン膜で構成される場合について説明された。
この他、この下部電極は窒化チタンで構成されてもよ
い。また、上部電極がアルミニウム金属の代わりに窒化
チタンとアルミニウム金属の積層膜で形成されてもよ
い。これらの場合には、下部電極あるいは上部電極と誘
電体膜との間の固相反応がなく信頼性のさらに高いコン
デンサが得られるようになる。
ポリシリコン膜で構成される場合について説明された。
この他、この下部電極は窒化チタンで構成されてもよ
い。また、上部電極がアルミニウム金属の代わりに窒化
チタンとアルミニウム金属の積層膜で形成されてもよ
い。これらの場合には、下部電極あるいは上部電極と誘
電体膜との間の固相反応がなく信頼性のさらに高いコン
デンサが得られるようになる。
【００２６】本発明の構造では、ノイズ対策用の容量値
を２５ｐＦとすると、バイパスコンデンサの占める面積
は従来の技術の場合の１／１００になり、その面積は
０．０１ｍｍ2 以下になる。
を２５ｐＦとすると、バイパスコンデンサの占める面積
は従来の技術の場合の１／１００になり、その面積は
０．０１ｍｍ2 以下になる。
【００２７】
【発明の効果】半導体集積回路に用いるバイパスコンデ
ンサの構造を本発明のようにすると、バイパスコンデン
サに用いられる誘電体膜の誘電率が高いので、電源ノイ
ズ低減に必要なコンデンサの半導体チップの中で占める
面積は大幅に減少する。
ンサの構造を本発明のようにすると、バイパスコンデン
サに用いられる誘電体膜の誘電率が高いので、電源ノイ
ズ低減に必要なコンデンサの半導体チップの中で占める
面積は大幅に減少する。
【００２８】そして、このようにバイパスコンデンサの
半導体チップに占める面積が減少すると、半導体集積回
路の高集積化が促進される。また、バイパスコンデンサ
の占める面積が減少し誘電体膜の絶縁破壊が生じなくな
る。
半導体チップに占める面積が減少すると、半導体集積回
路の高集積化が促進される。また、バイパスコンデンサ
の占める面積が減少し誘電体膜の絶縁破壊が生じなくな
る。
【００２９】さらに、半導体集積回路装置の信頼性が大
幅に向上すると共に、その製造上での生産歩留まりも大
幅に増大するようになる。
幅に向上すると共に、その製造上での生産歩留まりも大
幅に増大するようになる。
【００３０】このようにして、本発明は電源ノイズに対
し強化され高集積化された半導体集積回路の開発を促進
するようになる。
し強化され高集積化された半導体集積回路の開発を促進
するようになる。
【図１】本発明の実施の形態を説明するためのバイパス
コンデンサの平面図である。
コンデンサの平面図である。
【図２】上記バイパスコンデンサの断面構造図である。
【図３】上記バイパスコンデンサの断面構造図である。
【図４】従来の技術を説明するためのバイパスコンデン
サの平面図である。
サの平面図である。
【図５】従来の技術を説明するためのバイパスコンデン
サの断面図である。
サの断面図である。
【図６】バイパスコンデンサを有する半導体チップの平
面図である。
面図である。
１，１０１ 半導体チップ ２，１０２ スクライブ線 ３，１０３ 下部電極 ４，１０４ 誘電体膜 ５，１０５ 上部電極 ６，１０６ 電源用ボンディングパッド ７ コンタクト孔 ８ 接続配線 ９，１１２ ＧＮＤ用ボンディングパッド １０，１０７ シリコン半導体基板 １１，１０８ 第１絶縁層 １２，１０９ 第２絶縁層 １１０ 電源用リード線 １１１ 電源配線 １１３ ＧＮＤ用リード線 １１４ ＧＮＤ配線 １１５ バイパスコンデンサ
Claims (4)
- 【請求項１】 半導体チップ上の電源用ボンディングパ
ッドと接地用ボンディングパッドとの間に形成されるバ
イパスコンデンサにおいて、下部電極と、前記下部電極
上に形成されたチタンナイトライドオキサイド膜と、前
記チタンナイトライドオキサイド膜を被覆するように形
成された上部電極とで前記バイパスコンデンサが構成さ
れていることを特徴とする半導体集積回路装置。 - 【請求項２】 前記下部電極がポリシリコン膜で形成さ
れていることを特徴とする請求項１記載の半導体集積回
路装置。 - 【請求項３】 前記下部電極および上部電極のうち前記
チタンナイトライドオキサイド膜に接する領域が窒化チ
タンで構成されていることを特徴とする請求項１または
請求項２記載の半導体集積回路装置。 - 【請求項４】 前記下部電極、チタンナイトライドオキ
サイド膜および上部電極が、半導体チップのスクライブ
線の周辺に沿って配置されていることを特徴とする請求
項１、請求項２または請求項３記載の半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22912896A JPH1074895A (ja) | 1996-08-29 | 1996-08-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22912896A JPH1074895A (ja) | 1996-08-29 | 1996-08-29 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1074895A true JPH1074895A (ja) | 1998-03-17 |
Family
ID=16887198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22912896A Pending JPH1074895A (ja) | 1996-08-29 | 1996-08-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1074895A (ja) |
-
1996
- 1996-08-29 JP JP22912896A patent/JPH1074895A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5629240A (en) | Method for direct attachment of an on-chip bypass capacitor in an integrated circuit | |
| US7282419B2 (en) | Thin-film capacitor device, mounting module for the same, and method for fabricating the same | |
| US20100065954A1 (en) | Bond pad structures and semiconductor devices using the same | |
| KR100475477B1 (ko) | 인덕턴스 소자 및 반도체 장치 | |
| US6091144A (en) | Semiconductor package | |
| US4646126A (en) | Semiconductor device | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| US6737745B2 (en) | Method for relieving bond stress in an under-bond-pad resistor | |
| JPH1074895A (ja) | 半導体集積回路装置 | |
| US6285070B1 (en) | Method of forming semiconductor die with integral decoupling capacitor | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JP2690709B2 (ja) | 半導体装置 | |
| JPH06112406A (ja) | 半導体集積回路 | |
| JPH05343603A (ja) | 半導体装置 | |
| KR100336780B1 (ko) | 반도체 장치의 완충 커패시터 | |
| KR101269329B1 (ko) | 반도체 칩 | |
| JP2822996B2 (ja) | 半導体装置 | |
| JPH07312414A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63184358A (ja) | 半導体集積回路 | |
| US20070200233A1 (en) | Bond pad structures with reduced coupling noise | |
| TWI284420B (en) | Semiconductor chip with partially embedded decoupling capacitors | |
| JPH0575012A (ja) | 半導体集積装置 | |
| JPH05251635A (ja) | 半導体装置 | |
| JPH1075146A (ja) | ノイズフィルタ | |
| JPS60170963A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990323 |