JPH1073516A - 液晶表示装置の検査方法および液晶表示装置 - Google Patents
液晶表示装置の検査方法および液晶表示装置Info
- Publication number
- JPH1073516A JPH1073516A JP31535396A JP31535396A JPH1073516A JP H1073516 A JPH1073516 A JP H1073516A JP 31535396 A JP31535396 A JP 31535396A JP 31535396 A JP31535396 A JP 31535396A JP H1073516 A JPH1073516 A JP H1073516A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- display device
- crystal display
- gate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
Abstract
(57)【要約】
【課題】 １つのソース配線に２色の画素電極が接続さ
れたデルタ配列のアクティブマトリクス方式の液晶表示
装置において、ゲート配線およびソース配線の一部のみ
に検査端子を設けることで赤・緑・青色表示を可能にし
て簡易検査を実現させる。またストライプ配列の液晶表
示装置においては、スイッチング素子の導通／遮断に起
因する不良を検出する。 【解決手段】 ソース配線に接続された画素電極の色の
組み合わせが同一であるソース配線が全て接続された３
本の検査配線と、ゲート配線が１本毎に交互に接続され
た２本の検査配線を設ける。そしてゲート配線が１本毎
に交互に接続された２本の検査配線に、スイッチング素
子を電気的に導通させる電位を交互に印加させる。白・
黒・赤・緑・青色の表示およびスイッチング素子の導通
／遮断に起因する検査が可能になり、簡易検査が可能な
液晶表示装置が実現できる。
れたデルタ配列のアクティブマトリクス方式の液晶表示
装置において、ゲート配線およびソース配線の一部のみ
に検査端子を設けることで赤・緑・青色表示を可能にし
て簡易検査を実現させる。またストライプ配列の液晶表
示装置においては、スイッチング素子の導通／遮断に起
因する不良を検出する。 【解決手段】 ソース配線に接続された画素電極の色の
組み合わせが同一であるソース配線が全て接続された３
本の検査配線と、ゲート配線が１本毎に交互に接続され
た２本の検査配線を設ける。そしてゲート配線が１本毎
に交互に接続された２本の検査配線に、スイッチング素
子を電気的に導通させる電位を交互に印加させる。白・
黒・赤・緑・青色の表示およびスイッチング素子の導通
／遮断に起因する検査が可能になり、簡易検査が可能な
液晶表示装置が実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の液晶表示装置の検査方法に関するものであ
る。
クス方式の液晶表示装置の検査方法に関するものであ
る。
【０００２】
【従来の技術】近年、文字や情報を表示する表示装置と
して、大きさや低消費電力の点から液晶表示装置が注目
されている。その中でも応答が早く、動画を鮮明に表示
させるために、各画素電極にＴＦＴ（薄膜トランジス
タ）に代表されるスイッチング素子を接続したアクティ
ブマトリクス方式の液晶表示装置が注目されている。
して、大きさや低消費電力の点から液晶表示装置が注目
されている。その中でも応答が早く、動画を鮮明に表示
させるために、各画素電極にＴＦＴ（薄膜トランジス
タ）に代表されるスイッチング素子を接続したアクティ
ブマトリクス方式の液晶表示装置が注目されている。
【０００３】アクティブマトリクス方式の液晶表示装置
には赤，緑，青色を表示する画素電極をデルタ配置に配
列したものとストライプ配置に配列したものがある。画
素電極をデルタ配置した液晶表示装置を図１２と図１３
に示す。
には赤，緑，青色を表示する画素電極をデルタ配置に配
列したものとストライプ配置に配列したものがある。画
素電極をデルタ配置した液晶表示装置を図１２と図１３
に示す。
【０００４】赤を表示させる画素電極１１R と緑を表示
させる画素電極１１G と青を表示させる画素電極１１B
はデルタ配列に配置され、この画素電極１１の間を縫っ
てゲート配線１２とソース配線１３が配置されている。
ゲート配線１２とソース配線１３との交点には、ＴＦＴ
（薄膜トランジスタ）に代表されるスイッチング素子１
４が配置され、ゲート配線１２に印加される電位により
画素電極１１とソース配線１３が電気的に接続／遮断さ
れる。
させる画素電極１１G と青を表示させる画素電極１１B
はデルタ配列に配置され、この画素電極１１の間を縫っ
てゲート配線１２とソース配線１３が配置されている。
ゲート配線１２とソース配線１３との交点には、ＴＦＴ
（薄膜トランジスタ）に代表されるスイッチング素子１
４が配置され、ゲート配線１２に印加される電位により
画素電極１１とソース配線１３が電気的に接続／遮断さ
れる。
【０００５】同色の画素電極１１はゲート配線１２の１
配線毎に同列に配置され、ゲート配線１２を介して隣接
して配置される同色の画素電極１１は１．５画素ずつず
れて配置されている。
配線毎に同列に配置され、ゲート配線１２を介して隣接
して配置される同色の画素電極１１は１．５画素ずつず
れて配置されている。
【０００６】またこのデルタ配列では、１つのソース配
線１３にはスイッチング素子１４を介して１画素毎に異
なる２色の画素電極１１が接続されている。１５ａはゲ
ート配線１２に駆動電位を印加する駆動回路、１５ｂは
ソース配線１３に駆動電位を印加する駆動回路、１５ｃ
は対向電極１７に駆動電位を印加する駆動回路で、駆動
回路１５ａ，１５ｂ，１５ｃは画面の外側に配置されて
いる。
線１３にはスイッチング素子１４を介して１画素毎に異
なる２色の画素電極１１が接続されている。１５ａはゲ
ート配線１２に駆動電位を印加する駆動回路、１５ｂは
ソース配線１３に駆動電位を印加する駆動回路、１５ｃ
は対向電極１７に駆動電位を印加する駆動回路で、駆動
回路１５ａ，１５ｂ，１５ｃは画面の外側に配置されて
いる。
【０００７】図１３の（ａ）は図１２のＡ−Ａ′線に沿
う断面図で、図１３の（ｂ）は図１２のＢ−Ｂ′線に沿
う断面図である。画素電極１１は液晶１６を挟んで対向
電極１７と対向し、画素電極１１と対向電極１７との電
位差により透過光の割合を変化させて文字や情報を表示
する。
う断面図で、図１３の（ｂ）は図１２のＢ−Ｂ′線に沿
う断面図である。画素電極１１は液晶１６を挟んで対向
電極１７と対向し、画素電極１１と対向電極１７との電
位差により透過光の割合を変化させて文字や情報を表示
する。
【０００８】図１４は画素電極をストライプ配置した液
晶表示装置の完了前の検査工程の状態を示している。
晶表示装置の完了前の検査工程の状態を示している。
【０００９】
【発明が解決しようとする課題】液晶表示装置を歩留ま
り良く生産するために、従来では駆動回路１５ａ，１５
ｂ，１５ｃを形成する前に全てのゲート配線１２，ソー
ス配線１３および対向電極１７に電位を印加して白・黒
・赤・緑・青色の画面を表示させる不良検査を行ってい
る。
り良く生産するために、従来では駆動回路１５ａ，１５
ｂ，１５ｃを形成する前に全てのゲート配線１２，ソー
ス配線１３および対向電極１７に電位を印加して白・黒
・赤・緑・青色の画面を表示させる不良検査を行ってい
る。
【００１０】この不良検査では、検査回路とゲート配線
１２およびソース配線１３との接続にプローブが主に使
用されるが、液晶表示装置が小型、高精細になるとプロ
ーブが作成困難もしくは作成不可能となる。
１２およびソース配線１３との接続にプローブが主に使
用されるが、液晶表示装置が小型、高精細になるとプロ
ーブが作成困難もしくは作成不可能となる。
【００１１】画素電極１１がストライプ配列に配置され
た液晶表示装置では、これらの不都合を解消するため
に、図１４に示すように全てのゲート配線１２に接続さ
れた１本の検査配線Ｇと、赤・緑・青色毎に全てのソー
ス配線１３を接続した３本の検査配線Ｓ１，Ｓ２，Ｓ３
と、対向電極１７に接続された１本の検査配線Ｃとの合
計５本の検査配線１８を付加し、検査配線１８と検査回
路とを接続して検査した後、検査配線１８を切断部Ｔで
切断する簡易検査構成が採用されている。
た液晶表示装置では、これらの不都合を解消するため
に、図１４に示すように全てのゲート配線１２に接続さ
れた１本の検査配線Ｇと、赤・緑・青色毎に全てのソー
ス配線１３を接続した３本の検査配線Ｓ１，Ｓ２，Ｓ３
と、対向電極１７に接続された１本の検査配線Ｃとの合
計５本の検査配線１８を付加し、検査配線１８と検査回
路とを接続して検査した後、検査配線１８を切断部Ｔで
切断する簡易検査構成が採用されている。
【００１２】しかし、この構成ではスイッチング素子１
４を常に導通状態で検査する必要があり、スイッチング
素子１４の導通／遮断に起因する不良を検出できないも
のである。
４を常に導通状態で検査する必要があり、スイッチング
素子１４の導通／遮断に起因する不良を検出できないも
のである。
【００１３】さらに、画素電極１１がデルタ配列に配置
された液晶表示装置に用いた場合、１つのソース配線１
３に２色の画素電極１１が接続されているため、赤・緑
・青色表示ができず、検査検出率が低下するという欠点
が生じる。
された液晶表示装置に用いた場合、１つのソース配線１
３に２色の画素電極１１が接続されているため、赤・緑
・青色表示ができず、検査検出率が低下するという欠点
が生じる。
【００１４】本発明はプローブを使用しなくても不良検
査することができ、しかも画素電極がデルタ配列に配置
された場合でも、赤・緑・青色表示が可能で検査検出率
の向上を実現できる液晶表示装置を実現することを目的
とする。
査することができ、しかも画素電極がデルタ配列に配置
された場合でも、赤・緑・青色表示が可能で検査検出率
の向上を実現できる液晶表示装置を実現することを目的
とする。
【００１５】また画素電極がストライプ配列に配置され
た場合は、スイッチング素子に起因する不良を検出でき
る液晶表示装置を実現することを目的とする。
た場合は、スイッチング素子に起因する不良を検出でき
る液晶表示装置を実現することを目的とする。
【００１６】
【課題を解決しようとする手段】本発明の液晶表示装置
の検査方法は、ゲート配線に付加する検査配線を２本と
し、ゲート配線を１本毎に交互に２本の検査配線のうち
の１本に接続させ、この２本の検査配線にスイッチング
素子を電気的に導通させる電位を交互に印加して検査す
ることを特徴とする。
の検査方法は、ゲート配線に付加する検査配線を２本と
し、ゲート配線を１本毎に交互に２本の検査配線のうち
の１本に接続させ、この２本の検査配線にスイッチング
素子を電気的に導通させる電位を交互に印加して検査す
ることを特徴とする。
【００１７】この本発明によると、画素電極がデルタ配
列に配置された場合でも、赤・緑・青色表示が可能にな
り、簡易検査が可能である。また、画素電極がストライ
プ配列に配置された場合は、スイッチング素子に起因す
る不良を検出できる。
列に配置された場合でも、赤・緑・青色表示が可能にな
り、簡易検査が可能である。また、画素電極がストライ
プ配列に配置された場合は、スイッチング素子に起因す
る不良を検出できる。
【００１８】
【発明の実施の形態】請求項１記載の液晶表示装置の検
査方法は、赤・緑・青色を表示させる画素電極がストラ
イプ配列に配置され、１色の画素電極がスイッチング素
子を介して１つのソース配線に電気的に接続したアクテ
ィブマトリクス方式の液晶表示装置、または赤・緑・青
色を表示させる画素電極がデルタ配列に配置され、２色
の画素電極がスイッチング素子を介して１つのソース配
線に電気的に接続接続したアクティブマトリクス方式の
液晶表示装置を検査するに際し、ソース配線に接続され
た画素電極の色が同一であるソース配線が全て接続され
た３本のソース側検査配線と、ゲート配線が１本毎に交
互に接続された２本のゲート側検査配線と、対向電極に
接続された１本の対向電極側検査配線を用意し、２本の
ゲート側検査配線にスイッチング素子を電気的に導通さ
せる電位を交互に印加して検査し、検査後に、ソース側
検査配線と前記ソース配線との接続、ゲート側検査配線
と前記ゲート配線との接続、対向電極側検査配線と前記
対向電極との接続のうちの液晶表示装置の通常動作に必
要でない電気接続をオープンにすることを特徴とする。
査方法は、赤・緑・青色を表示させる画素電極がストラ
イプ配列に配置され、１色の画素電極がスイッチング素
子を介して１つのソース配線に電気的に接続したアクテ
ィブマトリクス方式の液晶表示装置、または赤・緑・青
色を表示させる画素電極がデルタ配列に配置され、２色
の画素電極がスイッチング素子を介して１つのソース配
線に電気的に接続接続したアクティブマトリクス方式の
液晶表示装置を検査するに際し、ソース配線に接続され
た画素電極の色が同一であるソース配線が全て接続され
た３本のソース側検査配線と、ゲート配線が１本毎に交
互に接続された２本のゲート側検査配線と、対向電極に
接続された１本の対向電極側検査配線を用意し、２本の
ゲート側検査配線にスイッチング素子を電気的に導通さ
せる電位を交互に印加して検査し、検査後に、ソース側
検査配線と前記ソース配線との接続、ゲート側検査配線
と前記ゲート配線との接続、対向電極側検査配線と前記
対向電極との接続のうちの液晶表示装置の通常動作に必
要でない電気接続をオープンにすることを特徴とする。
【００１９】請求項２記載の液晶表示装置は、赤・緑・
青色を表示させる画素電極がストライプ配列に配置さ
れ、１色の画素電極がスイッチング素子を介して１つの
ソース配線に電気接続されたアクティブマトリクス方式
の液晶表示装置であって、画素電極の色が同一であるソ
ース配線が全て接続された３本のソース側検査配線と、
ゲート配線が１本毎に交互に接続された２本のゲート側
検査配線と、対向電極に接続された１本の対向電極側検
査配線とからなる検査電極群を、取り除き可能に設けた
ことを特徴とする。
青色を表示させる画素電極がストライプ配列に配置さ
れ、１色の画素電極がスイッチング素子を介して１つの
ソース配線に電気接続されたアクティブマトリクス方式
の液晶表示装置であって、画素電極の色が同一であるソ
ース配線が全て接続された３本のソース側検査配線と、
ゲート配線が１本毎に交互に接続された２本のゲート側
検査配線と、対向電極に接続された１本の対向電極側検
査配線とからなる検査電極群を、取り除き可能に設けた
ことを特徴とする。
【００２０】請求項２記載の液晶表示装置は、赤・緑・
青色を表示させる画素電極がデルタ配列に配置され、２
色の画素電極がスイッチング素子を介して１つのソース
配線に電気接続されたアクティブマトリクス方式の液晶
表示装置であって、画素電極の色の組み合わせが同一で
あるソース配線が全て接続された３本のソース側検査配
線と、ゲート配線が１本毎に交互に接続された２本のゲ
ート側検査配線と、対向電極に接続された１本の対向電
極側検査配線とからなる検査電極群を、取り除き可能に
設けたことを特徴とする。
青色を表示させる画素電極がデルタ配列に配置され、２
色の画素電極がスイッチング素子を介して１つのソース
配線に電気接続されたアクティブマトリクス方式の液晶
表示装置であって、画素電極の色の組み合わせが同一で
あるソース配線が全て接続された３本のソース側検査配
線と、ゲート配線が１本毎に交互に接続された２本のゲ
ート側検査配線と、対向電極に接続された１本の対向電
極側検査配線とからなる検査電極群を、取り除き可能に
設けたことを特徴とする。
【００２１】請求項４記載の液晶表示装置の検査方法
は、請求項１において、スイッチング素子の導通状態の
期間が、２本のゲート側検査配線に交互に電位を印加す
る期間の１／２以下にして検査することを特徴とする。
は、請求項１において、スイッチング素子の導通状態の
期間が、２本のゲート側検査配線に交互に電位を印加す
る期間の１／２以下にして検査することを特徴とする。
【００２２】請求項５記載の液晶表示装置の検査方法
は、請求項１，請求項４において、２本のゲート側検査
配線に交互に導通するスイッチング素子の切り換え周波
数を２４Ｈｚ以上にして検査することを特徴とする。
は、請求項１，請求項４において、２本のゲート側検査
配線に交互に導通するスイッチング素子の切り換え周波
数を２４Ｈｚ以上にして検査することを特徴とする。
【００２３】以下、本発明の実施の形態を図１〜図１１
に基づいて説明する。図１は画素電極がデルタ配列され
た液晶表示装置を示し、６本の検査配線Ｓ１，Ｓ２，Ｓ
３，Ｇ１，Ｇ２，Ｃが表示範囲の外部に引き出して画素
電極１１が形成されているガラス基板の上に形成されて
いる。
に基づいて説明する。図１は画素電極がデルタ配列され
た液晶表示装置を示し、６本の検査配線Ｓ１，Ｓ２，Ｓ
３，Ｇ１，Ｇ２，Ｃが表示範囲の外部に引き出して画素
電極１１が形成されているガラス基板の上に形成されて
いる。
【００２４】検査配線Ｇ１は、ゲート配線１２に沿って
配列された第１列目，第３列目，第５列目………という
ように奇数番号列の全てのゲート配線１２に接続されて
いる。検査配線Ｇ２は、ゲート配線１２に沿って配列さ
れた第２列目，第４列目，第６列目………というように
偶数番号列の全てのゲート配線１２に接続されている。
配列された第１列目，第３列目，第５列目………という
ように奇数番号列の全てのゲート配線１２に接続されて
いる。検査配線Ｇ２は、ゲート配線１２に沿って配列さ
れた第２列目，第４列目，第６列目………というように
偶数番号列の全てのゲート配線１２に接続されている。
【００２５】検査配線Ｓ１は、ソース配線１３の内で赤
色と緑色を表示させる画素電極１１がスイッチング素子
１４を介して接続されているソース配線１３の全てに接
続されている。
色と緑色を表示させる画素電極１１がスイッチング素子
１４を介して接続されているソース配線１３の全てに接
続されている。
【００２６】検査配線Ｓ２は、ソース配線１３の内で緑
色と青色を表示させる画素電極１１がスイッチング素子
１４を介して接続されているソース配線１３の全てに接
続されている。
色と青色を表示させる画素電極１１がスイッチング素子
１４を介して接続されているソース配線１３の全てに接
続されている。
【００２７】検査配線Ｓ３は、ソース配線１３の内で青
色と赤色を表示させる画素電極１１がスイッチング素子
１４を介して接続されているソース配線１３の全てに接
続されている。
色と赤色を表示させる画素電極１１がスイッチング素子
１４を介して接続されているソース配線１３の全てに接
続されている。
【００２８】検査配線Ｃは、対向電極１７に接続されて
いる。次に、本発明の液晶表示装置において、白・黒・
赤・緑・青色表示を行う場合の検査信号波形をそれぞれ
図２〜図６に示す。検査配線Ｇ１，Ｇ２，Ｓ１，Ｓ２，
Ｓ３，Ｃに印加される信号波形をそれぞれＶｇ１，Ｖｇ
２，Ｖｓ１，Ｖｓ２，Ｖｓ３，ＶＣとする。スイッチン
グ素子１４を十分に電気的に導通／遮断させるためにＶ
ｇ１，Ｖｇ２に印加される信号電位をＶｏｎ，Ｖｏｆｆ
とする。対向電極１７に印加される電位をＶｃとする。
いる。次に、本発明の液晶表示装置において、白・黒・
赤・緑・青色表示を行う場合の検査信号波形をそれぞれ
図２〜図６に示す。検査配線Ｇ１，Ｇ２，Ｓ１，Ｓ２，
Ｓ３，Ｃに印加される信号波形をそれぞれＶｇ１，Ｖｇ
２，Ｖｓ１，Ｖｓ２，Ｖｓ３，ＶＣとする。スイッチン
グ素子１４を十分に電気的に導通／遮断させるためにＶ
ｇ１，Ｖｇ２に印加される信号電位をＶｏｎ，Ｖｏｆｆ
とする。対向電極１７に印加される電位をＶｃとする。
【００２９】画素電極１１Ａ，１１Ｂ，１１Ｃ，１１
Ｄ，１１Ｅ，１１Ｆと対向電極１７との電位差、つまり
液晶１６に印加される液晶電圧をＶ１１Ａ，Ｖ１１Ｂ，
Ｖ１１Ｃ，Ｖ１１Ｄ，Ｖ１１Ｅ，Ｖ１１Ｆとする。
Ｄ，１１Ｅ，１１Ｆと対向電極１７との電位差、つまり
液晶１６に印加される液晶電圧をＶ１１Ａ，Ｖ１１Ｂ，
Ｖ１１Ｃ，Ｖ１１Ｄ，Ｖ１１Ｅ，Ｖ１１Ｆとする。
【００３０】また、この液晶表示装置では、画素電極１
１と対向電極１７との間の電位差が小さいときに赤・緑
・青色を、電位差が大きいときに黒色を表示するもので
あり、液晶はスイッチング素子１４が１回遮断されてか
ら次に導電されるまでの間、画素電極１１と対向電極１
７との間の電位差を維持するものとする。
１と対向電極１７との間の電位差が小さいときに赤・緑
・青色を、電位差が大きいときに黒色を表示するもので
あり、液晶はスイッチング素子１４が１回遮断されてか
ら次に導電されるまでの間、画素電極１１と対向電極１
７との間の電位差を維持するものとする。
【００３１】図２〜図６に示す検査信号波形をを印加し
た場合の画素電極１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ，１
１Ｅ，１１Ｆにおける液晶電圧波形Ｖ１１Ａ，Ｖ１１
Ｂ，Ｖ１１Ｃ，Ｖ１１Ｄ，Ｖ１１Ｅ，Ｖ１１Ｆ、各画素
電極毎の表示色、そして画面全体としての表示色の関係
を、それぞれ図７〜図１１に示す。
た場合の画素電極１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ，１
１Ｅ，１１Ｆにおける液晶電圧波形Ｖ１１Ａ，Ｖ１１
Ｂ，Ｖ１１Ｃ，Ｖ１１Ｄ，Ｖ１１Ｅ，Ｖ１１Ｆ、各画素
電極毎の表示色、そして画面全体としての表示色の関係
を、それぞれ図７〜図１１に示す。
【００３２】このように、ゲート配線１２に接続される
検査配線１８をＧ１，Ｇ２の２本にし、何れの場合も、
この２本の検査配線Ｇ１，Ｇ２に印加するＶｏｎ電位を
交互に印加することにより、白・黒・赤・緑・青色表示
が可能であり、簡易検査が実現できることがわかる。
検査配線１８をＧ１，Ｇ２の２本にし、何れの場合も、
この２本の検査配線Ｇ１，Ｇ２に印加するＶｏｎ電位を
交互に印加することにより、白・黒・赤・緑・青色表示
が可能であり、簡易検査が実現できることがわかる。
【００３３】Ｖｏｎ電位を印加する期間τb は、Ｖｏｎ
電位を２本の検査配線Ｇ１、Ｇ２に交互に印加する周期
τa の１／２以下にする必要がある。ゲート配線１２に
印加されるゲート波形ＶＧ１およびＶＧ２は、検査配線
Ｇ１、Ｇ２およびゲート配線１２が持つ抵抗および容量
により遅延を生じる。Ｖｏｎ電位を印加する時間が長過
ぎると、ＶｏｎからＶｏｆｆへ変化させる波形に遅延が
生じることにより、スイッチング素子１４が電気的に遮
断できなくなり、スイッチング素子１４に起因する不良
が検出できない恐れがある。
電位を２本の検査配線Ｇ１、Ｇ２に交互に印加する周期
τa の１／２以下にする必要がある。ゲート配線１２に
印加されるゲート波形ＶＧ１およびＶＧ２は、検査配線
Ｇ１、Ｇ２およびゲート配線１２が持つ抵抗および容量
により遅延を生じる。Ｖｏｎ電位を印加する時間が長過
ぎると、ＶｏｎからＶｏｆｆへ変化させる波形に遅延が
生じることにより、スイッチング素子１４が電気的に遮
断できなくなり、スイッチング素子１４に起因する不良
が検出できない恐れがある。
【００３４】そのためＶｏｎ電位を印加する期間をＶｏ
ｎ電位を２本の検査配線Ｇ１、Ｇ２に交互に印加する期
間の１／２以下とし、スイッチング素子１４を遮断させ
るための十分な時間を確保する必要がある。
ｎ電位を２本の検査配線Ｇ１、Ｇ２に交互に印加する期
間の１／２以下とし、スイッチング素子１４を遮断させ
るための十分な時間を確保する必要がある。
【００３５】なお、Ｖｏｎ電位を２本の検査配線に印加
する電位の周期については、フリッカーが人間の目で認
識されない２４Ｈｚ以上とする必要がある。また、検査
配線を２本に増やしても、その２本の検査配線に接続さ
れている奇数のゲート配線１２と偶数のゲート配線に印
加されるゲート波形ＶＧ１、ＶＧ２を同一にし、奇数お
よび偶数のゲート配線に接続された画素電極における液
晶電圧を同一にする。すなわち、図１において“ Ｖ１
１Ａ ＝ Ｖ１１Ｆ ”“Ｖ１１Ｂ＝Ｖ１１Ｃ ”“
Ｖ１１Ｄ ＝ Ｖ１１Ｅ ”とするため、ゲート配線に
接続された２本の検査配線のうち、ゲート配線が１本の
検査配線に接続され、他方の１本の検査配線とは交差す
る構造とし、２本の検査配線に生ずる抵抗、容量を同一
にさせる必要がある。
する電位の周期については、フリッカーが人間の目で認
識されない２４Ｈｚ以上とする必要がある。また、検査
配線を２本に増やしても、その２本の検査配線に接続さ
れている奇数のゲート配線１２と偶数のゲート配線に印
加されるゲート波形ＶＧ１、ＶＧ２を同一にし、奇数お
よび偶数のゲート配線に接続された画素電極における液
晶電圧を同一にする。すなわち、図１において“ Ｖ１
１Ａ ＝ Ｖ１１Ｆ ”“Ｖ１１Ｂ＝Ｖ１１Ｃ ”“
Ｖ１１Ｄ ＝ Ｖ１１Ｅ ”とするため、ゲート配線に
接続された２本の検査配線のうち、ゲート配線が１本の
検査配線に接続され、他方の１本の検査配線とは交差す
る構造とし、２本の検査配線に生ずる抵抗、容量を同一
にさせる必要がある。
【００３６】検査完了後は図１に示す一点鎖線Ｔに沿っ
てレーザー光を照射してパターンの一部を溶断して検査
配線とソース配線，ゲート配線，対向電極の間の電気接
続パターンをオープンにして製品に仕上げられる。また
は駆動回路１５ａ，１５ｂ，１５ｃを形成する前の被検
査液晶表示装置の場合には、後工程で駆動回路１５ａ，
１５ｂ，１５ｃを形成して製品に仕上げられる。
てレーザー光を照射してパターンの一部を溶断して検査
配線とソース配線，ゲート配線，対向電極の間の電気接
続パターンをオープンにして製品に仕上げられる。また
は駆動回路１５ａ，１５ｂ，１５ｃを形成する前の被検
査液晶表示装置の場合には、後工程で駆動回路１５ａ，
１５ｂ，１５ｃを形成して製品に仕上げられる。
【００３７】上記の実施の形態ではレーザー光を照射し
てパターンの一部を溶断して検査配線とソース配線，ゲ
ート配線，対向電極の間の電気接続パターンをオープン
にしたが、検査配線が形成されている基板の一部分を切
断部Ｔの位置で切断分離して、検査配線とソース配線，
ゲート配線，対向電極の間の電気接続パターンをオープ
ンにすることもできる。
てパターンの一部を溶断して検査配線とソース配線，ゲ
ート配線，対向電極の間の電気接続パターンをオープン
にしたが、検査配線が形成されている基板の一部分を切
断部Ｔの位置で切断分離して、検査配線とソース配線，
ゲート配線，対向電極の間の電気接続パターンをオープ
ンにすることもできる。
【００３８】上記の実施の形態では、画素電極がデルタ
配列された液晶表示装置を例に挙げて説明したが、画素
電極１１をストライプ配列に配置した液晶表示装置に対
しても有効であって、ゲート配線１２に接続される検査
配線１８を２本にし、その２本の検査配線Ｇ１，Ｇ２に
印加するＶｏｎ電位を交互に印加することにより、スイ
ッチング素子１４の導通／遮断に起因する不良を検出す
ることができる。
配列された液晶表示装置を例に挙げて説明したが、画素
電極１１をストライプ配列に配置した液晶表示装置に対
しても有効であって、ゲート配線１２に接続される検査
配線１８を２本にし、その２本の検査配線Ｇ１，Ｇ２に
印加するＶｏｎ電位を交互に印加することにより、スイ
ッチング素子１４の導通／遮断に起因する不良を検出す
ることができる。
【００３９】
【発明の効果】以上のように本発明によれば、赤・緑・
青色を表示させる画素電極がデルタ配列に配置され、ス
イッチング素子を介して１つのソース配線に２色の画素
電極が接続されていても、ゲート配線に２本の検査配線
を付加し、スイッチング素子を電気的に導通させる電位
を交互に印加させることにより、画素電極がストライプ
配列に配置されている液晶表示装置と同様に赤・緑・青
色表示が可能であり、簡易検査が可能である液晶表示装
置が実現できる。
青色を表示させる画素電極がデルタ配列に配置され、ス
イッチング素子を介して１つのソース配線に２色の画素
電極が接続されていても、ゲート配線に２本の検査配線
を付加し、スイッチング素子を電気的に導通させる電位
を交互に印加させることにより、画素電極がストライプ
配列に配置されている液晶表示装置と同様に赤・緑・青
色表示が可能であり、簡易検査が可能である液晶表示装
置が実現できる。
【００４０】また赤・緑・青色を表示させる画素電極が
ストライプ配列に配置された場合については、スイッチ
ング素子の導通／遮断に起因する不良を検出することが
できる利点が生じる。
ストライプ配列に配置された場合については、スイッチ
ング素子の導通／遮断に起因する不良を検出することが
できる利点が生じる。
【図１】本発明の実施の形態の液晶表示装置の平面図
【図２】白表示の場合の検査信号波形図
【図３】黒表示の場合の検査信号波形図
【図４】赤表示の場合の検査信号波形図
【図５】緑表示の場合の検査信号波形図
【図６】青表示の場合の検査信号波形図
【図７】白表示の場合の画素毎の液晶電圧波形図
【図８】黒表示の場合の画素毎の液晶電圧波形図
【図９】赤表示の場合の画素毎の液晶電圧波形図
【図１０】緑表示の場合の画素毎の液晶電圧波形図
【図１１】青表示の場合の画素毎の液晶電圧波形図
【図１２】画素電極がデルタ配列された従来の液晶表示
装置の平面図
装置の平面図
【図１３】同従来例の断面図
【図１４】画素電極がストライプ配列された従来の液晶
表示装置の平面図
表示装置の平面図
１１ 画素電極 １２ ゲート配線 １３ ソース配線 １４ スイッチング素子 １５ａ，１５ｂ，１５ｃ 駆動回路 １６ 液晶 １７ 対向電極 １８ 検査配線 Ｔ 切断部
Claims (5)
- 【請求項１】赤・緑・青色を表示させる画素電極がスト
ライプ配列に配置され、１色の画素電極がスイッチング
素子を介して１つのソース配線に電気的に接続したアク
ティブマトリクス方式の液晶表示装置、または赤・緑・
青色を表示させる画素電極がデルタ配列に配置され、２
色の画素電極がスイッチング素子を介して１つのソース
配線に電気的に接続接続したアクティブマトリクス方式
の液晶表示装置を検査するに際し、 ソース配線に接続された画素電極の色が同一であるソー
ス配線が全て接続された３本のソース側検査配線と、 ゲート配線が１本毎に交互に接続された２本のゲート側
検査配線と、 対向電極に接続された１本の対向電極側検査配線を用意
し、 ２本のゲート側検査配線にスイッチング素子を電気的に
導通させる電位を交互に印加して検査し、 検査後に、ソース側検査配線と前記ソース配線との接
続、 ゲート側検査配線と前記ゲート配線との接続、 対向電極側検査配線と前記対向電極との接続のうちの液
晶表示装置の通常動作に必要でない電気接続をオープン
にする液晶表示装置の検査方法。 - 【請求項２】赤・緑・青色を表示させる画素電極がスト
ライプ配列に配置され、１色の画素電極がスイッチング
素子を介して１つのソース配線に電気接続されたアクテ
ィブマトリクス方式の液晶表示装置であって、 画素電極の色が同一であるソース配線が全て接続された
３本のソース側検査配線と、 ゲート配線が１本毎に交互に接続された２本のゲート側
検査配線と、 対向電極に接続された１本の対向電極側検査配線とから
なる検査電極群を、取り除き可能に設けた液晶表示装
置。 - 【請求項３】赤・緑・青色を表示させる画素電極がデル
タ配列に配置され、２色の画素電極がスイッチング素子
を介して１つのソース配線に電気接続されたアクティブ
マトリクス方式の液晶表示装置であって、 画素電極の色の組み合わせが同一であるソース配線が全
て接続された３本のソース側検査配線と、 ゲート配線が１本毎に交互に接続された２本のゲート側
検査配線と、 対向電極に接続された１本の対向電極側検査配線とから
なる検査電極群を、取り除き可能に設けた液晶表示装
置。 - 【請求項４】スイッチング素子の導通状態の期間が、２
本のゲート側検査配線に交互に電位を印加する期間の１
／２以下にして検査する請求項１記載の液晶表示装置の
検査方法。 - 【請求項５】２本のゲート側検査配線に交互に導通する
スイッチング素子の切り換え周波数を２４Ｈｚ以上にし
て検査する請求項１または請求項４記載の液晶表示装置
の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31535396A JP3290602B2 (ja) | 1996-06-26 | 1996-11-27 | 液晶表示装置の検査方法および液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16504396 | 1996-06-26 | ||
| JP8-165043 | 1996-06-26 | ||
| JP31535396A JP3290602B2 (ja) | 1996-06-26 | 1996-11-27 | 液晶表示装置の検査方法および液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1073516A true JPH1073516A (ja) | 1998-03-17 |
| JP3290602B2 JP3290602B2 (ja) | 2002-06-10 |
Family
ID=26489930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31535396A Expired - Fee Related JP3290602B2 (ja) | 1996-06-26 | 1996-11-27 | 液晶表示装置の検査方法および液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3290602B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004184273A (ja) * | 2002-12-04 | 2004-07-02 | Casio Comput Co Ltd | デバイス検査方法 |
| KR100478973B1 (ko) * | 1996-05-29 | 2005-10-14 | 가부시키가이샤 엔프라스 | 표시패널용콘택트장치 |
| KR100816338B1 (ko) * | 2001-11-23 | 2008-03-24 | 삼성전자주식회사 | 액정 표시 장치 |
| CN100430783C (zh) * | 2002-09-18 | 2008-11-05 | 三星电子株式会社 | 液晶显示器 |
-
1996
- 1996-11-27 JP JP31535396A patent/JP3290602B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478973B1 (ko) * | 1996-05-29 | 2005-10-14 | 가부시키가이샤 엔프라스 | 표시패널용콘택트장치 |
| KR100816338B1 (ko) * | 2001-11-23 | 2008-03-24 | 삼성전자주식회사 | 액정 표시 장치 |
| CN100430783C (zh) * | 2002-09-18 | 2008-11-05 | 三星电子株式会社 | 液晶显示器 |
| JP2004184273A (ja) * | 2002-12-04 | 2004-07-02 | Casio Comput Co Ltd | デバイス検査方法 |
| JP4501341B2 (ja) * | 2002-12-04 | 2010-07-14 | カシオ計算機株式会社 | デバイス検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3290602B2 (ja) | 2002-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10416812B2 (en) | Display substrate and method for testing the same, display apparatus | |
| JP3292990B2 (ja) | Ｌｃｄパネルを試験する方法および装置 | |
| EP0875879A1 (en) | Liquid crystal display device and method for driving the same with driving of both ends of display electrodes | |
| JPH0569410B2 (ja) | ||
| JP3190238B2 (ja) | アクティブマトリクス液晶パネルの欠陥検出方法 | |
| JPH06324348A (ja) | 光弁装置 | |
| JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JP4795548B2 (ja) | 液晶表示基板検査方法 | |
| JP2003157053A (ja) | 液晶表示装置およびその検査方法およびその検査装置 | |
| JP4128677B2 (ja) | 液晶表示装置の検査方法 | |
| JP3290602B2 (ja) | 液晶表示装置の検査方法および液晶表示装置 | |
| JP3177702B2 (ja) | 液晶表示装置の検査方法 | |
| JP3492203B2 (ja) | 液晶表示装置 | |
| JP3591713B2 (ja) | 液晶表示装置及びその検査方法 | |
| JP2776349B2 (ja) | 液晶表示装置の検査方法 | |
| JP3302623B2 (ja) | アクティブマトリックス型液晶パネルの検査方法 | |
| JP3428317B2 (ja) | 液晶パネルの検査方法 | |
| JP2001033813A (ja) | 液晶表示装置の検査方法 | |
| JP3179319B2 (ja) | マトリクス型表示装置の欠陥検出方法 | |
| JP3062552B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH05313196A (ja) | アクティブマトリクス型表示装置 | |
| JP2008241561A (ja) | マトリクス表示装置の検査方法 | |
| JPS63289534A (ja) | アクテイブマトリクスパネル | |
| JPH01217397A (ja) | 液晶表示パネルの性能検査方法 | |
| JPH095768A (ja) | 液晶表示素子の検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |