JPH1070515A - Ｆｍ多重受信端末 - Google Patents
Ｆｍ多重受信端末Info
- Publication number
- JPH1070515A JPH1070515A JP8224782A JP22478296A JPH1070515A JP H1070515 A JPH1070515 A JP H1070515A JP 8224782 A JP8224782 A JP 8224782A JP 22478296 A JP22478296 A JP 22478296A JP H1070515 A JPH1070515 A JP H1070515A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital
- multiplexed data
- signal
- digital multiplexed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【課題】 ホストＰＣの負荷を減らし、高速伝送をす
る。 【解決手段】 アンテナ１でＦＭ多重放送を受信して、
ＦＭフロントエンド１０で、所望のＦＭチャネルのベー
スバンド信号を取り出し、音声信号再生処理部２０でス
テレオ音声信号を再生する。フィルタ部４０でＬＭＳＫ
変調されたディジタルデータを取り出し、遅延検波部５
０でディジルタデータを再生する。ディジタル信号処理
部６０で、同期再生、誤り訂正などをして、階層４デー
タを出力する。シフトレジスタ７１は、ディジタル多重
データを１ビットずつ受信する。カード制御マイコン７
０は、ディジタル多重データをバッファメモリ８０に８
ビットずつ書き込む。ホストＰＣ１００からの送信要求
に従って、ＰＣＭＣＩＡコントローラ９０を通して、カ
ード制御マイコン７０は、バッファメモリ８０からディ
ジタル多重データを８ビット単位に読み出して、ホスト
ＰＣ１００に転送する。
る。 【解決手段】 アンテナ１でＦＭ多重放送を受信して、
ＦＭフロントエンド１０で、所望のＦＭチャネルのベー
スバンド信号を取り出し、音声信号再生処理部２０でス
テレオ音声信号を再生する。フィルタ部４０でＬＭＳＫ
変調されたディジタルデータを取り出し、遅延検波部５
０でディジルタデータを再生する。ディジタル信号処理
部６０で、同期再生、誤り訂正などをして、階層４デー
タを出力する。シフトレジスタ７１は、ディジタル多重
データを１ビットずつ受信する。カード制御マイコン７
０は、ディジタル多重データをバッファメモリ８０に８
ビットずつ書き込む。ホストＰＣ１００からの送信要求
に従って、ＰＣＭＣＩＡコントローラ９０を通して、カ
ード制御マイコン７０は、バッファメモリ８０からディ
ジタル多重データを８ビット単位に読み出して、ホスト
ＰＣ１００に転送する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＭ多重放送を受
信するＦＭ多重受信端末に関し、特に、ＦＭ多重放送の
文字情報及び図形情報を処理する中央処理装置（以下、
ホストＰＣと呼ぶ）とのインタフェースに関するもので
ある。
信するＦＭ多重受信端末に関し、特に、ＦＭ多重放送の
文字情報及び図形情報を処理する中央処理装置（以下、
ホストＰＣと呼ぶ）とのインタフェースに関するもので
ある。
【０００２】
【従来の技術】昨今のコンピュータでは、通信機能が発
達している。通信機能は、有線、無線と大別されるが、
中でもモービルコンピューティングといった携帯端末を
用いた無線通信が脚光を浴びている。このような無線通
信には、ＰＣカードのように携帯端末の拡張性の不足を
損なわないような形態で行うことが多く見受けられる。
また、無線通信でも携帯電話などの通信があげられる
が、既存のメディア（ＦＭ放送電波）を用いている点
で、ＦＭ多重放送を用いた通信が脚光を浴びはじめてい
る。ＦＭ多重放送は、既存のＦＭ放送電波のベースバン
ド信号にディジタルデータを多重化して、ＦＭ番組情報
や交通情報などの種々の情報を提供する新しい放送シス
テムである。このシステムは、既存の放送設備をそのま
ま利用できること、新たな周波数帯域を必要としないこ
となどの理由から実用化が容易であるため、世界各国で
開発が進められてきた。ＦＭ多重放送は、既存のＦＭ放
送のチャネルの空き帯域に多重電波を送信する仕組みで
ある。
達している。通信機能は、有線、無線と大別されるが、
中でもモービルコンピューティングといった携帯端末を
用いた無線通信が脚光を浴びている。このような無線通
信には、ＰＣカードのように携帯端末の拡張性の不足を
損なわないような形態で行うことが多く見受けられる。
また、無線通信でも携帯電話などの通信があげられる
が、既存のメディア（ＦＭ放送電波）を用いている点
で、ＦＭ多重放送を用いた通信が脚光を浴びはじめてい
る。ＦＭ多重放送は、既存のＦＭ放送電波のベースバン
ド信号にディジタルデータを多重化して、ＦＭ番組情報
や交通情報などの種々の情報を提供する新しい放送シス
テムである。このシステムは、既存の放送設備をそのま
ま利用できること、新たな周波数帯域を必要としないこ
となどの理由から実用化が容易であるため、世界各国で
開発が進められてきた。ＦＭ多重放送は、既存のＦＭ放
送のチャネルの空き帯域に多重電波を送信する仕組みで
ある。
【０００３】ディジタル放送を送信する場合、既存の放
送の隙間を利用した７６ＫＨｚ帯に１９．２Ｋｂｐｓの
搬送波上でＬＭＳＫによりディジタルデータを変調した
後、音声と合波して、ＦＭ変調してＦＭ多重電波を送信
している。ＦＭフロントエンド部で所望のＦＭチャネル
のＦＭ多重電波を受信し、フィルタ部で多重データを含
むＦＭベースバンド信号から７４ｋＨｚ＋４ｋＨｚの変
調されたディジタル信号を取り出し、遅延検波部でフィ
ルタ部で取り出された変調ディジタルデータから１９．
２Ｋｂｐｓのディジタルデータを再生する。さらに、デ
ィジタル信号処理部で、遅延検波部からの再生データに
対して、同期再生、デスクランブルをし、階層４のデー
タブロックのディジタルデータをシリアルにバッファメ
モリに出力する。その後、バッファメモリからシリアル
にディジタルデータを読み出して、ホストＰＣに多重デ
ータを伝送している。従来、このホストＰＣへの多重デ
ータの伝送は、通常シリアル通信であるＲＳ−２３２Ｃ
インタフェースが主流である。
送の隙間を利用した７６ＫＨｚ帯に１９．２Ｋｂｐｓの
搬送波上でＬＭＳＫによりディジタルデータを変調した
後、音声と合波して、ＦＭ変調してＦＭ多重電波を送信
している。ＦＭフロントエンド部で所望のＦＭチャネル
のＦＭ多重電波を受信し、フィルタ部で多重データを含
むＦＭベースバンド信号から７４ｋＨｚ＋４ｋＨｚの変
調されたディジタル信号を取り出し、遅延検波部でフィ
ルタ部で取り出された変調ディジタルデータから１９．
２Ｋｂｐｓのディジタルデータを再生する。さらに、デ
ィジタル信号処理部で、遅延検波部からの再生データに
対して、同期再生、デスクランブルをし、階層４のデー
タブロックのディジタルデータをシリアルにバッファメ
モリに出力する。その後、バッファメモリからシリアル
にディジタルデータを読み出して、ホストＰＣに多重デ
ータを伝送している。従来、このホストＰＣへの多重デ
ータの伝送は、通常シリアル通信であるＲＳ−２３２Ｃ
インタフェースが主流である。
【０００４】図２は、従来のＲＳ−２３２Ｃを用いたデ
ィジタル多重データ受信のシーケンスチャートである。
図２に示すように、ホストＰＣ側がデータを受信する際
は、受信を確認するために肯定応答（以下、ＡＣＫ（AC
Knowledge)と呼ぶ）をクライアント（送信側）に送信す
る。クライアントは、ＡＣＫを受信した後に、次のデー
タＤＡＴＡ（ｉ）（ｉ＝１，２，…）を調歩同期のシリ
アルインタフェースで、例えば、９．６Ｋｂｐｓの転送
レートで送信する。そして、クライアント側は、多重デ
ータのフレームの最後に来るＥＮＤを検出し、ＥＯＴ
（End Of Transmission)をホストＰＣ側に送信して、そ
のＡＣＫをホストＰＣからクライアントに返すことによ
り、１フレームのデータの転送が終了する。
ィジタル多重データ受信のシーケンスチャートである。
図２に示すように、ホストＰＣ側がデータを受信する際
は、受信を確認するために肯定応答（以下、ＡＣＫ（AC
Knowledge)と呼ぶ）をクライアント（送信側）に送信す
る。クライアントは、ＡＣＫを受信した後に、次のデー
タＤＡＴＡ（ｉ）（ｉ＝１，２，…）を調歩同期のシリ
アルインタフェースで、例えば、９．６Ｋｂｐｓの転送
レートで送信する。そして、クライアント側は、多重デ
ータのフレームの最後に来るＥＮＤを検出し、ＥＯＴ
（End Of Transmission)をホストＰＣ側に送信して、そ
のＡＣＫをホストＰＣからクライアントに返すことによ
り、１フレームのデータの転送が終了する。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＦＭ多重受信端末においては、以下のような課題があっ
た。従来、クライアント側からホストＰＣ側への多重デ
ータの送信は、ＲＳ−２３２Ｃインタフェースを用いて
おり、ＲＳ−２３２Ｃシリアル通信プロトコルは、ホス
トＰＣ−クライアント側が、ハンドシェークを常に確認
しあいながら通信が保たれている方式である。そのた
め、通信インフラが安価、信頼性が高いという利点があ
る反面、低速度通信（例えば、９．６Ｋｂｐｓ）、ハン
ドシェークにホストＣＰＵが費やされるというデメリッ
トもある。低速通信なので、文字放送のホストＰＣへの
送信にそれだけ時間がかかり、ホストＰＣは通信されて
いる間は、待ち状態となりＣＰＵが文字の処理などに使
用することができない。さらに、ハンドシェークを常に
確認しあいながら通信を行っているため、ホストＰＣの
負荷が大きくなる。ＦＭ多重放送は、交通情報などの情
報が１９．２Ｋｂｐｓで常時更新されて送信されるの
で、上述したようにハンドシェークを取っていると、ホ
ストＰＣの負担が高くなり、データ処理に影響が及ぶ
（データ処理が間に合わない）ことが問題となってきて
いる。
ＦＭ多重受信端末においては、以下のような課題があっ
た。従来、クライアント側からホストＰＣ側への多重デ
ータの送信は、ＲＳ−２３２Ｃインタフェースを用いて
おり、ＲＳ−２３２Ｃシリアル通信プロトコルは、ホス
トＰＣ−クライアント側が、ハンドシェークを常に確認
しあいながら通信が保たれている方式である。そのた
め、通信インフラが安価、信頼性が高いという利点があ
る反面、低速度通信（例えば、９．６Ｋｂｐｓ）、ハン
ドシェークにホストＣＰＵが費やされるというデメリッ
トもある。低速通信なので、文字放送のホストＰＣへの
送信にそれだけ時間がかかり、ホストＰＣは通信されて
いる間は、待ち状態となりＣＰＵが文字の処理などに使
用することができない。さらに、ハンドシェークを常に
確認しあいながら通信を行っているため、ホストＰＣの
負荷が大きくなる。ＦＭ多重放送は、交通情報などの情
報が１９．２Ｋｂｐｓで常時更新されて送信されるの
で、上述したようにハンドシェークを取っていると、ホ
ストＰＣの負担が高くなり、データ処理に影響が及ぶ
（データ処理が間に合わない）ことが問題となってきて
いる。
【０００６】
【課題を解決するための手段】本発明は、前記課題を解
決するために、音声データにディジタル多重データが多
重化された送信局から送信されたＦＭ多重電波を受信す
るアンテナ部と、前記アンテナ部で受信した前記ＦＭ多
重電波から所望のＦＭチャネルの前記ディジタル多重デ
ータを含むベースバンド信号を出力するＦＭフロントエ
ンド部と、前記ＦＭフロントエンド部より出力された前
記ベースバンド信号から前記ディジタル多重データを取
り出し、前記デイジタル多重データを出力する用意が出
来たことを示すモニタ信号及び所定のデータフォーマッ
トでクロック信号に同期して前記ディジルタル多重デー
タを出力するＦＭ多重放送受信部とを備えている。そし
て、複数ビットのパラレルＩ／Ｏのインタフェースを持
つＩ／Ｏカードとして定義する属性情報を格納するアト
リビュートメモリと、前記ディジタル多重データの文字
情報及び図形情報を処理するホストＰＣにＰＣＭＣＩＡ
インタフェースで接続され、前記属性情報を前記ホスト
ＰＣにダウンロードして、前記ホストＰＣと前記パラレ
ルＩ／Ｏのインタフェースを取るＰＣＭＣＩＡコントロ
ーラとを備えている。
決するために、音声データにディジタル多重データが多
重化された送信局から送信されたＦＭ多重電波を受信す
るアンテナ部と、前記アンテナ部で受信した前記ＦＭ多
重電波から所望のＦＭチャネルの前記ディジタル多重デ
ータを含むベースバンド信号を出力するＦＭフロントエ
ンド部と、前記ＦＭフロントエンド部より出力された前
記ベースバンド信号から前記ディジタル多重データを取
り出し、前記デイジタル多重データを出力する用意が出
来たことを示すモニタ信号及び所定のデータフォーマッ
トでクロック信号に同期して前記ディジルタル多重デー
タを出力するＦＭ多重放送受信部とを備えている。そし
て、複数ビットのパラレルＩ／Ｏのインタフェースを持
つＩ／Ｏカードとして定義する属性情報を格納するアト
リビュートメモリと、前記ディジタル多重データの文字
情報及び図形情報を処理するホストＰＣにＰＣＭＣＩＡ
インタフェースで接続され、前記属性情報を前記ホスト
ＰＣにダウンロードして、前記ホストＰＣと前記パラレ
ルＩ／Ｏのインタフェースを取るＰＣＭＣＩＡコントロ
ーラとを備えている。
【０００７】さらに、複数ビットのデータを同時に読み
出すバッファメモリと、前記ＦＭ多重放送受信部から出
力される前記所定のフォーマットの前記ディジタル多重
データを前記クロック信号に同期して入力する複数ビッ
トのシフトレジスタと、前記モニタ信号に基づいて、前
記クロック信号を生成し、前記シフトレジスタから出力
される複数ビットの前記ディジタル多重データの前記バ
ッファへの書き込みをする書き込みコントローラと、前
記ＰＣＭＣＩＡコントローラとパラレルなインタフェー
スで接続され、前記ホストＰＣからの前記ディジタル多
重データの送信要求信号に基づいて、前記バッファメモ
リから前記ディジタル多重データを複数ビット同時に読
み出し、前記パラレルインタフェース及び前記ＰＣＭＣ
ＩＡコントローラを介して、前記ホストＰＣに送信する
読み出しコントローラとを備えている。
出すバッファメモリと、前記ＦＭ多重放送受信部から出
力される前記所定のフォーマットの前記ディジタル多重
データを前記クロック信号に同期して入力する複数ビッ
トのシフトレジスタと、前記モニタ信号に基づいて、前
記クロック信号を生成し、前記シフトレジスタから出力
される複数ビットの前記ディジタル多重データの前記バ
ッファへの書き込みをする書き込みコントローラと、前
記ＰＣＭＣＩＡコントローラとパラレルなインタフェー
スで接続され、前記ホストＰＣからの前記ディジタル多
重データの送信要求信号に基づいて、前記バッファメモ
リから前記ディジタル多重データを複数ビット同時に読
み出し、前記パラレルインタフェース及び前記ＰＣＭＣ
ＩＡコントローラを介して、前記ホストＰＣに送信する
読み出しコントローラとを備えている。
【０００８】以上のように本発明を構成したので、ＰＣ
ＭＣＩＡコントローラがホストＰＣのコネクタに差し込
まれると、アトリビュートメモリの属性情報がホストＰ
Ｃにダウンロードされて、ホストＰＣとＰＣＭＣＩＡコ
ントローラとの間でパラレルＩ／Ｏが可能となる。ＦＭ
多重放送受信部でディジタル多重データを復調して、シ
リアルにシフトレジスタに保持してゆき、このシフトレ
ジスタに保持した後、パラレルにバッファメモリにディ
ジタル多重データを書き込んでゆく。ホストＰＣから送
信要求を受信すると、読み出し制御部は、バッファメモ
リからディジタル多重データを読み出して、パラレルＩ
／ＯインタフェースでホストＰＣに送信する。
ＭＣＩＡコントローラがホストＰＣのコネクタに差し込
まれると、アトリビュートメモリの属性情報がホストＰ
Ｃにダウンロードされて、ホストＰＣとＰＣＭＣＩＡコ
ントローラとの間でパラレルＩ／Ｏが可能となる。ＦＭ
多重放送受信部でディジタル多重データを復調して、シ
リアルにシフトレジスタに保持してゆき、このシフトレ
ジスタに保持した後、パラレルにバッファメモリにディ
ジタル多重データを書き込んでゆく。ホストＰＣから送
信要求を受信すると、読み出し制御部は、バッファメモ
リからディジタル多重データを読み出して、パラレルＩ
／ＯインタフェースでホストＰＣに送信する。
【０００９】
【発明の実施の形態】図１は、本発明の実施形態を示す
ＦＭ多重受信端末の構成図である。このＦＭ多重受信端
末は、アンテナ１、ＦＭフロントエンド１０、音声信号
再生処理部２０、ＦＭ多重放送受信部３０、カード制御
マイクロコントローラ（以下、カード制御マイコンと呼
ぶ）７０、バッファメモリ８０、ＰＣＭＣＩＡコントロ
ーラ９０、及びホストＰＣ１００を備えている。アンテ
ナ１の出力側は、ＦＭフロントエンド１０の入力側に接
続されている。ＦＭフロントエンド１０の出力側は、音
声信号再生処理部２０の入力側、及びＦＭ多重放送受信
部３０の入力側に接続されている。ＦＭ多重放送受信部
３０とカード制御マイコン７０との間は、データ信号線
ＳＦＴ０、モニタ信号線ＳＦＴ１、及びデータシフトク
ロック信号線ＳＦＴＣＫの３線同期シリアル信号線によ
り接続されている。カード制御マイコン７０の出力側
は、ＦＭフロントエンド１０の入力側に接続されてい
る。カード制御マイコン７０とＰＣＭＣＩＡコントロー
ラ９０との間は、パラレルＩ／Ｏポートを介して、デー
タ信号線Ｄａｔａ、ライト信号線ＷＲＢ、リード信号線
ＲＤＢ、及びウェイト信号線ＷＡＩＴにより接続されて
いる。
ＦＭ多重受信端末の構成図である。このＦＭ多重受信端
末は、アンテナ１、ＦＭフロントエンド１０、音声信号
再生処理部２０、ＦＭ多重放送受信部３０、カード制御
マイクロコントローラ（以下、カード制御マイコンと呼
ぶ）７０、バッファメモリ８０、ＰＣＭＣＩＡコントロ
ーラ９０、及びホストＰＣ１００を備えている。アンテ
ナ１の出力側は、ＦＭフロントエンド１０の入力側に接
続されている。ＦＭフロントエンド１０の出力側は、音
声信号再生処理部２０の入力側、及びＦＭ多重放送受信
部３０の入力側に接続されている。ＦＭ多重放送受信部
３０とカード制御マイコン７０との間は、データ信号線
ＳＦＴ０、モニタ信号線ＳＦＴ１、及びデータシフトク
ロック信号線ＳＦＴＣＫの３線同期シリアル信号線によ
り接続されている。カード制御マイコン７０の出力側
は、ＦＭフロントエンド１０の入力側に接続されてい
る。カード制御マイコン７０とＰＣＭＣＩＡコントロー
ラ９０との間は、パラレルＩ／Ｏポートを介して、デー
タ信号線Ｄａｔａ、ライト信号線ＷＲＢ、リード信号線
ＲＤＢ、及びウェイト信号線ＷＡＩＴにより接続されて
いる。
【００１０】ＰＣＭＣＩＡコントローラ９０とホストＰ
Ｃ１００との間は、チップ選択信号線ＣＥＢ、リード信
号線ＲＤＢ、ライト信号線ＷＲＢ、ウェイト信号線ＷＡ
ＩＴ、８ビットのデータ線Ｄａｔａ、及び２６ビットア
ドレス線Ａ０〜Ａ２５などのＰＣＭＣＩＡパラレルバス
によって接続されている。ＰＣＭＣＩＡコントローラ９
０のパラレルＩ／Ｏポートは、ＰＣＭＣＩＡパラレルバ
スに接続されている。アンテナ１は、電波を受信するも
のである。ＦＭフロントエンド１０は、所望のＦＭチャ
ネルのＦＭ多重された電波を受信し、復調する回路であ
り、バンドバスフィルタ（以下、ＢＰＦと呼ぶ）、ＦＭ
アンプ、周波数プリセットレジスタ、可変周波数発振
器、位相検出器、及び復調回路などで構成されている。
音声信号処理部２０は、所望のＦＭチャネルのステレオ
の音声を再生して、スピーカなどに出力する回路であ
る。ＦＭ多重放送受信部３０は、フィルタ部４０、遅延
検波部５０、及びディジタル信号処理部６０を有してい
る。フィルタ部４０の出力側は、遅延検波部５０の入力
側に接続され、その遅延検波部５０の出力側は、ディジ
タル信号処理部６０の入力側に接続されている。ディジ
タル信号処理部６０の出力側は、カード制御マイコン７
０の入力側に接続されている。
Ｃ１００との間は、チップ選択信号線ＣＥＢ、リード信
号線ＲＤＢ、ライト信号線ＷＲＢ、ウェイト信号線ＷＡ
ＩＴ、８ビットのデータ線Ｄａｔａ、及び２６ビットア
ドレス線Ａ０〜Ａ２５などのＰＣＭＣＩＡパラレルバス
によって接続されている。ＰＣＭＣＩＡコントローラ９
０のパラレルＩ／Ｏポートは、ＰＣＭＣＩＡパラレルバ
スに接続されている。アンテナ１は、電波を受信するも
のである。ＦＭフロントエンド１０は、所望のＦＭチャ
ネルのＦＭ多重された電波を受信し、復調する回路であ
り、バンドバスフィルタ（以下、ＢＰＦと呼ぶ）、ＦＭ
アンプ、周波数プリセットレジスタ、可変周波数発振
器、位相検出器、及び復調回路などで構成されている。
音声信号処理部２０は、所望のＦＭチャネルのステレオ
の音声を再生して、スピーカなどに出力する回路であ
る。ＦＭ多重放送受信部３０は、フィルタ部４０、遅延
検波部５０、及びディジタル信号処理部６０を有してい
る。フィルタ部４０の出力側は、遅延検波部５０の入力
側に接続され、その遅延検波部５０の出力側は、ディジ
タル信号処理部６０の入力側に接続されている。ディジ
タル信号処理部６０の出力側は、カード制御マイコン７
０の入力側に接続されている。
【００１１】フィルタ部４０は、ディジタル多重データ
を含むＦＭベースバンド信号から７６ＫＨｚ＋４ＫＨｚ
のＬＭＳＫ変調されたディジタルデータを取り出す機能
を有し、ローパスフィルタ（以下、ＬＰＦと呼ぶ）、可
変利得アンプ、ＢＰＦ、及びリミッタ回路などで構成さ
れている。遅延検波部５０は、フィルタ部４０から取り
出されたＬＭＳＫ変調されたディジタルデータから１
９．２Ｋｂｐｓのディジタル多重データに再生する回路
であり、１Ｔ遅延回路、加算器、ＬＰＦ、及びリミッタ
回路などで構成されている。ディジタル信号処理部６０
は、遅延検波部５０からの再生データに対して、同期再
生、デスクランブル、ＣＲＣ、誤り訂正をして、ディジ
タル多重データをカード制御マイコン７０に送信する準
備が出来たことと、グループの最終ＥＮＤを示すための
モニタ信号線ＳＦＴ１をアクティブにし、データシフト
クロック信号線ＳＦＴ１のクロック信号に同期して、階
層４のデータグループのディジタル多重データをデータ
信号線ＳＦＴ０に出力する機能を有し、クロック再生回
路、ブロック同期回路、フレーム同期回路、ＦＩＦＯ、
誤り訂正・階層２ＣＲＣ回路、階層４ＣＲＣ回路、及び
デスクランブル回路などで構成されている。
を含むＦＭベースバンド信号から７６ＫＨｚ＋４ＫＨｚ
のＬＭＳＫ変調されたディジタルデータを取り出す機能
を有し、ローパスフィルタ（以下、ＬＰＦと呼ぶ）、可
変利得アンプ、ＢＰＦ、及びリミッタ回路などで構成さ
れている。遅延検波部５０は、フィルタ部４０から取り
出されたＬＭＳＫ変調されたディジタルデータから１
９．２Ｋｂｐｓのディジタル多重データに再生する回路
であり、１Ｔ遅延回路、加算器、ＬＰＦ、及びリミッタ
回路などで構成されている。ディジタル信号処理部６０
は、遅延検波部５０からの再生データに対して、同期再
生、デスクランブル、ＣＲＣ、誤り訂正をして、ディジ
タル多重データをカード制御マイコン７０に送信する準
備が出来たことと、グループの最終ＥＮＤを示すための
モニタ信号線ＳＦＴ１をアクティブにし、データシフト
クロック信号線ＳＦＴ１のクロック信号に同期して、階
層４のデータグループのディジタル多重データをデータ
信号線ＳＦＴ０に出力する機能を有し、クロック再生回
路、ブロック同期回路、フレーム同期回路、ＦＩＦＯ、
誤り訂正・階層２ＣＲＣ回路、階層４ＣＲＣ回路、及び
デスクランブル回路などで構成されている。
【００１２】カード制御マイコン７０は、８ビットシフ
トレジスタ７１を有し、ディジタル信号処理部６０にデ
ィジタル多重データをシリアルに出力するタイミングを
指示するデータシフトクロック信号線ＳＦＴＣＫのクロ
ック信号（例えば、１ＭＨｚのクロック信号）を出力
し、データ線ＳＦＴ０から出力されるディジタル多重デ
ータをデータシフトクロック信号線ＳＦＴＣＫに出力さ
れるクロック信号に同期して、シフトレジスタ７１にラ
ッチして、８ビットのディジタル多重データがシフトレ
ジスタ７１にラッチされると、バッファメモリ８０に８
ビットパラレルにディジタル多重データを書き込む書き
込みコントローラと、ホストＰＣ１００からの送信要求
に従って、バッファメモリ８０から８ビットずつパラレ
ルに多重化データを読み出して、ホストＰＣ１００に送
信する読み出しコントローラとしての機能を有するマイ
クロコントローラである。
トレジスタ７１を有し、ディジタル信号処理部６０にデ
ィジタル多重データをシリアルに出力するタイミングを
指示するデータシフトクロック信号線ＳＦＴＣＫのクロ
ック信号（例えば、１ＭＨｚのクロック信号）を出力
し、データ線ＳＦＴ０から出力されるディジタル多重デ
ータをデータシフトクロック信号線ＳＦＴＣＫに出力さ
れるクロック信号に同期して、シフトレジスタ７１にラ
ッチして、８ビットのディジタル多重データがシフトレ
ジスタ７１にラッチされると、バッファメモリ８０に８
ビットパラレルにディジタル多重データを書き込む書き
込みコントローラと、ホストＰＣ１００からの送信要求
に従って、バッファメモリ８０から８ビットずつパラレ
ルに多重化データを読み出して、ホストＰＣ１００に送
信する読み出しコントローラとしての機能を有するマイ
クロコントローラである。
【００１３】バッファメモリ８０は、ディジタル多重デ
ータを格納するためのメモリであり、例えば、ＳＲＡＭ
（Static Random Access Memory)で構成されている。Ｐ
ＣＭＣＩＡコントローラ９０は、ホストＰＣ１００との
ＰＣＭＣＩＡインタフェースを取るＰＣＭＣＩＡインタ
フェース部であり、アドレスデコーダ９１、ＥＥＰＲＯ
Ｍインタフェース９２、及びアトリビュートメモリ９３
などを有している。アドレスデコーダ９１は、ホストＰ
Ｃ１００から指定されたアドレスをデコードしてアトリ
ビュートメモリ９３の読み出しアドレスを生成する回路
である。ＥＥＰＲＯＭインタフェース９２は、アトリビ
ュートメモリ９３とのインタフェースをとる回路であ
る。アトリビュートメモリ９３は、ＰＣカードとしての
特性、機能などの属性情報を定義したＥＥＰＲＯＭであ
り、パラレルＩ／Ｏ［例えば、８ビットのパラレルＩ／
Ｏ）のインタフェースを持ち、プリンタポート（LPT1,
2,378h(h は、ヘキサを表す）、278h）（ＰＣカードが
第２プリンタ（第１プリンタはセントロニクスインタフ
ェースのプリンタが接続されている）として定義］にホ
ストＰＣ１００のＰＣＭＣＩＡドライバがアサインされ
るように値が予め設定してある。
ータを格納するためのメモリであり、例えば、ＳＲＡＭ
（Static Random Access Memory)で構成されている。Ｐ
ＣＭＣＩＡコントローラ９０は、ホストＰＣ１００との
ＰＣＭＣＩＡインタフェースを取るＰＣＭＣＩＡインタ
フェース部であり、アドレスデコーダ９１、ＥＥＰＲＯ
Ｍインタフェース９２、及びアトリビュートメモリ９３
などを有している。アドレスデコーダ９１は、ホストＰ
Ｃ１００から指定されたアドレスをデコードしてアトリ
ビュートメモリ９３の読み出しアドレスを生成する回路
である。ＥＥＰＲＯＭインタフェース９２は、アトリビ
ュートメモリ９３とのインタフェースをとる回路であ
る。アトリビュートメモリ９３は、ＰＣカードとしての
特性、機能などの属性情報を定義したＥＥＰＲＯＭであ
り、パラレルＩ／Ｏ［例えば、８ビットのパラレルＩ／
Ｏ）のインタフェースを持ち、プリンタポート（LPT1,
2,378h(h は、ヘキサを表す）、278h）（ＰＣカードが
第２プリンタ（第１プリンタはセントロニクスインタフ
ェースのプリンタが接続されている）として定義］にホ
ストＰＣ１００のＰＣＭＣＩＡドライバがアサインされ
るように値が予め設定してある。
【００１４】ホストＰＣ１００は、ＰＣＭＣＩＡインタ
フェース用のＰＣＭＣＩＡドライバで受信したディジタ
ル多重データをＬＣＤパネルなどの図示しない表示装置
に表示するＦＭ放送表示ソフトウェアを有する装置であ
る。図３は、図１中のディジタル信号処理部６０とカー
ド制御マイコン７０との間のシーケンスチャートであ
る。図４は、本発明の実施形態のディジタル多重データ
受信のシーケンスチャートである。以下、図３及び図４
を参照しつつ、図１のＦＭ多重受信端末の動作の説明
（ａ）〜（ｅ）をする。
フェース用のＰＣＭＣＩＡドライバで受信したディジタ
ル多重データをＬＣＤパネルなどの図示しない表示装置
に表示するＦＭ放送表示ソフトウェアを有する装置であ
る。図３は、図１中のディジタル信号処理部６０とカー
ド制御マイコン７０との間のシーケンスチャートであ
る。図４は、本発明の実施形態のディジタル多重データ
受信のシーケンスチャートである。以下、図３及び図４
を参照しつつ、図１のＦＭ多重受信端末の動作の説明
（ａ）〜（ｅ）をする。
【００１５】（ａ） ディジタル多重データの階層構成 ディジタル多重データは、以下のように７階層構成され
ている。階層１は、伝送路を規定し、０〜１９ＫＨｚが
（Ｌ＋Ｒ）信号、１９〜３８ＫＨｚの（Ｌ−Ｒ）信号、
７４ＫＨｚ＋４ＫＨｚが多重信号となっている。階層２
は、フレームのフォーマットを規定し、１６Ｋｂｉｔの
ブロック識別、１７６Ｋｂｉｔのデータ、１４Ｋｂｉｔ
のＣＲＣ、８２Ｋｂｉｔのパリティとなっている。階層
３は、階層２中のデータの中身を規定し、１７６Ｋｂｉ
ｔのデータは、３２Ｋｂｉｔのプリフィクス、１４４Ｋ
ｂｉｔのデータブロックで構成される。階層４は、階層
３中の１４４Ｋｂｉｔのデータブロックの中身を規定
し、データブロックは、ＳＯＨ、データグループヘッ
ダ、データグループデータ、ＥＮＤ、及びＣＲＣで構成
される。階層５は、階層４中のデータグループデータの
中身を規定し、データヘッダ、及びデータユニット群で
構成される。階層６は、８単位符号体系、階層７は、応
用階層であり、ニュース、天気予報、及び交通情報など
である。放送局は、ＦＭ番組情報や交通情報などの種々
のディジタル多重データを上述した階層１〜７のプロト
コルに従って、１９．２Ｋｂｐｓの文字データを生成
し、ステレオ音声（Ｌ−Ｒ）信号の大きさに応じて、多
重信号の大きさをコントロールして、７６ＫＨｚのキャ
リアでＬＭＳＫ変調し、ステレオ音声と合波して、文字
多重ＦＭ電波を送信している。
ている。階層１は、伝送路を規定し、０〜１９ＫＨｚが
（Ｌ＋Ｒ）信号、１９〜３８ＫＨｚの（Ｌ−Ｒ）信号、
７４ＫＨｚ＋４ＫＨｚが多重信号となっている。階層２
は、フレームのフォーマットを規定し、１６Ｋｂｉｔの
ブロック識別、１７６Ｋｂｉｔのデータ、１４Ｋｂｉｔ
のＣＲＣ、８２Ｋｂｉｔのパリティとなっている。階層
３は、階層２中のデータの中身を規定し、１７６Ｋｂｉ
ｔのデータは、３２Ｋｂｉｔのプリフィクス、１４４Ｋ
ｂｉｔのデータブロックで構成される。階層４は、階層
３中の１４４Ｋｂｉｔのデータブロックの中身を規定
し、データブロックは、ＳＯＨ、データグループヘッ
ダ、データグループデータ、ＥＮＤ、及びＣＲＣで構成
される。階層５は、階層４中のデータグループデータの
中身を規定し、データヘッダ、及びデータユニット群で
構成される。階層６は、８単位符号体系、階層７は、応
用階層であり、ニュース、天気予報、及び交通情報など
である。放送局は、ＦＭ番組情報や交通情報などの種々
のディジタル多重データを上述した階層１〜７のプロト
コルに従って、１９．２Ｋｂｐｓの文字データを生成
し、ステレオ音声（Ｌ−Ｒ）信号の大きさに応じて、多
重信号の大きさをコントロールして、７６ＫＨｚのキャ
リアでＬＭＳＫ変調し、ステレオ音声と合波して、文字
多重ＦＭ電波を送信している。
【００１６】（ｂ） カード属性情報のダウンロード ＰＣＭＣＩＡコントローラ９０がコネクタに挿入される
と、ホストＰＣ１００は、それを検知し、アダプタを通
して、アトリビュートメモリ９３の情報をダウンロード
するべく、リード信号線ＩＯＲＤＢをアクティブにし、
アドレス信号線Ａ0 〜Ａ25にアドレスを出力する。ＰＣ
ＭＣＩＡコンローラ９０中のアドレスデコーダ９１は、
アドレスをデコードし、シリアルインタフェースのＥＥ
ＰＲＯＭインタフェース９２を介して、アトリビュート
メモリ９３にアドレスを出力する。アトリビュートメモ
リ９３からは、カードとしての特性、機能を定義した属
性情報がＥＥＰＲＯＭインタフェース９２を介して読み
出される。ＰＣＭＣＩＡコントローラ９０は、ライト信
号ＩＯＷＲＢをアクティブにし、この属性情報をデータ
線Ｄａｔａを介して、ホストＰＣ１００に転送する。ホ
ストＰＣ１００は、アトリビュートメモリ９３に格納し
てあったカード定義情報をメモリにダウンロードして、
カード定義情報を認識する。アトリビュートメモリ９３
には、パラレルＩ／Ｏのインタェースを持つＩ／Ｏカー
ドであり、プリンタポート２にＰＣＭＣＩＡドライバが
アサインされるように定義してあるので、これをホスト
ＰＣ１００側で認識する。また、ホストＰＣ１００は、
所望のＦＭチャネルを周波数に応じた電圧をＰＣＭＣＩ
Ａコントローラ９０、及びカード制御マイコン７０を介
して、ＦＭフロントエンド１０中の周波数プリセットレ
ジスタにセットする。
と、ホストＰＣ１００は、それを検知し、アダプタを通
して、アトリビュートメモリ９３の情報をダウンロード
するべく、リード信号線ＩＯＲＤＢをアクティブにし、
アドレス信号線Ａ0 〜Ａ25にアドレスを出力する。ＰＣ
ＭＣＩＡコンローラ９０中のアドレスデコーダ９１は、
アドレスをデコードし、シリアルインタフェースのＥＥ
ＰＲＯＭインタフェース９２を介して、アトリビュート
メモリ９３にアドレスを出力する。アトリビュートメモ
リ９３からは、カードとしての特性、機能を定義した属
性情報がＥＥＰＲＯＭインタフェース９２を介して読み
出される。ＰＣＭＣＩＡコントローラ９０は、ライト信
号ＩＯＷＲＢをアクティブにし、この属性情報をデータ
線Ｄａｔａを介して、ホストＰＣ１００に転送する。ホ
ストＰＣ１００は、アトリビュートメモリ９３に格納し
てあったカード定義情報をメモリにダウンロードして、
カード定義情報を認識する。アトリビュートメモリ９３
には、パラレルＩ／Ｏのインタェースを持つＩ／Ｏカー
ドであり、プリンタポート２にＰＣＭＣＩＡドライバが
アサインされるように定義してあるので、これをホスト
ＰＣ１００側で認識する。また、ホストＰＣ１００は、
所望のＦＭチャネルを周波数に応じた電圧をＰＣＭＣＩ
Ａコントローラ９０、及びカード制御マイコン７０を介
して、ＦＭフロントエンド１０中の周波数プリセットレ
ジスタにセットする。
【００１７】（ｃ） ディジタル多重データの受信・復
調 放送局から送信された上述したＦＭ多重電波は、アンテ
ナ１で受信される。ＦＭフロントエンド１０は、アンテ
ナ１で受信した電波をＢＰＦでＦＭ帯域を取り出し、Ｆ
Ｍアンプで増幅して、可変周波数発振器により周波数プ
リセットレジスタの電圧に従って、発振してミキサによ
りＦＭ信号とミキシングして、中間周波数に落とし、復
調部によりＦＭ信号を復調して、１００ＫＨｚ帯のディ
ジタル多重データを含むベースバンド信号を音声信号再
生処理部２０及びＦＭ多重放送受信部３０に出力する。
音声信号再生処理部２０は、ＦＭ多重信号からステレオ
音声を取り出し、ステレオ音声信号に再生して、スピー
カに出力する。ＦＭ多重放送受信部３０中のフィルタ部
４０は、ディジタル多重データを含むＦＭベースバンド
信号に含まれる信号のノイズをＬＰＦで除去し、可変利
得アンプで増幅し、ＢＰＦにより帯域制限し、リミッタ
回路によりクランプし、７６ＫＨｚ＋４ＫＨｚのＬＭＳ
Ｋ変調されたディジタルデータを取り出して、遅延検波
部５０に出力する。遅延検波部５０は、１Ｔ遅延回路で
遅延させて、１Ｔ遅延させた信号と元の信号とを加算
し、ＬＰＦ、及びリミッタ回路を通して、１９．２Ｋｂ
ｐｓのディジタル多重データ信号を再生して、ディジタ
ル信号処理部６０に出力する。ディジタル信号処理部６
０は、遅延検波部５０からの再生データに対して、クロ
ック信号を再生し、ブロック同期、フレーム同期を取
り、デスクランブルをして、誤り訂正＆階層２ＣＲＣ、
階層４ＣＲＣを行う。
調 放送局から送信された上述したＦＭ多重電波は、アンテ
ナ１で受信される。ＦＭフロントエンド１０は、アンテ
ナ１で受信した電波をＢＰＦでＦＭ帯域を取り出し、Ｆ
Ｍアンプで増幅して、可変周波数発振器により周波数プ
リセットレジスタの電圧に従って、発振してミキサによ
りＦＭ信号とミキシングして、中間周波数に落とし、復
調部によりＦＭ信号を復調して、１００ＫＨｚ帯のディ
ジタル多重データを含むベースバンド信号を音声信号再
生処理部２０及びＦＭ多重放送受信部３０に出力する。
音声信号再生処理部２０は、ＦＭ多重信号からステレオ
音声を取り出し、ステレオ音声信号に再生して、スピー
カに出力する。ＦＭ多重放送受信部３０中のフィルタ部
４０は、ディジタル多重データを含むＦＭベースバンド
信号に含まれる信号のノイズをＬＰＦで除去し、可変利
得アンプで増幅し、ＢＰＦにより帯域制限し、リミッタ
回路によりクランプし、７６ＫＨｚ＋４ＫＨｚのＬＭＳ
Ｋ変調されたディジタルデータを取り出して、遅延検波
部５０に出力する。遅延検波部５０は、１Ｔ遅延回路で
遅延させて、１Ｔ遅延させた信号と元の信号とを加算
し、ＬＰＦ、及びリミッタ回路を通して、１９．２Ｋｂ
ｐｓのディジタル多重データ信号を再生して、ディジタ
ル信号処理部６０に出力する。ディジタル信号処理部６
０は、遅延検波部５０からの再生データに対して、クロ
ック信号を再生し、ブロック同期、フレーム同期を取
り、デスクランブルをして、誤り訂正＆階層２ＣＲＣ、
階層４ＣＲＣを行う。
【００１８】（ｄ） カード制御マイコン７０へのディ
ジタル多重データの送信 図３に示すように、ディジタル信号処理部６０は、階層
４のディジタル多重データのカード制御マイコン７０へ
送信が可能となると、モニタ信号線ＳＦＴ１をアクティ
ブにし、グループデータの最後を示すＥＮＤの送信が終
了するとモニタ信号線ＳＦＴ１をインアクティブにす
る。カード制御マイコン７０は、モニタ信号線ＳＦＴ１
を割り込み信号として入力し、ホストＰＣ１００へディ
ジタル多重データの送信中でなければ、割り込みプログ
ラムを実行し、データシフトクロック線ＳＦＴＣＫにク
ロック信号を出力する。このクロック信号は、シフトレ
ジスタ７１のクロック端子及びディジタル信号処理部６
０に入力される。ディジタル信号処理部６０は、データ
シフトクロック信号線ＳＦＴＣＫのクロック信号に従っ
て、データ信号線ＳＦ０からディジタル多重データを１
ビットずつ１バイト（図３中の出力１−１，…，１−
ｎ，２−１，２−２，…）連続して、シフトレジスタ７
１に出力する。シフトレジスタ７１は、ディジタル多重
データをデータシフトクロック信号線ＳＦＴＣＫのクロ
ック信号に同期して、ラッチ及びシフトする。カード制
御マイコン７０は、シフトレジスタ７１が８ビットの多
重化データをラッチすると、バッファメモリ８０に８ビ
ットのディジタル多重データをライトしてゆく。以上の
ディジタル信号処理部６０からシフトレジスタ７１への
書き込み、及びシフトレジスタ７１からバッファメモリ
８０への書き込みを１グループ（例えば、図３中のグル
ープ１又はグループ２）の終了するまで繰り返す。カー
ド制御マイコン７０は、割り込みプログラムの実行が終
了すると、割り込みが解除され、ホストＰＣ１００との
通信を行うためのプログラムの実行を再開す。
ジタル多重データの送信 図３に示すように、ディジタル信号処理部６０は、階層
４のディジタル多重データのカード制御マイコン７０へ
送信が可能となると、モニタ信号線ＳＦＴ１をアクティ
ブにし、グループデータの最後を示すＥＮＤの送信が終
了するとモニタ信号線ＳＦＴ１をインアクティブにす
る。カード制御マイコン７０は、モニタ信号線ＳＦＴ１
を割り込み信号として入力し、ホストＰＣ１００へディ
ジタル多重データの送信中でなければ、割り込みプログ
ラムを実行し、データシフトクロック線ＳＦＴＣＫにク
ロック信号を出力する。このクロック信号は、シフトレ
ジスタ７１のクロック端子及びディジタル信号処理部６
０に入力される。ディジタル信号処理部６０は、データ
シフトクロック信号線ＳＦＴＣＫのクロック信号に従っ
て、データ信号線ＳＦ０からディジタル多重データを１
ビットずつ１バイト（図３中の出力１−１，…，１−
ｎ，２−１，２−２，…）連続して、シフトレジスタ７
１に出力する。シフトレジスタ７１は、ディジタル多重
データをデータシフトクロック信号線ＳＦＴＣＫのクロ
ック信号に同期して、ラッチ及びシフトする。カード制
御マイコン７０は、シフトレジスタ７１が８ビットの多
重化データをラッチすると、バッファメモリ８０に８ビ
ットのディジタル多重データをライトしてゆく。以上の
ディジタル信号処理部６０からシフトレジスタ７１への
書き込み、及びシフトレジスタ７１からバッファメモリ
８０への書き込みを１グループ（例えば、図３中のグル
ープ１又はグループ２）の終了するまで繰り返す。カー
ド制御マイコン７０は、割り込みプログラムの実行が終
了すると、割り込みが解除され、ホストＰＣ１００との
通信を行うためのプログラムの実行を再開す。
【００１９】（ｅ） ホストＰＣ１００へのディジタル
多重データの送信 図４に示すように、ホストＰＣ１００は、ＰＣカードが
コネクタに挿入され、アトリビュートメモリ９３の属性
情報がダウンロードされると、リード信号線ＩＯＲＤ
Ｂ、及びチップ選択信号線ＣＥＢをアクティブにし、デ
ィジタル多重データがあるか否かの問い合わせを示すコ
マンドを８ビットデータ線Ｄａｔａに出力する。カード
制御マイコン７０は、ＰＣＭＣＩＡコントローラ９０及
びパラレルＩ／Ｏポートを通して、ライト信号線ＷＥＢ
とデータ線Ｄａｔａから入力したコマンドを解釈し、送
信するディジタル多重データの有無をホストＰＣ１００
に回答する。ホストＰＣ１００は、ディジタル多重デー
タがあるという回答を得るまで、上記問い合わせを一定
の周期（例えば、２００μｓｅｃ）で行う。ホストＰＣ
１００は、カード制御マイコン７０からディジタル多重
データが有るという回答を得ると、リード信号線ＩＯＲ
ＤＢ、及びチップ選択信号線ＣＥＢをアクティブにし、
ディジタル多重データの送信要求をするコマンドをデー
タ線Ｄａｔａに出力する。カード制御マイコン７０は、
ＰＣＭＣＩＡコントローラ９０を通して、リード信号線
ＲＤＢとデータ線信号Ｄａｔａよりディジタル多重デー
タの送信要求コマンドを入力すると、バッファメモリ８
０から８ビットのディジタル多重データをリードし、パ
ラレルＩ／Ｏポートを介して、ライト信号線ＷＲＢ、Ｉ
ＯＷＲＢをアクティブにし、データ線Ｄａｔａ（図４中
のData(I),I=1,2,…）にディジタル多重データを出力す
る。
多重データの送信 図４に示すように、ホストＰＣ１００は、ＰＣカードが
コネクタに挿入され、アトリビュートメモリ９３の属性
情報がダウンロードされると、リード信号線ＩＯＲＤ
Ｂ、及びチップ選択信号線ＣＥＢをアクティブにし、デ
ィジタル多重データがあるか否かの問い合わせを示すコ
マンドを８ビットデータ線Ｄａｔａに出力する。カード
制御マイコン７０は、ＰＣＭＣＩＡコントローラ９０及
びパラレルＩ／Ｏポートを通して、ライト信号線ＷＥＢ
とデータ線Ｄａｔａから入力したコマンドを解釈し、送
信するディジタル多重データの有無をホストＰＣ１００
に回答する。ホストＰＣ１００は、ディジタル多重デー
タがあるという回答を得るまで、上記問い合わせを一定
の周期（例えば、２００μｓｅｃ）で行う。ホストＰＣ
１００は、カード制御マイコン７０からディジタル多重
データが有るという回答を得ると、リード信号線ＩＯＲ
ＤＢ、及びチップ選択信号線ＣＥＢをアクティブにし、
ディジタル多重データの送信要求をするコマンドをデー
タ線Ｄａｔａに出力する。カード制御マイコン７０は、
ＰＣＭＣＩＡコントローラ９０を通して、リード信号線
ＲＤＢとデータ線信号Ｄａｔａよりディジタル多重デー
タの送信要求コマンドを入力すると、バッファメモリ８
０から８ビットのディジタル多重データをリードし、パ
ラレルＩ／Ｏポートを介して、ライト信号線ＷＲＢ、Ｉ
ＯＷＲＢをアクティブにし、データ線Ｄａｔａ（図４中
のData(I),I=1,2,…）にディジタル多重データを出力す
る。
【００２０】ディジタル多重データは、ＰＣＭＣＩＡコ
ントローラ９０を介して、例えば、３００ｎｓ程度の転
送時間でホストＰＣ１００に転送される。ホストＰＣ１
００は、８ビットのディジタル多重データを受信して、
ＦＭ放送表示ソフトウェアを実行し、ＦＭ多重信号の階
層構造のうち、階層５以上の処理、すなわち、番組デー
タを選択して取り出し、図示しない表示器にニュース、
天気予報、交通情報などを番組として表示する。カード
制御マイコン７０は、ウェイト信号線ＷＡＩＴを一定の
時間（例えば、２００μｓｅｃ）ビジーにして、ホスト
ＰＣ１００からアクセスされないようにして、一定の時
間経過後に、次の８ビットのディジタル多重データを、
バッファメモリ８０からリードし、上述したと同様にし
て、ホストＰＣ１００に送信する。このようにカード制
御マイコン７０がディジタル多重データの送信を一定時
間経過後に行うようにしたのは、カード制御マイコン７
０とＰＣＭＣＩＡコントローラ９０との間のインタフェ
ースのパラレルＩ／Ｏポートの制約からである。
ントローラ９０を介して、例えば、３００ｎｓ程度の転
送時間でホストＰＣ１００に転送される。ホストＰＣ１
００は、８ビットのディジタル多重データを受信して、
ＦＭ放送表示ソフトウェアを実行し、ＦＭ多重信号の階
層構造のうち、階層５以上の処理、すなわち、番組デー
タを選択して取り出し、図示しない表示器にニュース、
天気予報、交通情報などを番組として表示する。カード
制御マイコン７０は、ウェイト信号線ＷＡＩＴを一定の
時間（例えば、２００μｓｅｃ）ビジーにして、ホスト
ＰＣ１００からアクセスされないようにして、一定の時
間経過後に、次の８ビットのディジタル多重データを、
バッファメモリ８０からリードし、上述したと同様にし
て、ホストＰＣ１００に送信する。このようにカード制
御マイコン７０がディジタル多重データの送信を一定時
間経過後に行うようにしたのは、カード制御マイコン７
０とＰＣＭＣＩＡコントローラ９０との間のインタフェ
ースのパラレルＩ／Ｏポートの制約からである。
【００２１】以上の８ビットパラレルなディジタル多重
データのホストＰＣ１００への転送を繰り返し行い、グ
ループデータの最後にセットされるＥＮＤコードをＥＯ
Ｔとして、ホストＰＣ１００に送信する。ホストＰＣ１
００は、ＥＯＴを受信すると、終了コード受信を示すＡ
ＣＫを送信する。このように、ホストＰＣ１００とカー
ド制御マイコン７０との間でハンドシェークを用いてな
いのは、ディジタル信号処理部６０に強力な誤り訂正機
能が盛り込まれているので、データ通信の信頼性を保つ
ことができるからである。そして、ホストＰＣ１００
は、上述した問い合わせ、送信要求を行う。このように
して、例えば、３００ｎｓ＋２００μｓｅｃを１周期と
して、８ビットのディジタル多重データが送信され、実
質転送レートが約４０Ｋｂｐｓとなる。ディジタル多重
データが１９．２Ｋｂｐｓなので、従来よりも高速転送
が可能となる。しかも、ホストＰＣ１００は、８ビット
の転送のインタバール２００μｓｅｃの間にディジタル
多重データの処理をすることができる。１グループのデ
ィジタル多重データのホストＰＣ１００への送信が終了
すると、カード制御マイコン７０は、モニタ信号線ＳＦ
Ｔ１がアクティブであれば、上述したように、割り込み
によって、ディジタル信号処理部６０からディジタル多
重データをシフトレジスタ７１に入力して、８ビット毎
にバッファメモリ８０に書き込んでゆく。
データのホストＰＣ１００への転送を繰り返し行い、グ
ループデータの最後にセットされるＥＮＤコードをＥＯ
Ｔとして、ホストＰＣ１００に送信する。ホストＰＣ１
００は、ＥＯＴを受信すると、終了コード受信を示すＡ
ＣＫを送信する。このように、ホストＰＣ１００とカー
ド制御マイコン７０との間でハンドシェークを用いてな
いのは、ディジタル信号処理部６０に強力な誤り訂正機
能が盛り込まれているので、データ通信の信頼性を保つ
ことができるからである。そして、ホストＰＣ１００
は、上述した問い合わせ、送信要求を行う。このように
して、例えば、３００ｎｓ＋２００μｓｅｃを１周期と
して、８ビットのディジタル多重データが送信され、実
質転送レートが約４０Ｋｂｐｓとなる。ディジタル多重
データが１９．２Ｋｂｐｓなので、従来よりも高速転送
が可能となる。しかも、ホストＰＣ１００は、８ビット
の転送のインタバール２００μｓｅｃの間にディジタル
多重データの処理をすることができる。１グループのデ
ィジタル多重データのホストＰＣ１００への送信が終了
すると、カード制御マイコン７０は、モニタ信号線ＳＦ
Ｔ１がアクティブであれば、上述したように、割り込み
によって、ディジタル信号処理部６０からディジタル多
重データをシフトレジスタ７１に入力して、８ビット毎
にバッファメモリ８０に書き込んでゆく。
【００２２】以上説明したように、本実施形態によれ
ば、ホストＰＣ１００とＰＣＭＣＩＡインタフェースで
接続し、８ビットのパラレルＩ／Ｏでカード制御マイコ
ン７０からホストＰＣ１００に転送するので、高速に転
送することができ、また、データ転送をハンドシェーク
を取る必要がないので、ホストＰＣ１００の負荷が軽減
され、データ受信に専念できるようになる。そのため、
１サイクル当たり、３００ｎｓの転送時間、２００μｓ
ｅｃの待ち時間で高速なインタフェースを実現すること
が可能となる。その結果、現在のＦＭ多重放送のデータ
伝送速度１９．２Ｋｂｐｓに対して、十分なデータ伝送
を保証することができる。なお、本発明は、上記実施形
態に限定されず種々の変形が可能である。その変形例と
しては、例えば次のようなものがある。
ば、ホストＰＣ１００とＰＣＭＣＩＡインタフェースで
接続し、８ビットのパラレルＩ／Ｏでカード制御マイコ
ン７０からホストＰＣ１００に転送するので、高速に転
送することができ、また、データ転送をハンドシェーク
を取る必要がないので、ホストＰＣ１００の負荷が軽減
され、データ受信に専念できるようになる。そのため、
１サイクル当たり、３００ｎｓの転送時間、２００μｓ
ｅｃの待ち時間で高速なインタフェースを実現すること
が可能となる。その結果、現在のＦＭ多重放送のデータ
伝送速度１９．２Ｋｂｐｓに対して、十分なデータ伝送
を保証することができる。なお、本発明は、上記実施形
態に限定されず種々の変形が可能である。その変形例と
しては、例えば次のようなものがある。
【００２３】（ａ） 実施形態では、ホストＰＣ１００
との間のパラレルインタフェースをＰＣＭＣＩＡインタ
フェースで構成したが、ホストＰＣ１００とカード制御
マイコン７０をパラレルＩ／Ｏインタフェース（例え
ば、セントロニクスインタフェース）で接続する構成に
してもよい。 （ｂ） 実施形態では、ディジタル多重データの受信や
送信をカード制御マイコン７０のソフトウェアにより行
う構成にしたが、読み出しコントローラ及び書き込みコ
ントローラを用いたハードウェアにより行うことも可能
である。 （ｃ） 実施形態では、８ビットパラレルＩ／Ｏの場合
を説明したが、１６ビットパラレルＩ／Ｏであってもよ
い。 （ｄ） 実施形態では、バッファメモリ８０を８ビット
のパラレルインタフェースで読み出し及び書き込みをす
る構成にしたが、書き込みコントローラにより第１のク
ロック信号を生成し、この第１のクロック信号に同期し
てシリアルインタフェースでバッファメモリに書き込
み、読み出しコントローラにより第２のクロック信号を
生成し、この第２のクロック信号に同期してバッファメ
モリからの読み出し及びシフトレジスタへのラッチを行
って、シフトレジスタから８ビットパラレルにＩ／Ｏポ
ート、及びＰＣＭＣＩＡコントローラ９０を介して、ホ
ストＰＣ１００に送信するようにしてもよい。
との間のパラレルインタフェースをＰＣＭＣＩＡインタ
フェースで構成したが、ホストＰＣ１００とカード制御
マイコン７０をパラレルＩ／Ｏインタフェース（例え
ば、セントロニクスインタフェース）で接続する構成に
してもよい。 （ｂ） 実施形態では、ディジタル多重データの受信や
送信をカード制御マイコン７０のソフトウェアにより行
う構成にしたが、読み出しコントローラ及び書き込みコ
ントローラを用いたハードウェアにより行うことも可能
である。 （ｃ） 実施形態では、８ビットパラレルＩ／Ｏの場合
を説明したが、１６ビットパラレルＩ／Ｏであってもよ
い。 （ｄ） 実施形態では、バッファメモリ８０を８ビット
のパラレルインタフェースで読み出し及び書き込みをす
る構成にしたが、書き込みコントローラにより第１のク
ロック信号を生成し、この第１のクロック信号に同期し
てシリアルインタフェースでバッファメモリに書き込
み、読み出しコントローラにより第２のクロック信号を
生成し、この第２のクロック信号に同期してバッファメ
モリからの読み出し及びシフトレジスタへのラッチを行
って、シフトレジスタから８ビットパラレルにＩ／Ｏポ
ート、及びＰＣＭＣＩＡコントローラ９０を介して、ホ
ストＰＣ１００に送信するようにしてもよい。
【００２４】
【発明の効果】以上詳細に説明したように、第１〜第３
の発明によれば、パラレルインタフェース部又はＰＣＭ
ＣＩＡコントローラを設けて、ホストＰＣとの間をパラ
レルＩ／Ｏインタフェースでディジタル多重データを送
信するようにしたので、高速にホストＰＣにディジタル
多重データを転送することが可能となり、また、データ
転送の際にハンドシェークを取る必要がないので、ホス
トＰＣの負荷が軽減され、データ受信に専念できるよう
になる。
の発明によれば、パラレルインタフェース部又はＰＣＭ
ＣＩＡコントローラを設けて、ホストＰＣとの間をパラ
レルＩ／Ｏインタフェースでディジタル多重データを送
信するようにしたので、高速にホストＰＣにディジタル
多重データを転送することが可能となり、また、データ
転送の際にハンドシェークを取る必要がないので、ホス
トＰＣの負荷が軽減され、データ受信に専念できるよう
になる。
【図１】本発明の実施形態のＦＭ多重受信端末の構成図
である。
である。
【図２】従来のＲＳ−２３２Ｃにおけるディジタル多重
データ受信のシーケンスチャートである。
データ受信のシーケンスチャートである。
【図３】図１中のディジタル信号処理部とカード制御マ
イコンとの間のシーケンスチャートである。
イコンとの間のシーケンスチャートである。
【図４】本発明の実施形態のディジタル多重データ受信
のシーケンスチャートである。
のシーケンスチャートである。
１ アンテナ １０ ＦＭフロント
エンド ２０ 音声信号再生
処理部 ３０ ＦＭ多重放送
受信部 ４０ フィルタ部 ５０ 遅延検波部 ６０ デイジタル信
号処理部 ７０ カード制御マ
イコン ８０ バッファメモ
リ ９０ ＰＣＭＣＩＡ
コントローラ １００ ホストＰＣ
エンド ２０ 音声信号再生
処理部 ３０ ＦＭ多重放送
受信部 ４０ フィルタ部 ５０ 遅延検波部 ６０ デイジタル信
号処理部 ７０ カード制御マ
イコン ８０ バッファメモ
リ ９０ ＰＣＭＣＩＡ
コントローラ １００ ホストＰＣ
Claims (3)
- 【請求項１】 音声データにディジタル多重データが多
重化された送信局から送信されたＦＭ多重電波を受信す
るアンテナ部と、 前記アンテナ部で受信した前記ＦＭ多重電波から所望の
ＦＭチャネルの前記ディジタル多重データを含むベース
バンド信号を出力するＦＭフロントエンド部と、 前記ＦＭフロントエンド部より出力された前記ベースバ
ンド信号から前記ディジタル多重データを取り出し、前
記デイジタル多重データを出力する用意が出来たことを
示すモニタ信号及び所定のデータフォーマットでクロッ
ク信号に同期して前記ディジルタル多重データを出力す
るＦＭ多重放送受信部と、 前記ディジタル多重データの文字情報及び図形情報を処
理する中央処理装置のパラレルポートとの間でパラレル
Ｉ／Ｏインタフェースを取るパラレルインタフェース部
と、 複数ビットのデータを同時に読み出すバッファメモリ
と、 前記ＦＭ多重放送受信部から出力される前記所定のフォ
ーマットの前記ディジタル多重データを前記クロック信
号に同期して入力する複数ビットのシフトレジスタと、 前記モニタ信号に基づいて、前記クロック信号を生成
し、前記シフトレジスタから出力される複数ビットの前
記ディジタル多重データの前記バッファメモリへの書き
込みをする書き込みコントローラと、 前記中央処理装置からの前記ディジタル多重データの送
信要求信号を前記パラレルインタフェース部を通して入
力し、前記送信要求信号に基づいて、前記バッファメモ
リから前記ディジタル多重データを複数ビット同時に読
み出して、前記パラレルインタフェース部を介して、前
記中央処理装置に送信する読み出しコントローラとを、 備えたことを特徴とするＦＭ多重受信端末。 - 【請求項２】 音声データにディジタル多重データが多
重化された送信局から送信されたＦＭ多重電波を受信す
るアンテナ部と、 前記アンテナ部で受信した前記ＦＭ多重電波から所望の
ＦＭチャネルの前記ディジタル多重データを含むベース
バンド信号を出力するＦＭフロントエンド部と、 前記ＦＭフロントエンド部より出力された前記ベースバ
ンド信号から前記ディジタル多重データを取り出し、前
記デイジタル多重データを出力する用意が出来たことを
示すモニタ信号及び所定のデータフォーマットでクロッ
ク信号に同期して前記ディジルタル多重データを出力す
るＦＭ多重放送受信部と、 複数ビットのパラレルＩ／Ｏのインタフェースを持つＩ
／Ｏカードとして定義する属性情報を格納するアトリビ
ュートメモリと、 前記ディジタル多重データの文字情報及び図形情報を処
理する中央処理装置にＰＣＭＣＩＡパラレルバスで接続
され、前記属性情報を前記中央処理装置にダウンロード
して、前記中央処理装置と前記パラレルＩ／Ｏのインタ
フェースを取るＰＣＭＣＩＡコントローラと、 複数ビットのデータを同時に読み出すバッファメモリ
と、 前記ＦＭ多重放送受信部から出力される前記所定のフォ
ーマットの前記ディジタル多重データを前記クロック信
号に同期して入力する複数ビットのシフトレジスタと、 前記モニタ信号に基づいて、前記クロック信号を生成
し、前記シフトレジスタから出力される複数ビットの前
記ディジタル多重データの前記バッファメモリへの書き
込みをする書き込みコントローラと、 前記ＰＣＭＣＩＡコントローラとパラレルインタフェー
スで接続され、前記中央処理装置からの前記ディジタル
多重データの送信要求信号に基づいて、前記バッファメ
モリから前記ディジタル多重データを複数ビット同時に
読み出し、前記パラレルインタフェース及び前記ＰＣＭ
ＣＩＡコントローラを介して、前記中央処理装置に送信
する読み出しコントローラとを、 備えたことを特徴とするＦＭ多重受信端末。 - 【請求項３】 音声データにディジタル多重データが多
重化された送信局から送信されたＦＭ多重電波を受信す
るアンテナ部と、 前記アンテナ部で受信した前記ＦＭ多重電波から所望の
ＦＭチャネルの前記ディジタル多重データを含むベース
バンド信号を出力するＦＭフロントエンド部と、 前記ＦＭフロントエンド部より出力された前記ベースバ
ンド信号から前記ディジタル多重データを取り出し、前
記デイジタル多重データを出力する用意が出来たことを
示すモニタ信号及び所定のデータフォーマットで第１の
クロック信号に同期して前記ディジルタル多重データを
出力するＦＭ多重放送受信部と、 複数ビットのパラレルＩ／Ｏのインタフェースを持つＩ
／Ｏカードとして定義する属性情報を格納するアトリビ
ュートメモリと、 前記ディジタル多重データの文字情報及び図形情報を処
理する中央処理装置とＰＣＭＣＩＡパラレルバスで接続
され、前記属性情報を前記中央処理装置にダウンロード
して、前記中央処理装置と前記パラレルＩ／Ｏのインタ
フェースを取るＰＣＭＣＩＡコントローラと、 データをシリアルに書き込み及び読み出しをするバッフ
ァメモリと、 前記モニタ信号に基づいて、前記第１のクロック信号を
生成し、前記ＦＭ多重放送受信部から出力される前記所
定のフォーマットの前記ディジタル多重データをシリア
ルに前記バッファメモリへ書き込みをする書き込みコン
トローラと、 前記ＰＣＭＣＩＡコントローラとパラレルインタフェー
スで接続され、前記バッファメモリから出力されるシリ
アルな第２のクロック信号に同期して、前記ディジタル
多重データを入力する複数ビットのシフトレジスタと、 前記中央処理装置からの前記ディジタル多重データの送
信要求信号に基づいて、前記第２のクロック信号を生成
し、前記バッファメモリから前記ディジタル多重データ
をシリアルに読み出し、前記シフトレジスタに蓄積した
後、前記パラレルインタフェース及び前記ＰＣＭＣＩＡ
コントローラを介して、前記中央処理装置に送信する読
み出しコントローラとを、 備えたことを特徴とするＦＭ多重受信端末。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224782A JPH1070515A (ja) | 1996-08-27 | 1996-08-27 | Ｆｍ多重受信端末 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224782A JPH1070515A (ja) | 1996-08-27 | 1996-08-27 | Ｆｍ多重受信端末 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1070515A true JPH1070515A (ja) | 1998-03-10 |
Family
ID=16819130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8224782A Withdrawn JPH1070515A (ja) | 1996-08-27 | 1996-08-27 | Ｆｍ多重受信端末 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1070515A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315196A (ja) * | 1999-04-30 | 2000-11-14 | Victor Co Of Japan Ltd | コンテンツ販売システムのデータ転送方法及びプレーヤ装置 |
| JP2000315193A (ja) * | 1999-04-30 | 2000-11-14 | Victor Co Of Japan Ltd | コンテンツ販売システムのデータ転送方法及び媒体 |
-
1996
- 1996-08-27 JP JP8224782A patent/JPH1070515A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315196A (ja) * | 1999-04-30 | 2000-11-14 | Victor Co Of Japan Ltd | コンテンツ販売システムのデータ転送方法及びプレーヤ装置 |
| JP2000315193A (ja) * | 1999-04-30 | 2000-11-14 | Victor Co Of Japan Ltd | コンテンツ販売システムのデータ転送方法及び媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7324836B2 (en) | Non-wireless communication using sound | |
| US6871048B2 (en) | Mobil communication apparatus and information providing system using the mobile communication apparatus | |
| JP2003502888A (ja) | 複数プロトコル・スマートカード通信装置 | |
| US8583269B2 (en) | Isochronous audio network software interface | |
| JP2002111778A (ja) | データ伝送方法 | |
| JPH11150788A (ja) | オーディオシステム | |
| US20090203316A1 (en) | Method for using bluetooth module to process non-bluetooth signals | |
| CN114786214A (zh) | 无线对等端的数据包重传方法及装置和可读取存储介质 | |
| JP2002223215A (ja) | 無線通信機器及びこれを適用した無線通信システム並びにその通信方法 | |
| JPH1070515A (ja) | Ｆｍ多重受信端末 | |
| JPH0918430A (ja) | 多重放送システム及び受信端末装置 | |
| JP4115579B2 (ja) | データ送信方法および装置 | |
| JP3677546B2 (ja) | 無線通信端末、無線通信方法、放送提供システム、通信提供システム、プログラム、ならびに、放送通信提供システム | |
| JP3225837B2 (ja) | 高周波信号受信装置 | |
| JP3419385B2 (ja) | 携帯型無線電話装置のモニタシステム，携帯型無線電話装置，モニタ装置及び携帯型無線電話装置のモニタ方法 | |
| JP3473568B2 (ja) | 移動無線通信アダプタ及び移動無線通信システム | |
| TWI812375B (zh) | 連接等時群中的媒體封包傳送和接收和處理方法及電腦程式產品及裝置 | |
| KR101009956B1 (ko) | 컴퓨터로 판독 가능한 매체 및 무선 오디오 파일 신호 송신에서 신호 손실을 검출하는 방법 및 장치 | |
| CN100511201C (zh) | 设置外围ic中的操作参数的方法和用于执行该方法的设备 | |
| JPH01129626A (ja) | 選択呼出受信装置 | |
| US20030092460A1 (en) | Mobile terminal apparatus | |
| JP3574337B2 (ja) | 同期式多重伝送装置 | |
| CN118151956A (zh) | 固件下载系统、方法及存储介质 | |
| JP2002246989A (ja) | デジタル移動通信評価装置 | |
| US20090068942A1 (en) | Method and apparatus for long-time music play on a mobile communication terminal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |