JPH1064969A - 半導体装置のモニタ方法 - Google Patents

半導体装置のモニタ方法

Info

Publication number
JPH1064969A
JPH1064969A JP8223396A JP22339696A JPH1064969A JP H1064969 A JPH1064969 A JP H1064969A JP 8223396 A JP8223396 A JP 8223396A JP 22339696 A JP22339696 A JP 22339696A JP H1064969 A JPH1064969 A JP H1064969A
Authority
JP
Japan
Prior art keywords
wiring
monitor
monitors
monitoring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8223396A
Other languages
English (en)
Inventor
Motohisa Ikeda
元久 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8223396A priority Critical patent/JPH1064969A/ja
Publication of JPH1064969A publication Critical patent/JPH1064969A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置のモニタ方法に関し、各種半導体
装置のモニタを製品チップに設けた配線モニタを利用し
て高精度に行なう。 【解決手段】 製品チップ2内に設けた、単層、また
は、ビアホールを介した多層配線層からなる配線モニタ
3をつなぎ配線層4によって複数の製品チップ2にまた
がってつなげることにより、配線長を長くしてモニタす
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置のモニタ
方法に関するものであり、特に、半導体装置の配線系の
素性を製造プロセス上で検出するための、モニタの接続
方法に特徴のある半導体装置のモニタ方法に関するもの
である。
【0002】
【従来の技術】近年、半導体集積回路装置の微細化、大
規模化に伴い、製造プロセス上の問題に起因する配線層
のショート(短絡)、断線、或いは、viaオープン、
即ち、ビアホールにおける断線を、製造プロセス工程上
で検出することが従来より問題となっており、特に、検
出精度の高精度化が要求されている。
【0003】図7(a)参照 例えば、従来の配線系モニタにおいては、一連の配線層
23の両端にパッド21,22を設け、このパッド2
1,22間の抵抗値や導通状態を測定することにより、
配線層23の断線状態や、配線層23の過剰細線化を検
出していた。
【0004】図7(b)参照 また、本来互いに接続していない配線層23,24の一
端を、夫々別のパッド21,22に接続し、このパッド
21,22間の導通状態を測定することにより、配線層
23と配線層24との間の短絡を検出していた。
【0005】図7(c)参照 また、異なった層間の配線層26をビアホール25を介
して接続する多層配線の場合、ビアホール25を介して
互いに接続した配線層26の両端にパッド21,22を
設け、このパッド21,22間の導通状態を測定するこ
とにより、viaオープン、即ち、ビアホール25内に
おけるプラグ電極の未充填を検出していた。
【0006】図8(a)及び(b)参照 また、この様な配線系モニタのためのモニタの配置構造
としては、図8(a)に示す様に、メインチップ27、
即ち、製品として出荷するチップの内部、例えば、コー
ナーに小規模の配線パターン、例えば、via数百個チ
ェーンのモニタ28を設けたり、或いは、図8(b)に
示す様に、半導体ウェハ29に形成するメインチップ3
0の一部、例えば、適当に散らばった箇所の数個をモニ
タチップ31に置き換えていた。
【0007】
【発明が解決しようとする課題】しかし、従来の小規模
のモニタ28をメインチップ27の内部に設けただけで
は、via数万個を有するメインチップ27の素性を見
るモニタとしては、1%のオーダーのモニタにより製品
の良否を判断することになるので精度が非常に悪くなる
という問題がある。
【0008】また、via数万個を有するモニタチップ
31によってモニタする場合には、充分な精度が得ら
れ、メモリ等の汎用製品や、バルク層、即ち、配線層下
の構造を共有し、配線層のみの入替えによって各種の製
品化ができるゲートアレイ方式の製品シリーズでは有効
であるが、多種多様のチップサイズ、バルク層を有する
スタンダードセル方式の製品シリーズでは、各品種毎に
モニタ用の全層マスクが必要になり、実用的ではないと
いう問題がある。
【0009】即ち、ゲートアレイ方式の場合には、各種
の製品シリーズに対して、各モニタチップに共通のバル
ク用マスク、及び、共通の配線層用マスクを用いること
ができ、メインチップ用の配線層用のマスクのみを製品
毎に作製すれば良い。
【0010】しかし、スタンダードセル方式の場合に
は、メインチップのためのバルク用マスク及び配線層用
マスク、及び、モニタチップのためのバルク用マスク及
び配線層用マスクを、製品毎に全く別個のマスクを必要
とするためである。
【0011】したがって、本発明は、スタンダードセル
方式の半導体装置を含む各種半導体装置のモニタを、製
品チップに設けた配線モニタを利用して高精度に行なう
ことを目的とする。
【0012】
【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1(a)及び(b)参照 (1)本発明は、単層、または、ビアホールを介した多
層配線層からなる配線モニタ3を製品チップ2内に設け
た半導体装置のモニタ方法において、複数の配線モニタ
3をつなぎ配線層4によって複数の製品チップ2にまた
がってつなげることにより、配線長を長くしてモニタす
ることを特徴とする。
【0013】この様に、配線モニタ3を、半導体ウェハ
1に設けた複数の製品チップ2にまたげて接続すること
により、2つの測定用パッド間に複数(n個)の配線モ
ニタ3が接続されて、全体でn×数百個のviaチェー
ンによるモニタが可能になるので、従来より約n倍の精
度でのモニタが可能になる。なお、図において、符号5
はスクライブラインを表す。
【0014】(2)また、本発明は、上記(1)におい
て、配線モニタ3の内、同じ列に配列された複数の製品
チップ2内に設けた配線モニタ3を、前記配列方向に沿
ってのみ接続したことを特徴とする。
【0015】この様に、複数の製品チップ2内に設けた
配線モニタ3を、前記配列方向に沿ってのみ、即ち、縦
一列に接続することにより、接続される配線モニタ3の
数は、一列の製品チップ数(a個)×1製品チップ内の
同一列に設けた配線モニタ数(b個)となり、従来より
約a×b倍の高精度のモニタが可能になる。
【0016】(3)また、本発明は、上記(1)におい
て、配線モニタ3の内、互いに隣接する製品チップ2に
設けた配線モニタ3を交互に、且つ、製品チップ2の配
列方向に沿ってジグザク状に接続したことを特徴とす
る。
【0017】この様に、互いに隣接する製品チップ2に
設けた配線モニタ3を交互に、且つ、製品チップ2の配
列方向に沿ってジグザク状に接続することにより、接続
される配線モニタ3の数は、縦一列に接続した場合の2
倍となり、従来より約2a×b倍の高精度のモニタが可
能になる。なお、この場合の「交互に」とは、同じ列の
製品チップ2の内部に設けた配線モニタ13を2個ずつ
交互に配線することを意味する。
【0018】(4)また、本発明は、上記(1)におい
て、配線モニタ3の内、同じ列に配列された複数の製品
チップ2内に設けた配線モニタ3を、前記配列方向に沿
って、且つ、同一製品チップ2内に設けた配線モニタ3
を全て接続する様に、ジグザグ状に接続したことを特徴
とする。
【0019】この様に、同じ列に配列された複数の製品
チップ2内に設けた配線モニタ3を、前記配列方向に沿
って、且つ、同一製品チップ2内に設けた配線モニタ3
を全て接続する様に、ジグザク状に接続することによ
り、接続される配線モニタ3の数は、縦一列に接続した
場合の2倍となり、従来より約2a×b倍の高精度のモ
ニタが可能になる。
【0020】(5)また、本発明は、上記(1)乃至
(4)のいずれかにおいて、配線モニタ3を、第1の方
向とそれとは異なる第2の方向に異なる配線層のモニタ
パターンとして形成したことを特徴とする。
【0021】この様に、下層に設ける配線モニタ3と上
層に設ける配線モニタ3を、第1の方向とそれとは異な
る第2の方向、例えば、縦方向と横方向に異なる配線層
のモニタパターンとして形成することにより、層間ショ
ートのチェックを行なうことができる。
【0022】(6)また、本発明は、上記(1)乃至
(5)のいずれかにおいて、各配線モニタ3を接続する
つなぎ配線層4の少なくとも一部を配線モニタ3と同じ
配線層パターンで置き換えたことを特徴とする。
【0023】この様に、各配線モニタ3を接続するつな
ぎ配線層4の少なくとも一部を配線モニタ3と同じ配線
層パターンで置き換えることにより、2つの測定用パッ
ド間に接続される配線モニタ3の数は飛躍的に大きくな
るので、モニタ精度を飛躍的に向上することができる。
【0024】(7)また、本発明は、上記(1)乃至
(6)のいずれかにおいて、つなぎ配線層4の端部に設
けるパッドを、最上層まで引き上げて設けることを特徴
とする。
【0025】この様に、つなぎ配線層4の端部に設ける
パッドを最上層まで引き上げることにより、ウェハの完
成状態での測定も可能になる。
【0026】(8)また、本発明は、上記(1)乃至
(7)のいずれかにおいて、配線モニタ3及びつなぎ配
線層4を有する製品チップパターンを、同一のレチクル
を繰り返し転写することによって形成したことを特徴と
する。
【0027】上記(2)乃至(4)のつなぎ配線層4に
よる接続パターンは、同一のレチクルを繰り返し転写す
ることによって形成することができるので、つなぎ配線
層4を形成するための特別の工程、マスク等が不要にな
る。
【0028】
【発明の実施の形態】本発明の第1の実施の形態を図2
を参照して説明する。 図2(a)参照 この第1の実施の形態においては、四隅にvia数百個
チェーンからなる配線モニタ13を設けた製品チップ、
即ち、メインチップ12を、スクライブライン15を介
して半導体ウェハ11にa行×b列のマトリクス状に配
置すると共に、縦方向に伸びるつなぎ配線層14によっ
て、縦方向に整列している配線モニタ13を直列接続す
る。
【0029】この場合、直列接続される配線モニタ13
の数は、2a個となり、また、直列接続ラインは2b本
となり、これらの直列接続ラインの両端に測定用パッド
(図示せず)を設けて、両パッド間の抵抗値、或いは、
導通状態を検知することによって、プロセス上の問題に
より断線やviaオープンが発生しているか否かを検知
する。
【0030】即ち、非導通の場合には、特定の工程が原
因でviaオープン或いは断線が生じていると判断さ
れ、また、高抵抗値が検出された場合には、過剰露光或
いは過剰エッチングによって、配線層幅が極端に狭くな
り断線が生じやすくなっていると判断される。
【0031】そして、この第一の実施の形態の場合に
は、従来に比べて2a倍のviaチェーン、即ち、2a
×数百個チェーンの配線モニタを一度に測定することに
なるので、測定の信頼性が高まり、また、要測定ライン
数は2b本となるので、全配線モニタ13(4a×b
個)を個別に測定するのに比べて、2b/(4a×b)
=1/2a、即ち、2a分の1の時間で検出を行なうこ
とができる。
【0032】図2(b)参照 図2(b)は、図2(a)の様にメインチップ12を形
成するために用いるレチクル16の概略的構成(レチク
ルイメージ)を示す図であり、このレチクル16にメイ
ンチップパターン17、配線モニタパターン18、及
び、つなぎ配線層パターン19を設けて、ステッパを用
いて半導体ウェハ11上に縮小露光を繰り返すことによ
って、図2(a)の配置構成を形成する。
【0033】この場合、つなぎ配線層パターン19を図
の様にスクライブライン15上までオーバラップする様
にレイアウトすることによって、レチクル16の繰り返
し露光のみによって、縦一列に整列している配線モニタ
13の接続が可能になる。
【0034】なお、この場合、配線モニタ13を、縦方
向(列方向)、横方向(行方向)に異なる配線層パター
ンをモニタとしてレイアウトすることによって、多層配
線における層間ショートのチェックが可能になる。
【0035】図3(a)及び(b)参照 即ち、図3(a)に示すメインチップパターン17、配
線モニタパターン18、及び、つなぎ配線層パターン1
9からなるメインチップ12を形成するために用いるレ
チクル16を形成する際に、第1層目の配線層、即ち、
下層配線層を形成するためのレチクル16に設ける配線
モニタパターンを構成する配線層20と、第2層目の配
線層、即ち、上層配線層を形成するためのレチクル16
に設ける配線モニタパターンを構成する配線層20と
を、図3(b)に示す様に互いに直交する方向のパター
ンで形成すれば良い。なお、図3(b)は、図3(a)
の破線の円内を拡大したものである。
【0036】そして、下層配線層用のつなぎ配線層パタ
ーン19と上層配線層用のつなぎ配線層パターン19
も、互いに直交する方向に設けることにより、各メイン
チップ12に設けた配線モニタパターン18を夫々直列
接続することができる。
【0037】この場合、第1層目の配線モニタパターン
を構成する配線層20用のパッド21と、第2層目の配
線モニタパターンを構成する配線層20用のパッド22
との間の電気的導通を検査することによって、電流が流
れた場合には層間絶縁膜に生じたピンホール等に起因す
る層間ショートが生じていると判断し、電流が流れない
場合には正常であると判断することになる。
【0038】次に、図4を参照して、本発明の第2の実
施の形態を説明する。 図4(a)参照 この第2の実施の形態においては、四隅にvia数百個
チェーンからなる配線モニタ13を設けたメインチップ
12を、スクライブライン15を介して半導体ウェハ1
1にa行×b列のマトリクス状に配置すると共に、互い
に隣合うメインチップ12に設けられ、且つ、縦方向
(列方向)に沿って互いに対向している配線モニタ13
をつなぎ配線層14によってジグザグ状に直列接続す
る。
【0039】この場合、直列接続される配線モニタ13
の数は、2×2a、即ち、4a個となり、また、直列接
続ラインはb本となり、これらの直列接続ラインの両端
に測定用パッド(図示せず)を設けて、両パッド間の抵
抗値、或いは、導通状態を検知する。
【0040】そして、この第2の実施の形態の場合に
は、従来に比べて4a倍のviaチェーン、且つ、第1
の実施の形態に比べて2倍、即ち、4a×数百個チェー
ンの配線モニタを一度に測定することになるので、測定
の信頼性が高まり、また、全配線モニタ13(4a×b
個)を個別に測定するのに比べて、b/(4a×b)=
1/4a、即ち、4a分の1の時間、また、第1の実施
の形態に比べて1/2の時間で検出を行なうことができ
る。
【0041】図4(b)参照 図4(b)は、図4(a)の様にメインチップ12を形
成するために用いるレチクル16の概略的構成(レチク
ルイメージ)を示す図であり、この場合には、つなぎ配
線層パターン19を図の様にスクライブライン15上ま
でオーバラップする様にレイアウトすることによって、
レチクル16の繰り返し露光のみによって、ジグザグ状
に配置されて配線モニタ13の接続が可能になる。
【0042】次に、図5を参照して、本発明の第3の実
施の形態を説明する。 図5(a)参照 この第3の実施の形態においては、四隅にvia数百個
チェーンからなる配線モニタ13を設けたメインチップ
12を、スクライブライン15を介して半導体ウェハ1
1にa行×b列のマトリクス状に配置すると共に、同一
の列のメインチップ12に設けられた全ての配線モニタ
13をつなぎ配線層14によってジグザグ状に直列接続
する。
【0043】この場合、第2の実施の形態と同様に、直
列接続される配線モニタ13の数は、2×2a、即ち、
4a個となり、また、直列接続ラインはb本となり、こ
れらの直列接続ラインの両端に測定用パッド(図示せ
ず)を設けて、両パッド間の抵抗値、或いは、導通状態
を検知する。
【0044】そして、この第3の実施の形態の場合に
は、第2の実施の形態と同様に4a×数百個チェーンの
配線モニタを一度に測定することになるので、測定の信
頼性が高まり、また、全配線モニタ13(4a×b個)
を個別に測定するのに比べて、4a分の1の時間で検出
を行なうことができる。
【0045】図5(b)参照 図5(b)は、図5(a)の様にメインチップ12を形
成するために用いるレチクル16の概略的構成(レチク
ルイメージ)を示す図であり、この場合には、つなぎ配
線層パターン19を図の様にスクライブライン15上ま
でオーバラップする様にレイアウトすることによって、
レチクル16の繰り返し露光のみによって、ジグザグ状
に配置されて配線モニタ13の接続が可能になる。
【0046】次に、図6を参照して、本発明の第4の実
施の形態を説明する。 図6(a)参照 この第4の実施の形態においては、右端及び左端にvi
a数百個チェーンからなる配線モニタ13を夫々、c
個、図においては図示を簡単にするために4個設けたメ
インチップ12を、スクライブライン15を介して半導
体ウェハ11にa行×b列のマトリクス状に配置すると
共に、同一の列の配線モニタ13をつなぎ配線層14に
よって直列接続する。
【0047】この場合は、直列接続される配線モニタ1
3の数は、c×a個となり、また、直列接続ラインは2
b本となり、これらの直列接続ラインの両端に測定用パ
ッド(図示せず)を設けて、両パッド間の抵抗値、或い
は、導通状態を検知する。
【0048】この第4の実施の形態の場合には、c×a
×数百個チェーンの配線モニタを一度に測定することに
なるので、測定の飛躍的に信頼性が高まり、また、全配
線モニタ13(4a×b個)を個別に測定するのに比べ
て、2a分の1の時間で検出を行なうことができる。
【0049】図6(b)参照 図6(b)は、図6(a)の様にメインチップ12を形
成するために用いるレチクル16の概略的構成(レチク
ルイメージ)を示す図であり、この場合には、つなぎ配
線層パターン19を図の様にスクライブライン15上ま
でオーバラップする様にレイアウトすると共に、四隅に
設けた配線モニタ13を接続するつなぎ配線層14の一
部を(c−2)個、図においては2個の配線モニタ13
によって置き換えることによって、レチクル16の繰り
返し露光のみによって、縦一列に配置された配線モニタ
13の接続が可能になる。
【0050】この第4の実施の形態は、上記の第1の実
施の形態に対応するものであるが、第1の実施の形態に
比べて、メインチップ12の端側部が配線モニタ13で
占有されるため、チップの有効利用面積率は低下するも
のの、測定精度、信頼性は飛躍的に高まることになる。
【0051】また、この様なつなぎ配線層14の一部を
配線モニタ13で置き換えるという技術思想は、上記第
2及び第3の実施の形態にも適用されるものである。
【0052】なお、上記の各実施の形態においては、メ
インチップ12の四隅に各1個の配線モニタ13を設け
ているが、必ずしも、四隅に設ける必要のないものであ
り、二隅に設けても良いし、或いは、4個以上設けても
良いものである。
【0053】また、上記の各実施の形態においては図示
していないものの、直列接続ラインの両端に設けるパッ
ドは、最上層まで引き上げても良いのであり、この場合
には、ウェハが完成した状態での測定が可能になる。
【0054】また、上記の各実施の形態の説明において
は、説明の便宜上、行(横列)と列(縦列)を区別して
説明しているが、本発明の技術思想は行と列を反転させ
ても成立することは言うまでもないことであるので、特
許請求の範囲等における「列」は行を含むものである。
【0055】
【発明の効果】本発明においては、従来と同様に、vi
a数百個チェーンの配線モニタ13を用いているが、こ
の配線層モニタ13をつなぎ配線層14によって複数個
直列接続することによって測定精度を高めているので、
モニタチップを設けなくとも半導体装置の配線系の素性
の高精度のモニタが可能になり、製品シリーズ毎にバル
ク層、配線層、及び、チップサイズの異なるスタンダー
ドセル方式の半導体装置に対しても、マスク数を増加さ
せることなく高精度のモニタが可能になる。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の第1の実施の形態の説明図である。
【図3】本発明の第1の実施の形態の層間ショート検出
の説明図である。
【図4】本発明の第2の実施の形態の説明図である。
【図5】本発明の第3の実施の形態の説明図である。
【図6】本発明の第4の実施の形態の説明図である。
【図7】従来の配線系モニタの説明図である。
【図8】従来のモニタ配置の説明図である。
【符号の説明】
1 半導体ウェハ 2 製品チップ 3 配線モニタ 4 つなぎ配線層 5 スクライブライン 11 半導体ウェハ 12 メインチップ 13 配線モニタ 14 つなぎ配線層 15 スクライブライン 16 レチクル 17 メインチップパターン 18 配線モニタパターン 19 つなぎ配線層パターン 20 配線層 21 パッド 22 パッド 23 配線層 24 配線層 25 ビアホール 26 配線層 27 メインチップ 28 配線モニタ 29 半導体ウェハ 30 メインチップ 31 モニタチップ

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 単層、または、ビアホールを介した多層
    配線層からなる配線モニタを製品チップ内に設けた半導
    体装置のモニタ方法において、前記複数の配線モニタを
    つなぎ配線層によって複数の製品チップにまたがってつ
    なげることにより、配線長を長くしてモニタすることを
    特徴とする半導体装置のモニタ方法。
  2. 【請求項2】 上記配線モニタの内、同じ列に配列され
    た複数の製品チップ内に設けた配線モニタを、前記配列
    方向に沿ってのみ接続したことを特徴とする請求項1記
    載の半導体装置のモニタ方法。
  3. 【請求項3】 上記配線モニタの内、互いに隣接する製
    品チップに設けた配線モニタを交互に、且つ、前記製品
    チップの配列方向に沿ってジグザク状に接続したことを
    特徴とする請求項1記載の半導体装置のモニタ方法。
  4. 【請求項4】 上記配線モニタの内、同じ列に配列され
    た複数の製品チップ内に設けた配線モニタを、前記配列
    方向に沿って、且つ、同一製品チップ内に設けた配線モ
    ニタを全て接続する様に、ジグザグ状に接続したことを
    特徴とする請求項1記載の半導体装置のモニタ方法。
  5. 【請求項5】 上記配線モニタを、第1の方向とそれと
    は異なる第2の方向に異なる配線層のモニタパターンと
    して形成したことを特徴とする請求項1乃至4のいずれ
    か1項に記載の半導体装置のモニタ方法。
  6. 【請求項6】 上記各配線モニタを接続する上記つなぎ
    配線層の少なくとも一部を、前記配線モニタと同じ配線
    層パターンで置き換えたことを特徴とする請求項1乃至
    5のいずれか1項に記載の半導体装置のモニタ方法。
  7. 【請求項7】 上記つなぎ配線層の端部に設けるパッド
    を、最上層まで引き上げて設けることを特徴とする請求
    項1乃至6のいずれか1項に記載の半導体装置のモニタ
    方法。
  8. 【請求項8】 上記配線モニタ及び上記つなぎ配線層を
    有する製品チップパターンは、同一のレチクルを繰り返
    し転写することによって形成したものであることを特徴
    とする請求項1乃至7のいずれか1項に記載の半導体装
    置のモニタ方法。
JP8223396A 1996-08-26 1996-08-26 半導体装置のモニタ方法 Withdrawn JPH1064969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8223396A JPH1064969A (ja) 1996-08-26 1996-08-26 半導体装置のモニタ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8223396A JPH1064969A (ja) 1996-08-26 1996-08-26 半導体装置のモニタ方法

Publications (1)

Publication Number Publication Date
JPH1064969A true JPH1064969A (ja) 1998-03-06

Family

ID=16797499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8223396A Withdrawn JPH1064969A (ja) 1996-08-26 1996-08-26 半導体装置のモニタ方法

Country Status (1)

Country Link
JP (1) JPH1064969A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method

Similar Documents

Publication Publication Date Title
US8211716B2 (en) Manufacturing method of a semiconductor device, a semiconductor wafer, and a test method
US3983479A (en) Electrical defect monitor structure
JP4774071B2 (ja) プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
US6614049B1 (en) System LSI chip having a logic part and a memory part
US6577149B2 (en) Method and device for addressable failure site test structure
KR20000031192A (ko) 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법
JPH027188B2 (ja)
US8673657B2 (en) Semiconductor device including a circuit area and a monitor area having a plurality of monitor layers and method for manufacturing the same
JPH1064969A (ja) 半導体装置のモニタ方法
JPH05144917A (ja) 半導体装置
JPH0622256B2 (ja) 半導体集積回路装置の製造方法
JP3175717B2 (ja) 半導体記憶装置及び半導体製造方法
JP2011014703A (ja) 半導体集積回路装置、及び半導体集積回路装置のテスト方法
JP2000332077A (ja) 半導体集積回路の配線欠陥検査方法および構造
JPH0251245A (ja) 半導体集積回路の欠陥検出方法及び欠陥検出用回路
JPH04365347A (ja) 半導体チップにおけるモニタ装置用素子構造
JPH05206383A (ja) 半導体ウエハー及びその検査方法
JPS62145764A (ja) 半導体集積回路
Doong et al. Design and simulation of addressable failure site test structure for IC process control monitor
JPH05136243A (ja) エージング等テスト用パターンを付加した半導体ウエハー
KR100774623B1 (ko) 금속배선의 연속성 검사를 위한 pcm 테스트 패턴
JP2005223227A (ja) 半導体装置及び半導体装置評価方法
JP2009158684A (ja) 半導体装置
JP2002110753A (ja) 半導体装置のコンタクト特性評価方法
JP2003051521A (ja) 接続孔モニタ及び半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031104