JPH1064817A - 半導体装置およびその作製方法および電子機器 - Google Patents

半導体装置およびその作製方法および電子機器

Info

Publication number
JPH1064817A
JPH1064817A JP23260796A JP23260796A JPH1064817A JP H1064817 A JPH1064817 A JP H1064817A JP 23260796 A JP23260796 A JP 23260796A JP 23260796 A JP23260796 A JP 23260796A JP H1064817 A JPH1064817 A JP H1064817A
Authority
JP
Japan
Prior art keywords
oxide layer
layer
silicon
silicon substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23260796A
Other languages
English (en)
Other versions
JP4104682B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP23260796A priority Critical patent/JP4104682B2/ja
Priority to US08/912,975 priority patent/US6287900B1/en
Publication of JPH1064817A publication Critical patent/JPH1064817A/ja
Priority to US09/203,549 priority patent/US5949115A/en
Application granted granted Critical
Publication of JP4104682B2 publication Critical patent/JP4104682B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 SOI構造を有する半導体装置を得る。 【構成】 単結晶シリコン基板101中に酸素イオンを
注入する。また、Ni元素を導入する。そして加熱処理
により酸化珪素層105を形成すると同時に単結晶シリ
コン層106を得る。さらにハロゲン元素を含んだ酸化
性雰囲気中において加熱処理を行い、熱酸化層107を
得る。Ni元素を利用することにより、単結晶シリコン
層106の形成と該層と酸化珪素層104との界面に形
成される欠陥の補償を行う。また熱酸化層107の形成
時にニッケル元素を熱酸化層中にゲッタリングする。そ
して熱酸化層107を除去することにより、ニッケル元
素を実用上問題の無い濃度とすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本明細書で開示する発明は、
SOI(silicon-on-insulator)構造(単結晶シリコンを
絶縁体上に形成した構造)、およびその構造を得るため
の技術に関する。
【0002】例えば、SIMOX(separation-by-impla
nted oxygen)と称される単結晶シリコン層の作製方法に
関する。またこのシリコン層を利用した半導体装置( 例
えばトランジスタ)の作製方法に関する。
【0003】
【従来の技術】従来より、SOI(silicon-on-insulato
r)構造(単結晶シリコンを絶縁体上に形成した構造)の
一つとして、SIMOX(separation-by-implanted oxy
gen)と呼ばれる技術が知られている。(例えば、丸善株
式会社 志村史夫著 半導体シリコン結晶工学 平成5
年9月30日発行 p217以下参照)
【0004】これは、 (1)単結晶シリコン基板中に高濃度の酸素イオンを1
18/cm2 程度以上のドーズ量でもって注入する。 (2)熱アニールを行い、(1)で注入された酸素と単
結晶シリコン基板中の珪素とを反応させて、埋め込み酸
化層(酸化珪素膜の層)を単結晶シリコン基板中に形成
する。といった工程を経ることにより、埋め込み酸化層
上に単結晶シリコン層を形成するものである。
【0005】上記SIMOX技術で得られた単結晶シリ
コン層を利用して電子デバイスを作製すると以下のよう
な優位性を得ることができる。 (1)2次元的な素子間分離を完全に行うことができる
集積回路を得ることができる。 (2)素子と基板との間の寄生容量を大きく低減できる
ので、デバイス動作の高速化を実現することができる。
また、基板を介しての寄生容量による素子間、あるいは
素子と配線間のクロストークを軽減することができる。 (3)デバイス配置の3次元配置を可能する。
【0006】
【発明が解決しようとする課題】上記SIMOX技術で
は以下のような問題がある。その一つは、埋め込み酸化
層を形成する際の酸化反応時において、埋め込み酸化層
とその下の単結晶シリコン層(基板)との界面近傍、及
び埋め込み酸化層とその上の単結晶シリコン層(デバイ
スの活性層に利用される)との界面近傍において、欠陥
が形成されてしまう問題である。
【0007】この欠陥は、格子間原子(格子の隙間に余
分に入り込んだ原子)や珪素原子の不完全な結合に起因
する。また転位等にも起因する。
【0008】この欠陥を減少させるには、 (1)1300℃以上の高温熱処理を行う。 (2)酸素イオンの注入を分割して行い、その分割して
の酸素イオンの注入を行う毎に高温熱処理を施す。とい
った方法がある。(前述の半導体シリコン結晶工学参
照)
【0009】しかしながら、このような方法は、高いプ
ロセス温度が要求され、また工程が煩雑化するという問
題がある。特に高温プロセスは、装置に対する負担が大
きくなり、生産性の点から好ましいものではない。
【0010】本明細書で開示する発明は、SIMOX技
術を利用して、単結晶シリコン層を形成する技術におい
て、上記の問題を解決することを課題とする。即ち、欠
陥密度の低い単結晶シリコン層を得る技術を提供するこ
とを課題とする。
【0011】そしてそのことにより、高速動作が可能で
高い信頼性を有する素子を得ることを課題とする。ま
た、同時に複雑なプロセスや高温処理を行わずに上記課
題を解決することを更なる課題とする。
【0012】さらに本明細書で開示する発明は、一般に
酸化珪素層を単結晶シリコン層に接して形成した場合に
界面に高密度に形成される欠陥の存在の影響を抑制する
技術を提供することを課題とする。
【0013】
【課題を解決するための手段】本明細書で開示する発明
の一つは、結晶シリコン基板中に形成された酸化珪素層
と、該酸化珪素層上に形成された単結晶シリコン層と、
を有した半導体装置の作製方法であって、前記単結晶シ
リコン層の形成に際して、意図的にニッケル元素を前記
シリコン基板中に添加する工程と、前記ニッケル元素を
意図的に除去する工程と、を有することを特徴とする。
【0014】上記構成における結晶シリコン基板という
のは、一般に利用される単結晶シリコンウエハーを含
み。また、素子形成に関係の無い領域結晶粒界が存在し
ていたり、不純物の偏析があるようなものも含む。一般
的には、最新の技術をもって作製された高純度で欠陥密
度の小さい単結晶シリコンウエハーを上記結晶シリコン
基板として利用することが好ましい。
【0015】ニッケル元素のゲッタリングはハロゲン元
素を含んだ雰囲気中での加熱処理により行うことができ
る。この場合、ニッケル元素は雰囲気中にNiCl2
NiF2 として気化し除去される。
【0016】また上記雰囲気を酸化性のものとすること
により、加熱処理により熱酸化層を形成することは有効
となる。この場合ハロゲン元素の作用もあり、ニッケル
元素が熱酸化層(熱酸化膜)中にゲッタリングされる。
この結果、1018/cm3 以上の濃度で残留していたニ
ッケル元素の濃度を1017/cm3 台以下の濃度に減少
させることができる。
【0017】ハロゲン元素は、Cl及び/またはFを少
なくとも含んだ気体を用いて導入すればよい。例えば、
HF、NF3 、ClF3 またはそれらのガスを含んだ気
体を用いることができる。
【0018】また、HClを酸素雰囲気中に混合させる
場合は、1〜10%、NF3 であれば酸素雰囲気中に0.
1 〜1%含有させればよい。
【0019】なお、熱酸化層の形成は、700℃〜12
00℃、好ましくは800℃〜1200℃の範囲の温度
で行うことが好ましい。
【0020】他の発明の構成は、結晶シリコン基板中に
形成された酸化珪素層と、該酸化珪素層上に形成された
単結晶シリコン層と、を有した半導体装置の作製方法で
あって、前記単結晶シリコン層の形成に際して、意図的
に珪素の結晶化を助長する金属元素を前記シリコン基板
中に添加する工程と、前記金属元素を意図的に除去する
工程と、を有することを特徴とする。
【0021】珪素の結晶化を助長する金属元素として、
Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、P
t、Cu、Auから選ばれた一種または複数種類のもの
を用いることができる。
【0022】金属元素としては、Niを用いることがそ
の再現性や効果の点から最も好ましい。
【0023】他の発明の構成は、結晶シリコン基板中に
形成された酸化珪素層と、該酸化珪素層上に形成された
単結晶シリコン層と、を有した半導体装置の作製方法で
あって、前記単結晶シリコン層の形成に際して、ニッケ
ル元素を意図的に導入する工程と、前記意図的に導入し
たニッケル元素を熱酸化を利用することにより除去する
工程と、を有することを特徴とする。
【0024】他の発明の構成は、結晶シリコン基板中に
形成された酸化珪素層と、該酸化珪素層上に形成された
単結晶シリコン層と、を有した半導体装置の作製方法で
あって、前記単結晶シリコン層の形成に際して、珪素の
結晶化を助長する金属元素を意図的に導入する工程と、
前記意図的に導入した金属元素を熱酸化を利用すること
により除去する工程と、を有することを特徴とする。
【0025】他の発明の構成は、結晶シリコン基板中に
酸素をドーピングする工程と、Ni元素を前記結晶シリ
コン基板表面に接して保持させる工程と、加熱処理によ
り前記結晶シリコン基板中に酸化珪素層を形成する工程
と、前記結晶シリコン基板表面に熱酸化層を形成する工
程と、前記熱酸化層を除去する工程と、を有し、前記酸
化珪素層上に単結晶シリコン層を得ることを特徴とす
る。
【0026】他の発明の構成は、結晶シリコン基板中に
酸素をドーピングする工程と、加熱処理により前記結晶
シリコン基板中に酸化珪素層を形成する工程と、Ni元
素を前記結晶シリコン基板表面に接して保持させる工程
と、前記結晶シリコン基板表面に熱酸化層を形成する工
程と、前記熱酸化層を除去する工程と、を有し、前記酸
化珪素層上に単結晶シリコン層を得ることを特徴とす
る。
【0027】他の発明の構成は、Ni元素を結晶シリコ
ン基板表面に接して保持させる工程と、前記結晶シリコ
ン基板中に酸素をドーピングする工程と、加熱処理によ
り前記結晶シリコン基板中に酸化珪素層を形成すると同
時に前記結晶シリコン基板表面に熱酸化層を形成する工
程と、前記熱酸化層を除去する工程と、を有し、前記酸
化珪素層上に単結晶シリコン層を得ることを特徴とす
る。
【0028】他の発明の構成は、結晶シリコン基板中に
酸素をドーピングする工程と、珪素の結晶化を助長する
金属元素を前記結晶シリコン基板表面に接して保持させ
る工程と、加熱処理により前記結晶シリコン基板中に酸
化珪素層を形成すると同時に前記結晶シリコン基板表面
に熱酸化層を形成する工程と、前記熱酸化層を除去する
工程と、を有し、前記酸化珪素層上に単結晶シリコン層
を得ることを特徴とする。
【0029】他の発明の構成は、結晶シリコン基板中に
酸素をドーピングする工程と、珪素の結晶化を助長する
金属元素を前記結晶シリコン基板表面に接して保持させ
る工程と、加熱処理により前記結晶シリコン基板中に酸
化珪素層を形成する工程と、前記結晶シリコン基板表面
に熱酸化層を形成する工程と、前記熱酸化層を除去する
工程と、を有し、前記酸化珪素層上に単結晶シリコン層
を得ることを特徴とする。
【0030】他の発明に構成は、結晶シリコン基板中に
酸素をドーピングする工程と、加熱処理により前記結晶
シリコン基板中に酸化珪素層を形成する工程と、珪素の
結晶化を助長する金属元素を前記結晶シリコン基板表面
に接して保持させる工程と、前記結晶シリコン基板表面
に熱酸化層を形成する工程と、前記熱酸化層を除去する
工程と、を有し、前記酸化珪素層上に単結晶シリコン層
を得ることを特徴とする。
【0031】他の発明の構成は、珪素の結晶化を助長す
る金属元素を結晶シリコン基板表面に接して保持させる
工程と、前記結晶シリコン基板中に酸素をドーピングす
る工程と、加熱処理により前記結晶シリコン基板中に酸
化珪素層を形成すると同時に前記結晶シリコン基板表面
に熱酸化層を形成する工程と、前記熱酸化層を除去する
工程と、を有し、前記酸化珪素層上に単結晶シリコン層
を得ることを特徴とする。
【0032】他の発明の構成は、結晶シリコン基板中に
酸素をドーピングする工程と、珪素の結晶化を助長する
金属元素を前記結晶シリコン基板表面に接して保持させ
る工程と、加熱処理により前記結晶シリコン基板中に酸
化珪素層を形成すると同時に前記結晶シリコン基板表面
に熱酸化層を形成する工程と、前記熱酸化層を除去する
工程と、を有し、前記酸化珪素層上に単結晶シリコン層
を得ることを特徴とする。
【0033】他の発明の構成は、結晶シリコン基板中に
形成された酸化珪素層と、該酸化珪素層上に形成された
単結晶シリコン層と、を有し、前記単結晶シリコン層を
利用して少なくとも一つの素子の活性層が形成されてお
り、前記活性層中においては前記酸化珪素層と反対の界
面に向かって金属元素が高い濃度分布を有して存在して
いることを特徴とする。
【0034】上記構成において、金属元素は、Fe、C
o、Ni、Ru、Rh、Pd、Os、Ir、Pt、C
u、Auから選ばれた一種または複数種類のものから選
択される。
【0035】他の発明の構成は、結晶シリコン基板中に
形成された酸化珪素層と、該酸化珪素層上に形成された
単結晶シリコン層と、を有した半導体装置を備えた電子
機器であって、前記単結晶シリコン層を利用して少なく
とも一つの素子の活性層が形成されており、前記活性層
中においては前記酸化珪素層と反対の界面に向かって金
属元素が高い濃度分布を有して存在していることを特徴
とする。
【0036】電子機器としては、パーソナルコンピュー
ターや携帯型のビデオカメラ、さらに各種情報端末を挙
げることができる。
【0037】他の発明の構成は、結晶シリコン基板中ま
たはその表面に単結晶シリコン層に隣接した酸化珪素層
を形成する工程を有し、前記酸化珪素層の形成前におい
て、ニッケル元素の意図的な導入工程を有し、前記酸化
珪素層の形成時または後において、前記ニッケル元素の
意図的な除去工程を有することを特徴とする。
【0038】他の発明の構成は、結晶シリコン基板中ま
たはその表面に単結晶シリコン層に隣接した酸化珪素層
を形成する工程を有し、前記酸化珪素層の形成前におい
て、珪素の結晶化を助長する金属元素の意図的な導入工
程を有し、前記酸化珪素層の形成時または後において、
前記金属元素の意図的な除去工程を有することを特徴と
する。
【0039】
【発明の実施の形態】図1に示すように本明細書で開示
する発明の具体的な構成例を一つは、単結晶シリコン基
板101中に酸素をドーピングする工程(図1(A))
と、Ni元素を前記単結晶シリコン基板表面に接して保
持させる工程(図1(B))と、加熱処理により前記単
結晶シリコン基板中に酸化珪素層105を形成する工程
(図1(C))と、前記単結晶シリコン基板表面に熱酸
化層107を形成する工程(図1(D))と、前記熱酸
化層を除去する工程(図1(E))と、を有し、前記酸
化珪素層105上に単結晶シリコン層108を得ること
を特徴とする。
【0040】上記工程において、Ni元素の作用により
単結晶シリコン層108中の欠陥を減少させることがで
き、また熱酸化層107の形成によって、上記欠陥の減
少とNi元素のゲッタリング(単結晶シリコン層108
中からの除去)を促進させることができる。
【0041】特に酸化珪素層との界面近傍の単結晶シリ
コン層中に形成される欠陥を大きく減少させることがで
きる。
【0042】一般に酸化珪素層の形成に際しては、Si
2 層とSi層の界面にSiOx (0<X<2)で示さ
れるような結合手が余っているような不完全な結合状態
を有する層が形成される。
【0043】図14に上記モデルを模式的に示す。図1
4において、(A)は不完全な接合状態を有するSiO
x (0<X<2)で示される層が酸化珪素層(SiO
2 )層と単結晶シリコン層(Si層)との間に形成され
ている状態を示している。
【0044】一般に図1の105で示されるような酸化
珪素層を形成すると、上記SiOx(0<X<2)で示
される層が形成されてしまう。この層には、不完全な結
合に起因する歪エネルギーが蓄えられている。
【0045】当然のことながら、この層中には、SiO
2 でその組成が示されるほぼ完全な組成構造を有する酸
化珪素層や単結晶シリコン層に比較して高密度に欠陥を
含んでいる。そしてそれに対応して高密度に準位が形成
されている。この欠陥の分布は図14(B)に示すよう
な分布になる。図14(B)は相対的な欠陥の分布を判
りやすいように図表化したものである。
【0046】このような状態において、Ni元素を意図
的に導入し、加熱処理を行った場合、SiとOとNiと
が反応し、原子の再配列が進行する。
【0047】この結果、図14(C)に示すように、S
iOx (0<X<2)で示される層はその幅(厚さ)が
小さくなり、場合によって消滅する。この際、歪エネル
ギーも開放され、図14(D)に示すように、欠陥密度
は著しく減少する。
【0048】一方、上記加熱処理によって、Ni元素が
界面に過剰に集中した状態となる。そこで、ハロゲン元
素を含んだ雰囲気中での加熱処理(この加熱処理は上記
SiOx を消滅させるための加熱処理と同時に行っても
よい)を行うことにより、Ni元素の除去(ゲッタリン
グ)が行われる。具体的には、Ni元素とハロゲン元素
とが結合し気化する。ここで熱酸化を行えば、形成され
る熱酸化膜中にNi元素はゲッタリングされる。また、
ハロゲン元素と結合したNi元素は気化し、離脱する。
【0049】図14(A)に示すようなSiOX 層が存
在すると、酸化珪素層によって素子分離された素子の動
作は、SiOX 層中に高密度に含まれる欠陥に起因する
準位の悪影響を受ける。このことは、素子の微細化が進
行するほど顕著になる。従って、本明細書に開示する発
明を利用し、上記SiOX 層中に含まれる欠陥を減少さ
せることは有用なものとなる。
【0050】
【実施例】
〔実施例1〕図1に本実施例の作製工程を示す。本実施
例は、Ni元素を利用して欠陥の少ない高い品質を有す
る単結晶シリコン層を形成するものである。
【0051】まず図1(A)に示すように単結晶シリコ
ン基板101を用意する。そして、この単結晶シリコン
基板101中に酸素イオンの注入を行う。ここでは酸素
イオンの注入は、イオンドーピング法によって行う。
【0052】この工程は公知のSIMOX技術と同じで
ある。ここでは、ドーズ量を1×1018/cm2 とす
る。加速電圧は、埋め込み酸化珪素層の形成位置(深さ
位置)に従って決定する。
【0053】この酸素イオンの注入工程は基板101を
500℃に加熱した状態で行う。これは、酸素イオンの
注入によって、単結晶結晶シリコン基板101の最表面
が損傷し、その結晶性が著しく損なわれることを防ぐた
めである。この加熱は、400℃〜600℃程度とする
ことが好ましい。
【0054】酸素イオンの注入により、102で示され
る酸化イオン注入層が単結晶シリコン基板101中に形
成される。この状態では、酸素イオン注入層102は安
定なSiO2 となっていない。即ち、結合状態が不安定
なSi−O化合物が高い割合で含まれている。当然、こ
の状態では酸素イオン注入層は高い欠陥密度を有してい
る。
【0055】また、この図1(A)に示す状態において
は、103で示される領域(単結晶シコン基板101の
最表面)が残存シリコン層となる。
【0056】注入条件を慎重に設定しないと、この残存
シリコン層103の結晶性が損なわれてしまうので注意
が必要である。
【0057】ここでは、残存シリコン層103には酸素
イオンの注入に従って生成された欠陥が存在している。
また一部では結晶性も損なわれていると考えられる。
(この点に関しては、酸素イオンの注入条件に依存す
る)
【0058】こうして図1(A)に示す状態を得る。次
にNi元素の導入を行う。ここでは、溶液を用いてニッ
ケル元素の導入を行う。具体的には、所定の濃度にNi
元素を含有した酢酸ニッケル塩溶液を塗布することによ
り、ニッケル元素が残存シリコン層103の表面に接し
て保持された状態を得る。こうして図1(B)に示すよ
うに、104で示されるNi含有層104を形成する。
【0059】Ni元素の導入方法としては、上記の溶液
を用いる方法以外にスパッタ法やプラズマCVD法、さ
らにニッケルを含有した電極を利用したプラズマ処理
(電極に含有されたNiが雰囲気中に放出されることを
利用する)、イオン注入法等々の手段を利用することが
できる。
【0060】しかしこれらの方法は、溶液を用いる方法
に比較して制御性や生産性に難点がある。特に大面積に
対する均一な処理は溶液を用いる方法が最も優れてい
る。
【0061】上記の溶液を用いる方法で得られたNi含
有層104から後の工程において、Ni元素が残存シリ
コン層103中に拡散して行く。
【0062】上記残存シリコン層103中に拡散して行
くニッケル元素の量、またニッケル元素が拡散した後に
シリコン層中に残存するニッケル元素の濃度は、ニッケ
ル酢酸塩溶液中に含まれるニッケル元素の濃度を調整す
ることによって決めることができる。(この点が溶液を
用いるこの最大の利点と言える)
【0063】図1(B)に示すNi元素の導入を行った
ら、非酸化性雰囲気での加熱処理を行う。ここでいう非
酸化性雰囲気というのは、実質的に(または意図的に)
酸素を含ませていない雰囲気ということである。
【0064】ここでは窒素雰囲気(常圧)の中におい
て、1150℃の加熱処理を2時間行う。この加熱処理
を行うことによって、105で示される酸化珪素層が形
成される。また同時に酸化珪素層105上のシリコン層
が単結晶シリコン層106となる。
【0065】この加熱処理は900℃〜1350℃程度
で行う。一般には装置の負担を考慮して、900℃〜1
200℃程度とすることが好ましい。
【0066】本実施例においては、酸化珪素層105の
膜厚を4000Å、単結晶シリコン層106の膜厚を2
000Åとする。
【0067】具体的には、図1(A)における酸素イオ
ンの注入条件、図1(B)のNi元素の導入条件、図1
(C)の加熱条件を適時選択(実験的に決める必要があ
る)することにより、各層の膜厚を上記ような値に設定
する。
【0068】本実施例で特徴とするのは、Niを利用し
ている関係で、上記の加熱処理を1300℃というよう
な高温で行う必要が必ずしも無いということである。換
言すれば、Niを導入することで、1300℃あるいは
それ以上というような高温での加熱処理を越える効果が
得られることが、ここで示す技術の特徴である。
【0069】こうして図1(C)に示す状態を得る。即
ち、酸化珪素層105が形成され、その上に単結晶シリ
コン層106が形成された状態を得る。即ち、この工程
においては、酸化珪素層が形成されるとともに酸素イオ
ンの注入により結晶性の損なわれた(一般にはそうな
る)残存シリコン層103が単結晶化される。この状態
においては、単結晶シリコン層106中にニッケル元素
が比較的高濃度に含まれ、また酸化珪素層105の形成
に従い発生する欠陥も無視できない濃度で存在してい
る。
【0070】図1(C)に示す状態を得たら、次に酸化
雰囲気中において、再度の加熱処理を行う。この加熱処
理は、雰囲気として、HClを3体積%含んだ酸素雰囲
気(常圧)中において、1150℃の温度で行う。この
工程において、107で示される熱酸化層(熱酸化膜)
を1000Åの厚さに形成する。
【0071】この工程の結果、図1(D)に示されるよ
うに、1500Å厚の単結晶シリコン層108を得るこ
とができる。
【0072】この工程において、Ni元素の作用によ
り、酸化珪素層105の形成時に形成された欠陥が修復
される。また、同時にNi元素は熱酸化層107中に塩
素の作用によりゲッタリングされる。
【0073】またこのゲッタリング効果の関係で、得ら
れた単結晶シリコン層106はその表面に向かうに従っ
て、Niの存在濃度が高くなる傾向がSIMS(2次イ
オン分析方法)を用いた観察から確認される。この傾向
は、本明細書で開示するNiを利用した工程を利用した
ことの証拠となる。
【0074】この工程におけるメカニズムは明らかでな
いが、本発明者らは以下のようなモデルを考えている。
【0075】まず、図1(C)の工程において、埋め込
み酸化層でなる酸化珪素層105が形成されるのと同時
に単結晶結晶シリコン層106が形成される。この際、
特に酸化珪素層105と単結晶シリコン層との界面近傍
(主に単結晶シリコン層側近傍)において、欠陥が形成
される。これは、主に格子間Si原子によるものと考え
られる。
【0076】またこの格子間Si原子による影響で単結
晶シリコン層106の他の部分においても欠陥が形成さ
れる。
【0077】そして図1(D)の工程における熱酸化層
107の形成時に単結晶シリコン層106(この段階で
は108として形成されていないと考える)中にNi原
子が拡散する。
【0078】この際、単結晶シリコン層106中に拡散
したNi元素の作用により、Si原子同士の結合が促進
され、結晶性の改善が行われる。
【0079】また、単結晶シリコン層106中に拡散し
たNi元素がO(酸素)元素及びSi元素と結合する。
この際、上記格子間Si原子が利用される。この結果、
格子間Si原子が減少する。
【0080】また、熱酸化膜の形成に単結晶シリコン層
106中のSi原子が利用されるので、このことによっ
ても格子間Si原子が減少する。
【0081】こうして、単結晶シリコン層106中にお
いて珪素原子同士の結合が促進され、また格子間原子の
存在に起因する欠陥が修復される。そして単結晶シリコ
ン層108が得られる。
【0082】また、この工程(熱酸化層107)の形成
工程においては、塩素の作用により、Ni元素が熱酸化
層107中にゲッタリングされる。即ち、結晶性の向
上、欠陥の減少に寄与したNi元素は、それらの作用を
果たすとともに熱酸化層107中にゲッタリングされ
る。
【0083】このようにして、欠陥密度が低減された単
結晶シリコン層108を得る。この状態(図1(D)の
状態)においては、熱酸化層107中にゲッタリングさ
れたNi元素が高濃度に含まれている。
【0084】そこで、図1(E)に示すように、熱酸化
層107を除去する。こうして、Ni元素の影響も無
く、また欠陥密度も低い高品質な単結晶シリコン層10
8を得る。
【0085】後は公知の方法により、この単結晶シリコ
ン層108を利用して所望のデバイスを形成する。
【0086】また各層の厚さの設定は各工程の条件の組
み合わせによって、適時決めることができる。即ち、こ
こで示した条件に限定されることなく、必要とする層の
厚さを各条件を変更することによって設定することがで
きる。
【0087】〔実施例2〕本実施例の作製工程を図2に
示す。特に詳述しない条件等は実施例1(図1参照)に
準ずるものとする。また図1と同じ符号も実施例1の記
載に準ずる。
【0088】まず図2(A)に示すように単結晶シリコ
ン基板101中に酸素イオンを注入することにより、酸
素イオン注入層102を形成する。この工程で103で
示される2000Å厚の残存シリコン層103が形成さ
れる。
【0089】次に非酸化性雰囲気(ここでは窒素雰囲
気)中で1150℃の加熱処理を行い、酸素イオン注入
層102を4000Å厚の酸化珪素層105に変成す
る。またこの加熱処理工程において、単結晶結晶シリコ
ン層106を形成する。こうして図2(B)に示す状態
を得る。
【0090】この状態で一応、酸化珪素層105上に単
結晶シリコン層106が形成された状態を得る。この状
態は、従来から公知のSIMOX構造と呼ばれる状態に
対応する。この状態においては、単結晶シリコン層10
6中には無視できない濃度の欠陥が含まれている。
【0091】次に、本明細書で開示する発明が特徴とす
るNi元素の導入を行う。ここでは、所定の濃度に調整
したニッケル酢酸塩溶液を塗布することにより、104
で示されるNi含有層を形成する。こうして図2(C)
に示す状態を得る。
【0092】次に熱酸化層107の形成を行う。ここで
は、HClを3%含んだ酸素雰囲気中において1150
℃の加熱を行うことにより、熱酸化層107を1000
Åの厚さに形成する。この工程で単結晶シリコン層10
6はより高品質な単結晶シリコン層108に変成され
る。
【0093】この工程において得られる単結晶シリコン
層108は、熱酸化膜の形成とニッケル元素の作用によ
り、内部の欠陥を減少させたものとして得られる。また
塩素(熱酸化層の形成雰囲気中に含まれる)の作用によ
り、ニッケル元素が熱酸化層107中にゲッタリングさ
れる。こうして図2(D)に示す状態を得る。
【0094】次に熱酸化層107を除去することによ
り、図2(E)に示す状態を得る。
【0095】〔実施例3〕本実施例の作製工程を図3に
示す。特に断らない条件やパラメータは実施例1の場合
と同じである。
【0096】まず図3(A)に示すように、単結晶シリ
コン基板101上にニッケル酢酸塩溶液を塗布し、Ni
元素を含有した層104を形成する。
【0097】次に単結晶シリコン基板101に対して、
酸素イオンの注入を行い酸素イオン注入層105を形成
する。この工程で単結晶シリコン基板101の表面に残
存シリコン層103が形成される。こうして図3(B)
に示す状態を得る。
【0098】次に酸化性雰囲気(HClを3%含んだ酸
素雰囲気)中での加熱処理を行うことにより、熱酸化層
107の形成を行う。この工程において、単結晶シリコ
ン層108が得られる。こうして図3(C)に示す状態
を得る。
【0099】次に熱酸化層107を除去することによ
り、図3(D)に示す状態を得る。
【0100】〔実施例4〕本実施例の作製工程を図4に
示す。特に断らない条件やパラメータは実施例1の場合
と同じである。
【0101】まず図4(A)に示すように、酸素イオン
の注入を行うことにより、単結晶シリコン基板101中
に酸素イオン注入層102を形成する。この状態で残存
シリコン層103が形成される。
【0102】次に図4(B)に示されるように、ニッケ
ル酢酸塩溶液を塗布し、Ni元素を含有した層104を
形成する。
【0103】次に酸化性雰囲気(HClを3%含んだ酸
素雰囲気)中での加熱処理を行うことにより、熱酸化層
107を形成する。この工程で単結晶シリコン層108
が形成される。こうして図4(C)に示す状態を得る。
【0104】次に熱酸化層107を除去することによ
り、図4(D)に示す状態を得る。
【0105】〔実施例5〕本実施例では、本明細書で開
示する発明を利用してIC回路を構成するNチャネル型
のトランジスタを作製する工程を示す。
【0106】図5に本実施例の作製工程を示す。図5
(D)に示すが本実施例で示すトランジスタ(絶縁ゲイ
ト型電界効果トランジスタ)の断面図である。図5
(E)に示すのが、(D)に示す薄膜トランジスタの上
面図である。図5(E)のB−B’で切った断面が図5
(D)に対応する。
【0107】以下に図5(D)及び(E)に示すトラン
ジスタの作製工程を説明する。まず実施例1乃至実施例
4に示す方法を用いて、図5(A)に示すような単結晶
シリコン層108を得る。図において、105は酸素イ
オンの注入、さらにその後のアニールにより形成された
酸化珪素層である。
【0108】次に熱酸化層(熱酸化膜)501を100
Åの厚さに形成する。この熱酸化層501の形成手段と
しては通常の方法を用いればよい。
【0109】次に窒化珪素膜でもって502で示される
マスクパターンを形成する。こうして図5(A)に示す
状態を得る。
【0110】次に再度の熱酸化を行うことにより、50
3で示されるフィールド酸化層(2次元方向における素
子分離用の選択酸化層)を形成する。この工程は、一般
にLOCOS(local oxidation of silicon)プロセスと
して知られているものと基本的に同じである。
【0111】ただし、素子分離を行わんとする領域にお
いて、単結晶シリコン層108を残存させないようにフ
ィールド酸化層503を形成する点に注意する必要があ
る。即ち、単結晶シリコン層108はフィールド酸化層
503によって完全に分離、孤立化される。この点は、
従来のIC技術におけるLOCOS(local oxidationof
silicon)プロセスと異なる点である。
【0112】こうして図5(B)に示すように酸化珪素
で回りが覆われた単結晶シリコン層504を得る。即
ち、この状態では酸化珪素によって周囲から完全に絶縁
された(孤立化された)単結晶シリコン層504が得ら
れる。
【0113】ここで重要なのは、単結晶シリコン層50
4が単結晶シリコン基板101から完全に絶縁され、従
来のICにおいて問題であった基板を介しての容量結合
の問題を大きく低減できる点である。後にこの単結晶シ
リコン層504でもってトランジスタの活性層を構成す
る。
【0114】次に窒化珪素膜でなるマスク502を除去
する。そして熱酸化層501を除去し、再度の熱酸化を
行うことにより、ゲイト絶縁膜となる熱酸化膜51を形
成する。
【0115】さらに、適当な金属または金属シリサイド
またはN型のヘビードーピングが行われたシリコンによ
りゲイト電極500を形成する。
【0116】この状態でP(リン)イオンの注入を行う
ことにより、自己整合的にソース領域505とドレイン
領域507とを形成する。またこの工程で自己整合的に
チャネル領域506が画定する。
【0117】Pイオンの注入が終了したら、900℃の
加熱処理を行うことにより、ソース領域505及びドレ
イン領域507の活性化を行う。こうして図5(C)に
示す状態を得る。
【0118】図5(C)に示す状態を得たら、層間絶縁
膜として酸化珪素膜508をプラズマCVD法でもって
成膜する。さらにコンタクトホールの形成を行い、適当
な金属材料でもって、ソース電極509とドレイン電極
510を形成する。
【0119】こうして絶縁層(酸化珪素層)上に形成さ
れた単結晶シリコン層504を活性として利用したトラ
ンジスタが形成される。
【0120】このような構造を有するトランジスタは、
基板との間の容量を小さくすることができるので高速動
作が可能であるという特徴を有している。また基板を介
しての隣合う素子や配線との容量結合の影響を低減でき
るという特徴も有している。
【0121】本実施例では、Nチャネル型のトランジス
タの作製工程を示したが、導電型を付与する不純物を変
更すれば、同様な工程によりPチャネル型のトランジス
タを得ることができる。
【0122】〔実施例6〕本実施例は、ホットキャリア
効果による劣化の抑制に効果のある低濃度不純物領域を
配置したトランジスタの作製工程に関する。この低濃度
不純物領域は、ソース/ドレイン間、特にチャネル/ド
レイン間の耐圧を高めるために不純物を段階的に分布さ
せ、チャネル/ドレイン間における電界強度を緩和させ
る機能を有している。
【0123】図6に本実施例の作製工程を示す。まず、
図6(A)に示すように、実施例1乃至実施例4に示す
作製工程に従って、単結晶シリコン基板101上に酸化
珪素層105を介して、単結晶シリコン層108を形成
する。
【0124】そして、熱酸化膜501を形成し、さらに
窒化珪素膜502でなるマスクパターンを形成する。こ
うして図6(A)に示す状態を得る。
【0125】次に再度熱酸化を行うことにより、503
で示されるフィールド酸化層を形成する。この工程で酸
化珪素層で上面、下面、周辺が囲まれ、電気的及び物理
的にも孤立した単結晶シリコン層504を得る。この単
結晶シリコン層504はトランジスタの活性層となる。
こうして図6(B)に示す状態を得る。
【0126】次に熱酸化層501を除去し、再度の熱酸
化を行うことにより、ゲイト絶縁膜として機能する熱酸
化層51を形成する。
【0127】さらに、適当な金属材料やシリサイド材料
により、ゲイト電極500を形成する。この技術は通常
のICで利用されている技術を利用すればよい。
【0128】ゲイト電極500を形成したら、Pイオン
の注入を行う。この工程においては、低濃度不純物領域
を形成するための工程であるから、一般のソース/ドレ
イン領域を形成するための条件よりも低ソーズ量でPイ
オンを注入する。イオンの注入方法は、イオン注入法を
用いればよい。
【0129】次に酸化珪素膜601をプラズマCVD法
により成膜する。この酸化珪素膜601は低濃度不純物
領域を形成するためのサイドウォールスペーサーの形成
に利用される。この酸化珪素膜601はステップカバレ
ージ(段差被覆性)に優れた成膜手段を用いることが好
ましい。
【0130】酸化珪素膜601を成膜した段階で図6
(C)に示すような状態を得る。この状態で垂直異方性
を有するエッチング(RIE法による方法が好ましい)
により、酸化珪素膜601を表面から垂直方向にエッチ
ングする。こうすると、602で示されるようにゲイト
電極500の側面に酸化珪素材料が残存する。この酸化
珪素材料の残存部分は、サイドウォールスペーサーと称
される。
【0131】この状態で不純物イオンの注入を行う。こ
こでは、Nチャネル型の絶縁ゲイト型電界効果トランジ
スタを作製するためにP(リン)イオンの注入を行う。
このPイオンの注入条件は、通常のソース及びドレイン
領域を形成するための条件とする。
【0132】従って、この工程におけるドーピングは、
602の部分に形成されるサイドウォールスペーサー6
02の形成前に行ったライトドーピングに比較して、高
いドーズ量でもって行われる。
【0133】上記Pイオンの注入により、図6(D)に
示される603の領域がソース領域、607の領域がド
レイン領域として形成される。これらの領域は604や
606の領域に比較して高濃度にP元素がドーピングさ
れるので、高濃度不純物領域(N+ 型領域)と称され
る。他方、604や606の領域は低濃度不純物領域と
称される。
【0134】また、605の領域は、ゲイト電極500
が存在する関係でPイオンが注入されず、チャネル領域
として画定する。
【0135】ソース領域603とドレイン607の領域
を形成するための不純物イオンの注入工程の終了後、加
熱処理を行うことにより、注入されたP元素の活性化と
イオン注入時に生じた損傷のアニールとを行う。
【0136】次に層間絶縁膜として酸化珪素膜508
(窒化珪素膜でもよい)を成膜し、さらにコンタクトホ
ールの形成を行い、ソース電極509とドレイン電極5
10とを形成する。
【0137】図6(D)に示す構成において、606で
示されるドレイン領域607側の低濃度不純物領域が一
般にLDD(Lightly Doped Dorain)領域と称されてい
る。
【0138】〔実施例7〕本実施例は、活性層の側面に
形成される準位の密度を軽減した構成に関する。図5
(B)に示すような工程により、素子分離のためのフィ
ールド酸化層503を形成すると、図7(B)の702
で示される部分に欠陥が形成され易い。即ち、活性層と
なるべき単結晶シリコン層パターンの側面に欠陥が形成
され易い。
【0139】この部分では、フィールド酸化層503の
酸化進行最前部、酸化珪素層105の界面、所定のパタ
ーンとして残存する単結晶シリコン層504の界面のそ
れぞれが隣接する。従って、この部分(702で示され
る部分)では、酸化に従う格子間原子の発生やシリコン
原子の結合異常といった状態が発生し易い。
【0140】具体的には、SiOX (0<X<2)で示
される不完全な結合状態を有した層が単結晶シリコン層
とフィールド酸化層との界面に形成されてしまう。この
SiOX (0<X<2)で示される不完全な結合状態を
有した層の厚さは10〜20Å程度以下であると考えら
れる。
【0141】この層中の欠陥の存在によって、ナローチ
ャネル効果と呼ばれる好ましく無い現象生じる。この現
象は、チャネル以外に活性層側面に存在する上記SiO
X (0<X<2)層を経由して(当該層中の準位を経由
して)キャリアが移動してしまう現象である。
【0142】この現象は、トランジスタ特性の劣化、ト
ランジスタ特性の不安定性、高周波特性の低下、といっ
た問題の要因となる。
【0143】本実施例では、上記の問題を解決する技術
を提供するものである。図7に本実施例のトランジスタ
の作製工程の一部を示す。
【0144】まず、実施例1乃至実施例4に記載した工
程に従って、単結晶シリコン層108を得る。そして、
熱酸化層501の形成、さらに窒化珪素膜502でなる
マスクパターンを形成して、図7(A)に示す状態を得
る。
【0145】本実施例においては、この状態において、
701で示されるニッケル元素を含有した層を形成す
る。ここでは、所定の濃度に調整されたニッケル酢酸塩
溶液をスピンコート法を用いて塗布することにより、ニ
ッケル元素を含有した層701を形成する。こうして図
7(A)に示す状態を得る。
【0146】なお、本実施例においては、図7(D)の
A−A’で切った断面の作製工程を示す。なお、図7
(D)は図5(E)に対応する。
【0147】次に熱酸化法により、素子分離に利用され
るフィールド酸化層503の形成を行う。(図7
(B))
【0148】この際、ニッケル元素の作用により、70
2で示される部分において酸素と珪素との結合が促進さ
れる。即ち、SiOX (0<X<2)で示されるような
電気的に不安定な層を消滅またはその存在を無力化する
ことができる。こうして図7(B)に示す状態を得る。
【0149】次に窒化珪素膜502を除去し、さらに熱
酸化層501を除去する。そして、ゲイト絶縁膜として
機能する熱酸化層51を形成する。さらにゲイト電極5
00を形成する。こうして図7(C)に示す状態を得
る。
【0150】ここでは、図7(D)のA−A’で切った
断面を示しているので、図7(C)に示す状態において
は、ソース領域505及びドレイン領域507は示され
ていない。
【0151】図7(C)で示される断面は、図5(C)
で示される断面に対応する。両者の違いは、図7(D)
のA−A’で切った断面なのか、B−B’で切った断面
なのかに起因する。
【0152】図7(C)に示す状態を得たら、図5
(D)以下の工程に従って、トランジスタの作製を行
う。
【0153】本実施例に示す構成を採用した場合、活性
層の側面における欠陥の形成を抑制することができる。
そしてトランジスタ特性の劣化、トランジスタ特性の不
安定性、OFF電流値の増大、高周波特性の低下、とい
った問題の発生を抑制することができる。
【0154】本実施例に示す構成を実施する場合の加熱
温度と加熱タイミングの関係の他の一例を図15に示
す。
【0155】図15に示す場合は、Aの部分でニッケル
の拡散を行わせ、Bの部分で熱酸化を行わせる。
【0156】〔実施例8〕本実施例は、バイポーラトラ
ンジスタを作製する場合の例を示す。図8以下に本実施
例の作製工程を示す。まず、実施例1乃至実施例4に示
す作製工程を利用して、N+ 型を有する単結晶シリコン
層を酸化珪素層801上に形成する。図示されてはいな
いが、酸化珪素層下には単結晶シリコン基板が存在して
いる。こうして図8(A)に示す状態を得る。
【0157】本実施例においては、実際例1乃至実施例
4に示した作製工程を利用してN+型を有する単結晶シ
リコン層を形成し、それを利用する。
【0158】この場合、必要とする導電型及び導電型の
程度とするためにPまたはAsを出発材料である単結晶
シリコン基板中に含有させる。または最初からN+ 型を
有する単結晶シリコン基板を利用する。
【0159】なお、選択的に単結晶シリコン基板中にN
+ 型層を形成すれば、実施例5に示すような構成と組み
合わせことも可能となる。即ち、絶縁ゲイト型の電界効
果トランジスタを同一基板中に作り込むことができる。
【0160】次に公知のエピタキシャル成長法を利用し
て、N型単結晶シリコン層803を成長させる。このN
型単結晶シリコン層803を活性層として利用してバイ
ポーラトランジスタが形成される。こうして図8(B)
に示す状態を得る。
【0161】次に熱酸化層804を形成し、素子分離の
ためのフィールド酸化層(選択的な熱酸化により形成さ
れる)を形成するためのマスクパターン805を窒化珪
素膜でもって形成する。こうして図8(C)に示す状態
を得る。
【0162】次に熱酸化を行うことにより、図9(A)
に示すように、フィールド酸化層806を形成する。こ
の工程の結果、N+ 型単結晶シリコン層807とN型単
結晶シリコン層808とでなる積層パターンが酸化珪素
膜中に孤立した状態が得られる。
【0163】図9(A)に示す状態を得たら、窒化珪素
膜パターン805を除去する。そして、選択的な不純物
の拡散を行うことにより、図9(B)に示すようなNP
N型のバイポーラトランジスタを形成する。
【0164】図9において、812がN+ 型を有するエ
ミッタ領域であり、809がN+ 型を有するコレクタ領
域であり、811がP型を有するベース領域である。8
10はコレクタへ移動するキャリアの伝導するN型領域
である。807は埋没層と呼ばれるN+ 型領域であり、
コレクタへ移動するキャリアをより伝導し易くするため
の領域である。
【0165】ここでは、バイポーラトランジスタ単体を
形成する例を示したが、同じ基板中に絶縁ゲイト型電界
効果トランジスタを形成することも可能である。また各
種抵抗やコンデンサを形成することも可能である。
【0166】〔実施例9〕本実施例は、実施例8に示す
工程と同時に抵抗とコンデンサを形成する例である。図
10(A)に抵抗の構造例を示す。また図10(B)に
コンデンサの構造例を示す。
【0167】図10(A)に示す抵抗は、P型拡散層1
003を抵抗体として利用したものである。即ち、電極
1004と1005との間における抵抗体としてP型拡
散層を利用した構造を有している。
【0168】図10(A)に示す構造においては、N+
型層1001やエピタキシャル成長により形成されたN
型層1002は特に機能しない。
【0169】図10(B)に示すコンデンサは、熱酸化
膜1012を誘電体として利用したMOS(Metal-Oxid
e-Semiconductor)構造を有している。即ち、金属(Meta
l)でなる電極1011とN+ 型半導体層1009とで熱
酸化膜1012を挟んだ構造とすることにより、コンデ
ンサを形成している。
【0170】この構造においても、P型半導体層100
8、N型半導体層1007、N+ 型半導体層1008は
特に機能していない。
【0171】他の実施例と本実施例に示す構成を組み合
わすことにより、同一単結晶シリコン基板中(基板表
面)に必要とする機能を有する集積回路を形成すること
ができる。
【0172】この集積回路は、各素子(能動素子及び受
動素子)が絶縁物(酸化珪素)でもって完全に分離(電
気的及び物理的に)されているので、高分離耐圧を有
し、かつ相互干渉の極めて少ない構成とすることができ
る。特に基板を介しての容量結合を著しく低くできる。
【0173】このことは、集積回路そのもの、及び集積
回路を利用した装置の信頼性を極めて高くする。またこ
のような構成は、高周波特性に優れたものとなるので、
画像信号を取り扱う回路等には極めて有用なものとな
る。
【0174】また、実施例1乃至実施例4、及び/また
は図7に示す実施例7の構成を利用した場合、素子の活
性層を構成する単結晶シリコン層中及び/またはその周
辺界面近傍における欠陥密度を低いものとすることがで
き、このことも素子の高速動作や信頼性に大きな寄与を
する。
【0175】〔実施例10〕本実施例では、IC回路を
構成する基本的な回路構成であるCMOS回路を作製す
る場合の例を示す。図11に本実施例の作製工程を示
す。
【0176】まず、単結晶シリコン基板101上に酸化
珪素層105とその上の単結晶シリコン層108を形成
する。この工程は他の実施例の作製工程に従う行う。こ
うして図11(A)に示す状態を得る。
【0177】次に熱酸化膜形成する。さらに、Nチャネ
ル型のトランジスタ(絶縁ゲイト型電界効果トランジス
タ)とPチャネル型のトランジスタ(絶縁ゲイト型電界
効果トランジスタ)とを作製する領域を窒化珪素膜11
02、1103でもってマスクする。こうして図11
(B)に示す状態を得る。
【0178】次に熱酸化法により、フィールド酸化層1
104を形成することにより、孤立した単結晶シリコン
層1105と1106とを得る。
【0179】ここで、1105はNチャネル型のトラン
ジスタを構成する活性層である。また、1106がPチ
ャネル型のトランジスタを構成する活性層である。
【0180】こうして図11(C)に示す状態を得る。
次に窒化珪素膜でなるパターン1102と1103とを
除去し、さらに熱酸化膜1101を除去する。
【0181】そして再度熱酸化膜1107と1108を
形成する。これらの熱酸化膜は、それぞれ、N及びPチ
ャネル型のトランジスタのゲイト電極として機能する。
【0182】次にゲイト電極1109と1110を形成
する。そしてそれぞれのトランジスタ部をレジストでマ
スクして選択的に導電型を付与するための不純物イオン
の注入を行う。
【0183】この結果、Nチャネル型の薄膜トランジス
タのソース領域1111、チャネル領域1112、ドレ
イン領域1114、さらにはPチャネル型の薄膜トラン
ジスタのソース領域1116、チャネル領域1115、
ドレイン領域1113が自己整合的に形成される。
【0184】導電型を付与する不純物のドーピングが終
了したら、加熱処理を行いアニールを行う。こうして図
11(D)に示す状態を得る。
【0185】次に層間絶縁膜1117を形成し、コンタ
クトホールの形成う。そしてNチャネル型のトランジス
タのソース電極1118、共通のドレイン電極111
9、Pチャネル型のトランジスタのソース電極1120
を形成する。こうしてCMOS回路が完成する。
【0186】〔実施例11〕本実施例は、本明細書に開
示する発明を利用して作製された半導体素子を用いた電
子機器について説明する。
【0187】図12に示すのは、携帯型のパーソナルコ
ンピュターまたはワードプロセッサーと呼ばれる電子機
器である。
【0188】図において、3001は本体であり、30
02は液晶ディスプレイ3004を備えた開閉可能な蓋
(カバー)である。3003はキーボード及び操作パネ
ルである。
【0189】このような電子機器においては、各種集積
回路(ICチップ)3005が内蔵されている。301
1で示されるのは、3005で示されるようなICチッ
プの一つである。
【0190】ICチップには必要とする機能を有するも
のがある。ここでは、3011で示されるICチップを
液晶ディスプレイ3004に表示される画像の信号(画
像信号やビデオ信号と呼ばれる)を扱うためのものとす
る。
【0191】図12に示すような電子機器(単なるコン
ピューターではなく、携帯情報端末とも称される)は、
通信回線(例えば電話回線)に接続して、画像情報を含
む各種情報を取り扱うことが要求されている。
【0192】しかし画像情報を取扱うには、回路に高速
動作が要求される。また、回路以外に配線等による信号
の遅延も大きな問題となる。このような問題を解決する
手段としては、1チップ内に必要とする処理回路を集積
化し、配線の延在による遅延の影響を極力抑える構成が
採用される。
【0193】図12にはそのような構成を有するICチ
ップ3011が示されている。即ち、ICチップ301
1は、単結晶基板3016上に本明細書で開示する発明
を利用することによって得た単結晶シリコン層を備え、
この単結晶シリコン層でもって必要とする素子が集積化
された構成を有している。
【0194】3013で示されるのはボンディング部で
あり、ICチップのリード3012に接続されている。
【0195】図12に示すICチップは、画像情報を取
り扱うメモリー回路3015と演算回路3014を備え
ている。
【0196】本明細書で開示する発明を利用した場合、
高速動作が可能が回路を構成できるので、画像情報を取
り扱う必要があるICチップを構成することは有用なこ
ととなる。
【0197】〔実施例12〕本実施例は、携帯型であっ
て、ビデオ撮影を行うことができる機能を有する電子機
器(一般にビデオカメラと称される)に図12の301
1で示されるようなICチップを利用する例を示す。
【0198】一般に画像を取り扱う携帯電子機器にあっ
ては、画像をデジタル処理する機能が要求される。
【0199】例えば、手ぶれ防止機能であるとか、色彩
補正であるとか、ズーム機能等にデジタル技術が利用さ
れる。このような機能を実現するために必要とされる回
路に本明細書で開示する発明を利用して得られた素子を
利用することは有用である。
【0200】〔実施例13〕本実施例では、Ni元素以
外の金属元素を利用する場合の例について示す。本明細
書で開示する発明においては、Niを利用することが最
も効果的であり、かつまたそのプロセスの再現性等も優
れている。しかし、原理的には他の元素利用することも
できる。ここでは、Cu(銅)を利用する場合の例を示
す。
【0201】Cuを利用する場合には、酢酸第2銅(Cu
(CH3COO)2)溶液を利用して、Niと同様な方法により、
利用することができる。しかし、酢酸第2銅は劇薬であ
るので、取扱に注意が必要である。
【0202】〔実施例14〕本実施例は、従来から公知
のICプロセスに本明細書に開示する発明を利用した場
合の例である。
【0203】図13に本実施例のCMOS作製プロセス
を示す。本実施例では、SIMOXプロセスではなく、
従来から公知のICプロセスを基本とした例を示す。
【0204】まず図13(A)に示すように、単結晶シ
リコン基板1301を容易する。そしてその表面に熱酸
化膜1302を形成する。さらに選択的にフィールド酸
化層を形成するための窒化珪素膜パターン1303と1
304とを形成する。
【0205】窒化珪素膜パターン1303と1304と
を形成したら、ニッケル酢酸塩溶液を塗布し、ニッケル
元素を含んだ層1305を形成する。即ち、窒化珪素膜
1303と1304とが形成された領域以外において
は、ニッケル元素が単結晶シリコン基板1301の表面
に接して保持された状態を得る。こうして図13(B)
に示す状態を得る。
【0206】熱酸化を行うことにより、1308で示さ
れるフィールド酸化層を形成する。このフィールド酸化
層1308によって各素子領域が他部より分離される。
こうして図13(C)に示す状態を得る。
【0207】この際、1309で示される単結晶シリコ
ン基板1301中の単結晶領域とフィールド酸化層13
08との界面近傍において、SiOx (0<X<2)で
示されるような不完全な接合状態に起因する欠陥の修復
が酸素とニッケルの作用により行われる。
【0208】次にゲイト電極1310と1311を形成
する。そして、図示しないレジストマスクを用いて、ま
ず1312と1313の領域にPイオンの注入を行う。
さらに別のレジストマスクを利用して1314と131
5の領域にBイオンの注入を行う。
【0209】不純物イオンの注入後、加熱処理を行うこ
とにより、不純物イオンの注入された領域の活性化を行
う。
【0210】こうして、図13(D)に示すように、図
面左側に形成されるNチャネル型の薄膜トランジスタの
ソース領域1312とドレイン領域1313、さらに図
面右側に形成されるPチャネル型の薄膜トランジスタの
ソース領域1314とドレイン領域1315が自己整合
的に形成される。
【0211】次に層間絶縁膜1316を成膜する。そし
てコンタクトホールの形成を行い、ソース電極1317
と1319、共通のドレイン電極1318を形成する。
こうしてCMOS構造を得る。
【0212】本実施例に示す構成を採用した場合、フィ
ールド酸化層の形成に際して形成されてしまう欠陥の影
響を抑制することができる。この技術は、集積度や高速
動作がさらに要求されているIC回路において有効なも
のとなる。
【0213】
【発明の効果】本明細書で開示する発明を利用すること
により、SIMOX技術を利用して、単結晶シリコン層
を形成する技術において、欠陥密度の低い単結晶シリコ
ン層を得ることができる。
【0214】そして、高速動作が可能で高い信頼性を有
した半導体素子、及びそのような半導体素子を利用した
各種装置を得ることができる。
【図面の簡単な説明】
【図1】 単結晶シリコン基板を利用した酸化珪素層上
に単結晶シリコン層を作製する工程を示す図。
【図2】 単結晶シリコン基板を利用した酸化珪素層上
に単結晶シリコン層を作製する工程を示す図。
【図3】 単結晶シリコン基板を利用した酸化珪素層上
に単結晶シリコン層を作製する工程を示す図。
【図4】 単結晶シリコン基板を利用した酸化珪素層上
に単結晶シリコン層を作製する工程を示す図。
【図5】 単結晶シリコン層を用いて絶縁ゲイト型電界
効果トランジスタを作製する工程を示す図。
【図6】 単結晶シリコン層を用いて低濃度不純物領域
を配置した絶縁ゲイト型電界効果トランジスタを作製す
る工程を示す図。
【図7】 単結晶シリコン層を用いて絶縁ゲイト型電界
効果トランジスタを作製する工程を示す図。
【図8】 単結晶シリコン層を用いてバイポーラトラン
ジスタを作製する工程を示す図。
【図9】 単結晶シリコン層を用いてバイポーラトラン
ジスタを作製する工程を示す図。
【図10】単結晶シリコン層を用いて作製された抵抗お
よびコンデンサを示す図。
【図11】CMOSデバイスの作製工程を示す図。
【図12】発明を利用した電子装置の概略を示す図。
【図13】CMOSデバイスの作製工程を示す図。
【図14】酸化珪素層と単結晶シリコン層の界面状態を
示す模式図。
【図15】加熱状態を示す図。
【符号の説明】
101 単結晶シリコン基板 102 酸素イオン注入層 103 残存シリコン層 104 Ni含有層 105 酸化珪素層 106 単結晶シリコン層 107 熱酸化層 108 単結晶シリコン層 501 熱酸化層 502 窒化珪素膜 503 フィールド酸化層 504 単結晶シリコンでなる活性層 500 ゲイト電極 505 ソース領域 506 チャネル領域 507 ドレイン領域 508 層間絶縁膜(酸化珪素膜) 509 ソース電極 510 ドレイン電極 601 サイドウォールスペーサー形成用の酸化珪
素膜 602 サイドウォールの形成位置 603 ソース領域 604 低濃度不純物領域 605 チャネル領域 606 低濃度不純物領域 607 ドレイン領域

Claims (30)

    【特許請求の範囲】
  1. 【請求項1】結晶シリコン基板中に形成された酸化珪素
    層と、 該酸化珪素層上に形成された単結晶シリコン層と、 を有した半導体装置の作製方法であって、 前記単結晶シリコン層の形成に際して、 意図的にニッケル元素を前記シリコン基板中に添加する
    工程と、 前記ニッケル元素を意図的に除去する工程と、 を有することを特徴とする半導体装置の作製方法。
  2. 【請求項2】結晶シリコン基板中に形成された酸化珪素
    層と、 該酸化珪素層上に形成された単結晶シリコン層と、 を有した半導体装置の作製方法であって、 前記単結晶シリコン層の形成に際して、 意図的に珪素の結晶化を助長する金属元素を前記シリコ
    ン基板中に添加する工程と、 前記金属元素を意図的に除去する工程と、 を有することを特徴とする半導体装置の作製方法。
  3. 【請求項3】請求項2において、 珪素の結晶化を助長する金属元素として、Fe、Co、
    Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、A
    uから選ばれた一種または複数種類のものを用いること
    を特徴とする半導体装置の作製方法。
  4. 【請求項4】請求項1または請求項2において、 酸化珪素層の形成は、結晶シリコン基板に対する酸素ド
    ーピングとその後の加熱処理によることを特徴とする半
    導体装置の作製方法。
  5. 【請求項5】請求項1または請求項2において、 金属元素の利用は、ハロゲン元素を含有した雰囲気中で
    の加熱により行われることを特徴とする半導体装置の作
    製方法。
  6. 【請求項6】結晶シリコン基板中に形成された酸化珪素
    層と、 該酸化珪素層上に形成された単結晶シリコン層と、 を有した半導体装置の作製方法であって、 前記単結晶シリコン層の形成に際して、 ニッケル元素を意図的に導入する工程と、 前記意図的に導入したニッケル元素を熱酸化を利用する
    ことにより除去する工程と、 を有することを特徴とする半導体装置の作製方法。
  7. 【請求項7】結晶シリコン基板中に形成された酸化珪素
    層と、 該酸化珪素層上に形成された単結晶シリコン層と、 を有した半導体装置の作製方法であって、 前記単結晶シリコン層の形成に際して、 珪素の結晶化を助長する金属元素を意図的に導入する工
    程と、 前記意図的に導入した金属元素を熱酸化を利用すること
    により除去する工程と、 を有することを特徴とする半導体装置の作製方法。
  8. 【請求項8】請求項7において、 珪素の結晶化を助長する金属元素として、Fe、Co、
    Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、A
    uから選ばれた一種または複数種類のものを用いること
    を特徴とする半導体装置の作製方法。
  9. 【請求項9】請求項6または請求項7において、 酸化珪素層の形成は、結晶シリコン基板に対する酸素ド
    ーピングとその後の加熱処理により形成されることを特
    徴とする半導体装置の作製方法。
  10. 【請求項10】請求項6または請求項7において、 熱酸化工程はハロゲン元素を含有した雰囲気中で行われ
    ることを特徴とする半導体装置の作製方法。
  11. 【請求項11】結晶シリコン基板中に酸素をドーピング
    する工程と、 Ni元素を前記結晶シリコン基板表面に接して保持させ
    る工程と、 加熱処理により前記結晶シリコン基板中に酸化珪素層を
    形成する工程と、 前記結晶シリコン基板表面に熱酸化層を形成する工程
    と、 前記熱酸化層を除去する工程と、 を有し、 前記酸化珪素層上に単結晶シリコン層を得ることを特徴
    とする半導体装置の作製方法。
  12. 【請求項12】結晶シリコン基板中に酸素をドーピング
    する工程と、 加熱処理により前記結晶シリコン基板中に酸化珪素層を
    形成する工程と、 Ni元素を前記結晶シリコン基板表面に接して保持させ
    る工程と、 前記結晶シリコン基板表面に熱酸化層を形成する工程
    と、 前記熱酸化層を除去する工程と、 を有し、 前記酸化珪素層上に単結晶シリコン層を得ることを特徴
    とする半導体装置の作製方法。
  13. 【請求項13】Ni元素を結晶シリコン基板表面に接し
    て保持させる工程と、 前記結晶シリコン基板中に酸素をドーピングする工程
    と、 加熱処理により前記結晶シリコン基板中に酸化珪素層を
    形成すると同時に前記結晶シリコン基板表面に熱酸化層
    を形成する工程と、 前記熱酸化層を除去する工程と、 を有し、 前記酸化珪素層上に単結晶シリコン層を得ることを特徴
    とする半導体装置の作製方法。
  14. 【請求項14】結晶シリコン基板中に酸素をドーピング
    する工程と、 珪素の結晶化を助長する金属元素を前記結晶シリコン基
    板表面に接して保持させる工程と、 加熱処理により前記結晶シリコン基板中に酸化珪素層を
    形成すると同時に前記結晶シリコン基板表面に熱酸化層
    を形成する工程と、 前記熱酸化層を除去する工程と、 を有し、 前記酸化珪素層上に単結晶シリコン層を得ることを特徴
    とする半導体装置の作製方法。
  15. 【請求項15】結晶シリコン基板中に酸素をドーピング
    する工程と、 珪素の結晶化を助長する金属元素を前記結晶シリコン基
    板表面に接して保持させる工程と、 加熱処理により前記結晶シリコン基板中に酸化珪素層を
    形成する工程と、 前記結晶シリコン基板表面に熱酸化層を形成する工程
    と、 前記熱酸化層を除去する工程と、 を有し、 前記酸化珪素層上に単結晶シリコン層を得ることを特徴
    とする半導体装置の作製方法。
  16. 【請求項16】結晶シリコン基板中に酸素をドーピング
    する工程と、 加熱処理により前記結晶シリコン基板中に酸化珪素層を
    形成する工程と、 珪素の結晶化を助長する金属元素を前記結晶シリコン基
    板表面に接して保持させる工程と、 前記結晶シリコン基板表面に熱酸化層を形成する工程
    と、 前記熱酸化層を除去する工程と、 を有し、 前記酸化珪素層上に単結晶シリコン層を得ることを特徴
    とする半導体装置の作製方法。
  17. 【請求項17】珪素の結晶化を助長する金属元素を結晶
    シリコン基板表面に接して保持させる工程と、 前記結晶シリコン基板中に酸素をドーピングする工程
    と、 加熱処理により前記結晶シリコン基板中に酸化珪素層を
    形成すると同時に前記結晶シリコン基板表面に熱酸化層
    を形成する工程と、 前記熱酸化層を除去する工程と、 を有し、 前記酸化珪素層上に単結晶シリコン層を得ることを特徴
    とする半導体装置の作製方法。
  18. 【請求項18】結晶シリコン基板中に酸素をドーピング
    する工程と、 珪素の結晶化を助長する金属元素を前記結晶シリコン基
    板表面に接して保持させる工程と、 加熱処理により前記結晶シリコン基板中に酸化珪素層を
    形成すると同時に前記結晶シリコン基板表面に熱酸化層
    を形成する工程と、 前記熱酸化層を除去する工程と、 を有し、 前記酸化珪素層上に単結晶シリコン層を得ることを特徴
    とする半導体装置の作製方法。
  19. 【請求項19】請求項14乃至請求項18において、 珪素の結晶化を助長する金属元素として、Fe、Co、
    Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、A
    uから選ばれた一種または複数種類のものを用いること
    を特徴とする半導体装置の作製方法。
  20. 【請求項20】結晶シリコン基板中に形成された酸化珪
    素層と、 該酸化珪素層上に形成された単結晶シリコン層と、 を有し、 前記単結晶シリコン層を利用して少なくとも一つの素子
    の活性層が形成されており、 前記活性層中においては前記酸化珪素層と反対の界面に
    向かって金属元素が高い濃度分布を有して存在している
    ことを特徴とする半導体装置。
  21. 【請求項21】請求項20において、 金属元素がニッケルであることを特徴とする半導体装
    置。
  22. 【請求項22】請求項20において、 金属元素は、Fe、Co、Ni、Ru、Rh、Pd、O
    s、Ir、Pt、Cu、Auから選ばれた一種または複
    数種類のものであることを特徴とする半導体装置。
  23. 【請求項23】結晶シリコン基板中に形成された酸化珪
    素層と、 該酸化珪素層上に形成された単結晶シリコン層と、 を有した半導体装置を備えた電子機器であって、 前記単結晶シリコン層を利用して少なくとも一つの素子
    の活性層が形成されており、 前記活性層中においては前記酸化珪素層と反対の界面に
    向かって金属元素が高い濃度分布を有して存在している
    ことを特徴とする電子機器。
  24. 【請求項24】請求項23において、 金属元素がニッケルであることを特徴とする電子機器。
  25. 【請求項25】請求項23において、 金属元素は、Fe、Co、Ni、Ru、Rh、Pd、O
    s、Ir、Pt、Cu、Auから選ばれた一種または複
    数種類のものであることを特徴とする電子機器。
  26. 【請求項26】結晶シリコン基板中またはその表面に単
    結晶シリコン層に隣接した酸化珪素層を形成する工程を
    有し、 前記酸化珪素層の形成前において、 ニッケル元素の意図的な導入工程を有し、 前記酸化珪素層の形成時または後において、 前記ニッケル元素の意図的な除去工程を有することを特
    徴とする半導体装置の作製方法。
  27. 【請求項27】結晶シリコン基板中またはその表面に単
    結晶シリコン層に隣接した酸化珪素層を形成する工程を
    有し、 前記酸化珪素層の形成前において、 珪素の結晶化を助長する金属元素の意図的な導入工程を
    有し、 前記酸化珪素層の形成時または後において、 前記金属元素の意図的な除去工程を有することを特徴と
    する半導体装置の作製方法。
  28. 【請求項28】請求項27において、 金属元素は、Fe、Co、Ni、Ru、Rh、Pd、O
    s、Ir、Pt、Cu、Auから選ばれた一種または複
    数種類のものであることを特徴とする半導体装置の作製
    方法。
  29. 【請求項29】結晶シリコン基板中に酸素イオンの注入
    を行う工程と、 ニッケル元素を意図的に導入する工程と、 加熱処理により前記結晶シリコン基板中に酸化珪素層を
    形成するとともに該酸化珪素層上に単結晶シリコン層を
    形成する工程と、 を有することを特徴とする半導体装置の作製方法。
  30. 【請求項30】結晶シリコン基板中に酸素イオンの注入
    を行う工程と、 ニッケル元素を意図的に導入する工程と、 加熱処理により前記結晶シリコン基板中に酸化珪素層を
    形成するとともに該酸化珪素層上に単結晶シリコン層を
    形成する工程と、 前記単結晶シリコン層上にハロゲン元素を含んだ酸化性
    雰囲気中の加熱処理により熱酸化層を形成する工程と、 前記熱酸化層を除去する工程と、 を有することを特徴とする半導体装置の作製方法。
JP23260796A 1996-08-13 1996-08-13 半導体装置の作製方法 Expired - Fee Related JP4104682B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP23260796A JP4104682B2 (ja) 1996-08-13 1996-08-13 半導体装置の作製方法
US08/912,975 US6287900B1 (en) 1996-08-13 1997-08-13 Semiconductor device with catalyst addition and removal
US09/203,549 US5949115A (en) 1996-08-13 1998-12-01 Semiconductor device including nickel formed on a crystalline silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23260796A JP4104682B2 (ja) 1996-08-13 1996-08-13 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH1064817A true JPH1064817A (ja) 1998-03-06
JP4104682B2 JP4104682B2 (ja) 2008-06-18

Family

ID=16942009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23260796A Expired - Fee Related JP4104682B2 (ja) 1996-08-13 1996-08-13 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4104682B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6464363B1 (en) 1999-03-17 2002-10-15 Olympus Optical Co., Ltd. Variable mirror, optical apparatus and decentered optical system which include variable mirror, variable-optical characteristic optical element or combination thereof
US7199024B2 (en) 1998-06-22 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199024B2 (en) 1998-06-22 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US6464363B1 (en) 1999-03-17 2002-10-15 Olympus Optical Co., Ltd. Variable mirror, optical apparatus and decentered optical system which include variable mirror, variable-optical characteristic optical element or combination thereof

Also Published As

Publication number Publication date
JP4104682B2 (ja) 2008-06-18

Similar Documents

Publication Publication Date Title
US6287900B1 (en) Semiconductor device with catalyst addition and removal
US6372562B1 (en) Method of producing a semiconductor device
JP2004214628A (ja) Cmosデバイスおよびその製造方法
JPH11354651A (ja) Cmos自己整合ストラップ状相互接続およびその方法
JPS63141373A (ja) Mos電界効果トランジスタ構造、集積回路とその製法
JPH05109737A (ja) 薄膜トランジスタの製造方法
US5682052A (en) Method for forming isolated intra-polycrystalline silicon structure
JP2000216386A (ja) 浅い接合部を有する半導体デバイスの製作
JP4104682B2 (ja) 半導体装置の作製方法
JP3866874B2 (ja) シリサイド化素子を形成する方法
JP3680417B2 (ja) 半導体装置
JP3003598B2 (ja) 半導体装置の製造方法
JPH09205064A (ja) 半導体装置の製造方法
JP3125429B2 (ja) 半導体装置及びその製造方法
JP3387518B2 (ja) 半導体装置
JPH02288341A (ja) Mis型半導体装置
JP3700210B2 (ja) 半導体装置の製造方法
JPH07273197A (ja) 半導体装置及びその製造方法
JP3108927B2 (ja) 半導体装置の製造方法
JPH0555232A (ja) 半導体装置の製造方法
JPH05347353A (ja) 半導体装置の製造方法
JPH07273281A (ja) 半導体装置の製造方法
JP2004095943A (ja) 半導体装置、その製造方法及びcmos回路
JP2002118261A (ja) 半導体装置及びその製造方法
JP2001110912A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees