JPH1056016A - 防食層を用いる選択性バイア埋込み - Google Patents

防食層を用いる選択性バイア埋込み

Info

Publication number
JPH1056016A
JPH1056016A JP9147009A JP14700997A JPH1056016A JP H1056016 A JPH1056016 A JP H1056016A JP 9147009 A JP9147009 A JP 9147009A JP 14700997 A JP14700997 A JP 14700997A JP H1056016 A JPH1056016 A JP H1056016A
Authority
JP
Japan
Prior art keywords
layer
substrate
photoresist
dielectric layer
anticorrosion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9147009A
Other languages
English (en)
Inventor
Lian-Yuh Chen
チャン リアン−ユー
Ted Tie Guo
タイ ゴー テッド
Mark Hoinkis
ホインキス マーク
Roderick Craig Mosely
クレイグ モーズリー ロデリック
Mehul Naik
バグバイ ナイク ミュー
Hong Zhang
ジャン ホン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH1056016A publication Critical patent/JPH1056016A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

(57)【要約】 基本的に、本発明は、基板上へ均一なステップカバレッ
ジを提供し且つと金属層の平坦化を行い、開口部の幅が
サブハーフミクロンとなる用途において、連続的でボイ
ドの無いコンタクト及びバイアを形成するための改良装
置及び改良プロセスに関する。本発明の一態様において
は、導電部材上に誘電体層を形成する。次いで、誘電体
層上へ防食薄膜層を堆積してから、アスペクト比の高い
開口部をエッチングして防食層と誘電体層が通るように
し、開口部の底部上に下地導電部材を露出させる。次
に、ＣＶＤの金属層を、開口部内での選択堆積を達成す
るための構造体上に堆積する。その後、防食膜をエッチ
ングして、上部に形成された何れのノジュールをも除去
する。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】発明の分野 本発明は、半導体デバイスを製造するための金属被覆(m
etallization)の方法及び装置に関する。より詳細に
は、本発明は、アスペクト比の高いサブハーフミクロン
用途のコンタクトやバイア等の開口部を含む絶縁層内の
開口部を、選択的に金属被覆して、導電層間にボイドの
無い相互接続部を形成することに関し、領域上の選択性
の低下(loss of selectivity)をなくすための防食膜を
利用している。
【０００２】関連技術の背景 サブハーフミクロンの多層金属被覆は、次世代大規模集
積回路（ＶＬＳＩ）の鍵となる科学技術の一つである。
この科学技術の核心となる多層相互接続では、コンタク
ト、バイア(via)、配線又は他の形態を含む、アスペク
ト比の高い開口部に形成される相互接続形態を平坦化す
ることが必要とされている。かかる相互接続の形態を信
頼性をもって形成することは、ＶＬＳＩの成功と、個々
の基板とダイ上の回路の高密度化及び回路の品質向上と
に対する不断の努力にとって極めて重要である。
【０００３】化学気相堆積（ＣＶＤ）による導電材料を
堆積する従来の方法には、ブランケットプロセスと選択
プロセス、という２通りの方法が含まれている。ＣＶＤ
プロセスは、化学気相成分が基板上の「核形成部(nucle
ation site)」に接触したときに生ずる膜層の堆積を含
むのが典型的である。該成分が核形成部に取り付いて金
属表面を形成し、その上でさらに堆積が進行し、即ち、
水平方向及び垂直方向に成長する。ブランケットＣＶＤ
プロセスは、開口部の内面やその領域上に含む基板の露
出表面全域に膜を堆積することが典型的であるが、その
理由は、基板全表面が核形成層として働くからである。
選択堆積プロセスは、基板表面上に設けられるところど
こでも核形成露出面上にだけ材料を堆積することが一般
的である。
【０００４】基板の露出した全表面上に金属膜が堆積さ
れる場合、ＣＶＤ ＡｌのようなブランケットＣＶＤ金
属堆積物は、通常、導電性核形成層を必要とする。ブラ
ンケットＣＶＤプロセス中に堆積される金属薄膜には、
通常、形状追従性があり(conformal)、優れたステップ
カバレッジ、即ち、基板の露出面に延びる開口部が微細
な寸法形状であっても、その側面と底部において均一膜
厚層が提供される。従って、アルミニウムのＣＶＤは、
開口部の充填に使われる一般的な方法である。しかしな
がら、バイアやコンタクトを形成するための高アスペク
ト比（深さ対幅が２：１もしくはそれ以上）の開口部
を、ブランケットＣＶＤの方法を使って充填することに
関連して、根本的難点が２つある。第１に、ＣＶＤ膜
は、開口部の側面全体から成長し、バイアやコンタクト
を構成する充填開口部内にボイドを形成して、デバイス
の完全性を損なうことがある。これらの開口部内でのボ
イド形成を、一般的にはクラウニング(crowning)と呼ば
れているが、開口部が完全に充填される前に、開口部の
上縁部で堆積層が上方及び外方に成長して、この位置で
ブリッジを形成し、内部にボイドを形成するからであ
る。第２に、開口部の壁部上で核形成層を堆積して、Ｃ
ＶＤ層の堆積を確実にすれば、開口部の幅がさらに狭く
なり、高アスペクト比の開口部にボイドの無い埋込みを
行う際に遭遇する問題が倍加されてしまう。
【０００５】最近の透過型電子顕微鏡データ（ＴＥＭ）
では、ＣＶＤ ＡｌとＰＶＤ Ａｌの両プロセスにより形
成した相互接続部の多くにボイドが存在することを明ら
かにされているが、一方、この相互接続部に対する標準
的な電気試験ではボイドの存在は証明されていない。図
１を参照すると、ＴＥＭ写真には、ＣＶＤ Ａｌで充填
された０．４５ミクロンのバイアの断面像が示されてい
る。この像には、バイア構造体内に堆積した金属層内に
ボイドが存在することが明瞭に示されている。通常の断
面標準型電子顕微鏡（ＳＥＭ）法では、このボイドを検
出することは、大変困難であることは認識すべきである
が、何故ならば、スライドプレパラート(slide prepara
tion)の機械的ポリシング中に、軟質アルミニウムには
多少の変形が生ずるからである。さらに、電導率テスト
は、いくら行っても、ボイドのような構造上の異常を検
出することはないが、その理由は、金属が、開口部の少
なくとも一部にわたってブリッジ層を形成することにあ
る。しかし、通常の信頼できる電導率テストにもかかわ
らず、時間が経つと、ボイドを持つコンタクトを介した
導電により、内部にボイドが形成された集積回路デバイ
スの完全性が損なわれることがある。
【０００６】基板上に形成される種々のＣＶＤ Ａｌ層
に関するＴＥＭの研究では、ボイドは一般的に鍵穴状に
発生し、バイアが完全に充填される前にバイアの上部が
塞がれてしまい、即ち、クラウニングが発生することが
示されている。ＣＶＤ Ａｌの薄い形状追従層は、アス
ペクト比の高い開口部内に堆積して、コンタクトやバイ
アを形成するのが一般的であるが、ＣＶＤの堆積を継続
して行って開口部を完全に充填すると、結果として、内
部にボイドが形成される。ＣＶＤ処理のステップ及びパ
ラメータを変えることにより金属層内のボイドをなくす
ことに、多くの努力が傾注されてきた。
【０００７】選択ＣＶＤ Ａｌ堆積は、堆積膜をもたら
すＣＶＤ Ａｌの前駆気体の分解が、導電性核形成膜か
らの電子源を必要とすることが一般的であるという事実
を基礎に置かれている。従来の選択ＣＶＤ堆積プロセス
によれば、Ａｌは、金属膜、又は下地導電層からのドー
プされたシリコン若しくは金属シリサイドが露出する開
口部の底部に成長させるべきであり、当該領域や開口部
の壁部のような誘電性の表面には成長させるべきではな
い。下地金属膜とドープされたシリコンは共に導電性で
あって、誘電性の領域及び開口部の壁部と異なり、Ａｌ
前駆気体の分解とその結果として生じるＡｌの堆積に必
要とされる電子を供給する。選択堆積の結果として、Ｃ
ＶＤ Ａｌがホール内でエピタキシャルの「ボトムアッ
プ」成長し、寸法が微細（＜０．２５μｍ）で、アスペ
クト比の高い（＞５：１）バイアやコンタクト開口部を
充填することが可能となる。
【０００８】図２を参照すると、集積回路構造体１０の
概略図には、バイア１４内に形成される導電金属相互接
続部が示されており、導電部材１８により選択的に核形
成されると共に誘電体層１６の表面２０に向けて上方へ
均一に成長している。しかし、実際の選択堆積プロセス
においては、誘電体層の表面上と開口部の側壁部上には
必ずといってよいほど欠陥があって、自由電子をもたら
すと共にＣＶＤ Ａｌが成長する核形成部としての役目
も果たして、開口部の表面２０と壁部上に望ましくない
ノジュール１２を形成する原因となる。ノジュール１２
は、バイアやコンタクト１４を充填する従来の選択ＣＶ
Ｄプロセス中の選択性の低下により、誘電領域上に形成
されることに注目されたい。
【０００９】種々の方法を用いて、特に選択タングステ
ン（Ｗ）技術においては、ノジュール形成に帰着する選
択性の低下を最小にしている。これらの方法には、例え
ば、選択堆積プロセス前のウェハの予備調整や、選択堆
積中にウェハ表面２０上にできるあらゆるノジュール１
２を除去するために、選択堆積プロセスに続いて行う化
学機械研磨（ＣＭＰ）等である。しかし、これらの方法
は、所望の回路構造体を形成するのに複雑な処理ステッ
プを必要とすると共に、集積回路製造プロセスの費用を
著しく増やす。さらに、開口部、特に、プロセス全体へ
ステップを追加することにより、回路構造体に欠陥が発
生する可能性が増える。
【００１０】従って、開口部、特に、コンタクトやバイ
アを形成するための、アスペクト比が高いクオーターミ
クロン幅の開口部について、ボイドの無い充填をするた
めの選択金属被覆プロセスの必要性が残る。より詳細に
述べると、選択性の低下に起因する領域上へのノジュー
ルが形成することなく、バイアやコンタクト内に選択堆
積を達成するための処理ステップを少ししか必要としな
い単純なプロセスが依然として望まれる。
【００１１】
【発明の概要】本発明は、少なくとも第１の導電部材を
覆う誘電体層を有する基板上に相互接続部を形成するた
めの方法と装置を提供しており、誘電体表面上に防食層
を形成するステップと、防食層と誘電体層を通る開口部
をエッチングして、導電部材又は半導体部材の一部が露
出した底部を有する開口部を形成するステップと、化学
気相堆積又は電気メッキにより、開口部内に金属を選択
的に堆積するステップとを備える。次に、防食層として
使用される材料に応じ、ノジュールが形成される可能性
がある防食層は、溶媒の使用又はエッチングにより除去
される。防食層は、フォトレジスト、重合体又は誘電体
から形成することができる。
【００１２】本発明の他の態様は、第１の表面上へノジ
ュールを形成することを、第２の表面上へ金属を選択的
に堆積しているときに防止する方法及び装置を提供して
おり、当該方法は、第１の表面上に防食層を形成して、
第２の表面上に堆積膜の選択的な成長をもたらすステッ
プを備えている。
【００１３】
【好適な実施形態の詳細な説明】上記で述べた本発明の
特徴、利点及び目的を達成する態様を詳細に理解できる
ように、上記で要約した本発明の詳細を、添付図面に示
された実施形態を参照して述べる。
【００１４】しかし、添付図面は本発明の典型的な実施
形態だけを説明するものであり、本発明の範囲を限定す
ると考えてはならないことに留意すべきであるが、本発
明は、同様に効果を奏する他の実施形態であってもよい
からである。
【００１５】本発明は、一般的に、小さな開口部のよう
な、小さな寸法形状内で材料を選択的に堆積して、導電
層間にバイアやコンタクトを形成するプロセスと装置を
提供する。このプロセスでは、基板表面上に形成された
防食膜が提供され、領域上での選択性の低下を実質的に
回避し、防食膜上に形成されたノジュールの除去が容易
となる。より詳細に述べると、本発明は、堆積強化材料
からなる下地層を有する基板内に、導電性相互接続部を
選択的に形成する方法を提供する。
【００１６】本発明の一の態様では、堆積強化のために
都合よく使用されるうる材料から成る下地層を有する基
板表面上に、防食層が形成されている。基本的には、基
板を覆う上面部又は上面層はシリコンの等の誘電物質で
あって、下地の堆積強化材料は、導電金属かドープされ
た導電性のシリコンである。防食層は、誘電体層から除
去できれば任意の材料でよく、又は、ｋの低い重合体が
被覆された誘電体層でもよいが、堆積を助長せず、且
つ、溶媒又は誘電体のエッチングプロセスにより容易に
除去できる有機材料が好ましい。この有機材料は、約１
２０℃〜約２８０℃の間の温度等の化学気相堆積プロセ
スの基本的条件下で安定したものであることが好まし
い。最も好ましい防食層の材料は、ベンゾシクロブテン
（ＢＣＢ）とポリイミド（例えば、オー・シー・ジー・
プロビミド(ＯＣＧProbimide)シリーズ、デュポン ピラ
リン(Pyralin) ポリイミド）とを含む有機材料である。
【００１７】好適な実施形態を、相互接続部を形成する
ＡｌのＣＶＤを引用して以下に説明する。しかし、本発
明の範囲は、電気メッキのような他の金属被覆プロセス
を含むことを理解すべきである。
【００１８】図３を参照すると、層状の構造体３０の断
面図が示されており、導電部材又は導電層３６の上に順
次形成された誘電体層３２と防食層３４とを含んでい
る。導電部材３６は、ドープされたシリコン基板の形を
とってもよく、或いは基板上に形成される第１導電層又
はそれに続く導電層であってもよい。導電部材３６は、
予めパターン化されて集積回路デバイスの一部を形成す
る、ドープされたシリコン層又は金属導電層のいずれか
であることが基本的であろう。誘電体層３２は、集積回
路全体の一部を形成するための技術分野では既知の手順
に従って、導電部材１４上に形成される。
【００１９】図４を参照すると、レジスト層３７が防食
層３４を被覆した構造体３０が示されている。レジスト
層３７は、従来からの任意の材料で構成してもよいが、
好ましいレジストは、ＣＶＤ堆積プロセスのプロセス温
度に耐えることのできるフォトレジスト又は光膨張ポリ
イミド(photoexpandable polyimides)である。有利に使
用できるフォトレジストの一つに、シップリー・ディー
・ユー・ヴイ(ShipleyDUV)がある。レジストの堆積は当
業者によく知られており、また、他の既知のレジストも
本発明に従って有利に使用できる。
【００２０】図５を参照すると、構造体３０のレジスト
層３７は、パターン化されたマスク（図示なし）を介し
て、紫外線又はＸ線等の放射線の露光によるパターン化
と、現像とがされて、レジストの無い画成領域つまり窓
部３９が作り出されている。窓部３９は防食層３４を露
出させているので、開口部がエッチングされて、防食層
と誘電体層３２とを通るようになる。特に、本発明はポ
ジ型又はネガ型のレジストの使用を含んでいる。
【００２１】次に、防食層３４と誘電体層３２がエッチ
ングされて、堆積強化材料即ち核形成表面が露出した底
部を有する開口部が形成される。誘電体層３２をエッチ
ングして開口部を形成することは、プラズマエッチング
を含む任意の誘電エッチングプロセスで達成できる。二
酸化ケイ素と有機材料とをエッチングする特別の方法に
は、Ｃ2Ｆ6若しくはＣＦ4プラズマ、又は、Ｏ2若しくは
Ｏ2とＣＦ4との組み合わせをそれぞれ使用することが含
まれる。
【００２２】図６を参照すると、防食層３４及び図５の
誘電体層３２の内部に向かってエッチングされた開口部
３８の断面図が示されている。基本的に、本発明に従っ
て形成される開口部３８は、下地導電部材との電気的接
続を行う導電性相互接続部の堆積を容易にしようとする
ものである。従って、開口部３８は誘電体層３２を貫通
してエッチングされ、壁部４０と導電部材３６の少なく
とも一部分が露出した底部４２とを形成することが基本
的である。導電部材３６は、金属、ドープされたシリコ
ン又は他の導電材料を備える層、線又はデバイスであっ
てよい。導電性の開口部の底部の存在を本発明に従って
利用して、ＣＶＤ又は電気メッキを含む選択金属堆積プ
ロセスが提供されるようになる。
【００２３】図７を参照すると、図６に示すレジスト層
３７の除去に引き続いた後の構造体３０が示されてい
る。レジストはエッチングプロセス後に除去され、防食
層３４と誘電体層３２内に形成された開口部３８の周り
に自己整列した防食層３４が残ったままになっている。
防食層３４は、金属ノジュールの堆積物から、誘電体層
３２の上面４３を保護するために所定の位置に残ってい
る。
【００２４】ＣＶＤプロセスには、金属前駆体の分解に
基づいて、アルミニウム（Ａｌ）等の金属膜を堆積する
ものがある。例えば、ＣＶＤ Ａｌ膜は、水素化ジメチ
ルアルミニウム（ＤＭＡＨ）と水素ガス（Ｈ2）との分
解反応により形成することができる。この特定の反応
は、反応物質が導電材料面のような電子供与体と接触す
ると、さらに急速に発生すると信じられている。従っ
て、導電性表面と非導電性表面とをいくつか持つ構造体
を用意することによって、ＣＶＤ Ａｌを堆積させる場
所と方法について、少なくともある程度は制御又は選択
の方策を実現することは可能である。同様の態様で、電
気メッキプロセスにより、導電材料上で銅などの材料を
選択的に堆積させることが可能となる。
【００２５】図８を参照すると、開口部３８内に形成さ
れ、ボイドの無い金属相互接続部４４の断面図が示され
ている。パターンが形成された基板上で化学気相堆積が
行われると、開口部３８内では選択堆積をもたらし、ま
た、ボイドの無い単結晶相互接続部４４がエピタキシャ
ル成長することをもたらす。ＣＶＤ Ａｌが相対的な選
択性を有しているにもかかわらず、表面が核形成部とし
ての役目も果たすことのできる欠陥を含む場合には、Ｃ
ＶＤ Ａｌも非導電性防食層３４上に少量堆積してノジ
ュール４５を形成する。防食層はあらゆる堆積の防止又
は阻害をすることが好ましいとされる一方、防食層に極
めて著しい堆積がなされてもよい。しかしながら、防食
層及びその上に堆積する何れの材料もが、以下に述べる
ように容易に除去される。
【００２６】ＣＶＤ Ａｌが種々の条件下で堆積すると
き、基本的なプロセスでは、基板温度を約１２０℃〜約
２８０℃の間とし、堆積速度を約２０オングストローム
／秒〜約１３０オングストローム／秒の間とすることが
含まれている。ＣＶＤ Ａｌの堆積は、チャンバ圧力を
約１torr〜約８０torrの間、好ましくは約２５torrにし
て行うことができる。ＣＶＤ Ａｌ用の好ましい堆積反
応は、次式による水素化ジメチルアルミニウム（ＤＭＡ
Ｈ）と水素ガス（Ｈ2）との反応を含んでいる。
【００２７】６（ＣＨ3）2Ａｌ−Ｈ＋３Ｈ2 −−−→
６Ａｌ＋１２ＣＨ4 又は （ＣＨ3）2Ａｌ−Ｈ −−→ Ａｌ＋２ＴＭＡ（トリメチ
ルアルミニウム）＋Ｈ2 金属相互接続部４４を形成するための開口部３８内の堆
積は選択的であるが、何故ならば、下地導電層３６の表
面４２が開口部３８の底部において、ＣＶＤＡｌに対し
て露出しているからである。従って、ＣＶＤ Ａｌは、
底部４２から上方に向かって堆積し、開口部の壁部４０
上にＣＶＤ Ａｌを実質的に堆積することなく開口部３
８を充填する。
【００２８】さらに、防食層３４は、開口部３８のエッ
チングに先だって、誘電体層３２上に堆積されるので、
開口部３８は、非導電性の誘電壁部４０と導電性の底部
４２とを実質的に備える。上記で論じたように、開口部
の誘電壁部４０のような実質的に非導電性の材料は良好
な電子供与体ではないので、ＣＶＤ金属前駆体を分解す
るための良好な核形成部を提供しない。むしろ、開口部
３８の底部を形成する露出した導電部材３６が分解の核
となるので、ＣＶＤ金属膜が、開口部の底部４２上で形
成し始める。金属の初期層が開口部の底部４２上に堆積
した後は、引き続く堆積は初期に比べて容易に生じるの
で、金属は成長して、開口部の底部４２から上方換言す
れば外側に向かって、開口部３８を充填する。
【００２９】開口部３８の誘電壁部４０上の欠陥は、開
口部内に散在するノジュール形成の原因となるかもしれ
ないが、ノジュール形成速度は、選択成長速度よりはる
かに遅いので、基本的には、ノジュールが開口部を塞い
で、内部にボイドを生じる原因となることはない。ノジ
ュールが開口部を横断して成長する機会を有し、それに
より、さらなる堆積によりして開口部の一部塞ぎ、内部
にボイドを形成しないうちに、開口部３８は、５：１と
いう高いアスペクト比を持つ開口部内でさえも、底部か
ら上方に向かう金属で充填するが、何故ならば、開口部
の導電性底部４２が、核形成材料の欠陥表面積に比べて
広い表面積を露出するからである。
【００３０】図９を参照すると、ＣＶＤ Ａｌの相互接
続部４４が首尾よく形成されて、防食層３４上に形成さ
れたノジュール４５又は堆積材料の堆積物を除去(lift
off)した後に、防食層３４は構造体３０から除去されて
いる。防食層３４の除去は、溶媒やエッチングプロセス
の使用を含め、従来の任意の方法で行うことができる。
例えば、フォトレジスト材料は、アセトンやイー・ケー
・シー（ＥＫＣ）等の溶媒を使って除去でき、ポリイミ
ドは、重合体販売業者から入手できるポリイミド剥離剤
（例えば、ガンマ−ブチロラクトン(Gamma-Buthyrolact
one)）を使用するか、ＣＨＦ3／Ｏ2エッチングプロセス
を使用することにより除去でき、また、二酸化ケイ素
は、ＨＦ蒸気とエチレングリコールを使用してエッチン
グできる。従って、防食層は、ＣＶＤ Ａｌ堆積中に、
誘電体層３２を保護する目的を果たし、上部に形成され
るノジュールを除去するための化学機械研磨をする必要
が回避される。さらには、誘電体層３２の上面４３は、
実質的に平坦化されたままであり、その上に追加層を形
成させるのに十分な条件を維持している。
【００３１】本発明の他の態様では、約１２０℃〜約２
４０℃の間の温度で安定なレジスト材料が、開口部のエ
ッチングのマスキングと、防食層としての作用という２
つの目的のために使用される。ＣＶＤ Ａｌプロセスを
終えた後までレジストを所定の位置に残すことによっ
て、防食専用層を適用を回避する。この単純化プロセス
のために選択されるある種のレジストでは、ＣＶＤ Ａ
ｌプロセスに先立って事後の熱処理が必要とされること
がある。しかし、（シップリーから入手可能な）深紫外
線フォトレジスト(deep ultraviolet photo resist)と
感光性ポリイミドを含め、好ましいレジストは、熱処理
がなくても十分に安定である。このプロセスに続き、誘
電体層は上述の防食専用層に類似する態様で、レジスト
によりＣＶＤ Ａｌ形成から保護される。レジスト上に
形成されるどのようなＣＶＤ Ａｌも、アセトンやＥＫ
Ｃ等の溶媒又はＣＨＦ3／Ｏ2等のエッチングプロセスに
より、レジスト除去中に除去される。
【００３２】本発明のこの態様によれば、完全選択性Ｃ
ＶＤ Ａｌプロセスは、開口部のエッチングと金属の化
学気相堆積に通常必要とされるステップに、それ以上の
ステップを追加することなく行われる。選択ＣＶＤによ
る金属堆積ステップにより相互接続部が形成される後ま
で、レジスト除去ステップを単に遅らせることによっ
て、誘電領域の状態は保護される。
【００３３】さらに別の適用例では、二酸化ケイ素等の
誘電体を防食層として使用してもよい。そのような適用
例では、ポリイミドのようなｋの低い重合体の上へ二酸
化ケイ素を堆積させることを含んでいる。次に、フォト
レジストを二酸化ケイ素の上に堆積し、防食層とｋの低
い重合体のパターンの形成を行うことができる。次い
で、それらを通って形成された開口部は、相互接続部を
形成するために充填される。次に、欠陥がなくｋの低い
重合体を残して二酸化ケイ素がエッチングされて除去さ
れる。
【００３４】本明細書に開示した両プロセスにより、ア
スペクト比の高い（＞５：１）サブクオータミクロンの
開口部内でさえも、金属相互接続部の選択的な形成がも
たらされる。また、ＣＶＤによる金属相互接続部が形成
された後まで、誘電体層の上に保護膜を保持することに
より、両プロセスとも誘電フィールドの状態をそのまま
に保存する。さらには、どちらのプロセスも、追加層を
形成を続ける前に、化学機械研磨を必要としない。上記
説明はＣＶＤ Ａｌに関して述べているが、何れのＣＶ
Ｄ金属プロセスも本発明にとって有利になるように使用
できる。
【００３５】図１０を参照すると、透過型電子顕微鏡写
真が、本発明の選択プロセスで形成した半導体基板の相
互接続部の断面を示している。相互接続部の結晶構造は
実質的に均一であり、開口部の底部から上方に向けて選
択的に成長していることに注目されたい。また、誘電領
域のノジュールの無い表面が各相互接続部間に及んでい
ることに留意することも重要である。
【００３６】図１１を参照すると、統合クラスタツール
６０の概略図が示されている。基本的には、カセットロ
ードロック６２を介して、基板はクラスタツール６０か
ら出し入れされる。ブレード(blade)６７を有するロボ
ット６４は、クラスタツール６０の中に配置され、基板
をクラスタツール６０を介して移動させる。第１のロボ
ット６４はバッファチャンバ６８の中に配置され、カセ
ットロードロック６２、ウェハオリエンタデガスチャン
バ７０、プリクリーンチャンバ７２、ＰＶＤＴｉＮＡＲ
Ｃチャンバ７２及びクールダウンチャンバ７６の間で、
基板を搬送することが基本的である。第２のロボット７
８はトランスファチャンバ８０内に配置され、基板を、
クールダウンチャンバ７６、コヒーレントＴｉチャンバ
８２、ＣＶＤ ＴｉＮチャンバ８４及びＰＶＤ ＡｌＣｕ
処理チャンバ８８の間を可逆的に搬送する。統合装置内
のトランスファチャンバ８０は、１０-3〜１０-8torrの
範囲の低／高圧真空に維持することが好ましい。図６に
示されたチャンバの特定の構成には、単一のクラスタツ
ールでＣＶＤとＰＶＤの双方のプロセスを可能にした統
合処理装置が備えられている。このチャンバ構成は単な
る例示にすぎず、本発明の用途を制限するものと考える
べきではない。
【００３７】基本的には、クラスタツール６０の中で処
理される基板が、カセットロードロック６２からバッフ
ァチャンバ６８に送られ、そこでロボット６４は、基板
を先ずデガスチャンバ７０に移動させる。次に、基板は
プリクリーンチャンバ７２、ＰＶＤ ＴｉＮ ＡＲＣチャ
ンバ８４及びクールダウンチャンバ７６へ搬送される。
ロボット７８は、基板をクールダウンチャンバ７６へ戻
す前に、クールダウンチャンバ７６から、一以上の処理
チャンバ８２，８４，８６及び８８内へ、及び、それら
の間を移動させることが基本的である。基板上に所望の
構造を形成することを成し遂げるために、基板は、一つ
以上のチャンバ内で何回も任意の順序で処理又は冷却し
てもよいものであると予想される。基板は、処理に続い
てバッファチャンバ６８を通ってロードロック６２へ送
られ、クラスタツール６０から外される。装置を通る基
板の動き、シーケンス、及び基板上への所望の膜層の形
成を制御するためにマイクロプロセッサコントローラ８
０が設けられている。
【００３８】本発明によると、クラスタツール６０はロ
ードロック６２を介して、デガスチャンバ７０に基板を
送って基板が導入され、不純物の脱ガスを行う。次に、
基板はプリクリーンチャンバ７２へ移送されて、そこで
基板表面が洗浄され汚染物質が除去される。次いで、ロ
ボット６４により、基板は、処理の準備ができたクール
ダウンチャンバ７６へ移送される。
【００３９】一段式真空ウェハ処理装置(one staged-va
cuum wafer processing system)は、１９９３年２月１
６日に付与され、発明の名称が「多段式真空ウェハ処理
装置と方法」であるテップマン(Tepman)他の米国特許第
5,186,718号に開示されており、本明細書では援用され
ている。
【００４０】図１２を参照すると、図６の装置のＣＶＤ
チャンバへガスを供給するガスボックス装置が例示され
ている。ＴｉＮガスボックスには、Ｎ2，Ａｒ，Ｈｅ，
Ｏ2，ＮＦ3及びＨ2が供給される。反応生成物であるテ
トラカス(tetracus)ジメチルアミノチタン（ＴＤＭＡ
Ｔ）は、不活性ガスであるＡｒとＮ2と共に、ＣＶＤ Ｔ
ｉＮチャンバに処理目的で送られる。同様に、ＣＶＤ
Ａｌガスボックスには、Ｎ2，Ａｒ及びＨ2が供給され
る。反応生成物である水素化ジメチルアルミニウム（Ｄ
ＭＡＨ），Ｈ2及び不活性ガスＡｒは、アルミニウムを
堆積するためにＣＶＤＡｌチャンバへ送られる。両チャ
ンバには、チャンバ内を真空にするためのターボポンプ
とブロワ／ドライポンプが備えられている。
【００４１】上記記載事項は、本発明の好適な実施形態
について述べたものであるが、本発明の他の更なる実施
形態は、本発明の基本的な範囲を逸脱することなく創案
することができる。本発明の範囲は、上記の特許請求範
囲で決められる。
【図面の簡単な説明】
【図１】ボイドを有する半導体基板のバイアの断面を示
す透過型電子顕微鏡写真である。
【図２】従来の選択化学気相堆積プロセスにおいて、選
択性の低下に起因するノジュールの形成を示す概略図で
ある。
【図３】導電部材又は導電層の上に連続的に形成された
誘電体層と防食層とを含む層状構造体の断面図である。
【図４】防食層をレジスト層で被覆した図３の構造体の
断面図でありる。
【図５】パターン化されたマスクを介した露光によるパ
ターン化と現像とがされ、レジストの無い画成領域を作
り出す図４のレジスト層の断面図である。
【図６】図５の防食層及び誘電体層の中に向かってエッ
チングされる開口部の断面図である。
【図７】図６の構造体内の防食層と誘電体層の中に向か
ってエッチングされるバイア又はコンタクトの断面図で
ある。
【図８】図７の構造体上に選択堆積されて形成された、
ボイドの無い金属相互接続部の断面図である。
【図９】防食層の除去後における、図８の構造体の断面
図である。
【図１０】本発明の選択プロセスにより形成された半導
体基板バイアの断面を示す透過型電子顕微鏡写真であ
る。
【図１１】本発明に従って連続的な金属被覆法を行うた
めに構成された統合処理装置の図である。
【図１２】図１１の装置にガスを供給するためのＣＶＤ
ガスボックス分配装置の概略系統線図である。
【符号の説明】
３０…構造体、３２…誘電体層、３４…防食層、３６…
導電層、３７…レジスト層、３８…開口部、３９…窓
部、４０…誘電壁部、４２…底部、４３…上面、４４…
相互接続部、４５…ノジュール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 テッド タイ ゴー アメリカ合衆国， カリフォルニア州， パロ アルト， エー タンランド ドラ イヴ 1079 (72)発明者 マーク ホインキス アメリカ合衆国， カリフォルニア州， サン ノゼ， ウッドメドウ コート 1579 (72)発明者 ロデリック クレイグ モーズリー アメリカ合衆国， カリフォルニア州， プレザントン， ディアヴィラ アヴェニ ュー 4337 (72)発明者 ミュー バグバイ ナイク アメリカ合衆国， カリフォルニア州， サニーヴェール， シー ダフォディル コート 725 (72)発明者 ホン ジャン アメリカ合衆国， カリフォルニア州， フリーモント， ポウニー ドライヴ 45020

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 基体の層内の開口部を選択的に充填する
    ための方法であって、 ａ）前記基体の表面の上に防食層を形成するステップ
    と、 ｂ）前記防食層と前記基体の層とをエッチングして、堆
    積強化材料が露出した底部を有する開口部を形成するス
    テップと、 ｃ）前記堆積強化材料上に導電材料を選択的に堆積して
    前記開口部を充填し、前記防食層上に堆積される前記導
    電材料があるものとするステップと、 ｄ）前記防食層と、前記防食層上に堆積された導電材料
    とを除去するステップと、を備えることを特徴とする方
    法。
  2. 【請求項２】 前記防食層を、溶媒により除去できる有
    機材料とすることを特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記基体の層を、前記基体の最上部とす
    ることを特徴とする請求項１に記載の方法。
  4. 【請求項４】 前記基体の層を、前記基体上に堆積され
    た膜層とすることを特徴とする請求項１に記載の方法。
  5. 【請求項５】 前記防食層を、エッチング可能な有機材
    料とすることを特徴とする請求項１に記載の方法。
  6. 【請求項６】 前記防食層をポリアミドとすることを特
    徴とする請求項１に記載の方法。
  7. 【請求項７】 前記導電金属をアルミニウムとすること
    を特徴とする請求項１に記載の方法。
  8. 【請求項８】 前記防食層と前記基体の層をエッチング
    する前記ステップが、 フォトレジストで前記防食層を被覆する段階と、 フォトレジストにパターンを形成して防食層の部分を露
    出する段階と、 前記防食層の露出される前記部分と前記基体の層とをエ
    ッチングして、前記堆積強化材料が露出した底部を有す
    る開口部を形成する段階と、 前記フォトレジストを前記防食層から除去する段階と、
    を備えることを特徴とする請求項１に記載の方法。
  9. 【請求項９】 前記フォトレジストにパターンを形成す
    るステップが、 前記フォトレジストの部分を光で現像するステップと、 前記フォトレジストの非現像部分を、前記防食層から除
    去するステップと、を備えることを特徴とする請求項６
    の方法。
  10. 【請求項１０】 前記ステップを統合処理チャンバ内で
    行うことを特徴とする請求項１に記載の方法。
  11. 【請求項１１】 前記堆積強化材料を電子供与体とする
    ことを特徴とする請求項１に記載の方法。
  12. 【請求項１２】 前記電子供与体を導電材料とすること
    を特徴とする請求項１に記載の方法。
  13. 【請求項１３】 前記導電材料を金属とすることを特徴
    とする請求項１に記載の方法。
  14. 【請求項１４】 誘電体層を貫通して相互接続部を形成
    するための選択堆積プロセスにおいて、 ａ）前記誘電体層の上に防食層を形成して、前記防食層
    と前記誘電体層とを貫通して開口部をエッチング形成す
    るステップと、 ｃ）選択性化学気相堆積によって相互接続部を形成した
    後にのみ、前記防食層とその上部に形成された任意の材
    料とを除去するステップと、を備えることを特徴とする
    改良のプロセス。
  15. 【請求項１５】 堆積強化材料の下地層を有する基体内
    に導電性の相互接続部を選択的に形成するための方法で
    あって、 ａ）基体をフォトレジストで被覆するステップと、 ｂ）前記フォトレジストにパターンを形成して、前記基
    体の部分を露出するステップと、 ｃ）前記基体の露出される前記部分をエッチングして、
    堆積強化材料が露出した底部を有する開口部を形成する
    ステップと、 ｄ）前記堆積強化材料上へ導電材料を選択的に堆積し、
    前記フォトレジスト上に堆積される前記導電材料がある
    ものとするステップと、 ｅ）前記フォトレジストと前記フォトレジスト上に堆積
    した前記導電材料とを除去するステップと、を備える方
    法。
  16. 【請求項１６】 前記フォトレジストにパターンを形成
    するステップが、 前記フォトレジストの部分を光で現像するステップと、 前記フォトレジストの非現像部分を前記防食層から除去
    するステップと、を備えることを特徴とする請求項１３
    に記載の方法。
  17. 【請求項１７】 前記ステップを統合処理チャンバ内で
    行うことを特徴とする請求項１３に記載の方法。
  18. 【請求項１８】 前記堆積強化材料上に前記導電材料を
    選択的に堆積する前記ステップが、 前記堆積強化材料上でＣＶＤ金属前駆体と反応させて金
    属を堆積する段階を備えることを特徴とする請求項１３
    に記載の方法。
  19. 【請求項１９】 前記堆積強化材料が電子を供与するこ
    とにより前記ＣＶＤ金属前駆体の分解を促進することを
    特徴とする請求項１６に記載の方法。
  20. 【請求項２０】 前記堆積強化材料を電子供与体とする
    ことを特徴とする請求項１３に記載の方法。
  21. 【請求項２１】 前記電子供与体を導電材料とする請求
    項１８に記載の方法。
  22. 【請求項２２】 前記導電材料を金属とすることを特徴
    とする請求項１９に記載の方法。
  23. 【請求項２３】 前記堆積強化材料を導電材料として、
    前記堆積強化材料上に導電材料を選択堆積するステップ
    が、 導電部材上に金属を電気メッキする段階を備えることを
    特徴とする請求項１３に記載の方法。
  24. 【請求項２４】 金属相互接続部を有する誘電体層を形
    成する方法であって、 ａ）基体の表面の上に、誘電率が二酸化ケイ素より低い
    重合体から成る第１の誘電体層を形成するステップと、 ｂ）前記第１の誘電体層上に、二酸化ケイ素と窒化ケイ
    素からなる群から選択される材料を備える第２の誘電体
    層を形成するステップと、 ｃ）前記第１の誘電体層と前記第２の誘電体層とをエッ
    チングして、堆積強化材料が露出した底部を有する開口
    部を形成するステップと、 ｄ）前記堆積強化材料上に導電材料を選択的に堆積して
    前記開口部を充填し、前記第２の誘電体層上に堆積され
    る導電材料があるものとするステップと、 ｅ）前記第２の誘電体層の一部分と、前記第２の誘電体
    層上に堆積する導電材料とを除去するステップと、を備
    えることを特徴とする方法。
  25. 【請求項２５】 前記第１の誘電体層と前記第２の誘電
    体層とをエッチングするステップが、 前記第２の誘電体層をフォトレジストで被覆するステッ
    プと、 フォトレジストにパターンを形成して、前記第２の誘電
    体層の部分を露出するステップと、 防食層と基板層の露出される前記部分をエッチングし
    て、前記堆積強化材料が露出した底部を有する開口部を
    形成するステップと、前記フォトレジストを前記防食層
    から除去するステップと、を備えることを特徴とする請
    求項２４に記載の方法。
JP9147009A 1996-04-29 1997-04-30 防食層を用いる選択性バイア埋込み Withdrawn JPH1056016A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63955896A 1996-04-29 1996-04-29
US08/639558 1996-04-29

Publications (1)

Publication Number Publication Date
JPH1056016A true JPH1056016A (ja) 1998-02-24

Family

ID=24564599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9147009A Withdrawn JPH1056016A (ja) 1996-04-29 1997-04-30 防食層を用いる選択性バイア埋込み

Country Status (4)

Country Link
EP (1) EP0805489A3 (ja)
JP (1) JPH1056016A (ja)
KR (1) KR970072110A (ja)
TW (1) TW359016B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245655B1 (en) * 1999-04-01 2001-06-12 Cvc Products, Inc. Method for planarized deposition of a material
KR100413794B1 (ko) * 2001-03-08 2003-12-31 삼성전자주식회사 이종의 희생막 형성방법
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
FR2915078B1 (fr) * 2007-04-17 2009-07-10 Microvitae Technologies Soc Pa Electrode cutanee.
TWI760540B (zh) * 2017-08-13 2022-04-11 美商應用材料股份有限公司 自對準高深寬比結構及製作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2392495A1 (fr) * 1977-05-25 1978-12-22 Radiotechnique Compelec Procede de realisation de dispositifs semi-conducteurs a reseau de conducteurs mono ou multicouche et dispositifs ainsi obtenus
KR920004538B1 (ko) * 1988-08-11 1992-06-08 삼성전자 주식회사 반도체장치의 제조방법
US4857481A (en) * 1989-03-14 1989-08-15 Motorola, Inc. Method of fabricating airbridge metal interconnects
US5100501A (en) * 1989-06-30 1992-03-31 Texas Instruments Incorporated Process for selectively depositing a metal in vias and contacts by using a sacrificial layer
US5442237A (en) * 1991-10-21 1995-08-15 Motorola Inc. Semiconductor device having a low permittivity dielectric

Also Published As

Publication number Publication date
TW359016B (en) 1999-05-21
KR970072110A (ko) 1997-11-07
EP0805489A2 (en) 1997-11-05
EP0805489A3 (en) 1999-02-03

Similar Documents

Publication Publication Date Title
US6458684B1 (en) Single step process for blanket-selective CVD aluminum deposition
US7186648B1 (en) Barrier first method for single damascene trench applications
US6764940B1 (en) Method for depositing a diffusion barrier for copper interconnect applications
US6541374B1 (en) Method of depositing a diffusion barrier for copper interconnection applications
US6120844A (en) Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
US6066358A (en) Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US6110828A (en) In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization
US6025269A (en) Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
JPH08250497A (ja) 半導体装置の金属配線層の形成方法
TW200400590A (en) Method for forming copper metal line in semiconductor device
US20050042874A1 (en) Removing sacrificial material by thermal decomposition
US7014887B1 (en) Sequential sputter and reactive precleans of vias and contacts
JPH1056016A (ja) 防食層を用いる選択性バイア埋込み
US20030073304A1 (en) Selective tungsten stud as copper diffusion barrier to silicon contact
US11450557B2 (en) Poisoned metal layer with sloped sidewall for making dual damascene interconnect
US5989633A (en) Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
US6605531B1 (en) Hole-filling technique using CVD aluminum and PVD aluminum integration
JP3151002B2 (ja) 半導体装置および製造方法
JP2721013B2 (ja) 堆積膜形成法
JP2849194B2 (ja) 半導体装置およびその製造方法
JPH1022379A (ja) 半導体装置の製造方法
JPH0437029A (ja) 半導体装置の配線形成方法
JP2834788B2 (ja) 堆積膜形成法
US9524865B2 (en) Semiconductor device and fabrication method thereof
JPH0437133A (ja) 半導体装置の配線形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040706