JPH10510972A - プリスケーラー回路 - Google Patents

Abstract

(57)【要約】 プリスケーラー回路の自励発振は、該プリスケーラー回路の入力端子にオフセット発生器を設けることによって回避される。このようにして、プリスケーラー回路における一方の差動対を構成するトランジスタがオンからオフ状態に変化しても、他方の差動対におけるトランジスタが状態を変化しないようにする。このようなプリスケーラー回路で構成した直角位相信号発生器は、入力信号が弱いか、又は存在しなくても正確な出力を発生する。

Description

【発明の詳細な説明】 プリスケーラー回路 本発明はアナログディバイダ又は無線周波（ＲＦ）プリスケーラーのような回 路及びディジタルセルラー電話か、又は関連するアプリケーションに使用する直 角位相信号発生器に関するものである。 エミッタホロワロジック（ＥＦＬ）を用いるアナログ式の１／２分周器又はプ リスケーラー回路を具えている通常の直角位相信号発生器を図１に示してある。 図示のように、入力信号ＩＮ及びＩＮＢの各々は２個のトランジスタのベースに 供給される。入力信号ＩＮはトランジスタＱ８及びＱ１８に供給され、入力信号 ＩＮＢはトランジスタＱ９及びＱ１９に供給される。予期したレベルの信号が受 信される場合に、図２Ａに示したような信号ＩＮにより図２Ａに示した信号Ｉ及 びＱが発生する。入力信号ＩＮＢは信号ＩＮを単に反転したものであるから、こ の信号ＩＮＢは図２Ａ及び図２Ｂには図示してない。 不都合なことに、図２Ａに示したような理想的な状態は常に存在するとは限ら ない。図１に示した回路は固有の自励発振周波数を有している。この周波数が、 上記回路を作動させるか、又はテストする周波数範囲に近い周波数である場合に 、弱いか、又は実在しない入力信号が、この弱い入力信号の周波数で出力信号を 発生する代わりに、自励発振周波数で出力信号を発生することがある。これは、 回路が給電されている場合に入力信号が常に与えられるとは限らないアプリケー ションにとっては問題である。例えば、回路の使用しない部分をパワーダウンさ せる電力節約機構を有する装置にプリスケーラー回路を用いる場合に、これらの 回路が予期せぬモードでパワーアップされることがある。このために、図１に示 した直角位相信号発生回路では、入力信号が受信される前か、後の期間に誤った 信号を発生することになる。 図１に示したような回路では、上述したような総体的に誤った信号以外に、ス パイク信号が発生し得る。自励発振及びスパイクの発生メカニズムは似ている。 入力端子ＩＮ及びＩＮＢに供給される電圧が互いに極めて近い電圧である場合（ 例えば、双方の入力信号が弱い状態にあるか、又は入力端子ＩＮ及びＩＮＢの入 力レベルがゼロを通過する場合）に、図１に示したディバイダ回路は、差動対Ｑ ８、Ｑ９及びＱ１８、Ｑ１９から成るディジタルフリップフロップから正帰還を 有する高利得のアナログ回路に変換される。この正帰還が不所望なスパイク又は 自励発振を引き起こすのである。入力ＩＮ及びＩＮＢが数ミリボルトの電圧差を 有すると直ぐに回路はディジタル回路に逆戻りして、適切に作動することは勿論 である。 一般に、スパイクは図２Ｂに示すように、位相が変化していない出力信号中に 生じるのであって、これらのスパイクは他の出力信号の位相が変化し、且つ入力 がゼロ交差個所を通過しているときに発生する。こうしたスパイクは図１に示し た直角位相信号発生回路の出力を用いる回路のパーホーマンスに悪影響を及ぼす 。スパイクは信号の位相変化として検出されてしまうため、直角位相信号の周波 数は所望周波数よりも高い周波数として検出される。さらに、入力端子における 雑音は不規則な間隔で形成されるスパイクを発生することになり、従って下流の 回路での位相変化の誤った検出は図２Ｂに示した例におけるよりももっと不規則 なものとなる。 プリスケーラー回路を集積回路の一部とする場合には、パッケージする前にそ の回路のウェハをテストするのが普通である。通常ウェハをテストするのに用い るテスト装置は、このテストに用いるプローブの長さによる過度なインダクタン スのために、高周波回路の正規の動作範囲と同じ高さの周波数で作動させること はできない。このために、ウェハのテストは低い周波数で行われる。スパイク又 は自励発振は斯かる本来のテストをだめにする。そこで、不所望なスパイク及び 自励発振をなくす必要がある。 本発明の目的はスパイクのない出力を有するプリスケーラー回路を提供するこ とにある。 本発明の目的は入力信号のレベルが弱いか、又は入力信号のラインが開路する 場合でも発振しないプリスケーラー回路を提供することにもある。 本発明の他の目的はプリスケーラー回路によって引き起こされるスパイクを有 さない出力を発生する直角位相信号発生回路を提供することにある。 さらに本発明の目的は通常の動作又はテスト期間中に誤った出力信号を発生し ない直角位相信号発生回路を提供することにある。 本発明は、入力周波数を有する少なくとも１つの入力信号を受信し、且つ入力 周波数を有するも、遷移位相でオフセットする少なくとも２つのオフセット信号 を発生するオフセット発生器と； 前記オフセット発生器に結合されて、前記少なくとも２つのオフセット信号で 作動させることにより少なくとも１つの出力信号を発生する演算回路と； を具えているプリスケーラー回路にある。 入力信号のゼロ交差個所で遷移位相をオフセットすることにより、演算回路は 入力信号が弱くても、又は入力信号が存在しないで、雑音しかない場合でも所定 の周波数にてディジタルモードで作動するようになる。これにより、演算回路の 自励発振及び／又はゼロ交差でのスパイクの発生が回避される。 以下本発明を図面を参照して実施例につき説明するに、同様な部分には同じよ うな参照記号を付して示してある。 図１はエミッタホロワロジックの１／２分周フリップフロップを有する通常の 直角位相信号発生器の図式回路図であり； 図２Ａ及び図２Ｂは図１に示した回路における信号波形図であり； 図３は本発明によるエミッタホロワロジックの１／２アナログ分周器を有する 直角位相信号発生器の実施例の図式回路図であり； 図４は図３に示した回路における信号波形図であり； 図５Ａ及び図５Ｂは本発明による直角位相信号発生器用のオフセット電圧を発 生する他の方法の図式回路図である。 図３に示したように、本発明によるプリスケーラー回路は、図１に示した通常 の直角位相信号発生回路におけるプリスケーラー回路に似ている。図１に示した 通常の回路と図３に示した直角位相信号発生回路との相違は、入力端子に二重の オフセット発生器を追加したことにある。入力信号ＩＮ、ＩＮＢをトランジスタ Ｑ８、Ｑ９、Ｑ１８及びＱ１９のベースに直接供給する代わりに、これらの入力 信号ＩＮ、ＩＮＢを二重のオフセット発生器へ供給する。図３に示した上側のオ フセット発生器は信号ＣＬＫＩ及びその反転信号ＣＬＫＩＢを発生し、これらの 信号はトランジスタＱ８及びＱ９のベースにそれぞれ供給される。図３に示した 下側のオフセット発生器は出力信号ＣＬＫＱ及びその反転信号ＣＬＫＱＢを発生 し、これらの信号はトランジスタＱ１９及びＱ１８のベースにそれぞれ供給され る。 信号ＣＬＫＩ、ＣＬＫＩＢを発生する上側のオフセット発生器におけるトラン ジスタＱ２９、Ｑ３０は増幅器として作動する差動対を形成する。トランジスタ Ｑ３４、Ｑ３５はエミッタホロワバッファである。電流源Ｑ２７はオフセット電 圧を発生するために抵抗Ｒ２５から電流を引き出す。好適実施例では、これらの 電流及び抵抗を、１０ミリボルトのオフセット電圧を発生すべく選択する。この オフセット電圧は、入力信号ＩＮＢの電圧降下により入力信号ＩＮＢが０ボルト を横切る前、即ち下側のオフセット発生器におけるトランジスタＱ３９がターン ・オフするよりも速くトランジスタＱ２９をターン・オフさせる。差動結合する ために、トランジスタＱ３０はトランジスタＱ２９がターン・オフするときにタ ーン・オンする。従って、信号ＣＬＫＩは信号ＣＬＫＱよりも早く立ち上がる。 信号ＣＬＫＱ、ＣＬＫＱＢを発生する下側のオフセット発生器は上側のオフセ ット発生器と同じようにして、それと対称的に構成する。トランジスタＱ４０及 び抵抗Ｒ３３は、入力信号ＩＮＢが０ボルトを横切る際に上側のオフセット発生 器におけるトランジスタＱ３０がターン・オフする前にトランジスタＱ３８をタ ーン・オフさせる同様なオフセット電圧を発生する。従って、信号ＣＬＫＱは信 号ＣＬＫＩよりも早く高から低レベルになる。 図４から明らかなように、信号ＣＬＫＩは常に入力信号ＩＮの正の傾斜でのゼ ロ交差の前と、入力信号ＩＮの負の傾斜でのゼロ交差の後にその状態を変える。 これに対し、信号ＣＬＫＱは入力信号ＩＮの正の傾斜でのゼロ交差の後と、入力 信号ＩＮの負の傾斜でのゼロ交差の前に状態を変える。２つの入力信号ＩＮＢと ＩＮが等しい状態、即ちゼロ交差中は、Ｑ３０がオンし、且つＱ２９がオフして いる。同様に、Ｑ３９はオンし、Ｑ３８はオフ状態にある。これは抵抗Ｒ２５、 Ｒ３３と、電流源Ｑ２７、Ｑ４０とによってＱ２９及びＱ３８のベースをＱ３０ 及びＱ３９のベースよりもそれぞれ低い電圧にすることにより行うことができる 。このようにして、ＩＮがＩＮＢに等しくなる際に差動対Ｑ８、Ｑ９及びＱ１８ 、Ｑ１９を不平衡状態にさせる。従来回路におけるこうした差動対は、これらの 条件のもとでは、回路が正帰還で高利得の線形増幅器となるようにして平衡状態 が保たれるようにしていた。 本発明によりプリスケーラー回路にオフセット発生器を追加したことにより、 トランジスタＱ１８及びＱ１９の双方向の遷移期間中にトランジスタＱ８はオン し、トランジスタＱ９はオフ状態にあるようになる。従って、正帰還状態がなく なることにより、自励発振を防ぎ、スパイクのない出力を発生する。 本発明は図３に示した実施例に限定されるものではない。例えば、図３はＥＦ Ｌ回路を示しているが、本発明は電流切り換え型のロジック（ＣＭＬ）等を用い て作製されるプリスケーラー及び直角位相回路に用いることができる。さらに、 オフセットは他の方法を用いて発生させることもできる。 図３に示した実施例では、オフセット発生器の入力端子における４つの抵抗の うちの２つの抵抗に一定の電流を流してオフセット電圧を発生させる。オフセッ ト電圧を発生するこの方法の２つの変形例を図５Ａ及び図５Ｂに図式的に示して ある。図５Ａに示した変形例では、差動対トランジスタの面積を相違させる。参 照記号Ｘ１で示すトランジスタの面積は、参照記号Ｘ２で示したトランジスタの 面積の２倍の大きさとする。図５Ａに示した差動対を形成する２つのトランジス タの面積の差が、差動対への差動入力がゼロである場合に、テイル電流を不均等 に（２：１の比率で）分けるようにする。これが２つのエミッタホロワの出力端 子にオフセットを起生させることになる。従って、図５Ａに示した差動対トラン ジスタのベースに同一のランプ信号が供給される場合に、左側のトランジスタが 右側のトランジスタよりも早くターン・オンすることになる。 図５Ｂに示した変形例では、一方のエミッタ抵抗を他方のエミッタ抵抗よりも Ｘ倍大きくする抵抗比によって同じような効果を達成する。０ボルトの差動入力 でも、図５Ｂに示した差動対における左側のトランジスタに流れる電流の方が右 側のトランジスタに流れる電流よりも少なくなる。これにより２つの出力エミッ タホロワの出力電圧が等しくなくなる。 図５Ａ及び図５Ｂに示した回路は図３に追加したオフセット発生回路と機能的 に等価である。これらの回路はいずれも図４に示した信号ＣＬＫＩ、ＣＬＫＩＢ 、ＣＬＫＱ及びＣＬＫＱＢを発生するのと同じオフセット信号を発生する。 本発明は上述した例のみに限定されるものでなく、幾多の変更を加え得ること 勿論である。 参照記号のリスト Ｃ１〜Ｃ７ コンデンサ ＣＬＫＩ、ＣＬＫＩＢ、ＣＬＫＱ、ＣＬＫＱＢ 内部信号ライン ＩＮ、ＩＮＢ 入力信号ライン ＯＵＴＩ、ＯＵＴＱ 出力信号ライン Ｑ１〜Ｑ４３ トランジスタ Ｒ１〜Ｒ３９ 抵抗 ＶＣＣ、ＧＮＤ 電源ライン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ナヴィド ナスローラ エス アメリカ合衆国 カリフォルニア州 95070 サラトガ キート ロード 13692

Claims (1)

1. 【特許請求の範囲】 １．入力周波数を有する少なくとも１つの入力信号を受信し、且つ入力周波数を 有するも、遷移位相でオフセットする少なくとも２つのオフセット信号を発生す るオフセット発生器と； 前記オフセット発生器に結合されて、前記少なくとも２つのオフセット信号 で作動させることにより少なくとも１つの出力信号を発生する演算回路と； を具えているプリスケーラー回路。 ２．前記オフセット発生器が遷移位相でオフセットする第１及び第２オフセット 信号と、これらの信号を反転した第１及び第２オフセット信号とを発生し、且つ 前記演算回路を、前記第１及び第２オフセット信号と、これらの信号を反転 した第１及び第２オフセット信号とから、前記入力周波数よりも低い出力周波数 を有する少なくとも１つの出力信号を発生するディバイダ回路としたことを特徴 とする請求項１に記載のプリスケーラー回路。 ３．前記オフセット発生器が、前記第２オフセット信号の遷移前の低から高レベ ルへの第１遷移と、前記第２オフセット信号の遷移後の高から低レベルへの第２ 遷移とを有する第１オフセット信号を発生し、且つ 前記演算回路を、直角位相信号を少なくとも１つの出力信号として発生する １／２ディバイダ回路としたことを特徴とする請求項２に記載のプリスケーラー 回路。 ４．前記オフセット発生器が入力信号及び反転入力信号を受信し、且つ： 前記演算回路に結合され、前記第１オフセット信号及びその反転第１オフセ ット信号をそれぞれ供給するコレクタと、互いに結合させたエミッタと、前記反 転入力信号及び前記入力信号をそれぞれ受信すべく結合させたベースとを有して いる第１及び第２トランジスタと； 前記第１トランジスタに結合されて、前記反転入力信号の位相から前記第１ オフセット信号に位相オフセットを発生する第１オフセット回路と； 前記演算回路に結合されて、前記反転第２オフセット信号及び前記第２オフ セット信号をそれぞれ供給するコレクタと、互いに結合させたエミッタと、前記 入力信号及び前記反転入力信号をそれぞれ受信すべく結合させたベースとを有す る第３及び第４トランジスタと； 前記第３トランジスタに結合され、前記入力信号の位相から前記反転第２オ フセット信号に位相オフセットを発生する第２オフセット回路と； を具えていることを特徴とする請求項２に記載のプリスケーラー回路。 ５．前記第１オフセット回路が： 前記反転入力信号を前記第１トランジスタのベースに結合させる第１抵抗と ； 前記第１トランジスタのベースと前記第１抵抗との接続点に結合されて、前 記第１抵抗を経て電流を引き出して、前記第１トランジスタのベースにオフセッ ト電圧を発生する第１電流源と； を具え、且つ前記第２オフセット回路が： 前記入力信号を前記第３トランジスタのベースに結合する第２抵抗と； 前記第３トランジスタのベースと前記第２抵抗との接続点に結合されて、前 記第２抵抗を経て電流を引き出して、前記第３トランジスタのベースにオフセッ ト電圧を発生する第２電流源と； を具えていることを特徴とする請求項４に記載のプリスケーラー回路。 ６．前記第１〜第４トランジスタ及び前記演算回路に結合される電源ラインも具 えており、 前記第１オフセット回路が： 前記第１及び第２トランジスタのエミッタを接続する第１及び第２抵抗であ って、第１抵抗の抵抗値を第２抵抗の抵抗値よりも高くした第１及び第２抵抗と ； 前記第１抵抗と第２抵抗との接続点及び前記電源ラインの１つに結合される 第３抵抗と； を具え、前記第２オフセット回路が： 前記第３及び第４トランジスタのエミッタを互いに接続する第４及び第５抵 抗であって、第４抵抗の抵抗値を前記第５抵抗の抵抗値よりも高くした第４及び 第５抵抗と； 前記第４と第５抵抗の接続点及び前記電源ラインの１つに結合させた第６抵 抗と； を具えていることを特徴とする請求項４に記載のプリスケーラー回路。 ７．前記オフセット発生器が入力信号及び反転入力信号を受信し、且つ 前記演算回路に結合されて、第１オフセット信号及び反転第１オフセット信 号をそれぞれ供給するコレクタと、互いに結合させたエミッタと、前記反転入力 信号及び前記入力信号をそれぞれ受信すべく結合させたベースとを有している第 １及び第２トランジスタであって、前記第１トランジスタのしきい値電圧を前記 第２トランジスタのしきい値電圧よりも小さくした第１及び第２トランジスタと ； 前記演算回路に結合されて、反転第２オフセット信号及び第２オフセット信 号を供給するコレクタと、互いに結合させたエミッタと、入力信号及び反転入力 信号をそれぞれ受信すべく結合させたベースとを有している第３及び第４トラン ジスタであって、これらのトランジスタのベースが同一のランプ信号を受信する 場合に、前記第３トランジスタが前記第４トランジスタよりも早くターン・オン するように構成した第３及び第４トランジスタと； を具えていることを特徴とする請求項２に記載のプリスケーラー回路。