CN1166243A - 一种预换算装置电路 - Google Patents
一种预换算装置电路 Download PDFInfo
- Publication number
- CN1166243A CN1166243A CN96191184.0A CN96191184A CN1166243A CN 1166243 A CN1166243 A CN 1166243A CN 96191184 A CN96191184 A CN 96191184A CN 1166243 A CN1166243 A CN 1166243A
- Authority
- CN
- China
- Prior art keywords
- coupled
- resistance
- signal
- circuit
- upset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007704 transition Effects 0.000 claims abstract description 8
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000011664 signaling Effects 0.000 claims description 6
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 244000141353 Prunus domestica Species 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000013142 basic testing Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
- H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
在预换算装置电路的输入上包括偏置发生器,避免了预换算装置电路的自激振荡。这保证了当预换算装置电路中的一个差分对中的晶体管从开向关过渡时,其它的差分对将没有跃迁。因此,在没有跃迁的差分对中防止了尖峰。使用这种预换算装置电路构造的一个正交信号发生器提供了精确输出,无论是弱的还是不存在输入信号。
Description
本发明用于提供一种包括一个模拟除法器或无线电频率(RF)预换算装置电路和一个正交信号发生器,用于数字蜂窝电话或相关应用中。
一个传统的正交信号发生器包括一个模似的一比二分频电路或者使用图1所说明的射级跟随器逻辑电路的预分级电路。如图所示,输入信号IN和INB均提供给两个晶体管的基级。输入信号IN提供给晶体管Q8和Q18,输入信号INB提供给晶体管Q9和Q19。当收到预定的信号电平时,信号IN将产生在图2A中所说明的信号I和Q。因为输入信号INB完全是信号IN的翻转,所以在图2A和2B中没有说明信号INB。
然而在图2A中所说明的理想情况将不会总存在。图1中所说明的电路具有一个固有或自激振荡频率。如果这个频率靠近电路的工作和测量的频率范围,那么一个弱的或不存在的输入信号可能产生一个位于自激振荡频率的输出信号,而不是处于弱输入信号频率上的输出信号。在不是总提供输入信号而电路一直被供电的应用中,这是一个问题。例如,在具有降低不正在使用的部分电路的功率消耗的节能特征的设备中,使用这种电路,将可能引起电路在意外状态下的消耗功率增加。这将导致在图1中说明的正交电路在收到一个输入信号前或后的一个周期内产生一错误信号。
除了象以上讨论的完全错误的信号外,类似于图1中说明的电路可能产生一尖峰信号,产生自激振荡和尖峰的机制是相似的。当提供给输入IN和INB的电压互相十分靠近时(例如,当在弱输入信号情况下或当IN和INB的输入电平正流过零点),那么,图1中所示的除法器被从一数字双稳态电路转化成具有正反馈的模拟高增益电路,该电路包括差分管Q8、Q9和Q18、Q19。正是这个正反馈导致的有害的尖峰或自激振荡。当然只要输入IN和INB几毫伏的差异,那么电路转化回一个数字电路并且正确的工作。
象在图2中说明的,典型的情况是尖峰发生在这样的输出信号中,该信号是没有正经历一相变的输出信号,而同时其它的输出信号经历了一个相变并且输入通过一个过零点。这些尖峰可能影响使用图1所说明的正交电路输出的电路的性能。这个尖峰可以作为信号相位的变化被探测到,以致于比期望高的正交信号的频率被探测到。另外,输入的噪声可以产生形成不规则间隔的尖峰,因此,下游电路中相位变化的错误探测将比在图2B中所说明的例子更不规律。
当预换算装置电路是集成电路的部分电路时,在封装以前,电路一般将进行晶片测试。传统的晶片测试使用的测试仪器不能在和一个高频率电路的正常工作范围的频率一样高的频率上工作,这归因于在晶片测试中使用的探测器的长度上的过度感应。因此,晶片测试在较低的频率上进行,尖峰或自激振荡可能破坏这种基本的测试。那么需要一个办法来消除有害的尖峰或自激振荡。
本发明的一个目的是提供一个具有无尖峰输出的预换算装置电路。
本发明的另一个目的是提供一个即使输入信号电平弱或者输入信号线路是一个开路电路,也将不振荡的预换算装置电路。
本发明的另一个目的是提供正交信号输出,该信号不具有由预换算装置电路引起的尖峰。
本发明附加的目的是提供一个正交信号发生电路,在正常工作或测试期间,它不产生错的输出信号。
根据本发明提供的一个预换算装置电路包括一个偏置发生器,用来接收至少一个具有一输入频率的输入信号,并且产生至少两个具有输入频率但在临界相位有偏置的偏置信号;还包括一个耦合到上述偏置发生器的操作电路,该电路在至少两个偏置信号上工作,产生至少一个输出信号。
通过在输入信号的过零点上偏移临界相位,对于弱的输入信号或者如果在预定频率上没有输入信号而只有噪声,那么操作电路也将工作在数字模式下。因此,避免了操作电路的自激振荡和在过零点上产生尖峰。
这些与其它的目标和优点一起,存在于下文将做详细说明与要求的结构与操作细节中,并参考附图,其中在全文中,相同数字代表相同的部分。
图1是一个传统的具有一个射极跟随器逻辑地由两个双稳态电路分频的正交信号发生器的简要电路图,
图2A和2B是在图1所说明的电路中的信号波形,
图3是根据本发明的具有射极跟随器逻辑地由两个模拟除法器分频的正交信号发生器的一个实施例,
图4是在图3中说明的电路的信号波形,
图5A和图5B是用于根据本发明的正交信号发生器,以产生偏置电压的替换办法的简要电路图。
如在图3中所说明的,根据本发明的预换算装置电路与在图1中所说明的传统的正交信号发生电路中的预换算装置电路相似。图1中所说明的传统电路与图3中所说明的正交信号发生电路的差别是在输入端增加了双偏置发生器。不是将输入信号IN,INB直接提供给晶体管Q8、Q9、Q18和Q19的基极,而是将输入信号IN、INB提供给双偏置发生器。图3中所说明的上面的偏置发生器产生信号CLKI和它的翻转CLKIB,它们分别提供给晶体管Q8和Q9的基极。图3中所说明的下面的偏置发生器产生输出CLKQ和它的翻转CLKQB,它们各自被提供给晶体管Q19和Q18的基极。
产生信号CLKI、CLKIB的上面的偏置发生器中,晶体管Q29、Q30作为一个放大器构成差分对。晶体管Q34、Q35是射极跟随器缓冲器。电流源Q27从电阻25上得到电流产生一个偏置电压,在优选的实施例中,电流和电阻被选择以产生并偏置10毫伏的电压。在输入信号INB过零伏前,即早于由于输入信号INB电压下降导致下面的偏置发生器的晶体管Q39关断,偏置电压导致晶体管Q29关断。由于差分耦合,当晶体管Q29关断时,晶体管Q39接通。因此信号CLKI在信号CLKQ前上升。
产生信号CLKQ、CLKQB的下面的偏置发生器以与上面的偏置发生器相似但对称的方式被建造。晶体管Q40和电阻R33产生相似的偏置电压,当输入电压过零时,该电压导致晶体管Q38在上面的偏置发生器中的晶体管Q30之前关断。因此,信号CLKQ将在信号CLKI之前从高到低。
参考图4,清楚表明CLKI总在IN的正斜率过零点前和IN的负斜率过零点后改变它的状态。另一方面,CLKQ在IN的正斜率过零点后和负斜率过零点前改变状态。在INB和IN相等的条件下,即过零点期间,Q30导通而Q29关断。类似的,Q39将导通而Q38将关断。这通过电阻R23、R25和电流源Q27和Q40成为可能,电流源Q27和Q40强迫Q29和Q38的基极分别低于Q30和Q39的基极。当IN等于INB时,这轮流导致差分对Q8、Q9和Q18、Q19不平衡。在前一种方式的电路中,这些差分对是平衡的,此条件下导致电路变为具有正反馈的高增益线性放大器。
归因于根据本发明的预换算装置电路中的附加的偏置发生器,在晶体管Q18和Q19在两个方向上的过渡期间,晶体管Q8将接通而晶体管Q9将闭合。因此,正反馈条件被消除,籍此,防止了自激振荡而且产生一个无尖峰的输出。
本发明不局限于在图3中所说明的实施例。例如,图3说明了一个EFL电路,但是本发明可以应用于使用电流型逻辑(CML)实现的预换算装置和正交电路中,等等。另外,可以使用产生偏置的其他方法。
图3所说明的实施例中,一个固定的电流流过偏置发生器输入端上的四个电阻中的两个,以产生一个偏置。产生偏置的这个方法的两个替换方法在图5A和5B示出。在图5A中说明的替换的实施例中,差分对晶体管的面积域不同。对应于参考字符X1的面积是对应于参考字符X2的面积的两倍大。当差分对的差分输入为零时,构成图5所说明的差分对的两个晶体管面积的差导致尾电流被不相等的分割(2∶1的比例)。这将导致在射极跟随器输出上的一个偏置。因此,如果一个相同的斜坡信号提供给图5A中说明的差分对晶体管的基极,左侧的晶体管会先于右侧的晶体管导通。
在图5B说明的替换的实施例中,通过电阻的比例实现相同的效果,其中一个射极电阻比另一个射极电阻大X倍。当再处于一个零伏差分输入时,图5B中说明的差分对中的左侧的电阻比右侧的电阻将具有较少的电流。这将导致两个输出的射极跟随器具有不等的输出电压。
图5A和图5B所示的电路功能上等于加到图3的偏置发生器电路。所有这些电路将产生相同的偏置信号,其将产生图4说明的CLKI、CLKIB、CLKQ和CLKQB。
发明的许多特征和优点从详细的描述中体现,并且因此计划通过追加权利要求来覆盖发明所有这样的特征和优点,他们属于本发明的真正的精神实质和范畴。另外,因为本领域的技术人员将容易的想到众多的修改和变化,因此,将本发明限制在所说明和描述的严格的结构与操作中,不是所期望的,并且因此所有适合的修改与等效可以被利用,属于本发明的范围。
参考数字列表C1-C7 电容CLKI、CLKIB、CLKQ、CLKQB 内部信号线IN、INB 输入信号线OUTI、OUTQ 输出信号线Q1-Q43 晶体管R1-R39 电阻VCC,GNN 电源供给线
Claims (7)
1.一种预换算装置电路,包括
一个接收至少一个具有一个输入频率的输入信号和产生至少两个具有输入频率的偏置信号,但是在临界相位有偏置的一个偏置发生器;并且
耦合到上述偏置发生器的一个操作电路,通过在至少两个偏置信号上工作产生至少一个输出信号。
2.如权利要求1所述的一种预换算装置电路,
其中,所述偏置发生器在临界相位中产生第一个和第二个偏置信号和翻转的第一个和第二个偏置信号,并且
其中,所述的操作电路是一个除法电路,用于从第一个和第二个偏置信号和翻转的第一个和第二个偏置信号中产生至少一个输出频率低于输入频率的输出信号。
3.如权利要求2所述的一种预换算装置电路,
其中,所述偏置发生器产生第一个偏置信号,其带有在第二个偏置信号跃迁前由低到高的第一跃迁和在第二个偏置信号跃迁后由高到低的第二跃迁,
其中,所述操作电路是一个二分频除法器电路,产生正交信号作为至少一个输出信号。
4.如权利要求2所述的一种预换算装置电路,其中,所述偏置发生器收到一个输入信号和一个翻转的输入信号,并且包括:
第一个和第二个晶体管的集电极被分别耦合到所述操作电路来提供第一个偏置信号和翻转的第一个偏置信号,发射极被耦合在一起,且基极被分别耦合接收翻转的输入信号和输入信号;
第一个偏置电路耦合到所述第一个晶体管以从第一个偏置信号中的翻转的输入信号的相位中产生一个相位偏移;
第三个和第四个晶体管的集电极被分别耦合到所述操作电路来提供翻转的第二个偏置信号和第二个偏置信号,发射极被耦合在一起,且基极被分别耦合接收输入信号和翻转的输入信号;
第二个偏置电路耦合到所述第三个晶体管以从第二个偏置信号中的翻转的输入信号的相位中产生一个相位偏移。
5.如权利要求4所述的一种预换算装置电路,
其中,所述第一个偏置电路包括:
第一个电阻将翻转的输入信号耦合到所述第一个晶体管的基极;和
在上述第一个晶体管和上述第一个电阻间的接点上,第一个电流源被耦合到所述第一个晶体管的基极和所述的第一个电阻,从第一个电阻上得到电流,以在上述第一个晶体管的基极上生成一个偏置电压,和
其中,所述第二个偏置电路包括:
第二个电阻将输入信号耦合到所述第三个晶体管的基极;和
在上述第三个晶体管和上述第二个电阻间的接点上,第二个电流源被耦合到所述第三个晶体管的基极和所述的第二个电阻,从第二个电阻上得到电流,以在所述第三个晶体管的基极上生成一个偏置电压。
6.如权利要求4所述的一种预换算装置电路,
另外包括耦合到第一个至第四个晶体管和所述操作电路的电源供给线,
其中,上述第一个偏置电路包括:
第一个和第二个电阻耦合第一个和第二个晶体管的发射极并且在它们之间有一个接点,所述第一个电阻的电阻值高于所述第二个电阻;
第三个电阻被耦合到第一个和第二个电阻之间的接点并被耦合到上述电源供给线之一;和
其中,上述第二偏置电路包括
第四个和第五个电阻耦合所述第三个和第四个晶体管的发射极并且在它们之间有一个接点,所述第四个电阻的电阻值高于上述第三个电阻;
第六个电阻被耦合到所述第四个和第五个电阻之间的接点并被耦合到上述电源供给线之一。
7.如权利要求2所述的一种预换算装置电路,其中,所述偏置发生器收到一个输入信号和一个翻转的输入信号并且包括:
第一个和第二个晶体管的集电极被分别耦合到上述操作电路以提供第一个偏置信号和翻转的第一个偏置信号,发射极被耦合在一起,且基极分别被耦合接收翻转的输入信号和输入信号,上述第一个晶体管的门限电压比上述第二个晶体管小;并且
第三个和第四个晶体管的集电极被分别耦合到上述操作电路以提供翻转的第二个偏置信号和第二个偏置信号,发射极被耦合在一起且基极分别被耦合接收输入信号和翻转的输入信号,上述第三个和第四个晶体管如此构造,如果其基极收到一个相同的斜波信号,那么上述第三个晶体管在上述第四个晶体管之前导通。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US53997895A | 1995-10-06 | 1995-10-06 | |
US08/539,978 | 1995-10-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1166243A true CN1166243A (zh) | 1997-11-26 |
CN1082276C CN1082276C (zh) | 2002-04-03 |
Family
ID=24153459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96191184A Expired - Fee Related CN1082276C (zh) | 1995-10-06 | 1996-10-03 | 一种预分级电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5808499A (zh) |
EP (1) | EP0797866A1 (zh) |
JP (1) | JPH10510972A (zh) |
CN (1) | CN1082276C (zh) |
WO (1) | WO1997014210A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9301230B2 (en) | 2004-11-03 | 2016-03-29 | Vringo, Inc. | Inter-system hand-over of a mobile terminal operable with a first and a second radio access network |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7119452B2 (en) * | 2003-09-03 | 2006-10-10 | General Electric Company | Voltage control for wind generators |
US9371821B2 (en) | 2012-08-31 | 2016-06-21 | General Electric Company | Voltage control for wind turbine generators |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3624526A (en) * | 1970-05-04 | 1971-11-30 | Us Navy | Wide band digital quadrature circuit |
JPS6068714A (ja) * | 1983-09-26 | 1985-04-19 | Hitachi Ltd | 遅延回路 |
GB2179774B (en) * | 1985-08-28 | 1989-08-09 | Plessey Co Plc | Improvements in or relating to prescalers |
US4825109A (en) * | 1986-06-13 | 1989-04-25 | American Home Products Corporation | Digital delay circuit |
US4754169A (en) * | 1987-04-24 | 1988-06-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | Differential circuit with controllable offset |
GB2209896B (en) * | 1987-09-17 | 1991-05-29 | Plessey Co Plc | A phase shift arrangement |
DE59007455D1 (de) * | 1990-03-27 | 1994-11-17 | Telefunken Microelectron | Phasenteiler. |
US5179131A (en) * | 1991-12-27 | 1993-01-12 | Basf Corporation | Process for the preparation of polyurethane foams employing polyol dispersions containing polyisocyanate polyaddition solids |
US5444405A (en) * | 1992-03-02 | 1995-08-22 | Seiko Epson Corporation | Clock generator with programmable non-overlapping clock edge capability |
US5523717A (en) * | 1993-11-10 | 1996-06-04 | Nec Corporation | Operational transconductance amplifier and Bi-MOS multiplier |
US5485110A (en) * | 1994-02-01 | 1996-01-16 | Motorola Inc. | ECL differential multiplexing circuit |
US5517134A (en) * | 1994-09-16 | 1996-05-14 | Texas Instruments Incorporated | Offset comparator with common mode voltage stability |
US5515004A (en) * | 1995-01-30 | 1996-05-07 | Motorola, Inc. | Method and apparatus for precision gain control for amplified signals |
JP2845178B2 (ja) * | 1995-08-14 | 1999-01-13 | 日本電気株式会社 | 逓倍回路 |
-
1996
- 1996-10-03 JP JP9514865A patent/JPH10510972A/ja active Pending
- 1996-10-03 EP EP96931196A patent/EP0797866A1/en not_active Withdrawn
- 1996-10-03 CN CN96191184A patent/CN1082276C/zh not_active Expired - Fee Related
- 1996-10-03 WO PCT/IB1996/001039 patent/WO1997014210A1/en not_active Application Discontinuation
-
1997
- 1997-05-27 US US08/863,390 patent/US5808499A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9301230B2 (en) | 2004-11-03 | 2016-03-29 | Vringo, Inc. | Inter-system hand-over of a mobile terminal operable with a first and a second radio access network |
US9516566B2 (en) | 2004-11-03 | 2016-12-06 | Vringo Infrastructure Inc. | Inter-system hand-over of a mobile terminal operable with a first and a second radio access network |
Also Published As
Publication number | Publication date |
---|---|
EP0797866A1 (en) | 1997-10-01 |
JPH10510972A (ja) | 1998-10-20 |
CN1082276C (zh) | 2002-04-03 |
WO1997014210A1 (en) | 1997-04-17 |
US5808499A (en) | 1998-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6255888B1 (en) | Level shift circuit | |
US20050134251A1 (en) | Voltage level shifting circuit with improved switching speed | |
US6255875B1 (en) | High-speed clock-enabled latch circuit | |
CN106537767A (zh) | 限幅振荡电路 | |
CN1050114A (zh) | 高速cmos差动接口电路 | |
US5237212A (en) | Level converting circuit | |
US6292010B1 (en) | Dynamic pin driver combining high voltage mode and high speed mode | |
KR850006235A (ko) | 래 치 회 로 | |
US4359653A (en) | Integrated circuit having a plurality of current mode logic gates | |
US4691120A (en) | Pulse delay circuit device | |
KR100301151B1 (ko) | 논리증폭기 | |
CN1082276C (zh) | 一种预分级电路 | |
US4362955A (en) | Current boost circuit for a pulse generator output stage | |
CN107666301B (zh) | 一种利用碳纳米场效应晶体管的三值脉冲型d触发器 | |
CN100536335C (zh) | 恒定延迟零待机差分逻辑接收机及方法 | |
JPH0336336B2 (zh) | ||
EP0711037A2 (en) | Signal generation apparatus and method | |
US20030222681A1 (en) | Comparator | |
US5434523A (en) | Circuit and method for adjusting a pulse width of a signal | |
US7199633B2 (en) | Electric pulse generator and method for generating short electric pulses | |
JPH0812995B2 (ja) | 半導体レベル変換装置 | |
US3539835A (en) | Electronic driver for transverse mode pockel cell | |
US20240128971A1 (en) | Device and method for bulk induced pre-emphasis technique in current mode transmitter for high speed links | |
US6911847B2 (en) | Current switching type of high-speed logic circuit which generates output pair of differential signals each having accurately matched rise-time and fall-time waveform characteristics | |
US5233239A (en) | ECL circuit with feedback circuitry for increased speed |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C53 | Correction of patent of invention or patent application | ||
CB02 | Change of applicant information |
Applicant after: Koninklike Philips Electronics N. V. Applicant before: Philips Electronics N. V. |
|
COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: N.V. PHILIPS OPTICAL LAMP LTD., CO. TO: ROYAL PHILIPS ELECTRONICS CO., LTD. |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |