JPH10504172A

JPH10504172A - 高い効率の電源

Info

Publication number: JPH10504172A
Application number: JP7528283A
Authority: JP
Inventors: キキニス、ダン; トーマスロー、
Original assignee: エロネックス・テクノロジーズ・インコーポレーテッド
Priority date: 1994-04-28
Filing date: 1995-04-24
Publication date: 1998-04-14
Anticipated expiration: 2014-07-28
Also published as: JP2925743B2; EP0764297A4; EP0764297A1; WO1995030182A1; US5528480A; CN1152360A

Abstract

(57)【要約】一次ａｃ入力(13)から調整されたｄｃ出力（Volts1）を生成するための電源（11）は、高周波の、実質的に方形の電圧波形を高周波変圧器（19）へ供給するためのスイッチング回路（17）を給電する通常の整流およびフィルタ回路（15）と協同している。変圧器の出力は、接地されたラインと接地されていないラインを有する同期バックコンバータ（21）へ供給され、接地されていないライン中に位置する第１のＦＥＴスイッチ（35）と、第１のＦＥＴスイッチの出力から接地されたラインへ接続されている第２のＦＥＴスイッチ（37）とを有している。同期バックコンバータ中の制御装置は、整流を行うために入力電圧の波形にしたがってＦＥＴをスイッチする。別の態様において、２つのＦＥＴは接地されてないラインにおいて反対の極性に配置されて一緒にスイッチされ、制御装置（43）はさらに、同期バックコンバータの出力から生成された調整された出力の大きさにしたがってスイッチングのデューティサイクルを変更して、正確な調整を達成する。電源は、外部でエネーブルおよびディスエーブルすることができる異なる調整電圧の多数の出力を設けられている。

Description

【発明の詳細な説明】高い効率の電源発明の分野本発明は、一次ａｃ電力を１つ以上の制御されたｄｃ出力へ変換するためのスイッチング電源の分野に関し、一般目的のコンピュータシステムへの特定の応用を有する。発明の背景一般目的のコンピュータシステムのような電気システムは、典型的に米国において使用されている１２０ｖ、６０Ｈｚのような一次電力を受け、特定のシステムによって必要とされるように他の形態で電力を供給する電源を含んでいる。コンピュータのようなシステムは、しばしば幾つかの異なる電圧の電力を、一次交流電流（ａｃ）ではなく直流電流（ｄｃ）として要求する。一般的に、電源が最大効率で動作し、変換処理において供給される電力の損失が最少量であることが望ましい。効率的な電源は、電力を最小の損失でその負荷へ供給する。これは、システムまたは装置を動作するために必要とされる電力量を最小にすることによって電力費用を節約する。上記で説明されたように、コンピュータシステムは幾つかのサブシステムを駆動するために電力を必要とするが、それらの全てが同じ電圧を使用しているわけではない。例えば、ほとんどのコンピュータは、ＣＰＵマイクロプロセッサのような半導体回路を動作するために５ｖのｄｃまたは３．３ｖのｄｃを使用し、一方で１２ｖの直流電流はディスク蓄積システムを駆動するモータに必要とされる。理想的には、コンピュータは、その必要な機能をサービスするために必要とされる電力量のみを消費することが必要である。しかしながら、実際には幾らかの電力が電源において浪費され、その効率は１００％未満である。浪費された電力は通常、電源部品を加熱して劣化する。浪費熱は放出されなければならず、さもなければ部品の温度は部品に損傷を与えるか或いは少なくとも機能性を低下させる温度に上昇する。コンピュータシステムの電源における電力損失の重要な源は、入力の一次ａｃライン電圧を調整されたｄｃ出力電圧へ変換する処理である。問題の一部分は、入力ライン（米国において１２０ｖ、６０Ｈｚ）における比較的に高い電圧と比較的に低い周波数の組合せにある。一般的な目的のコンピュータにおいて、要求される出力電圧は典型的に１２Ｖｄｃ以下であるので、それよりも高い入力ライン電圧は著しく下げなければならない。電圧の減少は典型的に変圧器によって達成される。変換器は種々の寸法を有し、変圧器の効率は特に、変圧器の一次巻線において動作する入力ライン電圧の周波数に依存する。一般的に、入力周波数が高くなるほど、一層小型の変圧器が使用される。さらに、コンピュータシステムにおける寸法的制約のために、小さい変圧器の寸法が望ましい。したがって大きい変換器を示す入力における低い周波数（６０Ｈｚ）は問題である。低い入力周波数の問題を取扱う通常の方法は、変圧器に入力を与える前に入力ライン電圧の周波数を増加することである。この処理における第１のステップは典型的に、入力ａｃライン電圧を調整されていないｄｃ電圧に変換することである。この処理は整流およびフィルタ処理と呼ばれ、よく知られている。整流およびフィルタ処理を達成するための多くの既知の方法がある。通常の場合において、調整されていないｄｃ電圧は、周波数を増加するためにスイッチによってサンプリングされる。したがって、調整されていないｄｃ電圧は一層高い周波数にチョップされる。これもよく知られている処理であり、それを行うための多くの方法がある。最後に、チョップされたｄｃ電圧の波形は、逓降処理を完了するために、小型の高周波変圧器の一次巻線へ入力される。通常の場合に関して上記で説明された電圧逓降処理は、変圧器によって実際に逓降される前に、入力ａｃライン電圧が最初にｄｃに変換され、その後ａｃに戻されることを要求する。このａｃ−ｄｃ−ａｃ処理は、大抵のコンピュータシステムの電源に共通している。各変換ステップに関連する僅かな損失があるが、この電源の逓降段は比較的に効率的であるように設計することができる。変圧器の二次巻線からの逓降され、チョップされた（ａｃ）波形は、コンピュータシステムによって使用するために調整されたｄｃ電圧へさらに変換されなければならない。この電源調整段を達成するためにしばしば使用される通常の方法は、入力の調整である。第１に、変換器の二次巻線からのａｃ波形は、一方の方向において電流に対して低い抵抗、および反対の方向において高い抵抗を有するダイオードを通してそれを供給することによって整流される。第２に、これらのダイオードからの出力は、ｄｃ電圧を生成するためにフィルタ処理される。フィルタ処理されたｄｃは、整流されフィルタされたａｃ入力ライン電圧をチョップするために使用されるスイッチのデューティサイクルを制御するためにサンプリングされフィードバックされる出力である。この処理は、変圧器を通して転送または結合されるエネルギ量を制御することによって出力ｄｃ電圧を調整する。この通常の方法において、ダイオードを横切る一定の電圧降下がある。要求される出力電圧が、５Ｖのように十分に低いならば、ダイオードを横切るこの一定の電圧降下は、標準のＰＮ接合ダイオードにおいて約０．７Ｖ乃至１Ｖであり、これは出力電圧に対して相当な割合である。この結果、電力がダイオードを横切って放散され、電源の効率を劣化する。ダイオードの電圧降下は、電圧降下を約０．３Ｖ乃至０．７Ｖに減少するショットキーダイオードを使用することによって最小にすることができるが、ショットキーダイオードは標準のＰ−Ｎ接合ダイオードよりも著しく高価であり、電源のコストを増加する。一般的に、この通常の方法にしたがう電源は、５０乃至７５％の全体的な効率を示す。事実、ダイオードを横切って消費される電力は熱に対して劣化され、さらに問題を一層大きくする。ダイオード回路における熱生成の事実は、ダイオード構造が熱を制御することができるディスクリートなパッケージ内にあることを要求し、ダイオードパッケージにおいて集積回路技術の使用を除外する。調整されたｄｃ出力電圧を生成するために入力を調整する別の欠点は、ただ１つの電圧レベルだけしか正確に調整できないことである。この事実は、多数の調整された出力ｄｃ電圧を必要とするコンピュータシステムにおいて特に重要である。製造者が２以上の出力を正確に制御する能力がないことに対処する他１つの方法は、別々のスイッチング調整装置をオフにすることによって、１つの正確に調整されたｄｃ出力電圧レベルにより多数の出力電圧を供給することである。この設計は電力レール概念と呼ばれる。スイッチング調整装置は、ｄｃ−ｄｃコンバータとしても知られており、電圧を調整するために電気と磁界との間の関係を利用する。これらのスイッチング調整装置は、匹敵する通過トランジスタ電圧調整装置よりも一層効率的であり、製造者によって使用される１つの共通の形式のスイッチング調整装置はバックコンバータと呼ばれる。電力レール方法は、多数の出力の正確さの問題を取扱うが、電力レールを生成するために使用される整流ダイオードによって依然として非効率性である。さらに、電力レールは通常、供給されるサブシステムによって必要とされる一層高い電圧に調整され、一層高い電圧がｄｃ−ｄｃコンバータの基準電圧としてサービスする。別々のｄｃ−ｄｃコンバータが各出力電圧のために必要とされるので、これはコストにおいて不利である。明らかに、調整段において整流ダイオードによって生じる損失を避け、さらに高価な電力レールを使用せずに異なった値の多数の正確に調節されるｄｃ出力電圧を供給することができる電源装置が必要とされる。ダイオードの損失を回避することによって、高価なショットキーダイオードを使用せずに電源効率を高め、電源素子のほとんどがシリコン半導体装置として構成されることを可能にする。発明の概要本発明の実施形態にしたがってａｃ一次電源から調整されたｄｃ出力を生成するための電源が提供される。電源は、調整されていないｄｃ電圧を生成するためにａｃ一次電源に接続された整流およびフィルタ回路と、入力周波数よりも高い周波数においてスイッチング回路の２つの出力ラインを横切って実質的に方形の波形をａｃ出力に供給するように構成されている整流およびフィルタ回路の出力に接続された外部で調整可能な入力スイッチング回路を具備している。実質的に方形のａｃ電圧波形は、スイッチング回路の２つの出力線に接続されている一次巻線および１つの接地されたレグを有する二次巻線を有する逓降変圧器に入力される。変圧器は、入力波形よりも低い電圧で、入力スイッチング回路から接地されたレグおよび変圧器の第１の出力タップを横切って方形の波形を実質的に再生成する。接地されたレグおよび変圧器の第１の出力タップに接続された第１および第２の入力ラインを有する独特の同期バックコンバータは、変圧器の二次巻線の実質的に方形の波形を整流する。同期バックコンバータは、第１の出力タップからラインをスイッチするために接続された第１のＦＥＴと、第１のＦＥＴの出力から接地されたレグに接続された第２のＦＥＴと、および各ＦＥＴのスイッチング入力および変圧器の第１の出力タップよりも高い電圧の第２の出力タップのスイッチング入力に接続された第１の制御装置とを具備している。制御装置は、実質的に方形の波形と同期してＦＥＴをオンおよびオフにスイッチングするように形成されており、第１のＦＥＴは、実質的に波形における電圧が最大である間はオンであり、電圧が最小である間はオフである。第２のＦＥＴは、第１のＦＥＴの状態と反対にオンおよびオフにスイッチングされる。蓄積およびフィルタ回路は、第２のＦＥＴの接地された側と接地されていない側に接続されており、接地されていない側からのラインにおけるインダクタと接地された側と接地されていない側を横切って接続されたキャパシタとを有し、インダクタの出力とキャパシタの接地された側との間の大きさが調整されたｄｃ出力を生成する。インダクタの出力および外部で調節可能な入力スイッチング回路へ接続された第２の制御装置は、調整されたｄｃ出力の電圧の大きさの変化にしたがって入力スイッチング回路のデューティサイクルを調節して、電源のｄｃ出力を正確に調整する。電源の他の素子と協同している独特の同期バックコンバータは、これまで達成できなかった効率を有する電源を提供する。ＦＥＴは、オン状態で電流に対して非常に低い抵抗を有するので、電力消費は通常のスイッチング電源におけるダイオード装置よりも一層少ない熱として放出する。本発明の改良例において、変圧器の入力側は自己制御式であり、同期バックコンバータは、変圧器からラインにおいて、および反対の極性で接地されていない出力ラインにおいて２つのＦＥＴを有する。この構造において、ラインにおけるＦＥＴは一緒にスイッチされ、スイッチングのデューティサイクルは、調整を達成するために電源の調整された出力の感知に応答して同期バックコンバーにおける制御装置によって変化される。この改良によって、電源の二次側と一次側を調整において無関係にし、単一の変圧器から同期バックコンバータのセットと蓄積およびフィルタ回路を並列に接続することによって、多数の調整されたｄｃ出力が単一の入力側から供給できる。別の改良例では、多数の出力モードにおいて、同期バックコンバータにおける制御装置に対するオン−オフ入力は、個々の調整された出力をエネーブルおよびディスエーブルする。負荷を与えられている状態で熱生成が比較的生じないことによって、同期バックコンバータおよび入力側回路をシリコンで形成することができるので、本発明の種々の実施形態にもとづく電源は通常のスイッチング電源よりもはるかに高い効率を享受する。そのようなＩＣ構造にはチップのセットから単一のＡＳＩＣまで種々の選択肢がある。図面の簡単な説明図１は、単一の出力電圧ボルト１を生成する本発明の実施形態にしたがう高い効率の電源のブロック図である。図２Ａは、図１の電源において使用されている変圧器の一次巻線における電圧波形の１例を示している。図２Ｂは、図１の電源において使用されている変圧器の二次巻線における電圧波形の１例を示している。図３は、同期バックコンバータを有する本発明の実施形態にしたがう電源の調整段の概略図である。図４は、図３の同期バックコンバータにおいて使用されているＦＥＴスイッチに対するゲート電圧を示している。図５Ａは、本発明の実施形態における同期バックコンバータにおいて使用されるＦＥＴスイッチに対する１デューティサイクルのゲート電圧の１例を示している。図５Ｂは、図５Ａにおいて示されているデューティサイクルとは別のデューティサイクルのゲート電圧の例を示している。図６は、多数の出力電圧を供給する本発明の実施形態にしたがう電源の逓降段の概略図である。図７は、多数の出力電圧を出力し、別の同期バックコンバータを特徴とする本発明の実施形態にしたがう電源の調整段の概略図である。図８は、多数の出力電圧を出力する本発明の実施形態にしたがう高効率の電源の概略図である。図９は、多数の出力電圧を有し、独立のエネーブル／ディスエーブル制御ラインを有する本発明の実施形態にしたがう高効率の電源の概略図である。好ましい実施形態の説明本発明の実施形態において、ダイオードに関連する一定の電圧降下による電力損失を回避する一方で、正確に調整されたｄｃ出力を生成する調整段構造を使用することによって電源効率が増加する。これは以下で説明される別の実施形態において、異なるｄｃ電圧の多数の出力の正確で効率的な調整が可能な構造に拡大される。図１は、本発明の実施形態にしたがう高効率の電源11のブロック図である。整流およびフィルタ回路15、スイッチング回路17、変圧器19、および制御装置29は、逓降ａｃライン電圧入力13に協同されている。同期バックコンバータ21、蓄積およびフィルタ回路27、および制御装置29は、ｄｃ出力電圧ボルト１を調整する調整段を含んでいる。図１の電源において、ａｃライン電圧入力13は整流およびフィルタ回路15へ供給される。回路15はその出力において調整されていないｄｃ電圧を生成する。調整されていないｄｃ電圧は、回路15の調整されていないｄｃ出力を一層高い周波数、普通１００ｋＨｚ以上にチョップするスイッチング回路17に供給される。その後スイッチ17からチョップされた出力は、高周波変圧器19の一次巻線に供給される。変圧器19の二次巻線は、一層低い電圧で入力ａｃ波形を再生成する。変圧器19の出力は、電圧の逓降段を完成する。スイッチ17および変圧器19は順方向設計構造である。順方向設計構造は、全体的な電源効率に貢献する比較的に高い効率を生成することが知られているので、この実施形態において使用されている。順方向設計構造において、変圧器19の一次および二次巻線の極性は同じであり、制御装置29によって制御されるスイッチ 17を通る電流は、変圧器19の一次巻線においてａｃパルス列電圧を生成するように調整される。これによって、変圧器19を電圧変換のみに使用することができる。変圧器19に対する逓降形式のａｃ波形は二次巻線において再生成され、コアの損失を小さく維持する。順方向設計構造は、印加される電源部分に対して一般的に９０乃至９５％の効率を有する。図２Ａは変圧器19の一次巻線におけるａｃ波形を示し、図２Ｂは変圧器19の二次巻線において再生成される図２Ａの波形を示している。変圧器19の二次巻線の一方の側は接地され、図２Ｂにおける波形を接地電位より上にオフセットする。変圧器19の二次巻線からのａｃ波形は、同期バックコンバータ21に供給される。順方向路（feedfoward path）20は、変圧器19の二次巻線における一層高い巻線タップ（一層高い電圧）から出力し、同期バックコンバータ21の適切な動作および同期化に必要とされる。同期バックコンバータ21は、同期バックコンバータに供給される入力電圧がｄｃ電圧でなくａｃ電圧である通常のバックコンバータと部分的に異なっている。図１の電源のボルト１出力は、同期バックコンバータ21、蓄積およびフィルタ回路27、制御装置29、およびフィードバック路31、33から構成されているフィードバックループを通って調整される。同期バックコンバータ21の出力は、蓄積およびフィルタ回路27に供給される。蓄積およびフィルタ回路27は、この実施形態において蓄積インダクタ23およびフィルタ処理キャパシタ25を具備している。ｄｃ出力である電圧ボルト１は、ボルト１の特定のｄｃ電圧を要求するコンピュータ素子に分配される蓄積およびフィルタ回路27によって供給される。出力ボルト１は、フィードバック路31を通って制御装置29によってサンプリングされる。上記で説明されたように制御装置29は、変圧器19を通って同期バックコンバータ21に結合される一定量のエネルギを制御するスイッチ17のデューティサイクルを調整し、フィードバックループを完成する。スイッチ17のデューティサイクルは、出力ボルト１の大きさを決定する手段になる。図３は、この実施形態における変圧器19および蓄積およびフィルタ回路27に接続された同期バックコンバータ21の概略図である。同期バックコンバータ21は、電界効果トランジスタ（ＦＥＴ）スイッチ35および37から構成されている。ＦＥＴ35は変圧器19の接地されていない出力レグと直列で配列され、ＦＥＴ37は接続点と変圧器との間にＦＥＴ35を有する接地されていないレグに接続されて変圧器の２つの出力レグを横切って配置されている。これらの装置において、一般的に各ＦＥＴと関連する寄生ダイオード39および41がある。制御装置43は、変圧器のａｃ出力の整流を達成するために適切な時にＦＥＴをスイッチングするために同期バックコンバータ内に具備されている。同期バックコンバータ21は、変圧器19の二次巻線からのａｃ波形の整流を達成し、あるいはボルト１を調整するためにダイオードを使用しない。スイッチ35および37は、整流を達成するために変圧器の出力波形と同期して制御され、非常に低い抵抗の導電路を提供する。そのようなＦＥＴスイッチの抵抗は、一般的に約２０ミリオーム以下である。同期バックコンバータ21は次のように動作する。変圧器19の二次巻線によって与えられるエネルギは、蓄積のためにスイッチ35を通ってインダクタ23へ供給される。キャパシタ25は平滑化機能を行なう。スイッチ35は同期整流器として動作し、エネルギが１方向において変圧器19からインダクタ23へ通ることを可能にする。スイッチ35は、変圧器から出力パルス列の正のサイクルと同期化される。同期化は、制御装置43に対する入力として変圧器19の二次巻線における一層高い巻線のタップから順方向ライン20により行われる。同期化に加えて、順方向ライン20はさらにスイッチ35および37を完全にオンにするために必要な制御装置43への一層高い電圧を供給し、ライン20における電圧波形はスイッチ17のデューティサイクルに従う。ボルト１の電圧の電圧レベルにおける変更は、バックコンバータの機能を実行するスイッチ35および37の組合せによって達成される。したがって２つのスイッチ35および37のみで、２つの機能、すなわち同期した整流およびバック変換が実行される。制御装置43は、制御装置29（図１参照）によって制御されるスイッチ17のデューティサイクルにしたがってボルト１の適切な調整をスイッチ35および37に行わせる。スイッチ35のサイクルはスイッチ37で変更される。一方のスイッチがオンにされる時、他方のスイッチはオフにされる。この同期化は順方向ライン20における波形にもとづいて達成される。スイッチ35および37の状態を変更することによって、電流は蓄積インダクタ23を流れ続け、出力電圧の選択的なエネルギの蓄積および調整が可能になる。変圧器19からのエネルギは接地へ分流されるので、スイッチ35および37の両方を同時にオンにすることはできない。したがって、実際には一方のスイッチがオフにされ、他方のスイッチがオンにされる間にわずかな時間的な遅延を生じる。図４は、１つの例においてスイッチ35および37に対するゲート電圧を示している。両方のスイッチがオフにされるわずかな期間の間に、寄生ダイオード41は、電流がインダクタ23およびキャパシタ25を流れ続ける。好ましい実施形態において、スイッチ35、37および制御装置43は単一のＩＣチップ上に形成され、小さい部品寸法、少ない個数、および低コストを与える。低い抵抗によりオン（閉じられた）状態中のスイッチ35および37による低電力消費は、単一のＩＣパッケージにおける制御装置43との集積を実際的ににする。完全な電圧調整は、図１において示されているフィードバックループによって達成され、ボルト１はフィードバック路31を通って制御装置29へ戻ってサンプリングされる。制御装置29は、フィードバック路33を通る電圧サンプルにしたがってスイッチ17のデューティサイクルを制御する。スイッチ17のデューティサイクルは、変圧器19の一次巻線における電圧パルス列のデューティサイクルを調整することによって変圧器19を通って同期バックコンバータ21に結合されるエネルギ量を制御する。図５Ａは１デューティサイクルにおけるスイッチ35および37に対するゲート電圧を示しており、図５Ｂは別のデューティサイクルにおけるスイッチに対するゲート電圧を示している。図５Ａは、図５Ｂにおけるよりも一層多くのエネルギがスイッチ35を通ってインダクタ23へ転送される状況を示している。ボルト１の大きさの変化にしたがって制御装置29によって調整されるスイッチ17のデューティサイクルは、変圧器の入力および出力と同じであり、またスイッチ35および37のスイッチングの時間を決定する順方向ライン20と対して同じである。スイッチ35がオンであり、スイッチ37がオフである時（図３参照）、エネルギはインダクタ23へ転送され、電流はスイッチ35からインダクタ23を通ってキャパシタ25へ流れる。このサイクルにおいてボルト１は増加する。スイッチ37がオンであり、スイッチ35がオフである時、電流はキャパシタ25からインダクタ23およびスイッチ41を通って接地へ向って反対方向に流れる。このサイクルにおいてボルト１は減少する。したがってここで説明される能動フィードバックループにおいて、ボルト１を種々の出力負荷に対して正確に調整することができる。上記で説明される同期バックコンバータ21は、約９０％乃至約９５％の理論的効率を有するので、順方向設計構造と組合された、図１に示されている本発明の実施形態における全体的な電源構造は、８５％以上の全体的な効率を有する。本発明の実施形態として上記で説明された電源構造は、応用に特定された集積回路（ＡＳＩＣ）として、シリコン内の多くの部品を構成するために一層向上した効率および独特の能力を有している。それゆえに説明された実施形態の構造は、低コストで、部品数が少なく、部品の寸法が小さいという長所を提供する。しかしながら、変圧器19への電圧パルス列のデューティサイクルがボルト１に対して最適化されるので、変圧器19の一次巻線側の調整を使用して、１つの出力電圧だけを正確に調整することができる。効率的な単一のｄｃ出力電圧のみを要求する低コストの応用があり、上記で説明された実施形態はそのような応用に適している。しかしながら、最も一般的な目的のコンピュータシステムに対して求められるような多数の出力電圧の要求を満たすために、本発明は別の実施形態において、各出力の大きさが正確に調整された、異なる電圧の多数のｄｃ出力を含むことができる構造に拡張されることができる。さらに、電力レールの不必要なコストなしにこの拡張を達成することができる。多数の出力に対して高効率および正確な調整を維持するための別の実施形態において、同期バックコンバータ21および順方向設計構造の全体的な設計は変更されない。その代わりに、フィードバック路は変更される。図６は、第１の入力36における入力ａｃライン電圧の逓降を達成する多数の出力のための本発明の実施形態の電源構造の前半分の概略図である。入力ａｃライン電圧36、整流およびフィルタ回路38、およびスイッチング回路40は、図１に示されている実施形態における相当する部品と同じであってよい。図６の実施形態において、変圧器45の一次巻線において発生される電圧パルス列がサンプリングされ、フィードバック路49を介して制御装置47へフィードバックされる。このサンプリングは、変圧器45上のタップによってスイッチ40からの入力巻線よりも一層高い巻線数で達成される。経路49におけるサンプリングされた電圧パルスによって、制御装置47は、変圧器45の一次巻線における電圧パルス列の周波数およびデューティサイクルを制御するためにスイッチ40を調整する。このループは出力電圧から独立して自己調節し、変圧器の一次巻線に対して一定のデューティサイクルおよび周波数の電圧パルス列を生成するように設定される。図７は、図６において前半分が示されている実施形態における整流および調節段の概略図である。蓄積およびフィルタブロック42は、図１および３における相当する回路と同じであり、同期バックコンバータ61は図１および３の同期バックコンバータ21の変形形態である。フィードフォワードライン51は、図１および３におけるフィードフォワードライン20と同じ機能を行い、それぞれ寄生ダイオード48および50を有するＦＥＴスイッチ44および46を同期して動作させるために制御装置57に対する入力を供給している。同期バックコンバータ61は、図１および３における同期バックコンバータ21と動作的に同様である。唯一の変更は、ＦＥＴスイッチ53および関連する寄生ダイオード55を付加したことである。この実施形態において、同期整流はスイッチ53 および44から構成されている組合せスイッチによって行われ、出力ボルト２の調整はスイッチ53、44、および46の組合せによって達成される。スイッチ53および 44のサイクルはスイッチ46により変更される。この実施形態において、電圧調整を達成するために、ボルト２がサンプリングされ、フィードバック路59を通って同期バックコンバータ61における制御装置57 へフィードバックされる。入力側は出力によって最早調整されない。サンプリングされた出力によって、制御装置57はスイッチ53および44の組合せとスイッチ46 とのデューティサイクルを制御し、インダクタ52へ転送されるエネルギ量を選択的に変化させる。制御装置57は、図６における制御装置47と周波数において同期される。このために、スイッチ53および関連する寄生ダイオードの付加は同期整流の適切な動作のために必要である。スイッチ40および制御装置47によって制御される電圧パルス列が、変圧器45の二次巻線を通って結合されるポジティブなサイクルであり、ボルト２の調整要求に対してスイッチ53および44をオフにし、スイッチ46をオンにすることができる。スイッチ53がないならば、同期バックコンバータ21における状態のように、寄生ダイオード48はオンにされ、スイッチ46を通って接地するためにエネルギを分流する。この場合に、電力は寄生ダイオード48を横切って放出され、電源の効率を劣化する。スイッチ53および寄生ダイオード55を付加することによって、この状態が発生するのを防ぐことができる。寄生ダイオード55は、寄生ダイオード48と逆に接続され、この状態においてブロッキングダイオードと同様に動作し、寄生ダイオード48を通る電流が流れを妨げる。この同期バックコンバータ61の実施形態は、さらにＩＣ技術を十分に利用している。３つのＦＥＴスイッチ53、44、および46は、制御装置57と一緒に単一のＩＣ上に形成され、単一のパッケージ内に構成されている。制御装置57は、同期バックコンバータ並びに蓄積およびフィルタ回路を複製することによって単一の変圧器45から駆動される多数のｄｃ出力電圧の全てを実行可能にする。図８は、異なる大きさの多数のｄｃ出力電圧を有する本発明にしたがう高い効率の電源システム63の１実施形態の概略的なブロック図である。付加的な同期バックコンバータ65、67、および付加的な蓄積およびフィルタ回路71、 73は、ｄｃ出力volts3およびvolts4を生成するために付加される。電源63は電力レールを利用しないので、出力電圧は無駄にされない。要求される電圧レベルの出力電圧のみが生成される。さらに、すべての同期バックコンバータブロックにおける制御装置は、制御装置47と周波数において同期されるので、電源システムにおける可能な非安定性を生じる可能性のあるビート周波数を発生させることはできない。ＦＥＴスイッチを使用する別の長所はそれらを容易に制御できることである。図８における同期バックコンバータ61のスイッチ53および44に対するゲートは、個々の出力をエネーブルまたはディスエーブルにするためにコンピュータシステム（またはその他の装置）におけるその他の制御機能によって制御装置57を介してアクセスすることができ、ノートブックコンピュータにおける休眠回路のような電力管理システムと協同して全体的な効率をさらに一層高める。同期バックコンバータ61におけるスイッチ53および44、または他の同期バックコンバータの何れかにおける同等なスイッチをオフに切換えることによって、対応する出力ｄｃ電圧はゼロにされ、回路または負荷によって電力は消費または加熱されない。図９は、多数のｄｃ出力電圧および個々の出力電圧のエネーブル／ディスエーブル制御を行う本発明の実施形態にしたがった高効率の電源システム77のブロック図である。制御ライン79、81、および83は、対応する同期バックコンバータの制御装置に対してエネーブル／ディスエーブル機能を実行する。本発明の技術的範囲から逸脱することなく多くの変更を行うことがきることは当業者に明白である。例えば、図１、８、および９における実施形態において使用されるＦＥＴスイッチは、それに制限するものではなく、便宜的なものである。選択されたものを代用することができる他の半導体または機械的装置がある。別の例において、図１、８、および９において示された実施形態において使用されている順方向設計構造は、目的を達成する入力ａｃラインのチョッピングおよび逓降方法が唯一の形式のものではない。別の例として、図１、８、および９において示された実施形態において使用されているＦＥＴスイッチは、目的を達成するために正確に示されている通りに接続される必要はない。例えば、電源構造の全体的な効率をさらに改善するために、ディスクリートまたはＩＣ形式でそれらを並列することができる。従来の電源よりも製造するのが一層廉価で、一層小型で、さらに一層柔軟で、制御可能であるパッケージを与える生成された回路を動作させるための種々の方法がある。

───────────────────────────────────────────────────── 【要約の続き】を設けられている。

Claims

【特許請求の範囲】１．調整されていないｄｃ電圧を生成するためにａｃ一次電源に接続された整流およびフィルタ回路と、整流およびフィルタ回路の出力に接続され、入力周波数よりも高い周波数でその２つの出力ラインを横切って実質的に方形波形のａｃ出力を供給するように構成されている外部で調節可能な入力スイッチング回路と、接地されたレグと第１の出力タップとを横切る入力スイッチング回路からの入力波形よりも低い電圧の方形波形を実質的に再生成するために、スイッチング回路の２つの出力ラインに接続された一次巻線と１つの接地されたレグを有する二次巻線とを備えた逓降変圧器と、接地されたレグと変圧器の第１の出力タップに接続された第１および第２の入力ラインを有し、第１の出力タップからのラインをスイッチするために接続された第１のＦＥＴと、第１のＦＥＴの出力から接地されたレグへ接続された第２のＦＥＴと、および各ＦＥＴのスイッチング入力と変圧器の第１の出力タップよりも高い電圧の第２の出力タップとに接続され、実質的に方形波形でＦＥＴを同期してオンおよびオフにスイッチするように構成されている第１の制御装置とを具備している同期バックコンバータと、第２のＦＥＴの接地された側と接地されていない側とに接続され、接地されていない側からのラインにインダクタと接地された側と接地されていない側とを横切って接続されたキャパシタとを有し、インダクタの出力とキャパシタの接地された側との間に調整されたｄｃ出力を発生させる蓄積およびフィルタ回路と、調整されたｄｃ出力の電圧の大きさの変化にしたがって入力スイッチング回路のデューティサイクルを調節するためにインダクタの出力と、外部で調節可能な入力スイッチング回路とに接続された第２の制御装置とを具備しているａｃ一次電源から調整されたｄｃ出力を供給するための電源。２．同期バックコンバータが単一の集積回路である請求項１記載の電源。３．同期バックコンバータ、整流およびフィルタ回路、外部で調節可能なスイッチング回路、および第２の制御装置が、集積回路のチップセットの一部分として構成されている請求項１記載の電源。４．チップセットが単一の集積回路を具備している請求項３記載の電源。５．調整されていないｄｃ電圧を生成するためにａｃ一次電源に接続された整流およびフィルタ回路と、整流およびフィルタ回路の出力に接続され、入力周波数よりも高い周波数でスイッチング回路の２つの出力ラインを横切って予め設定された周波数およびデューティサイクルの実質的に方形波形のａｃ出力を供給するように構成されている入力スイッチング回路と、接地されたレグと第１の出力タップとを横切る入力スイッチング回路からの入力波形よりも低い電圧の方形波形を実質的に再生成するために、スイッチング回路の２つの出力ラインに接続された一次巻線と１つの接地されたレグを有する二次巻線とを有する逓降変圧器と、接地されたレグと変圧器の第１の出力タップに接続された第１および第２の入力ラインを有し、第１の出力タップからのラインをスイッチするために第１の出力タップに接続された第１のＦＥＴと、第１のＦＥＴの反対の極性において第１のＦＥＴと直列に接続された第２のＦＥＴと、第２のＦＥＴの出力から接地されたレグに接続された第３のＦＥＴと、および各ＦＥＴのスイッチング入力と変圧器の第１の出力タップよりも高い電圧の第２の出力タップとに接続され、実質的に方形波形でＦＥＴを同期してオンおよびオフにスイッチして、第１と第２のＦＥＴが一緒にスイッチされるように形成されている第１の制御装置とを具備している同期バックコンバータと、第３のＦＥＴの接地された側と接地されていない側とに接続され、接地されていない側からのラインにおけるインダクタと、接地された側と接地されていない側とを横切って接続されたキャパシタとを有し、インダクタの出力とキャパシタの接地された側との間に調整されたｄｃ出力を供給する蓄積およびフィルタ回路と、調整されたｄｃ出力の電圧の大きさの変化にしたがってＦＥＴのスイッチングのデューティサイクルを調節するように構成されたインダクタの出力から同期バックコンバータ内の第１の制御装置へのフィードバックラインとを具備しているａｃ一次電源から調整されたｄｃ出力を供給するための電源。６．同期バックコンバータが単一の集積回路である請求項５記載の電源。７．整流およびフィルタ回路、入力スイッチング回路、およ同期バックコンバータが、集積回路チップセットとして構成されている請求項５記載の電源。８．チップセットが単一の集積回路を具備している請求項７記載の電源。９．スイッチング集積回路が、逓降変圧器の一次巻線からの出力タップおよびスイッチング回路に接続されており、スイッチング回路の周波数とデューティサイクルを安定化するように構成されている第２の制御装置をさらに具備している請求項５記載の電源。１０．それぞれが変圧器の接地されたレグおよび第１および第２の出力タップから並列に接続され、別々に個々に調整されたｄｃ出力を出力している同期バックコンバータと蓄積およびフィルタ回路との多数のセットをさらに具備している請求項５記載の電源。１１．同期バックコンバータが集積回路チップセットとして構成されている請求項１０記載の電源。１２．同期バックコンバータが単一のＩＣ内に構成されている請求項１１記載の電源。１３．同期バックコンバータ、整流およびフィルタ回路、および入力スイッチング回路が、集積回路チップセットとして構成されている請求項１０記載の電源。１４．集積回路チップセットが単一の集積回路を具備している請求項１３記載の電源。１５．オン−オフ入力の状態に応答して、同期バックコンバータ、したがって関連する調整されたｄｃ出力をオフに切換えるために構成されている各同期バックコンバータにおける第１の制御装置に対するオン−オフ入力をさらに具備している請求項１０記載の電源。１６．第１の入力ラインに接続された第１のＦＥＴと、第１のＦＥＴの出力から第２の入力ラインへ接続された第２のＦＥＴと、第１および第２のＦＥＴのスイッチング入力に接続され、実質的に方形の電圧波形を監視するための入力を有し、ＦＥＴを入力電圧波形と反対の状態で同期してオンおよびオフにスイッチングするように構成されている制御装置を具備している、第１および第２の出力入力ラインを横切って実質的に方形の電圧波形を整流するための同期バックコンバータ。１７．集積回路として構成されている請求項１６記載の同期バックコンバータ。１８．第１の入力ラインと第１のＦＥＴの入力に接続され、第１のＦＥＴと反対の極性に接続された第３のＦＥＴをさらに具備し、制御装置が調整されたｄｃ電圧をサンプリングし、調整されたｄｃ電圧の振幅における変化に応答してＦＥＴのスイッチングのデューティサイクルを変化させる入力を有している請求項１６記載の同期バックコンバータ。１９．集積回路として構成される請求項１８記載の同期バックコンバータ。２０．オン−オフ信号のための制御装置の入力をさらに具備し、制御装置がオン −オフ信号の状態に応答して同期バックコンバータをエネーブルおよびディスエーブルするように構成されている請求項１８記載の同期バックコンバータ。２１．集積回路として構成されている請求項２０記載の同期バックコンバータ。２２．同期バックコンバータの第１および第２の入力ラインを横切って実質的に方形の波形を供給し、第２の入力ラインが接地接続され、実質的に方形の波形が最大電圧である時間中にオンにされ、実質的に方形の波形が最大電圧でない全時間中においてオフになるように第１の入力ラインにおける第１のＦＥＴをスイッチし、実質的に方形の波形が最大電圧でない時間中にオンにされ、実質的に方形の波形が最大電圧である全時間中にオフになるように、第１のＦＥＴの出力から接地されたラインへ接続されている第２のＦＥＴをスイッチするステップを含んでいる実質的に方形の波形を整流する方法。２３．第３のＦＥＴが第１のＦＥＴと第１の入力ラインとの間に反対の極性で接続され、一緒にスイッチされる同期バックコンバータの出力から生成された調整されたｄｃ電圧の大きさにしたがってＦＥＴのスイッチングのデューティサイクルを変化するためのステップをさらに含んでいる請求項２２記載の方法。２４．外部のオフ信号に応答してＦＥＴのスイッチングを止め、外部のオン信号に応答してＦＥＴのスイッチングを再開するステップをさらに含んでいる請求項２３記載の方法。