JPH104170A - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JPH104170A JPH104170A JP8175627A JP17562796A JPH104170A JP H104170 A JPH104170 A JP H104170A JP 8175627 A JP8175627 A JP 8175627A JP 17562796 A JP17562796 A JP 17562796A JP H104170 A JPH104170 A JP H104170A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- semiconductor device
- view
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置用リー
ドフレームに関し、特に、溝（凹部）を有するリードフ
レームに関する。The present invention relates to a lead frame for a semiconductor device, and more particularly to a lead frame having a groove (recess).
【０００２】[0002]
【従来の技術】従来のリードフレーム及びその従来のリ
ードフレームを用いて構成した樹脂封止型半導体装置の
要部構造を以下に説明する。図６及び図７は、特開平４
−２４２９６６号公報に提案される樹脂封止型半導体装
置の構成を示したものであり、図８は、特開昭６０−１
６１６４７号公報に提案される半導体装置用リードフレ
ームの構成を示したものである。2. Description of the Related Art The structure of a main part of a conventional lead frame and a resin-sealed semiconductor device formed using the conventional lead frame will be described below. FIG. 6 and FIG.
FIG. 8 shows a configuration of a resin-sealed semiconductor device proposed in Japanese Patent Application Laid-Open No. 242966/1990.
1 shows a configuration of a lead frame for a semiconductor device proposed in Japanese Patent No. 61647.
【０００３】図６を参照して、上記特開平４−２４２９
６６号公報記載の樹脂封止型半導体装置においては、リ
ードフレームのダイパッド１に対し半導体チップ７のマ
ウント部の面域を除いて樹脂パッケージ８の封止樹脂と
接し合う領域に多数の小径な貫通穴９を分散して穿孔さ
れている。なお、図６（Ａ）は平面図、図６（Ｂ）は図
６（Ａ）の側断面図を示す。このようにして作られる樹
脂封止型半導体装置においては、樹脂パッケージ８の成
形工程で、モールド金型に注入した溶融樹脂がダイパッ
ド２に穿孔した貫通孔６にも充填され、その投錨効果に
よりダイパッド１の表、裏両側の封止樹脂との結合力が
高まり、ダイパッドの反り、封止樹脂との間の剥離、ダ
イパッドの反りに起因するチップのクラックの発生が抑
えられるものと記載されている。[0003] Referring to FIG.
In the resin-encapsulated semiconductor device described in JP-A-66-66, a large number of small-diameter penetrating holes are formed in a region in contact with the encapsulating resin of the resin package 8 except for the surface area of the mounting portion of the semiconductor chip 7 with respect to the die pad 1 of the lead frame. Holes 9 are dispersed and perforated. 6A is a plan view, and FIG. 6B is a side sectional view of FIG. 6A. In the resin-encapsulated semiconductor device manufactured in this manner, in the molding process of the resin package 8, the molten resin injected into the mold is filled also in the through-hole 6 formed in the die pad 2, and the die pad is formed by the anchoring effect. It is described that the bonding force with the sealing resin on both the front and back sides of No. 1 is increased, and the occurrence of chip cracks due to the warpage of the die pad, the separation from the sealing resin, and the warpage of the die pad is suppressed. .
【０００４】また、図７を参照して、上記特開平４−２
４２９６６号公報には、リードフレーム１のチップマウ
ント部分４とねじ止め用穴１０の間に、板面を横切るよ
うなスリット状の凹溝３を形成し、リードフレーム１の
周域を樹脂封止し、封止樹脂に対する投錨効果を発揮す
るようにした絶縁型半導体装置の構成が提案されてい
る。図７（Ａ）は平面図、図７（Ｂ）は図７（Ａ）の側
断面図を示す。[0004] Further, referring to FIG.
In Japanese Patent No. 42966, a slit-shaped groove 3 is formed between the chip mount portion 4 of the lead frame 1 and the screw hole 10 so as to cross the plate surface, and the peripheral area of the lead frame 1 is sealed with resin. In addition, there has been proposed a configuration of an insulating semiconductor device that exerts an anchoring effect on a sealing resin. 7A is a plan view, and FIG. 7B is a side sectional view of FIG. 7A.
【０００５】また、図８を参照すると、上記特開昭６０
−１６１６４７号公報には、リードフレーム１の放熱板
部２との境界線に沿ったチップマウント部４の表面に互
いに平行な溝３ａ、３ｂを形成し、チップマウント部４
の周域を樹脂封止した非絶縁型半導体装置が提案されて
いる。なお、図８（Ａ）は平面図、図８（Ｂ）は図８
（Ａ）の側断面図を示す。[0005] Referring to FIG. 8, FIG.
Japanese Patent Application Laid-Open No. 161647 discloses that grooves 3a and 3b parallel to each other are formed on a surface of a chip mount portion 4 along a boundary line between a lead frame 1 and a heat radiating plate portion 2.
A non-insulated semiconductor device in which the peripheral region is sealed with a resin has been proposed. 8A is a plan view, and FIG.
(A) is a side sectional view.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記し
た従来技術は、下記記載の問題点を有している。However, the above-mentioned prior art has the following problems.
【０００７】その第１の問題点は、熱ストレス（温度サ
イクル、断熱動作寿命試験）を印加することで、樹脂８
とリードフレーム１の密着面が剥がれる、ということで
ある。これは、前記した従来の技術に共通の問題点とさ
れている。The first problem is that the application of heat stress (temperature cycle, adiabatic operation life test) causes the resin 8
And the contact surface of the lead frame 1 is peeled off. This is a common problem with the above-described conventional technology.
【０００８】この理由は、樹脂８とリードフレーム１の
熱膨張率の差により、熱ストレスを印加することで、図
３に示すように、樹脂８とリードフレーム１の密着面
で、スライドが生じる、ことによる。The reason is that a thermal stress is applied due to the difference in the coefficient of thermal expansion between the resin 8 and the lead frame 1, thereby causing a slide on the contact surface between the resin 8 and the lead frame 1 as shown in FIG. Depending on.
【０００９】第２の問題点は、非絶縁型半導体装置にお
いて、図８に示す従来の連続溝を有するリードフレーム
では、熱ストレスを印加することで、チップマウント部
４と樹脂８の密着面が放熱板部側２より剥がれる。A second problem is that, in a non-insulating type semiconductor device, in the conventional lead frame having a continuous groove shown in FIG. It is peeled off from the radiator plate side 2.
【００１０】この理由は、非絶縁型半導体装置では、図
３（Ａ）に示すように、樹脂８とリードフレーム１の密
着面でスライドが起こる。チップマウント部４の放熱板
部側２は樹脂８との密着面積が少いため、スライドが起
こり易いからである。The reason is that, in the non-insulated semiconductor device, as shown in FIG. 3A, sliding occurs on the contact surface between the resin 8 and the lead frame 1. This is because the heat-dissipating plate side 2 of the chip mount 4 has a small contact area with the resin 8 and thus slides easily.
【００１１】さらに、第３の問題点は、非絶縁型半導体
装置においては、図６に示した従来の貫通穴を有するリ
ードフレームは使用できない。A third problem is that a conventional lead frame having a through hole shown in FIG. 6 cannot be used in a non-insulated semiconductor device.
【００１２】この理由は、非絶縁型半導体装置の場合、
リードフレーム１の一面は樹脂封止されず露出させ、面
実装等に使用するため、リードフレームに貫通穴が有る
と実装性が劣化することによる。The reason is that in the case of a non-insulated semiconductor device,
One surface of the lead frame 1 is exposed without being resin-sealed and is used for surface mounting or the like. Therefore, if the lead frame has a through hole, the mountability is deteriorated.
【００１３】そして、第４の問題点は、図７に示す絶縁
型半導体装置において、リードフレーム１と樹脂８の密
着面のスライドが溝３に平行な場合には、所望する効果
が得られないということである。A fourth problem is that, in the insulating semiconductor device shown in FIG. 7, if the slide of the contact surface between the lead frame 1 and the resin 8 is parallel to the groove 3, the desired effect cannot be obtained. That's what it means.
【００１４】この理由は、上記スライドが溝３に平行な
場合、密着面のスライドに対して溝３による引っかかり
が生じないためである。The reason is that when the slide is parallel to the groove 3, the slide on the contact surface is not caught by the groove 3.
【００１５】従って、本発明は、上記事情に鑑みてなさ
れたものであって、その目的は、封止樹脂とリードフレ
ームの密着力を向上させ、熱ストレス耐量を向上させる
リードフレームを提供することにある。SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a lead frame capable of improving the adhesion between a sealing resin and a lead frame and improving the thermal stress resistance. It is in.
【００１６】[0016]
【課題を解決するための手段】前記目的を達成するた
め、本発明のリードフレームは、リードフレームのチッ
プマウント部に不連続の溝を複数個設ける構成を特徴と
する。In order to achieve the above object, a lead frame according to the present invention is characterized in that a plurality of discontinuous grooves are provided in a chip mount portion of the lead frame.
【００１７】また、放熱板側に多数の不連続の溝を設け
る構成を特徴とする。Further, a feature is provided in which a large number of discontinuous grooves are provided on the heat sink side.
【００１８】本発明によれば、不連続の溝を放熱板側に
多数設けることにより、樹脂とリードフレームとの密着
面でのスライドに引っかかりが生じ、スライドが起こり
にくくなる。すなわち、不連続にすることで、前後左右
（リードフレームに平行）方向への引っかかりが生じ、
チップマウント部の溝を多くすることで引っかかり箇所
が増えて更に密着面積が増し、スライドが起こりにくく
なる。According to the present invention, by providing a large number of discontinuous grooves on the heat radiating plate side, the slide on the contact surface between the resin and the lead frame is caught, and the slide hardly occurs. In other words, the discontinuity causes hooking in the front, rear, left, and right directions (parallel to the lead frame),
Increasing the number of grooves in the chip mount portion increases the number of places to be caught, further increasing the contact area, and making the slide less likely to occur.
【００１９】また、チップマウント部の放熱板部側は樹
脂との密着面積が少いため、スライドが大きくなるが、
不連続溝を放熱板側に多数設けることでスライドに対す
る引っかかりが強くなり、チップマウント部の放熱板部
側の樹脂スライドが起こりにくくなる。Also, since the area of the chip mounting portion on the heat radiating plate side which is in close contact with the resin is small, the slide becomes large.
By providing a large number of discontinuous grooves on the heat radiating plate side, catching on the slide is increased, and resin sliding on the heat radiating plate side of the chip mount portion is less likely to occur.
【００２０】[0020]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
【００２１】図１は、本発明の第１の実施の形態の構成
を示す図であり、図１（Ａ）は平面図、図１（Ｂ）は図
１（Ａ）の側断面図、図２（Ａ）は図１（Ａ）のＩ−
Ｉ′線断面図、図２（Ｂ）は図１（Ａ）のII−II′線断
面図をそれぞれ示している。図１及び図２において、１
はリードフレーム、２は放熱板部、３は溝、４はチップ
マウント部、５は不連続溝、６はリードフレーム１と半
導体チップ７を接着する半田、８はチップマウント部周
域を封止した樹脂パッケージである。FIG. 1 is a view showing the structure of a first embodiment of the present invention. FIG. 1 (A) is a plan view, FIG. 1 (B) is a side sectional view of FIG. 2 (A) is I- in FIG. 1 (A).
FIG. 2B is a sectional view taken along the line II ′ of FIG. 1A. 1 and 2, 1
Is a lead frame, 2 is a radiator plate, 3 is a groove, 4 is a chip mount, 5 is a discontinuous groove, 6 is a solder for bonding the lead frame 1 and the semiconductor chip 7, and 8 is a seal around the chip mount. It is a resin package.
【００２２】放熱板部２には、ねじ止め用穴１０が穿孔
されており、この穴１０を利用して半導体装置をヒート
シンクなどにねじ締結する。A hole 10 for screwing is formed in the radiator plate 2, and the semiconductor device is screwed to a heat sink or the like using the hole 10.
【００２３】ここで、チップマウント部４と放熱板部２
を形成するリードフレーム１は、熱伝導性の高い、金属
板をプレス加工して作られたものである。また、樹脂パ
ッケージ８は例えばトランスファモールド法で形成され
る。Here, the chip mount part 4 and the heat sink part 2
Is formed by pressing a metal plate having high thermal conductivity. The resin package 8 is formed by, for example, a transfer molding method.
【００２４】次に、本発明の実施の形態の動作につい
て、図１、及び図３を参照して詳細に説明する。Next, the operation of the embodiment of the present invention will be described in detail with reference to FIG. 1 and FIG.
【００２５】図１に示す半導体装置に、熱ストレス（温
度サイクリング試験断続動作寿命試験）を印加すると、
リードフレーム１と樹脂８の熱膨張率の差により、図３
に示すように、リードフレーム１と樹脂８に曲げ応力が
加わり、リードフレーム１と樹脂８との密着面にスライ
ドが生じる。When a thermal stress (temperature cycling test intermittent operation life test) is applied to the semiconductor device shown in FIG.
Due to the difference in the coefficient of thermal expansion between the lead frame 1 and the resin 8, FIG.
As shown in (1), bending stress is applied to the lead frame 1 and the resin 8, and a slide occurs on the contact surface between the lead frame 1 and the resin 8.
【００２６】この時、不連続溝５により、図３の矢印方
向（チップマウント部４に平行）のスライドに対して引
っかかりが生じ、密着面のスライドが抑えられる。At this time, the discontinuous groove 5 causes the slide in the direction of the arrow in FIG. 3 (parallel to the chip mount portion 4) to be caught, thereby suppressing the slide of the contact surface.
【００２７】[0027]
【実施例】上記した本発明の実施の形態をより詳細に説
明すべく、以下に本発明の実施例を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In order to explain the above-mentioned embodiment of the present invention in more detail, embodiments of the present invention will be described below.
【００２８】図１及び図２を参照すると、本発明の実施
例においては、リードフレーム１は熱伝導性の高い銅、
アルミニウムなどの金属板をプレス加工して作られる。
また、溝３及び不連続溝５は打刻溝及びエッチング溝に
より形成される。各溝の寸法はチップマウント部４の各
周域と樹脂８との密着面積により適切な寸法で形成され
る。Referring to FIGS. 1 and 2, in an embodiment of the present invention, a lead frame 1 is made of copper having high thermal conductivity.
It is made by pressing a metal plate such as aluminum.
The groove 3 and the discontinuous groove 5 are formed by an embossed groove and an etched groove. The dimensions of each groove are appropriately determined according to the contact area between each peripheral area of the chip mount part 4 and the resin 8.
【００２９】不連続溝５の形状は、図２（Ｄ）に示すよ
うに、好ましくは四角形状で形成される。As shown in FIG. 2D, the shape of the discontinuous groove 5 is preferably formed in a square shape.
【００３０】次に、本発明の実施例の動作について図１
〜図３を参照して説明する。Next, the operation of the embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG.
【００３１】図１に示す半導体装置に、熱ストレス（温
度サイクリング試験：１５０℃〜−５５℃、断続寿命試
験：チャネル温度差１２５℃）を印加することで、リー
ドフレーム１と樹脂８の熱膨張率の差により、図３に示
すように、リードフレーム１と樹脂８に曲げ応力が加わ
り、リードフレーム１と樹脂８との密着面にスライドが
生じる。By applying a thermal stress (temperature cycling test: 150 ° C. to −55 ° C., intermittent life test: channel temperature difference 125 ° C.) to the semiconductor device shown in FIG. Due to the difference in the rates, as shown in FIG. 3, bending stress is applied to the lead frame 1 and the resin 8, and sliding occurs on the contact surface between the lead frame 1 and the resin 8.
【００３２】この時、不連続溝５の側面と樹脂との引っ
かかりにより、チップマウント部４に平行な縦横方向の
スライドが抑えられる。At this time, the side surface of the discontinuous groove 5 is caught by the resin, so that the sliding in the vertical and horizontal directions parallel to the chip mount portion 4 is suppressed.
【００３３】次に、本発明の別の実施の形態について図
面を参照して説明する。Next, another embodiment of the present invention will be described with reference to the drawings.
【００３４】図４に示すように、本発明の別の実施の形
態においては、本発明の特徴である不連続溝５を、放熱
板部２側へ多数設けることにより、熱ストレスによる放
熱板部側の剥れを抑えている。As shown in FIG. 4, in another embodiment of the present invention, a large number of discontinuous grooves 5, which are a feature of the present invention, are provided on the heat radiating plate 2 side, so that the heat radiating plate 5 The peeling of the side is suppressed.
【００３５】本発明のさらに別の実施の形態として、図
５に示すように、不連続溝５の底面を荒らす（溝の深さ
を３００μｍ、底面凹凸高さ３０μｍにする）ことによ
り、リードフレーム１と封止樹脂８との密着面積を増や
し、熱ストレスによる剥れを抑える効果を高めたもので
ある。As still another embodiment of the present invention, as shown in FIG. 5, the bottom surface of the discontinuous groove 5 is roughened (the depth of the groove is set to 300 μm and the height of the bottom surface unevenness is set to 30 μm). This increases the area of close contact between the sealing resin 1 and the sealing resin 8 to enhance the effect of suppressing peeling due to thermal stress.
【００３６】[0036]
【発明の効果】以上説明したように、本発明によれば、
チップマウント部に不連続溝を設けたことにより、熱ス
トレスに対するリードフレームと樹脂との剥れが起こり
にくくし、製造歩留まり及び装置の信頼性を向上させる
という効果を奏する。As described above, according to the present invention,
Providing the discontinuous groove in the chip mount portion makes it difficult for the lead frame and the resin to be separated from each other due to thermal stress, and has an effect of improving the manufacturing yield and the reliability of the device.
【００３７】この理由は、本発明においては、曲げ応力
に対し、チップマウント部に設けた不連続溝によりリー
ドフレームと樹脂との密着性が向上したことによる。The reason for this is that, in the present invention, the adhesiveness between the lead frame and the resin is improved by the discontinuous groove provided in the chip mount portion against bending stress.
【図１】（Ａ）本発明のリードフレームの実施の形態を
示す平面図である。 （Ｂ）図１（Ａ）の側面断面図である。FIG. 1A is a plan view showing an embodiment of a lead frame of the present invention. (B) It is a side sectional view of Drawing 1 (A).
【図２】（Ｃ）図１（Ａ）のＩ−Ｉ′の断面図である。 （Ｄ）図１（Ａ）のII−II′の断面図である。FIG. 2C is a cross-sectional view taken along a line II ′ of FIG. FIG. 2D is a sectional view taken along line II-II ′ of FIG.
【図３】（Ａ）熱ストレス印加時の側面断面図である。 （Ｂ）（Ａ）のIII−III′の断面図である。FIG. 3A is a side cross-sectional view when a thermal stress is applied. (B) It is sectional drawing of III-III 'of (A).
【図４】（Ａ）本発明の別の実施の形態を示す平面図で
ある。 （Ｂ）（Ａ）のIV−IV′の断面図である。FIG. 4A is a plan view showing another embodiment of the present invention. (B) It is sectional drawing of IV-IV 'of (A).
【図５】（Ａ）本発明のさらに別の実施の形態を示す平
面図である。 （Ｂ）（Ａ）のＶ−Ｖ′の断面図である。FIG. 5 (A) is a plan view showing still another embodiment of the present invention. (B) It is sectional drawing of VV 'of (A).
【図６】（Ａ）従来の装置を示す平面図である。 （Ｂ）（Ａ）の側面断面図である。FIG. 6A is a plan view showing a conventional device. (B) It is a side sectional view of (A).
【図７】（Ａ）従来の他の装置を示す平面図である。 （Ｂ）（Ａ）側面断面図である。FIG. 7A is a plan view showing another conventional device. It is a side sectional view of (B) and (A).
【図８】（Ａ）従来の他の装置を示す平面図である。 （Ｂ）（Ａ）側面断面図である。FIG. 8A is a plan view showing another conventional device. It is a side sectional view of (B) and (A).
１ リードフレーム ２ 放熱板部 ３ 溝 ４ チップマウント部 ５ 不連続溝 ６ 接続用半田 ７ 半導体チップ ８ 封止樹脂成形体 ９ 貫通穴 １０ ねじ止め用穴 DESCRIPTION OF SYMBOLS 1 Lead frame 2 Heat sink 3 Groove 4 Chip mount part 5 Discontinuous groove 6 Connection solder 7 Semiconductor chip 8 Sealing resin molding 9 Through hole 10 Screw hole
Claims (4)
フレームにおいて、 封止樹脂を密着するリードフレーム表面に不連続の溝を
複数個形成してなることを特徴とする半導体装置用リー
ドフレーム。1. A lead frame for use in a resin-encapsulated semiconductor device, wherein a plurality of discontinuous grooves are formed on the surface of the lead frame to which sealing resin is adhered.
されない放熱板を有する半導体装置に用いられるリード
フレームにおいて、 封止樹脂を密着するリードフレーム表面の放熱板側に複
数の不連続な溝を形成してなることを特徴とする半導体
装置用リードフレーム。2. A lead frame used in a semiconductor device having a heat radiating plate which is not resin-sealed, wherein a plurality of discontinuities are provided on a heat radiating plate side of a lead frame surface to which a sealing resin is adhered. A lead frame for a semiconductor device, characterized by forming a simple groove.
フレームにおいて、 封止樹脂を密着するリードフレーム表面に形成された不
連続な溝の底面を荒らすようにしたことを特徴とする半
導体装置用リードフレーム。3. A lead frame for use in a resin-encapsulated semiconductor device, wherein a bottom surface of a discontinuous groove formed on a surface of the lead frame to which sealing resin is adhered is roughened. Lead frame.
ップマウント部の表面に、放熱板と反対側から前記放熱
板側の方向に沿って互いに非連通の複数の溝を備えたこ
とを特徴とする半導体装置用リードフレーム。4. A plurality of grooves which are not communicated with each other along a direction from the side opposite to the heat radiating plate toward the heat radiating plate on a surface of the chip mount portion of the lead frame to which the sealing resin is adhered. Lead frame for a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8175627A JPH104170A (en) | 1996-06-14 | 1996-06-14 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8175627A JPH104170A (en) | 1996-06-14 | 1996-06-14 | Lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH104170A true JPH104170A (en) | 1998-01-06 |
Family
ID=15999396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8175627A Pending JPH104170A (en) | 1996-06-14 | 1996-06-14 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH104170A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10553525B2 (en) | 2014-06-30 | 2020-02-04 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119660A (en) * | 1982-01-11 | 1983-07-16 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPS62274758A (en) * | 1986-05-23 | 1987-11-28 | Hitachi Ltd | Electronic device |
| JPH06252317A (en) * | 1993-02-25 | 1994-09-09 | Hitachi Ltd | Semiconductor device |
-
1996
- 1996-06-14 JP JP8175627A patent/JPH104170A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119660A (en) * | 1982-01-11 | 1983-07-16 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPS62274758A (en) * | 1986-05-23 | 1987-11-28 | Hitachi Ltd | Electronic device |
| JPH06252317A (en) * | 1993-02-25 | 1994-09-09 | Hitachi Ltd | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10553525B2 (en) | 2014-06-30 | 2020-02-04 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206338A (en) | Assembly of semiconductor device provided with heat sink | |
| JPH08213536A (en) | Down set lead-frame having semiconductor-die attaching pad exposed to one-surface of package,and its manufacture | |
| JP2005191178A (en) | Semiconductor device | |
| JPH10163401A (en) | Lead frame, semiconductor package, and manufacture of semiconductor package | |
| KR960039449A (en) | Semiconductor Package, Leadframe and Manufacturing Method | |
| JP3039488B2 (en) | Semiconductor device | |
| JP2002009220A (en) | Resin-sealed semiconductor device | |
| JPH104170A (en) | Lead frame | |
| JPH10135386A (en) | Manufacturing methd of semiconductor bare chip | |
| JPH0582686A (en) | Semiconductor heat sink structure | |
| JP2002329828A (en) | Semiconductor device | |
| JP2004335493A (en) | Packaging structure of semiconductor device | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| JPH04242966A (en) | Resin sealed semiconductor device | |
| JPH04199736A (en) | Manufacture of pin type radiation fin | |
| JP2016009747A (en) | Semiconductor package | |
| JP2006128571A (en) | Semiconductor device | |
| JPH1012788A (en) | Semiconductor device, manufacture thereof and lead frame for the semiconductor device | |
| JP3113560B2 (en) | Lead frame and semiconductor device using the same | |
| JP3229816B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP2000049271A (en) | Semiconductor device | |
| JPH0395959A (en) | Lead frame | |
| JP2003078101A (en) | Semiconductor device, lead frame provided to the same, and its manufacturing method | |
| JP2001352008A (en) | Semiconductor device and its manufacturing method | |
| JPH10321782A (en) | Resin-molded type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980106 |