JP2002329828A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2002329828A
JP2002329828A JP2001132282A JP2001132282A JP2002329828A JP 2002329828 A JP2002329828 A JP 2002329828A JP 2001132282 A JP2001132282 A JP 2001132282A JP 2001132282 A JP2001132282 A JP 2001132282A JP 2002329828 A JP2002329828 A JP 2002329828A
Authority
JP
Japan
Prior art keywords
heat sink
resin
block
electrode block
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001132282A
Other languages
Japanese (ja)
Other versions
JP4631205B2 (en
Inventor
Yoshimi Nakase
中瀬  好美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001132282A priority Critical patent/JP4631205B2/en
Publication of JP2002329828A publication Critical patent/JP2002329828A/en
Application granted granted Critical
Publication of JP4631205B2 publication Critical patent/JP4631205B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To apply coating resin with ease, check the state of the coating with ease, and prevent the occurrence of uncoated areas. SOLUTION: With respect to a semiconductor device 11, a projection 15a is formed on the upper face of the electrode block 15 thereof placed on one 13 of heat sinks, and a recess 14b to be engaged with the projection 15a is formed on the lower face of the other 14 of the heat sinks. Coating resin 17 is applied to faces of the heat sinks 13 and 14 and the like to be brought into contact with resin 18 to enhance the adhesion to the resin 18. Thus, even if the coating resin is applied before the other heat sink 14 is joined with the electrode block 15, some areas are prevented from being left uncoated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、発熱素子と、この
発熱素子の両面に接合された一対の放熱板とを備えて成
る半導体装置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device comprising a heating element and a pair of heat radiating plates joined to both sides of the heating element, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】例えば高耐圧・大電流用の半導体チップ
(発熱素子)は、使用時の発熱が大きいため、チップか
らの放熱性を向上させるための構成が必要になる。この
構成の一例として、チップの両面に一対の放熱板を例え
ば半田層を介して接合する構成が、従来より、考えられ
ており、この構成によれば、チップの両面から放熱でき
るので、放熱性が向上する。
2. Description of the Related Art For example, a semiconductor chip (heat generating element) for a high withstand voltage and a large current generates a large amount of heat when used, so that a structure for improving heat dissipation from the chip is required. As an example of this configuration, a configuration in which a pair of heat radiating plates are joined to both surfaces of a chip via, for example, a solder layer has been conventionally considered. According to this configuration, heat can be radiated from both surfaces of the chip, so Is improved.

【0003】上記した構成の半導体装置の一例を、図5
に示す。この図5に示すように、半導体装置1は、一対
のヒートシンク(放熱板)2、3の間に半導体チップ4
と電極ブロック5を挟んで構成されている。ヒートシン
ク2と半導体チップ4の間、半導体チップ4と電極ブロ
ック5の間、電極ブロック5とヒートシンク3の間は、
それぞれ半田6により接合されている。そして、このよ
うな構成の半導体装置1は、樹脂7でモールドされてい
る。
An example of a semiconductor device having the above configuration is shown in FIG.
Shown in As shown in FIG. 5, the semiconductor device 1 includes a semiconductor chip 4 between a pair of heat sinks (radiator plates) 2 and 3.
And the electrode block 5. Between the heat sink 2 and the semiconductor chip 4, between the semiconductor chip 4 and the electrode block 5, and between the electrode block 5 and the heat sink 3,
Each is joined by solder 6. The semiconductor device 1 having such a configuration is molded with the resin 7.

【0004】[0004]

【発明が解決しようとする課題】上記従来構成において
は、半導体チップ4及びヒートシンク2、3等と樹脂7
の熱膨脹係数の差が大きいため、両者の接触部に大きな
熱応力が作用し、この熱応力が樹脂7の密着力よりも大
きくなると、樹脂7が剥離してしまうことがある。そし
て、樹脂7が剥離すると、半導体チップ4とヒートシン
ク2、3の接合部(半田層)に大きなストレスがかかる
ようになり、急激に接合部(半田層)が劣化してしま
う。この傾向は、温度差が大きいほど顕著である。
In the above conventional structure, the semiconductor chip 4, the heat sinks 2, 3 and the like and the resin 7
Is large, a large thermal stress acts on the contact portion between the two, and if the thermal stress is larger than the adhesive force of the resin 7, the resin 7 may be peeled off. When the resin 7 is peeled off, a large stress is applied to the joint (solder layer) between the semiconductor chip 4 and the heat sinks 2 and 3, and the joint (solder layer) is rapidly deteriorated. This tendency is more remarkable as the temperature difference is larger.

【0005】さて、樹脂7の剥離を防止する対策とし
て、樹脂7の密着力を強くする対策が考えられる。この
対策として、樹脂7が密着する表面、即ち、ヒートシン
ク2の上面、ヒートシンク3の下面、半導体チップ4及
び電極ブロック5の表面に、樹脂7との密着性を高める
コーティング樹脂である例えばポリアミド樹脂8(図5
中のやや太い実線参照)を塗布することが考えられてい
る。
[0005] As a measure for preventing the resin 7 from peeling off, a measure for increasing the adhesion of the resin 7 can be considered. As a countermeasure, for example, a polyamide resin 8 which is a coating resin for improving adhesion to the resin 7 is provided on the surface to which the resin 7 adheres, that is, the upper surface of the heat sink 2, the lower surface of the heat sink 3, and the surfaces of the semiconductor chip 4 and the electrode block 5. (FIG. 5
It is considered to apply a slightly thick solid line in the drawing).

【0006】ここで、樹脂モールドする直前の状態、即
ち、一対のヒートシンク2、3間に半導体チップ4及び
電極ブロック5を半田接合した構成の状態で、ポリアミ
ド樹脂8を塗布しようとした場合、ヒートシンク2、3
の隙間が例えば1〜2mm程度しかなく、かなり狭いた
め、ポリアミド樹脂8を漏れなく均一に塗布することが
困難であった。
Here, when the polyamide resin 8 is to be applied in a state immediately before resin molding, that is, in a state in which the semiconductor chip 4 and the electrode block 5 are soldered between the pair of heat sinks 2 and 3, Two, three
Is only about 1 to 2 mm, for example, and is considerably narrow, so that it was difficult to apply the polyamide resin 8 uniformly without leakage.

【0007】そこで、本発明者は、図6に示すように、
ヒートシンク2上に半導体チップ4と電極ブロック5を
半田付けした構成に対して、ヒートシンク3を半田付け
する前の段階で、ポリアミド樹脂8を塗布する方法を考
えた。具体的には、ヒートシンク2上に半導体チップ4
と電極ブロック5を半田付けした構成の上面にポリアミ
ド樹脂8を塗布すると共に、ヒートシンク3の下面にポ
リアミド樹脂8を塗布した。この場合、電極ブロック5
の上面と、ヒートシンク3の下面における上記電極ブロ
ック5を接合する部分とには、マスクを施すことによ
り、ポリアミド樹脂8を塗布しないようにしている。
Therefore, the inventor of the present invention, as shown in FIG.
With respect to a configuration in which the semiconductor chip 4 and the electrode block 5 are soldered on the heat sink 2, a method of applying a polyamide resin 8 before soldering the heat sink 3 was considered. Specifically, the semiconductor chip 4 is placed on the heat sink 2.
The polyamide resin 8 was applied to the upper surface of the structure where the electrode block 5 was soldered and the polyamide resin 8 was applied to the lower surface of the heat sink 3. In this case, the electrode block 5
The upper surface of the heat sink 3 and the portion of the lower surface of the heat sink 3 where the electrode block 5 is joined are masked so that the polyamide resin 8 is not applied.

【0008】そして、上記したようにポリアミド樹脂8
を塗布して乾燥させた後、電極ブロック5の上面にヒー
トシンク3の下面を半田付けする。これにより、樹脂7
でモールドする前の状態の構成が得られる(図5参
照)。しかし、この構成の場合、ヒートシンク3におけ
る電極ブロック5を半田付けした部分に、ポリアミド樹
脂8の未塗布部分がどうしてもできてしまうという不具
合がある。そして、このような未塗布部分が存在する
と、モールド樹脂7とヒートシンク2、3等との密着性
を十分確保できなくなり、加熱・冷却されたときに生ず
る熱応力によって樹脂7が剥離するおそれがある。
Then, as described above, the polyamide resin 8
Then, the lower surface of the heat sink 3 is soldered to the upper surface of the electrode block 5. Thereby, the resin 7
Thus, the configuration before molding is obtained (see FIG. 5). However, in the case of this configuration, there is a disadvantage that a portion where the polyamide resin 8 is not applied is inevitably formed in a portion where the electrode block 5 of the heat sink 3 is soldered. When such an uncoated portion exists, the adhesion between the mold resin 7 and the heat sinks 2 and 3 cannot be sufficiently ensured, and the resin 7 may be peeled off by thermal stress generated when heated and cooled. .

【0009】従って、上記未塗布部分を再塗布する作業
が必要になり、この再塗布作業においては、ヒートシン
ク2、3の隙間が狭いため、やはり作業性が悪く、塗布
状態の確認も困難であるという問題点がある。
Therefore, it is necessary to re-apply the unapplied portion. In this re-applying operation, since the gap between the heat sinks 2 and 3 is narrow, the workability is also poor, and it is difficult to confirm the applied state. There is a problem.

【0010】そこで、本発明の目的は、コーティング樹
脂を容易に塗布することができると共に、その塗布状態
を容易に確認することができ、また、未塗布部分の発生
を防止することができる半導体装置及びその製造方法を
提供することにある。
Accordingly, an object of the present invention is to provide a semiconductor device in which a coating resin can be easily applied, the applied state can be easily confirmed, and the occurrence of an uncoated portion can be prevented. And a method for manufacturing the same.

【0011】[0011]

【課題を解決するための手段】請求項1の発明において
は、電極ブロックの上面に凸部または凹部からなる嵌合
部を設け、他方の放熱板の下面に前記嵌合部と嵌合する
ように凹部または凸部からなる被嵌合部を設け、そし
て、前記放熱板等の表面における樹脂と接触する面に前
記樹脂との密着性を高めるコーティング樹脂を塗布する
ように構成した。この構成の場合、他方の放熱板を電極
ブロックに接合する前の状態で、コーティング樹脂の塗
布を実行すれば、コーティング樹脂を容易に塗布するこ
とができると共に、その塗布状態を容易に確認すること
ができる。そして、塗布後、他方の放熱板を電極ブロッ
クに接合するときには、電極ブロックの嵌合部を他方の
放熱板の被嵌合部に嵌合させて接合する構成となるの
で、電極ブロック及び他方の放熱板の表面に塗布された
ポリアミド樹脂のコーティング層が互いに直接当接する
ようになり、ポリアミド樹脂の未塗布部分の発生を防止
することができる。
According to the first aspect of the present invention, a fitting portion comprising a convex portion or a concave portion is provided on the upper surface of the electrode block, and the fitting portion is fitted on the lower surface of the other heat sink. A fitting portion comprising a concave portion or a convex portion is provided on the surface of the radiating plate, and a coating resin for improving the adhesiveness with the resin is applied to a surface of the surface of the heat sink or the like which comes into contact with the resin. In this configuration, if the coating resin is applied before the other heat sink is joined to the electrode block, the coating resin can be easily applied and the applied state can be easily confirmed. Can be. Then, after the application, when joining the other heat sink to the electrode block, the fitting portion of the electrode block is fitted to and joined to the fitted portion of the other heat sink. The coating layer of the polyamide resin applied to the surface of the heat sink comes into direct contact with each other, so that it is possible to prevent the generation of the uncoated portion of the polyamide resin.

【0012】請求項2の発明によれば、嵌合部が凸部で
あると共に被嵌合部が凹部であるとき、または、嵌合部
が凹部であると共に被嵌合部が凸部であるときに、凹部
の深さ寸法が凸部の突出寸法よりも少し大きくなるよう
に構成したので、凹部に凸部を接合部材(半田等)を介
して接合することができる。
According to the second aspect of the invention, when the fitting portion is a convex portion and the fitted portion is a concave portion, or the fitting portion is a concave portion and the fitted portion is a convex portion. At this time, since the depth of the recess is configured to be slightly larger than the projection of the projection, the projection can be joined to the recess via a joining member (solder or the like).

【0013】請求項3の発明によれば、一方の放熱板の
上に発熱素子を接合すると共に、この発熱素子の上に電
極ブロックを接合する工程と、前記発熱素子及び前記電
極ブロックが接合された前記一方の放熱板の上面に、前
記電極ブロックの上面に設けられた凸部または凹部から
なる嵌合部を除いて、樹脂との密着性を高めるコーティ
ング樹脂を塗布する工程と、他方の放熱板の下面に、こ
の放熱板の下面に前記嵌合部と嵌合するように設けられ
た凹部または凸部からなる被嵌合部を除いて、前記コー
ティング樹脂を塗布する工程と、前記電極ブロックの嵌
合部を前記他方の放熱板の被嵌合部に嵌合させて接合す
る工程とを備えたので、請求項1の発明と同様な作用効
果を得ることができる。
According to the third aspect of the present invention, a step of joining a heating element on one heat sink and joining an electrode block on the heating element, and joining the heating element and the electrode block to each other. A step of applying a coating resin on the upper surface of the one heat radiating plate to improve the adhesion to the resin except for a fitting portion formed of a convex portion or a concave portion provided on the upper surface of the electrode block; A step of applying the coating resin to a lower surface of the plate except for a fitting portion formed of a concave portion or a convex portion provided on the lower surface of the heat sink so as to fit with the fitting portion; And the step of fitting and joining the fitting part of the other heat sink to the fitting part of the other heat sink. Therefore, the same function and effect as the invention of claim 1 can be obtained.

【0014】[0014]

【発明の実施の形態】以下、本発明の第1の実施例につ
いて、図1ないし図3を参照しながら説明する。まず、
図1に示すように、本実施例の半導体装置11は、半導
体チップ (発熱素子)12と、下側ヒートシンク(一
方の放熱板)13と、上側ヒートシンク(他方の放熱
板)14と、ヒートシンクブロック(電極ブロック)1
5とを備えて構成されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. First,
As shown in FIG. 1, a semiconductor device 11 of this embodiment includes a semiconductor chip (heating element) 12, a lower heat sink (one heat sink) 13, an upper heat sink (other heat sink) 14, and a heat sink block. (Electrode block) 1
5 is provided.

【0015】上記半導体チップ12は、例えばIGBT
やサイリスタ等のパワー半導体素子から構成されてい
る。半導体チップ12の形状は、本実施例の場合、図2
(a)に示すように、例えば矩形状の薄板状である。ま
た、下側ヒートシンク13、上側ヒートシンク14及び
ヒートシンクブロック15は、例えばCuやAl等の熱
伝導性及び電気伝導性の高い金属で構成されている。
The semiconductor chip 12 is, for example, an IGBT
And a power semiconductor element such as a thyristor. In the case of the present embodiment, the shape of the semiconductor chip 12 is as shown in FIG.
As shown in (a), the shape is, for example, a rectangular thin plate. The lower heat sink 13, the upper heat sink 14, and the heat sink block 15 are made of a metal having high thermal conductivity and high electrical conductivity, such as Cu or Al.

【0016】そして、下側ヒートシンク13は、図2
(a)に示すように、全体として例えばほぼ長方形状の
板材であり、端子部13aが後方へ向けて延びるように
突設されている。また、上側ヒートシンク14は、図2
(d)に示すように、全体として例えばほぼ長方形状の
板材で構成されており、端子部14aが後方へ向けて延
びるように突設されている。この上側ヒートシンク14
の下面には、図1及び図3に示すように、被嵌合部であ
る例えば凹部14bが形成されている。
The lower heat sink 13 is connected to the lower heat sink 13 as shown in FIG.
As shown in (a), for example, it is a substantially rectangular plate material as a whole, and the terminal portion 13a is provided so as to protrude rearward. Also, the upper heat sink 14 is shown in FIG.
As shown in (d), the terminal portion 14a is formed of, for example, a substantially rectangular plate as a whole, and the terminal portion 14a is provided so as to protrude rearward. This upper heat sink 14
As shown in FIG. 1 and FIG. 3, a concave portion 14b, which is a portion to be fitted, is formed on the lower surface of.

【0017】更に、ヒートシンクブロック15は、図2
(a)に示すように、半導体チップ12よりも1回り小
さい程度の大きさの矩形状の板材である。このヒートシ
ンクブロック15の上面には、嵌合部である例えば矩形
状の凸部15aが形成されている。
Further, the heat sink block 15 is provided as shown in FIG.
As shown in FIG. 1A, a rectangular plate having a size about one size smaller than the semiconductor chip 12 is used. On the upper surface of the heat sink block 15, for example, a rectangular convex portion 15a which is a fitting portion is formed.

【0018】上記構成の場合、図1に示すように、半導
体チップ12は、下側ヒートシンク13の上に接合部材
である例えば半田16を介して接合されている。そし
て、ヒートシンクブロック15は、半導体チップ12の
上に接合部材である例えば半田16を介して接合されて
いる。
In the case of the above configuration, as shown in FIG. 1, the semiconductor chip 12 is joined to the lower heat sink 13 via a joining member, for example, a solder 16. The heat sink block 15 is joined to the semiconductor chip 12 via a joining member, for example, a solder 16.

【0019】更に、上側ヒートシンク14は、ヒートシ
ンクブロック15の上に接合部材である例えば半田16
を介して接合されている。この場合、上側ヒートシンク
14の下面の凹部14b内に、ヒートシンクブロック1
5の上面の凸部15aを嵌合させていると共に、凹部1
4bの内底面と凸部15aの上面との間を半田16で接
合している。尚、このように、ヒートシンクブロック1
5に凸部15aを設けていると共に、上側ヒートシンク
14に凹部14bを設けている理由については、後述す
る半導体装置11の製造方法のところで説明する。
Further, the upper heat sink 14 is provided on the heat sink block 15 with a bonding member such as a solder 16.
Are joined through. In this case, the heat sink block 1 is provided in the concave portion 14b on the lower surface of the upper heat sink 14.
5 is fitted with the convex portion 15a on the upper surface, and the concave portion 1
The solder 16 is joined between the inner bottom surface of 4b and the upper surface of the projection 15a. In addition, as described above, the heat sink block 1
The reason why the projections 15a are provided on the upper surface 5 and the recesses 14b are provided on the upper heat sink 14 will be described later in a method of manufacturing the semiconductor device 11.

【0020】そして、上記構成においては、半導体チッ
プ12の両面からヒートシンク13、14(及びヒート
シンクブロック15)を介して放熱される構成となって
いる。また、下側ヒートシンク13及び上側ヒートシン
ク14は、半導体チップ12の各主電極(例えばコレク
タ電極やエミッタ電極等)に半田16を介して電気的に
も接続されている。
In the above configuration, heat is radiated from both surfaces of the semiconductor chip 12 through the heat sinks 13 and 14 (and the heat sink block 15). The lower heat sink 13 and the upper heat sink 14 are also electrically connected to respective main electrodes (for example, a collector electrode and an emitter electrode) of the semiconductor chip 12 via solder 16.

【0021】尚、下側ヒートシンク13の端子部13a
と、上側ヒートシンク14の端子部14aは、互いの位
置がずれるように、即ち、対向しないように構成されて
いる。また、上記構成の場合、下側ヒートシンク13の
上面と上側ヒートシンク14の下面との間の距離は、例
えば1〜2mm程度になるように構成されている。
The terminal 13a of the lower heat sink 13
And the terminal portions 14a of the upper heat sink 14 are configured so as to be displaced from each other, that is, not to face each other. Further, in the case of the above configuration, the distance between the upper surface of the lower heat sink 13 and the lower surface of the upper heat sink 14 is configured to be, for example, about 1 to 2 mm.

【0022】一方、図1に示すように、ヒートシンク1
3、14の表面、並びに、チップ12及びヒートシンク
ブロック15の周囲部分には、コーティング樹脂である
例えばポリアミド樹脂17が、やや太い実線で示すよう
に塗布されている。尚、上記ポリアミド樹脂17の塗布
方法については、後述する半導体装置11の製造方法の
ところで説明する。
On the other hand, as shown in FIG.
A coating resin, for example, a polyamide resin 17 is applied to the surfaces of the chips 3 and 14 and the peripheral portions of the chip 12 and the heat sink block 15 as indicated by a slightly thick solid line. The method of applying the polyamide resin 17 will be described later in a method of manufacturing the semiconductor device 11.

【0023】更に、図1に示すように、一対のヒートシ
ンク13、14の隙間、並びに、チップ12及びヒート
シンクブロック15の周囲部分には、樹脂(例えばエポ
キシ樹脂等)18がモールド(充填封止)されている。
この場合、前記ポリアミド樹脂17のコーティング層に
よって、樹脂18とヒートシンク13、14との密着
力、樹脂18とチップ12との密着力、並びに、樹脂1
8とヒートシンクブロック15との密着力が強化されて
いる。
Further, as shown in FIG. 1, a resin (for example, epoxy resin) 18 is molded (filled and sealed) in the gap between the pair of heat sinks 13 and 14 and around the chip 12 and the heat sink block 15. Have been.
In this case, due to the coating layer of the polyamide resin 17, the adhesive force between the resin 18 and the heat sinks 13 and 14, the adhesive force between the resin 18 and the chip 12, and the resin 1
The adhesion between the heat sink block 8 and the heat sink block 15 is enhanced.

【0024】また、チップ12の制御電極(例えばゲー
トパッド等)にワイヤーボンディングされたリードフレ
ーム19a、19b(図1及び図2参照)も、上記樹脂
18によってモールドされている。尚、リードフレーム
19a、19bとチップ12の制御電極とを接続するワ
イヤー20は、例えばAlやAu等製のワイヤーであ
る。また、ワイヤー20やリードフレーム19a、19
bの表面にも、ポリアミド樹脂17が塗布されている
(図1には図示しない)。
The lead frames 19a and 19b (see FIGS. 1 and 2) wire-bonded to control electrodes (eg, gate pads) of the chip 12 are also molded with the resin 18. The wires 20 connecting the lead frames 19a, 19b and the control electrodes of the chip 12 are, for example, wires made of Al, Au, or the like. Further, the wires 20 and the lead frames 19a, 19
The surface of b is also coated with a polyamide resin 17 (not shown in FIG. 1).

【0025】次に、上記した構成の半導体装置11の製
造方法(即ち、製造工程)について、図2を参照して説
明する。まず、図2(a)及び(b)に示すように、下
側ヒートシンク13の上面に、半導体チップ12とヒー
トシンクブロック15を半田付けする工程を実行する。
この場合、下側ヒートシンク13の上面に半田箔21を
介してチップ12を載せると共に、このチップ12の上
に半田箔21を介してヒートシンクブロック15を載せ
る。この後、加熱装置(リフロー装置)によって上記半
田箔21、21を溶融させてから、硬化させる。
Next, a method of manufacturing the semiconductor device 11 having the above-described configuration (ie, a manufacturing process) will be described with reference to FIG. First, as shown in FIGS. 2A and 2B, a step of soldering the semiconductor chip 12 and the heat sink block 15 to the upper surface of the lower heat sink 13 is performed.
In this case, the chip 12 is mounted on the upper surface of the lower heat sink 13 via the solder foil 21, and the heat sink block 15 is mounted on the chip 12 via the solder foil 21. After that, the solder foils 21 are melted by a heating device (reflow device) and then cured.

【0026】続いて、図2(c)に示すように、チップ
12の制御電極(例えばゲートパッド等)とリードフレ
ーム19a、19bとをワイヤーボンディングする工程
を実行する。これにより、ワイヤー20によってチップ
12の制御電極とリードフレーム19a、19bとが接
続される。
Subsequently, as shown in FIG. 2C, a step of wire bonding the control electrodes (eg, gate pads, etc.) of the chip 12 to the lead frames 19a, 19b is performed. Thus, the control electrode of the chip 12 and the lead frames 19a and 19b are connected by the wire 20.

【0027】次に、ヒートシンクブロック15の上に上
側ヒートシンク14を半田付けするのであるが、その前
に、ポリアミド樹脂17をヒートシンク13、14やヒ
ートシンクブロック15等に塗布する工程を実行する。
この場合、下側ヒートシンク13に半導体チップ12及
びヒートシンクブロック15を半田付けした構成の表面
(上面)に対してポリアミド樹脂17を塗布する場合に
は、図3においてやや太い実線で示すように、ヒートシ
ンクブロック15の凸部15aを除く表面に、ポリアミ
ド樹脂17を塗布する。このとき、ワイヤー20やリー
ドフレーム19a、19bの表面にも、ポリアミド樹脂
17が塗布される。
Next, before the upper heat sink 14 is soldered on the heat sink block 15, a step of applying a polyamide resin 17 to the heat sinks 13, 14 and the heat sink block 15 is performed before that.
In this case, when the polyamide resin 17 is applied to the surface (upper surface) of the structure in which the semiconductor chip 12 and the heat sink block 15 are soldered to the lower heat sink 13, as shown by a somewhat thick solid line in FIG. A polyamide resin 17 is applied to the surface of the block 15 excluding the protrusions 15a. At this time, the polyamide resin 17 is also applied to the surfaces of the wires 20 and the lead frames 19a and 19b.

【0028】尚、ヒートシンクブロック15の凸部15
a等にポリアミド樹脂17を塗布しないようにするに
は、上記凸部15aを周知の方法でマスクすれば良い。
また、ポリアミド樹脂17を塗布する具体的方法として
は、ポリアミド樹脂塗布用のディスペンサのノズルから
ポリアミド樹脂を滴下したり、噴霧したりする塗布方法
や,ディッピング塗布方法等を使用すれば良い。
The protrusion 15 of the heat sink block 15
In order to prevent the polyamide resin 17 from being applied to a or the like, the convex portion 15a may be masked by a known method.
In addition, as a specific method of applying the polyamide resin 17, an application method in which the polyamide resin is dropped or sprayed from a nozzle of a dispenser for applying the polyamide resin, a dipping application method, or the like may be used.

【0029】また、上側ヒートシンク14の表面(下
面)に対してポリアミド樹脂17を塗布する場合には、
図3においてやや太い実線で示すように、上側ヒートシ
ンク14の凹部14bを除く表面に、ポリアミド樹脂1
7を塗布する。尚、上側ヒートシンク14の凹部14b
等にポリアミド樹脂17を塗布しないようにするには、
上記凹部14bを周知の方法でマスクすれば良い。ま
た、ポリアミド樹脂17を塗布する具体的方法として
は、上述した塗布方法を適宜使用すれば良い。
When the polyamide resin 17 is applied to the surface (lower surface) of the upper heat sink 14,
As shown by a somewhat thick solid line in FIG.
7 is applied. The concave portion 14b of the upper heat sink 14
In order not to apply polyamide resin 17 to
The recess 14b may be masked by a known method. Further, as a specific method of applying the polyamide resin 17, the above-described application method may be appropriately used.

【0030】この後、塗布したポリアミド樹脂17が乾
燥したら、図2(d)に示すように、ヒートシンクブロ
ック15の上に上側ヒートシンク14を半田付けする工
程を実行する。この場合、図2(d)に示すように、ヒ
ートシンクブロック15の上に半田箔21を介して上側
ヒートシンク14を載せる。即ち、ヒートシンクブロッ
ク15の凸部15aを上側ヒートシンク14の凹部14
b内に半田箔21を介装しながら嵌合する。そして、加
熱装置によって上記半田箔21を溶融させてから、硬化
させる。
After that, when the applied polyamide resin 17 is dried, a step of soldering the upper heat sink 14 on the heat sink block 15 is executed as shown in FIG. In this case, as shown in FIG. 2D, the upper heat sink 14 is placed on the heat sink block 15 via the solder foil 21. That is, the convex portion 15a of the heat sink block 15 is
B is fitted with the solder foil 21 interposed therebetween. Then, after the solder foil 21 is melted by a heating device, it is cured.

【0031】このとき、上側ヒートシンク14の上に例
えば重り等(図示しない)を載置することにより、上側
ヒートシンク14を下方へ向けて加圧するように構成さ
れている。これと共に、上側ヒートシンク14と下側ヒ
ートシンク13との間に、スペーサ治具(図示しない)
を取り付けることにより、上側ヒートシンク14と下側
ヒートシンク13との間の距離を予め決めた設定距離に
保持するように構成されている。
At this time, for example, a weight or the like (not shown) is placed on the upper heat sink 14 so as to press the upper heat sink 14 downward. At the same time, a spacer jig (not shown) is provided between the upper heat sink 14 and the lower heat sink 13.
Is attached, the distance between the upper heat sink 14 and the lower heat sink 13 is maintained at a predetermined set distance.

【0032】尚、半田箔21が溶融する前の状態では、
上側ヒートシンク14と下側ヒートシンク13との距離
は、スペーサ治具の設定距離よりも大きくなるように構
成されている。そして、半田箔21が溶融すると、重り
等の加圧力により、溶融した半田層の部分が薄くなり、
上側ヒートシンク14と下側ヒートシンク13との距離
がスペーサ治具の設定距離と等しくなる。このとき、半
田層は、適度な薄さまで薄くなるように構成されてい
る。そして、溶融した半田層が硬化すれば、チップ12
とヒートシンク13、14とヒートシンクブロック15
の接合及び電気的接続が完了する。
In the state before the solder foil 21 is melted,
The distance between the upper heat sink 14 and the lower heat sink 13 is configured to be larger than the set distance of the spacer jig. When the solder foil 21 is melted, the melted solder layer becomes thinner due to a pressing force such as weight.
The distance between the upper heat sink 14 and the lower heat sink 13 is equal to the set distance of the spacer jig. At this time, the solder layer is configured to be thinned to an appropriate thickness. When the molten solder layer is cured, the chip 12
And heat sinks 13 and 14 and heat sink block 15
Bonding and electrical connection are completed.

【0033】また、上記構成においては、図3に示すよ
うに、ヒートシンクブロック15の凸部15aを上側ヒ
ートシンク14の凹部14b内に嵌合させて接合する構
成であるので、図1に示すように、ヒートシンクブロッ
ク15及び上側ヒートシンク14の各表面のポリアミド
樹脂17のコーティング層が互いに直接当接するように
なり、ポリアミド樹脂17の未塗布部分の発生が防止さ
れる。更に、上記構成の場合、図3に示すように、凹部
14bの深さ寸法Aが凸部15aの突出寸法Bよりも少
し大きくなるように構成したので、凹部14bの内底部
に凸部15aの上面部を接合部材である半田16層を介
して接合できる。そして、上記寸法A、Bは、上記半田
16層の厚みが、十分な接合強度を有する厚みであっ
て、なるべく薄い厚みとなるように設定されている。
Further, in the above configuration, as shown in FIG. 3, since the projection 15a of the heat sink block 15 is fitted into the recess 14b of the upper heat sink 14 and joined, as shown in FIG. In addition, the coating layer of the polyamide resin 17 on each surface of the heat sink block 15 and the upper heat sink 14 comes into direct contact with each other, thereby preventing the uncoated portion of the polyamide resin 17 from being generated. Further, in the case of the above configuration, as shown in FIG. 3, since the depth A of the recess 14b is configured to be slightly larger than the projection B of the projection 15a, the projection 15a is formed on the inner bottom of the recess 14b. The upper surface can be joined via 16 layers of solder as joining members. The dimensions A and B are set so that the thickness of the 16 layers of solder is a thickness having a sufficient bonding strength and is as thin as possible.

【0034】次に、図1に示すように、ヒートシンク1
3、14の隙間、並びに、チップ12及びヒートシンク
ブロック15の周囲部分等を、樹脂18でモールドする
工程を実行する。この場合、上述したように半田付けし
且つポリアミド樹脂17を塗布したヒートシンク13、
14、チップ12及びヒートシンクブロック15等の構
成を、図示しない成形型の内部に収容すると共に、樹脂
18を注入(充填)する。これにより、一対のヒートシ
ンク13、14の隙間、並びに、チップ12及びヒート
シンクブロック15の周囲部分等に、樹脂18が充填さ
れる。そして、上記樹脂18が硬化した後、成形型内か
ら半導体装置11を取り出せば、半導体装置11が完成
する。
Next, as shown in FIG.
A step of molding the gap between 3 and 14 and the peripheral portions of the chip 12 and the heat sink block 15 with the resin 18 is performed. In this case, the heat sink 13 soldered and coated with the polyamide resin 17 as described above,
The components such as 14, the chip 12, the heat sink block 15, and the like are accommodated in a molding die (not shown), and a resin 18 is injected (filled). Thereby, the resin 18 is filled into the gap between the pair of heat sinks 13 and 14 and the peripheral portions of the chip 12 and the heat sink block 15. Then, after the resin 18 is cured, the semiconductor device 11 is taken out of the mold to complete the semiconductor device 11.

【0035】このような構成の本実施例においては、ヒ
ートシンクブロック15の上面に凸部(嵌合部)15a
を設けると共に、上側ヒートシンク14の下面に上記凸
部15aと嵌合するように凹部(被嵌合部)14bを設
け、そして、ヒートシンク13、14や半導体チップ1
2等の表面における樹脂18と接触する面に、樹脂18
との密着性を高めるポリアミド樹脂(コーティング樹
脂)17を塗布するように構成した。
In the present embodiment having such a structure, the convex portion (fitting portion) 15 a is formed on the upper surface of the heat sink block 15.
And a concave portion (fitted portion) 14b is provided on the lower surface of the upper heat sink 14 so as to fit with the convex portion 15a, and the heat sinks 13 and 14 and the semiconductor chip 1 are provided.
2 and the like, the surface of the resin 18
A polyamide resin (coating resin) 17 for improving the adhesiveness with the resin is applied.

【0036】この構成によれば、上側ヒートシンク14
をヒートシンクブロック15に接合する前の状態で、図
3に示すように、ポリアミド樹脂17の塗布作業を実行
すれば、ポリアミド樹脂17を容易に塗布することがで
きると共に、作業者は、その塗布状態(塗布漏れの有無
や塗布むらの程度等)を容易に確認することができる。
そして、ポリアミド樹脂17の塗布後、上側ヒートシン
ク14をヒートシンクブロック15に接合するときに
は、ヒートシンクブロック15の凸部15aを上側ヒー
トシンク14の凹部14bに嵌合させて半田付けするよ
うに構成したので、ヒートシンクブロック15及び上側
ヒートシンク14の各表面のポリアミド樹脂17のコー
ティング層が直接当接するようになる(図1参照)。従
って、従来構成(図5参照)とは異なり、ポリアミド樹
脂17の未塗布部分の発生をほぼ確実に防止することが
できる。
According to this configuration, the upper heat sink 14
When the application of the polyamide resin 17 is performed as shown in FIG. 3 in a state before bonding the polyamide resin 17 to the heat sink block 15, the polyamide resin 17 can be easily applied, and (E.g., the presence or absence of application leakage and the degree of application unevenness) can be easily confirmed.
When the upper heat sink 14 is joined to the heat sink block 15 after the application of the polyamide resin 17, the protrusion 15 a of the heat sink block 15 is fitted into the recess 14 b of the upper heat sink 14 and soldered. The coating layer of the polyamide resin 17 on each surface of the block 15 and the upper heat sink 14 comes into direct contact (see FIG. 1). Therefore, unlike the conventional configuration (see FIG. 5), the generation of the uncoated portion of the polyamide resin 17 can be almost certainly prevented.

【0037】また、上記実施例においては、上側ヒート
シンク14の凹部14bの深さ寸法Aがヒートシンクブ
ロック15の凸部15aの突出寸法Bよりも少し大きく
なるように構成したので、凹部14bに凸部15aを半
田16(接合部材)を介して接合することができ、その
接合強度も十分なものにし得る。更に、上記実施例の場
合、ヒートシンクブロック15及び上側ヒートシンク1
4の各表面のポリアミド樹脂17のコーティング層が確
実に直接当接するようになる。
In the above embodiment, the depth A of the recess 14b of the upper heat sink 14 is configured to be slightly larger than the projection B of the projection 15a of the heat sink block 15. 15a can be joined via the solder 16 (joining member), and the joining strength can be sufficient. Further, in the case of the above embodiment, the heat sink block 15 and the upper heat sink 1
4 ensures that the coating layer of the polyamide resin 17 on each surface directly abuts.

【0038】尚、上記実施例においては、一対のヒート
シンク13、14及びチップ12等にポリアミド樹脂1
7を塗布するように構成したので、ヒートシンク13、
14及びチップ12等と樹脂18との密着力を強くする
ことができる。
In the above embodiment, the pair of heat sinks 13 and 14 and the chip 12 and the like
7, so that the heat sink 13,
The adhesive strength between the resin 14, the chip 14, and the like can be increased.

【0039】また、上記実施例においては、ヒートシン
クブロック15に凸部15aを設けると共に、上側ヒー
トシンク14に凹部14bを設けるように構成したが、
これに代えて、ヒートシンクブロック15に凹部を設け
ると共に、上側ヒートシンク14に凸部を設けるように
構成しても良い。
In the above embodiment, the heat sink block 15 is provided with the protrusion 15a and the upper heat sink 14 is provided with the recess 14b.
Alternatively, the heat sink block 15 may be provided with a concave portion and the upper heat sink 14 may be provided with a convex portion.

【0040】更にまた、ヒートシンク13、14、チッ
プ12、ヒートシンクブロック15等を接合する接合部
材として半田箔21を用いたが、これに限られるもので
はなく、半田ペースト等を用いるように構成しても良
い。また、上記実施例では、コーティング樹脂としてポ
リアミド樹脂17を塗布したが、これに限られるもので
はなく、ヒートシンク13、14等と樹脂18との密着
力を強くする機能を有する樹脂であれば、他の樹脂でも
良い。
Further, the solder foil 21 is used as a joining member for joining the heat sinks 13, 14, the chip 12, the heat sink block 15, and the like. However, the present invention is not limited to this. Is also good. In the above embodiment, the polyamide resin 17 is applied as the coating resin. However, the present invention is not limited to this, and any other resin having a function of increasing the adhesion between the heat sinks 13 and 14 and the resin 18 may be used. Resin may be used.

【0041】図4は、本発明の第2の実施例を示すもの
である。第1の実施例と同一部分には、同一符号を付し
ている。この第2の実施例では、図4に示すように、ポ
リアミド樹脂17を、ヒートシンク13、14の端面部
の表面にまで塗布するように構成している。
FIG. 4 shows a second embodiment of the present invention. The same parts as those in the first embodiment are denoted by the same reference numerals. In the second embodiment, as shown in FIG. 4, the polyamide resin 17 is applied to the surfaces of the end faces of the heat sinks 13 and 14.

【0042】これ以外の第2の実施例の構成は、第1の
実施例の構成と同じ構成となっている。従って、第2の
実施例においても、第1の実施例とほぼ同じ作用効果を
得ることができる。特に、第2の実施例によれば、ヒー
トシンク13、14と樹脂18との密着力をより一層強
くすることができる。
The other structure of the second embodiment is the same as that of the first embodiment. Therefore, in the second embodiment, substantially the same operation and effect as in the first embodiment can be obtained. In particular, according to the second embodiment, the adhesion between the heat sinks 13 and 14 and the resin 18 can be further increased.

【0043】尚、上記各実施例の場合、リードフレーム
19a、19bの表面にも、ポリアミド樹脂17を塗布
するように構成しても良い。この構成では、リードフレ
ーム19a、19bと樹脂18との密着力をより一層強
くすることが可能である。
In the above embodiments, the polyamide resin 17 may be applied to the surfaces of the lead frames 19a and 19b. With this configuration, the adhesion between the lead frames 19a and 19b and the resin 18 can be further increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す半導体装置の縦断
面図
FIG. 1 is a longitudinal sectional view of a semiconductor device according to a first embodiment of the present invention.

【図2】半導体装置の製造工程を示す図FIG. 2 is a view showing a manufacturing process of the semiconductor device;

【図3】半導体装置の分解縦断面図FIG. 3 is an exploded longitudinal sectional view of the semiconductor device.

【図4】本発明の第2の実施例を示す図1相当図FIG. 4 is a view corresponding to FIG. 1, showing a second embodiment of the present invention;

【図5】従来構成を示す図1相当図FIG. 5 is a diagram corresponding to FIG. 1 showing a conventional configuration.

【図6】図3相当図FIG. 6 is a diagram corresponding to FIG. 3;

【符号の説明】[Explanation of symbols]

11は半導体装置、12は半導体チップ、13は下側ヒ
ートシンク(一方の放熱板)、14は上側ヒートシンク
(他方の放熱板)、14bは凹部(被嵌合部)、15は
ヒートシンクブロック(電極ブロック)、15aは凸部
(嵌合部)、16は半田、17はポリアミド樹脂(コー
ティング樹脂)、18は樹脂を示す。
11 is a semiconductor device, 12 is a semiconductor chip, 13 is a lower heat sink (one heat sink), 14 is an upper heat sink (the other heat sink), 14b is a concave portion (fitted portion), 15 is a heat sink block (electrode block). ), 15a are convex portions (fitting portions), 16 is solder, 17 is polyamide resin (coating resin), and 18 is resin.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一方の放熱板と、この放熱板の上に接合
された発熱素子と、この発熱素子の上に接合された電極
ブロックと、この電極ブロックの上に接合された他方の
放熱板とを備え、前記2つの放熱板の間を樹脂でモール
ドして成る半導体装置において、 前記電極ブロックの上面に設けられた凸部または凹部か
らなる嵌合部と、 前記他方の放熱板の下面に前記嵌合部と嵌合するように
設けられた凹部または凸部からなる被嵌合部と、 前記放熱板等の表面における前記樹脂と接触する面に塗
布され、前記樹脂との密着性を高めるコーティング樹脂
とを備えたことを特徴とする半導体装置。
1. A heat radiating plate, a heating element joined on the heat radiating plate, an electrode block joined on the heating element, and another heat radiating plate joined on the electrode block. A semiconductor device formed by molding a resin between the two heat radiating plates, a fitting portion comprising a convex portion or a concave portion provided on an upper surface of the electrode block, and a fitting portion formed on a lower surface of the other heat radiating plate. A fitting portion formed of a concave portion or a convex portion provided so as to be fitted to the mating portion, and a coating resin applied to a surface of the surface of the heat sink or the like that comes into contact with the resin to enhance adhesion to the resin A semiconductor device comprising:
【請求項2】 前記嵌合部が凸部であると共に前記被嵌
合部が凹部であるとき、または、前記嵌合部が凹部であ
ると共に前記被嵌合部が凸部であるときに、前記凹部の
深さ寸法が前記凸部の突出寸法よりも少し大きくなるよ
うに構成されていることを特徴とする請求項1記載の半
導体装置。
2. When the fitting portion is a convex portion and the fitted portion is a concave portion, or when the fitting portion is a concave portion and the fitted portion is a convex portion, 2. The semiconductor device according to claim 1, wherein a depth dimension of the recess is slightly larger than a projection dimension of the projection.
【請求項3】 一方の放熱板の上に発熱素子を接合する
と共に、この発熱素子の上に電極ブロックを接合する工
程と、 前記発熱素子及び前記電極ブロックが接合された前記一
方の放熱板の上面に、前記電極ブロックの上面に設けら
れた凸部または凹部からなる嵌合部を除いて、樹脂との
密着性を高めるコーティング樹脂を塗布する工程と、 他方の放熱板の下面に、この放熱板の下面に前記嵌合部
と嵌合するように設けられた凹部または凸部からなる被
嵌合部を除いて、前記コーティング樹脂を塗布する工程
と、 前記電極ブロックの嵌合部を前記他方の放熱板の被嵌合
部にを嵌合させて接合する工程とを備えて成る半導体装
置の製造方法。
3. A step of joining a heating element on one of the heat sinks and joining an electrode block on the heating element; and a step of joining the one heat sink to which the heating element and the electrode block are joined. Applying a coating resin on the upper surface to improve the adhesion to the resin except for a fitting portion formed of a convex portion or a concave portion provided on the upper surface of the electrode block; A step of applying the coating resin except for a fitting portion formed of a concave portion or a convex portion provided on the lower surface of the plate so as to fit with the fitting portion; Fitting and joining the fitted portion of the heat sink to the semiconductor device.
JP2001132282A 2001-04-27 2001-04-27 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4631205B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001132282A JP4631205B2 (en) 2001-04-27 2001-04-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001132282A JP4631205B2 (en) 2001-04-27 2001-04-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002329828A true JP2002329828A (en) 2002-11-15
JP4631205B2 JP4631205B2 (en) 2011-02-16

Family

ID=18980316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001132282A Expired - Fee Related JP4631205B2 (en) 2001-04-27 2001-04-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4631205B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319161C (en) * 2003-03-26 2007-05-30 株式会社电装 Semiconductor device
JP2007317850A (en) * 2006-05-25 2007-12-06 Matsushita Electric Works Ltd Semiconductor switch
US7554210B2 (en) 2002-09-05 2009-06-30 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
WO2014038587A1 (en) * 2012-09-07 2014-03-13 日立オートモティブシステムズ株式会社 Semiconductor device and production method for same
JP2014093411A (en) * 2012-11-02 2014-05-19 Toshiba Corp Semiconductor device
JP2017168596A (en) * 2016-03-15 2017-09-21 株式会社東芝 Semiconductor device
JP2018041871A (en) * 2016-09-08 2018-03-15 本田技研工業株式会社 Semiconductor device and method of manufacturing the same
JP2020017600A (en) * 2018-07-24 2020-01-30 トヨタ自動車株式会社 Method for manufacturing semiconductor device
JPWO2019043950A1 (en) * 2017-09-04 2020-05-28 三菱電機株式会社 Semiconductor module and power converter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166051A (en) * 1985-01-17 1986-07-26 Matsushita Electronics Corp Resin seal type semiconductor device
JPH02198160A (en) * 1989-01-27 1990-08-06 Hitachi Ltd Resin-sealed semiconductor device
JPH06252299A (en) * 1993-02-26 1994-09-09 Nippon Steel Corp Semiconductor device and board mounted therewith
JPH10290000A (en) * 1997-04-14 1998-10-27 Hitachi Ltd Pressure-connected semiconductor device
JP2001015682A (en) * 1999-06-28 2001-01-19 Hitachi Ltd Resin sealed electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166051A (en) * 1985-01-17 1986-07-26 Matsushita Electronics Corp Resin seal type semiconductor device
JPH02198160A (en) * 1989-01-27 1990-08-06 Hitachi Ltd Resin-sealed semiconductor device
JPH06252299A (en) * 1993-02-26 1994-09-09 Nippon Steel Corp Semiconductor device and board mounted therewith
JPH10290000A (en) * 1997-04-14 1998-10-27 Hitachi Ltd Pressure-connected semiconductor device
JP2001015682A (en) * 1999-06-28 2001-01-19 Hitachi Ltd Resin sealed electronic device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554210B2 (en) 2002-09-05 2009-06-30 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
CN1319161C (en) * 2003-03-26 2007-05-30 株式会社电装 Semiconductor device
JP2007317850A (en) * 2006-05-25 2007-12-06 Matsushita Electric Works Ltd Semiconductor switch
JPWO2014038587A1 (en) * 2012-09-07 2016-08-12 日立オートモティブシステムズ株式会社 Semiconductor device and manufacturing method thereof
CN104603937A (en) * 2012-09-07 2015-05-06 日立汽车系统株式会社 Semiconductor device and production method for same
WO2014038587A1 (en) * 2012-09-07 2014-03-13 日立オートモティブシステムズ株式会社 Semiconductor device and production method for same
US9530722B2 (en) 2012-09-07 2016-12-27 Hitachi Automotive Systems, Ltd. Semiconductor device and production method for same
JP2014093411A (en) * 2012-11-02 2014-05-19 Toshiba Corp Semiconductor device
JP2017168596A (en) * 2016-03-15 2017-09-21 株式会社東芝 Semiconductor device
JP2018041871A (en) * 2016-09-08 2018-03-15 本田技研工業株式会社 Semiconductor device and method of manufacturing the same
JPWO2019043950A1 (en) * 2017-09-04 2020-05-28 三菱電機株式会社 Semiconductor module and power converter
JP2020017600A (en) * 2018-07-24 2020-01-30 トヨタ自動車株式会社 Method for manufacturing semiconductor device
JP7020328B2 (en) 2018-07-24 2022-02-16 トヨタ自動車株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP4631205B2 (en) 2011-02-16

Similar Documents

Publication Publication Date Title
JP4479121B2 (en) Manufacturing method of semiconductor device
US6693350B2 (en) Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
JP2003124406A (en) Semiconductor device
US7215020B2 (en) Semiconductor device having metal plates and semiconductor chip
KR20020066362A (en) Semiconductor device and method of manufacturing same
JPH11176887A (en) Semiconductor device and manufacture thereof
EP0712158B1 (en) Resin sealing type semiconductor device with cooling member and method of making the same
WO2007080785A1 (en) Resin sealed semiconductor device whose upper portion is provided with heat dissipating body exposed to external and method for manufacturing such resin sealed semiconductor device
WO2016166834A1 (en) Semiconductor device
JP4631205B2 (en) Semiconductor device and manufacturing method thereof
JP2001274177A (en) Semiconductor device and method of manufacturing the same
JP2003170465A (en) Method for manufacturing semiconductor package and sealing mold therefor
JP2002329804A (en) Semiconductor device
JP3719506B2 (en) Semiconductor device and manufacturing method thereof
JP2000082721A (en) Manufacture of semiconductor device
JP2004146577A (en) Semiconductor device and its manufacturing method
JP2004335493A (en) Packaging structure of semiconductor device
JP2665169B2 (en) Semiconductor device and manufacturing method thereof
JP2002319654A (en) Semiconductor device
JP2822989B2 (en) Lead frame, method of manufacturing the same, and resin-sealed semiconductor device
JP2014060344A (en) Semiconductor module manufacturing method and semiconductor module
JP7322467B2 (en) semiconductor equipment
JP4254487B2 (en) Semiconductor device
JP2626619B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP7263792B2 (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees