JP2014060344A - Semiconductor module manufacturing method and semiconductor module - Google Patents

Semiconductor module manufacturing method and semiconductor module Download PDF

Info

Publication number
JP2014060344A
JP2014060344A JP2012205792A JP2012205792A JP2014060344A JP 2014060344 A JP2014060344 A JP 2014060344A JP 2012205792 A JP2012205792 A JP 2012205792A JP 2012205792 A JP2012205792 A JP 2012205792A JP 2014060344 A JP2014060344 A JP 2014060344A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor module
resin layer
layer
silicate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012205792A
Other languages
Japanese (ja)
Inventor
Tatsuya Itabashi
竜也 板橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012205792A priority Critical patent/JP2014060344A/en
Priority to CN201310016378.6A priority patent/CN103681376A/en
Publication of JP2014060344A publication Critical patent/JP2014060344A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

PROBLEM TO BE SOLVED: To obtain a semiconductor module which combines high heat dissipation property by a heat sink exposed on a rear face and high reliability.SOLUTION: A semiconductor module 10 comprises: semiconductor chips 11, 12 which are mounted on a surface of die pads (metal plates) 14, 15 via a solder layer 13, respectively; a heat sink 18 to which rear faces of the die pads 14, 15 are joined via an adhesive resin layer 16 and an insulation resin layer 17; and a mold resin layer 20 which encapsulates the above-described structure inside and from which an undersurface of the heat sink 18 is exposed. The heat sink 18 includes a silicate layer 182 formed only on a rear face (undersurface) of a copper plate (metal plate) 181 which is a main body of the heat sink 181.

Description

本発明は、半導体チップがモールド樹脂層中に封止され、半導体チップの放熱を行う放熱板がモールド樹脂層の下面に露出した構成を具備する半導体モジュールに関する。   The present invention relates to a semiconductor module having a configuration in which a semiconductor chip is sealed in a mold resin layer, and a heat radiating plate for radiating heat from the semiconductor chip is exposed on the lower surface of the mold resin layer.

一般に、半導体チップが使用される際には、半導体チップが金属板上に搭載された構造が絶縁性のモールド樹脂層中に封止され、モールド樹脂層から端子となるリードが導出した構成をもつ半導体モジュールとされる。ここで、特に半導体チップがパワー半導体チップ（パワーＭＯＳＦＥＴやＩＧＢＴ等）である場合には、半導体チップからの放熱が効率的に行われることが要求される。この放熱は、主に半導体チップを搭載する金属板を介してなされる。この金属板自身を一つの端子として使用することもできる。一方、モールド樹脂層の下面と半導体チップ等とを電気的に絶縁する構成とする場合もある。こうした場合においても、放熱のために、モールド樹脂層の下面には金属で構成された放熱板を設けることが好ましい。この場合には、半導体チップを搭載する金属板と放熱板とが電気的に絶縁され、かつこれらの間における熱伝導効率が高くなることが要求される。   In general, when a semiconductor chip is used, a structure in which the semiconductor chip is mounted on a metal plate is sealed in an insulating mold resin layer, and a lead serving as a terminal is derived from the mold resin layer. A semiconductor module is used. Here, in particular, when the semiconductor chip is a power semiconductor chip (power MOSFET, IGBT, etc.), it is required that heat dissipation from the semiconductor chip be performed efficiently. This heat dissipation is mainly performed through a metal plate on which a semiconductor chip is mounted. This metal plate itself can also be used as one terminal. On the other hand, the lower surface of the mold resin layer may be electrically insulated from the semiconductor chip and the like. Even in such a case, it is preferable to provide a heat sink made of metal on the lower surface of the mold resin layer for heat dissipation. In this case, it is required that the metal plate on which the semiconductor chip is mounted and the heat radiating plate are electrically insulated and the heat conduction efficiency between them is increased.

図５は、この構成の半導体モジュール９０の一例を模式的に示す上面図（ａ）、そのＡ−Ａ方向の断面図（ｂ）である。この半導体モジュール９０においては、半導体チップ９１、９２がはんだ層９３を介してそれぞれダイパッド（金属板）９４、９５の表面に搭載されている。このダイパッド９４、９５の裏面は、接着樹脂層９６と絶縁樹脂層９７を介して放熱板９８に接合されている。ダイパッド９４、９５の一部は平面視（図５（ａ））において左右に突出した形態とされ、それぞれこの半導体モジュール９０におけるリード端子の一つとされる。また、ダイパッド９４、９５と電気的に独立したリード端子９９も設けられる。半導体チップ９１、９２とダイパッド９４、９５、リード端子９９の間の電気的接続は、ボンディングワイヤ１００を接続することによってなされる。これにより、この半導体モジュール９０においては、半導体チップ９１、９２を用いて電気回路が構成され、かつその入出力が各リード端子を用いて行われる。   FIG. 5 is a top view (a) schematically showing an example of the semiconductor module 90 having this configuration, and a sectional view (b) in the AA direction. In this semiconductor module 90, semiconductor chips 91 and 92 are mounted on the surfaces of die pads (metal plates) 94 and 95 via solder layers 93, respectively. The back surfaces of the die pads 94 and 95 are joined to the heat sink 98 via an adhesive resin layer 96 and an insulating resin layer 97. A part of the die pads 94 and 95 are projected left and right in a plan view (FIG. 5A), and each of them is one of the lead terminals in the semiconductor module 90. In addition, lead terminals 99 that are electrically independent from the die pads 94 and 95 are also provided. Electrical connection between the semiconductor chips 91 and 92, the die pads 94 and 95, and the lead terminals 99 is made by connecting bonding wires 100. Thus, in the semiconductor module 90, an electric circuit is configured using the semiconductor chips 91 and 92, and input / output thereof is performed using each lead terminal.

図５（ｂ）に示されるように、半導体チップ９１、９２等はモールド樹脂層１０１の中に封止され、放熱板９８の下面がモールド樹脂層１０１の下面に露出する形態とされる。図５（ａ）においては、モールド樹脂層１０１を透視した上面図が示されている。なお、図５に示された構成は従来の構造を模式的にしており、実際にはリード端子の数はより多く、半導体チップとリード端子間の接続もより複雑である。   As shown in FIG. 5B, the semiconductor chips 91, 92, etc. are sealed in the mold resin layer 101, and the lower surface of the heat sink 98 is exposed on the lower surface of the mold resin layer 101. FIG. 5A shows a top view of the mold resin layer 101 seen through. Note that the configuration shown in FIG. 5 schematically illustrates a conventional structure, and in reality, the number of lead terminals is larger and the connection between the semiconductor chip and the lead terminals is more complicated.

この構成においては、放熱性を高めるために放熱板９８の露出した裏面（図５中の下面）を介して半導体チップ９１、９２からの放熱が行われる。このため、放熱板９８を構成する金属は、熱伝導率の高い銅とされる場合が多い。   In this configuration, heat is radiated from the semiconductor chips 91 and 92 through the exposed back surface (the lower surface in FIG. 5) of the heat radiating plate 98 in order to enhance heat radiation. For this reason, the metal which comprises the heat sink 98 is often made into copper with high heat conductivity.

銅やその合金の表面は非常に不安定で腐食や酸化が発生しやすいため、一般に、銅等の金属板の表面には腐食や酸化防止のために各種のコーティングが施されて使用される場合が多い。例えば、特許文献１には、鋼板の表面に対して各種の処理、例えばシリケート処理（シリケート化合物層を表面に形成する処理）を行うことが記載されている。また、特許文献２には、多層配線基板における銅配線に対してシリケート処理を行い、層間絶縁膜（シリコン酸化膜等）との間の密着性を高めることが記載されている。   Since the surface of copper and its alloys is very unstable and prone to corrosion and oxidation, the surface of a metal plate such as copper is generally used with various coatings applied to prevent corrosion and oxidation. There are many. For example, Patent Document 1 describes performing various treatments, for example, silicate treatment (treatment for forming a silicate compound layer on the surface) on the surface of a steel sheet. Further, Patent Document 2 describes that a silicate treatment is performed on a copper wiring in a multilayer wiring board to improve the adhesion with an interlayer insulating film (silicon oxide film or the like).

ＷＯ２００５／１０５４３２号公報WO2005 / 105432 publication 特開２００７−１０７０８０号公報JP 2007-107080 A

前記の半導体モジュール９０において用いられる放熱板９８においては、酸化や腐食を抑制する、あるいは放熱性を高める観点からは、上記のようなシリケート処理は有効である。しかしながら、一方で、こうした表面処理が施された場合においては、また、特許文献２に記載の層間絶縁膜（シリコン酸化膜等）と銅（配線）との間とは異なり、エポキシ樹脂等の樹脂材料で構成されたモールド樹脂層１０１等と放熱板９８との間の密着性は悪くなった。このため、こうした処理が放熱板に対して行われた半導体モジュールの信頼性は低くなった。   In the heat sink 98 used in the semiconductor module 90, the above-described silicate treatment is effective from the viewpoint of suppressing oxidation and corrosion or improving heat dissipation. However, on the other hand, when such a surface treatment is applied, a resin such as an epoxy resin is different from the interlayer insulating film (silicon oxide film or the like) described in Patent Document 2 and copper (wiring). The adhesion between the mold resin layer 101 made of the material and the heat sink 98 was deteriorated. For this reason, the reliability of the semiconductor module in which such a process was performed on the heat sink was lowered.

すなわち、裏面に露出した放熱板による高い放熱性と、高い信頼性とを兼ね備える半導体モジュールを得ることは困難であった。   That is, it has been difficult to obtain a semiconductor module that has both high heat dissipation by the heat sink exposed on the back surface and high reliability.

本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。   The present invention has been made in view of such problems, and an object thereof is to provide an invention that solves the above problems.

本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体モジュールの製造方法は、半導体チップがモールド樹脂層中に封止され、前記モールド樹脂層の下面において放熱板の下面を露出させた構成を具備する半導体モジュールの製造方法であって、前記放熱板の主体となる金属板の下面においてシリケート化合物を含むシリケート層を形成し、かつ前記金属板の側面には前記シリケート層を形成しないように前記放熱板を製造する放熱板製造工程と、前記シリケート層が形成された前記放熱板の下面が露出するように、前記放熱板の上面側において前記半導体チップを封止するように前記モールド樹脂層を形成するモールド工程と、を具備することを特徴とする。
本発明の半導体モジュールの製造方法は、前記放熱板製造工程において、前記放熱板よりも大きな金属平板における一方の主面において前記シリケート層を形成した後に、前記金属平板を切断することによって前記放熱板を得ることを特徴とする。
本発明の半導体モジュールの製造方法は、前記放熱板製造工程において、前記シリケート層を構成する材料が揮発性溶媒に熔解された塗布液を前記金属平板に塗布することによって、前記シリケート層を形成することを特徴とする。
本発明の半導体モジュールの製造方法は、前記モールド工程の前に、前記半導体チップをリードフレームに搭載するチップ搭載工程と、前記リードフレームの下面を前記放熱板の上面に絶縁樹脂層を介して接合する接合工程と、を具備することを特徴とする。
本発明の半導体モジュールの製造方法は、前記モールド工程の後で、前記モールド樹脂層を構成する材料が前記放熱板の下面の表面において硬化した部分を剥離除去することを特徴とする。
本発明の半導体モジュールは、前記半導体モジュールの製造方法によって製造されたことを特徴とする。
本発明の半導体モジュールは、半導体チップがモールド樹脂層中に封止され、前記モールド樹脂層の下面において放熱板の下面を露出させた構成を具備する半導体モジュールであって、前記放熱板は、その主体となる金属板の下面においてシリケート化合物を含むシリケート層が形成され、かつ前記金属板の側面には前記シリケート層が形成されないことを特徴とする。
本発明の半導体モジュールは、前記モールド樹脂層中において、前記半導体チップがリードフレームに搭載され、前記リードフレームの下面が前記放熱板の上面に絶縁樹脂層を介して接合されたことを特徴とする。 In order to solve the above problems, the present invention has the following configurations.
The method for producing a semiconductor module of the present invention is a method for producing a semiconductor module comprising a configuration in which a semiconductor chip is sealed in a mold resin layer, and the lower surface of the heat sink is exposed on the lower surface of the mold resin layer, Forming a silicate layer containing a silicate compound on the lower surface of the metal plate as a main body of the heat sink, and manufacturing the heat sink so as not to form the silicate layer on the side surface of the metal plate; and Forming a mold resin layer so as to seal the semiconductor chip on the upper surface side of the heat sink so that the lower surface of the heat sink on which the silicate layer is formed is exposed. Features.
In the method of manufacturing a semiconductor module according to the present invention, in the heat sink manufacturing step, the heat sink is formed by cutting the metal flat plate after forming the silicate layer on one main surface of the metal flat plate larger than the heat sink. It is characterized by obtaining.
In the method of manufacturing a semiconductor module according to the present invention, in the heat sink manufacturing step, the silicate layer is formed by applying a coating solution in which a material constituting the silicate layer is dissolved in a volatile solvent to the metal flat plate. It is characterized by that.
In the semiconductor module manufacturing method of the present invention, before the molding step, a chip mounting step of mounting the semiconductor chip on a lead frame, and a lower surface of the lead frame are joined to an upper surface of the heat sink via an insulating resin layer. And a joining step.
The method for manufacturing a semiconductor module according to the present invention is characterized in that, after the molding step, a portion where the material constituting the mold resin layer is cured on the surface of the lower surface of the heat sink is peeled and removed.
The semiconductor module of the present invention is manufactured by the method for manufacturing a semiconductor module.
The semiconductor module of the present invention is a semiconductor module having a configuration in which a semiconductor chip is sealed in a mold resin layer, and the lower surface of the heat sink is exposed on the lower surface of the mold resin layer, A silicate layer containing a silicate compound is formed on the lower surface of the main metal plate, and the silicate layer is not formed on the side surface of the metal plate.
The semiconductor module of the present invention is characterized in that, in the mold resin layer, the semiconductor chip is mounted on a lead frame, and the lower surface of the lead frame is joined to the upper surface of the heat sink via an insulating resin layer. .

本発明は以上のように構成されているので、裏面に露出した放熱板による高い放熱性と、高い信頼性とを兼ね備える半導体モジュールを得ることができる。   Since this invention is comprised as mentioned above, the semiconductor module which combines the high heat dissipation by the heat sink exposed on the back surface, and high reliability can be obtained.

本発明実施の形態となる製造方法によって製造される半導体モジュールの構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor module manufactured by the manufacturing method used as embodiment of this invention. 本発明の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the semiconductor module which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体モジュールの製造方法における放熱板製造工程を示す図である。It is a figure which shows the heat sink manufacturing process in the manufacturing method of the semiconductor module which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体モジュールの製造方法におけるモールド工程後の一般的な形状を示す断面図である。It is sectional drawing which shows the general shape after the mold process in the manufacturing method of the semiconductor module which concerns on embodiment of this invention. 従来の半導体モジュールの一例の上面図（ａ）、断面図（ｂ）である。It is the top view (a) of an example of the conventional semiconductor module, and sectional drawing (b).

以下、本発明の実施の形態となる半導体モジュールの製造方法について説明する。ここで製造される半導体モジュールの構造は、放熱板以外については図５に記載のものと同様である。すなわち、半導体チップが搭載されたダイパッドが、絶縁層を介して放熱板に接合された構成がモールド樹脂層中に形成されている。放熱板の裏面（ダイパッドが接合された面と反対側の面）は、モールド樹脂層の裏面に露出し、ここで半導体チップからの放熱が行われる。   Hereinafter, a method for manufacturing a semiconductor module according to an embodiment of the present invention will be described. The structure of the semiconductor module manufactured here is the same as that shown in FIG. 5 except for the heat sink. That is, a structure in which a die pad on which a semiconductor chip is mounted is joined to a heat sink via an insulating layer is formed in the mold resin layer. The back surface of the heat radiating plate (the surface opposite to the surface on which the die pad is bonded) is exposed on the back surface of the mold resin layer, where heat is radiated from the semiconductor chip.

図１は、この半導体モジュール１０の模式的な断面図である。この半導体モジュール１０においては、半導体チップ１１、１２がはんだ層１３を介してそれぞれダイパッド（金属板）１４、１５の表面に搭載されている。このダイパッド１４、１５の裏面は、接着樹脂層１６と絶縁樹脂層１７を介して放熱板１８に接合されている。ダイパッド１４、１５の一部は平面視において突出した形態とされ、それぞれこの半導体モジュール１０におけるリード端子の一つとされる。また、ダイパッド１４、１５と電気的に独立したリード端子（図示せず）も設けられる。半導体チップ１１、１２とダイパッド１４、１５、リード端子の間の電気的接続は、ボンディングワイヤ１９を接続することによってなされる。これらの構造はモールド樹脂層２０の中に封止され、放熱板１８の下面がモールド樹脂層２０から露出する形態とされる。この半導体モジュール１０の平面構造は図５に示された半導体モジュール９０と同様であり、使用された放熱板１８の構成が、半導体モジュール９０における放熱板９８と異なる。   FIG. 1 is a schematic cross-sectional view of the semiconductor module 10. In this semiconductor module 10, semiconductor chips 11 and 12 are mounted on the surfaces of die pads (metal plates) 14 and 15 via solder layers 13, respectively. The back surfaces of the die pads 14 and 15 are bonded to the heat sink 18 via the adhesive resin layer 16 and the insulating resin layer 17. A part of the die pads 14 and 15 protrudes in plan view, and each of them is one of the lead terminals in the semiconductor module 10. Also, lead terminals (not shown) electrically independent of the die pads 14 and 15 are provided. Electrical connection between the semiconductor chips 11 and 12, the die pads 14 and 15, and the lead terminals is made by connecting bonding wires 19. These structures are sealed in the mold resin layer 20 so that the lower surface of the heat radiating plate 18 is exposed from the mold resin layer 20. The planar structure of the semiconductor module 10 is the same as that of the semiconductor module 90 shown in FIG. 5, and the configuration of the used heat sink 18 is different from the heat sink 98 in the semiconductor module 90.

図１に示されるように、この放熱板１８においては、その主体である銅板（金属板）１８１の裏面（下面）においてのみシリケート層１８２が形成されている。図１における銅板１８１の上面、側面にはシリケート層１８２は形成されていない。銅板１８１の厚さは例えば４００μｍ程度、シリケート層１８２の厚さはこれと比べて無視できる程度の例えば０．３μｍ程度とすることができる。   As shown in FIG. 1, in the heat radiating plate 18, the silicate layer 182 is formed only on the back surface (lower surface) of the main copper plate (metal plate) 181. The silicate layer 182 is not formed on the upper and side surfaces of the copper plate 181 in FIG. The thickness of the copper plate 181 can be, for example, about 400 μm, and the thickness of the silicate layer 182 can be negligible, for example, about 0.3 μm.

図２（ａ）〜（ｆ）は、この半導体モジュール１０の製造方法の一例の工程断面図である。   2A to 2F are process cross-sectional views illustrating an example of a method for manufacturing the semiconductor module 10.

まず、断面形状が図２（ａ）で示された形状とされたダイパッド（金属板）１４、１５が準備される。図２（ａ）では断面形状が示されており、図におけるダイパッド１４、１５の屈曲した部分の下側の部分は平面状とされ、ここに半導体チップが搭載できる形態とされる。その平面形状は、図５（ａ）と同様である。また、ダイパッド１４、１５は、図中に示された範囲では分離して示されているが、実際には図示された範囲外においてこれらは連結されており、一体化されている。モールド工程後に、この連結部分は切断分離される。   First, die pads (metal plates) 14 and 15 having a cross-sectional shape shown in FIG. 2A are prepared. FIG. 2A shows a cross-sectional shape, and the lower portion of the bent portion of the die pads 14 and 15 in the drawing is planar, and a semiconductor chip can be mounted thereon. The planar shape is the same as in FIG. Further, although the die pads 14 and 15 are shown separately in the range shown in the figure, they are actually connected and integrated outside the range shown. After the molding process, the connecting portion is cut and separated.

次に、図２（ｂ）に示されるように、ダイパッド１４、１５の上に半導体チップ１１、１２をそれぞれはんだ層１３によって接合する（チップ搭載工程）。更に、ボンディングワイヤ１９によって、半導体チップ１１、１２とダイパッド１４、１５、リード端子の間の電気的接続を行う。   Next, as shown in FIG. 2B, the semiconductor chips 11 and 12 are joined to the die pads 14 and 15 by the solder layer 13, respectively (chip mounting process). Further, the bonding wires 19 make electrical connection between the semiconductor chips 11 and 12, the die pads 14 and 15, and the lead terminals.

一方、図２（ｃ）に示されるように、銅板１８１の裏面（下面）においてのみシリケート層１８２が形成された放熱板１８を準備する（放熱板製造工程）。放熱板製造工程の詳細については後述する。   On the other hand, as shown in FIG. 2C, a heat sink 18 having a silicate layer 182 formed only on the back surface (lower surface) of the copper plate 181 is prepared (heat sink manufacturing process). Details of the heat sink manufacturing process will be described later.

次に、図２（ｄ）に示されるように、放熱板１８の上面（シリケート層１８２が形成されない側の面）に、絶縁樹脂層１７，接着樹脂層１６を順次形成する。ここで、絶縁樹脂層１７、接着樹脂層１６は共に熱硬化性樹脂（例えばエポキシ樹脂）で構成することができるが、絶縁樹脂層１７は硬化した状態とし、接着樹脂層１６は未硬化の状態とする。このためには、例えば未硬化のエポキシ樹脂を放熱板１８の上面に塗布後硬化させて絶縁樹脂層１７とし、その上に未硬化のエポキシ樹脂を塗布して接着樹脂層１６とすることができる。   Next, as shown in FIG. 2D, an insulating resin layer 17 and an adhesive resin layer 16 are sequentially formed on the upper surface of the heat radiating plate 18 (the surface on which the silicate layer 182 is not formed). Here, both the insulating resin layer 17 and the adhesive resin layer 16 can be made of a thermosetting resin (for example, epoxy resin), but the insulating resin layer 17 is in a cured state and the adhesive resin layer 16 is in an uncured state. And For this purpose, for example, an uncured epoxy resin can be applied to the upper surface of the heat sink 18 and then cured to form the insulating resin layer 17, and an uncured epoxy resin can be applied thereon to form the adhesive resin layer 16. .

この状態で、図２（ｅ）に示されるように、図２（ｂ）の構造におけるダイパッド１４、１５の下面側を接着樹脂層１６に熱圧着して接着樹脂層１６を硬化させ、放熱板１８側とダイパッド１４、１５側とを接合する（接合工程）。   In this state, as shown in FIG. 2 (e), the lower surfaces of the die pads 14 and 15 in the structure of FIG. 2 (b) are thermocompression bonded to the adhesive resin layer 16 to cure the adhesive resin layer 16, and the heat sink 18 side and die pads 14 and 15 side are joined (joining process).

その後、図２（ｆ）に示される形態で、半導体チップ１１、１２等がその中に封止され、かつ放熱板１８の下面がモールド樹脂層２０の下面で露出するように、モールド樹脂層２０を形成する（モールド工程）。モールド層２０は例えばエポキシ樹脂で構成され、トランスファーモールド、インジェクションモールド等の方法で図２（ｆ）の形状として形成することができる。これによって、図１の構造の半導体モジュール１０が製造される。なお、実際にはダイパッド１４、１５が多数組配列されて一体化されたリードフレームが用いられ、これを用いて上記の工程が行われ、同時に多数の半導体モジュール１０が製造された後で、個々の半導体モジュール１０が切断分離される。   Thereafter, in the form shown in FIG. 2 (f), the mold resin layer 20 so that the semiconductor chips 11, 12 and the like are sealed therein, and the lower surface of the heat sink 18 is exposed at the lower surface of the mold resin layer 20. Is formed (molding process). The mold layer 20 is made of, for example, an epoxy resin, and can be formed in the shape shown in FIG. 2F by a method such as transfer molding or injection molding. Thereby, the semiconductor module 10 having the structure of FIG. 1 is manufactured. In practice, a lead frame in which a large number of die pads 14 and 15 are arranged and integrated is used, and the above process is performed using the lead frame. After a large number of semiconductor modules 10 are manufactured at the same time, individual lead frames are used. The semiconductor module 10 is cut and separated.

上記の製造方法は、図２（ｃ）に示された放熱板１８が用いられる以外については、従来の製造方法、すなわち図５の半導体モジュール９０を製造する製造方法と同様である。   The above manufacturing method is the same as the conventional manufacturing method, that is, the manufacturing method for manufacturing the semiconductor module 90 of FIG. 5 except that the heat radiating plate 18 shown in FIG. 2C is used.

次に、上記の放熱板製造工程について説明する。図３（ａ）〜（ｃ）は、この工程を説明する断面図である。まず、図２（ｃ）における銅板１８１が多数枚得られる程度の広い面積の銅で構成された銅平板（金属平板）２００を準備する。この銅平板２００に対して、例えば特開２００７−１６３７５４号公報に示される薄膜を、図３（ｂ）におけるシリケート層１８２として形成する。   Next, the heat sink manufacturing process will be described. 3A to 3C are cross-sectional views illustrating this process. First, a copper flat plate (metal flat plate) 200 made of copper having a wide area to the extent that many copper plates 181 in FIG. 2C are obtained is prepared. For example, a thin film disclosed in Japanese Patent Application Laid-Open No. 2007-163754 is formed on the copper flat plate 200 as the silicate layer 182 in FIG.

具体的には、特開２００７−１６３７５４号公報に示されるように、例えば、表面がポリオルガノシロキサン化合物等のシリケート化合物で覆われた微粒子がトリアセチルセルロース等の有機材料をバインダー中に分散して形成された層を、シリケート層１８２とする。ここで、微粒子としては、メチル（メタ）アクリレート等の有機材料からなる微粒子、シリカ、アルミナ等の無機材料からなる微粒子等を用いることができる。例えば、これらの成分が更に揮発性溶媒（２−メトキシエタノール等）で希釈混合された塗布液を銅平板２００にスピン塗布した後に焼成することによって、このシリケート層１８２を形成することができる。なお、特開２００７−１６３７５４号公報に記載の技術においてこの薄膜は光学的な反射防止膜として使用されているが、上記のシリケート層１８２には光学的な機能は要求されない。このため、シリケート層１８２が透明である必要はない。   Specifically, as disclosed in JP-A-2007-163754, for example, fine particles whose surface is covered with a silicate compound such as a polyorganosiloxane compound are dispersed in an organic material such as triacetyl cellulose in a binder. The formed layer is a silicate layer 182. Here, as the fine particles, fine particles made of an organic material such as methyl (meth) acrylate, fine particles made of an inorganic material such as silica and alumina, and the like can be used. For example, the silicate layer 182 can be formed by spin-coating a coating solution obtained by further diluting and mixing these components with a volatile solvent (2-methoxyethanol or the like) on the copper flat plate 200 and then baking. In the technique described in Japanese Patent Application Laid-Open No. 2007-163754, this thin film is used as an optical antireflection film, but the silicate layer 182 does not require an optical function. For this reason, the silicate layer 182 does not need to be transparent.

例えばスピン塗布によってシリケート層１８２を形成する場合には、シリケート層１８２を図３（ｂ）における銅平板２００の下面側においてのみ容易に形成することができる。このため、図３（ｂ）の形態を容易に実現することができる。その膜厚は、塗布液の粘度やスピン塗布条件で設定することができ、例えばシリケート層１８２の厚さを１μｍ以下とすることができる。その後、必要に応じて乾燥や焼成を行うことにより、固化したシリケート層１８２を得ることができる。   For example, when the silicate layer 182 is formed by spin coating, the silicate layer 182 can be easily formed only on the lower surface side of the copper flat plate 200 in FIG. For this reason, the form of FIG.3 (b) is easily realizable. The film thickness can be set by the viscosity of the coating solution and the spin coating conditions. For example, the thickness of the silicate layer 182 can be 1 μm or less. Then, the solidified silicate layer 182 can be obtained by performing drying and baking as necessary.

次に、図３（ｃ）に示されるように、ブレード３００を用いて図３（ｂ）の状態とされた銅平板２００を所望の大きさに切断し、放熱板１８とすることができる。放熱板１８は、図３（ｂ）の状態とされた銅平板２００から多数枚得ることができる。あるいは、銅平板２００を破断加工することによって個々の放熱板１８を得ることもできる。   Next, as shown in FIG. 3 (c), the copper flat plate 200 in the state of FIG. 3 (b) can be cut into a desired size by using the blade 300, thereby forming the heat radiating plate 18. A large number of heatsinks 18 can be obtained from the copper flat plate 200 in the state of FIG. Alternatively, the individual heat sinks 18 can be obtained by breaking the copper flat plate 200.

図３（ｃ）の状態において、この放熱板１８の下面においてのみ シリケート層１８２が形成されており、他の面（上面、切断されて形成された側面）には、シリケート層１８２は形成されない。このため、図１における放熱板１８の下面側の酸化や腐食を抑制し、安定した放熱特性を得ることができる。一方、この放熱板１８を図２に示された製造方法において用いた際の、その上面にはシリケート層１８２が形成されないため、図２（ｄ）における絶縁樹脂層１７との間の接合強度を高くすることができる。また、放熱板１８の側面にもシリケート層１８２が形成されないため、図２（ｆ）におけるモールド樹脂層２０と放熱板１８ととの間の接合強度も高くすることができる。特に、放熱板１８の側面が切断加工あるいは破断加工等によって形成された場合、切断面となる側面は平坦ではなく小さな凹凸が多く形成されている。このため、この小さな凹凸がくさびとなり、放熱板１８の側面とモールド樹脂層２０との間の接合強度が高まる。   In the state shown in FIG. 3C, the silicate layer 182 is formed only on the lower surface of the heat radiating plate 18, and the silicate layer 182 is not formed on the other surface (upper surface, side surface formed by cutting). For this reason, the oxidation and corrosion of the lower surface side of the heat sink 18 in FIG. 1 can be suppressed, and stable heat dissipation characteristics can be obtained. On the other hand, since the silicate layer 182 is not formed on the upper surface when the heat radiating plate 18 is used in the manufacturing method shown in FIG. 2, the bonding strength with the insulating resin layer 17 in FIG. Can be high. In addition, since the silicate layer 182 is not formed on the side surface of the heat radiating plate 18, the bonding strength between the mold resin layer 20 and the heat radiating plate 18 in FIG. In particular, when the side surface of the heat radiating plate 18 is formed by cutting or breaking, etc., the side surface serving as the cut surface is not flat and many small irregularities are formed. For this reason, this small unevenness | corrugation becomes a wedge, and the joining strength between the side surface of the heat sink 18 and the mold resin layer 20 increases.

また、上記のようシリケート層１８２を形成する際にスピン塗布を用いることにより、銅平板２００に悪影響を与えず、特定の面にシリケート層１８２を容易に形成することができる。この放熱板１８を用いることにより、この半導体モジュール１０の信頼性を高めることができる。   Further, by using spin coating when forming the silicate layer 182 as described above, the silicate layer 182 can be easily formed on a specific surface without adversely affecting the copper flat plate 200. By using the heat radiating plate 18, the reliability of the semiconductor module 10 can be improved.

更に、上記の構成の放熱板１８を用いることによって、放熱効率の高い半導体モジュール１０を特に高い歩留まりで製造することができる。この点について、以下に説明する。図２（ｆ）においては、形成されたモールド樹脂層２０が理想的に形成された形状が示されているが、実際には、安定してこうした状態を実現することは難しい。図４は、モールド樹脂層２０を形成する際の一般的な状態を詳細に説明する断面図である。   Furthermore, by using the heat radiating plate 18 having the above configuration, the semiconductor module 10 having a high heat radiating efficiency can be manufactured with a particularly high yield. This point will be described below. In FIG. 2F, a shape in which the formed mold resin layer 20 is ideally formed is shown. However, in practice, it is difficult to stably realize such a state. FIG. 4 is a cross-sectional view illustrating in detail a general state when forming the mold resin layer 20.

ここで、モールド工程において、モールド樹脂層２０は例えばトランスファーモールドによって形成されるが、この際、モールド樹脂層２０を構成する樹脂材料は、実際には放熱板１８の下面側にも回り込む場合がある。このため、一般的には、図４（ａ）に示されるように、放熱板１８の外周近辺の下側にもこの樹脂材料は回り込んで固化し、モールド樹脂層２０は、放熱板１８の下面外周付近を覆う形状となる場合が多い。特に、図４（ａ）では放熱板１８の下面は単純化して平坦であるように記載しているが、実際には放熱板１８は図４（ａ）中で下側に凸となるように湾曲する場合が多い。こうした場合には、放熱板１８の下面の端部は、中央部よりも図４（ａ）中で高くなる、すなわち、モールド樹脂層２０の下面から内側に引き込んだ形態となり、放熱板１８の下面の端部はモールド樹脂層２０の下面よりも例えば２０μｍ程度引き込んだ形状となる。放熱板１８におけるこの引き込んだ領域が樹脂材料（モールド樹脂層２０）で覆われ、図４（ａ）の形態となりやすい。モールド樹脂層２０の熱伝導率は放熱板１８（銅板１８１）と比べて非常に小さいため、こうした状態においては、放熱に寄与する実効面積が減少し、放熱効率が低下する。   Here, in the molding process, the mold resin layer 20 is formed by, for example, transfer molding. At this time, the resin material constituting the mold resin layer 20 may actually wrap around the lower surface side of the radiator plate 18. . For this reason, generally, as shown in FIG. 4A, the resin material also wraps around and solidifies below the outer periphery of the heat sink 18, and the mold resin layer 20 is formed on the heat sink 18. In many cases, the shape covers the vicinity of the outer periphery of the lower surface. In particular, in FIG. 4A, the lower surface of the heat radiating plate 18 is described as being simplified and flat, but actually the heat radiating plate 18 is projected downward in FIG. 4A. Often curved. In such a case, the end portion of the lower surface of the heat radiating plate 18 becomes higher in FIG. 4A than the center portion, that is, the shape is drawn inward from the lower surface of the mold resin layer 20. The end of this has a shape withdrawn about 20 μm, for example, from the lower surface of the mold resin layer 20. This drawn region in the heat radiating plate 18 is covered with a resin material (mold resin layer 20), so that the form shown in FIG. Since the thermal conductivity of the mold resin layer 20 is much smaller than that of the heat radiating plate 18 (copper plate 181), in such a state, the effective area contributing to heat radiating is reduced and the heat radiating efficiency is lowered.

しかしながら、シリケート層１８２とモールド樹脂層２０との間の密着性は低いために、図４（ｂ）に示されるように、放熱板１８の下面の外周近辺でモールド樹脂層２０がシリケート層１８２と接した部分の接着強度は低く、バリ２１として容易に剥離させることができる。このため、この部分を剥離除去し、図４（ｃ）に示されるように放熱板１８の下面全体を露出させることができる。これによって、放熱板１８の下面全体を放熱に寄与させることができる。図４（ｃ）ではバリ２１が除去されたことによって段差が生じているように記載されているが、前記の通り、実際にはこの段差は高々２０μｍ程度であるため、放熱板１８やモールド樹脂層２０の厚さと比べて無視できる程度であり、実用上の問題はない。   However, since the adhesion between the silicate layer 182 and the mold resin layer 20 is low, as shown in FIG. 4B, the mold resin layer 20 and the silicate layer 182 are located near the outer periphery of the lower surface of the heat sink 18. The contact portion has a low adhesive strength and can be easily peeled off as the burr 21. For this reason, this part can be peeled and removed, and the whole lower surface of the heat sink 18 can be exposed as shown in FIG. Thereby, the whole lower surface of the heat sink 18 can be contributed to heat dissipation. In FIG. 4 (c), it is described that a step is generated by removing the burr 21, but as described above, the step is actually about 20 μm at most. This is negligible compared to the thickness of the layer 20, and there is no practical problem.

すなわち、上記の放熱板１８を用いた場合には、モールド層２０を形成した状態で図４（ａ）に示される状態となった場合でも、図４（ｃ）の状態を容易に実現することができるため、放熱効率の高い半導体モジュール１０を高い歩留まりで製造することができる。   That is, when the above heat sink 18 is used, even when the mold layer 20 is formed and the state shown in FIG. 4A is achieved, the state of FIG. 4C can be easily realized. Therefore, the semiconductor module 10 with high heat dissipation efficiency can be manufactured with a high yield.

更に、この半導体モジュール１０を使用する際には、放熱板１８の下面がシリコーングリスを介して金属ブロック等に接合させる場合が多い。こうした場合に、シリケート層１８２と類似の材料で構成されたシリコーングリスのシリケート層１８２（放熱板１８）に対する濡れ性は高くなる。このため、この観点からも高い放熱効率を得ることができる。   Further, when the semiconductor module 10 is used, the lower surface of the heat radiating plate 18 is often joined to a metal block or the like via silicone grease. In such a case, the wettability with respect to the silicate layer 182 (heat sink 18) of the silicone grease comprised with the material similar to the silicate layer 182 becomes high. For this reason, high heat dissipation efficiency can be obtained also from this viewpoint.

なお、シリケート層１８２の代わりに、同様に銅板１８１表面の酸化や腐食を抑制できる層を代わりに用いることもできる。ただし、前記の通り、スピン塗布によって特定の表面に容易に形成することができる特開２００７−１６３７５４号公報に記載されたシリケート薄膜を用いることが特に好ましい。放熱板の主体として銅板の代わりに他の金属板を用いた場合でも同様であるが、熱伝導率が高い銅板あるいは銅合金の板を用いることが特に好ましい。   Instead of the silicate layer 182, a layer that can similarly suppress the oxidation and corrosion of the surface of the copper plate 181 can be used. However, as described above, it is particularly preferable to use a silicate thin film described in JP-A-2007-163754, which can be easily formed on a specific surface by spin coating. The same applies to the case where another metal plate is used instead of the copper plate as the main body of the heat radiating plate, but it is particularly preferable to use a copper plate or a copper alloy plate having a high thermal conductivity.

また、上記の例では、銅板１８１の下面にのみシリケート層１８２を形成し上面には形成しないものとしたが、シリケート層との間の接着強度が高い材料で絶縁樹脂層が構成される場合には、シリケート層を上面にも形成することが好ましい。この場合において、銅板の下面、上面の両方にシリケート層を形成することは容易である。また、この場合においても側面にはシリケート層が形成されないことが好ましく、これも上記の放熱板製造工程によって容易に実現することができる。   In the above example, the silicate layer 182 is formed only on the lower surface of the copper plate 181 and not on the upper surface. However, when the insulating resin layer is formed of a material having high adhesive strength with the silicate layer. Preferably, the silicate layer is also formed on the upper surface. In this case, it is easy to form a silicate layer on both the lower and upper surfaces of the copper plate. Also in this case, it is preferable that a silicate layer is not formed on the side surface, and this can also be easily realized by the above-described heat sink manufacturing process.

なお、上記の構成においては、放熱板１８が半導体チップ１１、１２（リードフレーム１４、１５）と電気的に絶縁されるものとしたが、放熱板とこれらとの間が電気的に接続され、放熱板を電極として用いる場合であっても、上記の構成が有効であることは明らかである。この場合には、例えば放熱板下面のシリケート層を部分的に除去することによって、銅板にはんだ付けを行うことができる。部分的に加熱することによって、この除去を行うこともできる。   In the above configuration, the heat radiating plate 18 is electrically insulated from the semiconductor chips 11 and 12 (lead frames 14 and 15). However, the heat radiating plate and these are electrically connected. Even when a heat sink is used as an electrode, it is clear that the above configuration is effective. In this case, for example, the copper plate can be soldered by partially removing the silicate layer on the lower surface of the heat sink. This removal can also be done by partial heating.

１０、９０ 半導体モジュール
１１、１２、９１、９２ 半導体チップ
１３、９３ はんだ層
１４、１５、９４、９５ ダイパッド
１６、９６ 接着樹脂層
１７、９７ 絶縁樹脂層
１８、９８ 放熱板
１９、１００ ボンディングワイヤ
２０、１０１ モールド樹脂層
２１ バリ
９９ リード端子
１８１ 銅板（金属板：放熱板）
１８２ シリケート層（放熱板）
２００ 銅平板（金属平板）
３００ ブレード 10, 90 Semiconductor module 11, 12, 91, 92 Semiconductor chip 13, 93 Solder layer 14, 15, 94, 95 Die pad 16, 96 Adhesive resin layer 17, 97 Insulating resin layer 18, 98 Heat sink 19, 100 Bonding wire 20 101 Mold resin layer 21 Burr 99 Lead terminal 181 Copper plate (metal plate: heat sink)
182 Silicate layer (heat sink)
200 Copper flat plate (metal flat plate)
300 blades

Claims (8)

半導体チップがモールド樹脂層中に封止され、前記モールド樹脂層の下面において放熱板の下面を露出させた構成を具備する半導体モジュールの製造方法であって、
前記放熱板の主体となる金属板の下面においてシリケート化合物を含むシリケート層を形成し、かつ前記金属板の側面には前記シリケート層を形成しないように前記放熱板を製造する放熱板製造工程と、
前記シリケート層が形成された前記放熱板の下面が露出するように、前記放熱板の上面側において前記半導体チップを封止するように前記モールド樹脂層を形成するモールド工程と、
を具備することを特徴とする半導体モジュールの製造方法。 A method for producing a semiconductor module comprising a semiconductor chip sealed in a mold resin layer, wherein the lower surface of the heat sink is exposed at the lower surface of the mold resin layer,
Forming a silicate layer containing a silicate compound on the lower surface of the metal plate as a main body of the heat sink, and manufacturing the heat sink so as not to form the silicate layer on the side surface of the metal plate; and
A molding step of forming the mold resin layer so as to seal the semiconductor chip on the upper surface side of the heat sink so that the lower surface of the heat sink on which the silicate layer is formed is exposed;
A method for manufacturing a semiconductor module, comprising: 前記放熱板製造工程において、
前記放熱板よりも大きな金属平板における一方の主面において前記シリケート層を形成した後に、前記金属平板を切断することによって前記放熱板を得ることを特徴とする請求項１に記載の半導体モジュールの製造方法。 In the heat sink manufacturing process,
2. The semiconductor module according to claim 1, wherein the heat radiating plate is obtained by cutting the metal flat plate after forming the silicate layer on one main surface of the metal flat plate larger than the heat radiating plate. Method. 前記放熱板製造工程において、
前記シリケート層を構成する材料が揮発性溶媒に熔解された塗布液を前記金属平板に塗布することによって、前記シリケート層を形成することを特徴とする請求項２に記載の半導体モジュールの製造方法。 In the heat sink manufacturing process,
3. The method of manufacturing a semiconductor module according to claim 2, wherein the silicate layer is formed by applying a coating solution in which a material constituting the silicate layer is dissolved in a volatile solvent to the metal flat plate. 前記モールド工程の前に、
前記半導体チップをリードフレームに搭載するチップ搭載工程と、
前記リードフレームの下面を前記放熱板の上面に絶縁樹脂層を介して接合する接合工程と、
を具備することを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体モジュールの製造方法。 Before the molding process,
A chip mounting step of mounting the semiconductor chip on a lead frame;
A bonding step of bonding the lower surface of the lead frame to the upper surface of the heat sink via an insulating resin layer;
4. The method of manufacturing a semiconductor module according to claim 1, further comprising: 前記モールド工程の後で、
前記モールド樹脂層を構成する材料が前記放熱板の下面の表面において硬化した部分を剥離除去することを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体モジュールの製造方法。 After the molding process,
5. The method of manufacturing a semiconductor module according to claim 1, wherein a portion of the material constituting the mold resin layer is peeled off and removed from a cured surface of the lower surface of the heat radiating plate. 6. . 請求項１から請求項５までのいずれか１項に記載の半導体モジュールの製造方法によって製造されたことを特徴とする半導体モジュール。   A semiconductor module manufactured by the method for manufacturing a semiconductor module according to claim 1. 半導体チップがモールド樹脂層中に封止され、前記モールド樹脂層の下面において放熱板の下面を露出させた構成を具備する半導体モジュールであって、
前記放熱板は、その主体となる金属板の下面においてシリケート化合物を含むシリケート層が形成され、かつ前記金属板の側面には前記シリケート層が形成されないことを特徴とする半導体モジュール。 A semiconductor module having a configuration in which a semiconductor chip is sealed in a mold resin layer and the lower surface of the heat sink is exposed on the lower surface of the mold resin layer,
The semiconductor module according to claim 1, wherein a silicate layer containing a silicate compound is formed on a lower surface of a metal plate as a main component of the heat radiating plate, and the silicate layer is not formed on a side surface of the metal plate. 前記モールド樹脂層中において、
前記半導体チップがリードフレームに搭載され、前記リードフレームの下面が前記放熱板の上面に絶縁樹脂層を介して接合されたことを特徴とする請求項７に記載の半導体モジュール。 In the mold resin layer,
The semiconductor module according to claim 7, wherein the semiconductor chip is mounted on a lead frame, and a lower surface of the lead frame is bonded to an upper surface of the heat sink via an insulating resin layer.
JP2012205792A 2012-09-19 2012-09-19 Semiconductor module manufacturing method and semiconductor module Pending JP2014060344A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012205792A JP2014060344A (en) 2012-09-19 2012-09-19 Semiconductor module manufacturing method and semiconductor module
CN201310016378.6A CN103681376A (en) 2012-09-19 2013-01-16 Semiconductor module manufacturing method and semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012205792A JP2014060344A (en) 2012-09-19 2012-09-19 Semiconductor module manufacturing method and semiconductor module

Publications (1)

Publication Number Publication Date
JP2014060344A true JP2014060344A (en) 2014-04-03

Family

ID=50318550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012205792A Pending JP2014060344A (en) 2012-09-19 2012-09-19 Semiconductor module manufacturing method and semiconductor module

Country Status (2)

Country Link
JP (1) JP2014060344A (en)
CN (1) CN103681376A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021068803A (en) * 2019-10-23 2021-04-30 三菱電機株式会社 Semiconductor module and power converter
JP2022009834A (en) * 2015-12-10 2022-01-14 パナソニックＩｐマネジメント株式会社 Heat radiation device for heat generating electronic component, in-vehicle charger, and vehicle

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022009834A (en) * 2015-12-10 2022-01-14 パナソニックＩｐマネジメント株式会社 Heat radiation device for heat generating electronic component, in-vehicle charger, and vehicle
JP7262012B2 (en) 2015-12-10 2023-04-21 パナソニックＩｐマネジメント株式会社 Onboard charger and inverter
JP2021068803A (en) * 2019-10-23 2021-04-30 三菱電機株式会社 Semiconductor module and power converter
JP7196815B2 (en) 2019-10-23 2022-12-27 三菱電機株式会社 Semiconductor module and power converter

Also Published As

Publication number Publication date
CN103681376A (en) 2014-03-26

Similar Documents

Publication Publication Date Title
US8630097B2 (en) Power module using sintering die attach and manufacturing method thereof
JP6265693B2 (en) Semiconductor device and manufacturing method thereof
JP3390661B2 (en) Power module
WO2016166834A1 (en) Semiconductor device
KR20120079325A (en) Semiconductor package and methods of fabricating the same
JP2005260181A (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2019071412A (en) Chip package
JP2006253354A (en) Circuit device and its manufacturing method
JP5126201B2 (en) Semiconductor module and manufacturing method thereof
JP6508193B2 (en) Semiconductor device manufacturing method and semiconductor device
CN109698179B (en) Semiconductor device and method for manufacturing semiconductor device
US20200185310A1 (en) Dual side cooling power module and manufacturing method of the same
JP2010192591A (en) Power semiconductor device and method of manufacturing the same
JP7088224B2 (en) Semiconductor modules and semiconductor devices used for them
JP2010245468A (en) Mounting structure and mounting method of mold package
JP2014060344A (en) Semiconductor module manufacturing method and semiconductor module
WO2020189508A1 (en) Semiconductor module and semiconductor device used therefor
JP2014078616A (en) Power semiconductor device
KR20150039402A (en) External connection terminal, Semiconductor Package having the External connection terminal and Method of Manufacturing the same
JP5898575B2 (en) Semiconductor device
JP2008235492A (en) Semiconductor device and method of manufacturing the same
JP2001332664A (en) Semiconductor device and manufacturing method thereof
JP2009016380A (en) Semiconductor apparatus and manufacturing method thereof
JP2017028131A (en) Package mounting body
JP6417898B2 (en) Manufacturing method of semiconductor device