JPH10163401A - Lead frame, semiconductor package, and manufacture of semiconductor package - Google Patents
Lead frame, semiconductor package, and manufacture of semiconductor packageInfo
- Publication number
- JPH10163401A JPH10163401A JP8323678A JP32367896A JPH10163401A JP H10163401 A JPH10163401 A JP H10163401A JP 8323678 A JP8323678 A JP 8323678A JP 32367896 A JP32367896 A JP 32367896A JP H10163401 A JPH10163401 A JP H10163401A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- die
- lead frame
- package
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、リードフレームと
これを用いた樹脂封止型の半導体パッケージ、及びその
半導体パッケージの製造方法に関するものである。The present invention relates to a lead frame, a resin-sealed semiconductor package using the same, and a method of manufacturing the semiconductor package.
【０００２】[0002]
【従来の技術】一般に、樹脂封止型の半導体パッケージ
では、パッケージの小型・薄型化による高密度実装の必
要性から、それまでの挿入実装タイプから表面実装タイ
プへと移行している。ところが、表面実装の導入に伴
い、リフロー中の熱応力に起因したパッケージクラック
の発生が大きな問題となっている。このパッケージクラ
ックの発生メカニズムを図５を用いて説明する。先ず、
図５に例示したパッケージ構造では、半導体素子５１を
リードフレームのダイパッド５２上に搭載し、その周囲
に複数のインナーリード５３を配列している。また、ダ
イパッド５２に対してはダイボンド材５４を用いて半導
体素子５１を固定している。そして、これら全体をモー
ルド樹脂５５により一体的に封止している。2. Description of the Related Art In general, in a resin-encapsulated semiconductor package, the need for high-density mounting by reducing the size and thickness of the package has shifted from the conventional insertion mounting type to a surface mounting type. However, with the introduction of surface mounting, the occurrence of package cracks due to thermal stress during reflow has become a major problem. The mechanism of occurrence of the package crack will be described with reference to FIG. First,
In the package structure illustrated in FIG. 5, the semiconductor element 51 is mounted on a die pad 52 of a lead frame, and a plurality of inner leads 53 are arranged around the semiconductor element 51. The semiconductor element 51 is fixed to the die pad 52 using a die bond material 54. These components are integrally sealed by a mold resin 55.
【０００３】こうしたパッケージ構造では、パッケージ
表面からパッケージ内部へと水分が入り込み、これがパ
ッケージ全体に拡散していく。一方、パッケージを構成
している半導体素子５１、ダイパッド５２、モールド樹
脂５５等の部品はそれぞれ異なった熱膨張係数を有し、
しかもこれらの部品が互いに貼り合わされているため、
半田リフロー時の熱で互いの界面に応力が生じととも
に、パッケージ中に吸湿した水分が急激に気化する。そ
うすると、パッケージ内部で接着力の最も低い界面（一
般的にはダイパッド／モールド樹脂の界面）が剥離し、
その剥離面への水蒸気圧の印加でパッケージが膨張し、
遂にはモールド樹脂５５にクラック５６が発生する。ち
なみに、ダイパッド／モールド樹脂の界面に次いで接着
力の低い界面は、半導体素子／ダイパッドの界面といわ
れている。In such a package structure, moisture penetrates from the package surface to the inside of the package and diffuses throughout the package. On the other hand, components such as the semiconductor element 51, the die pad 52, and the mold resin 55 that constitute the package have different coefficients of thermal expansion,
And because these parts are stuck together,
The heat generated during the solder reflow causes a stress at the interface between the two, and the moisture absorbed in the package evaporates rapidly. Then, the interface with the lowest adhesive strength (generally, the interface between the die pad and the mold resin) peels off inside the package,
The package expands due to the application of water vapor pressure to the release surface,
Eventually, cracks 56 occur in the mold resin 55. Incidentally, the interface having the second lowest adhesive force after the interface between the die pad and the mold resin is called the interface between the semiconductor element and the die pad.
【０００４】また、一連のパッケージ製造に際しては、
さまざまな熱履歴を受けるため、これによってリードフ
レーム材料が酸化し、フレーム表面状態に大きなバラツ
キが生じる。特に、リードフレーム材料として銅合金系
を用いると酸化しやすくなるため、どうしてもフレーム
表面の酸化膜が厚くなり、モールド樹脂５５との接着性
が低下してしまう。さらに、ダイボンド材５４について
も、その硬化時に発生する有機物の付着等によってリー
ドフレーム（ダイパッド５２）の裏面（素子搭載面と反
対側の面）が汚染され、リードフレームとモールド樹脂
５５との接着力の低下を招く。In manufacturing a series of packages,
Due to various thermal histories, this oxidizes the lead frame material and causes large variations in frame surface condition. In particular, when a copper alloy is used as a lead frame material, it is easily oxidized, so that the oxide film on the frame surface is inevitably thickened, and the adhesion to the mold resin 55 is reduced. Further, the back surface (the surface opposite to the device mounting surface) of the lead frame (die pad 52) is contaminated by the adhesion of the organic substance generated during the curing of the die bond material 54, and the adhesive force between the lead frame and the mold resin 55 is also increased. Causes a decrease in
【０００５】そこで従来においては、パッケージクラッ
クの防止策として以下のような二つの提案がなされてい
る。一つは、図６に示すようにダイパッド５２の裏面に
ディンプル５７（又は溝）を形成しておき、図７に示す
最終パッケージ形態でディンプル５７にモールド樹脂５
５が埋め込まれることで、ダイパッド５２とモールド樹
脂５５との接着力を高めたものである。もう一つは、図
８に示すようにリードフレームのダイパッド５２に貫通
孔５８を形成しておき、図９に示す最終パッケージ形態
でダイパッド５２の貫通孔５８にモールド樹脂５５が埋
め込まれることで、ダイパッド５２とモールド樹脂５５
との接着力を高めたものである。Therefore, conventionally, the following two proposals have been made to prevent package cracks. One is that dimples 57 (or grooves) are formed on the back surface of the die pad 52 as shown in FIG. 6, and the mold resin 5 is formed on the dimples 57 in the final package form shown in FIG.
By embedding 5, the adhesive force between the die pad 52 and the mold resin 55 is increased. The other is that a through hole 58 is formed in the die pad 52 of the lead frame as shown in FIG. 8, and the mold resin 55 is embedded in the through hole 58 of the die pad 52 in the final package form shown in FIG. Die pad 52 and mold resin 55
The adhesive strength with the adhesive is increased.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら上記従来
のクラック防止策には以下のような問題があった。すな
わち、前者の場合は、ダイパッド５２の裏面にディンプ
ル５７を形成するにあたってハーフエッチング加工が必
要となるため、ディンプル５７の形状、特に深さの制御
が難しいという問題があった。また、ディンプル７５の
加工対象面がダイパッド５２の片面に限定されることか
ら、半導体素子５１とダイパッド５２との界面剥離によ
るクラック発生までは防止することができなかった。さ
らに、リードフレームの形状加工がエッチング法に限定
されるため、生産性が低下するという問題もあった。However, the conventional measures for preventing cracks have the following problems. That is, in the former case, since half-etching is required to form the dimple 57 on the back surface of the die pad 52, there is a problem that it is difficult to control the shape, particularly the depth, of the dimple 57. In addition, since the processing target surface of the dimple 75 is limited to one surface of the die pad 52, it was not possible to prevent cracks due to interface separation between the semiconductor element 51 and the die pad 52. Further, since the shape processing of the lead frame is limited to the etching method, there is a problem that productivity is reduced.
【０００７】一方、後者の場合は、ダイパッド５２に貫
通孔５８を形成したことで、半導体素子５１の裏面の一
部が直にモールド樹脂５５に接するようになるため、貫
通孔５８を通して図１０に示すように半導体素子５１／
ダイパッド５２間のダイボンド材５４に水分が浸透して
接着力が低下し、半導体素子５２とダイパッド５２の界
面を起点とするパッケージクラック５６が発生するとい
う問題があった。On the other hand, in the latter case, since the through hole 58 is formed in the die pad 52, a part of the back surface of the semiconductor element 51 comes into direct contact with the mold resin 55, and therefore, as shown in FIG. As shown, the semiconductor element 51 /
There is a problem that moisture penetrates into the die bond material 54 between the die pads 52 and the adhesive strength is reduced, so that a package crack 56 originating from the interface between the semiconductor element 52 and the die pad 52 is generated.
【０００８】[0008]
【課題を解決するための手段】本発明に係るリードフレ
ームは、半導体素子を搭載するためのダイパッドと、こ
のダイパッドの周囲に配列されたインナーリードとを備
えたもので、ダイパッド及びインナーリードのうち、少
なくともダイパッドの表裏面に微小な凹凸を形成した構
成となっている。A lead frame according to the present invention comprises a die pad for mounting a semiconductor element and inner leads arranged around the die pad. , At least on the front and back surfaces of the die pad.
【０００９】このリードフレームにおいては、ダイパッ
ド及びインナーリードのうち、少なくともダイパッドの
表裏面に微小な凹凸を形成しているので、これに伴う接
着面積の拡大やアンカー効果により、ダイパッドの表面
にダイボンド材を介して半導体素子を搭載するにあたっ
ては、ダイパッドとダイボンド材との間に高い接着力が
得られ、樹脂封止に際してはダイパッドとモールド樹脂
との間に高い接着力が得られる。In this lead frame, of the die pad and the inner lead, minute irregularities are formed on at least the front and back surfaces of the die pad. When a semiconductor element is mounted via the substrate, a high adhesive force is obtained between the die pad and the die bonding material, and a high adhesive force is obtained between the die pad and the mold resin during resin sealing.
【００１０】本発明に係る半導体パッケージは、ダイパ
ッド上に搭載された半導体素子と、この半導体素子に電
気的に接続されたインナーリードと、これらのダイパッ
ド、インナーリード及び半導体素子を一体的に封止する
モールド樹脂とを備えたもので、ダイパッド及びインナ
ーリードのうち、少なくともダイパッドの表裏面に微小
な凹凸を形成した構成となっている。In a semiconductor package according to the present invention, a semiconductor element mounted on a die pad, an inner lead electrically connected to the semiconductor element, and the die pad, the inner lead and the semiconductor element are integrally sealed. Of the die pad and inner leads, and has a structure in which minute irregularities are formed on at least the front and back surfaces of the die pad.
【００１１】この半導体パッケージにおいては、モール
ド樹脂によって封止されたダイパッド及びインナーリー
ドのうち、少なくともダイパッドの表裏面に微小な凹凸
を形成しているので、これに伴う接着面積の拡大やアン
カー効果により、ダイパッドと素子固定用のダイボンド
材との間に高い接着力が得られ、さらにダイパッドとモ
ールド樹脂との間にも高い接着力が得られる。In this semiconductor package, among the die pad and the inner lead sealed with the mold resin, minute irregularities are formed on at least the front and back surfaces of the die pad. Thus, a high adhesive force is obtained between the die pad and the die bonding material for fixing the element, and a high adhesive force is also obtained between the die pad and the mold resin.
【００１２】本発明に係る半導体パッケージの製造方法
は、リードフレームの形状加工によって形成されたダイ
パッド及びインナーリードのうち、少なくともダイパッ
ドに粗面処理を施し、その後、ダイパッドに半導体素子
を搭載するとともに、これらのダイパッド、インナーリ
ード及び半導体素子をモールド樹脂にて一体的に封止す
るようにしたものである。According to the method of manufacturing a semiconductor package of the present invention, of the die pad and the inner lead formed by processing the shape of the lead frame, at least the die pad is subjected to a roughening treatment, and then the semiconductor element is mounted on the die pad. The die pad, the inner lead, and the semiconductor element are integrally sealed with a mold resin.
【００１３】この半導体パッケージの製造方法において
は、リードフレームの形状加工によりダイパッド及びイ
ンナーリードを形成したうえで、少なくとダイパッドに
粗面処理を施すことから、リードフレームの形状加工が
エッチング法、プレス法のいずれかに限定されることが
なくなる。また、上述のように粗面処理を施すことでダ
イパッドの表裏面に微小な凹凸が形成されるため、これ
に伴う接着面積の拡大やアンカー効果により、ダイパッ
ドにダイボンド材を介して半導体素子を搭載した際に
は、ダイパッドとダイボンド材との間に高い接着力が得
られ、さらにダイパッド、インナーリード及び半導体素
子をモールド樹脂で一体的に封止した際には、ダイパッ
ドとモールド樹脂との間に高い接着力が得られる。In this method of manufacturing a semiconductor package, a die pad and inner leads are formed by shape processing of a lead frame, and at least a die surface is subjected to a roughening process. You will not be limited to any of the laws. In addition, as described above, the rough surface treatment creates minute irregularities on the front and back surfaces of the die pad, so the semiconductor chip is mounted on the die pad via a die bond material due to the resulting increase in the bonding area and the anchor effect. In this case, a high adhesive force is obtained between the die pad and the die bond material.When the die pad, the inner lead and the semiconductor element are integrally sealed with the mold resin, the gap between the die pad and the mold resin is obtained. High adhesion is obtained.
【００１４】[0014]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図１は本発明に係
るリードフレームの一実施形態を説明する図であり、図
中（ａ）はその要部平面図、（ｂ）はその一部を拡大し
た断面図である。図示したリードフレームは、半導体素
子を搭載するためのダイパッド１と、このダイパッド１
の周囲に配列された複数のインナーリード２と、これら
のインナーリード２を連結するタイバー３と、各々のイ
ンナーリード２から一体に延出したアウターリード４と
を備えている。ダイパッド１は平面視四角形をなすもの
で、その四隅からはそれぞれ吊りリード５が延出してい
る。各々の吊りリード５の延出端はいずれもフレーム本
体につながっており、これによってダイパッド１が吊り
リード５を介してフレーム本体に支持されている。Embodiments of the present invention will be described below in detail with reference to the drawings. 1A and 1B are diagrams illustrating an embodiment of a lead frame according to the present invention, wherein FIG. 1A is a plan view of a main part thereof, and FIG. 1B is a cross-sectional view in which a part thereof is enlarged. The illustrated lead frame includes a die pad 1 for mounting a semiconductor element and the die pad 1.
, A plurality of inner leads 2 arranged around the inner leads 2, a tie bar 3 for connecting the inner leads 2, and outer leads 4 integrally extending from the respective inner leads 2. The die pad 1 has a quadrangular shape in plan view, and suspending leads 5 extend from the four corners. The extending ends of the suspension leads 5 are all connected to the frame main body, whereby the die pad 1 is supported by the frame main body via the suspension leads 5.
【００１５】ここで本実施形態のリードフレームでは、
タイバー３よりも内側の領域を樹脂封止領域としてい
る。そして、樹脂封止領域の中央に位置するダイパッド
１の表裏面に図１（ｂ）に示すように微小な凹凸１ａを
形成し、これによってダイパッド１の表裏面を微視的に
ザラザラの状態にしてある。具体的には、ダイパッド１
の表裏面を中心線平均粗さでＲａ＝０．１〜０．６μｍ
程度としている。Here, in the lead frame of this embodiment,
The area inside the tie bar 3 is a resin sealing area. Then, fine irregularities 1a are formed on the front and back surfaces of the die pad 1 located at the center of the resin sealing region, as shown in FIG. 1B, whereby the front and back surfaces of the die pad 1 are microscopically roughened. It is. Specifically, die pad 1
Ra = 0.1 to 0.6 μm in terms of center line average roughness
About.
【００１６】このリードフレームを含めた一連のパッケ
ージ製造にあたっては、ベースとなる長尺状の金属フレ
ームにエッチング法又はプレス法によって形状加工を施
し、これによって上述のダイパッド１、インナーリード
２、タイバー３、アウターリード４、吊りリード５等を
形成する。その後、フレーム表面のメッキ処理に先立っ
て、又はメッキ処理後に、リードフレームの所定領域を
マスクし、これによってダイパッド１の部分だけを外部
に露出させる。そして、この状態の下で、物理的な処理
（例えば、液体ホーニング法等）又は化学的な処理（例
えば、電解析出法等）によりダイパッド１の表裏面に粗
面処理を施し、これによってダイパッド１の表裏面に微
小な凹凸を形成する。この粗面処理にあたっては、上記
マスクの開口径をダイパッド１の外形寸法よりも若干大
きめに設定することで、ダイパッド１の表裏面だけでな
く、ダイパッド１の側面にも微小な凹凸を形成すること
ができる。In manufacturing a series of packages including the lead frame, a long metal frame serving as a base is subjected to shape processing by an etching method or a pressing method, whereby the die pad 1, the inner leads 2, and the tie bars 3 are formed. , Outer leads 4, suspension leads 5, and the like. Thereafter, before or after the plating process on the frame surface, a predetermined region of the lead frame is masked, thereby exposing only the die pad 1 to the outside. Under this condition, the surface of the die pad 1 is roughened by physical treatment (for example, liquid honing method) or chemical treatment (for example, electrolytic deposition method). 1. Fine irregularities are formed on the front and back surfaces of No. 1. In the rough surface treatment, the opening diameter of the mask is set to be slightly larger than the outer dimensions of the die pad 1 so that minute irregularities are formed not only on the front and back surfaces of the die pad 1 but also on the side surfaces of the die pad 1. Can be.
【００１７】こうしてダイパッド１の表裏面を粗くした
リードフレームを作製したら、その後のダイボンディン
グ工程では、ダイパッド１の表面にダイボンド材７（図
３参照）を塗布し、その上から図２に示すように半導体
素子６を載せて、ダイパッド１上に半導体素子６を固定
する。このとき、ダイパッド１の表面には上述の粗面処
理によって微小な凹凸が形成されていることから、ダイ
パッド１とダイボンド材７（図３）との接着面積の拡大
や微小凹凸によるアンカ効果により、ダイパッド１とダ
イボンド材７との間に強い接着力が得られる。After a lead frame having the roughened front and rear surfaces of the die pad 1 is thus manufactured, in a subsequent die bonding step, a die bonding material 7 (see FIG. 3) is applied to the surface of the die pad 1 and, as shown in FIG. The semiconductor element 6 is placed on the die pad 1 and the semiconductor element 6 is fixed on the die pad 1. At this time, since fine irregularities are formed on the surface of the die pad 1 by the above-described rough surface treatment, the bonding area between the die pad 1 and the die bonding material 7 (FIG. 3) is increased, and the anchor effect due to the minute irregularities causes A strong adhesive force is obtained between the die pad 1 and the die bonding material 7.
【００１８】次に、ダイパッド１上の半導体素子６と、
その周囲に配列されたインナーリード２とを図示せぬワ
イヤで電気的に接続し、これによって得られたワイヤボ
ンディング済のリードフレームを樹脂封止工程に送る。
この樹脂封止工程では、トランスファモールド等の封止
技術を用いて、図３に示すように、ダイパッド１、イン
ナーリード２及び半導体素子６をモールド樹脂８によっ
て一体的に封止する。このとき、ダイパッド１の裏面に
上述の粗面処理によって微小な凹凸が形成されているこ
とから、上記同様の理由、すなわちダイパッド１とモー
ルド樹脂８との接着面積の拡大や微小凹凸によるアンカ
効果により、ダイパッド１とモールド樹脂８との間に強
い接着力が得られる。Next, the semiconductor element 6 on the die pad 1
The inner leads 2 arranged therearound are electrically connected by wires (not shown), and the resulting wire-bonded lead frame is sent to a resin sealing step.
In this resin sealing step, as shown in FIG. 3, the die pad 1, the inner leads 2 and the semiconductor element 6 are integrally sealed with a molding resin 8 using a sealing technique such as transfer molding. At this time, since the minute unevenness is formed on the back surface of the die pad 1 by the above-described rough surface treatment, the same reason as above, that is, the enlargement of the bonding area between the die pad 1 and the mold resin 8 and the anchor effect due to the minute unevenness are caused. Thus, a strong adhesive force can be obtained between the die pad 1 and the mold resin 8.
【００１９】このようにして得られた半導体パッケージ
においては、ダイパッド１の表裏面に対してダイボンド
材７及びモールド樹脂８が強固に接着されているため、
それぞれの界面での剥離強度が格段に向上したものとな
る。したがって、表面実装時の半田リフローにおいて
も、ダイパッド１の表裏面における界面剥離やこれに伴
うパッケージクラックを効果的に防止することができ
る。また、上述のようにダイパッド１の側面にも粗面処
理による微小な凹凸を形成することで、より効果的にパ
ッケージクラックを防止することができる。さらに、一
連のパッケージ製造にあたっては、リードフレームの形
状加工がエッチング法に限定されず、量産性に優れたプ
レス法を採用できるようになるため、従来にように生産
性の低下を招くことなく、パッケージクラックの発生を
抑えることが可能となる。In the semiconductor package thus obtained, the die bonding material 7 and the molding resin 8 are firmly adhered to the front and back surfaces of the die pad 1.
The peel strength at each interface is significantly improved. Therefore, even in the solder reflow at the time of surface mounting, it is possible to effectively prevent the interface peeling on the front and back surfaces of the die pad 1 and the package crack accompanying the interface peeling. Further, as described above, by forming minute irregularities on the side surface of the die pad 1 by the rough surface treatment, it is possible to more effectively prevent the package crack. Further, in manufacturing a series of packages, the shape processing of the lead frame is not limited to the etching method, and a press method excellent in mass productivity can be adopted, so that productivity does not decrease as in the past, It is possible to suppress the occurrence of package cracks.
【００２０】なお、上記実施形態においては、半導体素
子６が搭載されるダイパッド１だけを対象に粗面処理を
施して微小な凹凸を形成するようにしたが、これ以外に
も図４（ａ）に示すように、ダイパッド１の表裏面に加
えて、その周囲に配列されるインナーリード２の表裏面
に微小な凹凸を形成するようにしてもよい。この場合、
ダイパッド１の表面に半導体素子６を搭載し、さらに図
４（ｂ）に示すようにダイパッド１、インナーリード２
及び半導体素子６をモールド樹脂８で一体的に封止する
ことで、インナーリード２とモールド樹脂８との接着力
を高めることができる。これにより、インナーリード２
とモールド樹脂８の界面剥離についても効果的に防止す
ることが可能となる。In the above embodiment, the rough surface treatment is applied only to the die pad 1 on which the semiconductor element 6 is mounted to form minute irregularities. As shown in (1), in addition to the front and back surfaces of the die pad 1, minute irregularities may be formed on the front and back surfaces of the inner leads 2 arranged therearound. in this case,
A semiconductor element 6 is mounted on the surface of the die pad 1, and as shown in FIG.
By integrally sealing the semiconductor element 6 with the mold resin 8, the adhesive force between the inner lead 2 and the mold resin 8 can be increased. Thereby, the inner lead 2
It is also possible to effectively prevent interfacial separation between the resin and the mold resin 8.
【００２１】また、この場合のパッケージ製造にあたっ
ては、リードフレームの形状加工後にダイパッド１とイ
ンナーリード２を除くフレーム部分をマスクし、この状
態で粗面処理を施すことにより、ダイパッド１及びイン
ナーリード２の表裏面に同時に微小凹凸を形成すること
ができる。その際、リードフレームをマスクせずその全
面に粗面処理を施すことも可能であるが、そうした場合
は組立上の不具合、例えば樹脂封止工程で成型金型によ
るモールディング後にリードフレームとランナーの接着
力が高くなり、ランナーを取り除く際にリードフレーム
を変形させてしまったり、モールディング装置の稼働を
停止させてしまうなどの不具合を招く。したがって、こ
うした不具合を回避するためにも、粗面処理を施す範囲
をタイバー３よりも内側の樹脂封止領域内に限定するこ
とが必要となる。In manufacturing the package in this case, after processing the shape of the lead frame, the frame portion except the die pad 1 and the inner lead 2 is masked and roughened in this state, so that the die pad 1 and the inner lead 2 are formed. Can be simultaneously formed on the front and back surfaces of. At this time, it is possible to apply a roughening treatment to the entire surface of the lead frame without masking it.However, in such a case, there is a problem in assembly, for example, bonding of the lead frame and the runner after molding by a molding die in a resin sealing process. The force is increased, causing problems such as deforming the lead frame when removing the runner and stopping the operation of the molding device. Therefore, in order to avoid such a problem, it is necessary to limit the range in which the rough surface treatment is performed to the resin sealing region inside the tie bar 3.
【００２２】さらに近年においては、半導体素子６の小
型化に伴ってインナーリード２が微細化の傾向にあるた
め、上述の粗面処理によってインナーリード２の寸法安
定性が損なわれるような場合には、先述の実施形態のよ
うにダイパッド１の表裏面にのみ粗面処理を施すことが
有効となる。Further, in recent years, the size of the inner lead 2 has been reduced in accordance with the miniaturization of the semiconductor element 6, and therefore, when the dimensional stability of the inner lead 2 is impaired by the above-described rough surface treatment, It is effective to apply the roughening treatment only to the front and back surfaces of the die pad 1 as in the above-described embodiment.
【００２３】[0023]
【発明の効果】以上説明したように本発明に係るリード
フレームによれば、ダイパッド及びインナーリードのう
ち、少なくともダイパッドの表裏面に微小な凹凸を形成
した構成となっているので、ダイパッドの表面にダイボ
ンド材を介して半導体素子を搭載するにあたっては、ダ
イパッドとダイボンド材との間に高い接着力を得ること
が可能となり、また樹脂封止に際してはダイパッドとモ
ールド樹脂との間に高い接着力を得ることが可能とな
る。As described above, according to the lead frame according to the present invention, of the die pad and the inner lead, since at least the front and back surfaces of the die pad have minute irregularities, the surface of the die pad is When mounting a semiconductor element via a die bond material, it is possible to obtain a high adhesive force between the die pad and the die bond material, and to obtain a high adhesive force between the die pad and the mold resin when sealing the resin. It becomes possible.
【００２４】また本発明に係る半導体パッケージによれ
ば、モールド樹脂によって封止されたダイパッド及びイ
ンナーリードのうち、少なくともダイパッドの表裏面に
微小な凹凸を形成した構成となっているので、ダイパッ
ドと素子固定用のダイボンド材との間に高い接着力を得
ることができ、さらにダイパッドとモールド樹脂との間
にも高い接着力を得ることができる。これにより、ダイ
パッドの表裏面にわたって熱応力による界面剥離やこれ
に伴うパッケージクラックを効果的に防止することが可
能となるため、表面実装タイプの樹脂封止型半導体パッ
ケージの信頼性を向上させることができる。Further, according to the semiconductor package of the present invention, of the die pad and the inner lead sealed with the molding resin, at least the fine surface is formed on the front and back surfaces of the die pad. It is possible to obtain a high adhesive strength between the fixing die bond material and a high adhesive strength between the die pad and the mold resin. As a result, it is possible to effectively prevent interface peeling and accompanying package cracks due to thermal stress on the front and back surfaces of the die pad, thereby improving the reliability of the surface-mount type resin-encapsulated semiconductor package. it can.
【００２５】さらに本発明に係る半導体パッケージの製
造方法によれば、リードフレームの形状加工によりダイ
パッド及びインナーリードを形成したうえで粗面処理を
施すことから、リードフレームの形状加工として量産性
に優れたプレス法を採用することができる。また、少な
くともダイパッドの表裏面に粗面処理を施し、これによ
ってダイパッドの表裏面に微小な凹凸を形成すること
で、上記同様にダイパッドとダイボンド材との間に高い
接着力を得ることができ、さらにダイパッドとモールド
樹脂との間にも高い接着力を得ることができる。これに
より、一連のパッケージ製造において、生産性を低下さ
せることなく、半導体パッケージの耐クラック性を向上
させることができる。Further, according to the method of manufacturing a semiconductor package according to the present invention, the die pad and the inner lead are formed by the shape processing of the lead frame, and then the rough surface treatment is performed. Press method can be adopted. In addition, by applying a roughening treatment to at least the front and back surfaces of the die pad, thereby forming fine irregularities on the front and back surfaces of the die pad, it is possible to obtain a high adhesive force between the die pad and the die bond material as described above, Further, a high adhesive strength can be obtained between the die pad and the mold resin. Thereby, in a series of package manufacturing, the crack resistance of the semiconductor package can be improved without lowering the productivity.
【図１】本発明に係るリードフレームの一実施形態を説
明する図である。FIG. 1 is a diagram illustrating an embodiment of a lead frame according to the present invention.
【図２】実施形態におけるパッケージ製造方法を説明す
る図である。FIG. 2 is a diagram illustrating a package manufacturing method according to the embodiment.
【図３】実施形態におけるパッケージ構造を説明する図
である。FIG. 3 is a diagram illustrating a package structure according to the embodiment.
【図４】本発明の他の実施形態を説明する図である。FIG. 4 is a diagram illustrating another embodiment of the present invention.
【図５】パッケージクラックの発生メカニズムを説明す
るための図である。FIG. 5 is a diagram for explaining a mechanism of occurrence of a package crack.
【図６】従来のリードフレーム構造の一例を説明する図
である。FIG. 6 is a diagram illustrating an example of a conventional lead frame structure.
【図７】従来のパッケージ構造の一例を説明する図であ
る。FIG. 7 is a diagram illustrating an example of a conventional package structure.
【図８】従来のリードフレーム構造の他の例を説明する
図である。FIG. 8 is a diagram illustrating another example of a conventional lead frame structure.
【図９】従来のパッケージ構造の他の例を説明する図で
ある。FIG. 9 is a diagram illustrating another example of a conventional package structure.
【図１０】従来の課題を説明する図である。FIG. 10 is a diagram illustrating a conventional problem.
１ ダイパッド １ａ 凹凸 ２ インナーリード
６ 半導体素子 ７ ダイボンド材 ８ モールド樹脂Reference Signs List 1 die pad 1a unevenness 2 inner lead 6 semiconductor element 7 die bonding material 8 mold resin
Claims (3)
と、このダイパッドの周囲に配列されたインナーリード
とを備えたリードフレームにおいて、 前記ダイパッド及び前記インナーリードのうち、少なく
とも前記ダイパッドの表裏面に微小な凹凸を形成してな
ることを特徴とするリードフレーム。1. A lead frame comprising: a die pad for mounting a semiconductor element; and inner leads arranged around the die pad, wherein at least one of the die pad and the inner leads has a minute surface on both sides of the die pad. A lead frame characterized by forming irregularities.
と、この半導体素子に電気的に接続されたインナーリー
ドと、前記ダイパッド、前記インナーリード及び前記半
導体素子を一体的に封止するモールド樹脂とを備えた半
導体パッケージにおいて、 前記ダイパッド及び前記インナーリードのうち、少なく
とも前記ダイパッドの表裏面に微小な凹凸を形成してな
ることを特徴とする半導体パッケージ。2. A semiconductor device mounted on a die pad, an inner lead electrically connected to the semiconductor device, and a mold resin for integrally sealing the die pad, the inner lead and the semiconductor device. A semiconductor package comprising: a semiconductor package, wherein at least one of the die pad and the inner lead has fine irregularities on the front and back surfaces of the die pad.
されたダイパッド及びインナーリードのうち、少なくと
も前記ダイパッドに粗面処理を施し、 その後、前記ダイパッドに半導体素子を搭載するととも
に、前記ダイパッド、前記インナーリード及び前記半導
体素子をモールド樹脂にて一体的に封止することを特徴
とする半導体パッケージの製造方法。3. A die pad and an inner lead formed by shape processing of a lead frame are subjected to a roughening treatment on at least the die pad. Thereafter, a semiconductor element is mounted on the die pad, and the die pad, the inner lead and A method of manufacturing a semiconductor package, wherein the semiconductor element is integrally sealed with a mold resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8323678A JPH10163401A (en) | 1996-12-04 | 1996-12-04 | Lead frame, semiconductor package, and manufacture of semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8323678A JPH10163401A (en) | 1996-12-04 | 1996-12-04 | Lead frame, semiconductor package, and manufacture of semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163401A true JPH10163401A (en) | 1998-06-19 |
Family
ID=18157391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8323678A Pending JPH10163401A (en) | 1996-12-04 | 1996-12-04 | Lead frame, semiconductor package, and manufacture of semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163401A (en) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083917A (en) * | 2000-06-28 | 2002-03-22 | Noge Denki Kogyo:Kk | Lead frame having protrusions on surface, method of manufacturing the same, semiconductor device and manufacturing method thereof |
| US6630728B2 (en) | 1998-06-24 | 2003-10-07 | Amkor Technology, Inc. | Plastic integrated circuit package and leadframe for making the package |
| US8691632B1 (en) | 2002-11-08 | 2014-04-08 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US8900995B1 (en) | 2010-10-05 | 2014-12-02 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
| US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
| US8981572B1 (en) | 2011-11-29 | 2015-03-17 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
| US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
| US9082833B1 (en) | 2011-01-06 | 2015-07-14 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
| US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| US9159672B1 (en) | 2010-08-02 | 2015-10-13 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
| US9324614B1 (en) | 2010-04-06 | 2016-04-26 | Amkor Technology, Inc. | Through via nub reveal method and structure |
| JP2016076730A (en) * | 2016-01-05 | 2016-05-12 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| US9362210B2 (en) | 2000-04-27 | 2016-06-07 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
| US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US9717146B2 (en) | 2012-05-22 | 2017-07-25 | Intersil Americas LLC | Circuit module such as a high-density lead frame array (HDA) power module, and method of making same |
| JP2019016724A (en) * | 2017-07-10 | 2019-01-31 | パナソニックＩｐマネジメント株式会社 | Electronic equipment module |
-
1996
- 1996-12-04 JP JP8323678A patent/JPH10163401A/en active Pending
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9224676B1 (en) | 1998-06-24 | 2015-12-29 | Amkor Technology, Inc. | Integrated circuit package and method of making the same |
| US8853836B1 (en) | 1998-06-24 | 2014-10-07 | Amkor Technology, Inc. | Integrated circuit package and method of making the same |
| US8963301B1 (en) | 1998-06-24 | 2015-02-24 | Amkor Technology, Inc. | Integrated circuit package and method of making the same |
| US6630728B2 (en) | 1998-06-24 | 2003-10-07 | Amkor Technology, Inc. | Plastic integrated circuit package and leadframe for making the package |
| US9362210B2 (en) | 2000-04-27 | 2016-06-07 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
| JP2002083917A (en) * | 2000-06-28 | 2002-03-22 | Noge Denki Kogyo:Kk | Lead frame having protrusions on surface, method of manufacturing the same, semiconductor device and manufacturing method thereof |
| US8691632B1 (en) | 2002-11-08 | 2014-04-08 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US9406645B1 (en) | 2002-11-08 | 2016-08-02 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US8952522B1 (en) | 2002-11-08 | 2015-02-10 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US10665567B1 (en) | 2002-11-08 | 2020-05-26 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US9054117B1 (en) | 2002-11-08 | 2015-06-09 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US9871015B1 (en) | 2002-11-08 | 2018-01-16 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
| US10546833B2 (en) | 2009-12-07 | 2020-01-28 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US9324614B1 (en) | 2010-04-06 | 2016-04-26 | Amkor Technology, Inc. | Through via nub reveal method and structure |
| US9159672B1 (en) | 2010-08-02 | 2015-10-13 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
| US8900995B1 (en) | 2010-10-05 | 2014-12-02 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
| US9082833B1 (en) | 2011-01-06 | 2015-07-14 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
| US8981572B1 (en) | 2011-11-29 | 2015-03-17 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
| US9431323B1 (en) | 2011-11-29 | 2016-08-30 | Amkor Technology, Inc. | Conductive pad on protruding through electrode |
| US11043458B2 (en) | 2011-11-29 | 2021-06-22 | Amkor Technology Singapore Holding Pte. Ltd. | Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode |
| US9947623B1 (en) | 2011-11-29 | 2018-04-17 | Amkor Technology, Inc. | Semiconductor device comprising a conductive pad on a protruding-through electrode |
| US10410967B1 (en) | 2011-11-29 | 2019-09-10 | Amkor Technology, Inc. | Electronic device comprising a conductive pad on a protruding-through electrode |
| US10014240B1 (en) | 2012-03-29 | 2018-07-03 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
| US9717146B2 (en) | 2012-05-22 | 2017-07-25 | Intersil Americas LLC | Circuit module such as a high-density lead frame array (HDA) power module, and method of making same |
| US10582617B2 (en) | 2012-05-22 | 2020-03-03 | Intersil Americas LLC | Method of fabricating a circuit module |
| JP2016076730A (en) * | 2016-01-05 | 2016-05-12 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| JP2019016724A (en) * | 2017-07-10 | 2019-01-31 | パナソニックＩｐマネジメント株式会社 | Electronic equipment module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942452A (en) | Lead frame and semiconductor device | |
| JP3681008B2 (en) | Flagless semiconductor device and manufacturing method thereof | |
| JPH10163401A (en) | Lead frame, semiconductor package, and manufacture of semiconductor package | |
| JPH11260985A (en) | Lead frame, resin-sealed semiconductor device and its manufacture | |
| JPH1084057A (en) | Bga semiconductor package with metal carrier frame and manufacture thereof | |
| JP3744927B2 (en) | Method for manufacturing encapsulated electronic components, in particular integrated circuits | |
| JP2000003988A (en) | Lead frame and semiconductor device | |
| JP2000195984A (en) | Semiconductor device, its manufacture carrier substrate therefor and its manufacture | |
| JP2000114426A (en) | Single-sided resin sealing type semiconductor device | |
| JPH11260990A (en) | Lead frame, resin-sealed semiconductor device and its manufacture | |
| JPH02246359A (en) | Semiconductor device | |
| JP2002368165A (en) | Resin-sealed semiconductor device | |
| JP3682468B2 (en) | Semiconductor integrated circuit device | |
| JPS60120543A (en) | Semiconductor device and lead frame used therefor | |
| JPH05144865A (en) | Manufacturing method and device of semiconductor device | |
| JP3976311B2 (en) | Lead frame manufacturing method | |
| JPH09172126A (en) | Resin-sealed semiconductor device and its manufacture | |
| JP3229816B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JPH10284648A (en) | Semiconductor device | |
| JP2002134654A (en) | Resin sealing type semiconductor device and its manufacturing method | |
| JP3642545B2 (en) | Resin-sealed semiconductor device | |
| JP3918303B2 (en) | Semiconductor package | |
| JP2582682B2 (en) | Lead frame and manufacturing method thereof | |
| JP3007891B1 (en) | Semiconductor hollow package and method of manufacturing the same | |
| JP2675077B2 (en) | Lead frame for semiconductor device |