JPH10163401A - Lead frame, semiconductor package, and manufacture of semiconductor package - Google Patents

Lead frame, semiconductor package, and manufacture of semiconductor package

Info

Publication number
JPH10163401A
JPH10163401A JP8323678A JP32367896A JPH10163401A JP H10163401 A JPH10163401 A JP H10163401A JP 8323678 A JP8323678 A JP 8323678A JP 32367896 A JP32367896 A JP 32367896A JP H10163401 A JPH10163401 A JP H10163401A
Authority
JP
Japan
Prior art keywords
die pad
surface
die
lead frame
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8323678A
Other languages
Japanese (ja)
Inventor
Toshihiro Murayama
敏宏 村山
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP8323678A priority Critical patent/JPH10163401A/en
Publication of JPH10163401A publication Critical patent/JPH10163401A/en
Application status is Pending legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Abstract

PROBLEM TO BE SOLVED: To improve adhesive strength between a die pad and die bond material for element fixing, by forming fine irregularities on at least the surface and the backside of a die pad, out of the die pad and inner leads. SOLUTION: Fine irregularities 1a are formed on the surface and the backside of a die pad 1 positioned in the central part of a resin sealing region, and them the surface an the backside of the die pad 1 are kept irregular. In the later die bonding process, die bond material 7 is applied on the surface of the die pad 1, and a semiconductor device 6 is mounted on the material 7 and fixed on the die pad 1. In a resin sealing process, the die pad 1, inner leads 2 and the semiconductor device 6 are integrally sealed in a unified body by using mold resin. In both of the processes, since the fine irregularities are formed on the surface and the backside of the die pad 1 by a roughening process, excellent adhesive strength can be obtained by the increase of adhering area to the die pad 1 and the anchor effect due to the fine irregularities.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、リードフレームとこれを用いた樹脂封止型の半導体パッケージ、及びその半導体パッケージの製造方法に関するものである。 The present invention relates are those lead frame and resin-sealed type semiconductor package using the same, and a method of manufacturing the semiconductor package.

【0002】 [0002]

【従来の技術】一般に、樹脂封止型の半導体パッケージでは、パッケージの小型・薄型化による高密度実装の必要性から、それまでの挿入実装タイプから表面実装タイプへと移行している。 In general, the resin sealed semiconductor package, the need for high-density mounting due to smaller and thinner packages, are shifted into the insertion mounting type surface mounting from the type so far. ところが、表面実装の導入に伴い、リフロー中の熱応力に起因したパッケージクラックの発生が大きな問題となっている。 However, with the introduction of surface mount, occurrence of package cracks due to thermal stresses during reflow is a serious problem. このパッケージクラックの発生メカニズムを図5を用いて説明する。 The generation mechanism of the package cracks will be described with reference to FIG. 先ず、 First of all,
図5に例示したパッケージ構造では、半導体素子51をリードフレームのダイパッド52上に搭載し、その周囲に複数のインナーリード53を配列している。 In the illustrated package structure in FIG. 5, the semiconductor device 51 is mounted on the die pad 52 of a lead frame, and arranging a plurality of inner leads 53 to the surroundings. また、ダイパッド52に対してはダイボンド材54を用いて半導体素子51を固定している。 Also, securing the semiconductor device 51 using a die bonding material 54 for the die pad 52. そして、これら全体をモールド樹脂55により一体的に封止している。 Then, it is integrally sealed by a mold resin 55 in their entirety.

【0003】こうしたパッケージ構造では、パッケージ表面からパッケージ内部へと水分が入り込み、これがパッケージ全体に拡散していく。 [0003] In such a package structure, moisture enters from the package surface to the inside of the package, this is going to spread to the entire package. 一方、パッケージを構成している半導体素子51、ダイパッド52、モールド樹脂55等の部品はそれぞれ異なった熱膨張係数を有し、 On the other hand, the semiconductor device 51, the die pad 52 constituting the package, parts such as the mold resin 55 have respective different thermal expansion coefficients,
しかもこれらの部品が互いに貼り合わされているため、 Moreover, since these parts are attached to each other each other,
半田リフロー時の熱で互いの界面に応力が生じとともに、パッケージ中に吸湿した水分が急激に気化する。 Stress with resulting at the interface of one another by heat during solder reflow, hygroscopic moisture is rapidly vaporized in the package. そうすると、パッケージ内部で接着力の最も低い界面(一般的にはダイパッド/モールド樹脂の界面)が剥離し、 Then, the lowest interfacial adhesion within the package (interface typically die pad / mold resin) is peeled off,
その剥離面への水蒸気圧の印加でパッケージが膨張し、 Package expands with the application of the vapor pressure of the release surface,
遂にはモールド樹脂55にクラック56が発生する。 Eventually crack 56 occurs in the molding resin 55. ちなみに、ダイパッド/モールド樹脂の界面に次いで接着力の低い界面は、半導体素子/ダイパッドの界面といわれている。 Incidentally, a low adhesion surface next to the interface of the die pad / molding resin, it is said that the interface of the semiconductor device / die pad.

【0004】また、一連のパッケージ製造に際しては、 [0004] In addition, when a series of package production,
さまざまな熱履歴を受けるため、これによってリードフレーム材料が酸化し、フレーム表面状態に大きなバラツキが生じる。 For receiving a variety of thermal history, thereby leadframe material oxidation, large variations occur in the frame surface condition. 特に、リードフレーム材料として銅合金系を用いると酸化しやすくなるため、どうしてもフレーム表面の酸化膜が厚くなり、モールド樹脂55との接着性が低下してしまう。 In particular, it becomes easily oxidized and a copper alloy system as a lead frame material, absolutely oxide film frame surface becomes thick, the adhesion between the molding resin 55 decreases. さらに、ダイボンド材54についても、その硬化時に発生する有機物の付着等によってリードフレーム(ダイパッド52)の裏面(素子搭載面と反対側の面)が汚染され、リードフレームとモールド樹脂55との接着力の低下を招く。 Furthermore, the die bonding material 54 also, the read by adhesion of organic substances generated during the curing frame (surface opposite to the element mounting surface) back surface of the (die pad 52) is contaminated, adhesion between the lead frame and the molding resin 55 It leads to a decrease of.

【0005】そこで従来においては、パッケージクラックの防止策として以下のような二つの提案がなされている。 [0005] Therefore, in the past, two of the following proposals have been made as a measure to prevent package cracks. 一つは、図6に示すようにダイパッド52の裏面にディンプル57(又は溝)を形成しておき、図7に示す最終パッケージ形態でディンプル57にモールド樹脂5 One is previously formed dimples 57 (or grooves) on the back surface of the die pad 52 as shown in FIG. 6, the molding resin to the dimples 57 in the final package form shown in Fig 5
5が埋め込まれることで、ダイパッド52とモールド樹脂55との接着力を高めたものである。 By 5 are embedded, in which an increased adhesion between the die pad 52 and molding resin 55. もう一つは、図8に示すようにリードフレームのダイパッド52に貫通孔58を形成しておき、図9に示す最終パッケージ形態でダイパッド52の貫通孔58にモールド樹脂55が埋め込まれることで、ダイパッド52とモールド樹脂55 The other is previously formed a through hole 58 in the die pad 52 of the lead frame as shown in FIG. 8, by molding resin 55 is filled in the through-hole 58 of the die pad 52 in the final package form shown in FIG. 9, the die pad 52 and molding resin 55
との接着力を高めたものである。 In which enhanced adhesion between.

【0006】 [0006]

【発明が解決しようとする課題】しかしながら上記従来のクラック防止策には以下のような問題があった。 The [0006] However the conventional crack prevention has the following problems. すなわち、前者の場合は、ダイパッド52の裏面にディンプル57を形成するにあたってハーフエッチング加工が必要となるため、ディンプル57の形状、特に深さの制御が難しいという問題があった。 That is, in the former case, since the back surface of the die pad 52 in forming the dimples 57 is required half etching, the shape of the dimple 57, in particular the control of the depth is difficult. また、ディンプル75の加工対象面がダイパッド52の片面に限定されることから、半導体素子51とダイパッド52との界面剥離によるクラック発生までは防止することができなかった。 Further, since the processed surface of the dimple 75 it is limited to one side of the die pad 52, to crack due to interfacial peeling between the semiconductor element 51 and the die pad 52 can not be prevented. さらに、リードフレームの形状加工がエッチング法に限定されるため、生産性が低下するという問題もあった。 Furthermore, since the shaping of the lead frame is limited to the etching method, the productivity was also lowered.

【0007】一方、後者の場合は、ダイパッド52に貫通孔58を形成したことで、半導体素子51の裏面の一部が直にモールド樹脂55に接するようになるため、貫通孔58を通して図10に示すように半導体素子51/ On the other hand, in the latter case, by forming the through hole 58 in the die pad 52, a part of the back surface of the semiconductor element 51 is in contact with the direct molding resin 55, 10 through the through-holes 58 as shown semiconductor element 51 /
ダイパッド52間のダイボンド材54に水分が浸透して接着力が低下し、半導体素子52とダイパッド52の界面を起点とするパッケージクラック56が発生するという問題があった。 Water penetrates the adhesive force is reduced to a die bond material 54 between the die pad 52, a package crack 56 originating from the interface of the semiconductor element 52 and the die pad 52 is disadvantageously generated.

【0008】 [0008]

【課題を解決するための手段】本発明に係るリードフレームは、半導体素子を搭載するためのダイパッドと、このダイパッドの周囲に配列されたインナーリードとを備えたもので、ダイパッド及びインナーリードのうち、少なくともダイパッドの表裏面に微小な凹凸を形成した構成となっている。 A lead frame according to the problem-solving means for the present invention includes a die pad for mounting a semiconductor element, which has a inner lead arranged around the die pad, of the die pad and inner leads has a structure of forming minute irregularities on the front and back surfaces of at least the die pad.

【0009】このリードフレームにおいては、ダイパッド及びインナーリードのうち、少なくともダイパッドの表裏面に微小な凹凸を形成しているので、これに伴う接着面積の拡大やアンカー効果により、ダイパッドの表面にダイボンド材を介して半導体素子を搭載するにあたっては、ダイパッドとダイボンド材との間に高い接着力が得られ、樹脂封止に際してはダイパッドとモールド樹脂との間に高い接着力が得られる。 [0009] In the lead frame, among the die pad and inner leads, since the forming minute irregularities on the front and back surfaces of at least the die pad, the expansion and anchor effect of the adhesive area associated therewith, die bonding material on the surface of the die pad when mounting the semiconductor element through the can, high adhesion between the die pad and the die bonding material are obtained, when resin sealing is high adhesion between the die pad and the molding resin is obtained.

【0010】本発明に係る半導体パッケージは、ダイパッド上に搭載された半導体素子と、この半導体素子に電気的に接続されたインナーリードと、これらのダイパッド、インナーリード及び半導体素子を一体的に封止するモールド樹脂とを備えたもので、ダイパッド及びインナーリードのうち、少なくともダイパッドの表裏面に微小な凹凸を形成した構成となっている。 [0010] The semiconductor package according to the present invention includes a semiconductor element mounted on the die pad, and the inner lead electrically connected to the semiconductor element, integrally sealing these die pad, the inner lead and the semiconductor element which was a mold resin, among the die pad and inner leads, it has a configuration forming minute irregularities on the front and back surfaces of at least the die pad.

【0011】この半導体パッケージにおいては、モールド樹脂によって封止されたダイパッド及びインナーリードのうち、少なくともダイパッドの表裏面に微小な凹凸を形成しているので、これに伴う接着面積の拡大やアンカー効果により、ダイパッドと素子固定用のダイボンド材との間に高い接着力が得られ、さらにダイパッドとモールド樹脂との間にも高い接着力が得られる。 [0011] In this semiconductor package, among the sealed die pad and inner leads with a mold resin, since the forming minute irregularities on the front and back surfaces of at least the die pad, the expansion and anchor effect of the adhesive area associated therewith , high adhesive force between the die bonding material of the die pad and the element for fixing is obtained, high adhesive force can be obtained also between the further die pad and the molding resin.

【0012】本発明に係る半導体パッケージの製造方法は、リードフレームの形状加工によって形成されたダイパッド及びインナーリードのうち、少なくともダイパッドに粗面処理を施し、その後、ダイパッドに半導体素子を搭載するとともに、これらのダイパッド、インナーリード及び半導体素子をモールド樹脂にて一体的に封止するようにしたものである。 A method of manufacturing a semiconductor package according to the present invention, of the lead frame shaping die pad and inner leads formed by performing surface roughening at least a die pad, then with the semiconductor element is mounted on the die pad, these die pad, is obtained so as to seal integrally with the inner leads and the semiconductor device in a mold resin.

【0013】この半導体パッケージの製造方法においては、リードフレームの形状加工によりダイパッド及びインナーリードを形成したうえで、少なくとダイパッドに粗面処理を施すことから、リードフレームの形状加工がエッチング法、プレス法のいずれかに限定されることがなくなる。 [0013] In the manufacturing method of this semiconductor package, in order to form a die pad and inner leads by shape processing of a lead frame, less from applying rough processing to the die pad, shaping the etching of the lead frame, press it is not necessary to be limited to any law. また、上述のように粗面処理を施すことでダイパッドの表裏面に微小な凹凸が形成されるため、これに伴う接着面積の拡大やアンカー効果により、ダイパッドにダイボンド材を介して半導体素子を搭載した際には、ダイパッドとダイボンド材との間に高い接着力が得られ、さらにダイパッド、インナーリード及び半導体素子をモールド樹脂で一体的に封止した際には、ダイパッドとモールド樹脂との間に高い接着力が得られる。 Further, since the fine irregularities are formed on the front and back surfaces of the die pad by performing surface roughening as described above, the expansion and anchor effect of the adhesive area associated therewith, mounting a semiconductor element via the die bonding material to the die pad when the is high adhesion between the die pad and the die bonding material is obtained, further the die pad, the inner lead and the semiconductor element when the integrally sealed in a mold resin, between the die pad and the molding resin high adhesive force can be obtained.

【0014】 [0014]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be described in detail with reference to the drawings, embodiments of the present invention. 図1は本発明に係るリードフレームの一実施形態を説明する図であり、図中(a)はその要部平面図、(b)はその一部を拡大した断面図である。 Figure 1 represents a diagram illustrating an embodiment of a lead frame according to the present invention, in Fig. (A) is its main part plan view and a cross-sectional view enlarging a (b) is a part. 図示したリードフレームは、半導体素子を搭載するためのダイパッド1と、このダイパッド1 Lead frame illustrated, the die pad 1 for mounting a semiconductor device, the die pad 1
の周囲に配列された複数のインナーリード2と、これらのインナーリード2を連結するタイバー3と、各々のインナーリード2から一体に延出したアウターリード4とを備えている。 A plurality of inner leads 2 which are arranged around the, the tie bars 3 for connecting the inner leads 2, and a outer leads 4 extending integrally from each of the inner lead 2. ダイパッド1は平面視四角形をなすもので、その四隅からはそれぞれ吊りリード5が延出している。 Die pad 1 is intended to form a planar view rectangle, it extends the suspension leads 5 each from the four corners. 各々の吊りリード5の延出端はいずれもフレーム本体につながっており、これによってダイパッド1が吊りリード5を介してフレーム本体に支持されている。 Any extending end of each of the suspension leads 5 are connected to the frame body, thereby being supported by the frame body via a lead 5 die pad 1 is suspended.

【0015】ここで本実施形態のリードフレームでは、 [0015] In the lead frame of the present embodiment is here,
タイバー3よりも内側の領域を樹脂封止領域としている。 And a resin sealing area region inside the tie bar 3. そして、樹脂封止領域の中央に位置するダイパッド1の表裏面に図1(b)に示すように微小な凹凸1aを形成し、これによってダイパッド1の表裏面を微視的にザラザラの状態にしてある。 Then, minute irregularities 1a as shown in FIG. 1 (b) is formed on the front and back surfaces of the die pad 1 located in the center of the resin sealed region, thereby to microscopically rough state the front and back surfaces of the die pad 1 and Aru. 具体的には、ダイパッド1 More specifically, the die pad 1
の表裏面を中心線平均粗さでRa=0.1〜0.6μm Ra = 0.1 to 0.6 .mu.m front and back surfaces at the center line average roughness
程度としている。 I have a degree.

【0016】このリードフレームを含めた一連のパッケージ製造にあたっては、ベースとなる長尺状の金属フレームにエッチング法又はプレス法によって形状加工を施し、これによって上述のダイパッド1、インナーリード2、タイバー3、アウターリード4、吊りリード5等を形成する。 [0016] In a series of package manufacturing, including the lead frame, the underlying subjected to shape processing by etching or pressing the elongated metallic frame, whereby the above-mentioned die pad 1, the inner lead 2, tie bars 3 , the outer leads 4, to form a suspension leads 5, and the like. その後、フレーム表面のメッキ処理に先立って、又はメッキ処理後に、リードフレームの所定領域をマスクし、これによってダイパッド1の部分だけを外部に露出させる。 Then, prior to the plating treatment of the frame surface, or after plating, to mask a predetermined area of ​​the lead frame, thereby exposing only the part of the die pad 1 to the outside. そして、この状態の下で、物理的な処理(例えば、液体ホーニング法等)又は化学的な処理(例えば、電解析出法等)によりダイパッド1の表裏面に粗面処理を施し、これによってダイパッド1の表裏面に微小な凹凸を形成する。 Then, under this state, a physical treatment (e.g., a liquid honing method and the like) or chemical treatment (e.g., electrolytic deposition method, or the like) subjected to surface roughening on the front and back surfaces of the die pad 1 by which the die pad forming minute irregularities on the front and back surfaces of the 1. この粗面処理にあたっては、上記マスクの開口径をダイパッド1の外形寸法よりも若干大きめに設定することで、ダイパッド1の表裏面だけでなく、ダイパッド1の側面にも微小な凹凸を形成することができる。 In this surface roughening, by setting the opening diameter to slightly larger than the outer dimensions of the die pad 1 of the mask, as well as front and back surfaces of the die pad 1, to form minute irregularities in the side surface of the die pad 1 can.

【0017】こうしてダイパッド1の表裏面を粗くしたリードフレームを作製したら、その後のダイボンディング工程では、ダイパッド1の表面にダイボンド材7(図3参照)を塗布し、その上から図2に示すように半導体素子6を載せて、ダイパッド1上に半導体素子6を固定する。 [0017] After thus to prepare a lead frame roughened front and back surfaces of the die pad 1, the subsequent die bonding step, applying a die bonding material 7 (see FIG. 3) on the surface of the die pad 1, as shown in FIG. 2 thereon put the semiconductor element 6 to be fixed to the semiconductor element 6 on the die pad 1. このとき、ダイパッド1の表面には上述の粗面処理によって微小な凹凸が形成されていることから、ダイパッド1とダイボンド材7(図3)との接着面積の拡大や微小凹凸によるアンカ効果により、ダイパッド1とダイボンド材7との間に強い接着力が得られる。 At this time, since the on the surface of the die pad 1 minute irregularities by the rough surface processing described above is formed by the anchor effect by the expansion and fine irregularities of the bonding area between the die pad 1 and the die bonding material 7 (FIG. 3), strong adhesion between the die pad 1 and the die bonding material 7 is obtained.

【0018】次に、ダイパッド1上の半導体素子6と、 [0018] Next, the semiconductor element 6 on the die pad 1,
その周囲に配列されたインナーリード2とを図示せぬワイヤで電気的に接続し、これによって得られたワイヤボンディング済のリードフレームを樹脂封止工程に送る。 Its connected by wires (not shown) and the inner lead 2 arranged around electrically sends a wire bonding already lead frame thereby obtained in the resin sealing step.
この樹脂封止工程では、トランスファモールド等の封止技術を用いて、図3に示すように、ダイパッド1、インナーリード2及び半導体素子6をモールド樹脂8によって一体的に封止する。 In the resin sealing step, using a sealing technique such as transfer molding, as shown in FIG. 3, the die pad 1, integrally sealed by the inner lead 2 and the semiconductor element 6 mold resin 8. このとき、ダイパッド1の裏面に上述の粗面処理によって微小な凹凸が形成されていることから、上記同様の理由、すなわちダイパッド1とモールド樹脂8との接着面積の拡大や微小凹凸によるアンカ効果により、ダイパッド1とモールド樹脂8との間に強い接着力が得られる。 At this time, since the minute irregularities on the rear surface of the die pad 1 by surface roughening described above are formed, the same reason, that is, by the anchor effect by the expansion and fine irregularities of the bonding area between the die pad 1 and the molding resin 8 , strong adhesion between the die pad 1 and the molding resin 8 is obtained.

【0019】このようにして得られた半導体パッケージにおいては、ダイパッド1の表裏面に対してダイボンド材7及びモールド樹脂8が強固に接着されているため、 [0019] Because in the semiconductor package obtained in this manner, the die bonding material 7 and the mold resin 8 to the front and rear faces of the die pad 1 are firmly bonded,
それぞれの界面での剥離強度が格段に向上したものとなる。 Peel strength at the interfaces is that remarkably improved. したがって、表面実装時の半田リフローにおいても、ダイパッド1の表裏面における界面剥離やこれに伴うパッケージクラックを効果的に防止することができる。 Therefore, in solder reflow during surface mounting, it is possible to prevent the package cracks due to interfacial peeling and which on the front and back surfaces of the die pad 1 effectively. また、上述のようにダイパッド1の側面にも粗面処理による微小な凹凸を形成することで、より効果的にパッケージクラックを防止することができる。 Further, by forming fine irregularities by also roughening the side surface of the die pad 1 as described above, can be prevented more effectively package cracking. さらに、一連のパッケージ製造にあたっては、リードフレームの形状加工がエッチング法に限定されず、量産性に優れたプレス法を採用できるようになるため、従来にように生産性の低下を招くことなく、パッケージクラックの発生を抑えることが可能となる。 Further, when a series of package production, without shaping of the lead frame is limited to the etching process, since that will allow employed excellent press method in mass production, without lowering the productivity as the conventional, it is possible to suppress the occurrence of package cracks become.

【0020】なお、上記実施形態においては、半導体素子6が搭載されるダイパッド1だけを対象に粗面処理を施して微小な凹凸を形成するようにしたが、これ以外にも図4(a)に示すように、ダイパッド1の表裏面に加えて、その周囲に配列されるインナーリード2の表裏面に微小な凹凸を形成するようにしてもよい。 [0020] In the above embodiment, although the semiconductor element 6 is to form a mounted is minute unevenness by performing surface roughening of interest only to the die pad 1, FIG other than this 4 (a) as shown in, in addition to the front and back surfaces of the die pad 1, may be formed a minute uneven on the front and back surfaces of inner leads 2 are arranged on the periphery. この場合、 in this case,
ダイパッド1の表面に半導体素子6を搭載し、さらに図4(b)に示すようにダイパッド1、インナーリード2 Mounting the semiconductor element 6 to the surface of the die pad 1, the die pad 1 as further illustrated in FIG. 4 (b), the inner lead 2
及び半導体素子6をモールド樹脂8で一体的に封止することで、インナーリード2とモールド樹脂8との接着力を高めることができる。 And a semiconductor device 6 by integrally encapsulating a mold resin 8, it is possible to increase the adhesive strength between the inner lead 2 and the molding resin 8. これにより、インナーリード2 As a result, the inner lead 2
とモールド樹脂8の界面剥離についても効果的に防止することが可能となる。 And it becomes possible to prevent effectively the interfacial peeling of the mold resin 8.

【0021】また、この場合のパッケージ製造にあたっては、リードフレームの形状加工後にダイパッド1とインナーリード2を除くフレーム部分をマスクし、この状態で粗面処理を施すことにより、ダイパッド1及びインナーリード2の表裏面に同時に微小凹凸を形成することができる。 Further, when the package manufacturing in this case, by masking the frame portion after the shaping process of the lead frame, except for the die pad 1 and the inner lead 2, the rough surface treatment is performed in this state, the die pad 1 and the inner lead 2 it can be simultaneously on both surfaces forming minute irregularities. その際、リードフレームをマスクせずその全面に粗面処理を施すことも可能であるが、そうした場合は組立上の不具合、例えば樹脂封止工程で成型金型によるモールディング後にリードフレームとランナーの接着力が高くなり、ランナーを取り除く際にリードフレームを変形させてしまったり、モールディング装置の稼働を停止させてしまうなどの不具合を招く。 At that time, it can be subjected to surface roughening on its entire surface without masking the lead frame, defects in such cases the assembly, for example, adhesion after molding of the lead frame and the runner by the mold in the resin sealing step the force is increased, or worse by deforming the lead frame when removing the runner, lead to problems such as accidentally by stopping the operation of the molding apparatus. したがって、こうした不具合を回避するためにも、粗面処理を施す範囲をタイバー3よりも内側の樹脂封止領域内に限定することが必要となる。 Therefore, in order to avoid such inconvenience, it is necessary to limit the inside of the resin sealed region than the tie bars 3 a range subjected to surface roughening.

【0022】さらに近年においては、半導体素子6の小型化に伴ってインナーリード2が微細化の傾向にあるため、上述の粗面処理によってインナーリード2の寸法安定性が損なわれるような場合には、先述の実施形態のようにダイパッド1の表裏面にのみ粗面処理を施すことが有効となる。 [0022] In recent years, since the inner lead 2 tends miniaturization along with miniaturization of the semiconductor device 6, when the surface roughening of the above, such as dimensional stability of the inner leads 2 are impaired , it is effective to apply a roughening treatment only on the front and back surfaces of the die pad 1 as in the previous embodiments.

【0023】 [0023]

【発明の効果】以上説明したように本発明に係るリードフレームによれば、ダイパッド及びインナーリードのうち、少なくともダイパッドの表裏面に微小な凹凸を形成した構成となっているので、ダイパッドの表面にダイボンド材を介して半導体素子を搭載するにあたっては、ダイパッドとダイボンド材との間に高い接着力を得ることが可能となり、また樹脂封止に際してはダイパッドとモールド樹脂との間に高い接着力を得ることが可能となる。 According to the lead frame according to the present invention as described in the foregoing, among the die pad and inner leads, so it has a configuration obtained by forming minute irregularities on the front and back surfaces of at least the die pad, the surface of the die pad when mounting the semiconductor element via the die bonding material, it is possible to obtain high adhesion between the die pad and the die bonding material, also obtain high adhesion between the die pad and the molding resin during resin sealing it becomes possible.

【0024】また本発明に係る半導体パッケージによれば、モールド樹脂によって封止されたダイパッド及びインナーリードのうち、少なくともダイパッドの表裏面に微小な凹凸を形成した構成となっているので、ダイパッドと素子固定用のダイボンド材との間に高い接着力を得ることができ、さらにダイパッドとモールド樹脂との間にも高い接着力を得ることができる。 [0024] According to the semiconductor package according to the present invention, among the sealed die pad and inner leads with a mold resin, so has a configuration obtained by forming minute irregularities on the front and back surfaces of at least the die pad, a die pad and the element high adhesive force between the die bonding material for fixing can be obtained, it is possible to further obtain high adhesion also between the die pad and the molding resin. これにより、ダイパッドの表裏面にわたって熱応力による界面剥離やこれに伴うパッケージクラックを効果的に防止することが可能となるため、表面実装タイプの樹脂封止型半導体パッケージの信頼性を向上させることができる。 Thereby, it becomes possible to effectively prevent the package cracks due to interfacial peeling and which due to thermal stress over front and back surfaces of the die pad, to improve the reliability of surface mount resin sealed semiconductor package it can.

【0025】さらに本発明に係る半導体パッケージの製造方法によれば、リードフレームの形状加工によりダイパッド及びインナーリードを形成したうえで粗面処理を施すことから、リードフレームの形状加工として量産性に優れたプレス法を採用することができる。 According further to the method of manufacturing a semiconductor package according to the present invention, excellent since the rough surface treatment is performed in terms of the formation of the die pad and inner leads by shaping of the lead frame, the mass production as the shape processing of a lead frame was pressing method can be adopted. また、少なくともダイパッドの表裏面に粗面処理を施し、これによってダイパッドの表裏面に微小な凹凸を形成することで、上記同様にダイパッドとダイボンド材との間に高い接着力を得ることができ、さらにダイパッドとモールド樹脂との間にも高い接着力を得ることができる。 Further, at least subjected to a surface roughening on the front and back surfaces of the die pad, thereby by forming minute irregularities on the front and back surfaces of the die pad, it is possible to obtain high adhesion between the same die pad with die-bonding material, Furthermore it is possible to obtain a high adhesive strength also between the die pad and the molding resin. これにより、一連のパッケージ製造において、生産性を低下させることなく、半導体パッケージの耐クラック性を向上させることができる。 Accordingly, in a series of package manufacturing, without reducing productivity, can be improved crack resistance of the semiconductor package.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明に係るリードフレームの一実施形態を説明する図である。 1 is a diagram illustrating an embodiment of a lead frame according to the present invention.

【図2】実施形態におけるパッケージ製造方法を説明する図である。 2 is a diagram illustrating a package manufacturing method in the embodiment.

【図3】実施形態におけるパッケージ構造を説明する図である。 3 is a diagram illustrating a package structure according to the embodiment.

【図4】本発明の他の実施形態を説明する図である。 4 is a diagram for explaining another embodiment of the present invention.

【図5】パッケージクラックの発生メカニズムを説明するための図である。 5 is a diagram for explaining the generation mechanism of package cracks.

【図6】従来のリードフレーム構造の一例を説明する図である。 6 is a diagram illustrating an example of a conventional lead frame structure.

【図7】従来のパッケージ構造の一例を説明する図である。 7 is a diagram illustrating an example of a conventional package structure.

【図8】従来のリードフレーム構造の他の例を説明する図である。 8 is a diagram illustrating another example of a conventional lead frame structure.

【図9】従来のパッケージ構造の他の例を説明する図である。 9 is a diagram illustrating another example of a conventional package structure.

【図10】従来の課題を説明する図である。 10 is a diagram for explaining a conventional problem.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 ダイパッド 1a 凹凸 2 インナーリード 6 半導体素子 7 ダイボンド材 8 モールド樹脂 1 die pad 1a irregularities second inner leads 6 semiconductor device 7 die bonding material 8 molded resin

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 半導体素子を搭載するためのダイパッドと、このダイパッドの周囲に配列されたインナーリードとを備えたリードフレームにおいて、 前記ダイパッド及び前記インナーリードのうち、少なくとも前記ダイパッドの表裏面に微小な凹凸を形成してなることを特徴とするリードフレーム。 1. A die pad for mounting a semiconductor element, the lead frame comprising an inner lead arranged around the die pad, of the die pad and the inner lead, small on the front and back surfaces of at least the die pad the lead frame characterized by comprising forming a irregularities.
  2. 【請求項2】 ダイパッド上に搭載された半導体素子と、この半導体素子に電気的に接続されたインナーリードと、前記ダイパッド、前記インナーリード及び前記半導体素子を一体的に封止するモールド樹脂とを備えた半導体パッケージにおいて、 前記ダイパッド及び前記インナーリードのうち、少なくとも前記ダイパッドの表裏面に微小な凹凸を形成してなることを特徴とする半導体パッケージ。 2. A semiconductor element mounted on the die pad, and electrically connected to the inner lead to the semiconductor device, the die pad, and a mold resin for sealing integrally the inner lead and the semiconductor element in the semiconductor package with, among the die pad and the inner lead, semiconductor package, characterized by comprising forming minute irregularities on the front and back surfaces of at least the die pad.
  3. 【請求項3】 リードフレームの形状加工によって形成されたダイパッド及びインナーリードのうち、少なくとも前記ダイパッドに粗面処理を施し、 その後、前記ダイパッドに半導体素子を搭載するとともに、前記ダイパッド、前記インナーリード及び前記半導体素子をモールド樹脂にて一体的に封止することを特徴とする半導体パッケージの製造方法。 3. A of the lead frame of the shaping die pad and inner leads formed by performing surface roughening at least on the die pad, then with the semiconductor element is mounted on the die pad, the die pad, the inner lead and the method of manufacturing a semiconductor package, characterized by integrally sealing the semiconductor element by a mold resin.
JP8323678A 1996-12-04 1996-12-04 Lead frame, semiconductor package, and manufacture of semiconductor package Pending JPH10163401A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8323678A JPH10163401A (en) 1996-12-04 1996-12-04 Lead frame, semiconductor package, and manufacture of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8323678A JPH10163401A (en) 1996-12-04 1996-12-04 Lead frame, semiconductor package, and manufacture of semiconductor package

Publications (1)

Publication Number Publication Date
JPH10163401A true JPH10163401A (en) 1998-06-19

Family

ID=18157391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8323678A Pending JPH10163401A (en) 1996-12-04 1996-12-04 Lead frame, semiconductor package, and manufacture of semiconductor package

Country Status (1)

Country Link
JP (1) JPH10163401A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083917A (en) * 2000-06-28 2002-03-22 Nec Corp Lead frame having protrusions on surface, method of manufacturing the same, semiconductor device and manufacturing method thereof
US6630728B2 (en) 1998-06-24 2003-10-07 Amkor Technology, Inc. Plastic integrated circuit package and leadframe for making the package
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
JP2016076730A (en) * 2016-01-05 2016-05-12 ルネサスエレクトロニクス株式会社 Semiconductor device
US9362210B2 (en) 2000-04-27 2016-06-07 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630728B2 (en) 1998-06-24 2003-10-07 Amkor Technology, Inc. Plastic integrated circuit package and leadframe for making the package
US8853836B1 (en) 1998-06-24 2014-10-07 Amkor Technology, Inc. Integrated circuit package and method of making the same
US9224676B1 (en) 1998-06-24 2015-12-29 Amkor Technology, Inc. Integrated circuit package and method of making the same
US8963301B1 (en) 1998-06-24 2015-02-24 Amkor Technology, Inc. Integrated circuit package and method of making the same
US9362210B2 (en) 2000-04-27 2016-06-07 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2002083917A (en) * 2000-06-28 2002-03-22 Nec Corp Lead frame having protrusions on surface, method of manufacturing the same, semiconductor device and manufacturing method thereof
US9406645B1 (en) 2002-11-08 2016-08-02 Amkor Technology, Inc. Wafer level package and fabrication method
US8952522B1 (en) 2002-11-08 2015-02-10 Amkor Technology, Inc. Wafer level package and fabrication method
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US9054117B1 (en) 2002-11-08 2015-06-09 Amkor Technology, Inc. Wafer level package and fabrication method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9431323B1 (en) 2011-11-29 2016-08-30 Amkor Technology, Inc. Conductive pad on protruding through electrode
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
JP2016076730A (en) * 2016-01-05 2016-05-12 ルネサスエレクトロニクス株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
KR100548093B1 (en) Method of fabricating semiconductor device
KR100500919B1 (en) Resin sealed semiconductor device and method for manufacturing the same
US6081029A (en) Resin encapsulated semiconductor device having a reduced thickness and improved reliability
US4942452A (en) Lead frame and semiconductor device
US6917107B2 (en) Board-on-chip packages
JP3797992B2 (en) Semiconductor device
KR100192760B1 (en) Method for manufacturing bga package using metal carrier frame
US20040043537A1 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
US20060273433A1 (en) Semiconductor device
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US5557842A (en) Method of manufacturing a semiconductor leadframe structure
US6005286A (en) Increasing the gap between a lead frame and a semiconductor die
CN100385641C (en) Semiconductor packaging with partially patterned lead frames and its making methods
US5633528A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
JP2531382B2 (en) Ball - Le grid array semiconductor device and manufacturing method thereof
CN100517682C (en) Semiconductor device and its producing method
US5653891A (en) Method of producing a semiconductor device with a heat sink
JP3012816B2 (en) Resin-sealed semiconductor device and a manufacturing method thereof
CN101273452B (en) Semiconductor packages
US6258632B1 (en) Molded packaging for semiconductor device and method of manufacturing the same
JP2957168B2 (en) Lead frame and a semiconductor package using the same
JP4173346B2 (en) Semiconductor device
JP3169919B2 (en) Ball grid array type semiconductor device and a manufacturing method thereof
JP3562311B2 (en) Method for fabricating a lead frame and resin-sealed semiconductor device
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads