JPH1038974A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＩＣ制御回路とＩＣ回路間のバスを不要にし
てピン数を節減する。 【解決手段】 ＩＣ回路１の複数のＩＣの内の１つを代
表ＩＣに選定し、ＩＣ制御回路２のレジスタデータ送信
部１４ａより出力されたデータを代表ＩＣに対応する入
力信号線ＬＩを通じて代表ＩＣに入力し、代表ＩＣ内を
経由してバス６に供給し、バス６を通じて所定のＩＣの
レジスタに書き込む。またＩＣ回路１内の任意のＩＣの
レジスタのデータを読み出してバス６に供給し、バス６
を通じて代表ＩＣに入力し、代表ＩＣ内を経由し、更に
代表ＩＣの出力信号線ＬＯを経由してレジスタデータ受
信部１４ｂに入力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、データ処理回路
及びレジスタを有するＩＣを複数個設けたＩＣ回路とＩ
Ｃ制御回路とより成り、ＩＣテスタ等に用いられるデー
タ処理装置に関し、特にＩＣ回路とＩＣ制御回路との間
でレジスタデータを転送する専用のバス（双方向信号
路）を不要にする技術に関する。

【０００２】

【従来の技術】従来のこの種のデータ処理装置を図５〜
図７を参照して説明する。ＩＣ回路１にはＩＣ１，ＩＣ
２，…ＩＣｎより成るｎ個のＩＣが設けられ、各ＩＣｉ
（ｉ＝１〜ｎ）には、入力データＤＩを処理して出力デ
ータＤＯを出力するデータ処理回路２，レジスタ３，バ
ッファ４，５，論理回路ｆ１，ｆ２が収容される。

【０００３】ＩＣ制御回路１１には、ＩＣ回路１にノー
マル入力データＤＩ及び各種の制御信号を送出する送信
部１２、各ＩＣｉのデータ処理回路２のノーマル出力デ
ータＤＯを受信する受信部１３，各ＩＣｉのレジスタ３
に対してデータを送受信するレジスタデータ送受信部１
４，切換信号発生部１５が設けられる。切換信号発生部
１５は、送信部１２がＩＣ回路１にノーマル入力データ
ＤＩを与え、ＩＣ回路１がそのＤＩを処理して、ノーマ
ル出力データＤＯを受信部１３に送出する一連の動作を
行うノーマルモードと、レジスタデータ送受信部１４と
レジスタ３との間でデータを送受信するレジスタＲ／Ｗ
（リード／ライト）モードとのいずれかを選択する制御
信号ＣＴＬを各部に供給する。

【０００４】送信部１２からＩＣ回路１に入力する制御
信号には、入力クロックｉＣＬＫ，入力リードライト信
号ｉＲＷ（“１”でレジスタＲ／Ｗモード、“０”でノ
ーマルモードを指示する）、入力リードイネーブル信号
ｉＲＥ（“１”でレジスタリード、“０”でレジスタラ
イトを指示する）、入力チップセレクト信号ｉＣＳ
（“１”でＩＣチップセレクト、“０”でＩＣチップ非
セレクトを指示する）が含まれる。

【０００５】各ＩＣｉの論理回路ｆ１は図６Ａに示す真
理値表をもち、その出力はバッファ５のＯＥ（アウトプ
ット・イネーブル）端子に供給される。ｆ１出力が
“１”（Ｈレベル）のときのみバッファ５はアクティブ
となり、レジスタ３のデータがバッファ５を介してバス
６に出力され、更にバス７を通じてレジスタデータ送受
信部１４に伝送される。

【０００６】論理回路ｆ２は図６Ｂに示す真理値表をも
ち、その出力はレジスタ３のＷＥ（ライト・イネーブ
ル）端子に供給される。ｆ２出力が“１”（Ｈレベル）
のときのみレジスタ３の書き込み動作が可能となる。 （ａ）ノーマルモード（ｉＲＷ＝“０”） 図７に示すように、ノーマル入力データＤＩはデータ処
理回路２に入力され、図において最初の入力クロックｉ
ＣＬＫで取り込まれて処理され、τ時間遅れたクロック
に同期して、ノーマル出力データＤＯが送出される。

【０００７】（ｂ）レジスタＲ／Ｗモード（ｉＲＷ＝
“１”） このモードではレジスタデータ送受信部１４の送信部１
４ａより所定のＩＣのレジスタ３にデータを書き込んだ
り、レジスタ３のデータを読み出して受信部１４ｂに入
力する動作が行われる。 レジスタデータを読み出す場合（ｉＲＥ＝“１”） ｉＲＥ＝“１”のとき、ｉＣＳ＝“１”とされたＩＣの
ｆ１出力（図７Ｉ）は“１”となり、バッファ５はアク
ティブとなるので、レジスタデータが読み出されバス
６，７を介して受信部１４ｂに入力される。

【０００８】 レジスタにデータを書き込む場合（ｉ
ＲＥ＝“０”） ｉＲＥ＝“０”のとき、ｉＣＳ＝“１”とされたＩＣの
ｆ２出力（図７Ｊ）は“１”となり、レジスタ３はＷＥ
（ライト・イネーブル）とされる。このときｆ１出力
（図７Ｉ）は“０”で、バッファ５は非アクティブでそ
の出力インピーダンスはハイインピーダンス（ｚで表
す）となる。なお、バッファ４の入力インピーダンスは
常時ハイインピーダンスとなっている。送信部１４ａよ
りバス７に出力されたライトデータＤＷ（図７Ｈ）がク
ロックｉＣＬＫに同期してレジスタ３に書き込まれる
（図６Ｇ）。

【０００９】

【発明が解決しようとする課題】ＩＣ回路１とＩＣ制御
回路１１との間を接続するバス（信号が双方向に流れ
る）７に、例えば３２ビット，６４ビットのような並列
データが出力される場合には、バスが大束となり、また
バス７に接続されるＩＣ回路１のピンＰとＩＣ制御回路
１１のピンＱの個数も多くなるので、それぞれの回路基
板が大形になる欠点があった。

【００１０】この発明の目的は、回路１と１１との間で
ＩＣのレジスタに書き込み／読み出すデータを転送する
ためのバス７を不要にすると共に両回路のピン数を削減
して回路基板を小形化しようとするものである。

【００１１】

【課題を解決するための手段】

（１）請求項１のデータ処理装置は、データ処理回路及
びレジスタを有する複数のＩＣが実装され、それら各Ｉ
Ｃのレジスタ同士がバス（双方向信号路）を通じて接続
されたＩＣ回路と、そのＩＣ回路を制御するＩＣ制御回
路とより成る。ノーマルモード時、ＩＣ制御回路のノー
マルデータ送信部から所定のＩＣの入力信号線を通じて
転送されたデータを所定のＩＣのデータ処理回路で処理
し、そして得られた出力データを所定のＩＣの出力信号
線を通じてＩＣ制御回路のノーマルデータ受信部に転送
する。レジスタリード／ライトモード時、ＩＣ制御回路
のレジスタデータ送信部より転送されたレジスタ書き込
みデータをＩＣ回路の所定のＩＣのレジスタに書き込ん
だり、或いはレジスタに格納されているデータを読み出
して、ＩＣ制御回路のレジスタデータ受信部に入力する
ように動作する。

【００１２】この発明では特に、ＩＣ回路の複数のＩＣ
の内の１つを代表ＩＣに選定し、ＩＣ制御回路のレジス
タデータ送信部より出力されたデータを代表ＩＣの入力
信号線を通じて代表ＩＣに入力し、その代表ＩＣ内を経
由してバスに供給し、そのバスを通じて所定のＩＣのレ
ジスタに書き込む。またＩＣ回路の任意のＩＣのレジス
タに格納されているデータを読み出してバスに供給し、
そのバスを通じて代表ＩＣに入力し、その代表ＩＣ内を
経由し、更にその代表ＩＣの出力信号線を経由してレジ
スタデータ受信部に入力する。

【００１３】（２）請求項２の発明では、前記（１）に
おいて、ＩＣ制御回路がＩＣ回路の各ＩＣに論理“１”
または“０”の代表ＩＣ設定信号を供給する。 （３）請求項３の発明では、前記（１）において、ＩＣ
制御回路が、ＩＣ回路の各ＩＣに対応して、ノーマルデ
ータ送信部のデータとレジスタデータ送信部のデータと
を入力信号線に切換接続するマルチプレクサと、各ＩＣ
より出力信号線を通じて転送されたノーマルモード時の
データとレジスタリード／ライトモード時のレジスタ読
み出しデータとを切換え接続して、前者をノーマルデー
タ受信部に、後者をレジスタデータ受信部に供給するデ
マルチプレクサとを有するものである。

【００１４】

【発明の実施の形態】図１〜図４の実施例を参照して発
明の実施の形態を説明する。図１には図５と対応する部
分に同じ符号を付け、重複説明を省略する。この発明で
は、従来のバス７は削除される。しかし制御信号として
代表ＩＣであるか否かを各ＩＣに通知するＩＤ信号（Ｉ
Ｄ＝“１”で代表ＩＣ，ＩＤ＝“０”で代表ＩＣでな
い）を追加する。また各ＩＣ内に論理回路ｆ３，ｆ４と
マルチプレクサ（ＭＵＸ）８，９を追加している。また
ＩＣ制御回路１１の送信部１２の出力端に各ＩＣに対応
するマルチプレクサ（ＭＵＸ）１７−１〜１７−ｎが追
加され、受信部１３の入力端に各ＩＣに対応するデマル
チプレクサ（ＤＭＵＸ）１８−１〜１８−ｎが追加され
る。

【００１５】この発明では、従来のバス７を削除してい
るので、レジスタデータ送信部１４ａより出力されるレ
ジスタ書き込みデータＤＷは、代表ＩＣに対応するＭＵ
Ｘ１７，入力信号線ＬＩを介して、代表ＩＣ（例えばＩ
Ｃ１）に入力され、ＭＵＸ９，バッファ５を経由してバ
ス６に出力され、ｉＣＳ＝“１”とされたＩＣ（例えば
ＩＣｎ）のレジスタ３に書き込まれる。また、あるＩＣ
（例えばＩＣ２）のレジスタ３より読み出されたデータ
は、代表ＩＣ（例えばＩＣ１）のバッファ４，ＭＵＸ
８，出力信号線ＬＯを経由して、ＤＭＵＸ１８で切り換
えられてレジスタデータ受信部１４ｂに入力される。

【００１６】各ＩＣの論理回路ｆ１は図２Ａの真理値表
をもち、バッファ５のＯＥ（アウトプット・イネーブ
ル）端子に与えられ、ｆ１＝“１”のときバッファ５は
アクティブとなり、ＩＣのノーマル入力データまたは内
部のレジスタ３より読み出したデータがバス６に出力さ
れる。論理回路ｆ２は図２Ｂに示す真理値表をもち、そ
の出力はレジスタ３のＷＥ（ライト・イネーブル）端子
に与えられ、ｆ２＝“１”のときレジスタ３はバス６の
データを書き込むことができる。

【００１７】論理回路ｆ３は図２Ｃの真理値表をもち、
その出力はＭＵＸ８のセレクト端子に与えられる。ｆ３
出力が“１”のとき、データ処理回路２より出力される
ノーマル出力データが選択され、ｆ３出力が“０”のと
き、バス６のデータ（いずれかのＩＣのレジスタより読
み出されたデータ）が選択される。論理回路ｆ４は図２
Ｄの真理値表をもち、その出力はＭＵＸ９のセレクト端
子に与えられる。ｉＲＥ＝“１”で、ｆ４出力が“１”
のとき、レジスタ３より読み出されたデータが選択さ
れ、ｉＲＥ＝“０”，ＩＤ＝“１”でｆ４出力が“０”
となるとき、ＩＣは代表ＩＣに指定され、その入力デー
タ（いずれかのＩＣのレジスタに書き込むデータ）が選
択されて、バッファ５に入力される。

【００１８】（ａ）ノーマルモード（ｉＲＷ＝“０”；
図３） 図３に示すように、入力信号線を通じて入力されたノー
マル入力データＤＩはデータ処理回路２に供給され、図
において最初の入力クロックｉＣＬＫで取り込まれて処
理され、τ時間遅れたクロックに同期して、ノーマル出
力データＤＯがＭＵＸ８を通じて出力信号線に送出され
る。

【００１９】（ｂ）レジスタＲ／Ｗモード（ｉＲＷ＝
“１”） （ｂ−１）代表ＩＣ（ＩＤ＝“１”）の動作（図３） ｆ３出力は、ｉＲＷ＝“１”，ＩＤ＝“１”であるか
ら、ｆ３出力＝“０”となり、ＭＵＸ８はバッファ４を
介して入力されたバス６のデータを選択する。つまり、
バスデータがそのままＭＵＸ８より出力される。またＩ
Ｄ＝“１”の与えられた代表ＩＣ（例えばＩＣ１）の入
力信号がいずれかのＩＣのレジスタへ書き込むデータＤ
Ｗとされる。

【００２０】 ｉＲＥ＝“１”の場合 ｆ１出力は、ｉＲＷ＝“１”，ＩＤ＝“１”，ｉＲＥ＝
“１”であるので、ｉＣＳ＝“１”の期間のみｆ１出力
＝“１”となり、バッファ５はアクティブとされる。こ
のときＭＵＸ９の出力は、ｆ４出力＝“１”であるの
で、レジスタ３の読み出しデータが選択され、バッファ
５を介してバス６に出力される。一方、ｆ３出力はｉＲ
Ｗ＝“１”，ＩＤ＝“１”であるから、ｆ３出力＝
“０”となり、ＭＵＸ８の出力としてバスデータが選択
される。バスデータは自身のレジスタデータとなってい
るから、結局、代表ＩＣのレジスタのデータを読み出し
て、ＭＵＸ８，ＤＭＵＸ（デマルチプレクサ）１８を介
して受信部１４ｂに送出することになる。

【００２１】しかし、ｉＣＳ＝“０”期間では、ｆ１出
力＝“０”となり、バッファ５は非アクティブとなり、
レジスタのデータはバス６に出力されない。この期間
に、もし他のＩＣ（例えばＩＣ２）のレジスタより読み
出したデータがバス６に存在すれば、そのデータがＭＵ
Ｘ８，ＤＭＵＸ１８を経由して受信部１４ｂに入力され
る。

【００２２】 ｉＲＥ＝“０”の場合 ｆ４出力は、ｉＲＥ＝“０”，ＩＤ＝“１”であるから
“０”となり、ＭＵＸ９の出力はＩＣ入力データとな
る。このとき送信部１４ａよりレジスタ書き込みデータ
ＤＷがＭＵＸ１７を経由して入力されている場合には、
このＤＷがＭＵＸ９の出力となる。一方、ｆ１出力は、
ｉＲＷ＝“１”，ＩＤ＝“１”，ｉＲＥ＝“０”である
から、ｆ１出力＝“０”となり、バッファ５は非アクテ
ィブ（出力がハイインピーダンスｚ）となり、ＭＵＸ９
の出力ＤＷはバス６には出力されない。このとき、バス
に他のＩＣのレジスタデータが読み出されていれば、そ
のレジスタデータが代表ＩＣのＭＵＸ８で選択され、Ｄ
ＭＵＸ１８を通じて受信部１４ｂに転送される。

【００２３】しかし、ｉＣＳ＝“１”が与えられると、
ｆ１出力＝“１”となるので、バッファ５はアクティブ
となり、ＭＵＸ９より出力されるレジスタ書き込みデー
タＤＷがバス６に出力される。このとき、ｆ２出力はｉ
ＲＥ＝“０”，ｉＣＳ＝“１”であるので、ｆ２出力＝
“１”となり、レジスタ３は書き込みモードとなり、バ
スデータＤＷが書き込まれる。またバスデータＤＷは後
述するように、他のＩＣ（例えばＩＣｎ）のレジスタに
書き込むことができる。

【００２４】ＭＵＸ８はと同様に、ｉＲＷ＝“１”，
ＩＤ＝“１”で、ｆ３出力＝“０”となっているので、
ｉＣＳ＝“１”の期間ではバスデータとなったＤＷがＭ
ＵＸ８で選択され、ＤＭＵＸを経由して受信部１４ｂで
受信されて、バスデータになったことが確認される。 （ｂ−２）代表ＩＣでないＩＣ（ＩＤ＝“０”）の動作
（図４） ｉＲＥ＝“１”（読み出しモード）の場合 ｆ１出力は、ｉＲＷ＝“１”，ＩＤ＝“０”で、ｉＲＥ
＝“１”であるので、ｉＣＳ＝“０”であればｆ１出力
＝“０”で、バッファ５は非アクティブとなる。またｉ
ＣＳ＝“１”であれば、ｆ１出力＝“１”となるので、
バッファ５はアクティブとなる。バッファ５がアクティ
ブのとき、ｆ４出力は、ｉＲＥ＝“１”であるから、ｆ
４出力＝“１”となり、ＭＵＸ９によってレジスタ出力
が選択され、バッファ５を介してバス６に出力される。

【００２５】このバスに出力されたレジスタデータは、
（ｂ−１）で述べたように代表ＩＣのＭＵＸ８がバスデ
ータをスルーで出力する状態になっているので、代表Ｉ
ＣのＭＵＸ８を経由し、更にＤＭＵＸを経由して受信部
１４に与えられる。 ｉＲＥ＝“０”（書き込みモード）の場合 ｆ１出力は、ｉＲＥ＝“１”，ＩＤ＝“０”，ｉＲＥ＝
“０”であるので、ｉＣＳ＝“０”または“１”いずれ
の場合もｆ１出力＝“０”となり、バッファ５は非アク
ティブとなる。

【００２６】ｆ３の出力は、ｉＲＷ＝“１”，ＩＤ＝
“０”であるから、ｆ３出力＝“１”となり、ＭＵＸ８
はデータ処理回路２の出力を選択する。しかしｉＲＷ＝
“１”であるから、データ処理回路２のノーマル出力デ
ータは存在しない。このとき、バス６に、で述べたよ
うに代表ＩＣ（例えばＩＣ１）を経由してレジスタ書き
込みデータＤＷが出力されていれば、ｉＣＳ＝“１”が
与えられると、ｆ２出力＝“１”となるので、レジスタ
はライトイネーブルとなり、バスデータＤＷがレジスタ
に書き込まれる。

【００２７】

【発明の効果】以上述べたように、この発明では複数の
ＩＣより１つの代表ＩＣを選定し、代表ＩＣの入力信号
線（ノーマル入力信号が伝送される）ＬＩと、代表ＩＣ
の内部の信号経路を通じて、任意のＩＣのレジスタに書
き込むデータＤＷをバス６に転送し、また任意のＩＣの
レジスタよりバス６に読み出したデータを代表ＩＣの内
部の信号経路と出力信号線（ノーマル出力データが伝送
される）ＬＯを通じてＩＣ制御回路２に転送することに
よって、従来使用していたＩＣ回路１とＩＣ制御回路２
との間を接続するバスを無くすことができる。

【００２８】ＩＣ回路１に実装されるＩＣの個数ｎがバ
スの線数に比べて可なり少ない場合には、両回路ともピ
ン数を可なり減らすことができるので、従来問題とされ
ていた回路基板の大きさを小形にすることができる。

【図面の簡単な説明】

【図１】この発明の実施例を示すブロック図。

【図２】図１の論理回路ｆ１〜ｆ４の真理値表を示す
図。

【図３】図１の動作フローチャート。

【図４】図１の他の動作フローチャート。

【図５】従来のデータ処理装置のブロック図。

【図６】図５の論理回路ｆ１，ｆ２の真理値表を示す
図。

【図７】図１の動作フローチャート。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 データ処理回路及びレジスタを有する複
   数のＩＣが実装され、それら各ＩＣのレジスタ同士がバ
   ス（双方向信号路）を通じて接続されたＩＣ回路と、そ
   のＩＣ回路を制御するＩＣ制御回路とより成り、 ノーマルモード時、前記ＩＣ制御回路のノーマルデータ
   送信部から所定のＩＣの入力信号線を通じて転送された
   データを所定のＩＣのデータ処理回路で処理し、そして
   得られた出力データを所定のＩＣの出力信号線を通じて
   前記ＩＣ制御回路のノーマルデータ受信部に転送し、 レジスタリード／ライトモード時、前記ＩＣ制御回路の
   レジスタデータ送信部より転送されたレジスタ書き込み
   データを前記ＩＣ回路の所定のＩＣのレジスタに書き込
   んだり、或いはレジスタに格納されているデータを読み
   出して、前記ＩＣ制御回路のレジスタデータ受信部に入
   力するように動作するデータ処理装置において、 前記ＩＣ回路の複数のＩＣの内の１つを代表ＩＣに選定
   し、 前記ＩＣ制御回路のレジスタデータ送信部より出力され
   たデータを前記代表ＩＣの入力信号線を通じて代表ＩＣ
   に入力し、その代表ＩＣ内を経由して前記バスに供給
   し、そのバスを通じて前記所定のＩＣのレジスタに書き
   込み、 前記ＩＣ回路の任意のＩＣのレジスタに格納されている
   データを読み出して前記バスに供給し、そのバスを通じ
   て前記代表ＩＣに入力し、その代表ＩＣ内を経由し、更
   にその代表ＩＣの出力信号線を経由して前記レジスタデ
   ータ受信部に入力することを特徴とする、 データ処理装置。
2. 【請求項２】 請求項１において、前記ＩＣ制御回路が
   前記ＩＣ回路の各ＩＣに論理“１”または“０”の代表
   ＩＣ設定信号を供給することを特徴とするデータ処理装
   置。
3. 【請求項３】 請求項１において、前記ＩＣ制御回路
   が、 前記ＩＣ回路の各ＩＣに対応して、前記ノーマルデータ
   送信部のデータと前記レジスタデータ送信部のデータと
   を前記入力信号線に切換接続するマルチプレクサと、 前記各ＩＣより、前記出力信号線を通じて転送された前
   記ノーマルモード時のデータと前記レジスタリード／ラ
   イトモード時のレジスタ読み出しデータとを切換え接続
   して、前者を前記ノーマルデータ受信部に、後者を前記
   レジスタデータ受信部に供給するデマルチプレクサと、
   を有することを特徴とするデータ処理装置。