JPH10335515A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH10335515A JPH10335515A JP9141753A JP14175397A JPH10335515A JP H10335515 A JPH10335515 A JP H10335515A JP 9141753 A JP9141753 A JP 9141753A JP 14175397 A JP14175397 A JP 14175397A JP H10335515 A JPH10335515 A JP H10335515A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- flip
- surface mount
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】配線導体を内部に有する配線基板の絶縁基体表
面に反りやうねり等の変形が小さく、特に絶縁基体表面
のペリフェラルタイプの表面実装素子が搭載される部分
の変形が極めて小さく、フリップチップ接続部の高い接
合信頼性を有し、量産効果に優れた配線基板を提供す
る。 【解決手段】ペリフェラルタイプの表面実装素子２がフ
リップチップ接続される配線基板１内に設けた配線回路
３から引き出した電極４で囲まれた内側に、配線回路３
とは電気的に接続されていない独立した配線パターン５
を表面実装素子２を搭載する配線基板１の下部領域に５
０μｍ以上離して形成する。
面に反りやうねり等の変形が小さく、特に絶縁基体表面
のペリフェラルタイプの表面実装素子が搭載される部分
の変形が極めて小さく、フリップチップ接続部の高い接
合信頼性を有し、量産効果に優れた配線基板を提供す
る。 【解決手段】ペリフェラルタイプの表面実装素子２がフ
リップチップ接続される配線基板１内に設けた配線回路
３から引き出した電極４で囲まれた内側に、配線回路３
とは電気的に接続されていない独立した配線パターン５
を表面実装素子２を搭載する配線基板１の下部領域に５
０μｍ以上離して形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ペリフェラルタイ
プの表面実装素子を収容搭載する配線基板に関するもの
で、とりわけペリフェラルタイプの半導体素子をフリッ
プチップ接続する半導体素子収納用パッケージや、半導
体素子の他にコンデンサや抵抗体等の各種電子部品を密
に搭載する混成集積回路装置等に好適である平坦度が良
好な低コストの配線基板に関するものである。
プの表面実装素子を収容搭載する配線基板に関するもの
で、とりわけペリフェラルタイプの半導体素子をフリッ
プチップ接続する半導体素子収納用パッケージや、半導
体素子の他にコンデンサや抵抗体等の各種電子部品を密
に搭載する混成集積回路装置等に好適である平坦度が良
好な低コストの配線基板に関するものである。
【０００２】
【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路装置等に用いられる配線基板は、一般にアル
ミナ質焼結体等の電気絶縁性のセラミック焼結体から成
る絶縁基体を用い、その上面の略中央部に設けた凹部周
辺から下面に、あるいはその内部及び表面に、タングス
テン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等
の高融点金属から成る複数の配線導体を配設すると共
に、各配線導体を絶縁基体内に設けた前記同様の高融点
金属から成るスルーホール導体で接続した構造を成して
いる。
成集積回路装置等に用いられる配線基板は、一般にアル
ミナ質焼結体等の電気絶縁性のセラミック焼結体から成
る絶縁基体を用い、その上面の略中央部に設けた凹部周
辺から下面に、あるいはその内部及び表面に、タングス
テン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等
の高融点金属から成る複数の配線導体を配設すると共
に、各配線導体を絶縁基体内に設けた前記同様の高融点
金属から成るスルーホール導体で接続した構造を成して
いる。
【０００３】そして、前述のように構成された配線基板
は、例えば半導体素子収納用パッケージでは、その絶縁
基体の凹部底面に半導体素子をガラスあるいは樹脂、ロ
ウ材等の接着剤を介して接着固定すると共に、半導体素
子の各電極を凹部周辺に位置する配線導体にボンディン
グワイヤを介して電気的に接続し、金属やセラミックス
から成る蓋体を前記凹部を塞ぐ様に前記接着剤と同様の
封止材を介して接合し、絶縁基体の凹部内に半導体素子
を気密に収納することにより半導体装置としていた。
は、例えば半導体素子収納用パッケージでは、その絶縁
基体の凹部底面に半導体素子をガラスあるいは樹脂、ロ
ウ材等の接着剤を介して接着固定すると共に、半導体素
子の各電極を凹部周辺に位置する配線導体にボンディン
グワイヤを介して電気的に接続し、金属やセラミックス
から成る蓋体を前記凹部を塞ぐ様に前記接着剤と同様の
封止材を介して接合し、絶縁基体の凹部内に半導体素子
を気密に収納することにより半導体装置としていた。
【０００４】しかしながら、近年のＩＣやＬＳＩ等の半
導体素子の高速化、高集積化に伴い、該半導体素子を搭
載する配線基板には、従来より更に微細で高密度な配線
パターンが形成されており、前記半導体素子をよりコン
パクトに搭載するため、半導体素子の表面電極を前記配
線基板の配線用電極に半田バンプ等により直接接続する
フリップチップ接続法が採用されるようになってきてい
る。
導体素子の高速化、高集積化に伴い、該半導体素子を搭
載する配線基板には、従来より更に微細で高密度な配線
パターンが形成されており、前記半導体素子をよりコン
パクトに搭載するため、半導体素子の表面電極を前記配
線基板の配線用電極に半田バンプ等により直接接続する
フリップチップ接続法が採用されるようになってきてい
る。
【０００５】一方、近年の前記半導体素子を搭載した半
導体装置等、各種電子装置の用途の拡大により、その使
用環境は従来よりも多彩でかつより厳しいものとなって
おり、特に自動車の電子制御化の発展に伴って車載環境
で用いられる場合には、使用環境が厳しい上に高い信頼
性が要求されている。
導体装置等、各種電子装置の用途の拡大により、その使
用環境は従来よりも多彩でかつより厳しいものとなって
おり、特に自動車の電子制御化の発展に伴って車載環境
で用いられる場合には、使用環境が厳しい上に高い信頼
性が要求されている。
【０００６】係る車載環境で用いられる各種電子装置で
は、高い信頼性を確保する上で重要となるのが半田等に
よる接合部であり、例えば、前記半田バンプによるフリ
ップチップ接続法では、代表的な尺度として即時剪断強
度及び熱疲労寿命が優れていることが接合信頼性を確保
する上で重要となっている。
は、高い信頼性を確保する上で重要となるのが半田等に
よる接合部であり、例えば、前記半田バンプによるフリ
ップチップ接続法では、代表的な尺度として即時剪断強
度及び熱疲労寿命が優れていることが接合信頼性を確保
する上で重要となっている。
【０００７】従って、前記フリップチップ接続法は、前
述のように半導体素子の表面電極を直接、配線基板の配
線用電極に接続することからも、特に、前記配線基板の
半導体素子が搭載される部分には、高い平坦度が要求さ
れることになる。
述のように半導体素子の表面電極を直接、配線基板の配
線用電極に接続することからも、特に、前記配線基板の
半導体素子が搭載される部分には、高い平坦度が要求さ
れることになる。
【０００８】係る高い平坦度を確保するために、従来よ
り配線基板を構成する積層体の密度や焼成時の温度分布
を均一にする等の方法が講じられてきたが、電気絶縁性
セラミック焼結体と配線導体との熱膨張率が本質的に大
きく異なることから、それらを同時焼成すると焼成過程
での収縮差に伴って配線基板に反りやうねりが発生し、
平坦度の良好な配線基板を歩留り良く得ることが困難で
あるという問題があった。
り配線基板を構成する積層体の密度や焼成時の温度分布
を均一にする等の方法が講じられてきたが、電気絶縁性
セラミック焼結体と配線導体との熱膨張率が本質的に大
きく異なることから、それらを同時焼成すると焼成過程
での収縮差に伴って配線基板に反りやうねりが発生し、
平坦度の良好な配線基板を歩留り良く得ることが困難で
あるという問題があった。
【０００９】そこで、係る問題を解消するために治具を
用いた矯正方法や、無機材料の軟化温度よりも高く、絶
縁基体であるセラミック基板の焼成温度よりも低い温度
領域で予備焼成した後、荷重をかけて本焼成する方法
等、各種提案が成されている（特公平２−２５２７７号
公報、特開平４−３１３６８号公報参照）。
用いた矯正方法や、無機材料の軟化温度よりも高く、絶
縁基体であるセラミック基板の焼成温度よりも低い温度
領域で予備焼成した後、荷重をかけて本焼成する方法
等、各種提案が成されている（特公平２−２５２７７号
公報、特開平４−３１３６８号公報参照）。
【００１０】
【発明が解決しようとする課題】しかしながら、前記提
案等では、一旦、焼成したセラミック焼結体を再度、治
具を用いて焼成したり、あるいは予備焼成した後、更に
荷重をかけて本焼成するという複数の焼成工程を要する
ことになり、いずれも製造コストが大幅に増加して経済
性を大きく損なう他、その都度、治具等により荷重を均
一に加えるという煩雑な工程を経なければならず、作業
性が極めて悪いという課題があった。
案等では、一旦、焼成したセラミック焼結体を再度、治
具を用いて焼成したり、あるいは予備焼成した後、更に
荷重をかけて本焼成するという複数の焼成工程を要する
ことになり、いずれも製造コストが大幅に増加して経済
性を大きく損なう他、その都度、治具等により荷重を均
一に加えるという煩雑な工程を経なければならず、作業
性が極めて悪いという課題があった。
【００１１】その上、前記治具や荷重を加えるために何
らかの重石等を用いると、治具や重石の表面状態が前記
配線基板の当接面に転写されて表面に窪みを生じたり、
傷を付けてしまい、高密度に形成された微細配線パター
ンを断線したり、短絡したりする恐れがあり、フリップ
チップ接続法による接合信頼性が低下するという課題も
あった。
らかの重石等を用いると、治具や重石の表面状態が前記
配線基板の当接面に転写されて表面に窪みを生じたり、
傷を付けてしまい、高密度に形成された微細配線パター
ンを断線したり、短絡したりする恐れがあり、フリップ
チップ接続法による接合信頼性が低下するという課題も
あった。
【００１２】
【発明の目的】本発明は前記課題に鑑み成されたもの
で、その目的は、配線導体を内部に有する配線基板の絶
縁基体表面に反りやうねり等の変形が小さく、特に絶縁
基体表面の表面実装素子が搭載される部分の変形が極め
て小さく、フリップチップ接続部の高い接合信頼性を有
し、量産効果に優れた配線基板を提供することにある。
で、その目的は、配線導体を内部に有する配線基板の絶
縁基体表面に反りやうねり等の変形が小さく、特に絶縁
基体表面の表面実装素子が搭載される部分の変形が極め
て小さく、フリップチップ接続部の高い接合信頼性を有
し、量産効果に優れた配線基板を提供することにある。
【００１３】
【課題を解決するための手段】本発明者等は、ペリフェ
ラルタイプの表面実装素子が搭載される配線基板の下部
領域に、該表面実装素子をフリップチップ接続するため
の配線回路とは別に、該配線回路と電気的に接続しない
独立した配線パターンを設けることにより、前記目的が
達成されることを知見したものである。
ラルタイプの表面実装素子が搭載される配線基板の下部
領域に、該表面実装素子をフリップチップ接続するため
の配線回路とは別に、該配線回路と電気的に接続しない
独立した配線パターンを設けることにより、前記目的が
達成されることを知見したものである。
【００１４】即ち、本発明の配線基板は、ペリフェラル
タイプの表面実装素子をフリップチップ接続法で搭載す
る下部領域に、フリップチップ接続法で搭載するために
設けた配線回路とは別に、該配線回路と電気的に接続さ
れない独立した配線パターンを、前記配線回路のフリッ
プチップ接続用電極で囲まれた内側に、いずれの電極よ
りも少なくとも５０μｍの間隔を有するように配設した
ことを特徴とするものである。
タイプの表面実装素子をフリップチップ接続法で搭載す
る下部領域に、フリップチップ接続法で搭載するために
設けた配線回路とは別に、該配線回路と電気的に接続さ
れない独立した配線パターンを、前記配線回路のフリッ
プチップ接続用電極で囲まれた内側に、いずれの電極よ
りも少なくとも５０μｍの間隔を有するように配設した
ことを特徴とするものである。
【００１５】また、かかる配線基板の配線パターンは、
ペリフェラルタイプの表面実装素子がフリップチップ接
続される配線回路とは同一平面内に形成されていること
がより望ましく、前記配線パターンを構成する導電材料
の焼成収縮率Ｓ1 に対する前記配線回路を構成する導電
材料の焼成収縮率Ｓ2 の比Ｓ1 ／Ｓ2 が ０．６≦Ｓ1 ／Ｓ2 ≦１．４ であることがより望ましく、更に前記比Ｓ1 ／Ｓ2 が ０．８≦Ｓ1 ／Ｓ2 ≦１．０ であることが最も望ましいものである。
ペリフェラルタイプの表面実装素子がフリップチップ接
続される配線回路とは同一平面内に形成されていること
がより望ましく、前記配線パターンを構成する導電材料
の焼成収縮率Ｓ1 に対する前記配線回路を構成する導電
材料の焼成収縮率Ｓ2 の比Ｓ1 ／Ｓ2 が ０．６≦Ｓ1 ／Ｓ2 ≦１．４ であることがより望ましく、更に前記比Ｓ1 ／Ｓ2 が ０．８≦Ｓ1 ／Ｓ2 ≦１．０ であることが最も望ましいものである。
【００１６】
【作用】本発明の配線基板によれば、ペリフェラルタイ
プの表面実装素子がフリップチップ接続法で搭載される
下部領域に、フリップチップ接続法で搭載するために設
けた配線回路とは別に、該配線回路と電気的に接続され
ない独立した配線パターンを、前記配線回路のフリップ
チップ接続用電極で囲まれた内側に少なくとも５０μｍ
の間隔を有するように設けたことにより、少なくとも表
面実装素子を搭載する絶縁基体の下部領域の収縮が、該
下部領域に設けた独立した配線パターンによって拘束さ
れ、表面実装素子を搭載する絶縁基体表面の反りやうね
り等の変形が極めて小さくなり、寸法精度が良好となる
結果、フリップチップ接続部の即時剪断強度及び熱疲労
寿命に優れた、高い接合信頼性を有することになる。
プの表面実装素子がフリップチップ接続法で搭載される
下部領域に、フリップチップ接続法で搭載するために設
けた配線回路とは別に、該配線回路と電気的に接続され
ない独立した配線パターンを、前記配線回路のフリップ
チップ接続用電極で囲まれた内側に少なくとも５０μｍ
の間隔を有するように設けたことにより、少なくとも表
面実装素子を搭載する絶縁基体の下部領域の収縮が、該
下部領域に設けた独立した配線パターンによって拘束さ
れ、表面実装素子を搭載する絶縁基体表面の反りやうね
り等の変形が極めて小さくなり、寸法精度が良好となる
結果、フリップチップ接続部の即時剪断強度及び熱疲労
寿命に優れた、高い接合信頼性を有することになる。
【００１７】
【発明の実施の形態】以下、本発明の配線基板について
詳細に説明する。
詳細に説明する。
【００１８】本発明の配線基板は、ペリフェラルタイプ
の表面実装素子がフリップチップ接続法で搭載される下
部領域に、フリップチップ接続法で搭載するために設け
た配線回路とは別に、該配線回路と電気的に接続されな
い独立した配線パターンを、前記配線回路のフリップチ
ップ接続用電極で囲まれた内側に、表面実装素子をフリ
ップチップ接続するいずれの電極よりも少なくとも５０
μｍの間隔を有するように設けたものである。
の表面実装素子がフリップチップ接続法で搭載される下
部領域に、フリップチップ接続法で搭載するために設け
た配線回路とは別に、該配線回路と電気的に接続されな
い独立した配線パターンを、前記配線回路のフリップチ
ップ接続用電極で囲まれた内側に、表面実装素子をフリ
ップチップ接続するいずれの電極よりも少なくとも５０
μｍの間隔を有するように設けたものである。
【００１９】本発明における独立した配線パターンは、
フリップチップ接続法でペリフェラルタイプの表面実装
素子を搭載するために設けた配線回路とは直接、電気的
に接続されなければ良く、グランド層に接続した構造で
あっても良い。
フリップチップ接続法でペリフェラルタイプの表面実装
素子を搭載するために設けた配線回路とは直接、電気的
に接続されなければ良く、グランド層に接続した構造で
あっても良い。
【００２０】前記ペリフェラルタイプの表面実装素子と
しては、一般のＩＣチップをはじめ、電源ＩＣ用のパワ
ーＩＣチップ等が挙げられる。
しては、一般のＩＣチップをはじめ、電源ＩＣ用のパワ
ーＩＣチップ等が挙げられる。
【００２１】また、前記独立した配線パターンは、特に
その材質を限定するものではないが、配線基板用の導電
材料として一般の配線回路に使用されるＷ、Ｍｏ、Ｍｎ
等の高融点金属を主成分とするものが適用でき、それら
を混合して用いることも可能である。
その材質を限定するものではないが、配線基板用の導電
材料として一般の配線回路に使用されるＷ、Ｍｏ、Ｍｎ
等の高融点金属を主成分とするものが適用でき、それら
を混合して用いることも可能である。
【００２２】更に、前記導電材料の焼成収縮率を制御し
て反りやうねり等の変形を防止することからは、前記主
成分にＴｉ、Ｖ、Ｎｂ、Ｔａの窒化物等を変色したりし
て外観不良を起こしたり、配線の電気抵抗値を増大させ
たりしない範囲で適宜添加することが望ましく、それら
の粒径も均一に分散した組織が得られ、焼成収縮率もい
かなる場所でも均一となるように、前記主成分である高
融点金属の粒径よりも小さなものにしておくことが望ま
しい。
て反りやうねり等の変形を防止することからは、前記主
成分にＴｉ、Ｖ、Ｎｂ、Ｔａの窒化物等を変色したりし
て外観不良を起こしたり、配線の電気抵抗値を増大させ
たりしない範囲で適宜添加することが望ましく、それら
の粒径も均一に分散した組織が得られ、焼成収縮率もい
かなる場所でも均一となるように、前記主成分である高
融点金属の粒径よりも小さなものにしておくことが望ま
しい。
【００２３】また、本発明において前記配線パターン
は、フリップチップ接続法でペリフェラルタイプの表面
実装素子を搭載するために設けた配線回路の電極内側に
設けたもので、いずれの電極よりも少なくとも５０μｍ
の間隔を有するように設けたのは、配線を印刷形成する
際の位置精度を考慮すると、前記間隔が５０μｍ未満で
は前記配線回路と配線パターンが短絡してしまう恐れが
ある他、前記配線を形成した初期の段階では異常がなく
とも、経時変化によりそれらが短絡を生じる恐れがある
ためである。
は、フリップチップ接続法でペリフェラルタイプの表面
実装素子を搭載するために設けた配線回路の電極内側に
設けたもので、いずれの電極よりも少なくとも５０μｍ
の間隔を有するように設けたのは、配線を印刷形成する
際の位置精度を考慮すると、前記間隔が５０μｍ未満で
は前記配線回路と配線パターンが短絡してしまう恐れが
ある他、前記配線を形成した初期の段階では異常がなく
とも、経時変化によりそれらが短絡を生じる恐れがある
ためである。
【００２４】尚、前記絶縁基体の下部領域の収縮を効果
的に拘束するという点からは、配線パターンの大きさと
して、前記配線パターンの対角線長さＬ1 と配線回路の
電極内側の領域の対角線長さＬ2 との関係Ｌ1 ／Ｌ2 が
０．４以上であることが望ましい。
的に拘束するという点からは、配線パターンの大きさと
して、前記配線パターンの対角線長さＬ1 と配線回路の
電極内側の領域の対角線長さＬ2 との関係Ｌ1 ／Ｌ2 が
０．４以上であることが望ましい。
【００２５】一方、前記配線パターンは、ペリフェラル
タイプの表面実装素子がフリップチップ接続される配線
回路とは別な層に形成しても良いが、配線実装密度の向
上という点からは同一平面内に形成することがより望ま
しい。
タイプの表面実装素子がフリップチップ接続される配線
回路とは別な層に形成しても良いが、配線実装密度の向
上という点からは同一平面内に形成することがより望ま
しい。
【００２６】また、車載用等の長期接合信頼性という点
からは、前記配線パターンを構成する導電材料の焼成収
縮率Ｓ1 に対するペリフェラルタイプの表面実装素子が
フリップチップ接続される配線回路を構成する導電材料
の焼成収縮率Ｓ2 の比Ｓ1 ／Ｓ2 は、０．６≦Ｓ1 ／Ｓ
2 ≦１．４の範囲内がより望ましく、表面実装素子と配
線基板とのフリップチップ接続法による接合強度を考慮
すると０．８≦Ｓ1 ／Ｓ2 ≦１．０の範囲が最適であ
る。
からは、前記配線パターンを構成する導電材料の焼成収
縮率Ｓ1 に対するペリフェラルタイプの表面実装素子が
フリップチップ接続される配線回路を構成する導電材料
の焼成収縮率Ｓ2 の比Ｓ1 ／Ｓ2 は、０．６≦Ｓ1 ／Ｓ
2 ≦１．４の範囲内がより望ましく、表面実装素子と配
線基板とのフリップチップ接続法による接合強度を考慮
すると０．８≦Ｓ1 ／Ｓ2 ≦１．０の範囲が最適であ
る。
【００２７】次に、本発明の配線基板を図面に基づき具
体的に説明する。
体的に説明する。
【００２８】図１は、本発明の配線基板を表面実装素子
である半導体素子をフリップチップ接続法で収納搭載し
た半導体素子収納用パッケージに適用した場合の一実施
例を示す断面図であり、図２は、図１の半導体素子収納
用パッケージを半導体素子側から見た要部の部分拡大図
である。
である半導体素子をフリップチップ接続法で収納搭載し
た半導体素子収納用パッケージに適用した場合の一実施
例を示す断面図であり、図２は、図１の半導体素子収納
用パッケージを半導体素子側から見た要部の部分拡大図
である。
【００２９】図１及び図２において、１はペリフェラル
タイプの表面実装素子２が配線回路３の電極４にフリッ
プチップ接続され、電極４で囲まれた内側に、配線回路
３とは電気的に接続されていない独立した配線パターン
５が表面実装素子２を搭載する下部領域の同一平面内に
少なくとも５０μｍの間隔を設けて形成された配線基板
である。
タイプの表面実装素子２が配線回路３の電極４にフリッ
プチップ接続され、電極４で囲まれた内側に、配線回路
３とは電気的に接続されていない独立した配線パターン
５が表面実装素子２を搭載する下部領域の同一平面内に
少なくとも５０μｍの間隔を設けて形成された配線基板
である。
【００３０】前記配線基板１では、ペリフェラルタイプ
の表面実装素子２である半導体素子はその表面電極６を
配線基板１の凹部７にスルーホール導体８で引き出され
た電極４に半田バンプ９で直接接続されており、そこか
ら配線回路３に接続するスルーホール導体８を介して下
面に導出されている。
の表面実装素子２である半導体素子はその表面電極６を
配線基板１の凹部７にスルーホール導体８で引き出され
た電極４に半田バンプ９で直接接続されており、そこか
ら配線回路３に接続するスルーホール導体８を介して下
面に導出されている。
【００３１】かくして配線基板１の下面に導出された部
位には、外部電気回路と接続するリード端子（不図示）
等が電気的に接続され、最終的に前記半導体素子の上部
に封止材を介して蓋体（不図示）を接合して気密に搭載
することとなる。
位には、外部電気回路と接続するリード端子（不図示）
等が電気的に接続され、最終的に前記半導体素子の上部
に封止材を介して蓋体（不図示）を接合して気密に搭載
することとなる。
【００３２】
【実施例】本発明の配線基板を評価するに際し、アルミ
ナ質焼結体から成る絶縁基体を以下の手順にて作製し
た。
ナ質焼結体から成る絶縁基体を以下の手順にて作製し
た。
【００３３】先ず、Ａｌ2 Ｏ3 を主成分とし、該主成分
にＳｉＯ2 、ＭｇＯ、ＣａＯ等の焼結助剤を添加混合し
た原料粉末に、周知の有機バインダー、可塑剤、溶剤を
添加して泥漿を調製し、該泥漿を周知のドクターブレー
ド法やカレンダーロール法等のテープ成形技術により、
厚さ約３００μｍのセラミックグリーンシートを成形
し、該セラミックグリーンシートの所定位置に打ち抜き
加工を施してスルーホールを形成した。
にＳｉＯ2 、ＭｇＯ、ＣａＯ等の焼結助剤を添加混合し
た原料粉末に、周知の有機バインダー、可塑剤、溶剤を
添加して泥漿を調製し、該泥漿を周知のドクターブレー
ド法やカレンダーロール法等のテープ成形技術により、
厚さ約３００μｍのセラミックグリーンシートを成形
し、該セラミックグリーンシートの所定位置に打ち抜き
加工を施してスルーホールを形成した。
【００３４】一方、Ｗ、Ｍｏ等の高融点金属を主成分と
する粉末に、アルミナ粒子を適量添加し、周知の有機バ
インダー、可塑剤、溶剤を添加して混練機で混練して配
線用の基本の導電ペーストを作製した。
する粉末に、アルミナ粒子を適量添加し、周知の有機バ
インダー、可塑剤、溶剤を添加して混練機で混練して配
線用の基本の導電ペーストを作製した。
【００３５】更に、前記基本の導電ペーストからその組
成を調整して焼成収縮率の異なる配線回路用及び独立し
た配線パターン用の導電ペーストを調製した。
成を調整して焼成収縮率の異なる配線回路用及び独立し
た配線パターン用の導電ペーストを調製した。
【００３６】尚、前記各導電ペーストの焼成収縮率は、
各導電ペーストを厚さ１００μｍのシート状に形成した
ものを後述する配線基板の焼成条件と同一条件で焼成
し、焼成前後の寸法変化をマイクロメータ付き顕微鏡に
より測定して求めた。
各導電ペーストを厚さ１００μｍのシート状に形成した
ものを後述する配線基板の焼成条件と同一条件で焼成
し、焼成前後の寸法変化をマイクロメータ付き顕微鏡に
より測定して求めた。
【００３７】先ず、得られたセラミックグリーンシート
上に前記配線回路用ペーストを用いて配線回路をスクリ
ーン印刷法で形成すると共に、スルーホール部分にも前
記スクリーン印刷法あるいは圧力充填法により前記配線
回路用ペーストを充填し、更に、表面実装素子をフリッ
プチップ接続する電極からその内側に各種距離を設定し
て前記配線回路とは接続しない独立した配線パターンを
前記配線パターン用ペーストを用いて前記同様にして同
一平面内に形成したものを作製した。
上に前記配線回路用ペーストを用いて配線回路をスクリ
ーン印刷法で形成すると共に、スルーホール部分にも前
記スクリーン印刷法あるいは圧力充填法により前記配線
回路用ペーストを充填し、更に、表面実装素子をフリッ
プチップ接続する電極からその内側に各種距離を設定し
て前記配線回路とは接続しない独立した配線パターンを
前記配線パターン用ペーストを用いて前記同様にして同
一平面内に形成したものを作製した。
【００３８】また、前記同様にしてセラミックグリーン
シート上に前記配線回路とそれらを接続するスルーホー
ル導体を形成したもの、及び前記独立した配線パターン
のみを形成したものをされぞれ作製し、それらを種々組
み合わせて積層して、前記配線回路と独立した配線パタ
ーンをそれぞれ別の平面に形成したものも作製した。
シート上に前記配線回路とそれらを接続するスルーホー
ル導体を形成したもの、及び前記独立した配線パターン
のみを形成したものをされぞれ作製し、それらを種々組
み合わせて積層して、前記配線回路と独立した配線パタ
ーンをそれぞれ別の平面に形成したものも作製した。
【００３９】その後、前記配線回路と独立した配線パタ
ーンを種々組み合わせ積層したものを、水素（Ｈ2 ）と
窒素（Ｎ2 ）の混合ガスから成る還元性雰囲気中、約１
６００℃の温度で焼成して、厚さが約１．２５ｍｍの５
層から成る評価用の配線基板を作製した。
ーンを種々組み合わせ積層したものを、水素（Ｈ2 ）と
窒素（Ｎ2 ）の混合ガスから成る還元性雰囲気中、約１
６００℃の温度で焼成して、厚さが約１．２５ｍｍの５
層から成る評価用の配線基板を作製した。
【００４０】尚、前記同様にして独立した配線パターン
を設けないで作製した配線基板を比較例とした。
を設けないで作製した配線基板を比較例とした。
【００４１】
【表１】
【００４２】かくして得られた評価用の配線基板を用い
て、表面実装素子がフリップチップ接続法で搭載される
絶縁基体表面の平坦度として、先端の曲率半径が５μｍ
の触針を装着した接触式表面粗さ計で対角線方向に走査
して最大変位を測定し、一方、配線回路や配線パターン
を内在せず、フリップチップ接続用電極と導通チェック
用配線パッドのみを設けた配線基板を前記同様にして測
定した最大変位を基準反りとし、その比から配線基板の
反りを評価した。
て、表面実装素子がフリップチップ接続法で搭載される
絶縁基体表面の平坦度として、先端の曲率半径が５μｍ
の触針を装着した接触式表面粗さ計で対角線方向に走査
して最大変位を測定し、一方、配線回路や配線パターン
を内在せず、フリップチップ接続用電極と導通チェック
用配線パッドのみを設けた配線基板を前記同様にして測
定した最大変位を基準反りとし、その比から配線基板の
反りを評価した。
【００４３】次に、前記評価用の配線基板に、ペリフェ
ラルタイプの表面実装素子として評価用のシリコンチッ
プをフリップチップ接続法により半田バンプで接合し
た。
ラルタイプの表面実装素子として評価用のシリコンチッ
プをフリップチップ接続法により半田バンプで接合し
た。
【００４４】その後、前記評価用の配線基板とシリコン
チップとの接合信頼性を評価するために、配線基板を固
定し、該配線基板にフリップチップ接続法で搭載したシ
リコンチップの側面をプッシュプルゲージにより配線基
板と平行に力を加え、シリコンチップが配線基板から剥
離する強度を測定し、前記反り評価と同様の配線基板に
シリコンチップをフリップチップ実装して前述のように
シリコンチップの剥離強度を測定して基準強度とし、そ
の比から即時剪断強度を評価した。
チップとの接合信頼性を評価するために、配線基板を固
定し、該配線基板にフリップチップ接続法で搭載したシ
リコンチップの側面をプッシュプルゲージにより配線基
板と平行に力を加え、シリコンチップが配線基板から剥
離する強度を測定し、前記反り評価と同様の配線基板に
シリコンチップをフリップチップ実装して前述のように
シリコンチップの剥離強度を測定して基準強度とし、そ
の比から即時剪断強度を評価した。
【００４５】また、前記シリコンチップを搭載した評価
用の配線基板について、−６５℃と１５０℃の温度サイ
クル試験を行い、それぞれ１０００サイクル、２０００
サイクル、３０００サイクル毎にフリップチップ接続法
による接合部に発生するクラックの進展を電気的導通の
有無を測定して熱疲労寿命を評価し、とりわけ車載用等
の長期接合信頼性という点から、前記配線基板の反り及
び即時剪断強度、熱疲労寿命の諸特性に基づき総合評価
した。
用の配線基板について、−６５℃と１５０℃の温度サイ
クル試験を行い、それぞれ１０００サイクル、２０００
サイクル、３０００サイクル毎にフリップチップ接続法
による接合部に発生するクラックの進展を電気的導通の
有無を測定して熱疲労寿命を評価し、とりわけ車載用等
の長期接合信頼性という点から、前記配線基板の反り及
び即時剪断強度、熱疲労寿命の諸特性に基づき総合評価
した。
【００４６】
【表２】
【００４７】表から明らかなように、比較例の試料番号
２２では配線基板の反りが基準反りの２倍にも達し、即
時剪断強度も基準剪断強度の０．６倍と低く、２０００
サイクルで導通が無くなり熱疲労寿命が極めて短く不適
切であり、本発明の請求範囲外である試料番号１では配
線回路の接続用電極と配線パターンの間隔が５０μｍ未
満のため、短絡を生じており配線基板として不適切であ
る。
２２では配線基板の反りが基準反りの２倍にも達し、即
時剪断強度も基準剪断強度の０．６倍と低く、２０００
サイクルで導通が無くなり熱疲労寿命が極めて短く不適
切であり、本発明の請求範囲外である試料番号１では配
線回路の接続用電極と配線パターンの間隔が５０μｍ未
満のため、短絡を生じており配線基板として不適切であ
る。
【００４８】それに対して、本発明ではいずれも配線基
板の反りや即時剪断強度、熱疲労寿命の各特性をそれぞ
れ満足しており、配線基板として実用に耐えるものであ
ることが明らかとなっている。
板の反りや即時剪断強度、熱疲労寿命の各特性をそれぞ
れ満足しており、配線基板として実用に耐えるものであ
ることが明らかとなっている。
【００４９】また、前記表からは、本発明の配線基板で
は表面実装素子が搭載される下部領域に設けた前記配線
回路とは独立した配線パターンは、焼成収縮率、位置を
制御することにより前記表面実装素子が搭載される絶縁
基体表面の反りを制御可能であることも分かる。
は表面実装素子が搭載される下部領域に設けた前記配線
回路とは独立した配線パターンは、焼成収縮率、位置を
制御することにより前記表面実装素子が搭載される絶縁
基体表面の反りを制御可能であることも分かる。
【００５０】尚、本発明は前述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更が可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更が可能である。
【００５１】
【発明の効果】本発明の配線基板は、ペリフェラルタイ
プの表面実装素子をフリップチップ接続法で搭載する下
部領域に、フリップチップ接続法で搭載するために設け
た配線回路とは別に、該配線回路と電気的に接続されな
い独立した配線パターンを、前記配線回路のフリップチ
ップ接続用電極で囲まれた内側にいずれの電極よりも５
０μｍ以上離して設けたことから、配線導体を内部に有
する配線基板の絶縁基体表面の反りやうねり等の変形が
小さく、特に絶縁基体表面の表面実装素子が搭載される
部分の変形が極めて小さく、フリップチップ接続部の高
い接合信頼性を有し、量産効果に優れた配線基板を得る
ことができる。
プの表面実装素子をフリップチップ接続法で搭載する下
部領域に、フリップチップ接続法で搭載するために設け
た配線回路とは別に、該配線回路と電気的に接続されな
い独立した配線パターンを、前記配線回路のフリップチ
ップ接続用電極で囲まれた内側にいずれの電極よりも５
０μｍ以上離して設けたことから、配線導体を内部に有
する配線基板の絶縁基体表面の反りやうねり等の変形が
小さく、特に絶縁基体表面の表面実装素子が搭載される
部分の変形が極めて小さく、フリップチップ接続部の高
い接合信頼性を有し、量産効果に優れた配線基板を得る
ことができる。
【図１】本発明の配線基板を表面実装素子である半導体
素子をフリップチップ接続法で収納搭載した半導体素子
収納用パッケージに適用した場合の一実施例を示す断面
図である。
素子をフリップチップ接続法で収納搭載した半導体素子
収納用パッケージに適用した場合の一実施例を示す断面
図である。
【図２】図１の半導体素子収納用パッケージを半導体素
子側から見た要部の部分拡大図である。
子側から見た要部の部分拡大図である。
１ 配線基板 ２ ペリフェラルタイプの表面実装素子 ３ 配線回路 ４ 電極 ５ 配線パターン
Claims (4)
- 【請求項１】ペリフェラルタイプの表面実装素子が搭載
される配線基板であって、前記表面実装素子の搭載され
る下部領域で、該表面実装素子のフリップチップ接続用
電極に対し少なくとも５０μｍ以上内側に、表面実装素
子がフリップチップ接続される配線回路とは独立した配
線パターンを配設したことを特徴とする配線基板。 - 【請求項２】前記配線パターンがペリフェラルタイプの
表面実装素子がフリップチップ接続される配線回路と同
一平面内に形成されていることを特徴とする請求項１記
載の配線基板。 - 【請求項３】前記配線パターンを構成する導電材料の焼
成収縮率Ｓ1 に対するペリフェラルタイプの表面実装素
子がフリップチップ接続される配線回路を構成する導電
材料の焼成収縮率Ｓ2 の比Ｓ1 ／Ｓ2 が ０．６≦Ｓ1 ／Ｓ2 ≦１．４ であることを特徴とする請求項１又は請求項２のいずれ
かに記載の配線基板。 - 【請求項４】前記配線パターンを構成する導電材料の焼
成収縮率Ｓ1 に対するペリフェラルタイプの表面実装素
子がフリップチップ接続される配線回路を構成する導電
材料の焼成収縮率Ｓ2 の比Ｓ1 ／Ｓ2 が ０．８≦Ｓ1 ／Ｓ2 ≦１．０ であることを特徴とする請求項１又は請求項２のいずれ
かに記載の配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14175397A JP3752359B2 (ja) | 1997-05-30 | 1997-05-30 | 配線基板 |
| US09/201,626 US6288347B1 (en) | 1997-05-30 | 1998-11-30 | Wiring board for flip-chip-mounting |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14175397A JP3752359B2 (ja) | 1997-05-30 | 1997-05-30 | 配線基板 |
| DE19855193A DE19855193A1 (de) | 1997-05-30 | 1998-11-30 | Leiterplatte zur Flip-Chip-Befestigung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335515A true JPH10335515A (ja) | 1998-12-18 |
| JP3752359B2 JP3752359B2 (ja) | 2006-03-08 |
Family
ID=26050464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14175397A Expired - Fee Related JP3752359B2 (ja) | 1997-05-30 | 1997-05-30 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3752359B2 (ja) |
-
1997
- 1997-05-30 JP JP14175397A patent/JP3752359B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3752359B2 (ja) | 2006-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| JP3265996B2 (ja) | 低温焼成ガラスセラミックス多層配線基板とその製造方法 | |
| US6288347B1 (en) | Wiring board for flip-chip-mounting | |
| JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
| JP3752359B2 (ja) | 配線基板 | |
| JP3732923B2 (ja) | 配線基板 | |
| JP3404266B2 (ja) | 配線基板の接続構造 | |
| JP4535801B2 (ja) | セラミック配線基板 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JP3273113B2 (ja) | 多層配線基板 | |
| JP3744678B2 (ja) | 配線基板の実装構造 | |
| JPH09135059A (ja) | 配線基板 | |
| JP3692214B2 (ja) | 多層配線基板 | |
| JP3450119B2 (ja) | メタライズ組成物及びそれを用いた配線基板 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| JP3301914B2 (ja) | 配線基板 | |
| JP3420424B2 (ja) | 配線基板 | |
| CN107431047A (zh) | 布线基板、电子装置以及电子模块 | |
| JPH0258257A (ja) | リード付き半導体パッケージ | |
| JPH11186689A (ja) | 配線基板の接続構造 | |
| JP3270803B2 (ja) | 配線基板 | |
| JP3015504B2 (ja) | 半導体装置 | |
| JP3905991B2 (ja) | ガラスセラミック配線基板 | |
| JP3450111B2 (ja) | メタライズ組成物及びそれを用いた配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |