DE19855193A1 - Leiterplatte zur Flip-Chip-Befestigung - Google Patents
Leiterplatte zur Flip-Chip-BefestigungInfo
- Publication number
- DE19855193A1 DE19855193A1 DE19855193A DE19855193A DE19855193A1 DE 19855193 A1 DE19855193 A1 DE 19855193A1 DE 19855193 A DE19855193 A DE 19855193A DE 19855193 A DE19855193 A DE 19855193A DE 19855193 A1 DE19855193 A1 DE 19855193A1
- Authority
- DE
- Germany
- Prior art keywords
- conductor
- circuit board
- insulating plate
- conductor layer
- passages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Angegeben wird eine Leiterplatte zur Flip-Chip-Befestigung, wobei in einem Abschnitt unter der Oberfläche einer keramischen Isolierplatte, wo die Befestigung eines Halbleiterelements vorgesehen ist, eine elektrische Leiterschicht ausgebildet ist, die von dem durch Flip-Chip-Verbindung angebrachten Leitungssystem elektrisch unabhängig ist. Bei der Isolierplatte wird eine Deformation, zum Beispiel ein Verfahren oder Welligwerden, wirksam unterdrückt, und die Oberfläche zur Befestigung eines Halbleiterelements weist einen hohen Flachheitsgrad auf. Die Leiterplatte funktioniert zum Beispiel als Bauteil in Fahrzeugen über einen langen Zeitraum sehr zuverlässig.
Description
Die Erfindung betrifft eine Leiterplatte zur Flip-Chip-
Befestigung.
Die Erfindung betrifft eine Leiterplatte zur Flip-Chip-
Befestigung. Insbesondere bezieht sich die Erfindung auf eine
Leiterplatte, die eine sehr flache Oberfläche aufweist und
zur. Flip-Chip-Befestigung eines Halbleiterelements
(nachfolgend auch "Peripher-Halbleiterelement" genannt)
verwendet wird. Das Halbleiterelement ist sehr flach und
weist Flip-Chip-Verbindungselektroden auf, die kreisförmig
entlang der Umfangskante der unteren Oberfläche des Elements
angeordnet sind.
Für Halbleiterelemente enthaltende Bauteile oder hybride inte
grierte Schaltungsanordnungen, an denen Halbleiterelemente
und verschiedene elektronische Teile, wie Kondensatoren und
Widerstände, befestigt sind, wurde bisher in großem Umfang
eine keramische Leiterplatte benutzt, die dadurch erhalten
worden ist, daß auf der Oberfläche, an der Innenseite oder an
der Bodenfläche einer Isolierplatte, bestehend aus einer
Keramik, z. B. einem gesinterten Aluminiumoxidprodukt, viele
Leiter aus einem hochschmelzenden Metall, wie Wolfram,
Molybdän oder Mangan, ausgebildet wurden. Bei den genannten
Bauteilen wurde beispielsweise in der Nähe des Mittel
abschnitts in der oberen Oberfläche der keramischen
Isolierplatte ein Oberflächenbereich, z. B. ein als Ausneh
mung gestalteter Abschnitt, zum Befestigen eines Halbleiter
elements gebildet, und in dem Oberflächenbereich wurde unter
Verwendung eines Klebstoffs, z. B. eines Glases, eines Harzes
oder eines Hartlötmaterials, ein Halbleiterelement befestigt.
Die an dem Halbleiterelement ausgebildeten Elektroden sind
mit den Leitungen verbunden, die den genannten
Oberflächenbereich umgeben. Darüber hinaus wird unter
Verwendung des gleichen Klebstoffs wie er oben genannt worden
ist, an dem Oberflächenbereich der Isolierplatte eine Hülle
aus einem Metall oder einer Keramik angebracht, um das Halb
leiterelement luftdicht zu verschließen.
Gleichzeitig mit dem Trend zur Gestaltung von Halbleiter
elementen, wie ICs und LSIs, in stark integrierter Form und
in sehr kleinen Größen sowie für
Hochgeschwindigkeitsverfahren wurden jedoch in den letzten
Jahren die auf der Leiterplatte zum Anbringen des
Halbleiterelements gebildeten Leiter sehr fein und bilden
äußerst dichte Leitungssysteme, und es wurde nötig, die
Halbleiterelemente kompakter zu befestigen. Aus diesem Grund
wurde häufiger das Verfahren der Flip-Chip-Befestigung
angewandt, um die Elektroden des Halbleiterelements direkt
mit den Leitungen der Isolierplatte (Leiterplatte) über
Lötmetallhöcker anstelle von Drahtverbindungen zu verbinden.
Das heißt, gemäß der Flip-Chip-Befestigungsmethode werden die
Elektroden des Halbleiterelements direkt mit den Leitungen
der Leiterplatte verbunden und deshalb muß der Bereich, in
dem das Halbleiterelement an der Oberfläche der Isolierplatte
befestigt werden soll, in hohem Maße flach sein.
Elektronische Vorrichtungen mit einer Leiterplatte, auf der
ein Halbleiterelement befestigt ist, finden immer mehr Anwen
dungen und werden in vielen verschiedenen Umgebungen unter
strengen Bedingungen benutzt. Beispielsweise wurden viele
Fahrzeuge, wie Automobile, mit einer elektronischen Steuer
vorrichtung ausgerüstet. Diese elektronischen Vorrichtungen
werden unter sehr harten Umgebungsbedingungen benutzt und
müssen deshalb in hohem Maße zuverlässig sein. Faktoren, die
für das Aufrechterhalten einer hohen Zuverlässigkeit unter
harten Umgebungsbedingungen eine große Bedeutung haben, sind
die mechanischen Eigenschaften, z. B. die Abscherfestigkeit
und die thermische Dauerfestigkeit in einem Abschnitt, wo die
Schaltung Lötverbindungen aufweist. Bei der vorgenannten
Flip-Chip-Befestigungsmethode weisen die Abschnitte, wo die
Halbleiterelemente an der Oberfläche der Isolierplatte
mittels Lötmetallhöckern mit den Leitungen der Platte
verbunden sind, eine hervorragende Abscherfestigkeit und
thermische Dauerfestigkeit auf. Diese spielen zur Aufrecht
erhaltung der Zuverlässigkeit der elektronischen Vorrichtun
gen, die für eine Montage in Fahrzeugen vorgesehen sind, eine
wichtige Rolle. Auch unter diesem Gesichtspunkt muß die
Leiterplatte, an der das Halbleiterelement durch Flip-Chip-
Befestigung angebracht ist, in dem Bereich, in welchem das
Halbleiterelement befestigt wird, eine sehr flache Oberfläche
haben.
Bei den üblichen Leiterplatten haben jedoch die elektrisch
isolierenden Keramiken, welche die Isolierplatte bilden,
einen thermischen Ausdehnungskoeffizienten, der von jenem der
Leitungen der Platten sehr verschieden ist. Dies macht es
schwierig, ein hohes Maß an Flachheit beizubehalten. Das
heißt, die vorgenannte Leiterplatte wird dadurch hergestellt,
daß auf eine keramische grüne Platte, die an vorgegebenen
Stellen Durchgangslöcher aufweist, entsprechend einem
vorgegebenen Leitungssystem (Leitungsmuster) eine elektrisch
leitende Paste aufgebracht wird, die Durchgangslöcher damit
gefüllt werden und nach Bedarf diese grünen Platten
übereinander laminiert werden sowie nachfolgend die grünen
Platten und die elektrisch leitende Paste gleichzeitig
gebrannt werden. Aufgrund des Kontraktionsunterschieds
zwischen den grünen Platten und der elektrisch leitenden
Paste während der Brennstufe verwirft sich jedoch die
Leiterplatte bzw. Isolierplatte oder wellt sich. Dies macht
es schwierig, in hohem Maße flach ausgebildete Leiterplatten
in guter Ausbeute herzustellen.
Zur Lösung dieses Problems beschreiben die japanische
geprüfte Patentveröffentlichung (Kokoku), 25277/1990 und die
japanische ungeprüfte Patentveröffentlichung (Kokai) Nr.
31368/1992 Verfahren zum Herstellen einer Leiterplatte durch
gleichzeitiges Brennen einer keramischen grünen Platte und
einer elektrisch leitenden Paste und durch erneutes Brennen
dieser Teile, während eine gleichmäßige Belastung mit Hilfe
einer geeigneten Einspannvorrichtung ausgeübt wird. Bei einem
solchen Verfahren muß jedoch das Brennen mehrere Male
wiederholt und unter Benutzung einer Einspannvorrichtung oder
ähnlichem eine gleichmäßige Belastung ausgeübt werden. Dies
bedeutet einen beschwerlichen Betriebsablauf und führt zu
einem Anstieg der Herstellungskosten sowie einer wesentlichen
Verschlechterung der Produktionsleistung. Hinzu kommt, daß
die Oberflächenstruktur der für das Ausüben der Belastung
eingesetzten Einspannvorrichtung auf die Oberfläche der
Isolierplatte übertragen wird und beeinträchtigt somit die
Flachheit dieser Platte. Ferner treten durch den Kontakt mit
der Einspannvorrichtung in dem Leitungssystem, das mittels
der elektrisch leitenden Paste ausgebildet worden ist, Brüche
auf.
Der Erfindung liegt die Aufgabe zugrunde, eine Leitungsplatte
zur Flip-Chip-Befestigung bereitzustellen, die wirksam
verhindert, daß sich die Isolierplatte verwirft oder wellig
wird, und die einen sehr hohen Grad an Flachheit aufweist
sowie leicht hergestellt werden kann.
Somit stellt die vorliegende Erfindung eine Leiterplatte zur
Flip-Chip-Befestigung eines Halbleiterelements mit einer
Anzahl von Elektroden für eine Flip-Chip-Verbindung zur
Verfügung, die kreisförmig entlang der Umfangskante der
unteren Oberfläche des Halbleiterelements angeordnet sind.
Die Leiterplatte ist dadurch gekennzeichnet, daß sie eine
keramische Isolierplatte mit einem Oberflächenbereich zum
Befestigen des genannten Halbleiterelements und ein
Leitungssystem (Leitungsmuster) aufweist, das mit den
erwähnten Elektroden verbunden wird,
wobei das Leitungssystem Leitungswege in einer Anzahl aufweist, die den Flip-Chip-Verbindungselektroden des durch eine Flip-Chip-Befestigung angebrachten Halbleiterelements entspricht, und wobei jeder Leitungsweg des Leitungssystems einen horizontalen Leiterdurchgang, der sich in horizontaler Richtung im Innern der Isolierplatte erstreckt, und einen Durchgang eines Durchkontaktierungsleiters, der sich von einem Ende des horizontalen Leiterdurchgangs nach oben zu dem genannten Oberflächenbereich erstreckt, aufweist, wobei die Enden der Durchgänge der Durchkontaktierungsleiter und die horizontalen Leiterdurchgänge derart in Kreisform angeordnet sind, daß sie den genannten Flip-Chip-Verbindungselektroden des Halbleiterelements entsprechen, und wobei bei Betrachtung der Isolierplatte von oben in dem durch die Enden der Durchgänge der Durchkontaktierungsleiter und die horizontalen Leiterdurchgänge festgelegten Raum kein horizontaler Leiterdurchgang ausgebildet ist, sowie
auf der Isolierplatte in einem Abschnitt innerhalb des genannten Oberflächenbereichs oder an der Unterseite des genannten Oberflächenbereichs eine Leiterschicht ausgebildet ist, und beim Betrachten der Isolierplatte von oben die genannte Leiterschicht in dem Raum angeordnet ist, der durch die Enden der erwähnten Durchgänge der Durchkontaktierungs leiter und die horizontalen Durchgangsleiter festgelegt ist, sowie zwischen der Leiterschicht und den horizontalen Leiter durchgängen oder den Durchgängen der Durchkontaktie rungsleiter eine Lücke von nicht kleiner als 50 µm vorliegt.
wobei das Leitungssystem Leitungswege in einer Anzahl aufweist, die den Flip-Chip-Verbindungselektroden des durch eine Flip-Chip-Befestigung angebrachten Halbleiterelements entspricht, und wobei jeder Leitungsweg des Leitungssystems einen horizontalen Leiterdurchgang, der sich in horizontaler Richtung im Innern der Isolierplatte erstreckt, und einen Durchgang eines Durchkontaktierungsleiters, der sich von einem Ende des horizontalen Leiterdurchgangs nach oben zu dem genannten Oberflächenbereich erstreckt, aufweist, wobei die Enden der Durchgänge der Durchkontaktierungsleiter und die horizontalen Leiterdurchgänge derart in Kreisform angeordnet sind, daß sie den genannten Flip-Chip-Verbindungselektroden des Halbleiterelements entsprechen, und wobei bei Betrachtung der Isolierplatte von oben in dem durch die Enden der Durchgänge der Durchkontaktierungsleiter und die horizontalen Leiterdurchgänge festgelegten Raum kein horizontaler Leiterdurchgang ausgebildet ist, sowie
auf der Isolierplatte in einem Abschnitt innerhalb des genannten Oberflächenbereichs oder an der Unterseite des genannten Oberflächenbereichs eine Leiterschicht ausgebildet ist, und beim Betrachten der Isolierplatte von oben die genannte Leiterschicht in dem Raum angeordnet ist, der durch die Enden der erwähnten Durchgänge der Durchkontaktierungs leiter und die horizontalen Durchgangsleiter festgelegt ist, sowie zwischen der Leiterschicht und den horizontalen Leiter durchgängen oder den Durchgängen der Durchkontaktie rungsleiter eine Lücke von nicht kleiner als 50 µm vorliegt.
Die Leiterplatte zur Flip-Chip-Befestigung gemäß der
vorliegenden Erfindung weist mit der Leiterschicht an der
Oberfläche der Isolierplatte oder in ihrem Innern ein
spezielles Merkmal auf. Die Leiterschicht ist von dem auf der
Isolierplatte ausgebildeten Leitungssystem elektrisch unab
hängig. Das heißt, die Leiterschicht liegt in dem Ober
flächenbereich der Isolierplatte vor, auf dem das Halbleiter
element durch Flip-Chip-Befestigung angebracht ist, oder an
der Unterseite der Platte. Wenn die Isolierplatte von oben
betrachtet wird, ist die Leiterschicht in einem Abschnitt
ausgebildet, wo sich kein Leitungssystem befindet, und die
Lücke zwischen der Leiterschicht und dem Verdrahtungssystem
beträgt mindestens 50 µm. Durch das Vorsehen der
Leiterschicht ist es möglich, eine Deformation, z. B. ein
Verwerfen oder ein Welligwerden, der Platte wirksam zu ver
meiden, das von einem Unterschied in den thermischen
Expansionen des das Leitungssystem bildenden elektrisch
leitenden Materials und der isolierenden Keramik, z. B. des
die Isolierplatte bildenden Aluminiumoxid-Sinterprodukts,
herrührt. Deshalb weist die Leiterplatte der vorliegenden
Erfindung einen sehr hohen Flachheitsgrad auf, und das Flip-
Chip-Befestigen macht es möglich, bei den Verbindungen in den
Abschnitten, in denen das Halbleiterelement durch Löten mit
der Leiterplatte verbunden ist, einen hohen Grad an
Zuverlässigkeit aufrechtzuerhalten. Daneben ist wichtig, daß
die Leiterschicht durch Aufbringen einer Paste, die ein
vorgegebenes elektrisch leitendes Material wie andere
Leiterplatten enthält, auf die Oberfläche der keramischen
grünen Platte, bevor sie gebrannt wird, und durch
gleichzeitiges Brennen der Paste und der grünen Platte leicht
hergestellt wird. Deshalb wird die elektrisch leitende
Schicht ohne das Erfordernis einer zusätzlichen Brennstufe
gebildet. Somit entstehen keine höheren Herstellungskosten,
und es ist keine mühsame Arbeit erforderlich. Dies bedeutet
allein aus der Sicht der Produktion einen großen Vorteil.
Die Erfindung wird durch die beigefügten Zeichnungen erläu
tert. Es zeigen
Fig. 1 eine Darstellung, die in einem Querschnitt den Aufbau
einer Leiterplatte zur Flip-Chip-Befestigung gemäß der
vorliegenden Erfindung erläutert, zusammen mit einem darauf
aufgebrachten Peripher-Halbleiterelement; und
Fig. 2 eine Draufsicht auf den Hauptabschnitt der in Fig. 1
dargestellten Leiterplatte.
Gemäß Fig. 1 und 2 ist die erfindungsgemäße Leiterplatte mit
einer Isolierplatte 1 ausgerüstet, die aus einer isolierenden
Keramik, z. B. einem Sinterprodukt aus Aluminiumoxid,
hergestellt ist. In der Oberfläche der Isolierplatte 1 ist
ein als Ausnehmung ausgebildeter Abschnitt 3 zum Befestigen
eines Peripher-Halbleiterelements 2 vorgesehen. Ferner liegt
auf der Isolierplatte 1 ein Leitungssystem vor, das aus einer
Anzahl von Leitungswegen 4 besteht. Jeder Leitungsweg umfaßt
einen ersten Leiterdurchgang mit Durchkontaktierung 5, der
sich bis zum Boden des als Ausnehmung abgebildeten Abschnitts
3 in der Oberfläche der Platte 1 erstreckt, einen
horizontalen Leiterdurchgang 6, der sich in der Platte 1 in
horizontaler Richtung erstreckt, und einen zweiten
Leiterdurchgang mit Durchkontaktierung 7, der sich bis zur
Bodenoberfläche der Platte 1 erstreckt. Wie aus Fig. 1
ersichtlich ist, ist ein Ende des horizontalen
Leiterdurchgangs 6 mit dem ersten Leiterdurchgang mit
Durchkontaktierung 5 verbunden, und das andere Ende des
horizontalen Leiterdurchgangs 6 ist mit dem zweiten Leiter
durchgang mit Durchgangskontaktierung 7 verbunden. Bei Bedarf
ist am Unterende des zweiten Leiterdurchgangs mit Durch
kontaktierung 7 eine Verbindungselektrode, z. B. ein Leiter
zwischenstück, vorgesehen, und über die Verbindungselektrode
wird ein Leitungsweg zu einer externen Schaltungsplatte
hergestellt.
Das an der Leiterplatte befestigte Peripher-Halbleiterelement
2 weist eine Anzahl von Verbindungselektroden 10 auf, die
kreisförmig entlang der Umfangskante an der unteren Ober
fläche der Platte angeordnet sind, wobei jede Verbindungs
elektrode 10 mit einem Lötmetallhöcker 11 versehen ist.
Beispiele für ein derartiges Halbleiterelement sind ein Chip
mit integrierter Schaltung (IC-Chip), ein Leistungschip mit
integrierter Schaltung und ähnliche Chips, die im allgemeinen
verwendet werden. Wie aus Fig. 1 ersichtlich ist, sind die
Verbindungselektroden 10 des Halbleiterelements 2 mit den
oberen Enden des ersten Leiterdurchgangs mit Durchkontaktie
rung 5 über Lötmetallhöcker 11 verbunden, so daß das Halb
leiterelement 2 an der Leiterplatte durch Flip-Chip-
Befestigung angebracht ist. Hinsichtlich einer Verbesserung
der Zuverlässigkeit in dem Verbindungsabschnitt, der durch
den Lötmetallhöcker 11 gebildet wird, ist deshalb die
Flachheit der Bodenoberfläche des als Ausnehmung abgebildeten
Abschnitts 3 in der Isolierplatte 1 ein sehr wichtiger
Faktor. Ferner kann bei Bedarf eine Verbindungselektrode, die
aus einem Leiterzwischenstück oder ähnlichem besteht, am
oberen Ende des ersten Leiterdurchgangs mit Durchkontak
tierung 5, der mit dem Lötmetallhöcker 11 verbunden ist, vor
gesehen sein. Nachdem das Halbleiterelement 2 befestigt
worden ist, wird eine (nicht dargestellte) Hülle aus Metall
oder einer Keramik derart angebracht, daß der als Ausnehmung
ausgebildete Abschnitt 3 verschlossen wird, und das
Halbleiterelement 2 wird innerhalb dieses Abschnitts 3
luftdicht versiegelt. Es ist natürlich möglich, das
Halbleiterelement 2 auf einer flachen Oberfläche der
Isolierplatte 1 zu befestigen, ohne den als Ausnehmung
ausgebildeten Abschnitt 3 vorzusehen, und das Halb
leiterelement 2, das mit der Hülle angebracht wird, luftdicht
zu verschließen.
Aus Fig. 2 ist insbesondere ersichtlich, daß das in der
Isolierplatte gebildete Leitungssystem aus Leitungswegen 4 in
einer Anzahl besteht, die den Verbindungselektroden 10 des
Halbleiterelements 2 entspricht, und daß die ersten Leiter
durchgänge mit Durchkontaktierung 5 der Leitungswege 4 über
Lötmetallhöcker 11 mit den Verbindungselektroden 10 des Halb
leiterelements 2 verbunden sind. Deshalb sind die Enden an
einer Seite der ersten Leiterdurchgänge mit Durchkontak
tierung und der horizontalen Leiterdurchgänge 6 in Positionen
angeordnet, die den Verbindungselektroden 20 entsprechen. Wie
Fig. 2 zeigt, liegt deshalb in dem Raum in der Isolierplatte
1, der durch die ersten Leiterdurchgänge mit Durchkontaktie
rung usw. festgelegt ist, kein Leitungssystem vor.
Bei der vorliegenden Erfindung ist in dem Raum, wo kein
Leitungssystem vorhanden ist, eine Leiterschicht 20 ausgebil
det, die von dem Leitersystem elektrisch unabhängig ist.
Dadurch, daß die Leiterschicht 20 vorgesehen ist, wird es
möglich, eine Deformation, z. B. ein Verwerfen oder ein
Welligwerden, das von einem Unterschied in den thermischen
Ausdehnungskoeffizienten des elektrisch leitenden Materials,
welches das Leitungssystem bildet, und des Sinterprodukts,
welches die Isolierplatte 1 bildet, herrührt, zu verhindern.
Das heißt, wenn auf der Oberfläche der keramischen grünen
Platte unter Einsatz einer elektrisch leitendes Material
enthaltenden Paste ein vorgegebenes Leitungssystem
(Leitungsmuster) ausgebildet wird sowie die leitende Paste
und die grüne Platte gleichzeitig gebrannt werden, verwirft
sich das erhaltene Sinterprodukt (die Isolierplatte) oder sie
wird wellig, und zwar aufgrund eines Unterschieds in den
thermischen Ausdehnungskoeffizienten beider Teile. Jedoch
wird bei Ausbildung der Leiterschicht 20 an der vorgenannten
Stelle eine solche Deformation wirksam unterdrückt. Obwohl
der Grund hierfür nicht geklärt ist, wird angenommen, daß die
unter der Leiterschicht 20 vorliegende Keramik aufgrund der
Leiterschicht 20 an einer Kontraktion beim Brennen gehindert
und im Ergebnis eine Deformation der Oberfläche der Platte 1
unterdrückt wird.
Bei Betrachtung von oben, wie es in Fig. 2 dargestellt ist,
hält im Falle der Erfindung die Leiterschicht 20 eine Lücke
(entspricht einer Lücke bezüglich des ersten Leiterdurchgangs
mit Durchkontaktierung) von nicht weniger als 50 µm, bezogen
auf die Leiterwege 4, welche das Leitungssystem bilden,
aufrecht. Das heißt, die Leiterschicht 20 hält eine Lücke von
nicht weniger als 50 µm aufrecht, selbst in einer Position,
in der die Leiterschicht 20 und das Leitungssystem einander
am nächsten sind. Wenn die Lücke kleiner als 50 µm ist,
neigen die Leiterschicht 20 und das Leitungssystem zur Erzeu
gung eines Kurzschlusses. Das heißt, obwohl die Schaltung
unmittelbar nach der Herstellung der Leiterplatte gut
funktionieren kann, ist es möglich, daß dann, wenn die Vor
richtung wiederholt während längerer Zeiträume benutzt worden
ist, aufgrund thermischer Hysterese zwischen der Leiter
schicht 20 und dem Leitungssystem ein Kurzschluß entsteht.
Wenn andererseits die Lücke zwischen der Leiterschicht 20 und
dem Leitungssystem zu groß ist, geht die Wirkung zur
Unterdrückung der Deformation verloren. Es ist deshalb
erwünscht, daß die Leiterschicht 20 eine ebene Gestalt auf
weist, die so groß wie möglich ist, jedoch eine Lücke von
nicht kleiner als 50 µm aufrechterhalten bleibt. Im allgemei
nen sind die Verbindungselektroden 10 des Halbleiterelements
2 in rechteckiger oder quadratischer Form angeordnet, wie in
Fig. 2 dargestellt ist. Deshalb ist es unter dem Gesichts
punkt eines leichten Einstellens der Position bevorzugt, daß
die Leiterschicht 20 eine rechteckige oder quadratische ebene
Form aufweist. Wenn die Diagonale des Rechtecks, das durch
die Leiterschicht 20 gebildet wird, eine Länge L1 hat und die
Diagonale des Rechtecks, das durch die Verbindungselektroden
10 gebildet wird, eine Länge L2 hat, ist es bevorzugt, daß
das Verhältnis L1/L2 nicht kleiner als 0,4 ist.
Soweit die vorgenannten Bedingungen erfüllt sind, kann die
Leiterschicht 20 an jeder Stelle vorgesehen sein. Jedoch ist
es im allgemeinen bevorzugt, daß die Leiterschicht 20 in
einer Tiefe von nicht mehr als 750 µm von der Bodenoberfläche
des als Ausnehmung ausgebildeten Abschnitts 3 ausgebildet
wird. Wenn die Leiterschicht 20 an einer Stelle eingerichtet
wird, die zu tief liegt, kann die Wirkung des Unterdrückens
der Deformation oft in nicht ausreichendem Maße erzielt
werden. Unter dem Gesichtspunkt der Verbesserung der
Leitungsdichte gemäß der vorliegenden Erfindung ist es sehr
bevorzugt, die Leiterschicht 20 an einer Ebene vorzusehen,
die mit den horizontalen Leiterdurchgängen 6 der Leiterwege
4, welche das Leitungssystem bilden, bündig ist. Die
Leiterschicht 20 kann geerdet sein, soweit sie von dem
Leitungssystem unabhängig ist.
Die vorgenannte Leiterplatte der gegebenen Erfindung kann
nach einem bekannten Verfahren, mit Ausnahme der Bildung der
Leiterschicht 20, hergestellt werden.
Beispielsweise wird als Material zur Bildung der Isolier
platte 1 ein gesintertes Pulver aus Aluminiumoxid oder ähnli
ches verwendet, wobei ein Pulver eines Sinterhilfsmittels,
wie MgO oder CaO, sowie ein Füllstoff, wie SiO2 oder ähnli
ches, zugegeben wird. Das erhaltene gemischte Pulver wird mit
einem organischen Bindemittel, einem Weichmacher und einem
Lösungsmittel versetzt, um eine Aufschlämmung herzustellen.
Unter Einsatz dieser Aufschlämmung wird mittels eines Plat
tenformungsverfahrens, zum Beispiel eines Rakelverfahrens,
Kalanderwalzenverfahrens oder Extrusionsformungsverfahrens,
ein plattenähnlicher Formgegenstand (grüne Platte)
hergestellt. In der grünen Platte werden an vorgegebenen
Stellen Durchgangslöcher erzeugt und gleichzeitig wird
mittels eines Siebdruck- oder Tiefdruckverfahrens die
leitende Paste auf die Stellen aufgebracht, die den
horizontalen Leiterdurchgängen 6 und der Metallschicht 20
entsprechen. Ferner werden die Durchgangslöcher mit der
leitenden Paste gefüllt. Auf die so hergestellte grüne Platte
wird eine andere grüne Platte mit einer Gestalt, welche der
oberen Oberfläche der Isolierplatte 1 entspricht, in einer
Weise aufgebracht, daß die Durchgangslöcher fluchten. Die
grünen Platten werden dann gleichzeitig gebrannt, um die
gewünschte Leiterplatte herzustellen.
Das Brennen erfolgt in einer nichtoxidierenden Atmosphäre,
zum Beispiel in einem inerten Gas, wie Stickstoff, Argon
usw., oder in einem Gemisch aus diesen inerten Gasen und
Wasserstoff. Die Brenntemperatur kann in Abhängigkeit von der
Art des eingesetzten gesinterten Pulvers unterschiedlich
sein. Wenn jedoch Aluminiumoxid benutzt wird, wird die
Sintertemperatur auf etwa 1500 bis etwa 1700°C eingestellt.
Als leitende Paste zum Ausbilden der Leiterschicht 20 oder
der horizontalen Leiterdurchgänge 6 oder als leitende Paste
zum Herstellen der Leiterdurchgänge mit Durchkontaktierung,
die in die Durchgangslöcher eingefüllt wird, kann bei
spielsweise als Hauptkomponente ein hochschmelzendes Metall
pulver, zum Beispiel aus Wolfram, Molybdän oder Mangan, ver
wendet werden, dem ein organisches Bindemittel, ein Weich
macher und ein Lösungsmittel zugemischt werden.
Gemäß der vorliegenden Erfindung ist es bevorzugt, eine lei
tende Paste zum Ausbilden der Leiterschicht 20 und eine lei
tende Paste zum Herstellen der horizontalen Leiterdurchgänge
5 einzusetzen, die ein Brennkontraktionsverhältnis S1/S2 auf
weisen, das durch die folgende Formel dargestellt wird,
Brennkontraktionsverhältnis = S1/S2
worin S1 den Volumenkontraktionskoeffizienten der gebrannten
Platte bedeutet, die erhalten wurde durch Brennen einer
Platte, die aus einer elektrisch leitendes Material enthal
tenden Paste zum Ausbilden einer Leiterschicht mit einer
Dicke von 100 µm bei einer Temperatur, welche gleich der
Brenntemperatur zur Herstellung der Isolierplatte ist, herge
stellt worden ist, und S2 den Volumenkontraktionskoeffizien
ten einer gebrannten Platte bedeutet, die erhalten wurde
durch Brennen einer Platte, die aus einer ein elektrisch lei
tendes Material enthaltenden Paste zur Herstellung von hori
zontalen Leiterdurchgängen mit einer Dicke von 100 µm bei
einer Temperatur, welche gleich der Brenntemperatur zur Aus
bildung der Isolierplatte ist, gebildet worden ist,
und einen Wert von 0,6 bis 1,4, insbesondere einen Wert von
0,8 bis 1,0, aufweist. Das heißt, das Herstellen der Leiter
schicht 20 und der horizontalen Leiterdurchgänge 5 unter Ein
satz von leitenden Pasten unterschiedlicher Zusammensetzungen
derart, daß das Brennkontraktionsverhältnis innerhalb des
obengenannten Bereiches liegt, ist unter dem Gesichtspunkt
des Verlängerns der thermischen Dauerfestigkeit der Leiter
platte und der Erhöhung der Festigkeit der Bereiche mit Löt
verbindungen wünschenswert. So kann die Leiterplatte mit
großem Nutzen für verschiedene elektronische Vorrichtungen
verwendet werden, die insbesondere zum Einbau in ein Fahrzeug
dienen.
Um das Brennkontraktionsverhältnis derart einzustellen, daß
es innerhalb des obengenannten Bereichs liegt, kann ein
Nitrid von Ti, V, Nb oder Ta oder ein Oxid, wie Al2O3, der
leitenden Paste in einer Menge zugegeben werden, die keine
Erhöhung des elektrischen Widerstands in einem Maße bewirkt,
daß eine schlechte Leitung der Schaltung resultiert. Das
heißt, daß der Kontraktionskoeffizient beim Brennen abnimmt,
wenn die Menge des zugemischten Nitrids oder Oxids zunimmt.
Wenn davon Gebrauch gemacht wird, wird deshalb der Kontrak
tionskoeffizient beim Brennen derart eingestellt, daß er
innerhalb des obengenannten Bereichs liegt.
Bei der so erhaltenen Leiterplatte wird eine Deformation, zum
Beispiel ein Verwerfen oder ein Welligwerden, wirksam unter
drückt. Insbesondere weist die Platte eine sehr gute flache
Oberfläche auf, wo das Halbleiterelement aufgebracht wird.
Deshalb erlaubt es die Leiterplatte, daß das Halbleiterele
ment in sehr günstiger Weise mittels einer Flip-Chip-Befesti
gung angebracht wird, wobei eine hohe Zuverlässigkeit in den
Bereichen der Flip-Chip-Verbindungen aufrechterhalten wird.
Die Leiterplatte ist für Halbleiterbauteile und hybride inte
grierte Schaltungen, die in verschiedenen elektronischen Vor
richtungen benutzt werden, welche an Fahrzeugen befestigt
werden, sehr nützlich.
Die. Erfindung wird nachfolgend durch ein Ausführungsbeispiel
erläutert.
Es wurde durch Zugabe eines bekannten organischen Bindemit
tels, eines Weichmachers und eines Lösungsmittels zu einem
Ausgangspulver, das als Hauptkomponente Al2O3 enthielt und
dem ein Sinterhilfsmittel, wie SiO2, Mgo oder CaO zugegeben
worden war, eine Aufschlämmung hergestellt. Aus dieser Auf
schlämmung wurde nach einer bekannten Bandformungsmethode
eine keramische grüne Platte mit einer Dicke von etwa 300 µm
hergestellt. Dann wurden in der keramischen grünen Platte
durch Stanzen Durchgangslöcher ausgebildet.
Andererseits wurden Aluminiumoxidteilchen in einer geeigneten
Menge einem Pulver zugegeben, das ein hochschmelzendes
Metall, wie W oder Mo, als Hauptkomponente enthielt. Dazu
wurden ferner ein bekanntes organisches Bindemittel, ein
Weichmacher und ein Lösungsmittel hinzugefügt. Anschließend
wurde das Gemisch in einer Knetvorrichtung bearbeitet, um
eine leitende Grundpaste herzustellen.
Ferner wurde in der leitenden Grundpaste die Menge des Alumi
niumoxids eingestellt, um eine leitende Paste zum Ausbilden
eines Leitungssystems und einer leitenden Schicht mit unter
schiedlichen Kontraktionskoeffizienten beim Brennen herzu
stellen.
Die Kontraktionskoeffizienten der vorgenannten leitenden
Pasten beim Brennen wurden dadurch gefunden, daß die leiten
den Pasten in Form einer Platte mit einer Dicke von 100 µm
unter den gleichen Bedingungen wie beim Brennen der Leiter
platte, die unten beschrieben wird, gebrannt sowie unter Ver
wendung eines Mikroskops, das mit einem Mikrometer ausgerü
stet war, die Veränderungen in den Größen vor und nach dem
Brennen gemessen wurden.
Anschließend wurde nach dem Siebdruckverfahren in einem
Muster, das den horizontalen Leiterdurchgängen entsprach, die
leitende Paste zur Bildung des Leitungsmusters auf die kera
mische grüne Platte aufgebracht, wobei im Mittelabschnitt ein
quadratischer Raum, wie er in Fig. 2 dargestellt ist, ausge
bildet wurde. Dann wurden die Durchgangslöcher mit der lei
tenden Paste gefüllt, um das Leitungssystem herzustellen,
wobei nach dem Aufladungsverfahren vorgegangen wurde.
In dem quadratischen Raum, der in der Mitte durch das Muster
gebildet wurde, das den horizontalen Leiterdurchgängen 6 ent
sprach, wurden an den entsprechenden Stellen eine keramische
grüne Platte mit einem Leiterschichtmuster von quadratischer
Form, das unter Verwendung der Paste zum Ausbilden der Lei
terschicht gebildet worden ist, und eine keramische grüne
Platte, die nur Durchgangslöcher aufwies, welche mit der
Paste zum Ausbilden des Leitungsmusters an vorgegebenen Stel
len gefüllt waren, und die weder das Muster des horizontalen
Leiterdurchgangs noch das Muster der Leiterschicht aufwies,
hergestellt.
Durch Verbinden der vorgenannten grünen Platten in fünf
Schichten wurde ein Laminat hergestellt und in einer
reduzierenden Atmosphäre eines Gasgemisches aus Wasserstoff
und Stickstoff bei einer Temperatur von 1600°C gebrannt, um
eine Leiterplatte mit einer Dicke von etwa 1,25 mm
herzustellen. Die nachfolgende Tabelle I zeigt die Stellen
der Leiterschichten und der horizontalen Leiterdurchgänge,
die Lücken X zwischen den Leiterschichten und den
horizontalen Leiterdurchgängen, die Verhältnisse der Länge L2
der Diagonalen der Quadrate, die in der Mitte durch die
horizontalen Leiterdurchgänge gebildet wurden, zur Länge L1
der Diagonalen der Leiterschichten sowie die
Brennkontraktionsverhältnisse S1/S2.
Die Stellen der Leiterschichten und der horizontalen Leiter
durchgänge wurden durch die Nummern der Schichten bezeichnet,
in denen sie gebildet wurden, gezählt von der Oberseite aus.
Die Lücken X sind jene an den Stellen, wo sich die beiden am
nächsten kommen, betrachtet von der Oberseite aus, wie in
Fig. 2 dargestellt ist. In der Leiterplatte der Probe 22
wurde keine Leiterschicht gebildet.
Die Leiterplatten wurden hinsichtlich ihrer Flachheit an
ihren Oberflächen, ihrer Abscherfestigkeit in Bereichen mit
Flip-Chip-Verbindung und ihrer thermischen Dauerfestigkeit in
den Bereichen mit Flip-Chip-Verbindung überprüft. Auf der
Grundlage der Prüfungsergebnisse wurden die Vorrichtungen
insgesamt unter dem Gesichtspunkt einer Langzeitzuverlässig
keit der Bereiche, in denen elektrische Verbindungen
vorliegen, für den Gebrauch der Vorrichtungen nach dem Einbau
in ein Fahrzeug bewertet.
Es wurde ein Kontakt-Oberflächenrauhheitsmesser, der mit
einem Meßfühler mit einem Krümmungsradius von 5 µm am Ende
ausgerüstet war, zum Messen der maximalen Versetzung durch
Abtasten der Oberfläche der Leiterplatte mit dem Meßfühler
entlang der Diagonalen eingesetzt. Es wurde auch eine Bezugs
leiterplatte hergestellt, die weder die Leiterschicht noch
das Leitungssystem aufwies, sondern nur Elektroden für eine
Flip-Chip-Verbindung und Leitungszwischenstücke zum Prüfen
der elektrischen Leitung. Die Herstellung der Bezugsleiter
platte erfolgte in der oben beschriebenen Weise. Auch diese
Bezugsleiterplatte wurde bezüglich der maximalen Versetzung
an der Oberfläche in der gleichen Weise, wie oben beschrie
ben, vermessen.
Die maximale Versetzung der Bezugsleiterplatte wurde als
Bezugsversetzung betrachtet. Es wurde jeweils das Verhältnis
der maximalen Versetzung der zu prüfenden Leiterplatte zur
Bezugsversetzung berechnet. Auf der Grundlage dieses Verhält
nisses wurde der Grad der Flachheit bewertet. Je kleiner das
Verhältnis ist, desto besser ist der Flachheitsgrad.
Mit jeder der zu prüfenden Leiterplatte wurde ein Peripher-
Siliciumchip mittels der Flip-Chip-Methode über Lötmetall
höcker verbunden.
Die Leiterplatte wurde befestigt, und eine Kraft wurde auf
die Seitenoberfläche des an der Leiterplatte befestigten
Siliciumchips ausgeübt, und zwar unter Verwendung eines
Gegentaktmeßgeräts in einer Richtung parallel zur Leiter
platte, um die Abscherfestigkeit zu messen, bei welcher der
Siliconchip von der Leiterplatte abgeschält wird. Auch bei
der Bezugsleiterplatte wurde die Abscherfestigkeit in der
gleichen Weise, wie oben beschrieben, gemessen und als
Bezugsabscherfestigkeit betrachtet.
Es wurde jeweils das Verhältnis der Abscherfestigkeit, die an
den zu prüfenden Leiterplatten gemessen wurde, zur
Bezugsabscherfestigkeit bestimmt. Auf der Grundlage dieses
Verhältnisses wurde jeweils die Abscherfestigkeit bewertet.
Die Leiterplatten, an denen Siliconchips durch eine Flip-
Chip-Befestigung angebracht waren, wurden einem Temperatur
zyklus-Test unterworfen, bei dem ein Abkühlen auf -65°C und
ein Erhitzen auf 150°C abwechselnd wiederholt wurden. Die
elektrische Leitung der Bereiche mit Flip-Chip-Verbindung
wurde jeweils nach 1000, 2000 und 3000 Zyklen geprüft, um die
Bildung von Rissen in Bereichen mit einer Verbindung und die
thermische Dauerfestigkeit zu bewerten.
Aus der Tabelle II ist ersichtlich, daß sich im Fall der Pro
be Nr. 22 des Vergleichsbeispiels die Leiterplatte zweimal so
stark verworfen hatte wie im Fall der Bezugsverwerfung, die
Abscherfestigkeit nur das 0,6fache der Bezugsabschäl
festigkeit betrug, die elektrische Leitung nach 2000 Zyklen
verloren war und die thermische Dauerfestigkeit nur sehr kurz
anhielt. Im Fall der Probe Nr. 1, die außerhalb der vorlie
genden Erfindung liegt, betrug die Lücke zwischen dem Lei
tungssystem und der Elektrode für den Anschluß des Leitungs
kreises weniger als 50 µm, und es trat ein Kurzschluß ein.
Deshalb ist die Probe Nr. 1 als Leiterplatte unbrauchbar.
Andererseits zeigten alle Leiterplatten gemäß der
vorliegenden Erfindung zufriedenstellende Eigenschaften
hinsichtlich der Verwerfung, der Abscherfestigkeit sowie der
thermischen Dauerfestigkeit und waren in der Praxis
einsetzbar.
Aus der Tabelle II ist auch zu ersehen, daß das Verwerfen der
Oberfläche der Isolierplatte, auf der das Halbleiterelement
befestigt ist, durch Verändern der Position der Leiterschicht
und Steuern des Kontraktionskoeffizienten beim Brennen dieser
Schicht, die in einem Bereich unter dem Abschnitt vorliegt,
wo das Halbleiterelement angebracht ist, eingestellt werden
kann.
Claims (6)
1. Leiterplatte zur Flip-Chip-Befestigung eines Halbleiter
elements mit einer Anzahl von Flip-Chip-Verbindungselek
troden, die kreisförmig entlang der Umfangskante an der
unteren Oberfläche des Halbleiterelements angeordnet
sind, dadurch gekennzeichnet,
daß die Leiterplatte eine keramische Isolierplatte mit einem Oberflächenbereich zum Befestigen des genannten Halbleiterelements und ein Leitungssystem, das mit den erwähnten Flip-Chip-Verbindungselektroden verbunden wird, aufweist,
wobei das Leitungssystem Leitungswege in einer Anzahl aufweist, die den Flip-Chip-Verbindungselektroden des Halbleiterelements entspricht, und wobei jeder Leitungsweg des Leitungssystems einen horizontalen Leiterdurchgang, der sich in horizontaler Richtung inner halb der Isolierplatte erstreckt, und einen Durchgang eines Durchkontaktierungsleiters, der sich von einem Ende des horizontalen Leiterdurchgangs nach oben zu dem genannten Oberflächenbereich erstreckt, aufweist, wobei die Enden der Durchgänge der Durchkontaktierungsleiter und der horizontalen Leiterdurchgänge derart kreisförmig angeordnet sind, daß sie den Flip-Chip- Verbindungselektroden des Halbleiterelements entsprechen, und wobei bei Betrachtung der Isolierplatte von oben in dem durch die Enden der Durchgänge der Durchkontaktie rungsleiter und die horizontalen Leiterdurchgänge festge legten Raum kein horizontaler Leiterdurchgang ausgebildet ist, sowie
auf der Isolierplatte in einem Abschnitt innerhalb des genannten Oberflächenbereichs oder an der Unterseite des genannten Oberflächenbereichs eine Leiterschicht ausge bildet ist, und beim Betrachten der Isolierplatte von oben die genannte Leiterschicht in dem Raum angeordnet ist, der durch die Enden der erwähnten Durchgänge der Durchkontaktierungsleiter und die horizontalen Durch gangsleiter festgelegt ist, sowie zwischen der Leiter schicht und den horizontalen Leiterdurchgängen oder den Leiterdurchgängen mit Durchkontaktierung eine Lücke von nicht kleiner als 50 µm vorliegt.
daß die Leiterplatte eine keramische Isolierplatte mit einem Oberflächenbereich zum Befestigen des genannten Halbleiterelements und ein Leitungssystem, das mit den erwähnten Flip-Chip-Verbindungselektroden verbunden wird, aufweist,
wobei das Leitungssystem Leitungswege in einer Anzahl aufweist, die den Flip-Chip-Verbindungselektroden des Halbleiterelements entspricht, und wobei jeder Leitungsweg des Leitungssystems einen horizontalen Leiterdurchgang, der sich in horizontaler Richtung inner halb der Isolierplatte erstreckt, und einen Durchgang eines Durchkontaktierungsleiters, der sich von einem Ende des horizontalen Leiterdurchgangs nach oben zu dem genannten Oberflächenbereich erstreckt, aufweist, wobei die Enden der Durchgänge der Durchkontaktierungsleiter und der horizontalen Leiterdurchgänge derart kreisförmig angeordnet sind, daß sie den Flip-Chip- Verbindungselektroden des Halbleiterelements entsprechen, und wobei bei Betrachtung der Isolierplatte von oben in dem durch die Enden der Durchgänge der Durchkontaktie rungsleiter und die horizontalen Leiterdurchgänge festge legten Raum kein horizontaler Leiterdurchgang ausgebildet ist, sowie
auf der Isolierplatte in einem Abschnitt innerhalb des genannten Oberflächenbereichs oder an der Unterseite des genannten Oberflächenbereichs eine Leiterschicht ausge bildet ist, und beim Betrachten der Isolierplatte von oben die genannte Leiterschicht in dem Raum angeordnet ist, der durch die Enden der erwähnten Durchgänge der Durchkontaktierungsleiter und die horizontalen Durch gangsleiter festgelegt ist, sowie zwischen der Leiter schicht und den horizontalen Leiterdurchgängen oder den Leiterdurchgängen mit Durchkontaktierung eine Lücke von nicht kleiner als 50 µm vorliegt.
2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß
die Leiterschicht eine rechteckige oder quadratische
ebene Gestalt aufweist.
3. Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeich
net, daß die Leiterschicht in einem Bereich ausgebildet
ist, der sich in einer Tiefe von höchstens 750 µm von der
Oberfläche der Isolierplatte befindet.
4. Leiterplatte nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß die Leiterschicht in einer Ebene aus
gebildet ist, die mit den horizontalen Leiterdurchgängen
des Leitungssystems bündig ist.
5. Leiterplatte nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß die horizontalen Leiterdurchgänge und
die Leiterschicht gleichzeitig durch Brennen einer Paste,
die ein elektrisch leitendes Material enthält, und einer
keramischen grünen Platte, welche die Isolierplatte
bildet, hergestellt worden sind.
6. Leiterplatte nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß die Leiterschicht und die
horizontalen Leiterdurchgänge unter Verwendung von Pasten
hergestellt worden sind, die ein elektrisch leitendes
Material enthalten, das ein Brennkontraktionsverhältnis
S1/S2 erfüllt, welches durch die folgende Formel
dargestellt wird
Brennkontraktionsverhältnis = S1/S2,
worin S1 den Volumenkontraktionskoeffizienten einer gebrannten Platte bedeutet, die durch Brennen einer Plat te erhalten worden ist, die aus einer ein elektrisch lei tendes Material enthaltenden Paste zum Ausbilden einer Leiterschicht mit einer Dicke von 100 µm bei einer Tempe ratur, die gleich der Brenntemperatur zum Ausbilden der Isolierplatte ist, hergestellt worden ist, und S2 den Volumenkontraktionskoeffizienten einer gebrannten Platte darstellt, die durch Brennen einer Platte erhalten worden ist, die aus einer ein elektrisch leitendes Material enthaltenden Paste zum Ausbilden von horizontalen Leiter durchgängen mit einer Dicke von 100 µm bei einer Tempera tur, die gleich der Brenntemperatur zum Ausbilden der Isolierplatte ist, hergestellt worden ist, sowie im Bereich von 0,6 bis 1,4 liegt.
Brennkontraktionsverhältnis = S1/S2,
worin S1 den Volumenkontraktionskoeffizienten einer gebrannten Platte bedeutet, die durch Brennen einer Plat te erhalten worden ist, die aus einer ein elektrisch lei tendes Material enthaltenden Paste zum Ausbilden einer Leiterschicht mit einer Dicke von 100 µm bei einer Tempe ratur, die gleich der Brenntemperatur zum Ausbilden der Isolierplatte ist, hergestellt worden ist, und S2 den Volumenkontraktionskoeffizienten einer gebrannten Platte darstellt, die durch Brennen einer Platte erhalten worden ist, die aus einer ein elektrisch leitendes Material enthaltenden Paste zum Ausbilden von horizontalen Leiter durchgängen mit einer Dicke von 100 µm bei einer Tempera tur, die gleich der Brenntemperatur zum Ausbilden der Isolierplatte ist, hergestellt worden ist, sowie im Bereich von 0,6 bis 1,4 liegt.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14175397A JP3752359B2 (ja) | 1997-05-30 | 1997-05-30 | 配線基板 |
DE19855193A DE19855193A1 (de) | 1997-05-30 | 1998-11-30 | Leiterplatte zur Flip-Chip-Befestigung |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14157397A JPH10330999A (ja) | 1997-05-30 | 1997-05-30 | 液処理バレル |
DE19855193A DE19855193A1 (de) | 1997-05-30 | 1998-11-30 | Leiterplatte zur Flip-Chip-Befestigung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19855193A1 true DE19855193A1 (de) | 2000-05-31 |
Family
ID=26050463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19855193A Ceased DE19855193A1 (de) | 1997-05-30 | 1998-11-30 | Leiterplatte zur Flip-Chip-Befestigung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19855193A1 (de) |
-
1998
- 1998-11-30 DE DE19855193A patent/DE19855193A1/de not_active Ceased
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112006002451B4 (de) | Keramisches mehrlagiges Substrat, keramisches mehrlagiges Modul und Verfahren zum Herstellen desselben | |
DE3855929T2 (de) | Elektronische Bauelementteile und Verfahren zu deren Herstellung | |
DE3936322C2 (de) | Verfahren zum Herstellen eines keramischen Substrates mit metallgefüllten Durchgangslöchern für eine Hybrid-Mikroschaltung und derart hergestelltes Substrat | |
EP1774841B1 (de) | Verfahren zum herstellen eines metall-keramik-substrates | |
DE10238320B4 (de) | Keramische Leiterplatte und Verfahren zu ihrer Herstellung | |
DE3856562T2 (de) | Verbindungsstruktur zwischen Bauelementen für Halbleiterapparat | |
DE3924225C2 (de) | Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat | |
DE102005042554B4 (de) | Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats | |
DE69736144T2 (de) | Teil für Halbleiter aus Aluminiumnitrid-Substratmaterial und seine Herstellungsmethode | |
DE19930308A1 (de) | Multichipmodul mit Silicium-Trägersubstrat | |
DE2703956A1 (de) | Verfahren zur herstellung einer mehrschichtkeramik | |
DE3414065A1 (de) | Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung | |
DE10111438A1 (de) | Monolithische keramische Elektronikkomponente, Verfahren zum Herstellen derselben und elektronische Vorrichtung | |
DE10317675B4 (de) | Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung | |
EP2170026B1 (de) | Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat | |
EP0745274B1 (de) | Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung | |
DE10108666A1 (de) | Isolierende Dickschichtzusammensetzung, keramisches elektronisches Bauelement, bei dem diese verwendet wird, und elektronisches Gerät | |
DE3922485C1 (de) | ||
DE10110151B4 (de) | Verdrahtungssubstrat, Verfahren zum Herstellen desselben und elektronische Vorrichtung, die dasselbe verwendet | |
EP3994710A1 (de) | Ntc-dünnschichtthermistor und verfahren zur herstellung eines ntc-dünnschichtthermistors | |
DE19930190C2 (de) | Lötmittel zur Verwendung bei Diffusionslötprozessen | |
DE19945794C2 (de) | Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen | |
US6288347B1 (en) | Wiring board for flip-chip-mounting | |
DE2249209A1 (de) | Leiterrahmen zur verwendung in gehaeusen fuer halbleiterbauelemente | |
DE19855193A1 (de) | Leiterplatte zur Flip-Chip-Befestigung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: DENSO CORP., KARIYA, AICHI, JP KYOCERA CORP., KYOT |
|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |