JPH1032468A - パルス列出力回路 - Google Patents

Abstract

(57)【要約】 【課題】 パルス列出力回路に関し、柔軟性のある制御
を行えるようにする。 【解決手段】 種々のパターンデータに基づいたパター
ンのパルスを生成するパルス出力回路５を具えたパルス
列出力回路１０において、複数のバッファ１ａ，１ｂ，
……１（ｎ−１），１ｎからなるリングバッファ１と、
複数のバッファのいずれかを順次循環的に選択切換し、
パターンデータＤｐを記憶させるデータ書き込みセレク
タ２と、データ書き込みセレクタ２とは独立にパターン
データＤｐが記憶された複数のバッファのいずれかを順
次循環的に選択切換し、パターンデータをパルス出力回
路５に出力するデータ読み出しセレクタ３とを具備し
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパルス列出力回路に
関し、特に、パターンが変化するパルス列をステッピン
グモータやサーボモータに動作のための基準信号として
出力するのに好適なパルス列出力回路に関する。

【０００２】

【従来の技術】従来のパルス列出力回路は、出力パター
ンとして出力するパルスの数とその出力速度を、たとえ
ば周波数等の形で、その出力回路の構成により制限され
る有限数のバッファに設定して、そのバッファの内容を
順次読み出すことでパルス列を出力している。

【０００３】このため、出力パターンの設定は、パルス
列の出力処理を開始する前に予め行っていた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
ような構成のパルス列出力回路の出力方式では、その機
構の構成により出力パターンの設定数が制限されるた
め、状況に応じた出力パターン数での柔軟性のある制御
をすることができないという問題があった。

【０００５】また、出力パターンの設定はパルスを出力
する前に行っていたため、パルス列出力途中でリアルタ
イムで出力パターンを追加することができないという問
題もあった。

【０００６】そこで本発明は、上記の点に鑑みてなされ
たものであって、上記の問題点を解決したパルス列出力
回路を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の本発明の装置では、種々のパター
ンデータに基づいたパターンのパルスを生成するパルス
生成手段を具えたパルス列出力回路において、複数の記
憶領域からなる記憶手段と、前記複数の記憶領域のいず
れかを順次循環的に選択切換し、前記パターンデータを
記憶させる選択記憶手段と、前記選択記憶手段とは独立
に前記パターンデータが記憶された前記複数の記憶領域
のいずれかを順次循環的に選択切換し、前記パターンデ
ータを前記パルス生成手段に出力する選択出力手段とを
具備した構成とした。

【０００８】したがって、前記複数の記憶領域に空き領
域がある場合でも、選択出力手段が前記パターンデータ
が記憶された前記複数の記憶領域のいずれかを順次循環
的に選択切換し、空き領域を選択することがないので種
々のパターンデータに基づいた無数のパターンのパルス
列が途絶えることなく出力される。

【０００９】また、請求項２に記載の本発明の装置で
は、前記複数の記憶領域に前記パターンデータを記録す
る際は、前記複数の記憶領域の一の記憶領域に前記パタ
ーンデータが一パターン分だけ記録されるように、前記
選択記憶手段の切換は前記選択出力手段の切換よりも速
くならない構成とした。

【００１０】したがって、前記複数の記憶領域には空き
領域が存在するか、前記複数の記憶領域の一の記憶領域
に前記パターンデータが一パターン分だけ記録される。

【００１１】また、請求項３に記載の本発明の装置で
は、前記複数の記憶領域に記録される前記パターンデー
タは、前記パルス生成手段の制御対象の制御結果に応じ
て随時更新される構成とした。

【００１２】したがって、前記パルス生成手段による制
御結果を前記複数の記憶領域に記録される前記パターン
データに反映して、出力処理中でも新たなパターンデー
タが随時更新記録される。

【００１３】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を詳細に説明する。

【００１４】（第１の実施の形態）図１は本発明を適用
したパルス列出力回路の第１の実施の形態を示すブロッ
ク図である。

【００１５】図１において、１は複数のバッファからな
るリングバッファ、２はデータ書き込みセレクタ、３は
データ読み出しセレクタである。また、４はリングバッ
ファ制御回路、５はパルス出力回路である。ここでリン
グバッファ１は、複数のバッファ１ａ，１ｂ，１ｃ，…
…１（ｎ−１），１ｎを有している。データが書き込ま
れるバッファとデータが読み出されるバッファの選択
は、データ書き込みセレクタ２とデータ読み出しセレク
タ３とを独立して、リングバッファ制御回路４によって
選択的に切換制御することで行われ、ＦＩＦＯメモリの
ように順次循環的に書き込まれ、読み出される。

【００１６】図１に示すパルス列出力回路１０は、図示
しない外部回路から出力パターンデータＤｐと書き込み
指令信号ＷＲとを受け、外部回路へリングバッファ１の
うちの空きバッファ数のデータＤｅｍを供給する。ま
た、パルス列出力回路１０は、出力パルスにより、たと
えばサーボモータ、ステッピングモータなどの回転を制
御する。

【００１７】たとえば、外部回路として図２に示すマイ
クロコンピュータ２０を用いたシステムにおいて、サー
ボモータＭの回転を制御する場合について説明する。

【００１８】図２において、マイクロコンピュータ２０
は、パルス列出力回路１０からリングバッファ１のうち
の空きバッファ数のデータＤｅｍを入力され、パルス列
出力回路１０へ出力パターンデータＤｐと書き込み指令
信号ＷＲとを供給する。出力パターンデータＤｐはサー
ボモータＭへ出力されるパルスのパターンを制御するた
めのデータであり、サーボモータＭの制御結果（制御結
果値がマイクロコンピュータ２０に入力されている）に
応じてマイクロコンピュータ２０により計算される数値
データである。したがって、この出力パターンデータＤ
ｐは、モータＭの駆動結果に応じた無限数の数値を取り
得るものである。また、書き込み指令信号ＷＲは、出力
パターンデータＤｐが変化したときにパルス列出力回路
１０へと供給される。

【００１９】ここで、図３のフローチャートに基づいて
マイクロコンピュータ２０によるパターンデータ設定処
理について説明する。

【００２０】パターンデータ設定を開始するとステップ
Ｓ３０において、リングバッファ１に空きバッファがあ
るかを判断し、空きバッファがなければ（空きバッファ
数≠０）、ステップＳ３２に進んで出力可能なパターン
データがすでにあるかを判断する。出力可能なパターン
データがあれば、ステップＳ３４においてそのパターン
データをリングバッファに書き込んだ後、ステップＳ３
４において出力可能データ数を１個減らしてから、この
パターンデータ設定処理を終了する。

【００２１】一方、ステップＳ３０において空きバッフ
ァがあるか（空きバッファ数＝０）、またはステップＳ
３２において出力可能なパターンデータがない場合は、
このパターンデータ設定処理を終了する。

【００２２】以上の処理において、パルス列出力回路１
０への書き込み制御部分は、ステップＳ３０からＳ３６
に相当する。

【００２３】そして、この書き込み制御を行った後ステ
ップＳ３８の出力パルスパターンの計算を行い、再び書
き込み制御を繰り返す。

【００２４】以上の処理において、パルス列出力回路１
０への書き込み制御部分は、ステップＳ３０からＳ３６
に相当する。

【００２５】図１に戻って本願回路について説明する
と、制御結果の変化に応じてマイクロコンピュータ２０
により計算された複数の出力パターンデータＤｐは、書
き込み指令信号ＷＲをトリガとして、データ書き込みセ
レクタ２に選択接続されるリングバッファ１の中のいず
れかのバッファから順次連続して記憶される。このとき
データ書き込みセレクタ２は、リングバッファ制御回路
４からの書き込みデータ切換指令Ｓｅ１によって循環的
に切り換えられていずれかのバッファを順次選択し、複
数の出力パターンデータＤｐは、たとえばバッファ１
ａ，……１ｎ，１ａ，……の順に連続して記憶される。

【００２６】各バッファ１ａ，……１ｎの出力端にはデ
ータ読み出しセレクタ３が接続されており、データ読み
出しセレクタ３は、リングバッファ制御回路４からの読
み出しデータ切換指令Ｓｅ２によって切り換えられてい
ずれかのバッファを順次選択する。このとき、データ読
み出しセレクタ３はデータ書き込みセレクタ２とは独立
に、リングバッファ１のうちパターンデータＤｐが記憶
された複数のバッファのいずれかを順次循環的に選択切
換する。

【００２７】また、各バッファにパターンデータＤｐを
記録する際は、各バッファの一つのバッファにパターン
データＤｐが一パターン分だけ記録されるように、デー
タ書き込みセレクタ２の切換はデータ読み出しセレクタ
３の切換よりも速くならないようにリングバッファ制御
回路４により制御される。

【００２８】このため、リングバッファ１には空きバッ
ファが生じる場合があり、リングバッファ制御回路４
は、空きバッファ数のデータＤｅｍを出力する。データ
読み出しセレクタ３は、リングバッファ１に空きバッフ
ァがある場合でも、リングバッファ１のバッファのうち
パターンデータＤｐが記憶された複数のバッファのいず
れかを順次循環的に選択切換し、空きバッファを選択す
ることがないようにリングバッファ制御回路４により制
御される。

【００２９】ここで、リングバッファ１に記憶されたパ
ターンデータＤｐの読み出しについて具体的に説明す
る。

【００３０】リングバッファ制御回路４は、リングバッ
ファ１の一個のバッファにでもパターンデータが記憶さ
れている場合、パルス出力回路５にパルス出力指令Ｃ１
を出力して、パルス列出力処理を開始させる。たとえ
ば、図１に示すリングバッファ１のうち１ａ，１ｂ，…
…１（ｎ−２）に種々の出力パターンデータＤｐが記憶
されており、他は空きバッファであるとする。

【００３１】パルス出力回路５は、パルス出力指令Ｃ１
が有効になると、出力パターンデータＤｐをリングバッ
ファ１から読み出すために、読み出し指令Ｃ２をリング
バッファ制御回路４に出力する。読み出し指令Ｃ２が有
効になるとリングバッファ制御回路４は、データ読み出
しセレクタ３に接続されているたとえばバッファ１ａに
記憶されている出力パターンデータＤｐを、パルス出力
回路５へと出力する。

【００３２】リングバッファ制御回路４は、リングバッ
ファ１から次に読み出すべきパターンデータを選択する
ために、読み出しデータ切換指令Ｓｅ２に応じてデータ
読み出しセレクタ３をバッファ１ｂに切り換える。なお
このとき、前回にバッファ１（ｎ−２）から読み出した
ときは、次に空きバッファをとばしてバッファ１ａに切
り換える。すなわち、リングバッファ１の空きバッファ
以外のバッファを一定時間毎に循環的に使用する。

【００３３】また、データ読み出しセレクタ３の切換え
周期は、データ書き込みセレクタ２の切換え周期と等し
いか、それよりも速ければよい。データ読み出しセレク
タ３を切り換えることにより前回選択されていたバッフ
ァの記憶データを削除すれば、空きバッファ数を示すデ
ータＤｅｍは１増加する。したがって、空きバッファに
リアルタイムで新たなパターンデータを随時追加設定す
ることが可能になる。また、空きバッファには、記録す
るパターンデータを制御対象であるモータＭの制御結果
に応じて随時更新して記録することができる。

【００３４】パルス出力回路５は、データ読み出しセレ
クタ３からの出力パターンデータＤｐに応じたパターン
（波形、周波数、デューティ比）のパルスを生成出力す
る。パターンの出力を全て終了すると、パルス出力回路
５はパルス出力完了信号Ｃ３をリングバッファ制御回路
４に出力する。パルス出力完了信号Ｃ３を受けたリング
バッファ制御回路４は、パルス信号指令Ｃ１を無効にす
る。これにより、パルス出力回路５はパルス出力完了信
号Ｃ３を無効にし、パルスの出力処理は全て完了したこ
とになる。

【００３５】ここで、マイクロコンピュータ２０が制御
結果に応じてたとえば１０００個のパターンデータを生
成し、パルス出力回路５がたとえば１０００パルスを５
０ｋＨｚで出力するものであれば、データ読み出しセレ
クタ３の切換えは２０ｍｓｅｃの一定周期で行われる。
データ書き込みセレクタ２の切換えは２０ｍｓｅｃを最
大とし、データ読み出しセレクタ３の切換えよりも速く
ならない。これらの切換周期はパターンデータの生成速
度とパルス出力回路５の出力速度とにより制限され、上
記の値に限るものではないが、データ書き込みセレクタ
２の切換えはデータ読み出しセレクタ３の切換えよりも
速くなることがない。

【００３６】このように本実施の形態によれば、種々の
パターンデータが循環的に記録／更新されるリングバッ
ファ１の記憶データを、循環的に使用してパルス出力回
路５でパターンデータに応じたパルスを出力するので、
パルスが途絶えたり急激にパターンが変化することな
く、一定の短い周期でパターンがなめらかに変化する。
たとえば１０００パターンからなる加減速パターンを持
つパルス列を出力することができ、それほど高速の処理
を行えないシステムでも、複雑な制御を柔軟に行うこと
ができる。

【００３７】なお、パルス列により制御されるものであ
れば、モータ以外のものを制御するために本発明回路を
用いてもよい。

【００３８】

【発明の効果】以上説明してきたように、本発明回路に
よれば、複数の記憶領域からなる記憶手段と、複数の記
憶領域のいずれかを順次循環的に選択切換し、種々のパ
ターンデータを記憶させる選択記憶手段と、選択記憶手
段とは独立にパターンデータが記憶された複数の記憶領
域のいずれかを順次循環的に選択切換し、パターンデー
タをパルス生成手段に出力する選択出力手段とを具備し
た構成としたため、複数の記憶領域に空き領域がある場
合でも、選択出力手段がパターンデータが記憶された複
数の記憶領域のいずれかを順次循環的に選択切換するの
で、空き領域を選択することがないので種々のパターン
データに基づいた無数のパターンからなるパルス列が途
絶えることなく出力され、簡単な回路構成で複雑な加減
速制御を柔軟に行うことができるという効果が得られ
る。

【図面の簡単な説明】

【図１】本発明を適用したパルス列出力回路の第１の実
施の形態を示すブロック図である。

【図２】マイクロコンピュータ２０を用いたパルス列出
力システムの一例を示すブロック図である。

【図３】マイクロコンピュータ２０によるパターンデー
タ設定処理を示すフローチャートである。

【符号の説明】

１ リングバッファ １ａ，１ｂ，……１（ｎ−１），１ｎ バッファ ２ データ書き込みセレクタ ３ データ読み出しセレクタ ４ リングバッファ制御回路 ５ パルス出力回路 １０ パルス列出力回路 ２０ マイクロコンピュータ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 種々のパターンデータに基づいたパター
   ンのパルスを生成するパルス生成手段を具えたパルス列
   出力回路において、 複数の記憶領域からなる記憶手段と、 前記複数の記憶領域のいずれかを順次循環的に選択切換
   し、前記パターンデータを記憶させる選択記憶手段と、 前記選択記憶手段とは独立に前記パターンデータが記憶
   された前記複数の記憶領域のいずれかを順次循環的に選
   択切換し、前記パターンデータを前記パルス生成手段に
   出力する選択出力手段とを具備したことを特徴とするパ
   ルス列出力回路。
2. 【請求項２】 前記複数の記憶領域に前記パターンデー
   タを記録する際は、前記複数の記憶領域の一の記憶領域
   に前記パターンデータが一パターン分だけ記録されるよ
   うに、前記選択記憶手段の切換は前記選択出力手段の切
   換よりも速くならないことを特徴とする請求項１に記載
   のパルス列出力回路。
3. 【請求項３】 前記複数の記憶領域に記録される前記パ
   ターンデータは、前記パルス生成手段の制御対象の制御
   結果に応じて随時更新されることを特徴とする請求項１
   または２に記載のパルス列出力回路。