JPH10321976A - 接点部を有する回路基板およびその製造方法 - Google Patents
接点部を有する回路基板およびその製造方法Info
- Publication number
- JPH10321976A JPH10321976A JP13250497A JP13250497A JPH10321976A JP H10321976 A JPH10321976 A JP H10321976A JP 13250497 A JP13250497 A JP 13250497A JP 13250497 A JP13250497 A JP 13250497A JP H10321976 A JPH10321976 A JP H10321976A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- circuit board
- hole
- circuit
- contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 フィルムキャリア、面状プローブにおいて、
細径化、狭ピッチ化した貫通孔に対して、従来よりも成
長不良数が抑制された接点部を有する回路基板およびそ
の製造方法を提供すること。 【解決手段】 絶縁性基板１の一方の面１ａから、該基
板の他方の面または内部に設けられた導電性回路２を露
出させる貫通孔３を設け、該貫通孔内に導電性物質を充
填し導通路４とし、かつ該導通路の開口端部をバンプ接
点５などの接点部とするに際し、導通路４のうち、少な
くとも導電性回路と接触する部分４ａを貴金属とする。
細径化、狭ピッチ化した貫通孔に対して、従来よりも成
長不良数が抑制された接点部を有する回路基板およびそ
の製造方法を提供すること。 【解決手段】 絶縁性基板１の一方の面１ａから、該基
板の他方の面または内部に設けられた導電性回路２を露
出させる貫通孔３を設け、該貫通孔内に導電性物質を充
填し導通路４とし、かつ該導通路の開口端部をバンプ接
点５などの接点部とするに際し、導通路４のうち、少な
くとも導電性回路と接触する部分４ａを貴金属とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品や回路基
板等の電気的な接続に用いられる、基板面に接点部を有
する回路基板とその製造方法に関する。
板等の電気的な接続に用いられる、基板面に接点部を有
する回路基板とその製造方法に関する。
【０００２】
【従来の技術】近年、電子業界においては、軽薄化、短
小化が急速に進み、それに対応して、半導体技術の分野
においても高密度実装化が進んでいる。パッケージのピ
ン数は、より多ピン化の傾向にある。
小化が急速に進み、それに対応して、半導体技術の分野
においても高密度実装化が進んでいる。パッケージのピ
ン数は、より多ピン化の傾向にある。
【０００３】バンプ接点を有するフィルムキャリアをＩ
Ｃベアチップの実装に用いる場合や、バンプ接点を有す
る面状プローブをＩＣベアチップの検査に用いる場合に
も、ＩＣのパッドは小さく、かつ密集する傾向にあるた
め、バンプ接点の外径もより小さく、バンプ接点間ピッ
チもより狭くすることが求められている。
Ｃベアチップの実装に用いる場合や、バンプ接点を有す
る面状プローブをＩＣベアチップの検査に用いる場合に
も、ＩＣのパッドは小さく、かつ密集する傾向にあるた
め、バンプ接点の外径もより小さく、バンプ接点間ピッ
チもより狭くすることが求められている。
【０００４】バンプ接点は、通常、絶縁性フィルムに設
けられた貫通孔内に、メッキによって金属を析出させて
充填し、さらに析出を継続させ、フィルム表面から突起
するように成長させて形成される。
けられた貫通孔内に、メッキによって金属を析出させて
充填し、さらに析出を継続させ、フィルム表面から突起
するように成長させて形成される。
【０００５】図２は、従来のバンプ形成工程の一例を示
した図である。図２（ａ）に示すように、絶縁性基板１
１と導電性回路２１との積層体を形成して基材とし、該
積層体に対して、レーザ加工、光加工、化学エッチング
等の方法により、絶縁性基板側の面から貫通孔３１を形
成し、孔内底面に導電性回路を露出させる。さらに、酸
性化学薬品により、孔内に露出した導電性回路の表面２
１ａの酸化膜を除去した後、図２（ｂ）に示すように、
メッキにて導電性材料を孔内に充填して導通路４１を形
成し、さらに基材面から突起させてバンプ接点５１を形
成する。
した図である。図２（ａ）に示すように、絶縁性基板１
１と導電性回路２１との積層体を形成して基材とし、該
積層体に対して、レーザ加工、光加工、化学エッチング
等の方法により、絶縁性基板側の面から貫通孔３１を形
成し、孔内底面に導電性回路を露出させる。さらに、酸
性化学薬品により、孔内に露出した導電性回路の表面２
１ａの酸化膜を除去した後、図２（ｂ）に示すように、
メッキにて導電性材料を孔内に充填して導通路４１を形
成し、さらに基材面から突起させてバンプ接点５１を形
成する。
【０００６】
【発明が解決しようとする課題】ところが、バンプ接点
の外径が小さくなり、かつ、狭ピッチとなるにつれて、
バンプ接点の成長不良が発生し問題となっている。即
ち、図２のような上記従来の形成方法では、バンプ接点
を形成する貫通孔３１が小さくなると、貫通孔内に入り
込む酸性化学薬品の量が微量であるために、貫通孔内底
面に露出した導電性回路の表面２１ａの活性化にバラツ
キが生じ、該表面２１ａがメッキ液をはじき、導電性材
料が析出されない等の現象が生じるようになる。このた
め、複数の貫通孔のうちのいくつかは、バンプ接点が正
常に形成されていないものとなる。従って、より狭いエ
リアに多数のバンプ接点を形成することが望まれていた
が、成長不良のバンプ接点をより減少させることが課題
となっていた。
の外径が小さくなり、かつ、狭ピッチとなるにつれて、
バンプ接点の成長不良が発生し問題となっている。即
ち、図２のような上記従来の形成方法では、バンプ接点
を形成する貫通孔３１が小さくなると、貫通孔内に入り
込む酸性化学薬品の量が微量であるために、貫通孔内底
面に露出した導電性回路の表面２１ａの活性化にバラツ
キが生じ、該表面２１ａがメッキ液をはじき、導電性材
料が析出されない等の現象が生じるようになる。このた
め、複数の貫通孔のうちのいくつかは、バンプ接点が正
常に形成されていないものとなる。従って、より狭いエ
リアに多数のバンプ接点を形成することが望まれていた
が、成長不良のバンプ接点をより減少させることが課題
となっていた。
【０００７】本発明の課題は、上記問題を解決し、細径
化、狭ピッチ化した貫通孔に対して、従来よりも成長不
良数が抑制された接点部を有する回路基板およびその製
造方法を提供することである。
化、狭ピッチ化した貫通孔に対して、従来よりも成長不
良数が抑制された接点部を有する回路基板およびその製
造方法を提供することである。
【０００８】
【課題を解決するための手段】本発明による、接点部を
有する回路基板は以下の特徴を有するものである。 （１）絶縁性基板の一方の面から、該絶縁性基板の他方
の面または内部に設けられた導電性回路を露出させる貫
通孔が１以上設けられ、該貫通孔内に導電性物質が充填
されて導通路とされかつ該導通路の開口端部が接点部と
された構造を有し、充填された導電性物質のうち、少な
くとも導電性回路と接触する部分が貴金属であることを
特徴とする、接点部を有する回路基板。
有する回路基板は以下の特徴を有するものである。 （１）絶縁性基板の一方の面から、該絶縁性基板の他方
の面または内部に設けられた導電性回路を露出させる貫
通孔が１以上設けられ、該貫通孔内に導電性物質が充填
されて導通路とされかつ該導通路の開口端部が接点部と
された構造を有し、充填された導電性物質のうち、少な
くとも導電性回路と接触する部分が貴金属であることを
特徴とする、接点部を有する回路基板。
【０００９】（２）貫通孔内に導電性物質が充填されて
なる導通路に対してさらに、導電性物質を絶縁性基板面
から突起させてバンプ接点が形成されたものである上記
（１）記載の回路基板。
なる導通路に対してさらに、導電性物質を絶縁性基板面
から突起させてバンプ接点が形成されたものである上記
（１）記載の回路基板。
【００１０】（３）導通路を形成する導電性物質が、導
電性回路の側から順に、貴金属、ニッケルである上記
（１）記載の回路基板。
電性回路の側から順に、貴金属、ニッケルである上記
（１）記載の回路基板。
【００１１】（４）貴金属が、金、またはロジウム、ま
たは金とロジウムとの積層体である上記（１）または
（３）記載の回路基板。
たは金とロジウムとの積層体である上記（１）または
（３）記載の回路基板。
【００１２】（５）導通路中の貴金属部分の厚さが、
０．１μｍ〜５０μｍである上記（１）記載の回路基
板。
０．１μｍ〜５０μｍである上記（１）記載の回路基
板。
【００１３】また、本発明による製造方法は次の特徴を
有するものである。 （６）絶縁性基板の一方の面から、該絶縁性基板の他方
の面または内部に設けられた導電性回路を露出させるよ
うに貫通孔を１以上設け、該貫通孔内に露出した導電性
回路を覆う貴金属の層をメッキによって設けた後、該貴
金属またはそれ以外の導電性物質を貫通孔内にメッキに
よって充填して導通路としかつ該導通路の開口端部を接
点部とする工程を有することを特徴とする、接点部を有
する回路基板の製造方法。
有するものである。 （６）絶縁性基板の一方の面から、該絶縁性基板の他方
の面または内部に設けられた導電性回路を露出させるよ
うに貫通孔を１以上設け、該貫通孔内に露出した導電性
回路を覆う貴金属の層をメッキによって設けた後、該貴
金属またはそれ以外の導電性物質を貫通孔内にメッキに
よって充填して導通路としかつ該導通路の開口端部を接
点部とする工程を有することを特徴とする、接点部を有
する回路基板の製造方法。
【００１４】本発明による接点部を有する回路基板は、
ＩＣベアチップなどの微細導体の集合との恒久的な接続
に用いられるフィルムキャリアや、一時的な接触に用い
られる面状プローブなど、微細な接点部をフィルム面に
有する回路基板を全て包含するものである。以下、本発
明による接点部を有する回路基板を、「接点付回路基
板」と呼ぶ。
ＩＣベアチップなどの微細導体の集合との恒久的な接続
に用いられるフィルムキャリアや、一時的な接触に用い
られる面状プローブなど、微細な接点部をフィルム面に
有する回路基板を全て包含するものである。以下、本発
明による接点部を有する回路基板を、「接点付回路基
板」と呼ぶ。
【００１５】
【作用】従来技術において問題としたように、貫通孔が
微細化すると、貫通孔内に入り込む酸性化学薬品の量が
微量であるために、孔内に露出した導電性回路の表面の
活性化にバラツキが生じ、ニッケルなど従来の良導体金
属によるメッキではメッキ不良の発生する率が高くな
る。ところが、貴金属によるメッキでは、貴金属のイオ
ン化傾向が小さいために、たとえ電流を流さずとも置換
メッキされるぐらいに貴金属が析出しやすく、即ち、メ
ッキしやすく、ニッケルの場合などと比較して十分確実
に析出する。従って、導電性材料を貫通孔内にメッキに
て充填するに際し、先ず、貫通孔内の導電性回路上に確
実に析出する貴金属の層をメッキで形成しておくことに
より、該貴金属の表面が酸化等の化学変化が起こしにく
い活性な状態が安定に継続し、メッキ液はなじみやす
く、ニッケルや銅などの導電性材料が析出されやすくな
り、貫通孔内への析出不良が起こり難くなる。
微細化すると、貫通孔内に入り込む酸性化学薬品の量が
微量であるために、孔内に露出した導電性回路の表面の
活性化にバラツキが生じ、ニッケルなど従来の良導体金
属によるメッキではメッキ不良の発生する率が高くな
る。ところが、貴金属によるメッキでは、貴金属のイオ
ン化傾向が小さいために、たとえ電流を流さずとも置換
メッキされるぐらいに貴金属が析出しやすく、即ち、メ
ッキしやすく、ニッケルの場合などと比較して十分確実
に析出する。従って、導電性材料を貫通孔内にメッキに
て充填するに際し、先ず、貫通孔内の導電性回路上に確
実に析出する貴金属の層をメッキで形成しておくことに
より、該貴金属の表面が酸化等の化学変化が起こしにく
い活性な状態が安定に継続し、メッキ液はなじみやす
く、ニッケルや銅などの導電性材料が析出されやすくな
り、貫通孔内への析出不良が起こり難くなる。
【００１６】これに対して仮に、銅、ニッケル、アルミ
ニウムなど、一般的な良導体金属を、貫通孔内の導電性
回路上に直接析出させた場合、メッキした直後は活性な
状態であるが、その表面は、酸化等の化学変化を起こし
やすく、すぐに不活性な状態になる。このため、導電性
材料を積層させる際に用いるメッキ液は、その不活性な
面にはじかれ、バンプ接点が形成され難くなる。
ニウムなど、一般的な良導体金属を、貫通孔内の導電性
回路上に直接析出させた場合、メッキした直後は活性な
状態であるが、その表面は、酸化等の化学変化を起こし
やすく、すぐに不活性な状態になる。このため、導電性
材料を積層させる際に用いるメッキ液は、その不活性な
面にはじかれ、バンプ接点が形成され難くなる。
【００１７】
【発明の実施の形態】以下、本発明による接点付回路基
板の構造を、製造方法と共に説明する。図１は、本発明
による接点付回路基板の一例を示す模式図であり、導通
路の軸に沿って切断したときの断面構造を示している。
同図に示すように、絶縁性基板１の一方の面１ｂには導
電性回路２が形成されている。絶縁性基板１の他方の面
１ａ側から、導電性回路を孔内に露出させるように貫通
孔３が形成されている。該貫通孔内には、導電性回路を
負極とするメッキによって導電性物質が析出・充填され
て導通路４となっている。同図の例では、さらに、同じ
導電性物質の析出が絶縁性基板面１ａから突起するまで
継続されて、バンプ接点５となっている。導通路４を形
成する導電性物質のうち、少なくとも導電性回路と接触
する部分４ａが貴金属となっており、残りの部分４ｂが
一般的に用いられる良導体金属となっている。
板の構造を、製造方法と共に説明する。図１は、本発明
による接点付回路基板の一例を示す模式図であり、導通
路の軸に沿って切断したときの断面構造を示している。
同図に示すように、絶縁性基板１の一方の面１ｂには導
電性回路２が形成されている。絶縁性基板１の他方の面
１ａ側から、導電性回路を孔内に露出させるように貫通
孔３が形成されている。該貫通孔内には、導電性回路を
負極とするメッキによって導電性物質が析出・充填され
て導通路４となっている。同図の例では、さらに、同じ
導電性物質の析出が絶縁性基板面１ａから突起するまで
継続されて、バンプ接点５となっている。導通路４を形
成する導電性物質のうち、少なくとも導電性回路と接触
する部分４ａが貴金属となっており、残りの部分４ｂが
一般的に用いられる良導体金属となっている。
【００１８】本発明による製造方法は、導電性回路を負
極とするメッキによって、貫通孔内に導電性物質を充填
するに際して、図１のように、先ず、孔内底面に露出し
た導電性回路の表面に貴金属をメッキし被覆するもので
ある。その後、導通路を構成する主材料となる金属（前
記貴金属のままであってもよい）を析出させる。
極とするメッキによって、貫通孔内に導電性物質を充填
するに際して、図１のように、先ず、孔内底面に露出し
た導電性回路の表面に貴金属をメッキし被覆するもので
ある。その後、導通路を構成する主材料となる金属（前
記貴金属のままであってもよい）を析出させる。
【００１９】絶縁性基板の材料としては、電気的絶縁性
を有し、且つ適度な可撓性を有するものであれば限定さ
れない。具体的には、ポリエステル系樹脂、エポキシ系
樹脂、ウレタン系樹脂、ポリスチレン系樹脂、ポリエチ
レン系樹脂、ポリアミド系樹脂、ポリイミド系樹脂、ア
クリロニトリル−ブタジエン−スチレン（ＡＢＳ）共重
合体樹脂、ポリカーボネート系樹脂、シリコーン系樹
脂、フッ素系樹脂などの熱硬化性樹脂または熱可塑性樹
脂が挙げられる。これらの樹脂のうち、耐熱性、機械的
強度の点から、ポリイミド樹脂が特に好適に用いられ
る。
を有し、且つ適度な可撓性を有するものであれば限定さ
れない。具体的には、ポリエステル系樹脂、エポキシ系
樹脂、ウレタン系樹脂、ポリスチレン系樹脂、ポリエチ
レン系樹脂、ポリアミド系樹脂、ポリイミド系樹脂、ア
クリロニトリル−ブタジエン−スチレン（ＡＢＳ）共重
合体樹脂、ポリカーボネート系樹脂、シリコーン系樹
脂、フッ素系樹脂などの熱硬化性樹脂または熱可塑性樹
脂が挙げられる。これらの樹脂のうち、耐熱性、機械的
強度の点から、ポリイミド樹脂が特に好適に用いられ
る。
【００２０】絶縁性基板の厚さは、特に限定されない
が、十分な機械強度や可撓性を有するように通常は５か
ら５００μｍ、好ましくは５から１５０μｍに設定する
のが好ましい。
が、十分な機械強度や可撓性を有するように通常は５か
ら５００μｍ、好ましくは５から１５０μｍに設定する
のが好ましい。
【００２１】導電性回路、導通路の主材料となる金属、
およびバンプ接点を構成する材料としては、導電性を有
するものであれば、特に限定されるものではないが、例
えば、金、銀、銅、白金、鉛、錫、ニッケル、コバル
ト、インジウム、ロジウム、クロム、タングステン、ル
テニウムなどの単独金属、またはこれらを成分とする各
種合金、例えば、半田、ニッケル−錫、金−コバルトな
どが挙げられる。
およびバンプ接点を構成する材料としては、導電性を有
するものであれば、特に限定されるものではないが、例
えば、金、銀、銅、白金、鉛、錫、ニッケル、コバル
ト、インジウム、ロジウム、クロム、タングステン、ル
テニウムなどの単独金属、またはこれらを成分とする各
種合金、例えば、半田、ニッケル−錫、金−コバルトな
どが挙げられる。
【００２２】上記材料のうち、導電性回路を構成する材
料としては、従来の回路パターンに用いられる金属でよ
く、回路基板形成の容易性、電気的特性等の点から銅が
好適に用いられる。導電性回路は、図１のように絶縁性
基板の一方の面に設けられる態様でも、絶縁性基板の内
部に埋設される態様であってもよい。
料としては、従来の回路パターンに用いられる金属でよ
く、回路基板形成の容易性、電気的特性等の点から銅が
好適に用いられる。導電性回路は、図１のように絶縁性
基板の一方の面に設けられる態様でも、絶縁性基板の内
部に埋設される態様であってもよい。
【００２３】絶縁性基板に設けられる貫通孔は、機械加
工、レーザ加工、光加工、化学エッチング等の方法によ
り、任意の孔径および配置、孔数に加工を行う。
工、レーザ加工、光加工、化学エッチング等の方法によ
り、任意の孔径および配置、孔数に加工を行う。
【００２４】貫通孔内の導電性回路上にメッキされる貴
金属は、特に限定されないが、例えば、金、銀、白金、
ロジウム等が挙げられる。このうち、導電性回路が銅で
構成されている場合、メッキによる積層の容易性、積層
後に酸化等の化学変化のない点から金を用いることが好
ましい。
金属は、特に限定されないが、例えば、金、銀、白金、
ロジウム等が挙げられる。このうち、導電性回路が銅で
構成されている場合、メッキによる積層の容易性、積層
後に酸化等の化学変化のない点から金を用いることが好
ましい。
【００２５】貫通孔への導電性物質の充填は、全体を貴
金属としてもよいが、貴金属類は高価であり、また、導
通路の開口端部を接点部とするに際して、硬度などの好
ましい特性の材料を選択する必要があることから、貴金
属は薄い層として形成し、残部は貴金属に比べて安価な
一般の良導体金属を選択し用いる構成が好ましい。貴金
属の層の厚さは、孔内部の導電性回路が被覆できる厚さ
であればよく、例えば、０．１μｍから５０μｍ程度の
範囲が挙げられる。また、貴金属のなかでも金などの比
較的軟質な金属の場合は、接点部が相手側端子と接触し
た際に、この軟質な貴金属部分が変形し、接点部や導通
路全体が傾いたりするため、変形の影響がないように薄
くすべきであり、好ましくは０．１μｍから１０μｍ程
度がよい。また、貴金属類は高価であるため、好ましく
は、厚さ０．１μｍから５μｍ程度の薄い層として形成
するのがよい。
金属としてもよいが、貴金属類は高価であり、また、導
通路の開口端部を接点部とするに際して、硬度などの好
ましい特性の材料を選択する必要があることから、貴金
属は薄い層として形成し、残部は貴金属に比べて安価な
一般の良導体金属を選択し用いる構成が好ましい。貴金
属の層の厚さは、孔内部の導電性回路が被覆できる厚さ
であればよく、例えば、０．１μｍから５０μｍ程度の
範囲が挙げられる。また、貴金属のなかでも金などの比
較的軟質な金属の場合は、接点部が相手側端子と接触し
た際に、この軟質な貴金属部分が変形し、接点部や導通
路全体が傾いたりするため、変形の影響がないように薄
くすべきであり、好ましくは０．１μｍから１０μｍ程
度がよい。また、貴金属類は高価であるため、好ましく
は、厚さ０．１μｍから５μｍ程度の薄い層として形成
するのがよい。
【００２６】導通路を構成する貴金属以外の部分の材料
は特に限定されず、異方導電性フィルムの導通路部分に
用いられる公知の金属材料を用いてよいが、良導体であ
りながら、バンプ接点の芯材など機械的強度の基礎の部
分となり得る材料としては、銅またはニッケルが好まし
いものとして挙げられる。
は特に限定されず、異方導電性フィルムの導通路部分に
用いられる公知の金属材料を用いてよいが、良導体であ
りながら、バンプ接点の芯材など機械的強度の基礎の部
分となり得る材料としては、銅またはニッケルが好まし
いものとして挙げられる。
【００２７】導通路の開口端部は、接点部として機能す
る部分である。即ち、該端部の表面は外部導体との接触
面となる。接点部の形状は、絶縁性基板の面に対して、
バンプ接点のように突起した形状、同一面、窪んだ形状
など、接触する対象物に応じて、種々の形状としてよ
い。
る部分である。即ち、該端部の表面は外部導体との接触
面となる。接点部の形状は、絶縁性基板の面に対して、
バンプ接点のように突起した形状、同一面、窪んだ形状
など、接触する対象物に応じて、種々の形状としてよ
い。
【００２８】接点部をバンプ接点とする場合、該バンプ
接点は、単一の金属層から形成するだけでなく、接続す
る相手側に応じて、数種類の金属を用いて多層構造にし
てもよい。例えば、相手側端子に食い込みの必要な場合
には、バンプ接点の芯材金属にニッケルのような比較的
硬質な金属を用い、表層金属として金、半田などの接合
用金属を用いた多層構造に形成することが望ましい。
接点は、単一の金属層から形成するだけでなく、接続す
る相手側に応じて、数種類の金属を用いて多層構造にし
てもよい。例えば、相手側端子に食い込みの必要な場合
には、バンプ接点の芯材金属にニッケルのような比較的
硬質な金属を用い、表層金属として金、半田などの接合
用金属を用いた多層構造に形成することが望ましい。
【００２９】バンプ接点の形状は特に限定されないが、
半導体素子や回路基板との接触、接続には図１に示すよ
うなマッシュルーム形状が好ましい。
半導体素子や回路基板との接触、接続には図１に示すよ
うなマッシュルーム形状が好ましい。
【００３０】
【実施例】以下、実施例を示し本発明をより具体的に説
明する。なお、本発明はこれらに限定されるものではな
い。
明する。なお、本発明はこれらに限定されるものではな
い。
【００３１】実施例１ 本実施例では、導通路に用いる主材料をニッケルとし
て、本発明の接点付回路基板と従来の接点付回路基板と
を比較した。先ず、本実施例および比較例に用いるため
の共通仕様の回路基板部材を次のように形成した。 ．絶縁性基板を構成する材料として厚さ２５μｍのポ
リイミド、導電性回路を構成する材料として厚さ１８μ
ｍの銅を用いた基材において、ポリイミド表面より発振
波長２４８ｎｍのＫｒＦエキシマレーザ光をマスクを介
して照射し、ポリイミドのみをドライエッチングして、
孔径４０μｍ、孔数２８００孔の貫通孔を形成し、孔内
に導電性回路面を露出させた。 ．基材のポリイミド表面より低圧水銀ランプを光源と
する紫外光を０．１Ｊ／ｃｍ2 で２０分間照射して、親
水化処理を行い、過マンガン酸系のデスミア処理液にて
レーザ加工により基材に付着したスミアの除去を行い、
本実施例および比較例で用いるための、回路基板部材を
得た。
て、本発明の接点付回路基板と従来の接点付回路基板と
を比較した。先ず、本実施例および比較例に用いるため
の共通仕様の回路基板部材を次のように形成した。 ．絶縁性基板を構成する材料として厚さ２５μｍのポ
リイミド、導電性回路を構成する材料として厚さ１８μ
ｍの銅を用いた基材において、ポリイミド表面より発振
波長２４８ｎｍのＫｒＦエキシマレーザ光をマスクを介
して照射し、ポリイミドのみをドライエッチングして、
孔径４０μｍ、孔数２８００孔の貫通孔を形成し、孔内
に導電性回路面を露出させた。 ．基材のポリイミド表面より低圧水銀ランプを光源と
する紫外光を０．１Ｊ／ｃｍ2 で２０分間照射して、親
水化処理を行い、過マンガン酸系のデスミア処理液にて
レーザ加工により基材に付着したスミアの除去を行い、
本実施例および比較例で用いるための、回路基板部材を
得た。
【００３２】実施例１（ａ） 回路基板部材に対して、過硫酸系のエッチング液にて貫
通孔底面の銅表面をエッチングし、０．６Ａ／ｄｍ2 の
電流密度で貫通孔内底面の銅上に厚さ０．７μｍの金を
電解メッキにて積層した。その後、３Ａ／ｄｍ2 の電流
密度で４０分間ニッケルメッキを行い、バンプ接点を形
成させて、本発明による接点付回路基板を得た。
通孔底面の銅表面をエッチングし、０．６Ａ／ｄｍ2 の
電流密度で貫通孔内底面の銅上に厚さ０．７μｍの金を
電解メッキにて積層した。その後、３Ａ／ｄｍ2 の電流
密度で４０分間ニッケルメッキを行い、バンプ接点を形
成させて、本発明による接点付回路基板を得た。
【００３３】実施例１（ｂ） 実施例１（ａ）と同様の方法にて、貫通孔底面の銅上に
厚さ４μｍの金を電解メッキにて積層した後、３Ａ／ｄ
ｍ2 の電流密度で３６分間ニッケルメッキを行い、バン
プ接点を形成させて、本発明による接点付回路基板を得
た。
厚さ４μｍの金を電解メッキにて積層した後、３Ａ／ｄ
ｍ2 の電流密度で３６分間ニッケルメッキを行い、バン
プ接点を形成させて、本発明による接点付回路基板を得
た。
【００３４】実施例１（ｃ） 実施例１（ａ）と同様の方法にて、貫通孔底面の銅上に
厚さ１２μｍの金を電解メッキにて積層した後、３Ａ／
ｄｍ2 の電流密度で２９分間ニッケルメッキを行い、バ
ンプ接点を形成させて、本発明による接点付回路基板を
得た。
厚さ１２μｍの金を電解メッキにて積層した後、３Ａ／
ｄｍ2 の電流密度で２９分間ニッケルメッキを行い、バ
ンプ接点を形成させて、本発明による接点付回路基板を
得た。
【００３５】実施例１（ｄ） 過硫酸系のエッチング液にて貫通孔底面の銅表面のエッ
チングを行い、３Ａ／ｄｍ2 の電流密度で貫通孔底面の
銅上に厚さ１μｍのロジウムを電解メッキにて積層し
た。その後、３Ａ／ｄｍ2 の電流密度で４０分間ニッケ
ルメッキを行い、バンプ接点を形成させて、本発明によ
る接点付回路基板を得た。
チングを行い、３Ａ／ｄｍ2 の電流密度で貫通孔底面の
銅上に厚さ１μｍのロジウムを電解メッキにて積層し
た。その後、３Ａ／ｄｍ2 の電流密度で４０分間ニッケ
ルメッキを行い、バンプ接点を形成させて、本発明によ
る接点付回路基板を得た。
【００３６】比較例１（ａ） 従来技術によるバンプ接点の製造方法として、過硫酸系
のエッチング液にて貫通孔底面の銅表面をエッチング
し、３Ａ／ｄｍ2 の電流密度で４０分間ニッケルメッキ
を行い、バンプ接点を形成させて、従来の接点付回路基
板を得た。
のエッチング液にて貫通孔底面の銅表面をエッチング
し、３Ａ／ｄｍ2 の電流密度で４０分間ニッケルメッキ
を行い、バンプ接点を形成させて、従来の接点付回路基
板を得た。
【００３７】比較例１（ｂ） 基材のポリイミド表面より紫外光を０．１Ｊ／ｃｍ2 で
２０分間照射して、親水化処理を行い、基材を純水に浸
して、真空度１Ｔｏｒｒの真空中で貫通孔内の空気の脱
泡を行った。その後、過硫酸系のエッチング液にて貫通
孔底面の銅表面をエッチングし、３Ａ／ｄｍ2 の電流密
度で４０分間ニッケルメッキを行い、バンプ接点を形成
させて、従来の接点付回路基板を得た。
２０分間照射して、親水化処理を行い、基材を純水に浸
して、真空度１Ｔｏｒｒの真空中で貫通孔内の空気の脱
泡を行った。その後、過硫酸系のエッチング液にて貫通
孔底面の銅表面をエッチングし、３Ａ／ｄｍ2 の電流密
度で４０分間ニッケルメッキを行い、バンプ接点を形成
させて、従来の接点付回路基板を得た。
【００３８】実施例２ 本実施例では、導通路に用いる主材料を銅として、本発
明の接点付回路基板と従来の接点付回路基板とを比較し
た。実施例１の場合と同様、本実施例および比較例に用
いるための共通仕様の回路基板部材を次のように形成し
た。 ．絶縁性基板を構成する材料として厚さ２５μｍのポ
リイミド、導電性回路を構成する材料として厚さ１８μ
ｍの銅を用いた基材において、ポリイミド表面より発振
波長２４８ｎｍのＫｒＦエキシマレーザ光をマスクを介
して照射し、ポリイミドのみをドライエッチングして、
孔径４０μｍ、孔数２００００箇所の貫通孔を形成し
た。 ．基材のポリイミド表面より低圧水銀灯を光源とする
紫外光を０．１Ｊ／ｃｍ2 で２０分間照射して、親水化
処理を行い、酸素プラズマ処理にてレーザ加工により基
材に付着したスミアの除去を行い、本実施例および比較
例で用いるための、回路基板部材を得た。
明の接点付回路基板と従来の接点付回路基板とを比較し
た。実施例１の場合と同様、本実施例および比較例に用
いるための共通仕様の回路基板部材を次のように形成し
た。 ．絶縁性基板を構成する材料として厚さ２５μｍのポ
リイミド、導電性回路を構成する材料として厚さ１８μ
ｍの銅を用いた基材において、ポリイミド表面より発振
波長２４８ｎｍのＫｒＦエキシマレーザ光をマスクを介
して照射し、ポリイミドのみをドライエッチングして、
孔径４０μｍ、孔数２００００箇所の貫通孔を形成し
た。 ．基材のポリイミド表面より低圧水銀灯を光源とする
紫外光を０．１Ｊ／ｃｍ2 で２０分間照射して、親水化
処理を行い、酸素プラズマ処理にてレーザ加工により基
材に付着したスミアの除去を行い、本実施例および比較
例で用いるための、回路基板部材を得た。
【００３９】実施例２（ａ） 過硫酸系のエッチング液にて貫通孔底面の銅表面のエッ
チングを行い、０．６Ａ／ｄｍ2 の電流密度で貫通孔底
面の銅上に厚さ１μｍの金を電解メッキにて積層した。
その後、５Ａ／ｄｍ2 の電流密度で４０分間銅メッキを
行い、銅で構成されたバンプ接点を形成させて、本発明
による接点付回路基板を得た。
チングを行い、０．６Ａ／ｄｍ2 の電流密度で貫通孔底
面の銅上に厚さ１μｍの金を電解メッキにて積層した。
その後、５Ａ／ｄｍ2 の電流密度で４０分間銅メッキを
行い、銅で構成されたバンプ接点を形成させて、本発明
による接点付回路基板を得た。
【００４０】実施例２（ｂ） 実施例２（ａ）と同様の方法にて、貫通孔底面の銅上に
厚さ５μｍの金を電解メッキにて積層した後、５Ａ／ｄ
ｍ2 の電流密度で３６分間銅メッキを行い、バンプ接点
を形成させて、本発明による接点付回路基板を得た。
厚さ５μｍの金を電解メッキにて積層した後、５Ａ／ｄ
ｍ2 の電流密度で３６分間銅メッキを行い、バンプ接点
を形成させて、本発明による接点付回路基板を得た。
【００４１】実施例２（ｃ） 実施例２（ａ）と同様の方法にて、貫通孔底面の銅上に
厚さ１２μｍの金を電解メッキにて積層した後、５Ａ／
ｄｍ2 の電流密度で２９分間銅メッキを行い、バンプ接
点を形成させて、接点付回路基板を得た。
厚さ１２μｍの金を電解メッキにて積層した後、５Ａ／
ｄｍ2 の電流密度で２９分間銅メッキを行い、バンプ接
点を形成させて、接点付回路基板を得た。
【００４２】比較例２ 過硫酸系のエッチング液にて貫通孔底面の銅表面をエッ
チングし、５Ａ／ｄｍ 2 の電流密度で４０分間銅メッキ
を行い、銅で構成されたバンプ接点を形成（従来の方
法）させて、本発明による接点付回路基板を得た。
チングし、５Ａ／ｄｍ 2 の電流密度で４０分間銅メッキ
を行い、銅で構成されたバンプ接点を形成（従来の方
法）させて、本発明による接点付回路基板を得た。
【００４３】以上、実施例１（ａ）〜（ｄ）、比較例１
（ａ）、（ｂ）、および、実施例２（ａ）〜（ｃ）、比
較例２によって得られた、接点付回路基板のバンプ接点
の形成状態を観察した。実施例１（ａ）〜（ｄ）によっ
て得られた接点付回路基板では、各々２８００箇所の貫
通孔には全て品質上問題のないバンプ接点が成長してお
り、不良率は０であった。これに対して、比較例１
（ａ）によって得られた接点付回路基板では、規定の高
さ、外径の範囲内にまで成長していない品質不良のバン
プ接点が、貫通孔２８００箇所中２５４箇所存在してい
た（不良発生率８．８％）。また、比較例１（ｂ）によ
って得られた接点付回路基板では、品質不良のバンプ接
点が、貫通孔２８００箇所中６箇所存在していた（不良
発生率０．２％）。
（ａ）、（ｂ）、および、実施例２（ａ）〜（ｃ）、比
較例２によって得られた、接点付回路基板のバンプ接点
の形成状態を観察した。実施例１（ａ）〜（ｄ）によっ
て得られた接点付回路基板では、各々２８００箇所の貫
通孔には全て品質上問題のないバンプ接点が成長してお
り、不良率は０であった。これに対して、比較例１
（ａ）によって得られた接点付回路基板では、規定の高
さ、外径の範囲内にまで成長していない品質不良のバン
プ接点が、貫通孔２８００箇所中２５４箇所存在してい
た（不良発生率８．８％）。また、比較例１（ｂ）によ
って得られた接点付回路基板では、品質不良のバンプ接
点が、貫通孔２８００箇所中６箇所存在していた（不良
発生率０．２％）。
【００４４】このことから明らかなように、本発明によ
る製造方法は、従来技術である比較例１（ａ）と比べ
て、成長不良のバンプ接点の発生を十分に抑制してお
り、優れた製造方法である。また、基材を純水中に浸
し、真空中で脱泡した比較例１（ｂ）でも完全にバンプ
接点未形成部を無くすことはできず、これと比較しても
本発明の製造方法が有効である。
る製造方法は、従来技術である比較例１（ａ）と比べ
て、成長不良のバンプ接点の発生を十分に抑制してお
り、優れた製造方法である。また、基材を純水中に浸
し、真空中で脱泡した比較例１（ｂ）でも完全にバンプ
接点未形成部を無くすことはできず、これと比較しても
本発明の製造方法が有効である。
【００４５】また、実施例２（ａ）〜（ｃ）によって得
られた接点付回路基板では、各々２００００箇所の貫通
孔には全て品質上問題のないバンプ接点が成長してお
り、不良率は０であった。これに対して、比較例２によ
って得られた接点付回路基板では、規定の高さ、外径の
範囲内にまで成長していない品質不良のバンプ接点が、
貫通孔２００００箇所中１０９箇所存在していた（不良
発生率０．５％）。このことから明らかなように、本発
明による製造方法は、メッキ性の良好な銅を用いた場合
で比較しても、従来技術と比べて、成長不良のバンプ接
点の発生を十分に抑制しており、優れた製造方法であ
る。
られた接点付回路基板では、各々２００００箇所の貫通
孔には全て品質上問題のないバンプ接点が成長してお
り、不良率は０であった。これに対して、比較例２によ
って得られた接点付回路基板では、規定の高さ、外径の
範囲内にまで成長していない品質不良のバンプ接点が、
貫通孔２００００箇所中１０９箇所存在していた（不良
発生率０．５％）。このことから明らかなように、本発
明による製造方法は、メッキ性の良好な銅を用いた場合
で比較しても、従来技術と比べて、成長不良のバンプ接
点の発生を十分に抑制しており、優れた製造方法であ
る。
【００４６】
【発明の効果】本発明の製造方法によって、フィルムキ
ャリアや面状プローブにおける貫通孔が細径化、狭ピッ
チ化した場合であっても、導通路、バンプ接点の形成不
良を従来よりも抑制でき、高い品質の接点付回路基板を
提供できるようになった。
ャリアや面状プローブにおける貫通孔が細径化、狭ピッ
チ化した場合であっても、導通路、バンプ接点の形成不
良を従来よりも抑制でき、高い品質の接点付回路基板を
提供できるようになった。
【図１】本発明による接点付回路基板の一例を示す模式
図である。
図である。
【図２】従来のバンプ形成工程の一例を示す図である。
１ 絶縁性基板 ２ 導電性回路 ３ 貫通孔 ４ 導通路 ４ａ 貴金属 ５ バンプ接点
Claims (6)
- 【請求項１】 絶縁性基板の一方の面から、該絶縁性基
板の他方の面または内部に設けられた導電性回路を露出
させる貫通孔が１以上設けられ、該貫通孔内に導電性物
質が充填されて導通路とされかつ該導通路の開口端部が
接点部とされた構造を有し、充填された導電性物質のう
ち、少なくとも導電性回路と接触する部分が貴金属であ
ることを特徴とする、接点部を有する回路基板。 - 【請求項２】 貫通孔内に導電性物質が充填されてなる
導通路に対してさらに、導電性物質を絶縁性基板面から
突起させてバンプ接点が形成されたものである請求項１
記載の回路基板。 - 【請求項３】 導通路を形成する導電性物質が、導電性
回路の側から順に、貴金属、ニッケルである請求項１記
載の回路基板。 - 【請求項４】 貴金属が、金、またはロジウム、または
金とロジウムとの積層体である請求項１または３記載の
回路基板。 - 【請求項５】 導通路中の貴金属部分の厚さが、０．１
μｍ〜５０μｍである請求項１記載の回路基板。 - 【請求項６】 絶縁性基板の一方の面から、該絶縁性基
板の他方の面または内部に設けられた導電性回路を露出
させるように貫通孔を１以上設け、該貫通孔内に露出し
た導電性回路を覆う貴金属の層をメッキによって設けた
後、該貴金属またはそれ以外の導電性物質を貫通孔内に
メッキによって充填して導通路としかつ該導通路の開口
端部を接点部とする工程を有することを特徴とする、接
点部を有する回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13250497A JPH10321976A (ja) | 1997-05-22 | 1997-05-22 | 接点部を有する回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13250497A JPH10321976A (ja) | 1997-05-22 | 1997-05-22 | 接点部を有する回路基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321976A true JPH10321976A (ja) | 1998-12-04 |
Family
ID=15082915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13250497A Pending JPH10321976A (ja) | 1997-05-22 | 1997-05-22 | 接点部を有する回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10321976A (ja) |
-
1997
- 1997-05-22 JP JP13250497A patent/JPH10321976A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0433996B1 (en) | Process for producing an anisotropic conductive film | |
| US7384531B1 (en) | Plated ground features for integrated lead suspensions | |
| KR20030011932A (ko) | 반도체 칩용 리드 프레임과 전자 디바이스 및 리드프레임과 전자 디바이스 제조방법 | |
| JPH0917829A (ja) | フィルムキャリアおよびそれを用いてなる半導体装置 | |
| JPH1012677A (ja) | 半導体装置用両面配線テープキャリアの製造方法 | |
| US7197820B2 (en) | Circuit board and its manufacturing method | |
| JP3937993B2 (ja) | 配線板の製造方法 | |
| US5188702A (en) | Process for producing an anisotropic conductive film | |
| JP3096235B2 (ja) | プローブ構造およびその製造方法 | |
| JPH10321976A (ja) | 接点部を有する回路基板およびその製造方法 | |
| JPH0727789A (ja) | 回路配線板およびその製造方法 | |
| JP2008028336A (ja) | 電子部品の製造方法 | |
| US6666964B2 (en) | Method of manufacturing a circuit board | |
| JPH08235935A (ja) | 異方導電フィルム | |
| KR20020026849A (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| JP3050519B2 (ja) | プローブの製造方法およびそれに用いられる回路基板 | |
| KR100359174B1 (ko) | 필름캐리어및이필름캐리어를이용한반도체장치 | |
| JPH10206462A (ja) | プローブ構造の製造方法 | |
| JPH05226054A (ja) | 異方導電フィルムの製造方法 | |
| JPH05325669A (ja) | 異方導電フィルムの製造方法 | |
| JP2003273170A (ja) | 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア | |
| JP2000156557A (ja) | 配線部材の製造法 | |
| KR100473337B1 (ko) | 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법 | |
| JP3015709B2 (ja) | フィルムキャリア、それを用いてなる半導体装置ならびに半導体素子の実装方法 | |
| JPH09260430A (ja) | プローブの製造方法およびそれに用いられる回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20060622 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Effective date: 20061004 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070116 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |