JPH10307917A - パターン検査方法及びパターン検査装置 - Google Patents

パターン検査方法及びパターン検査装置

Info

Publication number
JPH10307917A
JPH10307917A JP9119512A JP11951297A JPH10307917A JP H10307917 A JPH10307917 A JP H10307917A JP 9119512 A JP9119512 A JP 9119512A JP 11951297 A JP11951297 A JP 11951297A JP H10307917 A JPH10307917 A JP H10307917A
Authority
JP
Japan
Prior art keywords
pattern
master
measured
master pattern
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9119512A
Other languages
English (en)
Other versions
JP2987565B2 (ja
Inventor
Toru Ida
徹 井田
Shinichi Hattori
新一 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP9119512A priority Critical patent/JP2987565B2/ja
Publication of JPH10307917A publication Critical patent/JPH10307917A/ja
Application granted granted Critical
Publication of JP2987565B2 publication Critical patent/JP2987565B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】 【課題】 飛び散りやピンホールといった欠陥を高速
に、かつ正しく検出する。 【解決手段】 第2のマスタパターンを膨張させ被測定
パターンとの論理積をとり第4のマスタパターンとす
る。第4のマスタパターンを膨張させ被測定パターンと
の論理積をとり新たな第4のマスタパターンとすること
を繰り返す。このパターンと被測定パターンの排他的論
理和をとる(ステップ109)。第3のマスタパターン
の論理反転を求めた後に収縮させ被測定パターンとの論
理和をとり第5のマスタパターンとする。第5のマスタ
パターンを収縮させ被測定パターンとの論理和をとり新
たな第5のマスタパターンとすることを繰り返す。この
パターンと被測定パターンの排他的論理和をとる(ステ
ップ110)。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、グリーンシートあ
るいはフィルムキャリア等に形成されたパターンを検査
する検査方法及び検査装置に関するものである。
【0002】
【従来の技術】従来より、IC、LSIの多ピン化要求
に適した実装技術として、PGA(Pin Grid Array)が
知られている。PGAは、チップを付けるパッケージの
ベースとしてセラミック基板を用い、リード線の取り出
し位置まで配線を行っている。このセラミック基板を作
るために、アルミナ粉末を液状のバインダで練り合わせ
てシート状にしたグリーンシートと呼ばれるものが使用
され、このグリーンシート上に高融点の金属を含むペー
ストがスクリーン印刷される。そして、このようなシー
トを焼成することにより、グリーンシートを焼結させる
と共にペーストを金属化させる、いわゆる同時焼成が行
われる。
【0003】また、その他の実装技術として、TAB
(Tape Automated Bonding)が知られている。TAB法
は、ポリイミド製のフィルムキャリア(TABテープ)
上に形成された銅箔パターンをICチップの電極に接合
して外部リードとする。銅箔パターンは、フィルムに銅
箔を接着剤で貼り付け、これをエッチングすることによ
って形成される。
【0004】このようなグリーンシートあるいはフィル
ムキャリアでは、パターン形成後に顕微鏡を用いて人間
により目視でパターンの検査が行われる。ところが、微
細なパターンを目視で検査するには、熟練を要すると共
に、目を酷使するという問題点があった。そこで、目視
検査に代わるものとして、フィルムキャリア等に形成さ
れたパターンをTVカメラで撮像して自動的に検査する
技術が提案されている(例えば、特開平6−27313
2号公報、特開平7−110863号公報)。ところ
が、特開平6−273132号公報、特開平7−110
863号公報に開示された検査方法では、被測定パター
ンの全体にわたってマスタパターンとの比較による詳細
な検査を繰り返すため、パターン検査に時間がかかって
しまうという問題点があった。そこで、パターンの突
起、欠損、断線あるいは短絡を高速に検査することがで
きる検査方法が提案されている(特願平8−30280
7号)。
【0005】特願平8−302807号に開示された検
査方法では、被測定パターンの設計時のCADデータあ
るいは被測定パターンの良品から作成した第1のマスタ
パターンを収縮処理して第2のマスタパターンを作成す
ると共に、第1のマスタパターンを膨張処理して第3の
マスタパターンを作成する。被測定パターンと第2のマ
スタパターンの論理積をとると、この論理積の結果は被
測定パターンに欠損や断線があるか否かによって異な
り、被測定パターンと第3のマスタパターンの論理積を
とると、この論理積の結果は、被測定パターンに突起や
短絡があるか否かによって異なるので、被測定パターン
の欠陥を高速に検査することができる。
【0006】しかし、この検査方法では、第2、第3の
マスタパターンと対応しない領域に存在するパターンの
残渣(以下、飛び散りと呼ぶ)やパターンの抜け(以
下、ピンホールと呼ぶ)を検出することができないとい
う問題点があった。つまり、図10に示すように、第2
のマスタパターンM1及び第3のマスタパターンM2と
対応しない被測定パターンPの領域に飛び散りF(画素
「1」)やピンホールH(画素「0」)が存在しても、
これらはマスタパターンM1,M2と重なっていないた
め、マスタパターンM1又はM2との論理積をとって
も、これらが論理積の結果に現れることがないからであ
る。
【0007】
【発明が解決しようとする課題】以上のように被測定パ
ターンとマスタパターンの論理積をとって欠陥を検査す
る方法では、マスタパターンと対応しない領域に存在す
る飛び散りやピンホールといった欠陥を検出することが
できないという問題点があった。本発明は、上記課題を
解決するためになされたもので、飛び散りやピンホール
といった欠陥を高速に、かつ正しく検出することができ
る検査方法及び検査装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は、請求項1に記
載のように、被測定パターンと比較するための基準とな
る第1のマスタパターンを収縮処理して、欠損、ピンホ
ール又は断線検出用の第2のマスタパターンを作成する
と共に、第1のマスタパターンを膨張処理して、突起、
飛び散り又は短絡検出用の第3のマスタパターンを作成
し、第2のマスタパターンを膨張処理して被測定パター
ンとの論理積を求め、この論理積の結果を第2、第3の
マスタパターンと対応しない領域における飛び散り検出
用の第4のマスタパターンとし、第4のマスタパターン
を膨張処理して被測定パターンとの論理積を求め、この
論理積の結果を新たな第4のマスタパターンとすること
を所定回数繰り返し、第3のマスタパターンの論理反転
を求めた後に収縮処理して被測定パターンとの論理和を
求め、この論理和の結果を第2、第3のマスタパターン
と対応しない領域におけるピンホール検出用の第5のマ
スタパターンとし、第5のマスタパターンを収縮処理し
て被測定パターンとの論理和を求め、この論理和の結果
を新たな第5のマスタパターンとすることを所定回数繰
り返し、被測定パターンと第4のマスタパターンの排他
的論理和をとると共に被測定パターンと第5のマスタパ
ターンの排他的論理和をとることにより、被測定パター
ンの欠陥を検出するようにしたものである。第1のマス
タパターンは、被測定パターンの設計時のCADデータ
あるいは被測定パターンの良品から作成される。第2の
マスタパターンを膨張処理して被測定パターンとの論理
積をとり、この結果を第4のマスタパターンとし、第4
のマスタパターンを膨張処理して被測定パターンとの論
理積をとり、この結果を新たな第4のマスタパターンと
することを所定回数繰り返すと、第4のマスタパターン
は、飛び散り部分を除いて被測定パターンと同一とな
る。よって、被測定パターンと第4のマスタパターンの
排他的論理和をとることにより、被測定パターンの飛び
散りを検出することができる。また、第3のマスタパタ
ーンの論理反転を求めた後に収縮処理して被測定パター
ンとの論理和をとり、この結果を第5のマスタパターン
とし、第5のマスタパターンを収縮処理して被測定パタ
ーンとの論理和をとり、この結果を新たな第5のマスタ
パターンとすることを所定回数繰り返すと、第5のマス
タパターンは、ピンホール部分を除いて被測定パターン
と同一となる。よって、被測定パターンと第5のマスタ
パターンの排他的論理和をとることにより、被測定パタ
ーンのピンホールを検出することができる。
【0009】また、請求項2に記載のように、被測定パ
ターンと比較するための基準となる第1のマスタパター
ンを収縮処理して、欠損、ピンホール又は断線検出用の
第2のマスタパターンを作成すると共に、第1のマスタ
パターンを膨張処理して、突起、飛び散り又は短絡検出
用の第3のマスタパターンを作成するマスタパターン作
成手段と、第2のマスタパターンを膨張処理して被測定
パターンとの論理積を求め、この論理積の結果を第2、
第3のマスタパターンと対応しない領域における飛び散
り検出用の第4のマスタパターンとし、第4のマスタパ
ターンを膨張処理して被測定パターンとの論理積を求
め、この論理積の結果を新たな第4のマスタパターンと
することを所定回数繰り返し、第3のマスタパターンの
論理反転を求めた後に収縮処理して被測定パターンとの
論理和を求め、この論理和の結果を第2、第3のマスタ
パターンと対応しない領域におけるピンホール検出用の
第5のマスタパターンとし、第5のマスタパターンを収
縮処理して被測定パターンとの論理和を求め、この論理
和の結果を新たな第5のマスタパターンとすることを所
定回数繰り返し、被測定パターンと第4のマスタパター
ンの排他的論理和をとると共に被測定パターンと第5の
マスタパターンの排他的論理和をとることにより、被測
定パターンの欠陥を検出する画像処理手段とを有するも
のである。
【0010】また、請求項3に記載のように、画像処理
手段は、第2のマスタパターンを膨張処理する第1の膨
張回路と、第1の膨張回路の出力と被測定パターンの論
理積をとる第1の論理積回路と、入力パターンを膨張処
理する第2の膨張回路および第2の膨張回路の出力と被
測定パターンの論理積をとる第2の論理積回路からなる
1組が所定段数直列に接続され、初段の第2の膨張回路
の入力に第1の論理積回路の出力が接続された第1の論
理演算回路と、最終段の第2の論理積回路の出力と被測
定パターンの排他的論理和をとる第1の排他的論理回路
と、第3のマスタパターンを論理反転する反転回路と、
反転回路から出力されたパターンを収縮処理する第1の
収縮回路と、第1の収縮回路の出力と被測定パターンの
論理和をとる第1の論理和回路と、入力パターンを収縮
処理する第2の収縮回路および第2の収縮回路の出力と
被測定パターンの論理和をとる第2の論理和回路からな
る1組が所定段数直列に接続され、初段の第2の収縮回
路の入力に第1の論理和回路の出力が接続された第2の
論理演算回路と、最終段の第2の論理和回路の出力と被
測定パターンの排他的論理和をとる第2の排他的論理回
路とを備えるものである。
【0011】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図1は本発明の実施の形態
となるパターン検査方法を示すフローチャート図、図2
はこの検査方法で用いるパターン検査装置のブロック図
である。図2において、1はグリーンシート、2はグリ
ーンシート1を載せるX−Yテーブル、3はグリーンシ
ート1を撮像するラインセンサカメラ、4は被測定パタ
ーンの欠陥を検出して、この欠陥の位置を示すアドレス
情報を出力する第1の画像処理装置、5はこのアドレス
情報により欠陥を含む所定の領域について、被測定パタ
ーンとマスタパターンの誤差を求め、被測定パターンを
検査する第2の画像処理装置、6は装置全体を制御する
ホストコンピュータ、7は検査結果を表示するための表
示装置である。
【0012】最初に、検査の前に予め作成しておくマス
タパターンについて説明する。ホストコンピュータ6
は、CAD(Computer Aided Design )システムによっ
て作成され例えば磁気ディスクに書き込まれたグリーン
シートの設計値データ(以下、CADデータとする)を
図示しない磁気ディスク装置によって読み出す(図1ス
テップ101)。
【0013】続いて、読み出したCADデータからパタ
ーンのエッジデータを抽出する。エッジデータは、パタ
ーンエッジを示す画素「1」の集合である。そして、パ
ターンエッジを示す画素「1」で囲まれた領域を「1」
で塗りつぶし、この画素「1」で塗りつぶされたパター
ン(パターン以外の背景は「0」)を検査の基準となる
第1のマスタパターンとする(ステップ102)。
【0014】なお、上記CADデータに基づいて、グリ
ーンシート1が作製されシート1上にパターンがスクリ
ーン印刷されることは言うまでもない。次に、ホストコ
ンピュータ6は、第1のマスタパターンから欠損、ピン
ホール又は断線検出用の第2のマスタパターン、突起、
飛び散り又は短絡検出用の第3のマスタパターンを以下
のように作成する(ステップ103)。図3は第2、第
3のマスタパターンの作成方法を説明するための図であ
り、第1のマスタパターンの一部を示している。
【0015】まず、図3(a)に示すように、第1のマ
スタパターンをその中心線と直角の方向に収縮させて、
第2のマスタパターンM1を作成する。これは、第1の
マスタパターンの両エッジを示す対向する直線A1とA
4(中心線はL1)の間隔、及びA2とA3(中心線は
L2)の間隔を狭くして第1のマスタパターンを細らせ
ることにより作成することができる。
【0016】この第2のマスタパターンM1による欠陥
検出の精度は、第1のマスタパターンをどれだけ収縮さ
せるかによって決まる。例えば、第1のマスタパターン
の幅の1/5を超える欠損が存在するときに欠陥と認識
したい場合は、第2のマスタパターンM1の幅を第1の
マスタパターンの幅の3/5となるように縮小すればよ
い。検出精度は、画素単位や実際の寸法で決めてもよい
ことは言うまでもない。こうして、欠損、ピンホール又
は断線検出用の第2のマスタパターンM1が作成され
る。
【0017】続いて、図3(b)に示すように、第1の
マスタパターンをその中心線と直角の方向に膨張させ
て、第3のマスタパターンM2を作成する。これは、第
1のマスタパターンの両エッジを示す対向する直線A5
とA8(中心線はL3)、A6とA7(中心線はL
4)、A9とA12(中心線はL5)及びA10とA1
1(中心線はL6)の間隔をそれぞれ広くして第1のマ
スタパターンを太らせることにより作成することができ
る。
【0018】ただし、実際に第3のマスタパターンM2
になるのは、直線A5〜A8からなるマスタパターンM
aと、直線A9〜A12からなるマスタパターンMbを
それぞれ膨張処理して生じた2つのパターンに挟まれた
領域(パターンが存在しない基材の部分)である。つま
り、膨張処理した結果を論理反転したものである。
【0019】この第3のマスタパターンM2による欠陥
検出の精度は、第1のマスタパターンをどれだけ膨張さ
せるかによって決まる。例えば、第1のマスタパターン
の幅の1/5を超える欠損が存在するときに欠陥と認識
したい場合は、第3のマスタパターンM2の幅を第1の
マスタパターンの幅の7/5となるように拡大すればよ
い。また、画素単位や実際の寸法で検出精度を決めても
よいことは第2のマスタパターンと同様である。こうし
て、突起、飛び散り又は短絡検出用の第3のマスタパタ
ーンM2が作成される。
【0020】なお、図3では、説明を簡単にするため
に、パターンエッジを意味する直線のみで第1のマスタ
パターンを表し、パターンエッジを意味する直線とその
内側を意味する斜線で第2、第3のマスタパターンを表
しているが、実際の第1〜第3のマスタパターンは、パ
ターンエッジとその内側が画素「1」で塗りつぶされた
ものである。また、本実施の形態では、後述する位置決
めマークを位置合わせに使っているので、位置決めマー
クの部分については膨張、収縮処理を実施しない。
【0021】次に、被測定パターンの検査について説明
する。まず、グリーンシート1をカメラ3によって撮像
する。そして、第1の画像処理装置4は、カメラ3から
出力された濃淡画像をディジタル化して、図示しない内
部の画像メモリにいったん記憶する(ステップ10
4)。カメラ3は、X方向に画素が配列されたラインセ
ンサなので、X−Yテーブル2又はカメラ3をY方向に
移動させることにより(本実施の形態では、テーブル2
がY方向に移動する)、2次元の画像データが画像メモ
リに記憶される。
【0022】次いで、被測定パターンとマスタパターン
の位置合わせを行う(ステップ105)。図4はこの位
置合わせ方法を説明するための図である。まず、第1の
画像処理装置4は、画像メモリに記憶した被測定パター
ンP1において、CADデータ作成の際にあらかじめ設
けられた位置決めマークaを図4(a)に示すように3
箇所以上指定し、ホストコンピュータ6から送出された
第2のマスタパターンM1において、これらに該当する
位置決めマークbを図4(b)のように指定する。
【0023】そして、被測定パターンP1とマスタパタ
ーンM1の各々について、X方向に並んだ2つの位置決
めマーク間の距離DXp、DXmを求める。なお、マー
ク間距離は、2つの位置決めマークの重心間の距離であ
る。
【0024】続いて、求めたマーク間距離から拡大/縮
小率(DXp/DXm)を算出し、この拡大/縮小率に
よりマスタパターンのマーク間距離が被測定パターンの
マーク間距離と一致するように、マスタパターンM1を
全方向に拡大又は縮小する。次いで、被測定パターンP
1と拡大/縮小補正したマスタパターンM1’のそれぞ
れについて、Y方向に並んだ2つの位置決めマーク間の
距離DYp、DYmを図4(c)、(d)のように求め
る。
【0025】そして、被測定パターンのマーク間距離が
マスタパターンのマーク間距離と一致するように、ライ
ンセンサカメラ3とグリーンシート1(X−Yテーブル
2)の相対速度を調整して、シート1を再度撮像する。
Y方向の画像分解能は、カメラ3の画素の大きさと上記
相対速度によって決定される。したがって、X−Yテー
ブル2あるいはラインセンサカメラ3の移動速度を変え
ることにより、Y方向の画像分解能を調整し、マーク間
距離を一致させることができる。
【0026】次に、こうして撮像することによって得ら
れた被測定パターンP1’の位置決めマーク位置と拡大
/縮小補正したマスタパターンM1’の位置決めマーク
位置により、図4(e)のようにパターンP1’、M
1’の角度ずれθを求め、この角度ずれがなくなるよう
にマスタパターンM1’を回転させる。最後に、互いの
マーク位置が一致するように、マスタパターンM1’と
被測定パターンP1’の位置を合わせる。
【0027】こうして、マスタパターンと被測定パター
ンの位置を合わせることができ、後述する検査において
被測定パターン上の位置とマスタパターン上の位置を対
応付けることができる。以上のように本実施の形態で
は、ラインセンサカメラ3の画素数によって決定される
X方向の画像分解能に対し、カメラ3の取り込み速度を
変えてY方向の画像分解能を調整することにより、縦
(Y)、横(X)の比率を1:1にすることができる。
【0028】実際の検査においては、縦、横の比率が完
全な1:1にならない場合がある。例えば、グリーンシ
ートにスクリーン印刷されるパターンは、印刷される方
向により伸びた状態で印刷されることがある。よって、
良品ではあっても規格に対して許容できる範囲内の伸び
が存在するパターンでは、縦、横の比率が完全な1:1
とはならない。本実施の形態では、ラインセンサカメラ
3の取り込み速度を変えてY方向のマーク間距離を一致
させるため、許容範囲内で縦、横のスケールが異なる被
測定パターンをマスタパターンに一致させることがで
き、形成時のパターン位置の変化に対して自動的にパタ
ーンの位置補正を行うことができる。
【0029】なお、第1のマスタパターンから作成した
第2のマスタパターンM1と第3のマスタパターンM2
間の位置関係は分かっているので、マスタパターンM
1、M2と被測定パターンの位置合わせは上記のように
1回行えばよい。
【0030】続いて、画像処理装置4は、位置合わせを
行った後の被測定パターンの濃淡画像を2値化する(ス
テップ106)。被測定パターンの濃淡画像データに
は、パターンとそれ以外の背景(基材)とが含まれてい
るが、パターンと背景には濃度差があるので、パターン
の濃度値と背景の濃度値の間の値をしきい値として設定
すれば、パターンは「1」に変換され、背景は「0」に
変換される。こうして、パターンエッジとその内側が画
素「1」で塗りつぶされた被測定パターンを得ることが
できる。
【0031】次に、画像処理装置4は、第2、第3のマ
スタパターン及び後述する第4、第5のマスタパターン
の各々と2値化された被測定パターンを比較して、被測
定パターンを検査する(ステップ107〜110)。こ
れらの検査は、後述するハードウェアによって同時に実
施される。
【0032】まず、第2のマスタパターンとの比較によ
る検査(ステップ107)について説明する。図5はこ
の検査方法を説明するための図である。なお、図5で
は、第2のマスタパターンM1をパターンエッジを意味
する直線とその内側を意味する斜線で表し、被測定パタ
ーンPをパターンエッジを意味する直線とその内側を意
味する梨地で表している。
【0033】画像処理装置4内の図示しない論理積回路
は、被測定パターンPと第2のマスタパターンM1の論
理積をとる。この論理積の結果は、被測定パターンPに
欠損や断線等があるか否かによって異なる。被測定パタ
ーンPに欠損や断線等がない場合は、マスタパターンM
1と対応する領域(図5において、パターンM1と重な
っている領域)の被測定パターンPの画素が全て「1」
なので、マスタパターンM1と対応する領域における論
理積の結果が全て「1」となる。
【0034】これに対し、被測定パターンPに欠損(画
素「0」)が存在する場合は、マスタパターンM1と対
応する領域において論理積の結果が「0」となる画素が
存在することになる。これは、マスタパターンM1と対
応する領域にピンホールや断線が存在する場合も同様で
ある。こうして、被測定パターンの欠損、ピンホールあ
るいは断線を検出することができる。そして、画像処理
装置4は、論理積の結果が「0」となって欠陥と認識し
た位置(図5では、Cの位置)を記憶する。
【0035】次に、第3のマスタパターンとの比較によ
る検査(ステップ108)について説明する。図6はこ
の検査方法を説明するための図である。なお、図6で
は、第3のマスタパターンM2をパターンエッジを意味
する直線とその内側を意味する斜線で表し、被測定パタ
ーンPをパターンエッジを意味する直線とその内側を意
味する梨地で表している。
【0036】画像処理装置4内の図示しない論理積回路
は、被測定パターンPと第3のマスタパターンM2の論
理積をとる。この論理積の結果は、被測定パターンPに
突起や短絡等があるか否かによって異なる。被測定パタ
ーンPに突起や短絡等がない場合は、マスタパターンM
2と対応する領域(図6において、パターンM2と重な
っている領域)の被測定パターンPの画素が全て「0」
なので、マスタパターンM2と対応する領域における論
理積の結果が全て「0」となる。
【0037】これに対し、被測定パターンPに突起(画
素「1」)が存在する場合は、マスタパターンM2と対
応する領域において論理積の結果が「1」となる画素が
存在することになる。同様に2本の被測定パターンPが
短絡していると、マスタパターンM2と対応する領域に
おいて論理積の結果が「1」となる画素が存在する。こ
れは、マスタパターンM2と対応する領域に飛び散りが
存在する場合も同様である。
【0038】こうして、被測定パターンの突起、飛び散
りあるいは短絡を検出することができる。そして、画像
処理装置4は、論理積の結果が「1」となって欠陥と認
識した位置(図6では、D,Eの位置)を記憶する。
【0039】次に、第4のマスタパターンとの比較によ
る検査(ステップ109)について説明する。図7はこ
の検査方法を説明するための図、図8は画像処理装置4
内に設けられた第4のマスタパターンとの比較による検
査を実行する検査部と後述する第5のマスタパターンと
の比較による検査を実行する検査部のブロック図であ
る。
【0040】図7(a)に示す被測定パターンPにおい
て、第2のマスタパターンM1に対応する領域と第3の
マスタパターンM2に対応する領域との間に飛び散りF
が存在するとき、上記の検査では飛び散りFを検出でき
ない。第4のマスタパターンとの比較検査を実行する検
査部となる膨張回路11−1〜11−n、論理積回路1
2−1〜12−n、排他的論理和回路13は、このよう
な飛び散りFを検出するためのものである。
【0041】第1の膨張回路11−1は、第2のマスタ
パターンM1をその中心線Lと直角の方向に膨張させる
(図7(b))。このとき、膨張回路11−1は、マス
タパターンM1を所定の画素分膨張させる。第1の論理
積回路12−1は、膨張回路11−1の出力と被測定パ
ターンPの論理積をとる。
【0042】ここでは、膨張処理後のマスタパターンM
1と対応する領域(図7(b)において、パターンM1
と重なっている領域)の被測定パターンPの画素が全て
「1」なので、膨張処理後のマスタパターンM1と対応
する領域における論理積の結果が全て「1」となる。し
たがって、この論理積の結果は、膨張処理後のマスタパ
ターンM1と同一であり、これを第4のマスタパターン
M3とする(図7(c))。
【0043】第2の膨張回路11−2〜11−n、第2
の論理積回路12−2〜12−nは、膨張回路と論理積
回路からなる1組が所定段数(本実施の形態では、n−
1)直列に接続されたものであり、第4のマスタパター
ンM3を膨張処理して被測定パターンPとの論理積を求
め、この論理積の結果を新たな第4のマスタパターンM
3とすることを所定回数繰り返す。
【0044】例えば、膨張回路11−2は、論理積回路
12−1の出力、つまり第4のマスタパターンM3をそ
の中心線Lと直角の方向に膨張させる(図7(d))。
このとき、膨張回路11−2は、マスタパターンM3を
所定の画素分膨張させる。そして、論理積回路12−2
は、膨張回路11−2の出力と被測定パターンPの論理
積をとる。
【0045】ここでは、膨張処理後のマスタパターンM
3と対応する領域(図7(d)において、パターンM3
と重なっている領域)の被測定パターンPの画素が全て
「1」なので、膨張処理後のマスタパターンM3と対応
する領域における論理積の結果が全て「1」となる。し
たがって、この論理積の結果は、膨張処理後のマスタパ
ターンM3と同一であり、これを新たな第4のマスタパ
ターンM3とする(図7(e))。
【0046】このような処理が以降の膨張回路及び論理
積回路によって繰り返されると、第4のマスタパターン
M3の大きさが被測定パターンPの大きさに近づき、つ
いには、図7(f)、(g)に示すように被測定パター
ンPと同一となる(ただし、被測定パターンPに飛び散
りFが存在する場合は、完全な同一とはならない)。そ
して、これ以降に同様の処理が繰り返されても、第4の
マスタパターンM3が被測定パターンPより大きくなる
ことはない。
【0047】これは、被測定パターンPのエッジより外
側の画素が「0」のため、図7(g)のマスタパターン
M4を膨張させて被測定パターンPと論理積をとって
も、被測定パターンPのエッジより外側の論理積の結果
が「1」になることはないからである。なお、被測定パ
ターンPには飛び散りFが存在するが、飛び散りFは被
測定パターンPとつながっていないので、第4のマスタ
パターンM3に飛び散りFによる画素「1」が現れるこ
とはない。
【0048】次いで、第1の排他的論理回路13は、論
理積回路12−nの出力、つまり最終的な第4のマスタ
パターンM3と被測定パターンPの排他的論理和をと
る。この排他的論理和の結果は、被測定パターンPに飛
び散りがあるか否かによって異なる。被測定パターンP
に飛び散りがない場合は、被測定パターンPとマスタパ
ターンM3が同一なので、排他的論理和の結果が全て
「0」となる。
【0049】これに対し、被測定パターンPに飛び散り
が存在する場合は、被測定パターンPとマスタパターン
M3に相違があり、排他的論理和の結果が「1」となる
画素が存在することになる。こうして、第2、第3のマ
スタパターンM1,M2と対応しない領域に存在する飛
び散りを検出することができる。そして、画像処理装置
4は排他的論理和の結果が「1」となって欠陥と認識し
た位置(図7ではFの位置)を記憶する。
【0050】次に、第5のマスタパターンとの比較によ
る検査(ステップ110)について説明する。図9はこ
の検査方法を説明するための図である。図9(a)に示
す被測定パターンPにおいて、第2のマスタパターンM
1に対応する領域と第3のマスタパターンM2に対応す
る領域との間にピンホールHが存在するとき、上記の検
査ではピンホールHを検出できない。
【0051】第5のマスタパターンとの比較検査を実行
する検査部となる反転回路14、収縮回路15−1〜1
5−n、論理和回路16−1〜16−n、排他的論理和
回路17は、このようなピンホールHを検出するための
ものである。反転回路14は、第3のマスタパターンM
2を論理反転させる。これにより、画素「1」が「0」
となり画素「0」が「1」となるので、マスタパターン
M2を論理反転させた結果は、パターンエッジとその内
側が画素「1」で塗りつぶされた図9(b)のようなパ
ターンM4となる。
【0052】第1の収縮回路15−1は、反転回路14
の出力、つまりパターンM4をその中心線Lと直角の方
向に収縮させる(図9(c))。このとき、収縮回路1
5−1は、パターンM4を所定の画素分収縮させる。そ
して、第1の論理和回路16−1は、収縮回路15−1
の出力と被測定パターンPの論理和をとる。
【0053】この論理和の結果は、収縮処理後のパター
ンM4と同一であり、これを第5のマスタパターンM5
とする(図9(d))。第2の収縮回路15−2〜15
−n、第2の論理和回路16−2〜16−nは、収縮回
路と論理和回路からなる1組が所定段数(本実施の形態
では、n−1)直列に接続されたものであり、第5のマ
スタパターンM5を収縮処理して被測定パターンPとの
論理和を求め、この論理和の結果を新たな第5のマスタ
パターンM5とすることを所定回数繰り返す。
【0054】例えば、収縮回路15−2は、論理和回路
16−1の出力、つまり第5のマスタパターンM5をそ
の中心線Lと直角の方向に収縮させる(図9(e))。
このとき、収縮回路15−2は、マスタパターンM5を
所定の画素分収縮させる。そして、論理和回路16−2
は、収縮回路15−2の出力と被測定パターンPの論理
和をとる。
【0055】この論理和の結果は、収縮処理後のマスタ
パターンM5と同一であり、これを新たな第5のマスタ
パターンM5とする(図9(f))。このような処理が
以降の収縮回路及び論理和回路によって繰り返される
と、第5のマスタパターンM5の大きさが被測定パター
ンPの大きさに近づき、ついには、図9(g)に示すよ
うに被測定パターンPと同一となる(ただし、被測定パ
ターンPにピンホールHが存在する場合は、完全な同一
とはならない)。そして、これ以降に同様の処理が繰り
返されても、第5のマスタパターンM5が被測定パター
ンPより小さくなることはない。
【0056】これは、被測定パターンPが画素「1」で
塗りつぶされているため、図9(g)のマスタパターン
M5を収縮させて被測定パターンPと論理和をとって
も、被測定パターンPのエッジより内側の論理和の結果
が「0」になることはないからである。なお、被測定パ
ターンPにはピンホールHが存在するが、ピンホールH
は被測定パターンPのエッジとつながっていないので、
第5のマスタパターンM5にピンホールHによる画素
「0」が現れることはない。
【0057】次いで、第2の排他的論理回路17は、論
理和回路16−nの出力、つまり最終的な第5のマスタ
パターンM5と被測定パターンPの排他的論理和をと
る。この排他的論理和の結果は、被測定パターンPにピ
ンホールHがあるか否かによって異なる。被測定パター
ンPにピンホールがない場合は、被測定パターンPとマ
スタパターンM5が同一なので、排他的論理和の結果が
全て「0」となる。
【0058】これに対し、被測定パターンPにピンホー
ルHが存在する場合は、被測定パターンPとマスタパタ
ーンM5に相違があり、排他的論理和の結果が「1」と
なる画素が存在することになる。こうして、第2、第3
のマスタパターンM1,M2と対応しない領域に存在す
るピンホールHを検出することができる。そして、画像
処理装置4は、排他的論理和の結果が「1」となって欠
陥と認識した位置(図9ではHの位置)を記憶する。
【0059】以上のような検査を被測定パターン全体に
ついて行った後、画像処理装置4は記憶した欠陥の位置
をアドレス情報として出力する。第2の画像処理装置5
は、第1の画像処理装置4から送られたアドレス情報に
基づき、検出された欠陥を中心とする所定の大きさの領
域について、被測定パターンと上記第1のマスタパター
ンをソフトウエア処理で比較して誤差を求め、被測定パ
ターンの検査を行う(ステップ111)。
【0060】第2〜第5のマスタパターンの各々と被測
定パターンとの比較検査は、ハードウェアで実現でき、
検出した欠陥(正確には、欠陥の候補)を含む所定の領
域だけ、処理時間のかかる被測定パターンと第1のマス
タパターンの比較によって検査するので、被測定パター
ンの欠陥を従来よりも高速に検査することができる。な
お、本実施の形態では、CADデータから第1のマスタ
パターンを作成しているが、良品と判定された被測定パ
ターンを撮像し、この被測定パターンから第1のマスタ
パターンを作成するようにしてもよい。また、本実施の
形態では、各マスタパターンを中心線と直角の方向に収
縮、膨張処理しているが、全方向に収縮、膨張処理して
もよい。
【0061】
【発明の効果】本発明によれば、請求項1に記載のよう
に、欠損、ピンホール又は断線検出用の第2のマスタパ
ターンから第4のマスタパターンを作成し、突起、飛び
散り又は短絡検出用の第3のマスタパターンから第5の
マスタパターンを作成して、被測定パターンと第4のマ
スタパターンの排他的論理和をとると共に被測定パター
ンと第5のマスタパターンの排他的論理和をとることに
より、第2、第3のマスタパターンと対応しない領域に
存在する飛び散りやピンホールといった欠陥を正しく検
出することができる。その結果、被測定パターンを高速
に、かつ正しく検査することができる。
【0062】また、請求項2に記載のように、パターン
検査装置をマスタパターン作成手段及び画像処理手段か
ら構成することにより、被測定パターンを高速に、かつ
正しく検査することができるパターン検査装置を実現す
ることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態となるパターン検査方法
を示すフローチャート図である。
【図2】 パターン検査装置のブロック図である。
【図3】 第2、第3のマスタパターンの作成方法を説
明するための図である。
【図4】 被測定パターンとマスタパターンの位置合わ
せ方法を説明するための図である。
【図5】 第2のマスタパターンとの比較による検査方
法を説明するための図である。
【図6】 第3のマスタパターンとの比較による検査方
法を説明するための図である。
【図7】 第4のマスタパターンとの比較による検査方
法を説明するための図である。
【図8】 第4、第5のマスタパターンとの比較による
検査を実行する検査部のブロック図である。
【図9】 第5のマスタパターンとの比較による検査方
法を説明するための図である。
【図10】 従来の検査方法を説明するための図であ
る。
【符号の説明】
1…グリーンシート、2…X−Yテーブル、3…ライン
センサカメラ、4…第1の画像処理装置、5…第2の画
像処理装置、6…ホストコンピュータ、7…表示装置。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 被測定パターンと比較するための基準と
    なる第1のマスタパターンを収縮処理して、欠損、ピン
    ホール又は断線検出用の第2のマスタパターンを作成す
    ると共に、第1のマスタパターンを膨張処理して、突
    起、飛び散り又は短絡検出用の第3のマスタパターンを
    作成し、 第2のマスタパターンを膨張処理して被測定パターンと
    の論理積を求め、この論理積の結果を第2、第3のマス
    タパターンと対応しない領域における飛び散り検出用の
    第4のマスタパターンとし、 第4のマスタパターンを膨張処理して被測定パターンと
    の論理積を求め、この論理積の結果を新たな第4のマス
    タパターンとすることを所定回数繰り返し、 第3のマスタパターンの論理反転を求めた後に収縮処理
    して被測定パターンとの論理和を求め、この論理和の結
    果を第2、第3のマスタパターンと対応しない領域にお
    けるピンホール検出用の第5のマスタパターンとし、 第5のマスタパターンを収縮処理して被測定パターンと
    の論理和を求め、この論理和の結果を新たな第5のマス
    タパターンとすることを所定回数繰り返し、 被測定パターンと第4のマスタパターンの排他的論理和
    をとると共に被測定パターンと第5のマスタパターンの
    排他的論理和をとることにより、被測定パターンの欠陥
    を検出することを特徴とするパターン検査方法。
  2. 【請求項2】 被測定パターンと比較するための基準と
    なる第1のマスタパターンを収縮処理して、欠損、ピン
    ホール又は断線検出用の第2のマスタパターンを作成す
    ると共に、第1のマスタパターンを膨張処理して、突
    起、飛び散り又は短絡検出用の第3のマスタパターンを
    作成するマスタパターン作成手段と、 第2のマスタパターンを膨張処理して被測定パターンと
    の論理積を求め、この論理積の結果を第2、第3のマス
    タパターンと対応しない領域における飛び散り検出用の
    第4のマスタパターンとし、第4のマスタパターンを膨
    張処理して被測定パターンとの論理積を求め、この論理
    積の結果を新たな第4のマスタパターンとすることを所
    定回数繰り返し、第3のマスタパターンの論理反転を求
    めた後に収縮処理して被測定パターンとの論理和を求
    め、この論理和の結果を第2、第3のマスタパターンと
    対応しない領域におけるピンホール検出用の第5のマス
    タパターンとし、第5のマスタパターンを収縮処理して
    被測定パターンとの論理和を求め、この論理和の結果を
    新たな第5のマスタパターンとすることを所定回数繰り
    返し、被測定パターンと第4のマスタパターンの排他的
    論理和をとると共に被測定パターンと第5のマスタパタ
    ーンの排他的論理和をとることにより、被測定パターン
    の欠陥を検出する画像処理手段とを有することを特徴と
    するパターン検査装置。
  3. 【請求項3】 請求項2記載のパターン検査装置におい
    て、 前記画像処理手段は、前記第2のマスタパターンを膨張
    処理する第1の膨張回路と、 第1の膨張回路の出力と被測定パターンの論理積をとる
    第1の論理積回路と、 入力パターンを膨張処理する第2の膨張回路および第2
    の膨張回路の出力と被測定パターンの論理積をとる第2
    の論理積回路からなる1組が所定段数直列に接続され、
    初段の第2の膨張回路の入力に第1の論理積回路の出力
    が接続された第1の論理演算回路と、 最終段の第2の論理積回路の出力と被測定パターンの排
    他的論理和をとる第1の排他的論理回路と、 第3のマスタパターンを論理反転する反転回路と、 反転回路から出力されたパターンを収縮処理する第1の
    収縮回路と、 第1の収縮回路の出力と被測定パターンの論理和をとる
    第1の論理和回路と、 入力パターンを収縮処理する第2の収縮回路および第2
    の収縮回路の出力と被測定パターンの論理和をとる第2
    の論理和回路からなる1組が所定段数直列に接続され、
    初段の第2の収縮回路の入力に第1の論理和回路の出力
    が接続された第2の論理演算回路と、 最終段の第2の論理和回路の出力と被測定パターンの排
    他的論理和をとる第2の排他的論理回路とを備えるもの
    であることを特徴とするパターン検査装置。
JP9119512A 1997-05-09 1997-05-09 パターン検査方法及びパターン検査装置 Expired - Fee Related JP2987565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9119512A JP2987565B2 (ja) 1997-05-09 1997-05-09 パターン検査方法及びパターン検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9119512A JP2987565B2 (ja) 1997-05-09 1997-05-09 パターン検査方法及びパターン検査装置

Publications (2)

Publication Number Publication Date
JPH10307917A true JPH10307917A (ja) 1998-11-17
JP2987565B2 JP2987565B2 (ja) 1999-12-06

Family

ID=14763112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9119512A Expired - Fee Related JP2987565B2 (ja) 1997-05-09 1997-05-09 パターン検査方法及びパターン検査装置

Country Status (1)

Country Link
JP (1) JP2987565B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868175B1 (en) 1999-08-26 2005-03-15 Nanogeometry Research Pattern inspection apparatus, pattern inspection method, and recording medium
US7796801B2 (en) 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
US7817844B2 (en) 1999-08-26 2010-10-19 Nanogeometry Research Inc. Pattern inspection apparatus and method
US7983471B2 (en) 2006-12-05 2011-07-19 Ngr Inc. Pattern inspection apparatus and method
US8150140B2 (en) 2008-12-22 2012-04-03 Ngr Inc. System and method for a semiconductor lithographic process control using statistical information in defect identification
US8422761B2 (en) 2008-12-22 2013-04-16 Ngr Inc. Defect and critical dimension analysis systems and methods for a semiconductor lithographic process

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868175B1 (en) 1999-08-26 2005-03-15 Nanogeometry Research Pattern inspection apparatus, pattern inspection method, and recording medium
US7660455B2 (en) 1999-08-26 2010-02-09 Nanogeometry Research Inc. Pattern inspection apparatus, pattern inspection method, and recording medium
US7796801B2 (en) 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
US7817844B2 (en) 1999-08-26 2010-10-19 Nanogeometry Research Inc. Pattern inspection apparatus and method
US8045785B2 (en) 1999-08-26 2011-10-25 Ngr Inc. Pattern inspection apparatus and method
US7983471B2 (en) 2006-12-05 2011-07-19 Ngr Inc. Pattern inspection apparatus and method
US8285031B2 (en) 2006-12-05 2012-10-09 Ngr Inc. Pattern inspection apparatus and method
US9189843B2 (en) 2006-12-05 2015-11-17 Ngr Inc. Pattern inspection apparatus and method
US8150140B2 (en) 2008-12-22 2012-04-03 Ngr Inc. System and method for a semiconductor lithographic process control using statistical information in defect identification
US8422761B2 (en) 2008-12-22 2013-04-16 Ngr Inc. Defect and critical dimension analysis systems and methods for a semiconductor lithographic process

Also Published As

Publication number Publication date
JP2987565B2 (ja) 1999-12-06

Similar Documents

Publication Publication Date Title
US7349575B2 (en) Pattern inspection method and apparatus, and pattern alignment method
JP2008185514A (ja) 基板外観検査装置
JP3127434B2 (ja) パターン検査方法及びパターン検査装置
JP2987565B2 (ja) パターン検査方法及びパターン検査装置
JP3049488B2 (ja) パターン検査方法及びパターン検査装置
JP3579247B2 (ja) パターンの位置合わせ方法
JP3857668B2 (ja) パターンの位置合わせ方法
JP2001202520A (ja) パターンの合成方法
JPH10141930A (ja) パターン検査方法及びパターン検査装置
JP3447538B2 (ja) パターン検査方法
JP3704014B2 (ja) パターンの検査方法
JP3480643B2 (ja) パターンの検査方法
JP4057479B2 (ja) パターン検査方法
JPH10307918A (ja) パターン検査方法及びパターン検査装置
JP3694198B2 (ja) パターンの位置合わせ方法
JP3619075B2 (ja) パターンの検査方法
JP2000149020A (ja) パターンの位置合わせ方法
JP3706375B2 (ja) パターン検査方法およびパターン検査装置
JP3511456B2 (ja) パターン検査方法
JP2001202519A (ja) パターンの位置合わせ方法
JP4087973B2 (ja) 実装部品の部品間検査方法およびその装置
JPH11312242A (ja) 検査状況表示方法
JP2939582B2 (ja) パターンの位置合わせ方法
JP3480641B2 (ja) パターンの検査方法
JP3441299B2 (ja) パターン検査装置

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees