JPH10302456A - 磁性薄膜メモリ素子及びそれを用いた磁性薄膜メモリ - Google Patents
磁性薄膜メモリ素子及びそれを用いた磁性薄膜メモリInfo
- Publication number
- JPH10302456A JPH10302456A JP9111037A JP11103797A JPH10302456A JP H10302456 A JPH10302456 A JP H10302456A JP 9111037 A JP9111037 A JP 9111037A JP 11103797 A JP11103797 A JP 11103797A JP H10302456 A JPH10302456 A JP H10302456A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- magnetic layer
- layer
- thin film
- film memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/3218—Exchange coupling of magnetic films via an antiferromagnetic interface
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Power Engineering (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
となる磁性薄膜の反磁界をなくし、高集積化を可能にし
た磁性薄膜メモリを提供することを目的とする。 【解決手段】 基板上に、膜面内の一方向に磁化配向し
低い保磁力を有する第1磁性層と、この第1磁性層の磁
化配向と平行または反平行に磁化配向し高い保磁力を有
する第2磁性層と、この第1磁性層と第2磁性層との層
間に設けられた非磁性層とを有し、この第1磁性層から
第2磁性層までの積層構造の層方向の電気抵抗が、磁気
配向により変化する磁気抵抗素子に、さらに第1磁性層
および磁性層に接して第3磁性層を設け、外部磁界が0
のときに第1磁性層、第2磁性層および第3磁性層によ
りこの非磁性層を囲む閉磁路を構成することを特徴とす
る磁性薄膜メモリ素子。
Description
て情報を記録し、磁気抵抗効果によって再生する磁性薄
膜メモリ素子およびそれを用いた磁性薄膜メモリに関す
るものである。
可動部のない固体メモリであるが、電源が断たれても情
報を失わず、繰り返し書き換え回数が無限回であり、放
射線が入射しても記録内容が消失する危険性がない等、
半導体メモリと比較して有利な点がある。特に近年、巨
大磁気抵抗(GMR)効果を利用した薄膜磁気メモリ
は、従来から提案されている異方性磁気抵抗効果を用い
た磁性薄膜メモリと比較して大きな出力が得られるため
注目されている。
p22(1996)には、図12に示したように硬質磁
性膜HM/非磁性膜NM/軟磁性膜SM/非磁性膜NM
なる構成要素を複数回積層してメモリー素子とした固体
メモリが提案されている。このメモリー素子には金属導
体と接合されてセンス線Sが、また、絶縁膜Iによって
上記センス線Sと絶縁されたワード線Wが、各々設けら
れており、このワード線電流およびセンス線電流によっ
て発生する磁界により情報の書き込みを行う。
線Wに電流Iを流し電流の向きIDによって異なる方向
の磁界を発生させて硬質磁性膜HMの磁化反転を行いメ
モリー状態“0”,“1”の記録を行う。例えば同図
(a)に示すように正の電流を流して、同図(b)に示
すように右向きの磁界を発生させて硬質磁性膜HMに
“1”の記録を行い、また同図(c)に示すように負の
電流を流して、同図(d)に示すように左向きの磁界を
発生させて硬質磁性膜HMに“0”の記録を行う。情報
の読み出しは図14に示すようにワード線Wに記録電流
より小さい電流Iを流して軟磁性膜SMの磁化反転のみ
を起こし、その際の抵抗変化を測定する。巨大磁気抵抗
効果を利用すれば軟磁性膜SMと硬質磁性膜HMの磁化
が平行の場合と反平行の場合で抵抗値が異なるので、そ
のとき生ずる抵抗変化により“1”,“0”のメモリー
状態を判別することができる。
スを印加すると、軟磁性膜は右向きから左向きとなり、
メモリー状態“1”に対しては、同図(b)のように小
さい抵抗値から同図(c)のように大きい抵抗値に変化
する。メモリー状態“0”に対しては、同図(d)のよ
うに大きい抵抗値から同図(e)のように小さい抵抗値
に変化する。このようにして抵抗の変化を読み取れば、
記録後の軟磁性膜SMの磁化状態に関わらず硬質磁性膜
HMに記録した情報の読み出しが可能であり、非破壊読
み出しが可能である。
性薄膜メモリは、ビットセルの面積を小さくするに伴っ
て、磁性層内部で生じる反磁界(自己減磁界)が無視で
きなくなり、記録保持する磁性層の磁化方向が一方向に
定まらず不安定となってしまう。従って上記構成の磁性
薄膜メモリは、ビットセルを微細化すると共に情報の保
存ができず、高集積化が不可能であるといった欠点を有
していた。
を微細化する際に問題となる磁性薄膜の反磁界をなく
し、高集積化を可能にした磁性薄膜メモリを提供するこ
とを目的とする。
実現し、非磁性層の製造マージンが広く、再生時間が短
く、ノイズの少ない再生を実現する磁性薄膜メモリの記
録再生方法提供することを目的とする。
面内の一方向に磁化配向し低い保磁力を有する第1磁性
層と、この第1磁性層の磁化配向と平行または反平行に
磁化配向し高い保磁力を有する第2磁性層と、この第1
磁性層と第2磁性層との層間に設けられた非磁性層とを
有し、この第1磁性層から第2磁性層までの積層構造の
層方向の電気抵抗が、前記第1磁性層の磁化方向とこの
第2磁性層の磁化方向が平行のときは低い抵抗値を示
し、反平行のときは高い抵抗値を示す磁気抵抗素子を用
いた磁性薄膜メモリ素子であって、前記第1磁性層およ
び第2磁性層と共に前記非磁性層を囲むように前記第1
磁性層および第2磁性層に接して第3磁性層が設けら
れ、外部磁界が0のときには前記第1磁性層の磁化方向
と前記第2磁性層の磁化方向が反平行状態を示して第1
磁性層、第2磁性層および第3磁性層によりこの非磁性
層を囲む閉磁路を構成することを特徴とする磁性薄膜メ
モリ素子に関する。
いがシリコン基板を用いるとメモリ動作に必要なスイッ
チング素子、センス回路、ドライバー、アンプ等の半導
体素子を本発明の磁性薄膜素子と同一の基板上に作成す
ることができる。
前記第2磁性層の側面に接して設けられることが好まし
い。
と前記第2磁性層の層間にあって前記非磁性層の両端に
設けられていてもよく、さらにこの場合には前記第3磁
性層の全体の長さは、前記非磁性層の長さの3分の1以
下であることが好ましい。
1磁性層および第2磁性層の長さL(μm)と磁性層の
膜厚t(μm)との関係は、(式1)で表されることが
好ましい。
する磁性薄膜素子の第2磁性層間の距離d(μm)と第
1磁性層および第2磁性層の膜厚t(μm)との関係が
(式2)で表されることが好ましい。
層および前記第2磁性層の磁気異方性、保磁力より小さ
いことが好ましい。
よびFeを主要構成成分とする金属膜からなることが好
ましい。
dFe、NdFeおよびTbFeからなる群より選ばれ
る少なくとも1種の合金を含む金属膜からなることも好
ましい。
ることも好ましい。
層の保磁力の半分以下であることが好ましく、前記第2
磁性層の保磁力は5[Oe]以上で50[Oe]以下で
あることが好ましく、この場合、第1磁性層の保磁力は
2[Oe]以上で25[Oe]以下であることが好まし
い。
さと幅の比は、2以上であり、長さ方向に前記第3磁性
層が設けられていることが好ましい。
oからなる群より選ばれる少なくとも1種を構成成分と
する金属膜からなることが好ましい。
はCoを主要構成成分とする金属膜からなることが好ま
しい。
ピン依存トンネリングにより磁気抵抗効果が生じること
を特徴とする。この場合、前記非磁性層はAlOx、A
lNx、SiOx、SiNxおよびNiOxからなる群より
選ばれる少なくとも1種の化合物からなることが好まし
く、前記非磁性層の膜厚は4オングストローム以上25
オングストローム以下であることが好ましい。また前記
第1磁性層および第2磁性層の膜厚は20オングストロ
ーム以上が好ましくさらには80オングストローム以上
が好ましく、5000オングストローム以下が好ましく
より好ましくは1000オングストローム以下がよい。
ピン依存散乱により磁気抵抗効果が生じることを特徴と
する。この場合、前記非磁性層に良導体である金属層を
用いることが好ましく、特にCuを構成成分とすること
が好ましい。この非磁性層の膜厚は5オングストローム
以上60オングストローム以下であることが好ましい。
また前記第1磁性層および第2磁性層の膜厚は20オン
グストローム以上200オングストローム以下であるこ
とが好ましい。
もしくは前記第2磁性層と前記非磁性層の間、またはそ
の両方にCoを主成分とする磁性層が設けられているこ
とが好ましい。
を挟んで第1磁性層および第2磁性層が2回以上30回
以下に積層することも可能である。
状に配列された複数の上記の磁性薄膜メモリ素子と、縦
(または横方向)に並ぶ複数の磁性薄膜メモリ素子の第
2磁性層(または第1磁性層)に接続される第1ワード
線と、この第1ワード線と交差する方向に並ぶ複数の磁
性薄膜メモリ素子の第1磁性層(または第2磁性層)に
接続される第2ワード線とを有し、各磁性薄膜メモリ素
子が第1ワード線および第2ワード線により挟まれて構
成される。
合、第1ワード線と第2ワード線に電流を流しこの電流
により生じる合成磁界により前記第2磁性層の磁化方向
を定め、前記ワード線の電流を流す方向を変えることに
より“0”と“1”の状態を記録する。また再生する場
合は、再生時のワード電流により生じる磁界により、前
記メモリ素子の第1磁性層のみの磁化方向が反転するこ
とにより生じる抵抗変化を利用する。前記ワード電流に
より生じる磁界は、第1磁性層の反転磁界より大きく、
第2磁性層の反転磁界より小さい。
いては、保存時には記録に関わる磁性膜が閉磁路を構成
するため、反磁界による悪影響をなくすことが可能であ
り、安定に磁化情報を保存できる。従って、1ビットの
セル幅を小さくすることができ、集積度の高い磁性薄膜
メモリを実現することができる。
め、より安定に情報の記録再生を行うことが可能とな
る。
ためアクセス時間を短縮することができる。
が可能であり、再生時の抵抗ばらつきを抑えることがで
きS/Nを向上させることができる。
を図面を用いてより詳細に説明する。図1および図2は
本発明の磁性薄膜メモリ素子の一例を示す説明図であ
る。図1(a)において、1は第1磁性層、2は第2磁
性層、3は第3磁性層、4は非磁性層を示す。また矢印
は各磁性層における主な磁化方向を示している。また図
1(b)は図1の構成のメモリ素子の磁化状態をより詳
細に示したものである。また図1(c)は図1(a)の
構成のメモリ素子の磁化状態を第1磁性層側の上面から
示したものである。
抗薄膜素子は、膜面内の一方向に磁化方向がある第1磁
性層1および第2磁性層2が、非磁性層を介して積層さ
れており、第1磁性層および第2磁性層の側面には第3
磁性層3が設けられており、全体として第1磁性層およ
び第2磁性層および第3磁性層が非磁性層を囲むように
配置されている。
の磁化と第2磁性層の磁化は反平行であって、第3磁性
層を介して閉磁路構成となっている。
として主な向きを示したが、詳細には第3磁性層の磁化
は図1(b)に示すように緩やかに曲がって環状のルー
プを作っており、安定なエネルギー状態が実現されてい
る。第1、2および3磁性層内部の至る所で磁束密度と
断面積の積が一定であることが完全な閉磁路ができるた
めに好ましい。図1(c)に示すように、第1磁性層の
磁化は一方向に一様に配向している。また第2磁性層の
磁化状態も磁化方向を逆向きにした以外は図1(c)と
同じように一方向に一様に配向した状態となっており、
安定な磁化状態が実現されている。
きいところを担っているため、第3磁性層は、第1磁性
層および第2磁性層に比べて磁気異方性、保磁力が小さ
く透磁率が高く、容易に任意の磁化方向をとれる材料が
好ましい。また第3磁性層に磁壁エネルギーが小さい材
料を選択することも、スピンがカーブする場合に起きる
磁壁エネルギーの上昇を抑えるために好ましい。
気異方性が小さく、第1磁性層、第2磁性層より保磁力
が小さい磁性材料が好ましい。このようなものとしてN
iおよびFeを主要構成成分とする金属膜が挙げられ、
具体的にはNiFeおよびNiFeCo等を挙げること
ができる。また、第3磁性層の材料として垂直磁化膜を
用いることも好ましく、GdFe、NdFeおよびTb
Feからなる群より選ばれる少なくとも1種の合金を含
む金属膜等が用いられる。この合金としては、GdxF
e100-x、NdxFe100-xおよびTbxFe100-x等を挙
げることができる。これらの垂直磁化膜については、x
は元素組成で10以上35以下が好ましい。これらの合
金はさらにCo等の添加元素を混入させて用いることが
できる。
層および非磁性層および第2磁性層の側面に接するよう
に配置されているが、図2(a)に示したように、第3
磁性層3を第1磁性層1および第2磁性層2の中間に配
置して、非磁性層4の一部を置き換える形で設けてもよ
い。図2(a)の構成を磁化状態を詳細に示すと図2
(b)のように閉磁路を構成しており、この場合磁化の
環状ループの曲率の大きいところは第1磁性層および第
2磁性層中に存在している。第1磁性層を上から見ると
図2(c)に示すようにこの構成の素子においても第1
磁性層の磁化は一方向に一様に配向している。また第2
磁性層の磁化状態も磁化方向を逆向き以外は図2(c)
と同じように一方向に一様に配向した状態となってお
り、安定な磁化状態が実現されている。
有範囲を大きくしすぎると磁気抵抗効果が低下するの
で、第3磁性層の合計の長さは非磁性層の長さに対して
3分の1以内にすることが好ましい。より好ましくは4
分の1以下である。この構成の素子の場合は、第3磁性
層は、閉磁路のうち主に垂直磁化領域を受け持つ部分な
ので垂直磁化成分が大きい材料を用いるのがより好まし
い。
リ素子を示したが、これらを兼ね備えた構成でもよく、
第1磁性層および第2磁性層が第3磁性層を介して、全
体として環状の磁化ループが形成される形で形成されれ
ばよい。
リの第1の形態においては、スピン依存トンネリングに
よる磁気抵抗効果が生じる磁性薄膜メモリ素子を用い
る。このスピントンネリングによる磁気抵抗効果は、例
えば図1または図2に示す第1磁性層/非磁性層/第2
磁性層の構造において、非磁性層には薄い絶縁層を用い
る。そして、再生時に電流を膜面に対して垂直に流した
際に第1磁性層から第2磁性層へ電子のトンネル現象が
起きるようにする。
イプの磁性薄膜メモリ素子は、強磁性体金属において伝
導電子がスピン偏極を起こしているため、フェルミ面に
おける上向きスピンと下向きスピンの電子状態が異なっ
ており、このような強磁性体金属を用いて、強磁性体と
絶縁体と強磁性体からなる強磁性トンネル接合を作る
と、伝導電子はそのスピンを保ったままトンネルするた
め、両磁性層の磁化状態によってトンネル確率が変化
し、それがトンネル抵抗の変化となって現れる。従っ
て、第1磁性層と第2磁性層の磁化が平行の場合は抵抗
が小さく第1磁性層と第2磁性層の磁化が反平行の場合
は抵抗が大きくなる。
差が大きい方がこの抵抗値は大きくなりより大きな再生
信号が得られるので、第1磁性層と第2磁性層はスピン
分極率の高い磁性材料を用いることが好ましい。具体的
にはNi、FeおよびCoからなる群より選ばれる少な
くとも1種を構成成分とする金属膜からなることが好ま
しい。具体的にはFe、Co、FeCo、NiFe、N
iFeCo等を挙げることができる。NiFeの元素組
成は、NixFe100-xとした場合、xは0以上82以下
が好ましい。より具体的には、Fe、Co、Ni72Fe
28、Ni51Fe 49、Ni42Fe58、Ni25Fe75、Ni
9Fe91等が挙げられる。特にフェルミ面における上下
スピンの偏極量が大きいFeを含むものが好ましく、さ
らにCoを第2成分として含むものが好ましい。
形成するとともに、第2磁性層に保存された磁化情報を
スピントンネルによる巨大磁気抵抗効果を利用して読み
出すために設けられたものである。第1磁性層は第2磁
性層よりも低い保磁力を有し、再生時には第1磁性層の
みが反転し、保存時には第2磁性層と環状ループを形成
しやすいような材料を選択する。
は、上述の組成のなかでもNiを含む軟磁性材料が好ま
しく、具体的にはNiFeまたはNiFeCoを含む合
金膜を用いることがより好ましい。NiFeの元素組成
は、NixFe100-xとした場合、xは30以上82以下
が好ましい。またNiFeCoの元素組成は、Ni
x(Fe100-yCoy)100-xとした場合、xは30以上8
2以下、yは0以上90以下が好ましい。
抗値が小さくなって再生信号出力が十分得られない場合
があるので20オングストローム以上が好ましく、さら
には80オングストローム以上が好ましい。再生時に電
流を膜面に対して垂直に流すCPP(Current
Perpendicular to the film
Plane)−MR(Magneto−Resist
ance)効果を用いる場合では、スピンの向きを保存
して動ける距離、即ちスピン拡散長が重要因子となる。
そこで第1磁性層の膜厚は、スピン拡散長より薄くする
ことが好ましく、厚すぎるとセルの抵抗値が大きくなり
すぎる等の問題があるので、5000オングストローム
以下が好ましく、1000オングストローム以下がさら
に好ましい。
的で設けられたもので、”0”と”1”の情報に応じて
磁化の向きが決まる。第2磁性層は、第1磁性層と同じ
く巨大磁気抵抗効果が効率的に発生すること、および、
安定に磁化状態を保存できることが必要である。第2磁
性層は第1磁性層よりも高い保磁力を有する。このため
第2磁性層は上述の組成のうち、特にFeおよび/また
はCoを主要構成成分とする金属膜からなるものが好ま
しい。例えばFe、FeCo、Co等の磁性膜をあげる
ことができる。
向上などの目的でPt等の添加元素を加えてもよい。C
oにFeを添加すると保磁力は小さくなり、Ptを添加
すると保磁力は大きくなるので、第2磁性層を例えばC
o100-x-yFexPtyとして元素組成xおよびyを調節
して保磁力を制御すればよい。また成膜時の基板温度を
高くすることによっても保磁力を高めることができるの
で、別の保磁力の制御方法として成膜時の基板温度を調
節してもよい。この方法と前述した強磁性薄膜の組成を
調節する方法とを組合せてもよい。
様に、膜組成と成膜時の基板温度で調節することができ
る。
モリ保持性能が劣化し、また再生信号出力が減少してし
まうセルの抵抗値が小さくなり、また磁化を保持できな
くなるので20オングストローム以上が好ましく、さら
には80オングストローム以上が好ましい。CPP−M
R効果を用いる場合では、スピンの向きを保存して動け
る距離、即ちスピン拡散長が重要因子となる。そこで第
2磁性層の膜厚は、スピン拡散長より薄くすることが好
ましく、厚すぎるとセルの抵抗値が大きくなりすぎる、
また、ワード電極からの距離が離れて磁化反転が起きに
くくなるなどの問題があるので、5000オングストロ
ーム以下が好ましく、より好ましくは1000オングス
トローム以下がよい。
ルするために非磁性でなければならない。この実施形態
における非磁性層は、第1磁性層と第2磁性層の間を絶
縁する層であり、層の全部が絶縁材料で形成されていて
も、多層構造としてその一部の層を絶縁層とすることも
できる。特に一部を絶縁層にしてその厚みを極小にする
ことにより、磁気抵抗効果を更に高めることができる。
Ox、AlNx、SiOx、SiNx、およびNiOx等を
挙げることができる。この中でもAl2O3が絶縁性が高
く緻密であるため好ましい。絶縁材料が酸化膜である場
合は、例えばAl膜を形成し、その一部を空気中で酸化
させてAl2O3層を形成することができる。
ーム程度の均一な層であって、その膜厚は4オングスト
ローム以上25オングストローム以下であることが好ま
しい。より好ましくは6オングストローム以上18オン
グストロームがよい。
リの第2の実施形態は、スピン依存散乱により磁気抵抗
効果が生じる磁性薄膜メモリ素子を用いる。このスピン
依存散乱による磁気抵抗効果は、例えば図1または図2
に示す様に第1磁性層/非磁性層/第2磁性層の構造に
おいて、非磁性層には良導体である金属層を用いる。こ
のスピン依存散乱により磁気抵抗効果は、伝導電子の散
乱がスピンによって大きく異なることに由来している。
即ち磁化と同じ向きのスピンを持つ伝導電子はあまり散
乱されないため抵抗が小さくなる。一方、前記の非磁性
層を介した各磁性層が反強磁性配列となって、いずれの
スピンを持つ伝導電子も反対方向のスピンを持った磁性
原子によって同等に散乱されるために前記の場合の抵抗
値よりも大きくなる。そして再生時に電流を膜面に対し
て垂直に流すCPP−MR効果を用いる。このCPP−
MRは膜面に平行に電流を流すCIP(Current
Inplane to the film Plan
e)−MR効果よりも伝導電子が界面を横切る確率が増
えるため大きな抵抗変化率が得られる信号検出感度を高
くすることができる。
性層の特徴を示す。第1磁性層は、第2磁性層と環状ル
ープを形成するとともに、第2磁性層に保存された磁化
情報を巨大磁気抵抗効果を利用して読み出すために設け
られたものである。
なる群より選ばれる少なくとも1種を構成成分とする金
属膜からなることが好ましい。この金属(合金)として
は、例えばNiFe、NiFeCo、FeCoおよびC
oFeB等を挙げることができる。NiFeの元素組成
は、NixFe100-xとした場合、xは35以上86以下
が好ましい。また、NiFeCoの元素組成は、Nix
(Fe100-yCoy)100 -xとした場合、xは10以上7
0以下、yは30以上90以下が好ましく、さらにyは
60以上85以下が好ましい。
を主要構成成分とするアモルファス合金からなることも
好ましい。具体的には、Co84Fe9B7、Co72Fe8
B20等の組成をもつCoFeB等のアモルファス磁性体
が挙げられる。
的で設けられたもので、“0”、“1”の情報に応じて
磁化の向きが決定される。第2磁性層は、第1磁性層と
同じく巨大磁気抵抗効果が効率的に発生すること、およ
び安定に磁化状態を保存できることが必要である。
主要構成成分とする金属膜からなることが好ましい。例
えばFe、FeCo、Co等の金属(合金)を挙げるこ
とができる。また、Pt等の添加元素を加えてもよい。
CoにFeを添加すると保磁力は小さくなり、Ptを添
加すると保磁力は大きくなるので、第2磁性層を例えば
Co100-x-yFexPtyとして元素組成xおよびyを調
節して保磁力を制御すればよい。
抗効果が効率よく発生するように設定されることが必要
である。具体的には、第1磁性層の膜厚が電子の平均自
由行程より大幅に大きくなると、フォノン散乱を受けて
その効果が薄れるため、少なくとも200オングストロ
ーム以下であることが好ましい。さらに好ましくは15
0オングストローム以下がよい。しかし、薄すぎるとセ
ルの抵抗値が小さくなり再生信号出力が減少し、また磁
化を保持できなくなる場合があるので、20オングスト
ローム以上が好ましく、さらには80オングストローム
以上が好ましい。
様に、散乱型の巨大磁気抵抗効果が効率よく発生するよ
うに設定されるため、少なくとも200オングストロー
ム以下であることが好ましい。さらに好ましくは150
オングストローム以下がよい。しかしあまり薄すぎると
メモリ保持性能が劣化し、またセルの抵抗値が小さくな
り再生信号出力が減少してしまう場合があるので、20
オングストローム以上が好ましく、さらには80オング
ストローム以上が好ましい。
体からなり、好ましくは、Cuを主成分として用いるこ
とが、磁性層とフェルミエネルギー準位が近く、密着性
もよいため、磁化方向が変わるときに界面で抵抗が生じ
易く大きな磁気抵抗比を得るのに好都合である。また、
非磁性層の膜厚は5オングストローム以上60オングス
トローム以下であることが好ましい。
磁性層の間もしくは第2磁性層と非磁性層の間またはそ
の両方の間に、Coを主成分とする磁性層を設けると、
磁気抵抗比が高くなるため、より高いS/N比が得られ
るため好ましい。この場合のCoを主成分とする層の厚
みは20オングストローム以下が好ましい。
に、{第1磁性層/非磁性層/第2磁性層/非磁性層}
を1つのユニットとして、このユニットを積層してもよ
い。積層する組数は多いほどMR比が大きくなり好まし
いが、積層する組数を余り多くすると磁性層と非磁性層
との界面に乱れが生じやすくなる等の問題が発生するの
で、積層の回数は40組以下、さらに好ましくは3〜2
0組程度とすることが好ましい。
モリ素子を多数配列して固体メモリを作成する場合のメ
モリセルの配列構造について詳細に説明する。
面から見た図である。メモリセル17は1個の磁性薄膜
メモリ素子を有する1個の記憶単位である。この図では
多数のメモリセル17のうち一部のみ図示し他の大部分
は省略している。
向に並ぶ第1ワード線とこの第1ワード線と交差する方
向に並ぶ第2ワード線とを有しており、その交差する部
分に磁性薄膜メモリ素子が配列されている。磁性薄膜メ
モリ素子は上下から第1ワード線と第2ワード線によっ
て挟まれて、それぞれがマトリックス状に並列に接続さ
れている。
と同時に再生のために設けられているものである。各第
1ワード線と各第2ワード線の両端には、駆動回路領域
9、10、11が設けられ、この領域には、各ワード線
および各センス線を選択駆動するためのデコーダー、ド
ライバ等の半導体素子が設けられている。
は、導電率が第1、2、3磁性層よりも大きな良導体を
用いる。例えばアルミニウム、銅、タングステン、もし
くはこれらの混合物、またはこれらとシリコンなどとの
混合物などが挙げられる。
したものである。同図に示した様にメモリ素子101、
102、103は並列に配列され各メモリ素子間は図示
していないが絶縁体が設けられておりメモリ素子同士が
電気的に導通することを防いでいる。第1ワード線5
1、52、53と第2ワード線6はメモリ素子を挟んで
直交して設けられている。
の配列構造例を示したものである。この構成では第3磁
性層がメモリセルの間を充填する形で設けられており、
第3磁性層が他のメモリ素子との素子間を分離する目的
も兼ねており構造が簡略になって好ましい。この場合、
第3磁性層は絶縁性の磁性体で形成されることが必要で
ある。たとえば、酸化物磁性材料を用いることが好まし
い。具体的にはMFe 2O4で表される化合物において、
元素MとしてNi、Co、Mg、Mn等を用いると抵抗
率が大きいため好ましい。特に、NiFe2O4が抵抗率
が最も高いので好ましい。
を図5に示した。この場合メモリ素子は図2に示した素
子の構成となっている。この場合にはメモリ素子間は図
3で示したと同じく、各メモリ素子間は図示していない
が絶縁体が設けられておりメモリ素子同士が電気的に導
通することを防いでいる。
モリ素子間のクロストークを防ぐために、各磁性薄膜メ
モリ素子の片側もしくは両側にスイッチング素子を設け
てもよい。スイッチング素子によって選択的に特定の1
メモリセルを選ぶことができる場合には第1ワード線お
よび第2ワード線は直交せずに平行に位置していてもよ
い。
を用いる場合には、第2ワード線を良導体等で別途設け
る必要は必ずしもなく、半導体の基板中に不純物元素を
パターン状に添加する等の公知の方法により電流の流れ
るチャンネルを形成し、これを第2ワード線として用い
ることもできる。
膜メモリと異なり、セルサイズを小さくしても磁化情報
の保存性を保つことが可能である。この本発明の効果を
以下に従来例と比較しながら説明する。
の内部に生じる反磁界の大きさに依存し、反磁界が大き
くなればなるほど磁化の保存性は悪化する。反磁界の大
きさは、磁性膜を円盤形の楕円体と仮定すれば大まかな
値を見積もることができる。
の関係をグラフに示したものである。
に示したような記録層として単層磁性膜111を用いた
場合に、反磁界Hdを磁性層の長さLに対して示した。
ここで磁性層の幅は長さに等しいとし、飽和磁化は典型
的なパーマロイ(Ni80Fe 20)の値である800em
u/ccとし、磁性層の膜厚は100オングストロー
ム、200オングストローム、300オングストローム
の3種類の膜厚で求めた。反磁界は、磁性層の膜厚が薄
くなると小さくなるが100オングストロームの磁性層
膜厚においても磁性層長さLが1μm以下で約100
[Oe]以上の非常に大きな値になることがわかる。
(b)に示した2層膜について同様に求めた。この場合
も磁性層の幅は長さに等しいとし、飽和磁化は、800
emu/cc、磁性層121、磁性層122の膜厚は等
しいとして100オングストローム、200オングスト
ローム、300オングストロームの3種類の膜厚で求め
た。非磁性層123の膜厚は10オングストロームとし
た。この2層膜の場合は、一方の磁性層121に生じる
反磁界は他層122からの静磁界Hstで緩和されるの
で、実効的に磁性層内部にかかる磁界Hd−Hstを求
めた。ここでHstは、磁荷がスピンカーリングするこ
となく端面に存在したと仮定した。実際にはスピンカー
リングするためHstは求められた値より小さくなる
が、それでもHd−Hstは磁性膜の長さLが短くなる
につれて急激に、大きくなることがわかる。
さの制約から5[Oe]以上50[Oe]以下にするこ
とが好ましく、更に好ましくは10[Oe]から30
[Oe]程度にするのがよい。Hd−Hstの大きさが
2[Oe]以上では保磁力の10分の1程度より大きく
なり安定な磁化保存は困難である。Hd−Hstが2
[Oe]となる磁性層の長さLは、磁性層の膜厚が10
0オングストロームの時に0.3μm、200オングス
トロームの時に0.6μm、300オングストロームの
時に0.9μmである。このため従来の技術である2層
磁性膜の反平行磁化状態を用いた場合には、磁性層の膜
厚が100オングストローム以上では磁性体長さ0.3
μm以下のメモリセルで磁化の安定な保存が困難にな
り、さらに磁性層の膜厚が200オングストローム以上
では磁性体長さ0.6μm以下のメモリセルで、磁性層
の膜厚が300オングストローム以上では0.9μm以
下のメモリセルで磁化の安定保存が困難になることがわ
かる。
長さL(μm)を磁性層の膜厚t(μm)に対してプロ
ットすると図10となり、Lとtの関係は(式1)で表
される。
来の2層磁性膜に第3磁性層を設けた本発明の閉磁路構
成からなる磁性膜について、反磁界(磁性体内部で発生
する磁界Hin)を示したが、磁性層の膜厚および磁性
膜の長さLによらず反磁界は0であり、磁化の配向性を
妨げる反磁界の大きさが、効果的に抑えられている。従
って、本発明では、磁性層の膜厚t(μm)と磁性層の
長さL(μm)との関係が(式2)の条件の時であって
も磁化が安定に保存される。
細化して高集積化した際も、安定に磁化情報の保存が可
能である。
形状が幅と長さが等しい形、たとえば上から見て正方形
の形もしくは円形のような形にした場合には、面内方向
に磁化配向させるのに十分な磁気異方性をだすのは困難
であった。従って従来の磁性薄膜メモリでは長さと幅の
比を2から3倍以上にして形状異方性により磁化配向さ
せるようにしていた。しかしこの場合においても、上述
の様にスピンが乱れが生じるため、室温付近でも磁性が
消失する、いわゆる超常磁性(スーパーパラ磁性)現象
がおきやすく、磁化の保存が不安定になるといった問題
があった。
は、磁性薄膜の形状が正方形の場合でも環状ループにす
ることによって比較的大きな異方性が生じる。このため
メモリセルを正方形にしても情報安定性を確保すること
ができ結果として集積度を飛躍的に高めることができ
る。本発明の磁性薄膜メモリを比較的高温の条件下で使
用する可能性がある場合などは、長さと幅の比を1より
大きくして形状異方性を出してより高くしてより保存性
高める様にしてもよい。この場合は形状異方性の効果は
長さと幅の比が2以上でその効果が明確になる。このた
め磁性薄膜メモリ素子の長さと幅の比は2以上とするの
がよい。この場合には第3磁性層は長さ方向に設けるの
がよい。
て、成膜中に磁界を印加する方法があり、この方法は容
易であってかつ有効である。これを行うには、第1磁性
層および第2磁性層の成膜中に永久磁石などを用いて基
板に対して面内の一方向に磁界を印加すればよい。磁界
の強度は10[Oe]以上の外部磁界を印加して行うこ
とが好ましい。更に好ましくは50[Oe]以上の磁界
を成膜中に一方向に印加するのがよい。この場合第3磁
性層は、磁界を印加した方向に設けるのがよい。
に漏洩磁界が発生しないことが特徴である。このため、
セルサイズを小さくしてもより安定に情報の記録再生を
行うが可能である。
8(a)、(b)は図9(a)、(b)に示した従来の
単層膜または2層膜のメモリ素子を直列に並べたとき
に、隣接するメモリ素子の側面に発生する面内方向の磁
界の大きさHnを磁性膜間の距離dに対してプロットし
たものである。図8(c)も同様に図3〜5に示したよ
うな本発明の磁性薄膜メモリ素子について、隣接するメ
モリ素子の側面に発生する面内方向の磁界の大きさHn
を隣り合うメモリ素子の第1磁性層間もしくは第2磁性
層間の距離dに対してプロットしたものである。磁性膜
の長さは全て0.2μmとし、飽和磁化および磁性膜、
非磁性膜の膜厚は前述の図7の場合と同じとした。
は、0.6μm以下のメモリ素子間距離dでは、100
オングストローム以上の膜厚で5[Oe]以上の磁界が
発生し、図8(b)から別の比較例である2層の磁性膜
では、磁性層の膜厚に応じて急激に大きくなることがわ
かる。前述したように第2磁性層の保磁力は5[Oe]
以上50[Oe]以下にすることが好ましく、更に好ま
しくは10[Oe]から30[Oe]程度にするのがよ
く、再生時には記録時の半分以下の磁界を印加するのが
好ましいので、5[Oe]以上20[Oe]以下の発生
磁界で磁化反転させることがより好ましい。
界Hnが1[Oe]に達した場合、ワード線から発生さ
せる磁界に対して記録時は10分の1程度、再生時は5
分の1程度の大きさになりえるため録再生時、特には再
生時に誤動作の大きな原因となりえる。隣接のメモリ素
子から発生する磁界Hnが1[Oe]となる磁性膜間の
距離dは、磁性層の膜厚tが100オングストロームの
時に0.15μm、200オングストロームの時に0.
25μm、300オングストロームの時に0.33μm
である。さらに他の磁性層膜厚に対しても求めて、磁性
膜間の距離d(μm)を磁性層の膜厚t(μm)に対し
てプロットすると図11となり、dとtの関係は(式
3)で表される。
を用いた場合には、磁性層の膜厚が100オングストロ
ーム以上では磁性膜間の距離dを0.15μm以下にす
ると磁化の安定な保存が困難になり、さらに磁性層の膜
厚が200オングストローム以上では磁性膜間の距離d
が0.25μm以下で、磁性層の膜厚が300オングス
トローム以上では磁性膜間の距離dが0.33μm以下
で安定な記録再生が困難になることがわかる。従って従
来のセル構造では、集積度を上げるためにセル間の幅を
小さくすることが困難となり高集積化が不可能である。
子では、図8(c)に示したように磁性層の膜厚によら
ず隣接セルに漏洩磁界が漏れ出さないため、より安定に
情報の記録再生を行うことが可能となる。また、本発明
の磁性薄膜メモリは、磁性層の膜厚t(μm)と磁性膜
間の距離d(μm)との関係が(式4)の場合であって
も隣接セルに漏洩磁界が漏れ出さないため、従来の技術
比較してより大きな効果が得られる。
記録方法の例を示す。本発明のメモリ素子は、図6およ
び図3から図5に示したように51、52、53等の第
1ワード線5および第2ワード線7の2本の電極線が設
けられており、この各線に電流を流せばアンペールの法
則に従って磁界が発生する。これら2本の電極線は直交
しているため発生する磁界も直交しており、メモリセル
の磁性層にかかる磁界はこれらの直交する磁界のベクト
ル和となる。この状態でワード線電流により第2磁性層
が反転出来る程度の大きさの磁界を印加すれば第2磁性
層の磁化は所望の方向に配向して記録が行われる。従っ
て、マトリックス上の多数のセルから特定のセルのみの
記録を行うことが可能である。尚、磁化反転の可否は、
磁性層のアステロイド曲線で記述される。
素子によって電気的に連結されている。しかし、例えば
メモリ素子の抵抗を第1ワード線および第2ワード線の
抵抗値にくらべて大きく設定すれば、記録時に第1ワー
ド線の両端および第2ワード線の両端に電流を流しても
メモリセルを通過する電流値は無視できるくらい小さい
ので、上述のような記録を行うことができる。
子をメモリ素子の片側もしくは両側に設けて選択的に特
定の1メモリセルを選ぶようにすれば、特定の1メモリ
素子の情報を書き換えることが可能である。
外に、これらと絶縁層を介してさらに別のワード線を同
様に設けて記録を行ってもよい。
ことが好ましいので、高い保磁力を有することが必要で
ある。しかし、同時にワード線がエレクトロマイグレー
ションによって断線するのを防ぐため、および消費電力
を抑えるためには、小さい電流によって発生する弱い磁
界で第2磁性層の磁化を反転できることが好ましく、こ
のためには、第2磁性層は低い保磁力を有することが必
要である。この両方の要請を満たすように第2磁性層の
保磁力は決定される。具体的には第2磁性層の保磁力は
5[Oe]以上で50[Oe]以下が好ましい。さらに
好ましくは10[Oe]以上で30[Oe]以下が好ま
しい。
上に、バッファー層を設けてその上にメモリ素子を形成
してもよい。これは、バッファー層を設けることによ
り、異なるメモリセル間の保磁力のばらつきを抑えるこ
とができたり、保磁力の絶対値を制御することが容易に
なるからである。前記バッファー層として、例えばSi
N等の絶縁材料が好ましい。
を用いた再生方法の例を示す。
磁性層と第2磁性層の磁化が平行の時は低く反平行の時
は高くなる。本発明の磁性薄膜メモリは、保存時は反平
行の磁化状態であるため高い抵抗状態にある。
方法の第1の例を、例えば図3のメモリセル102の情
報を読み出す場合を例にとって説明する。
えば図の右方向に磁界を発生させる。この磁界の大きさ
は、再生の際に保存した磁化情報が消えないようにする
ため、第1磁性層のみが反転し第2磁性層は反転しない
大きさとする。この時、第2磁性層に記録された磁化が
右向きの時は、第1磁性層は保存時の左向きから右方向
に反転して第1磁性層と第2磁性層の磁化向きが同じ方
向になり、メモリセルの抵抗値は小さくなる。一方第2
磁性層に記録された磁化が左向きの時は、第1磁性層は
保存時の右向きのままで、第1磁性層と第2磁性層の磁
化向きは反平行であるので、抵抗値は大きい状態のまま
である。
ワード線6の端部に電圧をかけてメモリセル102に電
流を流しメモリセル102の抵抗値の大ききを検出すれ
ば、その抵抗の大きさによって第2記録層に保存された
磁化情報を読み出すことができる。
る。
ド線6の端部に電圧をかけてメモリセル102に電流を
流しメモリセル102の抵抗値の大きさを検出する。こ
の抵抗は高い抵抗値である。この状態から第1ワード線
52の両端にも電流を流して、上述と同じく第1磁性層
の磁化が反転できる程度の磁界を発生させる。この際の
抵抗の変化を第1ワード線52の端部と第2ワード線6
の端部で測定すれば、抵抗の変化の有無によって第2記
録層に保存された磁化情報を読み出すことができる。
す場合について記したが、他のセルを読み出す場合も同
じである。
2磁性層と平行になった場合は、第1磁性層および第2
磁性層が磁界印加中で最も安定な状態に磁化配向して安
定化する。また、第1磁性層の保磁力は第2磁性層の保
磁力よりも小さいことが必要である。十分な発生磁界の
マージンを確保するためには、第1磁性層の保磁力は第
2磁性層の保磁力の半分以下であることが好ましく、さ
らに好ましくは3分の1以下がよい。
加していない状態では、第1磁性層と第2磁性層の磁化
は常に逆向きとなっており、このためアクセスしない他
のメモリセルの抵抗値は、常に一定となっている。従っ
て、本発明の磁気抵抗素子を用いた再生方法は、メモリ
セルの磁化状態が定まっていない従来の磁性薄膜メモリ
を用いた再生方法と比較して、抵抗のばらつきが無くな
るためよりノイズの少なく精度の良い検出が可能であ
る。
が、このパルスの時間幅は、長すぎると、アクセス速度
が遅くなったり、消費電力が大きくなる。短すぎると、
適切な記録再生が行われなくなる。このため一回のパル
スの時間幅は、1nsから500μsの間にするのが良
く、さらに好ましくは4nsから100nsの間にする
のがよい。また電流は多く流すと配線材料のエレクトロ
マイグレーションが発生して断線の危険が増し、少ない
場合は良好な記録再生が実現しなくなる場合がある。電
流値は、電線の断面積も考慮して定めることができる
が、通常10μAから500mAの間にすることが好ま
しい。更に好ましくは、50μAから10mAの間にす
ることがよい。
動作を確認した。メモリ素子の成膜および加工はマグネ
トロンスパッタ装置およびフォーカスイオンビーム装置
を用いて行った。スパッタ成膜は、スパッタチャンバー
を5×10-5Paの高真空にしたのち、スパッタガスと
してArガスを導入して0.1Paとして、ガラス基板
上に行った。
手方向に磁化容易軸ができるように200[Oe]の磁
界を印加しながら行った。
下部電極として膜厚10μmのAl膜を成膜した。
o30)70薄膜(膜厚500オングストローム)を成膜し
た。次いでこの第1磁性層上に厚さ30オングストロー
ムのAl薄膜を成膜した。
を導入して基板側に負の電位を印加して逆スパッタを行
いながらこのAl膜の表面を酸化させ、絶縁層としてA
l2O3層を約15オングストロームで形成した。更にこ
の上に第2磁性層としてFe30Co70薄膜(膜厚500
オングストローム)を成膜した。
で成膜した。
することで行った。磁性層の元素組成比は、Ni、Fe
およびCoのターゲットの各々のスパッタ電力を調節す
ることで行った。
び上部電極からなる積層部分のみを0.4μm×0.6
μmの大きさに加工したのち、加工された第1磁性層、
絶縁層および第2磁性層の長さ方向の側面に接するよう
に第3磁性層としてNi50Fe50を成膜および加工し
て、図1の構成の磁性薄膜メモリ素子を作成した。第3
磁性層は、幅は第1、2磁性層と同じ0.4μmで、長
さは0.6μmとし膜厚は1030オングストロームと
して側面両側に付け、図1と同じ構成となるようにし
た。
によるエッチングを行い、第1磁性層、絶縁層および第
2磁性層の周囲に保護膜を形成した。その後、前記の上
部電極と接するように上部端子電極として5mm角のA
l膜を膜厚10μmで形成した。
電極の各々にCu線を接続して磁性薄膜メモリ素子を作
成した。
に印加して”0”の記録を行った。磁界は素子の長さ方
向に沿った面内方向に印加した。次に電極線に10μA
の電流を流しながら抵抗値を測定しながら同様に左向き
の方向の磁界10[Oe]を発生させたところ、抵抗値
が低くなり、磁界を印加するのをやめると抵抗値が元の
大きな値に戻った。右向きに10[Oe]を発生させた
ところ、抵抗値に変化は見られなかった。また左向きの
磁界25[Oe]を長さ方向の印加して”0”の記録を
行ったのち同様の操作を行ったところ、左向きの弱い磁
界では抵抗値の変化は見られなかったが、右向きの磁界
では抵抗値が低くなるのが観測された。この時の磁気抵
抗比は約7%であった。本実験例により本発明の磁性薄
膜メモリ素子が良好に動作することが確認された。
る際に問題となる磁性薄膜の反磁界をなくし、高集積化
を可能にした磁性薄膜メモリを提供することができる。
録再生を実現し、非磁性層の製造マージンが広く、再生
時間が短く、ノイズの少ない再生を実現する磁性薄膜メ
モリの記録再生方法提供することができる。
素子の構造断面説明図である。矢印は磁化方向を示す。 (b)本発明の一実施例である磁性薄膜メモリ素子の磁
化状態を詳細に示した断面図である。 (c)本発明の一実施例である磁性薄膜メモリ素子の磁
化状態を上面から詳細に示した説明図である。
素子の構造断面説明図である。 (b)本発明の一実施例である磁性薄膜メモリ素子の磁
化状態を詳細に示した断面説明図である。 (c)本発明の一実施例である磁性薄膜メモリの磁化状
態を上面から詳細に示した説明図である。
配列構造を示した立体説明図である。
配列構造を示した立体説明図である。
配列構造を示した立体説明図である。
図である。
体長さLに対する依存性を示した図である。(a)比較
例である単層膜について反磁界Hdを示した図。(b)
比較例である2層膜について1つの層の反磁界Hdから
もう一つの層からの静磁界Hstを差し引いたHd−H
stを示した図。(c)本発明の磁性薄膜メモリ素子に
ついて示した図。
離dに対する依存性を示したものである。(a)比較例
である単層膜について反磁界Hdを示した図。(b)比
較例である2層膜について1つの層の反磁界Hdからも
う一つの層からの静磁界Hstを差し引いたHd−Hs
tを示した図。(c)本発明の磁性薄膜メモリ素子につ
いて示した図。
である。(a)単層磁性膜の磁化状態を示した図。
(b)2層磁性膜の状態を示した図。
層磁性膜について、キャンセルできない反磁界の大きさ
Hd−Hstが2[Oe]となる磁性層の長さLを磁性
層の膜厚tに対して示した図。
層磁性膜について、隣接のメモリ素子から発生する磁界
Hnが1[Oe]となる磁性膜間の距離dを磁性層の膜
厚tに対して示した図。
モリを示す磁性薄膜の断面説明図である。Wはワード
線、Sはセンス線、Iは絶縁層、HMは硬質磁性膜、S
Mは軟磁性膜、NMは非磁性膜を示す。
モリの記録動作を示す図である。(a)、(c)ワード
電流Iの時間T応答を示す図。(b),(d)従来の磁
性薄膜メモリの磁化状態を示す図、IDは電流の向き、
Wはワード線、Sはセンス線、Iは絶縁層、HMは硬質
磁性膜、SMは軟磁性膜、NMは非磁性膜を示す。
モリの再生動作を示す図である。(a)、(c)ワード
電流Iの時間T応答を示す図。(b),(d)従来の磁
性薄膜メモリの磁化状態を示す図、IDは電流の向き、
Wはワード線、Sはセンス線、Iは絶縁層、HMは硬質
磁性膜、SMは軟磁性膜、NMは非磁性膜を示す。
FeおよびTbFeからなる群より選ばれる少なくとも
1種の合金を含む金属膜からなることも好ましい。
気異方性が小さく、第1磁性層、第2磁性層より保磁力
が小さい磁性材料が好ましい。このようなものとしてN
iおよびFeを主要構成成分とする金属膜が挙げられ、
具体的にはNiFeおよびNiFeCo等を挙げること
ができる。また、第3磁性層の材料として垂直磁化膜を
用いることも好ましく、GdFe、NdFeおよびTb
Feからなる群より選ばれる少なくとも1種の合金を含
む金属膜等が用いられる。この合金としては、GdxF
e100−xおよびTbxFe100−x等を挙げるこ
とができる。これらの垂直磁化膜については、xは元素
組成で10以上35以下が好ましい。これらの合金はさ
らにCo等の添加元素を混入させて用いることができ
る。
リの第2の実施形態は、スピン依存散乱により磁気抵抗
効果が生じる磁性薄膜メモリ素子を用いる。このスピン
依存散乱による磁気抵抗効果は、例えば図1または図2
に示す様に第1磁性層/非磁性層/第2磁性層の構造に
おいて、非磁性層には良導体である金属層を用いる。こ
のスピン依存散乱により磁気抵抗効果は、伝導電子の散
乱がスピンによって大きく異なることに由来している。
即ち磁化と同じ向きのスピンを持つ伝導電子はあまり散
乱されないため抵抗が小さくなる。一方、前記の非磁性
層を介した各磁性層が反強磁性配列となった場合、いず
れのスピンを持つ伝導電子も反対方向のスピンを持った
磁性原子によって同等に散乱されるために前記の場合の
抵抗値よりも大きくなる。そして再生時に電流を膜面に
対して垂直に流すCPP−MR効果を用いる。このCP
P−MRは膜面に平行に電流を流すCIP(Curre
nt Inplaneto the film Pla
ne)−MR効果よりも伝導電子が界面を横切る確率が
増えるため大きな抵抗変化率が得られる信号検出感度を
高くすることができる。
Claims (13)
- 【請求項1】 基板上に、膜面内の一方向に磁化配向し
低い保磁力を有する第1磁性層と、この第1磁性層の磁
化配向と平行または反平行に磁化配向し高い保磁力を有
する第2磁性層と、この第1磁性層と第2磁性層との層
間に設けられた非磁性層とを有し、この第1磁性層から
第2磁性層までの積層構造の層方向の電気抵抗が、前記
第1磁性層の磁化方向とこの第2磁性層の磁化方向が平
行のときは低い抵抗値を示し、反平行のときは高い抵抗
値を示す磁気抵抗素子を用いた磁性薄膜メモリ素子であ
って、前記第1磁性層および第2磁性層と共に前記非磁
性層を囲むように前記第1磁性層および第2磁性層に接
して第3磁性層が設けられ、外部磁界が0のときには前
記第1磁性層の磁化方向と前記第2磁性層の磁化方向が
反平行状態を示して第1磁性層、第2磁性層および第3
磁性層によりこの非磁性層を囲む閉磁路を構成すること
を特徴とする磁性薄膜メモリ素子。 - 【請求項2】 前記第1磁性層および第2磁性層の長さ
L(μm)(磁化方向)と第1磁性層および第2磁性層
の膜厚t(μm)との関係が(式1)で表されることを
特徴とする請求項1記載の磁性薄膜メモリ素子。 (式1) L<30×t - 【請求項3】 前記磁性薄膜素子を複数個配列したとき
に、隣接する磁性薄膜素子の第2磁性層間の距離d(μ
m)と第1磁性層および第2磁性層の膜厚t(μm)と
の関係が(式2)で表されることを特徴とする請求項1
記載の磁性薄膜メモリ素子。 (式2) d<3.38×t0.68 - 【請求項4】 前記第3磁性層は、NiおよびFeを主
要構成成分とする金属膜からなることを特徴とする請求
項1記載の磁性薄膜メモリ素子。 - 【請求項5】 前記第3磁性層は、GdFe、NdFe
およびTbFeからなる群より選ばれる少なくとも1種
の合金を含む金属膜からなることを特徴とする請求項1
記載の磁性薄膜メモリ素子。 - 【請求項6】 前記第3磁性層は、絶縁性材料からなる
ことを特徴とする請求項1記載の磁性薄膜メモリ素子。 - 【請求項7】 前記絶縁材料は、一般式MFe2O4(但
し、MはNi、Co、MgまたはMnを表す。)で表さ
れる化合物であることを特徴とする請求項6記載の磁性
薄膜メモリ素子。 - 【請求項8】 前記非磁性層が絶縁膜で形成され、第1
磁性層と第2磁性層のスピン依存トンネリングにより磁
気抵抗効果が生じることを特徴とする請求項1記載の磁
性薄膜メモリ素子。 - 【請求項9】 前記非磁性層は、AlOx、AlNx、S
iOx、SiNxおよびNiOxからなる群より選ばれる
少なくとも1種の化合物からなることを特徴とする請求
項8記載の磁性薄膜メモリ素子。 - 【請求項10】 前記非磁性層の膜厚は4オングストロ
ーム以上25オングストローム以下である請求項9記載
の磁性薄膜メモリ素子。 - 【請求項11】 マトリックス状に配列された請求項1
記載の複数の磁性薄膜メモリ素子と、縦(または横方
向)に並ぶ複数の磁性薄膜メモリ素子の第2磁性層(ま
たは第1磁性層)に接続される第1ワード線と、この第
1ワード線と交差する方向に並ぶ複数の磁性薄膜メモリ
素子の第1磁性層(または第2磁性層)に接続される第
2ワード線とを有し、各磁性薄膜メモリ素子が第1ワー
ド線および第2ワード線により挟まれていることを特徴
とする磁性薄膜メモリ。 - 【請求項12】 マトリックス状に配列された請求項1
記載の複数の磁性薄膜メモリ素子と、縦(または横方
向)に並ぶ複数の磁性薄膜メモリ素子の第2磁性層(ま
たは第1磁性層)に接続される第1ワード線と、この第
1ワード線と交差する方向に並ぶ複数の磁性薄膜メモリ
素子の第1磁性層(または第2磁性層)に接続される第
2ワード線とを有し、各磁性薄膜メモリ素子が第1ワー
ド線および第2ワード線により挟まれている磁性薄膜メ
モリの記録方法であって、 前記第1ワード線と第2ワード線に電流を流し、この電
流により生じる合成磁界により前記第2磁性層の磁化方
向を定め、前記ワード線の電流を流す方向を変えること
により“0”と“1”の状態を記録することを特徴とす
る磁性薄膜メモリの記録方法。 - 【請求項13】 請求項12記載の方法によって記録さ
れた磁性薄膜メモリの再生方法であって、再生時のワー
ド電流により生じる磁界により、前記メモリ素子の第1
磁性層のみの磁化方向が反転することにより生じる抵抗
変化を検出することを特徴とする磁性薄膜メモリの再生
方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11103797A JP4136028B2 (ja) | 1997-04-28 | 1997-04-28 | 磁性薄膜メモリ素子、それを用いた磁性薄膜メモリ及びその記録再生方法 |
EP98303254A EP0875901B1 (en) | 1997-04-28 | 1998-04-27 | Magnetic thin-film memory element utilizing GMR effect, and magnetic thin-film memory |
DE69835475T DE69835475D1 (de) | 1997-04-28 | 1998-04-27 | Magnetisches Dünnfilmspeicherelement unter Verwendung des GMR-Effekts und magnetischer Dünnfilmspeicher |
US09/066,570 US6028786A (en) | 1997-04-28 | 1998-04-27 | Magnetic memory element having coupled magnetic layers forming closed magnetic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11103797A JP4136028B2 (ja) | 1997-04-28 | 1997-04-28 | 磁性薄膜メモリ素子、それを用いた磁性薄膜メモリ及びその記録再生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10302456A true JPH10302456A (ja) | 1998-11-13 |
JP4136028B2 JP4136028B2 (ja) | 2008-08-20 |
Family
ID=14550814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11103797A Expired - Fee Related JP4136028B2 (ja) | 1997-04-28 | 1997-04-28 | 磁性薄膜メモリ素子、それを用いた磁性薄膜メモリ及びその記録再生方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4136028B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001222882A (ja) * | 1999-12-20 | 2001-08-17 | Motorola Inc | ピーク・プログラム電流低減装置および方法 |
US6442064B1 (en) | 2000-02-17 | 2002-08-27 | Sharp Kabushiki Kaisha | Magnetic tunnel junction element and magnetic memory using the same |
US6519179B2 (en) | 1999-12-10 | 2003-02-11 | Sharp Kabushiki Kaisha | Magnetic tunnel junction device, magnetic memory adopting the same, magnetic memory cell and access method of the same |
JP2010527516A (ja) * | 2007-05-17 | 2010-08-12 | インテグレイテッド・マグネトエレクトロニクス | スケーラブル不揮発性記憶装置 |
-
1997
- 1997-04-28 JP JP11103797A patent/JP4136028B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6519179B2 (en) | 1999-12-10 | 2003-02-11 | Sharp Kabushiki Kaisha | Magnetic tunnel junction device, magnetic memory adopting the same, magnetic memory cell and access method of the same |
JP2001222882A (ja) * | 1999-12-20 | 2001-08-17 | Motorola Inc | ピーク・プログラム電流低減装置および方法 |
US6442064B1 (en) | 2000-02-17 | 2002-08-27 | Sharp Kabushiki Kaisha | Magnetic tunnel junction element and magnetic memory using the same |
JP2010527516A (ja) * | 2007-05-17 | 2010-08-12 | インテグレイテッド・マグネトエレクトロニクス | スケーラブル不揮発性記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4136028B2 (ja) | 2008-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6028786A (en) | Magnetic memory element having coupled magnetic layers forming closed magnetic circuit | |
US7126849B2 (en) | Magnetic cell and magnetic memory | |
KR100502113B1 (ko) | 자기저항소자, 이 자기저항소자를 사용한 메모리소자 및메모리소자의 기록/재생방법 | |
US6480411B1 (en) | Magnetoresistance effect type memory, and method and device for reproducing information from the memory | |
US6111784A (en) | Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element | |
US20070076471A1 (en) | Storage element and memory | |
JP2002280639A (ja) | 磁気抵抗素子、それを用いたメモリ素子、メモリセル及びメモリ素子の記録再生方法 | |
JPH11238924A (ja) | スピン依存伝導素子とそれを用いた電子部品および磁気部品 | |
JP4040173B2 (ja) | メモリ | |
JP2000156531A (ja) | 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム | |
JP2001156358A (ja) | 磁気抵抗効果素子および磁気メモリ素子 | |
JP2000187976A (ja) | 磁性薄膜メモリおよびその記録再生方法 | |
JP3634761B2 (ja) | 磁気抵抗素子、該磁気抵抗素子を用いたメモリ素子及び磁気ランダムアクセスメモリ、並びに記録再生方法 | |
JP3559722B2 (ja) | 磁気抵抗素子、固体メモリ | |
KR20070058364A (ko) | 기억 소자 및 메모리 | |
JP3891511B2 (ja) | 磁性薄膜メモリ及びその記録再生方法 | |
JP4136028B2 (ja) | 磁性薄膜メモリ素子、それを用いた磁性薄膜メモリ及びその記録再生方法 | |
JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
JP2003142753A (ja) | 磁性膜の磁化反転方法、磁気抵抗効果膜及びそれを用いた磁気メモリ | |
JPH11154389A (ja) | 磁気抵抗素子、磁性薄膜メモリ素子および該メモリ素子の記録再生方法 | |
JP2002270922A (ja) | 磁気抵抗素子 | |
JP3957817B2 (ja) | 磁性薄膜メモリ及びその記録再生方法 | |
JP4054403B2 (ja) | 磁性薄膜メモリ | |
JP3658331B2 (ja) | メモリ素子の記録再生方法、磁気抵抗素子及び磁気ランダムアクセスメモリ | |
JP2004023015A (ja) | 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080528 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |