JPH10302050A

JPH10302050A - データ変換処理回路

Info

Publication number: JPH10302050A
Application number: JP9112711A
Authority: JP
Inventors: 求 ▲高▼津; Motomu Takatsu
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-04-30
Filing date: 1997-04-30
Publication date: 1998-11-13
Also published as: US6430319B1

Abstract

(57)【要約】【課題】２次元データを傾きの異なる複数の直線上に
投影するデータ変換の処理回路に関し、少ない演算量で
ハフ変換を可能にし、ひいては高速演算に寄与すること
を目的とする。【解決手段】２次元データを格納する回路部２₁〜２
_nと、角度θに応じて加算すべきデータのｘ，ｙ座標を
順次発生し、これに対応するデータを選択するための信
号を発生する回路部３〜６と、この制御信号により、上
記格納されたデータの中から加算をするデータを選択す
る回路部７₁〜７_n，８₁〜８_n-1と、選択されたデー
タを加算する回路部９₁〜９_n，１０₂〜１０_nとを備
え、座標発生及びデータ選択を行う際に、ＡＨ（ρ，
θ）＝∫ａ（ρ・ｃｏｓθ−ｔ・ｓｉｎθ，ρ・ｓｉｎ
θ＋ｔ・ｃｏｓθ）ｄｔで表されるハフ変換の演算を行
い、異なる角度θに対しては当該演算を時分割で行うよ
うに構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２次元データの変
換処理を行う技術に係り、特に、ハフ変換を用いて２次
元データを傾きの異なる複数の直線上に投影する演算を
実現するためのデータ変換処理回路に関する。ハフ変換
は、画像から直線や円などの図形を抽出するための一手
法であり、後述するように、直線を検出する働きがあ
る。また、ハフ変換を用いてパターンマッチングを行え
ばその演算量を減らすことが可能となるため、動画像の
動き検出や図形認識などに応用可能と考えられる。実
際、生体の視覚情報処理では前処理としてハフ変換が用
いられ、後の処理の演算量を低減したり、脳神経網の学
習を容易にしていると考えられている。このため、ハフ
変換を容易に実現できれば、動画圧縮、図形認識等これ
までの方法では非常に多くの演算量を必要としていた情
報処理を、比較的容易に実現することが可能となる。そ
こで、かかるハフ変換を少ない演算量で実現できる技術
が要望されている。

【０００２】

【従来の技術】先ず、ハフ変換について図７を参照しな
がら簡単に説明する。図７（ａ）に示すように、ｘ，ｙ
座標系において原点から直線Ｌに下ろした垂線とｘ軸と
のなす角をθ、垂線の長さをρとすると、Ｌの方程式は
ｘ・ｃｏｓθ＋ｙ・ｓｉｎθ＝ρと表される。Ｌが点
（ｕ，ｖ）を通る時、ｕ・ｃｏｓθ＋ｖ・ｓｉｎθ＝ρ
が成り立つ。この等式を満たす（θ，ρ）の軌跡をρ−
θ空間に描くと、図７（ｂ）に示すような正弦曲線とな
る。同様に点（ｕ’，ｖ’）に対応する軌跡（正弦曲
線）を描き、２つの軌跡の交点を（θ₀，ρ₀）とする
と、直線ｘ・ｃｏｓθ₀＋ｙ・ｓｉｎθ₀＝ρ₀は２点
（ｕ，ｖ），（ｕ’，ｖ’）を通る直線を表す。

【０００３】この原理に基づき、画像中のＮ個の点に対
応する軌跡をρ−θ空間に描き、軌跡の集積点を求める
ことにより、画像中の点の並びを近似する直線を求める
処理を「ハフ変換」という。集積点を求めるには、ρ−
θ空間を表す配列の要素を全て０に初期化した後、軌跡
（正弦曲線）が要素を通る毎に画像データの値を加え
て、最終的に値が大きな要素を抽出すればよい。このよ
うに、ハフ変換を用いることで、画像から直線図形を抽
出（すなわち検出）することができる。

【０００４】元のｘ，ｙ座標系の任意の点（ｘ，ｙ）に
対する画像データをａ（ｘ，ｙ）とすると、そのハフ変
換ＡＨ（ρ，θ）は、以下の式で表される。ＡＨ（ρ，θ）＝∫∫ａ（ｘ，ｙ）× δ（ρ−ｘ・ｃｏｓθ−ｙ・ｓｉｎθ）ｄｘｄｙ……（１）この式は、ρ−θ空間内のρ＝ｘ・ｃｏｓθ＋ｙ・ｓｉ
ｎθで表される正弦曲線上にａ（ｘ，ｙ）の値を加算し
ていくことを意味する。

【０００５】このため、通常はこの式（１）に従って、
ｘ，ｙを固定しθを変化させた時のρ（＝ｘ・ｃｏｓθ
＋ｙ・ｓｉｎθ）を求め、このρの値にａ（ｘ，ｙ）を
順次加算する方法が用いられている。この際、ｃｏｓθ
とｓｉｎθを近似的に少ない演算で求めることにより、
演算量の低減を図っている。

【０００６】

【発明が解決しようとする課題】上記の式（１）に基づ
く方法は、加算すべきデータのｘ，ｙ座標位置を指定す
るための座標計算にかなりの演算を必要としている。し
かし、ハフ変換にとって必須の演算は、ａ（ｘ，ｙ）の
加算、すなわち式（１）で示される積分変換であり、上
記の座標計算は本質的な部分ではない。従って、加算す
べきデータの選択を効率良く行うことでこの部分の演算
量を更に低減することが望ましい。

【０００７】しかしながら、従来知られている技術で
は、加算すべきデータのｘ，ｙ座標位置を指定するため
の演算を効率良く行う有効な手段が提供されていなかっ
た。そのため、ハフ変換を用いて２次元データを傾きの
異なる複数の直線上に投影する演算を高速に実現できな
いといった課題があった。本発明は、かかる従来技術に
おける課題に鑑み創作されたもので、少ない演算量でハ
フ変換を可能にし、ひいては高速演算に寄与することが
できるデータ変換処理回路を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】上記課題を解決するた
め、本発明では、角度θを固定し、加算すべきデータの
ｘ，ｙ座標を効率良く発生させるように演算を行ってい
る。また、異なる角度θに対しては、当該演算を時分割
で行うようにしている。すなわち、前述した式（１）を
変形すると、以下の式が得られる。

【０００９】ＡＨ（ρ，θ）＝∫ａ（ρ・ｃｏｓθ−ｔ・ｓｉｎθ， ρ・ｓｉｎθ＋ｔ・ｃｏｓθ）ｄｔ……………（２）この式は、θを固定した時、ρ方向と垂直なｔ方向に加
算を行えばよいことを示している。この式から分かるよ
うに、加算すべきデータの位置を表す（ｘ，ｙ）座標、
すなわち（ρ・ｃｏｓθ−ｔ・ｓｉｎθ，ρ・ｓｉｎθ
＋ｔ・ｃｏｓθ）を効率よく求めることができれば、ハ
フ変換の効率化が可能となる。

【００１０】前述した式（１）の方法では、ｘ，ｙを固
定して演算を行うので、入力データａ（ｘ，ｙ）は一度
取り込めばよいのに対し、本発明では、θを固定して演
算を行うので、同じ入力データａ（ｘ，ｙ）を異なる時
間に何度も使う。従って、入力データａ（ｘ，ｙ）を予
めアクセスの速い記憶領域に取り込んでおくのが効率的
である。そして、取り込んだデータのうち、θの値に応
じて加算すべきデータのｘ，ｙ座標を発生させ、この座
標データに基づき、実際に加算すべきデータを選択し、
選択されたデータを加算することでρ−θ座標系に対応
したハフ変換を得るようにしている。

【００１１】従って、かかる演算を実現するために、本
発明のデータ変換処理回路は、ｘ，ｙ座標に対応するデ
ータを格納するデータ格納部と、ｘ軸に対する角度θに
応じて、加算すべきデータのｘ，ｙ座標を順次発生し、
当該ｘ，ｙ座標に対応するデータを選択するための選択
信号を発生する座標発生部と、該制御信号により、前記
データ格納部に格納されたデータの中から加算をするデ
ータを選択するデータ選択部と、該選択されたデータの
加算を行う加算部とを備え、座標発生及びデータ選択を
行う際に、上記の式（２）のハフ変換を用いている。

【００１２】本発明の構成によれば、入力データａ
（ｘ，ｙ）を選択するための座標（ρ・ｃｏｓθ−ｔ・
ｓｉｎθ，ρ・ｓｉｎθ＋ｔ・ｃｏｓθ）のｔの変化に
対する変化は、（Δｔ・ｓｉｎθ，Δｔ・ｃｏｓθ）で
あり、実質上はρやｔに依存しない。従って、座標発生
のための演算量を著しく減少させることができる。ま
た、選択したデータに対する加算を並列的に行うことが
できるので、データ変換処理に係る演算を高速に行うこ
とが可能となる。例えば、ｘ，ｙ座標系におけるＮｘ＊
Ｎｙのデータ（ｘ方向にＮビット及びｙ方向にＮビット
の２次元データ）をρ−θ空間における対応するＮρ＊
Ｎθのデータに変換する場合、Ｎｘ又はＮｙ程度の加算
器でＮｘ又はＮｙ程度の並列演算が可能である。

【００１３】これに対し、式（１）の方法では、Ｎｘ又
はＮｙ程度の並列度を得るためには座標発生のための膨
大な演算又はＲＯＭデータが必要となり、不利である。
なお、実際には離散的な座標を用いるため、厳密な意味
においては、入力データａ（ｘ，ｙ）を選択するための
座標（ρ・ｃｏｓθ−ｔ・ｓｉｎθ，ρ・ｓｉｎθ＋ｔ
・ｃｏｓθ）のｔの変化に対する変化はρやｔに依存す
るが、離散化を適当に行うことでρに依存しないように
することができる。これは、例えば、以下のようにして
行われる。

【００１４】ｘ軸に対する角度θが−π／４〜π／４の
範囲では、加算を行うデータは各ｙ座標に対して１つず
つ取るものとし、ρ軸に対する変化に対しては、ｘ方向
にずらすことにより対応する。また、角度θが−π／２
〜−π／４の範囲又はπ／４〜π／２の範囲では、逆
に、加算を行うデータは各ｘ座標に対して１つずつ取る
ものとし、ρ軸に対する変化に対しては、ｙ方向にずら
すことにより対応する。このように処理を行うことで、
以下の利点が得られる。

【００１５】先ず、加算すべきデータは、各ｘ座標又は
各ｙ座標に対して１つずつ取られるので、データを選択
する範囲が狭くて済み、座標発生部及びデータ選択部の
構成が簡素化される。また、ρ軸に対する変化に対して
は、ｘ方向又はｙ方向にずらすだけなので、座標発生部
の構成が簡素化される。また、ｙ座標又はｘ座標の変化
の絶対値が０又は１であることを利用することにより、
座標発生部を構成が更に簡素化される。さらに、各入力
データａ（ｘ，ｙ）を重複や「抜け」無しで加算するの
で、後の処理でのデータ加工が容易である。

【００１６】なお、上述した式（２）の方法では、ρ及
びｔの間隔がθに依存して変化するという不利がある
が、この変化は予め判っているので、ハフ変換後に適当
な補正を行えばよい。また、後述するように逆ハフ変換
を行った場合には、同じθ依存性によりこの効果がキャ
ンセルされるため、かかる補正は不要である。本発明の
他の構成上の特徴及び作用の詳細については、添付図面
を参照しつつ以下に記述される実施形態を用いて説明す
る。

【００１７】

【発明の実施の形態】図１には本発明に係るデータ変換
処理回路の第１実施形態としてのハフ変換回路の構成が
示される。図示の例は、データセレクタ方式を用いた場
合の構成を示している。なお、以下の記述では簡単化の
ため、ｘ軸に対する角度θが−π／４〜π／４の範囲の
場合について説明する。

【００１８】図１において、１は外部からｘ，ｙ座標に
対応する入力データＤ_INを取り込んだり、またハフ変換
された出力を外部へ出力データＤ_OUTとして出力するた
めの制御を行う入出力制御回路を示す。これらデータの
入出力は、制御信号Ｃ_INにより制御される。また、２₁
〜２_nはそれぞれ入出力制御回路１を介して入力される
ｘ，ｙ座標に対応するデータを格納するためのラッチ回
路を示す。これらのラッチ回路２₁〜２_nは、前述の
「データ格納部」を構成する。本実施形態では、角度θ
が−π／４〜π／４の範囲にあるものとしているので、
各ラッチ回路２₁〜２_nには、各ｙ座標毎にｘ座標の座
標値の昇順又は降順に従って座標データが格納される。
各ラッチ回路２₁〜２_nは、制御信号Ｃ_INにより、各々
のデータの格納及びその読み出しが制御される。

【００１９】なお、本実施形態ではデータ格納部として
ラッチ回路を用いているが、これは同等の機能を有する
回路であればラッチ回路に限定されない。例えば、ラッ
チ回路に代えて、フリップフロップを用いたレジスタや
ＲＡＭ等を用いることも可能である。また、３は加算を
行うデータのｘ，ｙ座標を指示するデータが予め格納さ
れている座標ＲＯＭを示す。この座標ＲＯＭ３は、ｘ軸
に対する角度θに応じて加算すべきデータのｘ，ｙ座標
を順次発生する機能を有しており、角度θの変更は、外
部から入力されるθ座標データθ_INに基づいて行われ
る。なお、座標ＲＯＭ３に格納されるデータは、座標値
そのものでなく、データ圧縮した形式として若干のロジ
ック回路と組み合わせる方法が効率的である。

【００２０】また、４は各ρ，θに対して実際にデータ
を加算すべきｙ座標の範囲を指定するための加算範囲Ｒ
ＯＭを示す。ρ及びθの変更は、外部から入力されるρ
座標データρ_IN及びθ座標データθ_INに基づいて行われ
る。また、５はρ座標データρ_INに座標ＲＯＭ３の出力
データ（ｘ，ｙ座標）を加算する加算器、６は加算器５
の出力データをデコードして選択信号を出力するデコー
ダを示す。

【００２１】座標ＲＯＭ３、加算範囲ＲＯＭ４、加算器
５及びデコーダ６は、前述の「座標発生部」を構成す
る。また、７₁〜７_nはデコーダ６のデコード結果（選
択信号）に基づいて、それぞれ対応するラッチ回路２₁
〜２_nから読み出されたデータ（ｘ，ｙ座標に対応する
データ）の中から加算すべきデータを選択するためのセ
レクタを示す。各セレクタ７₁〜７_nは、例えば図２に
一例として示されるように、トランスファゲート用トラ
ンジスタＱ₁〜Ｑ_nを用いて構成される。

【００２２】また、８₁〜８_n-1はそれぞれ座標ＲＯＭ
３から供給されるシフト制御信号に基づいて、前段のセ
レクタから入力される複数ビットの選択信号に対しビッ
トのシフト処理を行うシフタを示す。各シフタ８₁〜８
_n-1は、例えば図３に一例として示されるように、６個
のアンドゲートＡＤ₁〜ＡＤ₆と２個のオアゲートＯＲ
₁及びＯＲ₂を用いて構成される。なお、図３におい
て、Ｄ及びＳはシフト制御信号、Ｉ_n，Ｉ_n+1……，は
入力データとしての選択信号、Ｏ_n及びＯ_n+1は出力デ
ータとしての選択信号を表している。

【００２３】セレクタ７₁〜７_n及びシフタ８₁〜８
_n-1は、前述の「データ選択部」を構成する。また、９
₁〜９_nはそれぞれ対応するセレクタ７₁〜７_nにより
選択出力されたデータを加算範囲ＲＯＭ４の出力データ
に加算するアンドゲート、１０₂〜１０_nはそれぞれ対
応する段のアンドゲート９₂〜９_nの出力を前段のアン
ドゲート９₁〜９_n-1の出力に加算する加算器を示す。
なお、加算器１０₂〜１０_nの構成としては通常の加算
器でもよいが、特にキャリーセーブ型の加算器を用いる
ことでキャリー伝搬の影響を低減できるというメリット
がある。

【００２４】アンドゲート９₁〜９_n及び加算器１０₂
〜１０_nは、前述の「加算部」を構成する。以上のよう
に構成された本実施形態のハフ変換回路では、以下のよ
うに演算が行われる。先ず、座標ＲＯＭ３は、ρ＝０、
ｙ＝ｙ_min（ｙ座標の最小値）に対するｘ座標を発生す
る。次いで、加算器５においてこのｘ座標にρ座標を加
えることにより、任意のρに対して、ｙ＝ｙ_minに対す
るｘ座標が得られる。これに、ｙ座標の増加に伴うｘ座
標の変化（差分データ）を順次足していくことで、全て
のｙ座標に対するｘ座標が得られる。これは、加算器で
行うこともできるが、ｙ座標の増加に伴うｘ座標の変化
が０又は±１であることに着目し、また記憶量や演算量
を減らす目的から、次のように行っている。

【００２５】先ず、差分データは各ｙ座標について１ビ
ットで表し、座標ＲＯＭ３に格納しておく。また、ｙ座
標の最小値ｙ_minに対するｘ座標はデコーダ６によりデ
コードしておく。こうすれば、差分データにより、デコ
ードされた信号線のデータを０又は±１ビット分シフト
すれば（図３に示すシフタの構成参照）、アクティブに
なっている信号線の番号がｘ座標に対応することにな
る。シフトの方向は、θがθが−π／４〜０の範囲では
１、０〜π／４の範囲では−１である。

【００２６】次に、各セレクタ７₁〜７_nでは、上記デ
コードされた信号（選択信号）に基づいて、対応するト
ランスファゲート用トランジスタＱ₁〜Ｑ_nをオン又は
オフさせる（図２に示すセレクタの構成参照）。これに
より、各ｙ座標のデータについて、同じｙ座標を持つデ
ータが一つだけ選択される。次に、加算部（アンドゲー
ト９₁〜９_n，加算器１０₂〜１０_n）では、加算範囲
ＲＯＭ４の出力により有効と認められたデータのみを加
算して出力する（ハフ変換出力）。

【００２７】なお、角度θが−π／２〜−π／４の範囲
又はπ／４〜π／２の範囲にある場合には、前述したよ
うにｘとｙを入れ換えて考えればよい。つまり、この場
合、「データ格納部」としてのラッチ回路２₁〜２_nに
は、各ｘ座標毎にｙ座標の座標値の昇順又は降順に従っ
て座標データが格納される。また、これに代えて、デー
タ選択部として更に別の１組のセレクタ群を設け、その
セレクタ群は、各ｘ座標から１つずつデータが選ばれる
ように接続し、２組のセレクタ群をθの範囲に応じて切
り替えるようにしてもよい。

【００２８】図４には本発明に係るデータ変換処理回路
の第２実施形態としてのハフ変換回路の構成が示され
る。図示の例は、シフトレジスタ方式を用いた場合の構
成を示している。本実施形態に係るハフ変換回路の特徴
は、上述した実施形態（図１参照）におけるラッチ回路
２₁〜２_n、セレクタ７₁〜７_n及びシフタ８₁〜８
_n-1に代えて、シフトレジスタ１４₁〜１４_nを設けた
ことである。つまり、これらシフトレジスタ１４₁〜１
４_nに、データ格納部としての機能とデータ選択部とし
ての機能を兼ねさせたことを特徴とする。

【００２９】なお、他の回路部分及びその動作形態につ
いては、座標ＲＯＭからのデータにより座標信号を発生
させる代わりにシフトレジスタ１４₁〜１４_nへのシフ
トパルスを発生させる点を除くと、図１に示した実施形
態の場合とほぼ同じであるので、その説明は省略する。
但し、θを変化させた時に、各シフトレジスタ内のデー
タが元のθに対応した配置になっていることを考慮する
必要がある。

【００３０】この第２実施形態の構成によれば、上述し
た第１実施形態で得られる利点に加えて、ρの変化に対
して並列演算を行うこともできるという利点が得られ
る。また、図示のように、ρ座標データρ_INに応答する
シフトレジスタ１４₁〜１４_nにより、ρに応じて変換
対象データ全体をシフトすることで、異なる角度θに対
する演算を時分割で行うことも可能となる。

【００３１】図５にはハフ変換の対象範囲、すなわち上
述した各実施形態のハフ変換回路において加算を行うデ
ータの座標、が例示される。図５において、（ａ）、
（ｂ）及び（ｃ）は、ハフ変換を行う範囲として、それ
ぞれ正方形の領域、θに応じた平行四辺形の領域及びθ
に応じた矩形の領域を設定した場合のデータ座標を表し
ている。

【００３２】先ず、正方形の領域の場合には（図５
（ａ）参照）、回路規模が最も小さくでき、領域統合な
ども容易であるし、各データが同じ回数だけ用いられ
る。但し、必要とされるρの範囲が大きくなり、ρに応
じて加算されるデータ数が異なる。図示の例では、ｘ方
向の座標値「５」に対応する加算すべきデータ（黒い丸
印で示す部分）の数は１１個であるのに対し、ｘ方向の
座標値「９」に対応する加算すべきデータの数は１６個
となっている。また、直線検出のための微分演算が難し
い。

【００３３】次に、θに応じた平行四辺形の領域の場合
には（図５（ｂ）参照）、加算すべきデータの数が常に
一定であり（図示の例では、ｘ方向の座標値の全てに対
して加算すべきデータの数は１６個となっている）、ま
た微分演算が容易で、領域統合も比較的容易であるとい
う利点がある。しかしその一方で、データを格納するた
めの領域が大きくなり、また、元のデータが何回用いら
れたかが座標位置により異なる。

【００３４】次に、θに応じた矩形の領域の場合には
（図５（ｃ）参照）、投影方向から見た形がθにあまり
依存しないため、直線検出特性がθにあまり依存しない
という利点がある。しかしその一方で、ρの範囲や加算
の数やｘ（又はｙ）座標の上限下限がθに応じて変化す
るため、データを格納するための領域が大きくなり、加
算の範囲を指定するための演算が必要となり、また、領
域統合が難しい。

【００３５】これらの方式のうち、正方形の領域の場合
とθに応じた平行四辺形の領域の場合には、全てのｙ
（ｘ）に対して加算を行えばよいので、上述した加算範
囲ＲＯＭと加算部のアンドゲートは不要となる。これら
の方式はそれぞれ一長一短があるので、用途に応じて使
い分ける必要がある。上述した各実施形態では、ハフ変
換のための投影を行う場合の演算処理について説明した
が、動き検出等ではρ−θ空間でマッチングをとった
後、元のｘ，ｙ座標系での変位に変換するため、逆ハフ
変換が必要となる。図６にその一構成例が示される。

【００３６】図６において、図１に示した実施形態の構
成において用いられた参照符号と同じ参照符号は同じ構
成要素を表しており、その説明については省略する。本
実施形態の逆ハフ変換回路の特徴は、上述した第１実施
形態（図１参照）におけるアンドゲート９₁〜９_n及び
加算器１０₂〜１０_nに代えて、それぞれセレクタ７₁
〜７_nにより選択されたデータに入力データＩＤ_INを加
算する加算器１７₁〜１７_nと、それぞれ対応する加算
器１７₁〜１７_nの出力をラッチして上記選択データの
ラインに接続するラッチ回路１８₁〜１８_nを設けたこ
とである。

【００３７】つまり、この構成によれば、各加算器１７
₁〜１７_nで加算されたデータは、それぞれラッチ回路
１８₁〜１８_n及びセレクタ７₁〜７_nを介して、デー
タ格納部（ラッチ回路２₁〜２_n）の元の格納場所に書
き戻されることになる。これによって、逆ハフ変換の近
似である逆投影を行うことができる。

【００３８】

【発明の効果】以上説明したように本発明によれば、少
ない演算量でハフ変換の演算を実現することが可能とな
る。これは、高速演算に大いに寄与するものである。

【図面の簡単な説明】

【図１】本発明に係るデータ変換処理回路の第１実施形
態としてのハフ変換回路の構成を示すブロック図であ
る。

【図２】図１におけるセレクタの一構成例を示す回路図
である。

【図３】図１におけるシフタの一構成例を示す回路図で
ある。

【図４】本発明に係るデータ変換処理回路の第２実施形
態としてのハフ変換回路の構成を示すブロック図であ
る。

【図５】ハフ変換の対象範囲の説明図である。

【図６】本発明に係るデータ変換処理回路の第３実施形
態としての逆ハフ変換回路の構成を示すブロック図であ
る。

【図７】ハフ変換の説明図である。

【符号の説明】

２₁〜２_n，１８₁〜１８_n…ラッチ回路３，１２…座標ＲＯＭ４，１３…加算範囲ＲＯＭ５，１０₂〜１０_n，１６₂〜１６_n，１７₁〜１７_n
…加算器６…デコーダ７₁〜７_n…セレクタ８₁〜８_n-1…シフタ９₁〜９_n，１５₁〜１５_n…ＡＮＤゲート１４₁〜１４_n…シフトレジスタＣ_IN…制御信号 θ_IN…θ座標データ ρ_IN…ρ座標データＤ_IN…ｘ，ｙ座標に対応する入力データＤ_OUT…出力データ（ハフ変換出力）ＩＤ_IN…入力データＩＤ_OUT…出力データ（逆ハフ変換出力）

Claims

【特許請求の範囲】

【請求項１】２次元データを傾きの異なる複数の直線
上に投影するデータ変換の処理を行う回路であって、前記２次元データとしてｘ，ｙ座標に対応するデータを
格納するデータ格納部と、ｘ軸に対する角度θに応じて、加算すべきデータのｘ，
ｙ座標を順次発生し、当該ｘ，ｙ座標に対応するデータ
を選択するための選択信号を発生する座標発生部と、該制御信号により、前記データ格納部に格納されたデー
タの中から加算をするデータを選択するデータ選択部
と、該選択されたデータの加算を行う加算部とを具備し、前記座標発生及びデータ選択を行う際に、以下の式で表
されるハフ変換、すなわち、ＡＨ（ρ，θ）＝∫ａ（ρ
・ｃｏｓθ−ｔ・ｓｉｎθ，ρ・ｓｉｎθ＋ｔ・ｃｏｓ
θ）ｄｔ、但し、ｔはρ方向と垂直な方向の座標値、に
基づく演算を行い、異なる角度θに対しては当該演算を
時分割で行うことを特徴とするデータ変換処理回路。
【請求項２】前記データ格納部としてラッチ回路を用
い、前記データ選択部としてセレクタを用いたことを特
徴とする請求項１に記載のデータ変換処理回路。
【請求項３】前記データ格納部としてシフトレジスタ
を用い、該シフトレジスタに前記データ選択部の機能を
兼ねさせたことを特徴とする請求項１に記載のデータ変
換処理回路。
【請求項４】前記データ選択部は、加算をするデータ
を選択する際に、角度θの範囲に応じて、同じｘ座標を
持つデータについては一つだけ選択するか同じｙ座標を
持つデータについても一つだけ選択するかのいずれかの
動作を行うことを特徴とする請求項１から３のいずれか
一項に記載のデータ変換処理回路。
【請求項５】前記座標発生部は、加算すべきデータの
ｘ，ｙ座標を発生する際に、角度θの範囲に応じて、各
ｙ座標について１ビットで表した差分データを用いてｘ
座標を発生するか各ｘ座標について１ビットで表した差
分データを用いてｙ座標を発生するかのいずれかの動作
を行うことを特徴とする請求項４に記載のデータ変換処
理回路。
【請求項６】前記ハフ変換の対象範囲として正方形の
領域を設定したことを特徴とする請求項１から５のいず
れか一項に記載のデータ変換処理回路。
【請求項７】前記ハフ変換の対象範囲として角度θに
応じた平行四辺形の領域を設定したことを特徴とする請
求項１から５のいずれか一項に記載のデータ変換処理回
路。
【請求項８】前記ハフ変換の対象範囲として角度θに
応じた矩形の領域を設定したことを特徴とする請求項１
から５のいずれか一項に記載のデータ変換処理回路。
【請求項９】前記加算部に代えて、前記データ選択部
により選択されたデータに入力データを加算する回路を
具備し、該加算されたデータを前記データ格納部の元の
格納場所に書き戻すことで逆ハフ変換の近似である逆投
影を行うことを特徴とする請求項１から８のいずれか一
項に記載のデータ変換処理回路。