JPH10289128A - プログラム評価装置、プログラム評価方法、及び、プログラム評価プログラムを記録した機械読み取り可能な記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 プログラムカウンタの遷移という点に注目し
て、プログラムの実行結果の妥当性を自動的に評価し、
プログラムの実行と評価を同時に行うことでより効率的
なプログラム評価を行うことである。 【解決手段】 オブジェクトコード１を入力し、命令の
実行順にプログラムカウンタをトレース情報７として保
存するオブジェクトコードトレース部３と、オブジェク
トコード１を入力し、その各命令を解析して遷移し得る
プログラムカウンタを抽出し、ＰＣ遷移情報９として保
存するオブジェクトコード解析部５と、トレース情報７
及び前記ＰＣ遷移情報９を用いてプログラムの暴走を検
出する暴走検出部とを備えるようにしてある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラム評価装
置に関し、特に、マイコン組み込みシステム開発におけ
るデバッグおよび評価に使用される技術に関する。

【０００２】

【従来の技術】一般に、システム開発において作成した
プログラムが正しく動作するか否かの評価を行う必要が
ある。プログラムの不正常な動作として、プログラムカ
ウンタが不正なアドレスへ遷移すること等によるプログ
ラムの暴走がある。ここで、不正なアドレスとは、プロ
グラムのデータエリア、命令セットの途中アドレスなど
がある。

【０００３】このプログラムの暴走を発見して、正しく
プログラムを動作させるようなプログラム評価技術に関
する従来例としては、プログラム開発者が人為的に、プ
ログラムへのブレークポイントの設定、ステップ実行、
連続実行を経て、プログラム停止後のＣＰＵのレジス
タ、メモリ情報、変数データなどあらかじめ想定した数
値に設定されていることを確認する、というような方法
をとっていた。

【０００４】このように、プログラムの暴走を発見し
て、正しいプログラムに修正する従来のプログラム評価
技術では、専ら人為的な作業によるものであった。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
一般的なプログラムのデバッグ手法は、プログラム開発
者の経験に基づいて、専ら人為的な作業によって行われ
ており、また、プログラムの実行と評価は別々に行われ
ているため効率が悪く、プログラム評価の作業時間が増
大してしまうという問題点があった。

【０００６】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、プログラムカウンタ
の遷移という点に注目して、プログラムの実行結果の妥
当性を自動的に評価し、プログラムの実行と評価を同時
に行うことでより効率的なプログラム評価を行うことが
できるプログラム評価装置、プログラム評価方法、及
び、プログラム評価プログラムを記録した機械読み取り
可能な記録媒体を提供することにある。

【０００７】

【課題を解決するための手段】本発明の発明者は、上記
目的を達成するためには、従来技術のような人為的なプ
ログラム評価ではなく、コンピューターにより自動的に
評価を行うようにすることが肝要であると考えた。ここ
で、特に、プログラムの暴走はプログラムの不正なアド
レスへの遷移が原因であることが多く、この不正アドレ
スの遷移を自動的に判定するようにすれば良いことに気
がついた。そこで、本発明者は、慎重な研究を重ねた結
果、不正アドレスへの遷移は、コンパイル、リンクされ
たオブジェクトコードを用いて予め予測できることに気
がついた。そして、以下のような発明をすることが出来
た。

【０００８】請求項１の発明は、プログラムの評価装置
において、前記プログラムのオブジェクトコードを入力
し、命令の実行順にプログラムカウンタをトレース情報
として保存するオブジェクトコードトレース部と、前記
オブジェクトコードを入力し、そのオブジェクトコード
の各命令を解析して、その各命令が遷移し得るプログラ
ムカウンタを抽出し、ＰＣ遷移情報として保存するオブ
ジェクトコード解析部と、前記トレース情報及び前記Ｐ
Ｃ遷移情報を用いてプログラムの暴走を検出する暴走検
出部と、を具備することを特徴とする。

【０００９】本発明では、あらかじめ、プログラムのオ
ブジェクトコードから解析したプログラムカウンタの遷
移パターンを予測データとし、それらをトレース結果か
ら得られたプログラムカウンタの遷移情報と比較するこ
とで、プログラムの実行結果の妥当性を自動的に評価す
る。これにより、ハードウェアのバグによるメモリのリ
ードエラーやソフトウェアのバグによるスタックエリア
などのアドレス格納領域の破壊などから生じる暴走を容
易に検出することができる。

【００１０】請求項２の発明は、前記請求項１における
オブジェクトコードトレース部は、前記プログラムのオ
ブジェクトコードを入力し、そのオブジェクトコードを
実行してトレースデータを保存し、このトレースデータ
から実行された命令のプログラムカウンタの順序を抽出
し、これをトレース情報として保存することを特徴とす
る。

【００１１】上記発明の構成では、オブジェクトコード
を実行してトレースデータを保存するようにしてある。
一般に、トレースデータを取る技術は公知の技術である
から、そのトレースデータを利用し、トレースデータか
らプログラムカウンタの情報を抽出するようにしたもの
である。これにより、あえてプログラムカウンタを取り
出す事をしなくともトレースデータを利用することによ
りプログラムカウンタに関する情報を保存するトレース
情報を作成することができるのである。

【００１２】請求項３の発明は、前記請求項１における
オブジェクトコード解析部は、前記オブジェクトコード
を入力し、そのオブジェクトコードの各命令を解析し
て、次に実行される命令アドレス、及び、割込処理によ
りプログラムカウンタが遷移し得る場合には、その割込
処理ルーチンの先頭アドレスを抽出し、ＰＣ遷移情報と
して保存することを特徴とする。

【００１３】上記発明の構成によれば、割込処理を許す
ようなアーキテクテュアを有するコンピューターシステ
ムに用いられるプログラムであっても本発明を適用する
ことができるのである。

【００１４】請求項４の発明は、前記請求項１における
暴走検出部は、命令の実行順序で保存された前記トレー
ス情報の所定のプログラムカウンタと、そのプログラム
カウンタに係るＰＣ遷移情報を対応させ、前記トレース
情報に保存されたプログラムカウンタの次のプログラム
カウンタがＰＣ遷移情報に保存された命令が遷移し得る
プログラムカウンタに含まれるか否かを解析することで
自動的にプログラムの暴走を検出することを特徴とす
る。

【００１５】上記発明の構成では、トレース情報の所定
のプログラムカウンタと、そのプログラムカウンタに係
るＰＣ遷移情報を対応させて１命令ずつ遷移の妥当性を
検討するようにしてある。このように構成することで、
確実に不正なアドレスへの遷移を検出することができる
のである。

【００１６】請求項５の発明は、評価を行うプログラム
を実行し、ブレーク信号の入力によりその実行を停止す
るターゲットＣＰＵ、前記ターゲットＣＰＵのトレース
情報を入力して、プログラムカウンタを抽出して出力す
るトレース制御部、前記出力されたプログラムカウンタ
を記憶する第１のメモリ、前記ターゲットＣＰＵのＰＣ
遷移情報を記憶する第２のメモリ、及び、前記第１のメ
モリに記憶されたプログラムカウンタと、前記第２のメ
モリに記憶されたＰＣ遷移情報とを比較し、不一致を検
出した場合には前記ターゲットＣＰＵに対して前記ブレ
ーク信号を出力するコントロールＣＰＵ、を備えたエミ
ュレータ部と、前記評価を行うプログラムのオブジェク
トコードを入力し、そのオブジェクトコードの各命令を
解析して、その各命令が遷移し得るプログラムカウンタ
を抽出し、その抽出結果をＰＣ遷移情報として前記第２
のメモリに出力するホストコンピューター部と、を備え
ることを特徴とする。

【００１７】上記発明の構成によれば、ハードウェアの
バグによるメモリのリードエラーやソフトウェアのバグ
によるスタックエリアなどのアドレス格納領域の破壊な
どから生じる暴走を容易に検出することができる。特
に、ターゲットプログラムのリアルタイム実行と平行し
て実行結果を評価、暴走を検出した時点でブレーク信号
を発生し、自動的にターゲットＣＰＵを停止すること
で、ブレークポイントの設定など、人為的な操作を必要
としない、より効率的なプログラム評価を行うことがで
きるのである。

【００１８】請求項６の発明は、前記請求項５における
エミュレータ部は、評価を行うプログラムを実行してト
レースデータを出力し、ブレーク信号の入力によりその
実行を停止するターゲットＣＰＵと、前記ターゲットＣ
ＰＵのトレースデータを記憶する第１のトレースメモリ
と、前記第１のトレースメモリに前記ターゲットＣＰＵ
のトレースデータを記憶しない場合に前記トレースデー
タを記憶する第２のトレースメモリと、前記第１若しく
は第２のトレースメモリに記憶されたターゲットＣＰＵ
のトレースデータを入力して、プログラムカウンタを抽
出して出力するトレース制御回路と、前記ターゲットＣ
ＰＵからトレースデータを入力し、このトレースデータ
を前記第１若しくは前記第２のトレースメモリに出力
し、前記トレース制御回路から入力したプログラムカウ
ンタを出力するクロスバーと、このクロスバーより出力
されたプログラムカウンタを記憶する第１のメモリと、
前記ターゲットＣＰＵのＰＣ遷移情報を記憶する第２の
メモリと、前記第１のメモリに記憶されたプログラムカ
ウンタ１と前記第２のメモリに記憶されたＰＣ遷移情報
とを比較し、不一致を検出した場合には前記ターゲット
ＣＰＵに対して前記ブレーク信号を出力するコントロー
ルＣＰＵと、を具備することを特徴とする。

【００１９】上記発明の構成では、上記請求項５の発明
の構成と比較して、第１及び第２のトレースメモリを設
け、ターゲットＣＰＵからのトレースデータをこの２つ
のメモリで保存するようにしたものである。この第１及
び第２のトレースメモリは、ターゲットＣＰＵからのト
レースデータの入力、及び、第１のメモリに記憶される
べきトレース情報を出力する役割を担う。従って、Ｉ／
Ｏトラフィックが相当量になるため、リアルタイム性に
欠けてしまう虞れがある。この問題を解消するために、
２つのトレースメモリを設けるようにしたものである。
なお、この２つのトレースメモリのデータのスイッチ
は、クロスバーに行わせるようにした。

【００２０】上記目的を達成するため、請求項７の発明
は、プログラムの暴走を検出するプログラム評価方法に
おいて、前記プログラムのオブジェクトコードの実行か
ら得たプログラムカウンタの遷移順序であるトレース情
報と、前記オブジェクトコードの各命令が遷移し得るプ
ログラムカウンタを抽出したＰＣ遷移情報とを用い、前
記オブジェクトコードの各命令の遷移順序が正しいか否
かを評価することを特徴とする。

【００２１】請求項８の発明は、プログラムの評価方法
において、前記プログラムのオブジェクトコードを入力
し、命令の実行順にプログラムカウンタをトレース情報
として保存するオブジェクトコードトレースステップ
と、前記オブジェクトコードを入力し、そのオブジェク
トコードの各命令を解析して、その各命令が遷移し得る
プログラムカウンタを抽出し、ＰＣ遷移情報として保存
するオブジェクトコード解析ステップと、前記トレース
情報及び前記ＰＣ遷移情報を用いてプログラムの暴走を
検出する暴走検出ステップと、を含むことを特徴とす
る。

【００２２】請求項９の発明は、前記請求項８における
オブジェクトコードトレースステップは、前記プログラ
ムのオブジェクトコードを入力し、そのオブジェクトコ
ードを実行してトレースデータを保存し、このトレース
データから実行された命令のプログラムカウンタの順序
を抽出し、これをトレース情報として保存することを特
徴とする。

【００２３】請求項１０の発明は、前記請求項８におけ
るオブジェクトコード解析ステップは、前記オブジェク
トコードを入力し、そのオブジェクトコードの各命令を
解析して、次に実行される命令アドレス、及び、割込処
理によりプログラムカウンタが遷移し得る場合には、そ
の割込処理ルーチンの先頭アドレスを抽出し、ＰＣ遷移
情報として保存することを特徴とする。

【００２４】請求項１１の発明は、前記請求項８におけ
る前記暴走検出ステップは、命令の実行順序で保存され
た前記トレース情報の所定のプログラムカウンタと、そ
のプログラムカウンタに係るＰＣ遷移情報を対応させ、
前記トレース情報に保存されたプログラムカウンタの次
のプログラムカウンタがＰＣ遷移情報に保存された命令
が遷移し得るプログラムカウンタに含まれるか否かを解
析することで自動的にプログラムの暴走を検出すること
を特徴とする。

【００２５】上記目的を達成するため、請求項１２の発
明は、プログラムの暴走を検出するプログラム評価プロ
グラムを記録した機械読み取り可能な記録媒体におい
て、前記プログラムのオブジェクトコードから得たプロ
グラムカウンタの遷移順序であるトレース情報と、前記
オブジェクトコードの各命令が遷移し得るプログラムカ
ウンタを抽出したＰＣ遷移情報とを用い、コンピュータ
ーに前記オブジェクトコードの各命令の遷移順序が正し
いか否かを評価させることを特徴とする。

【００２６】請求項１３の発明は、コンピューターによ
ってプログラムを評価するための評価プログラムを記録
した機械読み取り可能な記録媒体において、前記プログ
ラムのオブジェクトコードを入力させ、命令の実行順に
プログラムカウンタをトレース情報として保存させるオ
ブジェクトコードトレースステップと、前記オブジェク
トコードを入力させ、そのオブジェクトコードの各命令
を解析させて、その各命令が遷移し得るプログラムカウ
ンタを抽出させ、ＰＣ遷移情報として保存させるオブジ
ェクトコード解析ステップと、前記トレース情報及び前
記ＰＣ遷移情報を用いてプログラムの暴走を検出させる
暴走検出ステップと、を含むことを特徴とする。

【００２７】請求項１４の発明は、前記請求項１３にお
けるオブジェクトコードトレースステップは、コンピュ
ーターに前記プログラムのオブジェクトコードを入力さ
せ、そのオブジェクトコードを実行してトレースデータ
を保存させ、このトレースデータから実行された命令の
プログラムカウンタの順序を抽出させ、これをトレース
情報として保存させることを特徴とする。

【００２８】請求項１５の発明は、前記請求項１３にお
けるオブジェクトコード解析ステップは、コンピュータ
ーに前記オブジェクトコードを入力させ、そのオブジェ
クトコードの各命令を解析させて、次に実行される命令
アドレス、及び、割込処理によりプログラムカウンタが
遷移し得る場合には、その割込処理ルーチンの先頭アド
レスを抽出させ、ＰＣ遷移情報として保存させることを
特徴とする。

【００２９】請求項１６の発明は、前記請求項１３にお
ける暴走検出ステップは、コンピューターに命令の実行
順序で保存された前記トレース情報の所定のプログラム
カウンタと、そのプログラムカウンタに係るＰＣ遷移情
報を対応させ、前記トレース情報に保存されたプログラ
ムカウンタの次のプログラムカウンタがＰＣ遷移情報に
保存された命令が遷移し得るプログラムカウンタに含ま
れるか否かを解析させることで自動的にプログラムの暴
走を検出させることを特徴とする。

【００３０】

【発明の実施の形態】以下、本発明に係るプログラム評
価装置の実施形態について、図面を参照しながら詳細に
説明する。

【００３１】第１の実施の形態 図１は、本実施形態のプログラム評価装置を示すブロッ
ク図である。このプログラム評価装置は、オブジェクト
コード１を入力し、そのオブジェクトコード１を実行
し、その実行した命令のプログラムカウンタ（ＰＣ）を
順にトレース情報７として保存するオブジェクトコード
トレース部３と、オブジェクトコード１を入力し、その
オブジェクトコード１の各命令を解析して、その各命令
が遷移し得るプログラムカウンタを抽出し、ＰＣ遷移情
報９として保存するオブジェクトコード解析部５と、ト
レース情報７及びＰＣ遷移情報９からプログラムの暴走
を検出する自動暴走検出部１１と、前記プログラムの暴
走が検出された場合には、操作者にその内容を表示する
表示部１３と、を備えるものである。

【００３２】次に、本実施形態のプログラム評価装置の
動作について、具体例を交えて詳細に説明する。

【００３３】図２は、本実施形態の具体例で用いるオブ
ジェクトコード１を示したものである。一般に、オブジ
ェクトコードはコンピューター読み取り可能なバイナリ
形式であるため、人間がこれを理解することは不可能で
ある。そのため、同図は、このオブジェクトコードを人
間が理解できるような形式で示した（これをアセンブラ
ソースプログラムと記す）。このアセンブラソースプロ
グラムの左端には、プログラム行の番号（以下、行番号
と記す）が付してある。この行番号の１２乃至２０行目
は、遷移すべき番地が相対番地記述形式で記述されてい
る。また、２１乃至３１行目がメインルーチンが記述さ
れ、３２行目以降に割込ハンドラがそれぞれ記述されて
いる。このアセンブラソースプログラムについて本実施
形態における処理を説明する。

【００３４】オブジェクトコードトレース部３は、オブ
ジェクトコード１を実行し、その実行した命令のプログ
ラムカウンタを順にトレース情報７として保存する。オ
ブジェクトコードの実行により、トレースデータを取る
ことができるのは公知の技術である。一般的なトレース
データを図３に示した。このトレースデータには、実行
した命令のプログラムカウンタの他にも種々のデータが
含まれている。従って、トレースデータから実行した命
令のプログラムカウンタの順序に関する情報を抽出する
ようにする。そして、その抽出した結果をトレース情報
として保存する。

【００３５】オブジェクトコード解析部５は、図２に示
したオブジェクトコード１を入力して、そのオブジェク
トコード１の各命令を解析して、その各命令が次に遷移
し得るプログラムカウンタを抽出し、ＰＣ遷移情報９と
して保存する。ＰＣが次に遷移し得るプログラムカウン
タは現在実行中の命令セットと割り込み要求に依存し、
通常の命令では、次の命令の先頭アドレス、また、分岐
命令では分岐先アドレスを抽出する。さらに、割り込み
処理によりプログラムカウンタが遷移し得る場合には、
割り込み処理ルーチンの先頭アドレスをも抽出する。

【００３６】図４は、このオブジェクトコード解析部５
の処理動作を説明するために用いる図面である。図中の
○印の中に数字が付してあるものをノードと呼ぶ。ノー
ドには現在のＰＣ値、分岐先ＰＣ値を格納する記憶領域
へのアドレス情報および割り込み処理ルーチンの先頭ア
ドレスをテーブル化した割込テーブルへの先頭アドレス
情報が含まれる。また、○印の中に数字は、プログラム
カウンタを示す。同図左側の破線四角で囲まれた中に記
載された○印はメインルーチンのプログラムカウンタの
遷移情報である。ラベル「ｉｎｉｔ：」から始まるメイ
ンルーチンの先頭番地が８０００であることを示してい
る。この先頭番地は、図２のアセンブラソースプログラ
ムの２５行目の命令を意味し、次の８００２番地は同図
２６行目の命令を意味する。以下、同様に各ノードはそ
れぞれの命令に対応して、メインルーチンには合計５つ
の命令が記述されている。

【００３７】また、割込ハンドラは図４の中央部の破線
四角で囲まれた中に記載されており、「ｉｎｔｗ
ｄ：」、及び「ｉｎｔａｄ：」をそれぞれ示してある。
「ｉｎｔｗｄ：」の８００ｃ番地は、図２のアセンブラ
ソースプログラムの３４行目の命令を示し、また、「ｉ
ｎｔａｄ：」の８００ｄ番地は、図２のアセンブラソー
スプログラムの３９行目の命令を示してある。

【００３８】一方、図４の右側の３つの破線四角は、割
込テーブルを示す。プログラムの実行状態によってＣＰ
Ｕに受け付け可能な割り込み処理が異なる可能性がある
ため、複数の割込テーブル用意する。この実施形態で
は、同図右上の割込テーブル１が初期状態であり、割込
のレベルの変化に応じて割込テーブル２若しくは割込テ
ーブル３を用いる。

【００３９】続いて、オブジェクトコード解析部５の解
析処理について説明する。まず、ＰＣは８０００番地メ
インルーチンから処理を開始する。この８０００番地に
おいて、次に遷移する番地は、８００２番地の他に割込
により遷移し得る番地として、割込テーブル１に格納さ
れた８００ｃ番地、８００ｄ番地がある。従って、ＰＣ
遷移情報９として８００２番地及び割込テーブル１の先
頭アドレスを抽出して保存する。次の８００２番地につ
いても同様に、次に遷移する番地は、８００５番地の他
に割込により遷移し得る番地として、割込テーブル１に
格納された８００ｃ番地、８００ｄ番地がある。従っ
て、ＰＣ遷移情報９として８００５番地及び割込テーブ
ル１の先頭アドレスを抽出して保存する。以下同様し
て、ＰＣ遷移情報９に保存していく。また、割込ハンド
ラについても同様な処理を行う。すなわち、「ｉｎｔａ
ｄ：」の先頭アドレスである８００ｄ番地において、次
に遷移する番地は、８０１０番地の他に割込により遷移
し得る番地として、割込テーブル２に格納された８００
ｃ番地がある。従って、ＰＣ遷移情報９として８０１０
番地及び割込テーブル２の先頭アドレスを抽出して保存
する。また、「ｉｎｔｗｄ：」の先頭アドレスである８
００ｃ番地において、次に遷移する番地はない。従っ
て、ＰＣ遷移情報９として割込テーブル３の先頭アドレ
スを抽出して保存する。 以上のように、トレース情報
７及びＰＣ遷移情報９を作成する。図５にＰＣ遷移情報
９を計算機のメモリ上に展開したイメージをメモリＡ
に、また、トレース情報７をメモリＢに示す。図中のｎ
ｐｃ、ｔｐｃはそれぞれメモリＡ，Ｂの任意のアドレス
を示すものとする。各ノードで該当する情報がない場
合、例えば、割り込み処理ルーチンのリターンアドレス
などの無効アドレスが入る。本実施形態では、メモリＢ
に格納されたトレース情報７の順序で命令が実行された
ものとする。

【００４０】次に、プログラムのトレース情報より得た
メモリＢのＰＣ遷移の妥当性を自動暴走検出部１１に
て、次の手順で評価する。ＰＣの不一致検出までのフロ
ーチャートを図６に示す。

【００４１】（ｉ）ｔｐｃはメモリＢのアドレスｍを示
し、ｎｐｃはメモリＡ上にある遷移情報ノードｎが格納
される先頭アドレス（ノードｎのＰＣ値が格納されるア
ドレス）を示し、ｔｐｃとｎｐｃの指し示すアドレスの
内容は一致するものとする（ステップＳ１０１）。

【００４２】（ii）次に、メモリＢのアドレスｍ＋ｋに
格納される次のＰＣ値の妥当性を評価するため、次の手
順でｔｐｃとｎｐｃを更新し、２つのアドレスに格納さ
れる値を比較する（ステップＳ１０２）。ただし、ｋは
アドレスが格納される領域の大きさを示す。また、任意
のアドレスで割り込みが発生した場合、呼び出される割
り込み処理ルーチンが戻るべきアドレス、すなわち現在
のノードのネクストＰＣへのアドレス、を最終ノードに
設定する必要があるため、その値をｃｐｃとして保持す
る。

【００４３】ｔｐｃ←ｔｐｃ＋ｋ ｎｐｃ←現在のノードの（ネクストＰＣへのアドレス）
に格納される値 ｃｐｃ←ｎｐｃ （iii)ｔｐｃとｎｐｃの示すアドレスの内容を比較する
（ステップＳ１０３）。一致する場合、次のＰＣ値の妥
当性を評価するために次の手順でｔｐｃとｎｐｃ、ｃｐ
ｃを更新し再び値を比較する（ステップＳ１０４）。

【００４４】ｔｐｃ←ｔｐｃ＋ｋ ｎｐｃ←現在のノードの（ネクストＰＣへのアドレス）
に格納される値 ｃｐｃ←ｎｐｃ 以上（iii)の操作をメモリＢの最終アドレスまで繰り返
すことが出来た場合、プログラムは正常に動作したもの
と見なす。不一致の場合の処理を（iv）に示す。

【００４５】（iv）次に予測されるＰＣ値はｎｐｃによ
って次のように示される（ステップＳ１０５）。

【００４６】ｎｐｃ←現在のノードの（分岐先ＰＣへの
アドレス）に格納される値 ここで、ｔｐｃとｎｐｃの示すアドレスの内容を比較す
る（ステッＳ１０６）。

【００４７】ｔｐｃとｎｐｃの示すアドレスの内容が一
致する場合、（iii)以降の処理を繰り返し行う。（ステ
ップＳ１０７）不一致の場合の処理を（ｖ）に示す。

【００４８】（ｖ）上記手順までに一致が見られない場
合、正常なプログラムのＰＣが取り得る可能性は各割り
込み処理ルーチンの先頭アドレスのみとなる。次に、ｎ
ｐｃは各割り込み処理の先頭アドレスをテーブル化した
割り込みテーブルの先頭アドレスを示す（ステップＳ１
０８）。

【００４９】ｎｐｃ←現ノードの（割り込みテーブルの
先頭アドレス）に格納される値 ｎｐｃはテーブルの先頭アドレスから最終アドレスを順
次指し示し、そのアドレスの内容とｔｐｃの指し示すア
ドレスの内容を順次比較する（ステップＳ１０９）。

【００５０】一致する場合、ｃｐｃ値をリターンアドレ
スとして該当する割り込み処理ルーチンの最終ノードへ
格納する。また、ｔｐｃ、ｎｐｃは次の処理の後、（ii
i)以降の処理を繰り返し行う（ステップＳ１１０）。

【００５１】ｔｐｃ←ｔｐｃ＋ｋ ｎｐｃ←現在のノードの（ネクストＰＣへのアドレス）
に格納される値 ｃｐｃ←ｎｐｃ 不一致の場合、次の割り込みテーブルと比較するために
ｎｐｃを更新する（ステップＳ１１１）。

【００５２】ｎｐｃ←ｎｐｃ＋１ 続いて、ｎｐｃが無効なアドレスを示すか否かを判定す
る（ステップＳ１１２）。ｎｐｃが無効なアドレスを示
すとき、割り込みテーブルの終端を意味する。すなわ
ち、メモリＢのアドレスｍ＋ｋに格納されるＰＣ値はあ
らかじめ予測した遷移情報の何れとも一致しない場合に
は、不正アドレスへの遷移検出と認定する（ステップＳ
１１３）。これにより、不正なアドレスへ遷移すること
が検出できる。

【００５３】次に、表示部１３について説明する。この
表示部１３は、自動暴走検出部１１にて不正アドレスへ
の遷移を検出した場合には、操作者にその旨を伝えるた
めのものである。この表示部は、コンピューターシステ
ムのＣＲＴに表示するようにしてもよい。なお、この処
理は、自動暴走検出部１１が不正アドレスへの遷移を検
知した時点で、操作者にその旨を伝える処理に移行する
ようにしておく。

【００５４】以上説明してきたように、本実施形態のプ
ログラム評価装置によれば、あらかじめ予測した遷移情
報と実際のターゲットプログラムのＰＣの遷移とを比較
することでプログラムの妥当性を評価し、プログラムの
不正アドレスへの遷移に関する暴走を容易に検出するこ
とができる。

【００５５】第２の実施の形態 次に、本発明に係るプログラム評価装置の第２の実施形
態について、図面を参照しながら詳細に説明する。本実
施形態では、リアルタイム実行しながらトレース結果の
妥当性を評価するために必要なシステム構成について説
明する。装置の全体構成を図７に示す。

【００５６】まず、本実施形態の各構成要素について説
明する。ターゲットＣＰＵは、ターゲットプログラムを
解読・実行するＣＰＵ、アドレスバス、データバスを介
してメモリ４へアクセスする。実行と同時にステータス
信号、ＰＣ情報を出力する。

【００５７】また、ホストＣＰＵは、使用者からの要求
を受け付け、コントロールＣＰＵに対して、各種操作を
行う。コントロールＣＰＵは、従来、ホストコンピュー
ターからのコマンド要求およびターゲットＣＰＵの監視
を行うことを目的とする。ホストコンピューターからの
コマンド要求に従ってターゲットＣＰＵ、メモリに対し
て各種操作を行う。本実施形態では、ターゲットプログ
ラムのリアルタイム実行中にあらかじめオブジェクトコ
ードの解析結果から得たプログラムカウンタの遷移情報
とトレース結果とを比較して、不一致を検出した場合、
ターゲットＣＰＵに対してブレーク信号を発行する。

【００５８】メモリ１は、予めオブジェクトコードを解
析して得られたＰＣ遷移情報を格納する記憶領域であ
る。メモリ２は、ターゲットプログラムのリアルタイム
実行中に、トレース結果から得られたＰＣ遷移情報とあ
らかじめ予測したＰＣ遷移情報とをコントロールＣＰＵ
で比較するために、ホストコンピューター上のメモリ１
にあるＰＣ遷移情報を格納する。メモリ３は、トレース
メモリ１または２に蓄えられた各種トレースデータから
ＰＣの遷移情報のみを取り出し、実行ＰＣの順に格納す
る記憶領域である。格納は、ターゲットＣＰＵの実行中
にクロスバーによってトレースメモリへのバスアクセス
をコントロールして、メモリ３へ高速ＤＭＡ転送する。
メモリ４は、ターゲットＣＰＵが使用する記憶装置であ
る。このメモリ４にプログラムの実行に必要なコードと
データを格納する。トレースメモリ１，２は、トレース
結果を格納する記憶領域である。従来技術では、トレー
スメモリは単一で、トレース制御回路とコントロールＣ
ＰＵから同時にアクセスすることはできない。本実施形
態では、トレースメモリを２つ、あるいはそれ以上用意
し、クロスバーによってそれぞれのメモリへのアクセス
をコントロールすることで、異なるメモリながら、トレ
ース制御回路によるトレースメモリへのトレース結果の
書き込みと、コントロールＣＰＵによるトレースメモリ
の読み出しを同時に行うことを可能とすることで、ター
ゲットプログラムのリアルタイム実行と平行にトレース
結果からターゲットプログラムの実行結果を評価するこ
とができる。

【００５９】クロスバーは、トレースメモリ１または２
へアクセスするためのバスをコントロールするいわゆる
バススイッチ回路である。ターゲットプログラムの実行
中、トレース制御回路からの制御信号に従ってバスを切
り替える。トレース制御回路は、ターゲットＣＰＵのバ
スアクセスおよびＰＣ情報を監視し、ステータス信号に
基づいて、結果をトレースメモリへ格納する。また、メ
モリの大きさに応じた書き込みカウンタをトレースメモ
リ１，２のそれぞれに持つ。書き込みカウンタはトレー
スメモリへ書き込み位置を示す。片方の書き込みカウン
タがオーバーフローするとき、該当するトレースメモリ
からＰＣ遷移情報をメモリ３へ高速ＤＭＡ転送するため
に、コントロールＣＰＵに対して割り込み信号を発行す
る。また、２つの書き込みカウンタがオーバーフローす
るとき、トレースメモリへの書き込みがコントロールＣ
ＰＵのトレース結果評価速度を上回り、トレースメモリ
１，２の全てに書き込みが起きたことを意味する。この
ように構成することで、トレース制御回路からコントロ
ールＣＰＵへターゲットＣＰＵの停止を要求する割り込
み信号を発行することもできる。

【００６０】次に、本実施形態の動作について説明す
る。まず、ターゲットプログラムの実行前にホストコン
ピューターのメモリ１にあるＰＣ遷移情報をエミュレー
タ上のメモリ２へコピーする。ターゲットプログラムを
開始するとターゲットＣＰＵはバスを介してメモリ４へ
各種操作を行う。同時に、バスを監視するトレース制御
回路がトレース結果の格納をトレースメモリ１に対して
行う。ただし、クロスバーにより、トレースメモリ１へ
のアクセスはトレース制御回路からのみに、また、トレ
ースメモリ２へのアクセスはコントロールＣＰＵからの
みに制限する。

【００６１】ここで、トレースメモリ１の書き込みカウ
ンタがオーバーフローすると、トレース制御回路は、コ
ントロールＣＰＵに対してＤＭＡ転送割り込み要求信号
を発行すると同時に、クロスバーに対してバススイッチ
制御信号を発行する。この結果、トレースメモリ１への
アクセスはコントロールＣＰＵ、また、トレースメモリ
２へのアクセスはトレース制御回路から、という具合
に、クロスバーが速やかにトレースメモリ１，２に対す
るバスの切り替えを行う。

【００６２】引き続き、ターゲットＣＰＵは命令の実行
を行い、トレース制御回路は、トレース結果をトレース
メモリ２へ書き込む一方、トレース制御回路からのＤＭ
Ａ転送割り込み要求信号を受けたコントロールＣＰＵ
は、トレース制御回路によるトレースメモリ２の書き込
みが完了するまでの間に、コントロールＣＰＵでトレー
スメモリ１により得られるＰＣ遷移情報から、ターゲッ
トプログラムの実行結果の妥当性を評価する。まず、コ
ントロールＣＰＵは、トレースメモリ１からＰＣ遷移結
果のみを抽出し、その抽出したＰＣ遷移結果をメモリ３
へ高速ＤＭＡ転送し、評価のための確認を行う。また、
高速ＤＭＡ転送され、メモリ３に書き込まれたターゲッ
トプログラムのＰＣ実行遷移結果は、オブジェクトコー
ドからあらかじめ予測したメモリ２に記憶されているＰ
Ｃ遷移情報に基づいてコントロールＣＰＵで評価する。
評価の手順は前述の第１の実施形態での処理を行う。不
一致を検出し、プログラムの異常動作を検出した場合、
コントロールＣＰＵからターゲットＣＰＵに対してブレ
ーク信号が発行され、ターゲットＣＰＵは自動停止され
る。または、コントロールＣＰＵからホストコンピュー
ターを通じて使用者に通知する。

【００６３】以上により、異常状態での各種トレース結
果は確実にトレースメモリ１に格納される。ただし、ト
レースメモリ１の評価が完了する前にトレースメモリ２
への書き込みが完了する場合、トレース制御回路からの
要求に従ってターゲットＣＰＵを一時停止、トレースメ
モリ１の評価が完了した後、ターゲットＣＰＵを再開す
ることもできる。

【００６４】従来、プログラムの実行履歴をトレースメ
モリ上に記録するデバッグシステムでは、有限なトレー
スメモリを使い切った場合、トレースメモリの上書き、
あるいはそれ以上の書き込みかできないことによってト
レース結果が失われる可能性がある。そのため、暴走時
のトレース結果を確実に得るためには、暴走する箇所を
あらかじめ予測し、人為的にプログラムを停止しなけれ
ばならない。以上のように、本実施形態では、ターゲッ
トプログラムのリアルタイム実行と平行して、別ＣＰＵ
で実行結果を評価、その結果に基づいてターゲットＣＰ
Ｕを自動制御するため、ブレークポイントの設定などの
人為的な作業を必要とせず、プログラム異常動作時のト
レース結果を確実にトレースメモリに残すことができ
る。

【００６５】なお、上述したプログラム評価する方法を
実現するためのプログラムは記録媒体に保存することが
できる。この記録媒体をコンピューターシステムによっ
て読み込ませ、前記プログラムを実行してコンピュータ
ーを制御しながら上述したプログラム評価を実現するこ
とができる。ここで、前記記録媒体とは、メモリ装置、
磁気ディスク装置、光ディスク装置等、プログラムを記
録することができるような装置が含まれる。

【００６６】

【発明の効果】以上説明してきたように、本発明に係る
プログラム評価装置、プログラム評価方法、及び、プロ
グラム評価プログラムを記録した機械読み取り可能な記
録媒体によれば、プログラム実行結果の妥当性を評価プ
ログラムの異常動作を自動的に検出するため、人為的な
作業を必要がない。また、トレース結果を確実に取得で
きる。

【図面の簡単な説明】

【図１】本発明に係るプログラム装置を示すブロック図
である。

【図２】第１の実施形態で用いるアセンブラソースプロ
グラムを示す図である。

【図３】トレースデータを示す図である。

【図４】ＰＣ遷移情報を説明するための図である。

【図５】ＰＣ遷移情報を計算機の記憶領域へ展開した場
合を説明するための図である。

【図６】自動暴走検出部１１のアルゴリズムを示すフロ
ーチャートである。

【図７】第２の実施形態の本発明を利用したリアルタイ
ムデバッグシステムを示すブロック図である。

【符号の説明】

１ オブジェクトコード ３ オブジェクトコードトレース部 ５ オブジェクトコード解析部 ７ トレース情報 ９ ＰＣ遷移情報 １１ 自動暴走検出部 １３ 表示部

Claims (16)

【特許請求の範囲】
1. 【請求項１】 プログラムの評価装置において、 前記プログラムのオブジェクトコードを入力し、命令の
   実行順にプログラムカウンタをトレース情報として保存
   するオブジェクトコードトレース部と、 前記オブジェクトコードを入力し、そのオブジェクトコ
   ードの各命令を解析して、その各命令が遷移し得るプロ
   グラムカウンタを抽出し、ＰＣ遷移情報として保存する
   オブジェクトコード解析部と、 前記トレース情報及び前記ＰＣ遷移情報を用いてプログ
   ラムの暴走を検出する暴走検出部と、 を具備することを特徴とするプログラム評価装置。
2. 【請求項２】 前記オブジェクトコードトレース部は、 前記プログラムのオブジェクトコードを入力し、そのオ
   ブジェクトコードを実行してトレースデータを保存し、
   このトレースデータから実行された命令のプログラムカ
   ウンタの順序を抽出し、これをトレース情報として保存
   することを特徴とする請求項１記載のプログラム評価装
   置。
3. 【請求項３】 前記オブジェクトコード解析部は、 前記オブジェクトコードを入力し、そのオブジェクトコ
   ードの各命令を解析して、次に実行される命令アドレ
   ス、及び、割込処理によりプログラムカウンタが遷移し
   得る場合には、その割込処理ルーチンの先頭アドレスを
   抽出し、ＰＣ遷移情報として保存することを特徴とする
   請求項１記載のプログラム評価装置。
4. 【請求項４】 前記暴走検出部は、 命令の実行順序で保存された前記トレース情報の所定の
   プログラムカウンタと、そのプログラムカウンタに係る
   ＰＣ遷移情報を対応させ、 前記トレース情報に保存されたプログラムカウンタの次
   のプログラムカウンタがＰＣ遷移情報に保存された命令
   が遷移し得るプログラムカウンタに含まれるか否かを解
   析することで自動的にプログラムの暴走を検出すること
   を特徴とする請求項１記載のプログラム評価装置。
5. 【請求項５】 評価を行うプログラムを実行し、ブレー
   ク信号の入力によりその実行を停止するターゲットＣＰ
   Ｕ、 前記ターゲットＣＰＵのトレース情報を入力して、プロ
   グラムカウンタを抽出して出力するトレース制御部、 前記出力されたプログラムカウンタを記憶する第１のメ
   モリ、 前記ターゲットＣＰＵのＰＣ遷移情報を記憶する第２の
   メモリ、及び、 前記第１のメモリに記憶されたプログラムカウンタと、
   前記第２のメモリに記憶されたＰＣ遷移情報とを比較
   し、不一致を検出した場合には前記ターゲットＣＰＵに
   対して前記ブレーク信号を出力するコントロールＣＰ
   Ｕ、 を備えたエミュレータ部と、 前記評価を行うプログラムのオブジェクトコードを入力
   し、そのオブジェクトコードの各命令を解析して、その
   各命令が遷移し得るプログラムカウンタを抽出し、その
   抽出結果をＰＣ遷移情報として前記第２のメモリに出力
   するホストコンピューター部と、 を備えることを特徴とするプログラム評価装置。
6. 【請求項６】 前記エミュレータ部は、 評価を行うプログラムを実行してトレースデータを出力
   し、ブレーク信号の入力によりその実行を停止するター
   ゲットＣＰＵと、 前記ターゲットＣＰＵのトレースデータを記憶する第１
   のトレースメモリと、 前記第１のトレースメモリに前記ターゲットＣＰＵのト
   レースデータを記憶しない場合に前記トレースデータを
   記憶する第２のトレースメモリと、 前記第１若しくは第２のトレースメモリに記憶されたタ
   ーゲットＣＰＵのトレースデータを入力して、プログラ
   ムカウンタを抽出して出力するトレース制御回路と、 前記ターゲットＣＰＵからトレースデータを入力し、こ
   のトレースデータを前記第１若しくは前記第２のトレー
   スメモリに出力し、前記トレース制御回路から入力した
   プログラムカウンタを出力するクロスバーと、 このクロスバーより出力されたプログラムカウンタを記
   憶する第１のメモリと、 前記ターゲットＣＰＵのＰＣ
   遷移情報を記憶する第２のメモリと、 前記第１のメモリに記憶されたプログラムカウンタと１
   前記第２のメモリに記憶されたＰＣ遷移情報とを比較
   し、不一致を検出した場合には前記ターゲットＣＰＵに
   対して前記ブレーク信号を出力するコントロールＣＰＵ
   と、 を具備することを特徴とする請求項５記載のプログラム
   評価装置。
7. 【請求項７】 プログラムの暴走を検出するプログラム
   評価方法において、 前記プログラムのオブジェクトコードの実行から得たプ
   ログラムカウンタの遷移順序であるトレース情報と、前
   記オブジェクトコードの各命令が遷移し得るプログラム
   カウンタを抽出したＰＣ遷移情報とを用い、前記オブジ
   ェクトコードの各命令の遷移順序が正しいか否かを評価
   することを特徴とするプログラム評価方法。
8. 【請求項８】 プログラムの評価方法において、 前記プログラムのオブジェクトコードを入力し、命令の
   実行順にプログラムカウンタをトレース情報として保存
   するオブジェクトコードトレースステップと、 前記オブジェクトコードを入力し、そのオブジェクトコ
   ードの各命令を解析して、その各命令が遷移し得るプロ
   グラムカウンタを抽出し、ＰＣ遷移情報として保存する
   オブジェクトコード解析ステップと、 前記トレース情報及び前記ＰＣ遷移情報を用いてプログ
   ラムの暴走を検出する暴走検出ステップと、 を含むことを特徴とするプログラム評価方法。
9. 【請求項９】 前記オブジェクトコードトレースステッ
   プは、 前記プログラムのオブジェクトコードを入力し、そのオ
   ブジェクトコードを実行してトレースデータを保存し、
   このトレースデータから実行された命令のプログラムカ
   ウンタの順序を抽出し、これをトレース情報として保存
   することを特徴とする請求項８記載のプログラム評価方
   法。
10. 【請求項１０】 前記オブジェクトコード解析ステップ
    は、 前記オブジェクトコードを入力し、そのオブジェクトコ
    ードの各命令を解析して、次に実行される命令アドレ
    ス、及び、割込処理によりプログラムカウンタが遷移し
    得る場合には、その割込処理ルーチンの先頭アドレスを
    抽出し、ＰＣ遷移情報として保存することを特徴とする
    請求項８記載のプログラム評価方法。
11. 【請求項１１】 前記暴走検出ステップは、 命令の実行順序で保存された前記トレース情報の所定の
    プログラムカウンタと、そのプログラムカウンタに係る
    ＰＣ遷移情報を対応させ、 前記トレース情報に保存されたプログラムカウンタの次
    のプログラムカウンタがＰＣ遷移情報に保存された命令
    が遷移し得るプログラムカウンタに含まれるか否かを解
    析することで自動的にプログラムの暴走を検出すること
    を特徴とする請求項８記載のプログラム評価方法。
12. 【請求項１２】 プログラムの暴走を検出するプログラ
    ム評価プログラムを記録した機械読み取り可能な記録媒
    体において、 前記プログラムのオブジェクトコードから得たプログラ
    ムカウンタの遷移順序であるトレース情報と、前記オブ
    ジェクトコードの各命令が遷移し得るプログラムカウン
    タを抽出したＰＣ遷移情報とを用い、コンピューターに
    前記オブジェクトコードの各命令の遷移順序が正しいか
    否かを評価させることを特徴とするプログラム評価プロ
    グラムを記録した機械読み取り可能な記録媒体。
13. 【請求項１３】 コンピューターによってプログラムを
    評価するための評価プログラムを記録した機械読み取り
    可能な記録媒体において、 前記プログラムのオブジェクトコードを入力させ、命令
    の実行順にプログラムカウンタをトレース情報として保
    存させるオブジェクトコードトレースステップと、 前記オブジェクトコードを入力させ、そのオブジェクト
    コードの各命令を解析させて、その各命令が遷移し得る
    プログラムカウンタを抽出させ、ＰＣ遷移情報として保
    存させるオブジェクトコード解析ステップと、 前記トレース情報及び前記ＰＣ遷移情報を用いてプログ
    ラムの暴走を検出させる暴走検出ステップと、 をコンピューターに実行させるプログラム評価プログラ
    ムを記録した機械読み取り可能な記録媒体。
14. 【請求項１４】 前記オブジェクトコードトレースステ
    ップは、 コンピューターに前記プログラムのオブジェクトコード
    を入力させ、そのオブジェクトコードを実行してトレー
    スデータを保存させ、このトレースデータから実行され
    た命令のプログラムカウンタの順序を抽出させ、これを
    トレース情報として保存させることを特徴とする請求項
    １３記載のプログラム評価プログラムを記録した機械読
    み取り可能な記録媒体。
15. 【請求項１５】 前記オブジェクトコード解析ステップ
    は、 コンピューターに前記オブジェクトコードを入力させ、
    そのオブジェクトコードの各命令を解析させて、次に実
    行される命令アドレス、及び、割込処理によりプログラ
    ムカウンタが遷移し得る場合には、その割込処理ルーチ
    ンの先頭アドレスを抽出させ、ＰＣ遷移情報として保存
    させることを特徴とする請求項１３記載のプログラム評
    価プログラムを記録した機械読み取り可能な記録媒体。
16. 【請求項１６】 前記暴走検出ステップは、 コンピューターに命令の実行順序で保存された前記トレ
    ース情報の所定のプログラムカウンタと、そのプログラ
    ムカウンタに係るＰＣ遷移情報を対応させ、 前記トレース情報に保存されたプログラムカウンタの次
    のプログラムカウンタがＰＣ遷移情報に保存された命令
    が遷移し得るプログラムカウンタに含まれるか否かを解
    析させることで自動的にプログラムの暴走を検出させる
    ことを特徴とする請求項１３記載のプログラム評価プロ
    グラムを記録した機械読み取り可能な記録媒体。