JPH10285227A - Ｍｓｋ信号発生装置 - Google Patents
Ｍｓｋ信号発生装置Info
- Publication number
- JPH10285227A JPH10285227A JP9199097A JP9199097A JPH10285227A JP H10285227 A JPH10285227 A JP H10285227A JP 9199097 A JP9199097 A JP 9199097A JP 9199097 A JP9199097 A JP 9199097A JP H10285227 A JPH10285227 A JP H10285227A
- Authority
- JP
- Japan
- Prior art keywords
- data
- msk
- bit
- generating means
- latch circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 プリアンブルを短くしても受信が可能な、Ｍ
ＳＫ信号を生成する。 【解決手段】 データの“０”、“１”に応じた２つの
搬送波に対応するデジタルデータを発生するＭＳＫデー
タ発生手段２０と、このＭＳＫデータ発生手段２０から
のデジタルデータをＤ／Ａ変換するＤ／Ａ変換器３０と
を備える。ＭＳＫデータ発生手段２０が、それぞれ正弦
波のゼロクロス点からゼロクロス点までの正弦波に対応
するデータを発生する。ＭＳＫデータ発生手段２０は、
複数個のビットデータ発生手段２１ａ〜２１ｆと、ビッ
トデータ発生回路２１ａ〜２１ｆの各々のビット出力を
ラッチするための複数個のラッチ回路２２ａ〜２２ｆと
を備える。複数個のラッチ回路２２ａ〜２２ｆの出力の
組みを、正弦波を生成するための各サンプルデータとす
る。データの区切りごとに、複数個のラッチ回路２２ａ
〜２２ｆに共通にリセット信号を供給して、ゼロクロス
点の値に対応するビット値を、複数のラッチ回路２２ａ
〜２２ｆのそれぞれに設定する。
ＳＫ信号を生成する。 【解決手段】 データの“０”、“１”に応じた２つの
搬送波に対応するデジタルデータを発生するＭＳＫデー
タ発生手段２０と、このＭＳＫデータ発生手段２０から
のデジタルデータをＤ／Ａ変換するＤ／Ａ変換器３０と
を備える。ＭＳＫデータ発生手段２０が、それぞれ正弦
波のゼロクロス点からゼロクロス点までの正弦波に対応
するデータを発生する。ＭＳＫデータ発生手段２０は、
複数個のビットデータ発生手段２１ａ〜２１ｆと、ビッ
トデータ発生回路２１ａ〜２１ｆの各々のビット出力を
ラッチするための複数個のラッチ回路２２ａ〜２２ｆと
を備える。複数個のラッチ回路２２ａ〜２２ｆの出力の
組みを、正弦波を生成するための各サンプルデータとす
る。データの区切りごとに、複数個のラッチ回路２２ａ
〜２２ｆに共通にリセット信号を供給して、ゼロクロス
点の値に対応するビット値を、複数のラッチ回路２２ａ
〜２２ｆのそれぞれに設定する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＭＳＫ信号発生
装置に関する。
装置に関する。
【０００２】
【従来の技術】２進のＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓ
ｈｉｆｔ Ｋｅｙｉｎｇ）で、現時点の位相に対して１
シンボル時間後の位相が±９０度の進みあるいは遅れと
なるように２つの搬送波ｆ１，ｆ０を選択すると、両信
号は直交関係になり、理想的な復調ができることが知ら
れている。無線回線などでのデジタル信号の授受に用い
られる変調方式の一つであるＭＳＫ（Ｍｉｎｉｍｕｍ
Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調方式は、このような直
交関係が成り立つ最小の周波数差、すなわち、２（ｆ１
−ｆ０）Ｔ＝１（Ｔ：シンボル時間）が成り立つような
搬送波を選択した連続位相ＦＳＫである。
ｈｉｆｔ Ｋｅｙｉｎｇ）で、現時点の位相に対して１
シンボル時間後の位相が±９０度の進みあるいは遅れと
なるように２つの搬送波ｆ１，ｆ０を選択すると、両信
号は直交関係になり、理想的な復調ができることが知ら
れている。無線回線などでのデジタル信号の授受に用い
られる変調方式の一つであるＭＳＫ（Ｍｉｎｉｍｕｍ
Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調方式は、このような直
交関係が成り立つ最小の周波数差、すなわち、２（ｆ１
−ｆ０）Ｔ＝１（Ｔ：シンボル時間）が成り立つような
搬送波を選択した連続位相ＦＳＫである。
【０００３】このＭＳＫ変調方式の一つとして、例えば
図７に示すように、シリアルに入力されるデータの
“１”，“０”に応じて、例えば周波数ｆｏ＝１．２ｋ
Ｈｚの半サイクルを“１”、その２倍の周波数２ｆｏ＝
２．４ｋＨｚの１サイクルを“０”とするＭＳＫ信号が
知られている。
図７に示すように、シリアルに入力されるデータの
“１”，“０”に応じて、例えば周波数ｆｏ＝１．２ｋ
Ｈｚの半サイクルを“１”、その２倍の周波数２ｆｏ＝
２．４ｋＨｚの１サイクルを“０”とするＭＳＫ信号が
知られている。
【０００４】このＭＳＫ信号の生成の方法としては、図
７のの半サイクルデータと、の１サイクルデータと
を基本データとして発生するＭＳＫデータ発生回路と、
Ｄ／Ａ変換器との組み合わせを用いるようにしている。
この場合、の半サイクルデータと、の１サイクルデ
ータの補数から、の波形データと、の波形データと
を作成する。
７のの半サイクルデータと、の１サイクルデータと
を基本データとして発生するＭＳＫデータ発生回路と、
Ｄ／Ａ変換器との組み合わせを用いるようにしている。
この場合、の半サイクルデータと、の１サイクルデ
ータの補数から、の波形データと、の波形データと
を作成する。
【０００５】この場合、、、、のいずれの波形
データをＭＳＫデータ発生回路から発生させるかは、現
データと、一つ前データと、前データの符号（前符号）
とにより決定される。この現データ入力から、現符号が
求められるロジック回路は、図８に示すように、１ビッ
トバッファ２と、イクスクルーシブオアゲート３と、オ
アゲート４と、アンドゲート５と、Ｄフリップフロップ
回路６とにより構成することができる。この図８の回路
の入力端子１に現データを入力すれば、出力端子７には
現符号が、出力端子８には出力データ（現データ）が得
られるものである。
データをＭＳＫデータ発生回路から発生させるかは、現
データと、一つ前データと、前データの符号（前符号）
とにより決定される。この現データ入力から、現符号が
求められるロジック回路は、図８に示すように、１ビッ
トバッファ２と、イクスクルーシブオアゲート３と、オ
アゲート４と、アンドゲート５と、Ｄフリップフロップ
回路６とにより構成することができる。この図８の回路
の入力端子１に現データを入力すれば、出力端子７には
現符号が、出力端子８には出力データ（現データ）が得
られるものである。
【０００６】従来、デジタル波形データの発生回路とし
てのＭＳＫデータ発生回路は、マイクロコンピュータに
より構成されており、波形データの始まりは、一般的に
波形のゼロクロスとは異なっている。
てのＭＳＫデータ発生回路は、マイクロコンピュータに
より構成されており、波形データの始まりは、一般的に
波形のゼロクロスとは異なっている。
【０００７】
【発明が解決しようとする課題】このＭＳＫ信号は、受
信側では、帯域フィルタを通じて分離され、復調されて
デコードされ、データが取り出されるようにされるが、
信号分離のため狭帯域フィルタによって直流成分が遮断
される。上述のように、従来は、波形データの始まりは
ゼロクロスではないため、受信側で分離されたＭＳＫ信
号の直流電位の浮動があり、最初のデータが再生されに
くいという問題があった。
信側では、帯域フィルタを通じて分離され、復調されて
デコードされ、データが取り出されるようにされるが、
信号分離のため狭帯域フィルタによって直流成分が遮断
される。上述のように、従来は、波形データの始まりは
ゼロクロスではないため、受信側で分離されたＭＳＫ信
号の直流電位の浮動があり、最初のデータが再生されに
くいという問題があった。
【０００８】従来、この問題を解決するために、クロッ
ク再生のため“１”，“０”を繰り返すプリアンブル区
間を長くする、あるいは、特開平１−３０５６３５号公
報に開示されるように、データに先立って数十ビットの
ビット同期信号を検出してからでないと受信状態になら
ないようにする、などの対策が講じられていた。
ク再生のため“１”，“０”を繰り返すプリアンブル区
間を長くする、あるいは、特開平１−３０５６３５号公
報に開示されるように、データに先立って数十ビットの
ビット同期信号を検出してからでないと受信状態になら
ないようにする、などの対策が講じられていた。
【０００９】しかしながら、このような対策では、クロ
ック再生からデータの受信までの時間が長くなるという
問題が生ずる。
ック再生からデータの受信までの時間が長くなるという
問題が生ずる。
【００１０】かかる点に鑑み、この発明の目的は、プリ
アンブル区間を短くしても受信が可能な、ＭＳＫ信号を
生成することができる、ＭＳＫ信号発生装置を提供する
ところにある。
アンブル区間を短くしても受信が可能な、ＭＳＫ信号を
生成することができる、ＭＳＫ信号発生装置を提供する
ところにある。
【００１１】
【課題を解決するための手段】前記課題を解決するた
め、発明によるＭＳＫ信号発生装置は、データの
“０”、“１”に応じた２つの搬送波に対応するデジタ
ルデータを発生するＭＳＫデータ発生手段と、このＭＳ
Ｋデータ発生手段からのデジタルデータをＤ／Ａ変換す
るＤ／Ａ変換器とを備えるＭＳＫ信号発生装置におい
て、前記ＭＳＫデータ発生手段が、それぞれ正弦波のゼ
ロクロス点からゼロクロス点までの正弦波に対応するデ
ータを発生するようにしたことを特徴とする。
め、発明によるＭＳＫ信号発生装置は、データの
“０”、“１”に応じた２つの搬送波に対応するデジタ
ルデータを発生するＭＳＫデータ発生手段と、このＭＳ
Ｋデータ発生手段からのデジタルデータをＤ／Ａ変換す
るＤ／Ａ変換器とを備えるＭＳＫ信号発生装置におい
て、前記ＭＳＫデータ発生手段が、それぞれ正弦波のゼ
ロクロス点からゼロクロス点までの正弦波に対応するデ
ータを発生するようにしたことを特徴とする。
【００１２】特に、前記ＭＳＫデータ発生手段は、複数
個のビットデータ発生手段と、前記ビットデータ発生回
路の各々のビット出力をラッチするための複数個のラッ
チ回路とを備え、前記複数個のラッチ回路の出力の組み
を、前記正弦波を生成するための各サンプルデータとす
ると共に、前記データの区切りごとに、前記複数個のラ
ッチ回路に共通にリセット信号を供給して、前記ゼロク
ロス点の値に対応するビット値を、前記複数のラッチ回
路のそれぞれに設定するようにしたことを特徴とする。
個のビットデータ発生手段と、前記ビットデータ発生回
路の各々のビット出力をラッチするための複数個のラッ
チ回路とを備え、前記複数個のラッチ回路の出力の組み
を、前記正弦波を生成するための各サンプルデータとす
ると共に、前記データの区切りごとに、前記複数個のラ
ッチ回路に共通にリセット信号を供給して、前記ゼロク
ロス点の値に対応するビット値を、前記複数のラッチ回
路のそれぞれに設定するようにしたことを特徴とする。
【００１３】この発明によれば、ＭＳＫ信号は常にゼロ
クロス点の部分から波形が発生するので、受信側で狭帯
域フィルタを通っても、直流電位の揺らぎがなく、最初
のデータからデータ再生が可能となる。
クロス点の部分から波形が発生するので、受信側で狭帯
域フィルタを通っても、直流電位の揺らぎがなく、最初
のデータからデータ再生が可能となる。
【００１４】
【発明の実施の形態】以下、図１〜図３を参照しなが
ら、この発明によるＭＳＫ信号発生装置の実施の形態に
ついて説明する。
ら、この発明によるＭＳＫ信号発生装置の実施の形態に
ついて説明する。
【００１５】［実施の形態の構成］この発明の実施の形
態の構成を図１に示し、データ判別回路１０と、ＭＳＫ
データ発生回路２０と、Ｄ／Ａ変換器３０とからなる。
態の構成を図１に示し、データ判別回路１０と、ＭＳＫ
データ発生回路２０と、Ｄ／Ａ変換器３０とからなる。
【００１６】入力シリアルデータはデータ判別回路１０
に取り込まれる。このデータ判別回路１０は、例えば前
述した図８の回路構成を備え、現符号の情報と、現デー
タとを出力する。これらの現符号の情報と現データとは
ＭＳＫデータ発生回路２０に供給される。ＭＳＫデータ
発生回路２０は、例えば１サンプルが６ビットのデジタ
ル波形データを発生する。
に取り込まれる。このデータ判別回路１０は、例えば前
述した図８の回路構成を備え、現符号の情報と、現デー
タとを出力する。これらの現符号の情報と現データとは
ＭＳＫデータ発生回路２０に供給される。ＭＳＫデータ
発生回路２０は、例えば１サンプルが６ビットのデジタ
ル波形データを発生する。
【００１７】この場合、ＭＳＫデータ発生回路２０の出
力デジタル波形データは、アナログ波形で示すと、図２
Ａ〜Ｄに示すように、所定期間Ｔｐの始めのゼロクロス
点から終わりのゼロクロス点まで連続する、１サイクル
分の正弦波のデータと、同様に、所定期間Ｔｐの始めの
ゼロクロス点から終わりのゼロクロス点まで連続する、
半サイクル分の正弦波のデータである。この場合、図２
Ａおよび図２Ｃの波形データは基本データであり、ま
た、図２Ｂおよび図２Ｄの波形データは補数データであ
る。いずれの基本データを出力するか、補数データを出
力するかは、入力現データと現符号とにより決められ
る。
力デジタル波形データは、アナログ波形で示すと、図２
Ａ〜Ｄに示すように、所定期間Ｔｐの始めのゼロクロス
点から終わりのゼロクロス点まで連続する、１サイクル
分の正弦波のデータと、同様に、所定期間Ｔｐの始めの
ゼロクロス点から終わりのゼロクロス点まで連続する、
半サイクル分の正弦波のデータである。この場合、図２
Ａおよび図２Ｃの波形データは基本データであり、ま
た、図２Ｂおよび図２Ｄの波形データは補数データであ
る。いずれの基本データを出力するか、補数データを出
力するかは、入力現データと現符号とにより決められ
る。
【００１８】この選択は、直前に取り込まれたデータと
新規に取り込まれたデータとの組み合わせが、
｛“１”：“１”｝、｛“１”：“０”｝または
｛“０”：“１”｝となる場合に、前後の正弦波の極性
が異なるように行われる。
新規に取り込まれたデータとの組み合わせが、
｛“１”：“１”｝、｛“１”：“０”｝または
｛“０”：“１”｝となる場合に、前後の正弦波の極性
が異なるように行われる。
【００１９】図３は、ＭＳＫデータ発生回路２０から発
生する波形データの例を示すもので、６ビットデータで
ある。この場合、前記期間Ｔｐ内に、データサンプルＡ
０からデータサンプルＡ１５までの１６個のサンプルデ
ータが発生するように定められている。そして、このＡ
０〜Ａ１５までのデータサンプルが順に発生すること
で、図４に示すように、１サイクル分の基本データおよ
び半サイクル分の基本データで現される波形データが出
力される。
生する波形データの例を示すもので、６ビットデータで
ある。この場合、前記期間Ｔｐ内に、データサンプルＡ
０からデータサンプルＡ１５までの１６個のサンプルデ
ータが発生するように定められている。そして、このＡ
０〜Ａ１５までのデータサンプルが順に発生すること
で、図４に示すように、１サイクル分の基本データおよ
び半サイクル分の基本データで現される波形データが出
力される。
【００２０】この場合、ＭＳＫデータ発生回路２０から
は、データ判別回路１３に取り込まれたシリアル・デー
タの“０”，“１”に応じて、図２Ａ〜Ｄに示すような
４種類の正弦波のデータが、切換点での位相が連続する
ようにして、データが出力される。
は、データ判別回路１３に取り込まれたシリアル・デー
タの“０”，“１”に応じて、図２Ａ〜Ｄに示すような
４種類の正弦波のデータが、切換点での位相が連続する
ようにして、データが出力される。
【００２１】図５は、ＭＳＫデータ発生回路２０の構成
例を示すもので、ＭＳＫデータ発生回路２０は、この例
では、１サンプルを構成する６ビットの各ビットデータ
Ｄ0(LSB)〜Ｄ5(MSB)のそれぞれを発生するための第１〜
第６のビットデータ発生回路２１ａ〜２１ｆと、第１〜
第６のラッチ回路２２ａ〜２２ｆとから構成され、図示
は省略するが、タイミング発生回路からのクロックが共
通に供給されて、前述したデータサンプルＡ０〜Ａ１５
の各ビットデータを発生する。
例を示すもので、ＭＳＫデータ発生回路２０は、この例
では、１サンプルを構成する６ビットの各ビットデータ
Ｄ0(LSB)〜Ｄ5(MSB)のそれぞれを発生するための第１〜
第６のビットデータ発生回路２１ａ〜２１ｆと、第１〜
第６のラッチ回路２２ａ〜２２ｆとから構成され、図示
は省略するが、タイミング発生回路からのクロックが共
通に供給されて、前述したデータサンプルＡ０〜Ａ１５
の各ビットデータを発生する。
【００２２】また、ビットデータ発生回路２１ａ〜２１
ｆには、データ判別信号が共通に供給され、各ビットデ
ータ発生回路２１ａ〜２１ｆからは、図３に示したデー
タサンプルＡ０〜Ａ１５の各ビットデータを発生する。
ｆには、データ判別信号が共通に供給され、各ビットデ
ータ発生回路２１ａ〜２１ｆからは、図３に示したデー
タサンプルＡ０〜Ａ１５の各ビットデータを発生する。
【００２３】各ビットデータ発生回路２１ａ〜２１ｆか
らの各ビットデータが、対応のラッチ回路２２ａ〜２２
ｆにそれぞれ供給される。また、第１〜第５のラッチ回
路２２ａ〜２２ｅの各クリア端子CLと、第６のラッチ回
路２２ｆのプリセット端子PRとに共通に、リセット信号
が供給される。
らの各ビットデータが、対応のラッチ回路２２ａ〜２２
ｆにそれぞれ供給される。また、第１〜第５のラッチ回
路２２ａ〜２２ｅの各クリア端子CLと、第６のラッチ回
路２２ｆのプリセット端子PRとに共通に、リセット信号
が供給される。
【００２４】そして、各ラッチ回路２２ａ〜２２ｆか
ら、例えば、６ビットのデータＤ0(LSB)〜Ｄ5(MSB)が出
力されて、前述したＤ／Ａ変換器３０に供給される。
ら、例えば、６ビットのデータＤ0(LSB)〜Ｄ5(MSB)が出
力されて、前述したＤ／Ａ変換器３０に供給される。
【００２５】上述のように、リセット信号が供給されす
ることにより、第１〜第６のラッチ回路２２ａ〜２２ｆ
のリセット時には、６ビットのデータＤ0 〜Ｄ5 が、 ［Ｄ5 Ｄ4 Ｄ3 Ｄ2 Ｄ1 Ｄ0 ］ ［１ ０ ０ ０ ０ ０ ］ → ［２０（HEX ）］ となる。
ることにより、第１〜第６のラッチ回路２２ａ〜２２ｆ
のリセット時には、６ビットのデータＤ0 〜Ｄ5 が、 ［Ｄ5 Ｄ4 Ｄ3 Ｄ2 Ｄ1 Ｄ0 ］ ［１ ０ ０ ０ ０ ０ ］ → ［２０（HEX ）］ となる。
【００２６】また、６ビットのデータＤ0 〜Ｄ5 の最大
値および最小値は、それぞれ、 ［ １ １ １ １ １ １ ］ → ［３Ｆ（HEX ）］ ［ ０ ０ ０ ０ ０ ０ ］ → ［００（HEX ）］ となる。
値および最小値は、それぞれ、 ［ １ １ １ １ １ １ ］ → ［３Ｆ（HEX ）］ ［ ０ ０ ０ ０ ０ ０ ］ → ［００（HEX ）］ となる。
【００２７】これにより、各ラッチ回路２２ａ〜２２ｆ
から出力される、６ビットのデータＤ0 〜Ｄ5 は、その
最大値［３Ｆ(HEX) ］および最小値［００(HEX) ］の平
均値である［２０(HEX) ］もしくは［１Ｆ(HEX) ］から
スタートすることになる。
から出力される、６ビットのデータＤ0 〜Ｄ5 は、その
最大値［３Ｆ(HEX) ］および最小値［００(HEX) ］の平
均値である［２０(HEX) ］もしくは［１Ｆ(HEX) ］から
スタートすることになる。
【００２８】例えば、プリアンブル区間では、図６に示
すように、もとのデータの“１”，“０”に応じて、そ
れぞれ所定期間Ｔｐで、平均値から始まり平均値で終わ
る、半サイクル分の正弦波のデータと、１サイクル分の
正弦波のデータとが、位相が連続するように切り換えら
れて送出される。
すように、もとのデータの“１”，“０”に応じて、そ
れぞれ所定期間Ｔｐで、平均値から始まり平均値で終わ
る、半サイクル分の正弦波のデータと、１サイクル分の
正弦波のデータとが、位相が連続するように切り換えら
れて送出される。
【００２９】上述のように、この実施の形態では、取り
込まれた各ビットの“０”，“１”に応じて、いずれも
ゼロクロス点から始まる、１サイクル分もしくは半サイ
クル分の正弦波のデータが導出されるようにしたので、
受信側で、帯域フィルタにより分離されて、直流成分が
遮断されても、ＭＳＫ信号の直流電位の揺らぎがなくな
り、最初の受信データから正しく再生することができ
て、送信側でプリアンブル区間を短くすることができ
る。
込まれた各ビットの“０”，“１”に応じて、いずれも
ゼロクロス点から始まる、１サイクル分もしくは半サイ
クル分の正弦波のデータが導出されるようにしたので、
受信側で、帯域フィルタにより分離されて、直流成分が
遮断されても、ＭＳＫ信号の直流電位の揺らぎがなくな
り、最初の受信データから正しく再生することができ
て、送信側でプリアンブル区間を短くすることができ
る。
【００３０】
【発明の効果】以上説明したように、この発明によれ
ば、プリアンブル区間を短くしても受信が可能な、ＭＳ
Ｋ信号を生成することができる。
ば、プリアンブル区間を短くしても受信が可能な、ＭＳ
Ｋ信号を生成することができる。
【図１】この発明によるＭＳＫ信号発生装置の実施の形
態の構成を示すブロック図である。
態の構成を示すブロック図である。
【図２】この発明の実施の形態の要部を説明するための
波形図である。
波形図である。
【図３】この発明の実施の形態のＭＳＫデータ発生装置
で発生する波形データの例を示す図である。
で発生する波形データの例を示す図である。
【図４】この発明の実施の形態のＭＳＫデータ発生装置
で発生する波形データの例を説明するための図である。
で発生する波形データの例を説明するための図である。
【図５】この発明の実施の形態の要部の構成を示すブロ
ック図である。
ック図である。
【図６】この発明の実施の形態を説明するための波形図
である。
である。
【図７】ＭＳＫ信号を説明するための波形図である。
【図８】ＭＳＫ信号の生成を説明するための図である。
１０…データ判別回路、２０…ＭＳＫデータ発生回路、
２１ａ〜２１ｆ…ＭＳＫデータ発生回路、２２ａ〜２２
ｆ…ラッチ回路、３０…Ｄ／Ａ変換器、Ｄ0 …ＬＳＢ、
Ｄ5 …ＭＳＢ
２１ａ〜２１ｆ…ＭＳＫデータ発生回路、２２ａ〜２２
ｆ…ラッチ回路、３０…Ｄ／Ａ変換器、Ｄ0 …ＬＳＢ、
Ｄ5 …ＭＳＢ
Claims (2)
- 【請求項１】データの“０”、“１”に応じた２つの搬
送波に対応するデジタルデータを発生するＭＳＫデータ
発生手段と、このＭＳＫデータ発生手段からのデジタル
データをＤ／Ａ変換するＤ／Ａ変換器とを備えるＭＳＫ
信号発生装置において、 前記ＭＳＫデータ発生手段が、それぞれ正弦波のゼロク
ロス点からゼロクロス点までの正弦波に対応するデータ
を発生するようにしたことを特徴とするＭＳＫ信号発生
装置。 - 【請求項２】前記ＭＳＫデータ発生手段は、複数個のビ
ットデータ発生手段と、前記ビットデータ発生回路の各
々のビット出力をラッチするための複数個のラッチ回路
とを備え、 前記複数個のラッチ回路の出力の組みを、前記正弦波を
生成するための各サンプルデータとすると共に、 前記データの区切りごとに、前記複数個のラッチ回路に
共通にリセット信号を供給して、前記ゼロクロス点の値
に対応するビット値を、前記複数のラッチ回路のそれぞ
れに設定するようにしたことを特徴とする請求項１に記
載のＭＳＫ信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9199097A JPH10285227A (ja) | 1997-04-10 | 1997-04-10 | Ｍｓｋ信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9199097A JPH10285227A (ja) | 1997-04-10 | 1997-04-10 | Ｍｓｋ信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10285227A true JPH10285227A (ja) | 1998-10-23 |
Family
ID=14041899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9199097A Pending JPH10285227A (ja) | 1997-04-10 | 1997-04-10 | Ｍｓｋ信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10285227A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7095490B2 (en) * | 2003-01-16 | 2006-08-22 | Kabushiki Kaisha Topcon | Electric distance meter |
-
1997
- 1997-04-10 JP JP9199097A patent/JPH10285227A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7095490B2 (en) * | 2003-01-16 | 2006-08-22 | Kabushiki Kaisha Topcon | Electric distance meter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6947493B2 (en) | Dual phase pulse modulation decoder circuit | |
| US5864585A (en) | Cosine segment communications system | |
| MY113537A (en) | Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like | |
| US7103110B2 (en) | Dual phase pulse modulation encoder circuit | |
| JPH11234045A (ja) | カウンタを備えた周波数遷移キーイング復調器 | |
| JPH10502506A (ja) | Σ−δｆｍ復調器の改良 | |
| US7283011B2 (en) | Method for performing dual phase pulse modulation | |
| JPH10285227A (ja) | Ｍｓｋ信号発生装置 | |
| JPH09289504A (ja) | データ復調装置 | |
| US6215826B1 (en) | Method of coding signal for digital optical communication having spectrum which attains zero level at prescribed frequency | |
| US5119380A (en) | Zero string error detection circuit | |
| JPH104436A (ja) | クロック再生回路 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JPH06244874A (ja) | ディジタル通信における符号化方式 | |
| JP3561595B2 (ja) | Ｒｄｓ受信装置 | |
| JPH1127329A (ja) | Ｆｓｋ復調回路 | |
| JP3323139B2 (ja) | Ｆｍ多重復号回路 | |
| JP2000031834A (ja) | 可変長符号の復号化回路 | |
| JPH0723064A (ja) | 符号化および復号化方法ならびに変復調装置 | |
| JP2000151566A (ja) | シリアルデータ受信回路と方法 | |
| JPH08204692A (ja) | 伝送信号のクロックタイミング抽出方法 | |
| JP2000295108A (ja) | 信号処理装置 | |
| JPS5972259A (ja) | 信号伝送方法 | |
| JPS61129934A (ja) | 復号回路 | |
| JPH0722954A (ja) | 信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041201 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050126 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050316 |