JPH1028238A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 １つの２次元デジタルフィルタを帯域制限処
理用と、補間処理用とで共用する。 【解決手段】 映像を記憶するための、例えば、フレー
ムメモリ等で構成した、メモリ部１と、前記メモリ部１
の書き込み及び読み出し制御を行うメモリ制御部２と、
供給された映像信号の帯域制限処理若しくは補間処理を
行うフィルタ部３と、入力した映像信号及び前記メモリ
部１から読み出した映像信号より何れかを選択し、次段
に接続した前記フィルタ部３に出力する第一選択部４
と、前記入力した映像信号及び前記フィルタ部３から出
力した映像信号より何れかを選択し、次段に接続した前
記メモリ部１に出力する第二選択部５と、前記フィルタ
部３の出力した映像信号及び前記メモリ部１から読み出
した映像信号より何れかを選択し出力する第三選択部６
とでなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像の拡大処理或い
は縮小処理を行う画像処理装置に係わり、詳しくは、該
処理に使用されるデジタルフィルタの共用を計った回路
に関する。

【０００２】

【従来の技術】図４は従来の拡大・縮小画像を生成する
画像処理装置の基本ブロック図である。２１は帯域制限
を行うための前置フィルタ部であり、２２は画像を記憶
するメモリ部であり、２３は画素の補間を行う後置フィ
ルタ部であり、２４は、前記メモリ部の書き込み及び読
み出し制御を行うメモリ制御部である。

【０００３】例えば、画像を２倍拡大する場合、１つの
画素を水平方向及び垂直方向に２回連続して並べて表示
すれば良い。しかし、単純に並べ、同じ画素を連続して
表示させると、所謂、ブロックひずみを生ずる。そのた
め、メモリ制御部２４はメモリ部２２から各画素毎に、
水平方向及び垂直方向共に書き込み時と比較して２倍の
周期で読み出すように制御する一方、後置フィルタ部２
３は、前記ブロックひずみを２次元（水平及び垂直）方
向に補間処理することにより目立たなくする。

【０００４】また、例えば、画像を１／２倍に縮小する
場合、２つの画素をのうち１画素を間引いて表示すれば
良い。しかし、単純に間引くとサンプリング周波数が１
／２となるため、所謂、折り返しひずみを生ずる。その
ため、メモリ制御部２４はメモリ部２２に、読み出し時
と比較して２倍の周期で水平方向及び垂直方向共に書き
込み、読み出すように制御する一方、予め、前置フィル
タ部２１にて、前記折り返しひずみを防止するため縮小
率に応じて、サンプリング定理を満足させるように、帯
域制限を行う必要がある。

【０００５】ところで、上述した前置フィルタ部２１及
び後置フィルタ部２３は水平方向及び垂直方向共に補間
処理若しくは帯域制限処理を行うための回路であり、垂
直方向フィルタ部と、水平方向フィルタ部とで構成され
る２次元デジタルフィルタである。

【０００６】従来は、上述した図４の通り、２次元デジ
タルフィルタで構成した前置フィルタ部と、同構成の後
置フィルタ部とを具える回路構成であり、実際の回路で
は、多数のラインメモリを含むような回路構成となり、
回路規模が大きい上にコストアップの問題があった。

【０００７】

【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、１つの２次元デジタルフィルタを
拡大・縮小の処理に応じて切替えて共用できるようにし
た画像処理装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、映像を記憶するメモリ部と、前記メモリ部の書き込
み及び読み出し制御を行うメモリ制御部と、供給された
映像信号の帯域制限処理若しくは補間処理を行うフィル
タ部と、入力した映像信号及び前記メモリ部から読み出
した映像信号より何れかを選択し、次段に接続した前記
フィルタ部に出力する第一選択部と、前記入力した映像
信号及び前記フィルタ部から出力した映像信号より何れ
かを選択し、次段に接続した前記メモリ部に出力する第
二選択部と、前記フィルタ部の出力した映像信号及び前
記メモリ部から読み出した映像信号より何れかを選択し
出力する第三選択部とで構成し、画像の拡大処理時には
フィルタ部をメモリ部の後段に接続した構成とし、画像
の縮小処理時にはフィルタ部をメモリ部の前段に接続し
た構成とするように選択制御する。

【０００９】

【発明の実施の形態】以上のように構成したので、画像
を拡大する場合は、前記メモリ部に入力した映像信号を
供給するように第二選択部を制御するとともに、前記メ
モリ部から読み出した映像信号を前記フィルタ部に供給
するように第一選択部を制御し、同フィルタ部の補間信
号を出力とするように第三選択部を制御し、画像を縮小
する場合は、入力した映像信号をフィルタ部に供給する
ように第一選択部を制御するとともに、前記フィルタ部
の帯域制限信号をメモリ部に供給するように第二選択部
を制御し、前記メモリ部から読み出した映像信号を出力
するように第三選択部を制御する。

【００１０】

【実施例】以下、本発明による画像処理装置について、
図を用いて詳細に説明する。図１は本発明による画像処
理装置の要部の実施例を示す回路ブロック図である。１
は映像を記憶するための、例えば、フレームメモリ等で
構成した、メモリ部である。２は、前記メモリ部１の書
き込み及び読み出し制御を行うメモリ制御部である。３
は供給された映像信号の帯域制限処理若しくは補間処理
を行うフィルタ部である。４は入力した映像信号及び前
記メモリ部１から読み出した映像信号より何れかを選択
し、次段に接続した前記フィルタ部３に出力する第一選
択部である。５は、前記入力した映像信号及び前記フィ
ルタ部３から出力した映像信号より何れかを選択し、次
段に接続した前記メモリ部１に出力する第二選択部であ
る。６は、前記フィルタ部３の出力した映像信号及び前
記メモリ部１から読み出した映像信号より何れかを選択
し出力する第三選択部である。

【００１１】本発明による画像処理装置のフィルタ部の
切替え動作を図１、図２に従い説明する。尚、図２は本
発明による画像処理装置の切替え動作の結果、拡大用の
回路構成（イ）と、縮小用の回路構成（ロ）とを示す図
である。図１の回路ブロック図において、画像を拡大す
る場合は、第二選択部５をマイコン（図示せず）等から
の切替信号に基づき、入力した映像信号をメモリ部１に
供給するように切替え、例えば、フレームメモリで構成
されたメモリ部１にメモリ制御部２の書き込み制御信号
により画像を書き込み記憶させる。一方、前記メモリ部
１から書き込み周期の２倍の周期のメモリ制御部２が供
給した読み出し制御信号により読み出した画像を、第一
選択部４を切替えてフィルタ部３に供給し、同フィルタ
部３で補間処理する。第三選択部６を前記フィルタ部３
を選択するように切替えて補間信号を出力する。図２
（イ）は上述したように第一選択部４、第二選択部５及
び第三選択部６を画像を拡大するために、マイコン等か
らの切替信号に基づき切替えた結果得られた回路を示
す。この回路の場合、フィルタ部３はメモリ部１の後段
に接続した構成の、所謂、後置（補間）フィルタとな
る。

【００１２】図１の回路ブロック図において、画像を縮
小する場合は、第一選択部４を切替え制御することによ
り、入力した映像信号を前記フィルタ部３に供給し縮小
率に応じた帯域制限信号を生成し、第二選択部を切替え
制御して同フィルタ部３から帯域制限信号を前記メモリ
部１に供給するようにし、例えば、フレームメモリで構
成されたメモリ部１に読み出し制御周期の１／２倍の周
期の書き込み制御信号により画像を書き込み記憶させ
る。一方、第三選択部６を切替え制御することにより、
前記メモリ部１からメモリ制御部２が供給した読み出し
制御信号により読み出した画像を出力するようにしてい
る。図２（ロ）は上述したように第一選択部４、第二選
択部５及び第三選択部６を画像を縮小するために、マイ
コン等からの切替信号に基づき切替えた結果得られた回
路を示す。この回路の場合、フィルタ部３はメモリ部１
の前段に接続した構成の、所謂、前置（帯域制限）フィ
ルタとなる。尚、第一選択部４、第二選択部５及び第三
選択部６は所要のデジット数の、例えば、マルチプレク
サ等で構成する。

【００１３】図３は本発明による画像処理装置のフィル
タ部を構成するデジタルフィルタ回路の実施例を示すブ
ロック図である。１１は走査線１本分の映像信号を記憶
するラインメモリである。１２は所要の係数を乗算する
乗算部である。１３は複数のタップを有する加算部であ
る。１４はＤラッチである。図３に示した回路構成のフ
ィルタの前半部分は入力した映像信号を、前記ラインメ
モリ１１にて１水平走査線時間ずつ遅延させかつ１水平
走査線時間の遅延毎に、前記乗算部１２にて所要の係数
を乗算し、前記加算部１３の各タップに順に供給して加
算する、所謂、トランスバーサルフィルタである。この
トランスバーサルフィルタは入力した映像信号の垂直方
向のフィルタ処理、具体的には、画素の垂直方向の補間
或いは映像信号の垂直方向の帯域制限、を受け持つ。ま
た、図３に示した回路構成のフィルタの後半部分は、前
記フィルタの前半部分に縦続接続するものであり、この
後半部分の特徴は、前記フィルタの前半部分のラインメ
モリ１１をＤラッチ１４で代替した構成のトランスバー
サルフィルタである。このトランスバーサルフィルタは
入力した映像信号の水平方向のフィルタ処理、具体的に
は、画素の水平方向の補間或いは映像信号の水平方向の
帯域制限、を受け持つ。上記２つの前半部分、後半部分
を縦続接続した構成のトランスバーサルフィルタにより
２次元のフィルタ処理を行う。

【００１４】

【発明の効果】以上説明したように、本発明は１つの２
次元デジタルフィルタを拡大・縮小の処理に応じて切替
えて共用するようにした画像処理装置を提供する。従っ
て、従来２次元デジタルフィルタで構成した前置フィル
タ部と、同構成の後置フィルタ部とを別々に２つ具える
回路構成であり、実際の回路では、多数のラインメモリ
を含むような大規模回路となるため、コストアップの問
題があったが、上述したように、１つの２次元デジタル
フィルタを共用するので、回路規模、コストともに約１
／２に低減できるメリットがある。

【図面の簡単な説明】

【図１】本発明による画像処理装置の要部の実施例を示
す回路ブロック図である。

【図２】本発明による画像処理装置の切替え動作の結
果、拡大用の回路構成（イ）と、縮小用の回路構成
（ロ）とを示す図である。

【図３】本発明による画像処理装置のフィルタ部を構成
するデジタルフィルタ回路の実施例を示すブロック図で
ある。

【図４】従来の拡大・縮小画像を生成する画像処理装置
の基本ブロック図である。

【符号の説明】

１ メモリ部 ２ メモリ制御部 ３ フィルタ部 ４ 第一選択部 ５ 第二選択部 ６ 第三選択部 １１ ラインメモリ １２ 乗算部 １３ 加算部 １４ Ｄラッチ ２１ 前置フィルタ部 ２２ メモリ部 ２３ 後置フィルタ部 ２４ メモリ制御部

Claims (7)

【特許請求の範囲】
1. 【請求項１】 映像を記憶するメモリ部と、前記メモリ
   部の書き込み及び読み出し制御を行うメモリ制御部と、
   供給された映像信号の帯域制限処理若しくは補間処理を
   行うフィルタ部と、入力した映像信号及び前記メモリ部
   から読み出した映像信号より何れかを選択し、次段に接
   続した前記フィルタ部に出力する第一選択部と、前記入
   力した映像信号及び前記フィルタ部から出力した映像信
   号より何れかを選択し、次段に接続した前記メモリ部に
   出力する第二選択部と、前記フィルタ部の出力した映像
   信号及び前記メモリ部から読み出した映像信号より何れ
   かを選択し出力する第三選択部とで構成し、 画像の拡大処理時にはフィルタ部をメモリ部の後段に接
   続した構成とし、画像の縮小処理時にはフィルタ部をメ
   モリ部の前段に接続した構成とするように選択制御する
   ことを特徴とした画像処理装置。
2. 【請求項２】 上記画像の拡大処理時には、第一選択部
   をメモリ部から読み出した映像信号をフィルタ部に供給
   するように制御し、第二選択部を入力した映像信号を前
   記メモリ部に供給するように制御するとともに、第三選
   択部をフィルタ部の補間信号を出力とするように制御す
   ることを特徴とした請求項１記載の画像処理装置。
3. 【請求項３】 上記画像の縮小処理時には、第一選択部
   を入力した映像信号をフィルタ部に供給するように制御
   するとともに、第二選択部を前記フィルタ部の帯域制限
   信号をメモリ部に供給するように制御するとともに、第
   三選択部を前記メモリ部から読み出した映像信号を出力
   するように制御することを特徴とした請求項１記載の画
   像処理装置。
4. 【請求項４】 上記フィルタ部を複数のラインメモリを
   遅延素子としたトランスバーサルフィルタと、複数のラ
   ッチメモリを遅延素子としたトランスバーサルフィルタ
   とを縦続接続した構成とする請求項１記載の画像処理装
   置。
5. 【請求項５】 上記ラッチメモリをＤフリップフロップ
   とする請求項４記載の画像処理装置。
6. 【請求項６】 上記第一選択部、第二選択部及び第三選
   択部をマルチプレクサで構成した請求項１記載の画像処
   理装置。
7. 【請求項７】 上記メモリ部をフレームメモリで構成し
   た請求項１記載の画像処理装置。