JPH1027878A - 集積回路とパッケージの外部端子との間の接続方法 - Google Patents

集積回路とパッケージの外部端子との間の接続方法

Info

Publication number
JPH1027878A
JPH1027878A JP9085409A JP8540997A JPH1027878A JP H1027878 A JPH1027878 A JP H1027878A JP 9085409 A JP9085409 A JP 9085409A JP 8540997 A JP8540997 A JP 8540997A JP H1027878 A JPH1027878 A JP H1027878A
Authority
JP
Japan
Prior art keywords
conductors
package
signal
integrated circuit
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9085409A
Other languages
English (en)
Other versions
JP3078763B2 (ja
Inventor
Gerard Dehaine
ジエラール・ドエーヌ
Roland Marbot
ロラン・マルボ
Michel Moreau
ミツシエル・モロー
Yves Stricot
イブ・ストリコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SA
Original Assignee
Bull SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SA filed Critical Bull SA
Publication of JPH1027878A publication Critical patent/JPH1027878A/ja
Application granted granted Critical
Publication of JP3078763B2 publication Critical patent/JP3078763B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 １ギガボーを上回る速度について集積回路パ
ッケージ内を走る信号間の干渉を、無視できる値に下げ
る。 【解決手段】 二対の一定二電位導線（１８ｄ、１８
ｇ；１９ｄ、１９ｇ）が、信号の単極式(unipolaire)伝
送導線（１８ｓ）とともに、ほぼ一定であって所与の特
徴的インピーダンスを有するほぼ同軸な三次元構造を形
成するよう、少なくとも二つのレベル（Ｎ１−Ｎ６）上
に配設され分布する導線を含む集積回路（１１）のパッ
ケージ（１０）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路と、パッ
ケージ、集積回路のパッケージ、およびそれによってで
きる電子アセンブリの外部端子との間の結合方法を対象
とする。より詳細には本発明は、シリアルデジタルデー
タ伝送リンクに接続された集積回路など、超高速で動作
する集積回路に適する。
【０００２】
【従来の技術】集積回路のパッケージは通常、絶縁材に
支承され、集積回路の入出力端子をプリント回路カード
などの接続支持体の各端子に接続するようにした導線網
を含む。集積回路の端子には、信号端子と、集積回路へ
の電気エネルギー供給端子とがある。集積回路内で処理
される信号の周波数ならびに集積回路の入出力データの
伝送速度は高速化の一途をたどっているため、集積回路
パッケージの製造に関する問題は次第に急を要するよう
になってきている。パッケージ内の接続導線およびその
絶縁支持体は、もはや無視できないほどのコイル素子お
よびキャパシタンス素子をもっている。これらの寄生素
子は、信号の周波数および伝送速度の高速化に対する大
きな障害となっている。
【０００３】出願人の特に欧州特許０３６８７４０号
（米国特許５２５４８７１号）から、パッケージ内に電
位面を内蔵することにより、コイル素子の寄生効果を減
少させる方法が知られている。これらの面は、プリント
回路カードの各面と、集積回路への電源供給端子に最も
近いところとに接続されるよう配設される。同じくこの
特許に説明されている改良点によれば、電源供給導線は
信号導線に対する電磁遮蔽の役割を有する。各電源供給
導線は、二つの信号導線パケット間の干渉を減らすため
に、これら二つのパケットの間に設置される。
【０００４】しかしながら、これら手段でも今日必要と
される条件を満たすには不充分であることがわかった。
伝送速度は数ギガボーに達している。導線内の信号の理
論的速度は、光の速度を素材の誘電率で割ったものに等
しいことがわかっている。従ってギガボーの速度になる
と、導線上でほぼ２０ｃｍ毎に、データビットを示す電
子の小さなパケットが生じる。４ギガボーの速度の場
合、この間隔が５ｃｍ程度に減少する。従って、隣接す
る導線上を走る他のパケットが通過することによりこれ
らの電子パケットが妨害されないようにすることが肝要
である。この妨害によって、電子パケットの減少、電子
パケットの広がりが生じたり、小型の寄生電子パケット
が信号パケット間に挿入されることがある。このような
状態においては、所望する信号と比べ、寄生電子に相当
するノイズが大きくなる。対応する電子パケットが減少
または広がった結果として、所望する信号の立ち上がり
が減衰されることがあることにより、ノイズはさらに増
加する。従って受信信号を再現することがきわめてむず
かしくなる。さらに、インピーダンスの調節が不充分な
ために生じる界面を原因とする単数または複数の反射を
信号が受けると、電子が各パケットから離れて寄生群を
形成し、そのため、信号を正しく伝送することが不可能
になる。
【０００５】同一パッケージ内に性質の異なる信号の伝
送が同時に存在することにより別の問題が生じる。特
に、データ信号の処理とデータ伝送とに同時に使われる
集積回路用のパッケージの場合、これに該当する。例え
ば多重ノード情報処理システム内では、各ノードのノー
ド間通信モジュールは、例えば、別のノード内にあるデ
ータを探しに行くための手順を実行するために、プロセ
ッサとともにデータ処理を行うことと、１ギガヘルツを
上回る超高速シリアルノード間データ伝送を行うことに
用いられる。このモジュールを集積回路内に内蔵させる
ことにより問題が生じる。例えば、ＩＢＭ社の登録商標
であるＰｏｗｅｒＰＣ６２０の名称により既知の種類の
単数または複数のプロセッサを内蔵するノードでは、Ｃ
ＭＯＳ型スイッチングに適する集積回路の第一区分内で
データ処理が行われる。この型によれば、集積回路の信
号端子の入出力インタフェースとして使われる緩衝増幅
器は、３．３ボルトの信号立ち上がりに適し、１ボルト
程度のノイズを受け容れることができる。主たるノイズ
発生源は、電源供給導線のコイル素子およびキャパシタ
ンス素子による、電源供給電位の経時変動である。これ
ら素子の重要度は、パッケージ内の電圧面により低くな
る。しかしながら、区分の立ち上がりが比較的高く
（３．３Ｖ）、集積回路が良好に作動するために必要と
される電流の瞬間強度が高い（５アンペアまで）ため、
電位の変動量は依然として高い。変動の別の強度因は、
集積回路内の電源供給導線の必要寸法が小さいことであ
り、従って導線により、外部導線のコイル素子およびキ
ャパシタンス素子にかなりの抵抗が付加される。集積回
路はまた、超高速シリアルデジタルデータ伝送のために
使用される第二区分を含む。この場合、伝伝送号の振幅
は０．６ないし０．８ボルトというように１ボルト以
下、すなわち第一区分内で許容されるノイズと同程度で
ある。
【０００６】
【発明が解決しようとする課題】本発明の一つの目的
は、１ギガボーを上回る速度について集積回路パッケー
ジ内を走る信号間の干渉を、無視できる値に下げること
である。
【０００７】別の目的は、集積回路に最も近いところま
でインピーダンス連続性を確保することである。
【０００８】別の目的は、良好なインピーダンス適合性
を同一の条件下で確保することである。
【０００９】別の目的は、それぞれが信号または電源供
給電位用として使用することができ、接続端子の所与の
割り当てを行なわない、あらゆる用途に適合する「ユニ
バーサル」型パッケージをつくることである。
【００１０】別の目的はさらに、本発明によるパッケー
ジの製造を簡単かつ低コストで行うことにある。
【００１１】
【課題を解決するための手段】本発明は、少なくとも一
つの信号の単極式(unipolaire)伝送または差動式伝送の
ための少なくとも二つの一定電位の導線を含むパッケー
ジの外部端子への集積回路の接続方法であって、二対の
二電位導線で形成され、ほぼ一定であって所与の特徴的
インピーダンスを有するほぼ同軸な三次元構造に従って
信号の伝送が行われることを特徴とする接続方法を対象
とする。
【００１２】従って本発明は、少なくとも二つのレベル
上に配設され、信号導線と、少なくとも二つの一定電位
の導線とに分類される導線を含む集積回路パッケージで
あって、二対の二電位導線が、一本または二本の信号導
線とともに、ほぼ一定であって所与の特徴的インピーダ
ンスを有するほぼ同軸な三次元構造を形成することを特
徴とする集積回路パッケージを対象とする。
【００１３】本発明はまた、本発明による少なくとも一
つのパッケージの接続カード、あるいは本方法を使用す
るか前記に規定するパッケージを内蔵する装置、機器、
またはシステムなど、あらゆる電子アセンブリに関す
る。
【００１４】本発明の特徴および長所は、例として示し
添付の図面を参照して行う説明から明らかになろう。
【００１５】
【発明の実施の形態】図１は、少なくとも一つの集積回
路１１を受け容れるようにした本発明によるパッケージ
１０を示す図である。集積回路１１は、電子部品を内蔵
し入出力端子１２を有する能動面１１ａと、裏面１１ｂ
とを有する。集積回路１１の能動面１１ａの外観を図３
Ａにおいて点線で示した。例として採用し図３Ａに示す
ような集積回路１１は、超高速シリアルデータ伝送用に
使用される区域Ｓ１および論理的スイッチング信号の処
理に使用される区域Ｓ２から成る。二つの区域の境界は
専ら象徴的なものであり、図示例においては、区域Ｓ１
に関する入出力端子１２は全て集積回路の一側面上にあ
ることを意味する。この側面を、図１に示すパッケージ
に接続された側面とみなすことにする。この側面の他の
端子は区域Ｓ２に関係することも可能である。この集積
回路は入出力情報サブシステムのインタフェースモジュ
ールとすることができ、その区域Ｓ１は情報システムの
ノード間通信に使用され、区域Ｓ２は入出力のノード間
通信を管理するためにプロセッサのノードのバスと結合
する。例えばこの場合、区域Ｓ１の信号の遷移は１ボル
ト未満の振幅を有するが、区域Ｓ２のそれは、ここでは
３．３Ｖと、比較的大きい振幅を有する。
【００１６】パッケージに接続される図１に示す入出力
端子１２は、区域Ｓ１に属し超高速シリアルデジタルデ
ータ伝送に使用される信号端子１２ｓと、集積回路への
電気エネルギー供給に使用される電位端子１２ｄ、１２
ｇとを含む。端子１２ｇは、電気的アース（ＭＯＳ（金
属−酸化物−半導体）技術ではＶｓｓ）を表すが、端子
１２ｄは、所与の一定電位（ＭＯＳ技術でＶｄｄ）を表
す。もちろん他の電源電位をこれに加えることもでき
る。図示する集積回路は、追加信号入出力端子１２Ｓお
よび追加電位入出力端子１２Ｄおよび１２Ｇも含み、こ
れらの端子は端子１２ｓ、１２ｄおよび１２ｇの間に挿
入される。本説明の第一部分はこれらの追加端子につい
ては言及しない。
【００１７】パッケージ１０は本来、内部端子１４およ
び外部端子１５を具備する接続構造１２を含む。発明を
受け容れることができる接続構造は多数の既知の種類が
存在する。図示する接続構造は、多層矩形フレーム１３
である。内部端子１４は、集積回路の対応する各端子１
２に接続するためのものである。接続は、例えばＴＡＢ
（Ｔａｐｅ−Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技
術のＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）
溶接によって行われる直接法でも、通常「配線結合」
（ｗｉｒｅ ｂｏｎｄｉｎｇ）と呼ばれる技術により接
続線１６によって行われる図示のような間接法であって
もよい。外部端子１５は、点線で非常に簡略して図示す
るプリント回路ＰＣＢなどの接続カードにパッケージを
接続するためのものである。
【００１８】図２の下半分は、図１の断面の線に平行に
図１上に示しフレーム１３に結合されている入出力端子
１２を示す、一点鎖線で示す集積回路１１の上部の部分
図である。図２の上半分は、図１の断面線に平行であっ
てこの図に示す断面線ＩＩ−ＩＩによるフレーム１３の
部分概略図である。図１および図２に示すフレームは、
厚さがほぼ値ｔに等しく、例えば有機材などの同一の材
質から成り、六つの接続レベルＮ１−Ｎ６を形成する五
つの重畳絶縁層Ｉ１−Ｉ５を含む。レベルＮ１とＮ６と
はフレーム１３の対向面を構成している。レベルＮ１
は、集積回路１１用の空洞を形成するためのフレーム１
３の対応する開口部を塞ぐ板１７を支承する。板１７は
集積回路１１の裏面１１ｂを受け取るためのものであ
り、板１７の外面に結合されたフィン型放熱器（図示せ
ず）などの冷却装置の方向に熱を排出するための熱界面
の役割を果たす。外部端子１５がフレームのレベルＮ６
の表面上に配設されるため、図示するフレームはＣＭＳ
（表面実装素子）またはＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏ
ｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）素子である。網目格子
状に配置されたはんだ球の形状の外部端子１５のため、
フレームはＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）
型である。図示するパッケージの寸法比は実際の寸法に
は対応せず、本発明の特徴をより明らかにするために変
えられている。
【００１９】フレーム１３は接続構造と同様、内部端子
１４および／または外部端子１５に接続された導線を含
む。図１および図２に示す導線はフレームの種々のレベ
ルＮ１−Ｎ６上に配設される。導線は、線状導線１８
と、おおむねフレームの一つのレベル上まで伸張する平
形導線１９とで構成される。平形導線１９は電気エネル
ギー供給電位導線であり、レベルＮ１およびＮ５上にそ
れぞれ配設される二つのアース面１９ｇ、１９’ｇと、
レベルＮ３上に配設される電圧面１９ｄとを含む。線状
導線１８はレベルＮ２およびＮ４を占め、レベルＮ４の
導線はレベルＮ２の導線とともに挿入位置にある。図示
例では、導線間の距離ｕは１００μｍであり、導線の幅
も同じく１００μｍであった。図２からわかるように、
レベルＮ２の導線１８は、同一ピッチで集積回路の端子
１２ｓ、１２ｄおよび１２ｇと対応して配設される。
【００２０】図１から、レベルＮ２およびＮ４の導線１
８の端部によりフレーム１３の内部端子１４が構成され
ているのがわかる。絶縁層Ｉ２、Ｉ３の（集積回路１１
に向かう）内部の縁は、内部端子１４用の第一段部Ｄ１
を形成するために、絶縁層Ｉ１の内部の縁から後退して
いる。同様に、絶縁層Ｉ４、Ｉ５の内部の縁は、他の内
部端子１４を有する第二段部Ｄ２を形成するために、絶
縁層Ｉ２、Ｉ３の内部の縁から後退している。段部Ｄ１
およびＤ２上では、内部端子１４がそれぞれ、上部絶縁
層Ｉ２−Ｉ３およびＩ４−Ｉ５に押し付けられてあるい
はそれらの近くに設置され、（集積回路に向かう）それ
らの内端は、それぞれ下側の絶縁層Ｉ１およびＩ３の縁
から離れている。
【００２１】図１に示す平形導線１９ｇおよび１９ｄ
は、導体延長部により、導体延長部が接触している絶縁
層Ｉ１およびＩ３の内部の縁を越えて伸張する。導体延
長部は、それぞれの上部絶縁層Ｉ１およびＩ３の側面壁
を覆う側面延長部２０ｇ、２０ｄと、それぞれの段部Ｄ
１、Ｄ２の内側端部を覆うリム２１ｇ、２１ｄとから成
る。段部Ｄ１およびＤ２上では、リム２１が内部端子１
４から離れている。図示するパッケージ内では、レベル
Ｎ５の平形導線１９’ｇは延長部をもたない。なぜな
ら、上側絶縁層ｌ５は内部端子１４をもたないからであ
る。
【００２２】最後に、外部端子１５は、フレームのレベ
ルに直角な穴２２を介して、フレームの異なるレベルの
導線１８および１９の少なくとも一部に接続される。図
示する穴は、それぞれの外部端子１５に接続するためフ
レーム１３のレベルＮ６に出現し、同様にレベルＮ１上
にも出現する金属化穴である。しかしながら一般的に穴
は盲穴とすることができ、他の穴はフレームの内側にす
ることができることは明らかである。電位面１９ｄおよ
び１９ｇは、穴２２ｄおよび２２ｇを介して、それぞれ
の球１５ｄ、１５ｇに接続される。図示例では、電源供
給球１５ｄおよび１５ｇは平形電源供給導線に接続され
るだけである。言い換えれば、電源供給に用いられる外
部端子１５は線１８には接続されないということであ
る。
【００２３】このような条件下にあっては、図１および
図２に示すように、対応する内部端子１４の接続によっ
て線１８の機能が決定する。接続線１６’を介して内部
端子１４を集積回路の信号端子１２ｓに接続することに
より、信号線１８ｓが決定され、接続線１６’を介して
内部端子１４をリム２１ｄまたは２１ｇに接続すること
により、対応する電位導線１８ｄまたは１８ｇが決定さ
れる。集積回路の電位端子１２ｄおよび１２ｇは、接続
線１６を介してそれぞれリム２１ｄおよび２１ｇに接続
される。内部端子１４への接続線１６’は単独のものと
するか、あるいは図１に示すように、電位端子１２ｄま
たは１２ｇへの接続線１６の延長部とすることが可能で
ある。各リムの導通性により、各リムは何の制約もなく
集積回路の電源端子または内部端子１４に簡単に接続す
ることができる。別の長所としては、各電源接続部１
６’は非常に短いため、対応する線１８を簡単にリム２
１ｄ、２１ｇに接続することができる。
【００２４】信号線１８ｓは穴２２ｓを介してそれぞれ
球１５ｓに接続され、電位面１９ｄおよび１９ｇは穴２
２ｄおよび２２ｇを介してそれぞれ球１５ｄ、１５ｇに
接続され、電位線１８ｄ、１８ｇは穴２２Ｄ、２２Ｇを
介してそれぞれ端子１５Ｄ、１５Ｇに接続される。
【００２５】図２は、信号線へのデジタルデータの超高
速伝送にきわめて適した構成を示す図である。例えば絶
縁層Ｉ１およびＩ２との関連で示すように、各信号導線
１８ｓは、電位導線１９ｄおよび１９ｇ、ならびに電位
線１８ｄおよび１８ｇに取り囲まれる。異なる二つの電
位線の間に設置された信号線１８ｓのアセンブリをトリ
プレットＴと呼ぶことにする。絶縁層Ｉ１−Ｉ４の厚さ
ｔは、導線間の距離ｕにほぼ等しいのが好ましく、その
結果、各信号線を取り囲む電位線は各信号線を基準とし
て対称である。各信号線１８ｓの周囲の電位導線１８
ｄ、１８ｇ、１９ｇ、１９ｄのこの配置は、破線Ｘで示
す同軸ケーブルの電磁絶縁被覆に部分的に類似してい
る。図２に示すように、信号線１８ｓ内を電荷＋Ｑが流
れると、静電効果により、それぞれの平坦導線１９ｄお
よび１９ｇ内を電荷−Ｑｄ、−Ｑｇが流れ、それぞれの
線１８ｄおよび１８ｇ内では−ＱＤおよび−ＱＧが流
れ、関係式Ｑ＝Ｑｄ＋Ｑｇ＋ＱＤ＋ＱＧが満たされる。
一般的に、導線１８ｓ、１８ｄ、１８ｇ、１９ｄおよび
１９ｇで形成される同軸構造Ｘの導線の最適な配置は、
電位導線内の電荷を等分してＱｄ＝Ｑｇ＝ＱＤ＝ＱＧ＝
Ｑ／４とすることであることがわかる。絶縁層Ｉ１およ
びＩ２を構成する単数または複数の材質の誘電率は既知
であるので、厚さｔおよび距離ｕの値を決めて、同軸構
造Ｘの所望する特徴的インピーダンスをほぼ得ることが
できる。もちろん、他の考慮すべき制約により、この理
想的な配置と比較して多かれ少なかれ差が生じることは
ある。しかしながら、前記の最良の条件に近付くために
いくつかの補正を行うことができる。例えば、重畳する
二つの層の間で厚さが変化する場合、材質の誘電率の違
いで相殺することができ、またその逆も可能である。
【００２６】隣接する二つの同軸構造は少なくとも一つ
の共通導線をもつことができる。例えば図２に示す隣接
する二つのトリプレットは、例えば導線１８ｇなど同一
の電位導線を共有することができる。しかしながらこの
場合、隣接する信号間に、なんらかの漏話が存在するこ
とがある。この問題を解決するために、隣接する二つの
信号線１８ｓは、異なる二つの電位線１８ｄおよび１８
ｇによって分離される。言い換えれば、各信号線は、隣
接する信号線に共通ではない二つの電位線に取り囲まれ
る。中間の二つの線１８ｄおよび１８ｇ上の異なる電位
は、隣接する構造の相補性に相当する。
【００２７】図３ＢはレベルＮ２の上面図であり、線１
８のトリプレット配置を示す。図示するトリプレットＴ
は通常、パッケージの各側の二つの中間トリプレットを
除き、レベルＮ２の外側縁の近くまで、段部Ｄ１の拡散
束状に配設される。図示例においては、信号線１８ｓ
は、平行であってフレーム１３の外側縁の近くの線に従
って配設されたそれぞれの穴２２ｓを終端とすることに
注意されたい。この線上には、面１９ｄおよび１９ｇに
それぞれ通じる穴２２ｄおよび２２ｇも配設される。各
トリプレットの接地および電圧線１８ｇ、１８ｄは、平
行であって縁からより引っ込んだ別の二つの線に従って
配設されるそれぞれの穴２２Ｇ、２２Ｄで終端する。従
って、周辺穴２２および対応する外部端子１５もトリプ
レット状に配設される。
【００２８】図４は、図３Ｂに示すトリプレットＴおよ
びそれより下部の隣接する四つのトリプレットに関する
穴２２ｓ、２２Ｄおよび２２Ｇの配置の部分拡大図であ
る。面１９ｄおよび１９ｇにそれぞれ結合している穴２
２ｄおよび２２ｇがこれらのトリプレットに付加され
る。穴２２ｄおよび２２ｇは対応する信号穴２２ｓとと
もに別のトリプレットを形成する。しかしながら場所の
理由から、図示する穴２２ｄおよび２２ｇは、各トリプ
レットＴとともにカルテットＫを形成するように、それ
ぞれ隣接する二つのトリプレットＴによって分割され
る。図４に示すカルテットは破線によって限定される。
この穴２２の配置により、対応する外部端子１５と集積
回路１１との間で電荷＋Ｑ、−Ｑｄ、−Ｑｇ、−ＱＤ、
および−ＱＧの流れの連続性が確保される。電位穴のう
ちの一つのレベルにおいて電荷の流れの連続性が遮断さ
れると、信号の伝送が妨害されるという欠点がある。た
とえば穴２２ｄのうちの一つが足りないと、線１８ｓ上
の信号と平行な面１９ｄ上を流れる電荷Ｑｄは、穴２２
ｓ内の信号の流れに追随することができなくなり、別の
通路に従って流れ、信号および隣接信号の伝送を妨害す
る。また、線１８ｄと結合している穴２２Ｄがないと、
信号が穴２２ｓ内を上昇する間にこの線の端部に到達す
る電荷ＱＤは、線１８ｄのもう一方の端１４側に反転
し、そこで流れ、信号の寄生反射を引き起こす。場合に
よってはこの妨害が許容されることがある。ここではカ
ルテット状の穴の配置により妨害が軽減される。同じ
く、カルテットは図示するように相補的に配設されるの
が好ましい。図４では、電位は相補的に交互に連続す
る。
【００２９】図５は、穴２２のカルテット状配置の変形
形態を示す図である。この変形形態によれば、信号穴２
２ｓは、面に通じる電位穴２２ｄおよび２２ｇ間の同一
線上で交互に現れ、これらの穴の電位も交互である。線
１８ｄおよび１８ｇに関する電位穴２２Ｄおよび２２Ｇ
は、平行線上に交互に設置される。各カルテットはトリ
プレット２２ｓ、２２Ｄ、２２Ｇおよび穴２２ｄまたは
２２ｇから成り、各信号穴２２ｓは、二つの穴２２ｄ、
２２ｇおよび二つの穴２２Ｄ、２２Ｇに近いのが有利で
ある。この補完的配置により、高周波信号の伝送の寄生
効果が最小限に押えられる。この図から、場合に応じて
他の配置を採用することも可能であることが明らかにな
ろう。
【００３０】トリプレットＴは、ほぼ一定で所与の特徴
的インピーダンスを有するほぼ同軸な構造を、導線面１
９ｄおよび１９ｇとともに形成することがわかった。こ
の状態は、超高周波信号の理想的な伝送を得るために、
集積回路の端子１２とパッケージの外部端子１５との間
において続けるべきであることがわかる。しかしなが
ら、図示するパッケージ内の穴２２の配置はトリプレッ
トＴを残しているが、その配置は所望する同軸構造を程
度の差こそあれ残すことができる。言い換えれば、この
配置は特徴的インピーダンスの所望する値を残さないよ
うし、あるインピーダンス不適合性を発生することがで
きる。しかしながら、この不適合性の効果を評価するた
めには、相対的な物理的および電気的寸法を考慮しなけ
ればならない。実際にはパッケージ１０は、辺が４０ｍ
ｍ、幅すなわちその外側面と内側面との間の間隔が１２
ｍｍ、全厚さが２．２ｍｍ、各層が０．４ｍｍ程度の厚
みｔを有する五つの絶縁層から成る、現在の技術の典型
的なフレームである。その結果、穴２２の最大電気長は
およそ２ｍｍであり、それによって生じるインピーダン
ス不適合性は、周波数が１０ギガビット／秒以上になっ
てはじめて顕著となる。従ってそれより低い周波数では
不適合性は許容される。接続線１６の場合も同様であ
る。従って、同軸構造は、パッケージの外部端子１５お
よび集積回路の端子１２に可能な限り近いところまで延
長され、これらの端子のレベルにおけるインピーダンス
の不適合性が、デジタルデータのシリアル伝送のために
使用される周波数において許容されるようにするのが好
ましいと言うことができる。
【００３１】パッケージの外部端子１５と集積回路の端
子１２との間でほぼ連続的に一定な特徴的インピーダン
スを維持する同軸構造を得る方法として、例えば、導線
の下端が集積回路の端子に対し垂直になるＴＡＢ型のパ
ッケージを使用する方法があり、端子１２は図示するよ
うに周辺にあっても、表面１１ａ上に分散していてもよ
い。その場合、導線の内部および外部接続用の穴の寸法
はきわめて小さくすることができる。もちろん、特徴的
インピーダンスの所望する値をほぼ保存するために穴を
配置することもできる。図示するパッケージ内の穴２２
もこれに相当し、本来であればこのように配置できた
が、後述する区分Ｓ２のために場所がなくこのようには
配置されなかった。
【００３２】図６は、同軸構造Ｘの実施の変形形態を示
す図２と同様の断面図である。図２から、図示する同軸
構造Ｘは、フレーム１３のレベルＮ２における水平トリ
プレットと、信号１８ｓと二つの面１９ｄ、１９ｇとに
よって形成される垂直トリプレットとから成る三次元で
あることがわかる。垂直トリプレットは必ずしも面であ
る必要はなく、線であってもよい。図６は、上側の二つ
の隅がそれぞれ線１８ｄ、１８ｇから成り、下側の二つ
の隅が相補的に交互する別の二つの線１８ｄ、１８ｇか
ら成る正方形の中央に置かれた信号線１８ｓから成る十
字形同軸構造Ｘを示す。同じく図６では、隣接する二つ
の同軸構造Ｘは、二つの信号線１８ｓの間に置かれた二
つの同一の電位線１８ｄ、１８ｇを共有する。この垂直
配置は、導線１８の水平配置と同じ方法で伸張すること
ができる。例えば異なるレベルに置かれた二つの線１８
ｓは、異なる二つの電位線１８ｄ、１８ｇによって分離
すると有利である。図６から、図示例以外の同軸構造も
採用することができることがわかる。
【００３３】図７も別の実施形態を示す図である。例と
して図示したパッケージは、信号伝送が、単一線によっ
て行われる単極式(unipolaire)であるとみなしている。
しかしながら、本発明によるパッケージは差動式伝送に
適合させることもできる。図７は図２の上部の図と同様
の図であり、例えば差動緩衝増幅器（図示せず）から出
た一差動対の信号１８ｓ、１８ｓ＊の使用を前提とする
ものである。図７に示すように、差動対１８ｓ、１８ｓ
＊に適用される同軸構造Ｘは、それが図２の単一導線の
代わりに差動対を含むということを除いては、図２の構
造と同じである。
【００３４】デジタルデータのシリアル伝送用の情報処
理機器に関する例により説明した同軸構造を有するパッ
ケージは、当然のことながら、超高周波で行われる他の
あらゆる伝送に適合することが可能である。
【００３５】従って、本発明は、少なくとも一つの信号
の単極式(unipolaire)伝送または差動式伝送のための少
なくとも二つの一定電位の導線を含むパッケージ１０の
外部端子１５への集積回路１１の接続方法であって、二
対の二電位導線１８ｄ、１８ｇ；１９ｄ、１９ｇで形成
され、ほぼ一定であって所与の特徴的インピーダンスを
有するほぼ同軸な三次元構造に従って信号の伝送が行わ
れることを特徴とする接続方法を対象とする、と結論付
けることができる。
【００３６】信号の単極式(unipolaire)伝送は信号導線
１８ｓで行われるが、信号の差動式伝送は二つの信号導
線１８ｓ、１８ｓ＊で行われる。
【００３７】また、同軸構造は、パッケージの外部端子
および集積回路の端子に可能な限り近いところまで延長
されることが好ましいことがわかった。これによって生
じるインピーダンスの不適合性が、使用周波数において
許容されるだけで十分である。
【００３８】従って本発明は、少なくとも二つのレベル
上に配設され、信号導線と、少なくとも二つの一定電位
の導線とに分類される導線を含む集積回路１１のパッケ
ージ１０であって、二対の二電位導線１８ｄ、１８ｇ；
１９ｄ、１９ｇが、一本または二本の信号導線１８ｓ、
１８ｓ＊とともに、ほぼ一定であって所与の特徴的イン
ピーダンスを有するほぼ同軸な三次元構造を形成するこ
とを特徴とするパッケージを対象とする。
【００３９】隣接する二つの同軸構造は、少なくとも一
つの共通電位導線をもつことができること、および隣接
する二つの構造の電位導線は相補的に分散した電位を有
するのが好ましいことがわかった。
【００４０】図示するパッケージにおいては一対だけが
線でつくられるが、図６の変形形態では二対が線でつく
られる。別の変形形態によれば、二対のうちの一つの導
線のみを平形とすることができる。要するに、二対のう
ちの少なくとも一つの導線を平形とし、他を線とするこ
とができる。図示するパッケージでは、第一対が平形導
線１９ｄ、１９ｇでつくられ、第二対が、中間レベル上
の前記平形導線間に配設された線形導線１８ｄ、１８ｇ
でつくられ、平形導線は、中間線形導線とともに形成さ
れた同軸構造に共通な対を形成する。この場合、隣接す
る二つの構造の線形導線は異なる電位を有するのが好ま
しいことがわかっている。
【００４１】図示例では、二つの導線面は、集積回路の
端子、および場合によっては電位導線の内部端子に対応
する面の接続に使用するリム２１によってそれぞれ延長
される。この配置は、パッケージまたは集積回路の他の
任意の端子にリムを接続できるという長所をもたらす。
しかしながら、この配置は必要ではないことは明らかで
ある。例えば、リム２１を構成する導電帯は、側面延長
部２０にとってかわる導電穴によって下側または上側導
線面１９に接続することができる。このような帯は同一
レベル上で面を延長することもできる。別の変形形態に
よれば、面のうちの少なくとも一つは、内側端子１４に
類似し、同一レベル上または導電穴を介して異なるレベ
ル上に置かれた端子によって終端とすることができる。
【００４２】図示例では、信号導線と二対の導線とはそ
れぞれ、場合によっては隣接する同軸構造に関する穴に
よって共有されることがある穴を介して前記外部端子の
うちの対応する端子に接続された端部を有する。使用す
るパッケージの種類によれば穴を使用しないようにする
ことができる。これらの穴は、同軸構造Ｘの特徴的イン
ピーダンスを有する構造を形成すること、あるいはしな
いことが可能であり、導線を集積回路の端子１２に接続
するために、これらの導線の内端に同様の穴が存在する
ことが可能であることがわかっている。
【００４３】また、前記対のいずれか一つの電位導線間
の非対称性は、例えば、導線間の厚さｔおよび／または
距離ｕ、および／または絶縁層の誘電率を調節すること
などいくつかの方法により相殺することができることも
わかっている。
【００４４】図１および図２に示すパッケージにおいて
は、端子１２Ｓ、１２Ｄおよび１２Ｇは、集積回路１１
の入出力端子１２ｓ、１２ｄ、１２ｇ間に挿入される。
追加の電位端子１２Ｄおよび１２Ｇは、端子１２ｄおよ
び１２ｇのように、集積回路への電気エネルギー供給に
用いられる。名称の違いは、電気エネルギー供給用では
ない端子の各トリプレットの電位導線１８ｄおよび１８
ｇに接続された端子１２ｄおよび１２ｇを区別するのに
用いられる。端子１２Ｄおよび１２Ｇは、接続線１６に
より対応する導線面１９ｄおよび１９ｇに接続され、好
ましくは、図２に示すように、接続線１６’により上位
レベルＮ４の自由線１８Ｄおよび１８Ｇに接続される。
同様に、端子１２Ｄおよび１２Ｇは、同士間および／ま
たは端子１２ｄおよび１２ｇとともに相補的に設置され
るのが好ましい。図１および図２に示す信号端子１２Ｓ
は、例えば、端子１２ｓを介するデジタルデータのシリ
アル伝送に関する区域Ｓ１の電気回路の０点復帰、初期
化、および保守信号などのサービス信号の伝送のための
ものである。サービス信号はまれにしか使われず、実質
的に常に二つの電源電位のうちのいずれか一つを有す
る。従ってこれらの信号は「静的」信号とも呼ばれる。
しかしながらこれらの信号は高いインピーダンスを有す
るので、トリプレットの電位線として使用することはで
きない。端子１２Ｓと対応する線１６および１８の配置
により、端子１２ｓおよび対応する線１６および１８ｓ
内のデータのシリアル伝送信号との相互作用が防止され
るのが好ましい。従って、図２において、端子１２Ｓは
トリプレットの外側または隣接する二つのトリプレット
の間に設置される。また、これらの端子は、導線面１９
ｄによって線１８ｓから絶縁されるように、レベルＮ４
の線１８Ｓに接続される。レベルＮ４においては、線１
８Ｓ間の相互作用を防止するために、少なくとも一つの
電位線１８Ｄまたは１８Ｇにより、線１８Ｓ同士間も絶
縁するのが好ましい。図２の例においては線は、レベル
Ｎ２における場合と同様に、トリプレット状に配設され
る。従ってこの例は、専ら超高速データ伝送に用いるパ
ッケージに関する。
【００４５】図３Ａ、３Ｂ、３Ｃおよび３Ｄはそれぞ
れ、フレーム１３のレベルＮ１、Ｎ２、Ｎ３およびＮ４
の上面図であり、パッケージ１０の他の特徴を示す図で
ある。図３Ａおよび図３Ｃに示す電位面１９ｇおよび１
９ｄは、例えば、図示する導線面の対角線に沿った絶縁
帯２３によって相互に電気的に絶縁される四部分Ｑ１−
Ｑ４に分割される。部分Ｑ１は、データのシリアル伝送
のための区域Ｓ１の接続のためのものであるが、三つの
部分Ｑ２−Ｑ４は、集積回路１１の区域Ｓ２の接続のた
めのものである。従って部分Ｑ２−Ｑ４の電位が大きく
変動しても部分Ｑ１はその影響を受けない。三つの部分
Ｑ２−Ｑ４を、絶縁帯２３によって分離されないように
して均一な導線面を形成するようにすることもできるこ
とに注意されたい。しかしながら、図示するような四つ
の部分への分割は、異なる機能を各部分にもたせること
ができるという長所を有する。例えば、区域Ｓ１のため
に二つの部分を使用し、区域Ｓ２のために部分を一つだ
けを使用し、Ｓ１およびＳ２の信号とは異なる信号を処
理する他の区域に別の部分を使用することができる。さ
らに、図示する全ての面は四つに分割され、従って両方
向性である。このようにして、区域Ｓ１を面１９’ｇに
拡張するか、区域Ｓ１用として面１９ｄおよび１９’ｇ
だけをとることができる。
【００４６】図３Ａからは、部分Ｑ１はフレーム１３の
開口部を取り囲むリング２４により延長されることに留
意すべきである。リング２４はパッケージの熱インタフ
ェース板１７を接地するのに用いる。しかしながら、リ
ングは部分Ｑ１の代わりに他の部分Ｑ２−Ｑ４のうちの
少なくとも一つに接続できることは明らかである。変形
形態では、リングを、板１７と接触させるように部分の
うちの少なくとも一つを開口部の縁まで延長するタング
に置き換え、他の部分を板から離した状態のままにする
ことができる。これにより、部分の独立性を維持するこ
とができる。
【００４７】また、図示する四つの部分Ｑ１−Ｑ４はそ
れぞれ分離コンデンサＣ１−Ｃ４を介して、パッケージ
の中央開口部の近辺に接続される。従ってこれらのコン
デンサはそれぞれ四つの動作周波数に調節することがで
き、自分が含む面１９の電位の変動を最適に減衰する、
例えば、部分Ｑ１に関するコンデンサＣ１は１ナノファ
ラド程度の静電容量を持つことができるが、これは１０
０ないし１０００ｎＦ程度とすることができるコンデン
サＣ２−Ｃ４の静電容量とは大きく異なる。
【００４８】図３Ｂは既に説明した図であり、段部Ｄ１
が区域Ｓ１に近接していることと、接続線１６の長さが
短く、そのためその寄生自己誘導成分がよく減少される
という理由から区域Ｓ１の接続のために使用するのが好
ましいレベルＮ２を示す図である。従って、集積回路の
区域Ｓ１に関する端子１２ｓ、１２ｄおよび１２ｇは部
分Ｑ１の側に設置される。図示するレベルＮ２は四つの
同一の部分を有し、従って面１９ｄおよび１９ｇととも
に同軸構造Ｘを形成するためにトリプレット状に配設さ
れる線１８を含む。レベルＮ２の四つの部分がこのよう
に同一の配設であることは、区域Ｓ１に関する超高周波
伝送のために、この部分のうちの任意の一つを使用する
ことも、またはそのうちの複数を使用することも可能で
あるという長所を有する。従ってこの配設は区域Ｓ２で
あればなお好適である。一実施変形形態によれば、レベ
ルＮ１−Ｎ３の全体は、端子１２が集積回路の全周上に
分布する区域Ｓ１に用いることができる。その場合、上
位レベルは区域Ｓ２用に用いられる。また、図示するト
リプレットＴは相互に分離されそれぞれ異なるが、線１
８は全て、各部分内に均一に分布させることが可能であ
ることは明らかである。その場合、トリプレットは線１
８の配置とは無関係に決めることができる。
【００４９】一般的に、少なくとも一つの導線面を、電
気的に絶縁された部分に分割することができる。隣接す
る二つの導線面はそれぞれ、交互になっていない対応す
る部分をもつのが好ましい。また、少なくとも一つの部
分内で単数または複数のトリプレットを使用すること、
あるいは同一レベルまたは異なるレベルのトリプレット
全てを使用することができる。
【００５０】別の変形形態によれば、トリプレットはき
わめて短くすることができ、また、穴２２を介して、フ
レーム１３の中央開口部にきわめて近い外部端子１５に
接続することができる。しかしながら、フレーム１３の
外周上に区域Ｓ１の外部端子１５が配置されていること
により、ＰＣＢ接続カード内で対応する高速移動が区域
Ｓ２に関する移動と混同されることが防止される。従っ
て、ＰＣＢカード内の二つの区域Ｓ１およびＳ２に関す
る信号の相互作用を軽減することが可能である。さら
に、この配置により、所望の値へのＰＣＢカードのイン
ピーダンスの調節をより効果的に行うことができる。こ
れらの長所にさらに、ＰＣＢカードが支承するパッケー
ジ間にきわめて短い高速接続ＰＣＢカードを有するとい
う長所が加えられる。別の変形形態によれば、レベルＮ
２のトリプレットは、フレームの開口部に近い各穴２２
に接続することができ、これらの穴は、フレーム１３の
外周の外部端子１５に接続するためにレベルＮ６上に配
設される対応するトリプレットに接続される。レベルＮ
６のトリプレットは、球１５内で蛇行しなければならな
いことを除いては、図３Ｂ上に示すトリプレットと同様
である。従ってこの変形形態は、レベルＮ６上の各信号
線に三次元同軸構造を提供しないという欠点を有する。
従って、信号が隣接する球１５を通る他の信号と相互作
用し、所望する値にトリプレットの特徴的インピーダン
スを合わせることがよりむずかしくなる。
【００５１】図３Ｂは、各部分内の、外端が他のトリプ
レットＴのようにフレームの外周に配設されない二つの
中間トリプレットも示す。これらの端部は、例えば出願
人の欧州特許出願Ａ−０５０４０６１号（米国特許５４
０２４４０号）、欧州特許出願Ａ−０５０４０６２号
（米国特許Ａ−５３９８２６１号）、欧州特許出願Ａ−
０５０４０６３号（米国特許５３４７５３８号）および
欧州特許出願Ａ−０６３９９１２号において説明されて
いるような、インピーダンスの調節の基準として使われ
る標準抵抗（図示せず）につながる各穴２２に接続され
る。
【００５２】最後に、図３Ｄに示すレベルＮ４は、区域
Ｓ１のための部分Ｑ１内で、この区域のサービス信号を
伝送すること、およびサービス信号同士を絶縁しつつ集
積回路１１に電気エネルギーを供給することとに用いら
れることが予めわかっている。他の部分Ｑ２−Ｑ４内で
はレベルＮ４は、図示例におけるレベルＮ２の部分Ｑ２
−Ｑ４のように、部分Ｓ２のためのものである。段部Ｄ
２を始点とする導線はもはや、トリプレット上の配置を
必要としない。
【００５３】パッケージ１０の全ての外部端子１５がフ
レームの線１８に接続されることから、パッケージ１０
の別の長所は、これらの端子に電位を印加するだけでフ
レーム１３の外部導体部分に電界堆積によりめっきをお
こなうことができることである。面１９のリム２１のめ
っきも同じくこの電位を印加することによって行われ
る。これにより、これらの端子を周囲の金属バスに接続
し、バスに電位を印加し、めっき後バスの端子の接続を
外すことからなる従来のめっき方法を行わなくてよい。
この従来の方法は追加作業が必要である上に、接続線の
部分が端子に固定され、線の近辺のバスからの接続が外
されるという欠点があった。この部分の線は使用周波数
に対する寄生アンテナとなっていた。
【００５４】図示例では、集積回路１１は、１００個の
出力電源端子１２ｄ、１２ｇ、１２Ｄ、１２Ｇと、３２
８個の信号端子１２ｓ、１２Ｓを有する。端子１２Ｄ、
１２Ｇおよび１２Ｓは、区域Ｓ２に関する端子も含む。
パッケージは４８０個の外部端子１５を有し、うち５２
個は、電位面に接続された電源端子１５ｄ、１５ｇに相
当する。他の３２８個の端子は信号に割り当てられ、区
域Ｓ１のシリアルデジタル伝送信号の端子１５ｓと、区
域Ｓ１のサービス信号伝送端子１５Ｓと、区域Ｓ２の信
号伝送端子１５Ｓとを含む。残る１００個の外部端子１
５は、区域Ｓ１のトリプレットＴの電位線１８ｄ、１８
ｇに接続された端子１５Ｄ、１５Ｇであるのが好まし
い。可能最小数よりも多いこれらの端子は、例えば、対
応する内部端子１４を接続線１６’を介して導線面のリ
ム２１に接続することにより、導線面１９の自己誘導を
減らすのに使用することができる。このようにして、ア
ースまたは適用例による電圧への接続を好都合にするこ
とができる。その結果、きわめて柔軟性の高い使用法が
可能となる。別の可能な変形形態によれば、線１８ｄま
たは１８ｇ、あるいは１８Ｄ、１８Ｇは、面１９ｄおよ
び１９ｇに関する電位以外の電位において、集積回路へ
の電源供給に使用することができる。各内部端子１４
を、図示例の接続線１６を介して、集積回路の対応する
端子１２に接続するだけでよい。また、特に電源の分離
に使用する組み込み容量をもうけるために、図示する電
位面以外の電位面１９を追加し、対応する外部端子に接
続することができる。
【図面の簡単な説明】
【図１】略図で示す接続カード上に実装された、本発明
による集積回路パッケージの一断面部分の斜視図であ
る。
【図２】下半分は、パッケージに接続された端子の配置
を示す、図１に示す集積回路の部分の上面図であり、上
半分は、図１に示すパッケージ内の導線の配置を示す、
図１の線分ＩＩ−ＩＩによる部分断面図であり、さら
に、集積回路の端子とパッケージの外部端子との間の接
続方法の第一実施例を示す図である。
【図３Ａ】図１に示すパッケージの種々のレベルで使わ
れる導線を示す平面略図である。
【図３Ｂ】図１に示すパッケージの種々のレベルで使わ
れる導線を示す平面略図である。
【図３Ｃ】図１に示すパッケージの種々のレベルで使わ
れる導線を示す平面略図である。
【図３Ｄ】図１に示すパッケージの種々のレベルで使わ
れる導線を示す平面略図である。
【図４】図３Ｂに示すトリプレットおよびそれより下部
の隣接する四つのトリプレットに対する穴の相対配置の
拡大詳細図である。
【図５】穴の配置の変形形態を示す、図４と同様の図で
ある。
【図６】図１に示すパッケージ内の導線の配置の変形形
態を示す、図２の上部と同様の図である。
【図７】本発明による方法の第二の実施形態を示す、図
６と同様の図である。
【符号の説明】 １０ パッケージ １１ 集積回路 １８ｄ、１８ｇ、１９ｄ、１９ｇ 二電位導線 １８ｓ 単極式(unipolaire)伝送導線 Ｎ１−Ｎ６ レベル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミツシエル・モロー フランス国、78650・ベヌ、リユ・デ・シ エーヌ、44 (72)発明者 イブ・ストリコ フランス国、78340・レ・クレイ・ス・ボ ワ、リユ・モーリス・ジユエ、１・ビス

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも一つの信号の単極式(unipola
    ire)伝送または差動式伝送のための少なくとも二つの一
    定電位の導線を含むパッケージ（１０）の外部端子（１
    ５）への集積回路（１１）の接続方法であって、二対の
    二電位導線（１８ｄ、１８ｇ；１９ｄ、１９ｇ）で形成
    され、ほぼ一定であって所与の特徴的インピーダンスを
    有するほぼ同軸な三次元構造に従って信号の伝送が行わ
    れることを特徴とする接続方法。
  2. 【請求項２】 信号伝送が単極式(unipolaire)であり一
    つの信号導線（１８ｓ）に沿って行われることを特徴と
    する請求項１に記載の方法。
  3. 【請求項３】 信号伝送が差動式であり二つの信号導線
    （１８ｓ、１８ｓ＊）に沿って行われることを特徴とす
    る請求項１に記載の方法。
  4. 【請求項４】 同軸構造が、パッケージの外部端子およ
    び集積回路の端子（１２）に可能な限り近いところまで
    延長されることを特徴とする請求項１から３のいずれか
    一項に記載の方法。
  5. 【請求項５】 少なくとも二つのレベル上に配設され、
    信号導線と、少なくとも二つの一定電位の導線とに分類
    される導線を含む集積回路（１１）のパッケージ（１
    ０）であって、二対の二電位導線（１８ｄ、１８ｇ；１
    ９ｄ、１９ｇ）が、一本または二本の信号導線（１８
    ｓ、１８ｓ＊）とともに、ほぼ一定であって所与の特徴
    的インピーダンスを有するほぼ同軸な三次元構造を形成
    することを特徴とするパッケージ。
  6. 【請求項６】 隣接する二つの同軸構造が少なくとも一
    つの共通電位導線をもつことを特徴とする請求項５に記
    載のパッケージ。
  7. 【請求項７】 隣接する二つの構造の電位導線が相補的
    に分散した電位を有することを特徴とする請求項５また
    は６に記載のパッケージ。
  8. 【請求項８】 二対のうちの少なくとも一つの導線が平
    形（１９ｄ、１９ｇ）であり、他の導線が線形であるこ
    とを特徴とする請求項５から７のいずれか一項に記載の
    パッケージ。
  9. 【請求項９】 第一対が平形導線（１９ｄ、１９ｇ）で
    つくられ、第二対が、中間レベル上の前記平形導線間に
    配設された線形導線（１８ｄ、１８ｇ）でつくられ、平
    形導線が、中間線形導線とともに形成された同軸構造に
    共通な対を形成することを特徴とする請求項５から８の
    いずれか一項に記載のパッケージ。
  10. 【請求項１０】 隣接する二つの構造の線形導線が異な
    る電位を有する（図２）ことを特徴とする請求項９に記
    載のパッケージ。
  11. 【請求項１１】 対応する面を、集積回路の端子、およ
    び場合によっては電位導体の内部端子への接続に使用す
    る帯（２１）により、導線面の少なくとも一つが延長さ
    れることを特徴とする請求項８から１０のいずれか一項
    に記載のパッケージ。
  12. 【請求項１２】 前記導線（１８ｓ）または二つの信号
    導線（１８ｓ、１８ｓ＊）と、二対の導線とはそれぞ
    れ、場合によっては隣接する同軸構造に関する穴によっ
    て共有されることがある穴を介して前記外部端子のうち
    の対応する端子に接続された端部を有することを特徴と
    する請求項５から１１のいずれか一項に記載のパッケー
    ジ。
  13. 【請求項１３】 前記対の重ねられた電位導線間の非対
    称性が、対を分離する絶縁層の厚さおよび／または誘電
    率の違いにより相殺されることを特徴とする請求項５か
    ら１２のいずれか一項に記載のパッケージ。
  14. 【請求項１４】 平形導線がそれぞれ、電気的に絶縁さ
    れた少なくとも二つの部分に分割されることを特徴とす
    る請求項５から１３のいずれか一項に記載のパッケー
    ジ。
  15. 【請求項１５】 請求項１から４のいずれか一項に記載
    の方法を使用するか、あるいは請求項５から１４のいず
    れか一項に記載の少なくとも一つのパッケージを内蔵す
    ることを特徴とする電子アセンブリ。
JP09085409A 1996-04-03 1997-04-03 集積回路とパッケージの外部端子との間の接続方法 Expired - Lifetime JP3078763B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9604192A FR2747235B1 (fr) 1996-04-03 1996-04-03 Boitier de circuit integre
FR9604192 1996-04-03

Publications (2)

Publication Number Publication Date
JPH1027878A true JPH1027878A (ja) 1998-01-27
JP3078763B2 JP3078763B2 (ja) 2000-08-21

Family

ID=9490875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09085409A Expired - Lifetime JP3078763B2 (ja) 1996-04-03 1997-04-03 集積回路とパッケージの外部端子との間の接続方法

Country Status (4)

Country Link
US (1) US5925925A (ja)
EP (1) EP0800211A1 (ja)
JP (1) JP3078763B2 (ja)
FR (1) FR2747235B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483176B2 (en) 1999-12-22 2002-11-19 Kabushiki Kaisha Toshiba Semiconductor with multilayer wiring structure that offer high speed performance

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
EP1113497A3 (en) * 1999-12-29 2006-01-25 Texas Instruments Incorporated Semiconductor package with conductor impedance selected during assembly
US6320757B1 (en) * 2000-07-12 2001-11-20 Advanced Semiconductor Engineering, Inc. Electronic package
US6495911B1 (en) * 2000-08-17 2002-12-17 International Business Machines Corporation Scalable high frequency integrated circuit package
JP3786398B2 (ja) * 2000-09-07 2006-06-14 新光電気工業株式会社 半導体パッケージの配線方法
TW522764B (en) * 2001-08-28 2003-03-01 Via Tech Inc Power layout structure on host bridge chip substrate and motherboard
US7173329B2 (en) * 2001-09-28 2007-02-06 Intel Corporation Package stiffener
US7045890B2 (en) * 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
US6800939B2 (en) 2002-05-29 2004-10-05 The Board Of Trustees For The University Of Arkansas Apparatus and method for providing low-loss transmission lines in interconnected mesh plane systems
KR20070107747A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 공통평면의 도전체를 갖는 조절기
US7265443B2 (en) * 2005-04-29 2007-09-04 Texas Instruments Incorporated Wire bonded semiconductor device having low inductance and noise
US7919717B2 (en) 2005-08-19 2011-04-05 Honeywell International Inc. Three-dimensional printed circuit board
FR2945379B1 (fr) * 2009-05-05 2011-07-22 United Monolithic Semiconductors Sa Composant miniature hyperfrequences pour montage en surface

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package
CA1246755A (en) * 1985-03-30 1988-12-13 Akira Miyauchi Semiconductor device
EP0331289A3 (en) * 1988-02-26 1991-04-03 Hitachi, Ltd. Semiconductor device with impedance matching means
FR2638896B1 (fr) * 1988-11-08 1990-12-21 Bull Sa Boitier de circuit integre de haute densite, support de circuit integre et carte d'interconnexion en resultant
ATE120883T1 (de) * 1990-05-28 1995-04-15 Siemens Ag Ic-gehäuse, bestehend aus drei beschichteten dielektrischen platten.
US5296735A (en) * 1991-01-21 1994-03-22 Mitsubishi Denki Kabushiki Kaisha Power semiconductor module with multiple shielding layers
JP3014503B2 (ja) * 1991-08-05 2000-02-28 日本特殊陶業株式会社 集積回路用パッケージ
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
US5338970A (en) * 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
JPH07221215A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd ベアモジュールパッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483176B2 (en) 1999-12-22 2002-11-19 Kabushiki Kaisha Toshiba Semiconductor with multilayer wiring structure that offer high speed performance
US6504237B2 (en) 1999-12-22 2003-01-07 Kabushiki Kaisha Toshiba Semiconductor with multilayer metal structure using copper that offer high speed performance

Also Published As

Publication number Publication date
FR2747235A1 (fr) 1997-10-10
US5925925A (en) 1999-07-20
JP3078763B2 (ja) 2000-08-21
EP0800211A1 (fr) 1997-10-08
FR2747235B1 (fr) 1998-07-10

Similar Documents

Publication Publication Date Title
JP3078763B2 (ja) 集積回路とパッケージの外部端子との間の接続方法
US5450278A (en) Chip type capacitor for removing radio frequency noise
KR100456489B1 (ko) 지능형 식별가능 커넥터
US6479764B1 (en) Via structure with dual current path
US8178974B2 (en) Microstrip structure including a signal line with a plurality of slit holes
JP3415362B2 (ja) インピーダンス制御相互連結装置
US6054758A (en) Differential pair geometry for integrated circuit chip packages
JPH08506696A (ja) 遮蔽グリッドを含む回路基板配列およびその構成
CN104981089B (zh) 印刷电路板
US5994983A (en) Microwave circuit, capped microwave circuit and use thereof in a circuit arrangement
JPH0151065B2 (ja)
JP2001007458A (ja) 差動平衡信号伝送基板
JP2638567B2 (ja) 多層配線基板
US6232560B1 (en) Arrangement of printed circuit traces
US7042703B2 (en) Energy conditioning structure
JP2004153626A (ja) センタタップ終端回路及びセンタタップ終端回路を有するプリント配線板
JP4606695B2 (ja) モジュラーコネクタ
JP2005123520A (ja) プリント配線板
JP2004207949A (ja) 伝送線路
JPH0227836B2 (ja)
CA2201037C (fr) Boitier de circuit integre
JP3533568B2 (ja) 差動信号伝送用コネクタ
US6495911B1 (en) Scalable high frequency integrated circuit package
JP2603022Y2 (ja) プリント基板伝送路
JP2000113740A (ja) 信号接続